WO2015014019A1 - 显示驱动电路及其驱动方法、显示装置 - Google Patents

显示驱动电路及其驱动方法、显示装置 Download PDF

Info

Publication number
WO2015014019A1
WO2015014019A1 PCT/CN2013/084657 CN2013084657W WO2015014019A1 WO 2015014019 A1 WO2015014019 A1 WO 2015014019A1 CN 2013084657 W CN2013084657 W CN 2013084657W WO 2015014019 A1 WO2015014019 A1 WO 2015014019A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
output
input
gate
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/084657
Other languages
English (en)
French (fr)
Inventor
沈奇雨
陈旭
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of WO2015014019A1 publication Critical patent/WO2015014019A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a display driving circuit, a driving method thereof, and a display device. Background technique
  • TFT-LCD Thin Film Transistor Liquid Crystal Display
  • the TFT-LCD is composed of an array substrate and a color filter substrate.
  • the liquid crystal is filled in the array substrate and the color filter substrate, and the deflection of the backlight is controlled by controlling the deflection of the liquid crystal.
  • the backlights of different colors are passed through the color filter substrate to realize image display.
  • the existing TFT-LCD manufacturing process mainly includes four stages, namely color filter preparation, Army (array substrate manufacturing) process, Cell (liquid crystal cell preparation) process, and Module (module assembly) process.
  • the Array process usually forms a separate TFT array circuit on a glass substrate through horizontally and vertically intersecting gate lines and data lines. Each array circuit corresponds to one display pixel and array circuit. The quality will directly affect the display quality of the product.
  • Embodiments of the present invention provide a display driving circuit, a driving method thereof, and a display device.
  • the phenomenon that the line in the array substrate is poorly penetrated can be solved, thereby improving the quality and display effect of the display device.
  • an embodiment of the present invention adopts the following technical solutions:
  • Embodiments of the present invention provide a display driving circuit, the display driving circuit is connected to a pixel circuit, and the pixel circuit includes a gate line and a data line.
  • the gate line and the data line cross define a pixel unit
  • the display driving circuit includes: a control unit and an output unit; the input end of the control unit is respectively connected to the first signal line and the second signal line, and the output end thereof is connected An output unit, configured to open the output unit according to a driving signal input by the first signal line and the second signal line;
  • the output unit is connected to the pixel circuit, and when at least one of the first signal line or the second signal line has a driving signal input, the input driving signal is output to the Pixel circuit.
  • the control unit includes:
  • a gate of the first transistor being connected to an output end of the first signal line
  • the first input end of the NAND gate is connected to an output end of the first signal line; the second input end of the NAND gate is connected to an output end of the second signal line and the first transistor Drain connection
  • An OR gate a first input of the OR gate being coupled to an output of the NAND gate; a second input of the OR gate being coupled to a source of the first transistor.
  • the output unit includes:
  • a source of the second transistor is connected to an output end of the first signal line, and a gate of the second transistor is connected to an output end of the control unit;
  • a source of the third transistor is connected to an output end of the second signal line; a drain of the third transistor is connected to a drain of the second transistor, the third transistor The gate is connected to the output of the control unit.
  • the first signal line and the second signal line are adjacent gate lines, and an output end of the control unit is connected to a gate line in the pixel circuit.
  • the first signal line and the second signal line are adjacent data lines, and an output end of the control unit is connected to a data line in the pixel circuit.
  • a display device comprising the display drive circuit as described above.
  • a driving method of a display driving circuit is provided.
  • the display driving circuit is connected to the pixel circuit, the pixel circuit includes a gate line and a data line, and the gate line and the data line intersect to define a pixel unit, and the method includes:
  • the first signal line and the second signal line input a driving signal to the input end of the control unit; the control unit opens the connection with the control unit according to the driving signal input by the first signal line and the second signal line Output unit
  • the input drive signal is output to the pixel circuit through the output unit.
  • the first signal line and the second signal line are adjacent gate lines, and the control unit outputs the driving signal to a gate line in the pixel circuit.
  • the first signal line and the second signal line are adjacent data lines, and the control unit outputs the driving signal to a data line in the pixel circuit.
  • An embodiment of the present invention provides a display driving circuit, a driving method thereof, and a display device.
  • the display driving circuit includes a control unit and an output unit, and the input ends of the control unit are respectively connected. A signal line and a second signal line, the output end of which is connected to the output unit.
  • the input driving signal can still be output to the pixel circuit through the display driving circuit, thereby solving the problem that the line of the array substrate is poorly penetrated. Phenomenon, and improve the quality and display of the display device.
  • FIG. 1 is a schematic structural diagram of a display driving circuit according to an embodiment of the present invention.
  • FIG. 2 is a schematic diagram of a connection structure of a display driving circuit according to an embodiment of the present invention
  • FIG. 3 is a table of input and output truth values of a logic gate according to an embodiment of the present invention
  • FIG. 4 is another logic provided by an embodiment of the present invention.
  • the input/output truth table of the gate is a table of input and output truth values of the display driving circuit according to an embodiment of the present invention.
  • the embodiment of the present invention provides a display driving circuit 10. As shown in FIG. 1, the display driving circuit 10 is connected to a pixel circuit 20, and the pixel circuit 20 includes a gate line and a data line (not shown), a gate line and The data lines cross define the pixel unit.
  • the display driving circuit 10 may include: a control unit 11 and an output unit 12.
  • control unit 11 The input ends of the control unit 11 are respectively connected to the first signal line 30 and the second signal line 31, and the output end thereof is connected to the output unit 12, and can be used to open the output unit according to the driving signals input by the first signal line 30 and the second signal line 31. 12.
  • the output unit 12 can be connected to the pixel circuit 20. When at least one of the first signal line 30 or the second signal line 31 has a drive signal input, the input drive signal is output to the pixel circuit 20 through the output unit 12.
  • An embodiment of the present invention provides a display driving circuit, by providing a display driving circuit connected to a pixel circuit, the display driving circuit includes a control unit and an output unit, and the input ends of the control unit are respectively connected to the first signal line and the second signal Line, whose output is connected to the output unit.
  • the input driving signal can still be output to the pixel circuit through the display driving circuit, thereby solving the phenomenon that the line in the array substrate is poorly penetrated. And improve the quality and display of the display device.
  • control unit 11 may include: a first transistor 110, a NAND gate 111, an OR gate 112,
  • the gate of the first transistor 110 is connected to the output terminal of the first signal line 30.
  • the first input terminal A of the NAND gate 111 is connected to the output end of the first signal line 30; the second input terminal B of the NAND gate 111 and the output terminal of the second signal line 31 and the drain of the first transistor 110 Connected.
  • the first input terminal Y of the OR gate 112 is coupled to the output of the NAND gate 111; the second input terminal X of the OR gate 112 is coupled to the source of the first transistor 110.
  • the control unit by connecting the control unit to two signal lines: the first signal line and the second signal Line, when any one of the two signal lines is damaged by dust or static electricity, the drive signal can still be input to the control unit through another signal line, thereby ensuring that the input signal does not fail.
  • the output unit 12 may include: a second transistor 121, and a third transistor 122.
  • the source of the second transistor 121 is connected to the output terminal of the first signal line 30, and the gate of the second transistor 121 is connected to the output terminal of the control unit 11.
  • the source of the third transistor 122 is connected to the output end of the second signal line 31; the drain of the third transistor 122 is connected to the drain of the second transistor 121, the gate of the third transistor 122 and the gate of the control unit 11 The outputs are connected.
  • the output unit can be turned on according to the driving signal input from the first signal line and the second signal line, so that the driving signal is output to the pixel circuit through the output unit.
  • first signal line 30 and the second signal line 31 may be adjacent gate lines, and the output end of the control unit 11 is connected to the gate line in the pixel circuit 20.
  • first signal line 30 and the second signal line 31 may be adjacent data lines, and the output of the control unit 11 is connected to the data line in the pixel circuit 20.
  • the input driving signal can still be output to the gate line or the data line in the pixel circuit through the display driving circuit, thereby ensuring the pixel.
  • the signals in each row of gate lines or columns of data lines in the circuit do not fail.
  • the first signal line 30 and the second signal line 31 are relatively easy to implement by such an adjacent wiring method, thereby reducing the working time of the worker during the processing and improving the production efficiency.
  • first signal line 30 and the second signal line 31 may be arbitrarily set according to production processing requirements, for example, the first signal line 30 is disposed at the uppermost end of the display driving circuit, and the second signal line 31 is set. At the bottom of the display drive circuit.
  • first signal line 30 and the second signal line 31 are taken as an example of adjacent gate lines. Other positions for the first signal line 30 and the second signal line 31 are no longer described. However, all should be included in the scope of protection of the present invention.
  • An embodiment of the present invention provides a display device, including any of the above display driving circuits, having the same advantageous effects as the display driving circuit provided by the foregoing embodiments of the present invention, since the display driving circuit has been described in detail in the foregoing embodiments. , will not repeat them here.
  • Embodiments of the present invention provide a display device including a display driving circuit, and a display driving circuit connected to a pixel circuit, the display driving circuit includes a control unit and an output unit, and the input ends of the control unit are respectively connected A signal line and a second signal line, the output end of which is connected to the output unit.
  • the input driving signal can still be output to the pixel circuit through the display driving circuit, thereby solving the phenomenon that the line in the array substrate is poorly penetrated. And improve the quality and display of the display device.
  • the embodiment of the present invention provides a driving method for a display driving circuit.
  • the display driving circuit 10 is connected to the pixel circuit 20.
  • the pixel circuit 20 includes a gate line and a data line.
  • the gate line and the data line cross define the pixel unit.
  • the method includes:
  • the first signal line 30 and the second signal line 31 input a drive signal to an input terminal of the control unit 11.
  • the control unit 11 turns on the output unit 12 connected to the control unit 11 according to the driving signal input from the first signal line 30 and the second signal line 31.
  • the input driving signal is output to the pixel circuit 20 through the output unit 12.
  • An embodiment of the present invention provides a driving method for a display driving circuit.
  • the display driving circuit includes a control unit and an output unit, and the input ends of the control unit are respectively connected to the first signal line and the display driving circuit connected to the pixel circuit.
  • the second signal line has an output connected to the output unit.
  • first signal line 30 and the second signal line 31 may be adjacent gate lines, and the control unit 11 outputs the driving signal to the gate lines in the pixel circuit 20.
  • the first signal line 30 and the second signal line 31 may be adjacent data lines, and the control unit 11 outputs the drive signal to the data lines in the pixel circuit 20.
  • the input driving signal can still be output to the gate line or the data line in the pixel circuit through the display driving circuit, thereby ensuring the pixel.
  • the signals in each row of gate lines or columns of data lines in the circuit do not fail.
  • the first signal line 30 and the second signal line 31 are relatively easy to implement by such an adjacent wiring method, thereby reducing the working time of the worker during the processing and improving the production efficiency.
  • first signal line 30 and the second signal line 31 may be arbitrarily set according to production processing requirements, for example, the first signal line 30 is disposed at the uppermost end of the display driving circuit, and the second signal line 31 is set. At the bottom of the display drive circuit.
  • first signal line 30 and the second signal line 31 are taken as an example of adjacent gate lines. Other positions for the first signal line 30 and the second signal line 31 are no longer described. However, all should be included in the scope of protection of the present invention.
  • the display driving circuit shown in FIG. 5 can be obtained by the input/output truth table of the NAND gate 111 shown in FIG. 3 and the input/output truth table of the OR gate 112 shown in FIG. Input and output truth table.
  • the first input end A of the NAND gate 111 of the control unit 11 is connected to the output end of the first signal line 30, so the first input end A inputs 1, the second input end B and the output end of the second signal line Connected, so the second input B inputs 1, as shown in Figure 3, the NAND output is zero.
  • the first input terminal Y of the OR gate 112 connected to the output terminal of the NAND gate 111 inputs 0; the second input terminal X of the OR gate 112 connected to the source of the first transistor 110 is input as shown in FIG.
  • the OR gate output is 1, that is, the output of the control unit 11 is 1.
  • the output unit 12 is turned on, that is, the second transistor 121, and the third transistor 122 is turned on.
  • the driving signals input to S204, the first signal line 30, and the second signal line 31 are output to the pixel circuit 20 through the output unit 12.
  • the drive signal L2 0.
  • the first input end A of the NAND gate 111 of the control unit 11 is connected to the output end of the first signal line 30, so the first input end A inputs 1, the second input end B and the output end of the second signal line Connected, so the second input B inputs 0, as shown in Figure 3, the NAND output is 1.
  • the first input terminal Y of the OR gate 112 connected to the output terminal of the NAND gate 111 inputs 1; the second input terminal X of the OR gate 112 connected to the source of the first transistor 110 inputs 0, as shown in As shown in 4, the OR gate output is 1, that is, the output of the control unit 11 is 1.
  • the driving signal input from the first signal line 30 is output to the pixel circuit 20 through the output unit 12.
  • the first input end A of the NAND gate 111 of the control unit 11 is connected to the output end of the first signal line 30, so the first input end A inputs 0, the output end of the second input end B and the second signal line. Connected, so the second input B inputs 1, as shown in Figure 3, the NAND output is 1.
  • the first input terminal Y of the OR gate 112 connected to the output terminal of the NAND gate 111 inputs 1; the second input terminal X of the OR gate 112 connected to the source of the first transistor 110 inputs 0, as shown in As shown in 4, the OR gate output is 1, that is, the output of the control unit 11 is 1.
  • the driving signal input to the second signal line 31 is output to the pixel circuit 20 through the output unit 12.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种显示驱动电路及其驱动方法、显示装置，涉及显示技术领域，可以解决阵列基板中线贯穿不良的现象，从而提升显示器件的质量和显示效果。显示驱动电路包括控制单元（11）和输出单元（12）,控制单元（11）的输入端分别连接第一信号线（30）和第二信号线（31），其输出端连接输出单元（12），该输出单元（12）还连接像素电路（20），当第一信号线（30）或第二信号线（31）中至少一条信号线有信号输入时，输入的驱动信号通过输出单元（12）输出至像素电路（20）。

Description

显示驱动电路及其驱动方法、 显示装置 技术领域
本发明涉及显示技术领域， 尤其涉及一种显示驱动电路及其驱动方 法、 显示装置。 背景技术
TFT-LCD ( Thin Film Transistor Liquid Crystal Display, 薄膜晶体管
-液晶显示器）作为一种平板显示装置， 因其具有体积小、 功耗低、 无辐 射以及制作成本相对较低等特点， 越来越多地被应用于高性能显示领域 当中。 TFT-LCD由阵列基板和彩膜基板构成。 在阵列基板和彩膜基板中 充入液晶， 通过控制液晶的偏转， 从而实现对背光光线强弱的控制， 强 弱不同的背光通过彩膜基板， 实现图像显示。 现有 TFT-LCD 的制造工 艺主要包括四个阶段， 分别为彩色滤光片制备、 Army (阵列基板制造） 工艺、 Cell (液晶盒制备） 工艺以及 Module (模块组装） 工艺。 作为 TFT-LCD生产的一个重要环节， Array工艺通常是在一张玻璃基板上通 过横纵交叉的栅线和数据线划分形成独立的 TFT阵列电路，每个阵列电 路分别对应一个显示像素， 阵列电路的质量将直接影响产品的显示质 量。
在现有的 Army工艺中， 为了向栅线或数据线逐行或逐列的输入信 号， 通常在阵列基板的可视区以外设计有驱动电路， 在实际生产或使用 的过程中， 由于该驱动电路极容易受到灰尘或静电的破坏， 这将使得该 电路的某行或某列失效， 从而导致阵列基板的个别行或列无法显示图 像， 产生线贯穿不良的现象， 使得阵列基板的质量大幅降低。 然而由于 制造阵列基板的工艺复杂， 不能完全避免制程过程中灰尘或静电的影 响， 因此无法有效解决阵列基板的线贯穿不良的问题， 从而影响显示器 件的显示效果， 降低产品的质量。 发明内容
本发明的实施例提供一种显示驱动电路及其驱动方法、 显示装置。 可以 解决阵列基板中线贯穿不良的现象， 从而提升显示器件的质量和显示效果。 为达到上述目的， 本发明的实施例采用如下技术方案： 本发明的实施例提供一种显示驱动电路， 所述显示驱动电路与像素 电路相连接， 所述像素电路包括栅线和数据线， 所述栅线和所述数据线 交叉界定像素单元， 所述显示驱动电路包括： 控制单元和输出单元； 所述控制单元的输入端分别连接第一信号线和第二信号线， 其输出 端连接所述输出单元， 用于根据所述第一信号线和所述第二信号线输入 的驱动信号打开所述输出单元；
所述输出单元连接所述像素电路， 当所述第一信号线或所述第二信 号线中至少一条信号线有驱动信号输入时， 所述输入的驱动信号通过所 述输出单元输出至所述像素电路。
所述控制单元包括：
第一晶体管， 所述第一晶体管的栅极与所述第一信号线的输出端相 连接；
与非门， 所述与非门的第一输入端与所述第一信号线的输出端相连 接； 所述与非门的第二输入端与第二信号线的输出端和第一晶体管的漏 极相连接；
或门， 所述或门的第一输入端与所述与非门的输出端相连接； 所述 或门的第二输入端与所述第一晶体管的源极相连接。
所述输出单元包括：
第二晶体管， 所述第二晶体管的源极与所述第一信号线的输出端相 连接， 所述第二晶体管的栅极与所述控制单元的输出端相连接；
第三晶体管， 所述第三晶体管的源极与所述第二信号线的输出端相 连接； 所述第三晶体管的漏极与所述第二晶体管的漏极相连接， 所述第 三晶体管的栅极与所述控制单元的输出端相连接。
所述第一信号线和所述第二信号线为相邻的栅线， 所述控制单元的 输出端与所述像素电路中的栅线相连接。
所述第一信号线和所述第二信号线为相邻的数据线， 所述控制单元 的输出端与所述像素电路中的数据线相连接。
本发明实施例的另一方面， 提供一种显示装置， 包括如上所述的显 示驱动电路。
本发明实施例的又一方面， 提供一种显示驱动电路的驱动方法， 所 述显示驱动电路与像素电路相连接， 所述像素电路包括栅线和数据线， 所述栅线和所述数据线交叉界定像素单元， 所述方法包括：
第一信号线和第二信号线向控制单元的输入端输入驱动信号； 所述控制单元根据所述第一信号线和所述第二信号线输入的驱动 信号打开与所述控制单元相连接的输出单元；
当所述第一信号线或所述第二信号线中至少一条信号线有驱动信 号输入时， 所述输入的驱动信号通过所述输出单元输出至所述像素电 路。
所述第一信号线和所述第二信号线为相邻的栅线， 所述控制单元向 所述像素电路中的栅线输出所述驱动信号。
所述第一信号线和所述第二信号线为相邻的数据线， 所述控制单元 向所述像素电路中的数据线输出所述驱动信号。
本发明实施例提供一种显示驱动电路及其驱动方法、 显示装置， 通 过设置与像素电路相连接的显示驱动电路， 该显示驱动电路包括控制单 元和输出单元， 该控制单元的输入端分别连接第一信号线和第二信号 线， 其输出端连接输出单元。 这样一来， 当第一信号线或第二信号线中 至少一条信号线有驱动信号输入时， 输入的驱动信号仍然可以通过该显 示驱动电路输出至像素电路， 从而可以解决阵列基板中线贯穿不良的现 象， 并提升显示器件的质量和显示效果。 附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作筒单地介绍， 显而易见地， 下面 描述中的附图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
图 1为本发明实施例提供的显示驱动电路的结构示意图；
图 2为本发明实施例提供的显示驱动电路的连接结构示意图； 图 3为本发明实施例提供的一种逻辑门的输入输出真值表； 图 4为本发明实施例提供的另一种逻辑门的输入输出真值表； 图 5为本发明实施例提供的显示驱动电路的输入输出真值表。 具体实施方式
下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行 清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而 不是全部的实施例。 基于本发明中的实施例， 本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。
本发明实施例提供一种显示驱动电路 10, 如图 1所示， 该显示驱动 电路 10与像素电路 20相连接， 像素电路 20 包括栅线和数据线 （图中 未示出） ， 栅线和数据线交叉界定该像素单元。 该显示驱动电路 10 可 以包括： 控制单元 11和输出单元 12。
控制单元 11的输入端分别连接第一信号线 30和第二信号线 31 , 其 输出端连接输出单元 12 , 可以用于根据第一信号线 30和第二信号线 31 输入的驱动信号打开输出单元 12。
输出单元 12可以连接像素电路 20, 当第一信号线 30或第二信号线 31中至少一条信号线有驱动信号输入时，输入的驱动信号通过输出单元 12输出至像素电路 20。
本发明实施例提供一种显示驱动电路， 通过设置与像素电路相连接 的显示驱动电路， 该显示驱动电路包括控制单元和输出单元， 该控制单 元的输入端分别连接第一信号线和第二信号线， 其输出端连接输出单 元。 这样一来， 当第一信号线或第二信号线中至少一条信号线有信号输 入时， 输入的驱动信号仍然可以通过该显示驱动电路输出至像素电路， 从而可以解决阵列基板中线贯穿不良的现象， 并提升显示器件的质量和 显示效果。
进一步地， 如图 2所示， 控制单元 11可以包括： 第一晶体管 110、 与非门 111、 或门 112、
第一晶体管 110的栅极与第一信号线 30的输出端相连接。
该与非门 111的第一输入端 A与第一信号线 30的输出端相连接； 与非门 111的第二输入端 B与第二信号线 31的输出端和第一晶体管 110 的漏极相连接。
该或门 112的第一输入端 Y与与非门 111的输出端相连接；或门 112 的第二输入端 X与第一晶体管 110的源极相连接。
这样一来， 通过给控制单元接入两条信号线： 第一信号线和第二信 号线， 当这两条信号线中的任一条由于受到灰尘或静电的破坏导致线贯 穿不良时， 驱动信号仍然可以通过另外一条信号线输入至控制单元， 从 而保证输入信号不失效。
进一步地， 如图 2所示， 输出单元 12可以包括： 第二晶体管 121、 以及第三晶体管 122。
该第二晶体管 121 的源极与第一信号线 30 的输出端相连接， 第二 晶体管 121的栅极与所述控制单元 11的输出端相连接。
该第三晶体管 122 的源极与第二信号线 31 的输出端相连接； 第三 晶体管 122的漏极与第二晶体管 121的漏极相连接， 第三晶体管 122的 栅极与控制单元 11的输出端相连接。
这样一来， 可以根据第一信号线和第二信号线输入的驱动信号打开 该输出单元， 从而使得该驱动信号通过输出单元输出至像素电路。
进一步地， 第一信号线 30和第二信号线 31可以为相邻的栅线， 控 制单元 11的输出端与像素电路 20中的栅线相连接。
或者， 第一信号线 30和第二信号线 31可以为相邻的数据线， 所述 控制单元 11的输出端与像素电路 20中的数据线相连接。
这样一来， 当第一信号线或第二信号线中至少一条信号线有信号输 入时， 输入的驱动信号仍然可以通过该显示驱动电路输出至像素电路中 的栅线或数据线， 从而保证像素电路中的各行栅线或各列数据线中的信 号不失效。
第一信号线 30和第二信号线 31采用这样一种相邻的布线方式比较 容易实现， 从而减少加工过程中工作人员的工作时间， 提高生产效率。
需要说明的是， 第一信号线 30和第二信号线 31的位置可以根据生 产加工需要任意设置， 比如， 第一信号线 30 设置于该显示驱动电路的 最上端， 而第二信号线 31 设置于该显示驱动电路的最下端。 本发明实 施例是以第一信号线 30 和第二信号线 31 为相邻的栅线为例进行的说 明，其他对于第一信号线 30和第二信号线 31位置的设置不再——赘述， 但都应当纳入本发明的保护范围之内。
本发明实施例提供一种显示装置， 包括如上任意一种显示驱动电 路， 具有与本发明前述实施例提供的显示驱动电路相同的有益效果， 由 于显示驱动电路在前述实施例中已经进行了详细说明， 此处不再赘述。 本发明实施例提供一种显示装置， 该显示装置包括显示驱动电路， 通过设置与像素电路相连接的显示驱动电路， 该显示驱动电路包括控制 单元和输出单元， 该控制单元的输入端分别连接第一信号线和第二信号 线， 其输出端连接输出单元。 这样一来， 当第一信号线或第二信号线中 至少一条信号线有信号输入时， 输入的驱动信号仍然可以通过该显示驱 动电路输出至像素电路， 从而可以解决阵列基板中线贯穿不良的现象， 并提升显示器件的质量和显示效果。
本发明实施例提供一种显示驱动电路的驱动方法，显示驱动电路 10 与像素电路 20相连接， 像素电路 20包括栅线和数据线， 栅线和数据线 交叉界定像素单元， 该方法包括：
5101、 第一信号线 30和第二信号线 31 向控制单元 11 的输入端输 入驱动信号。
5102、 控制单元 11根据第一信号线 30和第二信号线 31输入的驱 动信号打开与控制单元 11相连接的输出单元 12。
S 103、 当第一信号线 30或第二信号线 31中至少一条信号线有信号 输入时， 输入的驱动信号通过输出单元 12输出至像素电路 20。
本发明实施例提供一种显示驱动电路的驱动方法， 通过设置与像素 电路相连接的显示驱动电路， 该显示驱动电路包括控制单元和输出单 元， 该控制单元的输入端分别连接第一信号线和第二信号线， 其输出端 连接输出单元。 这样一来， 当第一信号线或第二信号线中至少一条信号 线有信号输入时， 输入的驱动信号仍然可以通过该显示驱动电路输出至 像素电路， 从而可以解决阵列基板中线贯穿不良的现象， 并提升显示器 件的质量和显示效果。
进一步地， 第一信号线 30和第二信号线 31可以为相邻的栅线， 控 制单元 11向像素电路 20中的栅线输出该驱动信号。
或者， 第一信号线 30和第二信号线 31可以为相邻的数据线， 控制 单元 11向像素电路 20中的数据线输出该驱动信号。
这样一来， 当第一信号线或第二信号线中至少一条信号线有信号输 入时， 输入的驱动信号仍然可以通过该显示驱动电路输出至像素电路中 的栅线或数据线， 从而保证像素电路中的各行栅线或各列数据线中的信 号不失效。 第一信号线 30和第二信号线 31采用这样一种相邻的布线方式比较 容易实现， 从而减少加工过程中工作人员的工作时间， 提高生产效率。
需要说明的是， 第一信号线 30和第二信号线 31的位置可以根据生 产加工需要任意设置， 比如， 第一信号线 30 设置于该显示驱动电路的 最上端， 而第二信号线 31 设置于该显示驱动电路的最下端。 本发明实 施例是以第一信号线 30 和第二信号线 31 为相邻的栅线为例进行的说 明，其他对于第一信号线 30和第二信号线 31位置的设置不再——赘述， 但都应当纳入本发明的保护范围之内。
需要说明的是， 可以通过图 3所示的与非门 111的输入输出真值表 以及图 4所示的或门 112的输入输出真值表得出如图 5所示的该显示驱 动电路的输入输出真值表。
以下结合图 2、 图 3、 图 4、 图 5对该显示驱动电路的驱动方法进行 详细的举例说明。
例一：
S201、 第一信号线 30向控制单元 11的输入端输入驱动信号 Ll = l , 第一晶体管 110导通， 以及第二信号线 31向控制单元 11的输入端输入 驱动信号 L2=l。
S202、 控制单元 11中与非门 111的第一输入端 A与第一信号线 30 的输出端相连接， 所以第一输入端 A输入 1 , 第二输入端 B与第二信号 线的输出端相连接， 所以第二输入端 B输入 1 , 如图 3所示， 该与非门 输出为 0。
因此， 与与非门 111的输出端相连接的或门 112的第一输入端 Y输 入 0; 与第一晶体管 110的源极相连接的或门 112的第二输入端 X输入 1 , 如图 4所示， 该或门输出为 1 , 即该控制单元 11输出为 1。
S203、 与控制单元 11的输入端连接输出单元 12打开， 即第二晶体 管 121 , 第三晶体管 122导通。
S204、 第一信号线 30以及第二信号线 31输入的驱动信号通过输出 单元 12输出至像素电路 20。
例二：
S301、 第一信号线 30向控制单元 11的输入端输入驱动信号 Ll = l , 第一晶体管 110导通， 以及第二信号线 31向控制单元 11的输入端输入 驱动信号 L2=0。
5302、 控制单元 11中与非门 111的第一输入端 A与第一信号线 30 的输出端相连接， 所以第一输入端 A输入 1 , 第二输入端 B与第二信号 线的输出端相连接， 所以第二输入端 B输入 0 , 如图 3所示， 该与非门 输出为 1。
因此， 与与非门 111的输出端相连接的或门 112的第一输入端 Y输 入 1 ; 与第一晶体管 110的源极相连接的或门 112的第二输入端 X输入 0, 如图 4所示， 该或门输出为 1 , 即该控制单元 11输出为 1。
5303、 与控制单元 11的输入端连接输出单元 12打开， 即第二晶体 管 121 , 第三晶体管 122导通。
5304、 第一信号线 30输入的驱动信号通过输出单元 12输出至像素 电路 20。
例三：
5401、 第一信号线 30向控制单元 11的输入端输入驱动信号 L1=0, 第一晶体管 110关闭， 以及第二信号线 31向控制单元 11的输入端输入 驱动信号 L2=l。
5402、 控制单元 11中与非门 111的第一输入端 A与第一信号线 30 的输出端相连接， 所以第一输入端 A输入 0 , 第二输入端 B与第二信号 线的输出端相连接， 所以第二输入端 B输入 1 , 如图 3所示， 该与非门 输出为 1。
因此， 与与非门 111的输出端相连接的或门 112的第一输入端 Y输 入 1 ; 与第一晶体管 110的源极相连接的或门 112的第二输入端 X输入 0, 如图 4所示， 该或门输出为 1 , 即该控制单元 11输出为 1。
5403、 与控制单元 11的输入端连接输出单元 12打开， 即第二晶体 管 121 , 第三晶体管 122导通。
5404、 第二信号线 31输入的驱动信号通过输出单元 12输出至像素 电路 20。
本领域普通技术人员可以理解： 实现上述方法实施例的全部或部分步骤 可以通过程序指令相关的硬件来完成， 前述的程序可以存储于一计算机可读 取存储介质中， 该程序在执行时， 执行包括上述方法实施例的步骤； 而前述 的存储介质包括： ROM, RAM, 磁碟或者光盘等各种可以存储程序代码的介 以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不 局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围 内， 可轻易想到变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护范围应以所述权利要求的保护范围为准。

Claims

权 利 要 求 书
1、 一种显示驱动电路， 所述显示驱动电路与像素电路相连接， 所 述像素电路包括栅线和数据线， 所述栅线和所述数据线交叉界定像素单 元， 其特征在于， 所述显示驱动电路包括： 控制单元和输出单元；
所述控制单元的输入端分别连接第一信号线和第二信号线， 其输出 端连接所述输出单元， 用于根据所述第一信号线和所述第二信号线输入 的驱动信号打开所述输出单元；
所述输出单元连接所述像素电路， 当所述第一信号线或所述第二信 号线中至少一条信号线有驱动信号输入时， 所述输入的驱动信号通过所 述输出单元输出至所述像素电路。
2、 根据权利要求 1 所述的显示驱动电路， 其特征在于， 所述控制 单元包括：
第一晶体管， 所述第一晶体管的栅极与所述第一信号线的输出端相 连接；
与非门， 所述与非门的第一输入端与所述第一信号线的输出端相连 接； 所述与非门的第二输入端与第二信号线的输出端和第一晶体管的漏 极相连接；
或门， 所述或门的第一输入端与所述与非门的输出端相连接； 所述 或门的第二输入端与所述第一晶体管的源极相连接。
3、 根据权利要求 1 所述的显示驱动电路， 其特征在于， 所述输出 单元包括：
第二晶体管， 所述第二晶体管的源极与所述第一信号线的输出端相 连接， 所述第二晶体管的栅极与所述控制单元的输出端相连接；
第三晶体管， 所述第三晶体管的源极与所述第二信号线的输出端相 连接； 所述第三晶体管的漏极与所述第二晶体管的漏极相连接， 所述第 三晶体管的栅极与所述控制单元的输出端相连接。
4、 根据权利要求 1-3所述的显示驱动电路， 其特征在于， 所述第一 信号线和所述第二信号线为相邻的栅线， 所述控制单元的输出端与所述 像素电路中的栅线相连接。
5、 根据权利要求 1-3所述的显示驱动电路， 其特征在于， 所述第一 信号线和所述第二信号线为相邻的数据线， 所述控制单元的输出端与所 述像素电路中的数据线相连接。
6、 一种显示装置， 其特征在于， 包括如权利要求 1-5任一所述的显 示驱动电路。
7、 一种显示驱动电路的驱动方法， 所述显示驱动电路与像素电路 相连接， 所述像素电路包括栅线和数据线， 所述栅线和所述数据线交叉 界定像素单元， 其特征在于， 所述方法包括：
第一信号线和第二信号线向控制单元的输入端输入驱动信号； 所述控制单元根据所述第一信号线和所述第二信号线输入的驱动 信号打开与所述控制单元相连接的输出单元；
当所述第一信号线或所述第二信号线中至少一条信号线有驱动信 号输入时， 所述输入的驱动信号通过所述输出单元输出至所述像素电 路。
8、 根据权利要求 7 所述的驱动方法， 其特征在于， 所述第一信号 线和所述第二信号线为相邻的栅线， 所述控制单元向所述像素电路中的 栅线输出所述驱动信号。
9、 根据权利要求 7 所述的驱动方法， 其特征在于， 所述第一信号 线和所述第二信号线为相邻的数据线， 所述控制单元向所述像素电路中 的数据线输出所述驱动信号。
PCT/CN2013/084657 2013-07-31 2013-09-30 显示驱动电路及其驱动方法、显示装置 Ceased WO2015014019A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310328414.2A CN103426416B (zh) 2013-07-31 2013-07-31 一种显示驱动电路及其驱动方法、显示装置
CN201310328414.2 2013-07-31

Publications (1)

Publication Number Publication Date
WO2015014019A1 true WO2015014019A1 (zh) 2015-02-05

Family

ID=49651064

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/084657 Ceased WO2015014019A1 (zh) 2013-07-31 2013-09-30 显示驱动电路及其驱动方法、显示装置

Country Status (2)

Country Link
CN (1) CN103426416B (zh)
WO (1) WO2015014019A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575305B (zh) * 2016-03-17 2018-10-30 京东方科技集团股份有限公司 一种信号线断线修复电路、方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078697A1 (ja) * 2004-02-17 2005-08-25 Sharp Kabushiki Kaisha 表示装置およびそれを備えた自動車両
US20080074601A1 (en) * 2006-09-26 2008-03-27 Samsung Electronics Co., Ltd. Liquid crystal display
CN101762915A (zh) * 2008-12-24 2010-06-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006803A1 (en) * 2001-07-06 2003-01-09 International Business Machines Corporation Logic or circuit
US7675498B2 (en) * 2006-07-20 2010-03-09 Tpo Displays Corp. Dot-inversion display devices and driving method thereof with low power consumption
KR101857806B1 (ko) * 2011-08-11 2018-05-14 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078697A1 (ja) * 2004-02-17 2005-08-25 Sharp Kabushiki Kaisha 表示装置およびそれを備えた自動車両
US20080074601A1 (en) * 2006-09-26 2008-03-27 Samsung Electronics Co., Ltd. Liquid crystal display
CN101762915A (zh) * 2008-12-24 2010-06-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法

Also Published As

Publication number Publication date
CN103426416B (zh) 2015-06-10
CN103426416A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
US9606657B2 (en) Array substrate, capacitive touch panel and touch display device
CN105372894B (zh) 一种阵列基板及液晶显示装置
JP5518898B2 (ja) 液晶表示装置
US20150248867A1 (en) Shift register unit, gate driving circuit and display device
US20150029157A1 (en) Optical sensing type built in touch control screen panel and a display device
US20180203274A1 (en) Display device and driving device
WO2016201724A1 (zh) 像素结构及液晶显示面板
CN104900207B (zh) 阵列基板及其驱动方法及显示装置
TWI618043B (zh) 閘極驅動電路及其驅動方法和平板顯示裝置
US20160139700A1 (en) Capacitive touch array substrate, touch display screen and driving method thereof
CN104076565A (zh) 阵列基板及显示装置
CN105629607A (zh) 一种阵列基板、显示面板和显示装置
WO2020248993A1 (zh) 显示面板的驱动电路、显示面板及显示装置
CN103617777A (zh) 阵列基板、彩膜基板及制造方法、显示面板和显示装置
US20140063387A1 (en) Blue Phase Liquid Crystal Display Panel, Blue Phase Liquid Crystal Display Device And Driving Method Thereof
CN107300794B (zh) 液晶显示面板驱动电路及液晶显示面板
CN102809857B (zh) 一种液晶显示面板以及液晶显示装置
US20150339991A1 (en) Array substrate, driving method thereof and display apparatus
WO2016008142A1 (zh) 圆偏光片、液晶显示面板及液晶显示装置
CN102707526B (zh) 一种液晶显示面板
CN102902122B (zh) 阵列基板、显示装置及公共电极电压补偿方法
CN112180645B (zh) 阵列基板
JP2016057493A (ja) 液晶表示装置の駆動方法
CN103091923B (zh) 一种阵列基板及液晶显示装置
WO2021218439A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13890700

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13890700

Country of ref document: EP

Kind code of ref document: A1