WO2014187124A1 - 电极的电压控制方法及装置 - Google Patents

电极的电压控制方法及装置 Download PDF

Info

Publication number
WO2014187124A1
WO2014187124A1 PCT/CN2013/089909 CN2013089909W WO2014187124A1 WO 2014187124 A1 WO2014187124 A1 WO 2014187124A1 CN 2013089909 W CN2013089909 W CN 2013089909W WO 2014187124 A1 WO2014187124 A1 WO 2014187124A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage signal
array substrate
input
voltage
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/089909
Other languages
English (en)
French (fr)
Inventor
严允晟
崔贤植
徐智强
李会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US14/381,719 priority Critical patent/US9928798B2/en
Publication of WO2014187124A1 publication Critical patent/WO2014187124A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • Embodiments of the present invention relate to voltage control techniques for electrodes of display devices, and more particularly to a voltage control method and apparatus for an electrode. Background technique
  • the array substrate includes: a gate line 10 on the base substrate, and a data line 20 vertically arranged with the gate line 10, and the gate line 10 and the data line 20 define a pixel area.
  • the pixel region includes a pixel electrode 40, a comb-shaped common electrode 30 located above the pixel electrode, and a thin film transistor (TFT) 50.
  • TFT thin film transistor
  • FIG. 2 is a schematic diagram of an input voltage signal of a common electrode of the array substrate shown in FIG. 1. As shown in FIG. 2, the common electrode 30 above the data line 20 is input with a stable voltage signal 41.
  • FIG. 3 is a schematic diagram of an input voltage signal of a data line of the array substrate shown in FIG. 1.
  • the voltage signal 21 of the data line 20 changes, the voltage of the common electrode 30 above it is affected, so that the output voltage signal of the last common electrode 30 is as shown in FIG. 4, so that the data line 20 is There is a coupling capacitance between the common electrodes 30, causing the voltage of the common electrode 30 to be affected.
  • the product driving frequency needs to be increased from 60 Hz to 120 Hz or even 240 Hz.
  • the technical problem to be solved by the present invention is to provide a voltage control method and device for an electrode, which can avoid the problem that the common electrode is greenish due to the influence of the data line voltage.
  • an aspect of the present invention provides a voltage control method for an electrode, including:
  • a varying voltage signal is input to the common electrode of the array substrate.
  • the step of inputting the varying voltage signal to the common electrode of the array substrate comprises: inputting the changed voltage signal to the common electrode of the array substrate according to the voltage variation of the data line of the array substrate.
  • step of inputting the changed voltage signal to the common electrode of the array substrate according to the voltage variation of the data line of the array substrate comprises:
  • a second compensation voltage signal is input to the common electrode of the array substrate, wherein the second compensation voltage signal is opposite in polarity to the second voltage signal.
  • the steps of obtaining the total waveform of the input voltages of all the data lines include:
  • the plurality of input voltage waveforms are superimposed to obtain a total waveform of input voltages of all of the data lines.
  • the ratio of the pulse width of the first compensation voltage signal or the pulse width of the second compensation voltage signal to the pulse width of the total waveform of the input voltages of all the data lines is 0.6% to 50%.
  • the pulse width of the total waveform of the input voltage of the data line is: 16.7 ⁇ ⁇
  • the pulse width or the first compensation voltage signal is input to the common electrode of the array substrate.
  • the pulse width of the two compensation voltage signals ranges from 0.1 to 8 ⁇ ⁇ .
  • the pulse width of the total waveform of the input voltage of the data line is: 8.3 ⁇ ⁇
  • the pulse width or the first compensation voltage signal is input to the common electrode of the array substrate.
  • the pulse width of the two compensation voltage signals is: 0.1 ⁇ 4.2 ⁇ ⁇ ; for example, when the driving frequency of the array substrate is 240 , the pulse width of the total waveform of the input voltage of the data line is: 4.2 ⁇ ⁇
  • the pulse width of the first compensation voltage signal input to the common electrode of the array substrate or the pulse width of the second compensation voltage signal is: 0.1 ⁇ 2.1 ⁇ ⁇ .
  • the timing of inputting the first compensation voltage signal or the second compensation signal to the common electrode of the array substrate is the same as the timing of the clock controller of the array substrate.
  • Another aspect of the present invention also provides a voltage control device for an electrode, comprising:
  • a control module configured to input a changed voltage signal to the common electrode of the array substrate.
  • the control module is further configured to: input a varying voltage signal to the common electrode of the array substrate according to a voltage change of the data line of the array substrate.
  • the control module is further configured to obtain a total waveform of input voltages of all data lines according to input voltage waveforms of all data lines of the array substrate; when the total waveform is currently displayed as a high level first voltage signal, Inputting a first compensation voltage signal to a common electrode of the array substrate, wherein the first compensation voltage signal is opposite in polarity to the first voltage signal; when the total waveform is currently displayed as a low voltage second voltage signal, And inputting a second compensation voltage signal to the common electrode of the array substrate, wherein the second compensation voltage signal is opposite in polarity to the second voltage signal.
  • the pulse width of the first compensation voltage signal or the pulse width of the second compensation voltage signal and the pulse width of the total waveform of the input voltages of all the data lines are input to the common electrode of the array substrate.
  • the ratio ranges from 0.6% to 50%.
  • the control module inputs the pulse width of the first compensation voltage signal to the common electrode or
  • the pulse width of the second compensation voltage signal ranges from 0.1 to 8 ⁇ ⁇ .
  • the pulse width of the total waveform of the input voltage of the data line is: 8.3 ⁇ ⁇
  • the pulse width or the first compensation voltage signal is input to the common electrode of the array substrate.
  • the pulse width of the two compensation voltage signals ranges from 0.1 to 4.2 ⁇ ⁇ .
  • the pulse width of the total waveform of the input voltage of the data line is: 4.2 ⁇ ⁇
  • the pulse width or the first compensation voltage signal is input to the common electrode of the array substrate.
  • the pulse width of the two compensation voltage signals is: 0.1 ⁇ 2.1 ⁇ ⁇ .
  • the first compensation voltage signal is input to the common electrode of the array substrate, wherein the first compensation voltage signal and the The first voltage signal is opposite in polarity; and when the total voltage waveform of the data line of the array substrate is a low voltage second voltage signal, the second compensation voltage signal is input to the common electrode of the array substrate, wherein the second The compensation voltage signal is opposite in polarity to the second voltage signal; thereby causing the common electrode to be pulled high when subjected to the voltage signal of the data line, and simultaneously inputting the first compensation voltage opposite to the polarity of the voltage signal to the common electrode So that the output voltage signal of the common electrode tends to be stable; likewise, when the common electrode is pulled down by the voltage signal of the data line, a second compensation opposite to the polarity of the second voltage signal is simultaneously input to the common electrode.
  • the voltage causes the output voltage signal of the common electrode to stabilize, thereby realizing the voltage signal of the final
  • FIG. 1 is a schematic plan view of a prior art array substrate
  • FIG. 2 is a schematic diagram of an input voltage signal of a common electrode of the array substrate shown in FIG. 1;
  • FIG. 3 is a schematic diagram of an input voltage signal of a data line of the array substrate shown in FIG.
  • FIG. 4 is a schematic diagram of an output voltage signal of a common electrode of the array substrate shown in FIG. 1;
  • FIG. 5 is a schematic diagram of an input voltage signal of a common electrode of the present invention.
  • FIG. 6 is a schematic diagram of an input voltage signal of a data line of the present invention.
  • FIG. 7 is a schematic diagram of an output voltage signal of a common electrode of the present invention.
  • FIG. 8 is a schematic diagram of voltage signal control of a common electrode of the array substrate of the present invention. detailed description
  • an embodiment of the present invention provides a voltage control method for an electrode, comprising: inputting a varying voltage signal 11 to a common electrode of an array substrate.
  • a varying voltage signal can be input to the common electrode of the array substrate according to the voltage variation of the data lines of the array substrate.
  • Figure 6 shows a schematic diagram of the voltage signal 12 of the data lines of the array substrate. At a determined resolution, the voltage signal input to each data line of the array substrate is determined, the gray value of the final display picture is predeterminable, and the total voltage signal of all the data lines is also determined, for example, The square waveform pulse signal as shown in FIG.
  • the total voltage signal of the determined data line it is determined how much voltage signal needs to be compensated for the common electrode when the total voltage signal of the data line is hopped, so that the voltage of the common electrode is affected by the data line. It is zero, so as to prevent the distortion of the common electrode signal.
  • the step of inputting a changed voltage signal to the common electrode of the array substrate according to the voltage change of the data line of the array substrate may include: obtaining an input voltage of all the data lines according to the voltage waveform input by all the data lines of the array substrate a total waveform; when the total waveform is displayed as the first voltage signal 121 of the high level, the first compensation voltage signal 111 is input to the common electrode of the array substrate, wherein the first compensation voltage signal 111 and the first a voltage signal 121 is opposite in polarity; and, when the total waveform is displayed as a low voltage second voltage signal 122, a second compensation voltage signal 112 is input to the common electrode of the array substrate, wherein the second compensation voltage signal 112 is opposite in polarity to the second voltage signal 122.
  • the step of obtaining the total waveform of the input voltages of all the data lines may include:
  • a display panel with a resolution of 1920 ⁇ 1080 has an example of 1920 data lines and 1080 raster lines.
  • the voltage waveforms of the 1920 data lines vertically arranged with the gate lines are as shown in FIG. 8, which are respectively waveforms corresponding to the input voltage of the 1920-1th data line, and the 1920-2 data line.
  • the input voltage corresponds to the waveform, ... the waveform corresponding to the input voltage of the 1920 - 1920 data lines.
  • the waveforms corresponding to the input voltages of all the data lines are superimposed to obtain a total waveform Sum as shown in FIG. 8, for example, the first row of gate lines corresponds to the leftward waveform.
  • the voltage waveforms of the 1920 data lines vertically arranged with the gate lines are as shown in FIG. 8, which are waveforms corresponding to the input voltage of the 1920-1th data line, respectively, 1920 -
  • the waveform corresponding to the input voltage of the two data lines the waveform corresponding to the input voltage of the 1920-1920 data lines.
  • the waveforms corresponding to the input voltages of all the data lines are superimposed to obtain a total waveform Sum as shown in Fig. 8, for example, the second row of gate lines corresponds to the waveform to the right. And so on, finally get the total waveform Sum of the data line as shown in Figure 8.
  • the amount of Com distortion due to the data line voltage waveform and the amount of distortion of the com signal can be predicted accordingly.
  • the first compensation voltage signal 111 which is opposite in polarity to the voltage of the data line, is input for canceling the voltage at which the common electrode is pulled up, so that the output voltage of the common electrode is still a smooth voltage signal.
  • the pulse of the first compensation voltage signal is input to the common electrode of the array substrate.
  • the ratio of the pulse width of the width or the second compensation voltage signal to the pulse width of the total waveform of the input voltages of all the data lines ranges from 0.6% to 50%.
  • the pulse width of the total waveform of the input voltage of the data line is 16.7 ⁇ ⁇
  • the pulse width or the first compensation voltage signal 111 is input to the common electrode of the array substrate.
  • the pulse width range of the two compensation voltage signals 112 is: 0.1 ⁇ 8 ⁇ ⁇ .
  • the pulse width of the total waveform of the input voltage of the data line is: 8.3 ⁇ ⁇
  • the pulse width or the first compensation voltage signal is input to the common electrode of the array substrate.
  • the pulse width range of the two compensation voltage signals is: 0.1 ⁇ 4.2 ⁇ ⁇ .
  • the pulse width of the total waveform of the input voltage of the data line is: 4.2 ⁇ ⁇
  • the pulse width of the first compensation voltage signal is input to the common electrode of the array substrate or
  • the pulse width of the second compensation voltage signal ranges from 0.1 to 2.1 ⁇ ⁇ .
  • the pulse width of the first compensation voltage signal 111 is smaller than the pulse width of the first voltage signal 121 of the total waveform of the data line; the pulse width of the second compensation voltage signal 112 is smaller than the total waveform of the data line and the pulse width of the second voltage signal 122. .
  • the voltage signal predicted by the common electrode is -2.8V; if the total waveform of the data line is at a low level voltage of -3V, the prediction The voltage signal compensated for this common electrode is + 2.8V.
  • the specific amount of compensation and the polarity of the compensation voltage are not limited to the values exemplified above, but are determined by the total voltage waveform of the actual data line.
  • Fig. 8 shows the voltage control of the common electrode of the array substrate.
  • all the data lines (1920) are driven by the S/D IC (data line driver chip) circuit in the peripheral circuit, and the pulse of each pixel's voltage signal is as shown in the figure.
  • the waveforms corresponding to the red, green, and blue pixels, and the waveforms of the voltage signals of the data lines corresponding to the gray levels of the entire display screen are waveforms corresponding to the total waveform Sum.
  • Timing of the input voltage of the common electrode by the timing of the T-CON clock controller of the array substrate, that is, inputting the timing of the first compensation voltage signal or the second compensation signal and the array substrate
  • the timing of the clock controller (T-CON) is the same.
  • the first compensation voltage signal and the second compensation voltage signal as described above are input to the common electrode according to the timing of the clock controller (T-CON), so that the common electrode outputs a stable voltage signal.
  • the voltage waveforms of the 1920 data lines vertically arranged with the gate lines are as shown in FIG. 8, which are waveforms corresponding to the input voltage of the 1920-1th data line, respectively, 1920-2
  • the waveform corresponding to the input voltage of the data line the waveform corresponding to the input voltage of the 1920-1920 data line.
  • the waveforms corresponding to the input voltages of all the data lines are superimposed to obtain a total waveform Sum as shown in Fig. 8, for example, the first row of gate lines corresponds to the waveform to the left.
  • the voltage waveforms of the 1920 data lines vertically arranged with the gate lines are as shown in FIG. 8, which are waveforms corresponding to the input voltage of the 1920-1th data line, respectively, 1920 -
  • the waveform corresponding to the input voltage of the two data lines the waveform corresponding to the input voltage of the 1920-1920 data lines.
  • the waveforms corresponding to the input voltages of all the data lines are superimposed to obtain a total waveform Sum as shown in Fig. 8, wherein, for example, the second row of gate lines corresponds to the waveform to the right. And so on, finally get the total waveform Sum of the data line as shown in Figure 8.
  • the amount of Com distortion due to the voltage waveform of the data line and the amount of distortion of the com signal can be predicted accordingly.
  • the output voltage of the common electrode is pulled high due to the high-level transient voltage of the data line.
  • the first compensation voltage signal with the opposite polarity of the total waveform voltage at this time is used to cancel the voltage at which the common electrode is pulled up, so that the output voltage of the common electrode is still a smooth voltage signal; Compensation signal for the electrode 1.
  • the common electrode is compensated for the voltage signal in the polarity direction opposite to the data signal to cancel the data. Distortion caused by the signal, thereby preventing distortion of the common electrode signal.
  • another embodiment of the present invention provides a voltage control device for an electrode, including a control module for inputting a varying voltage signal to a common electrode of the array substrate.
  • the control module is specifically configured to: input a changed voltage signal to the common electrode of the array substrate according to a voltage change of the data line of the array substrate.
  • the control module is specifically configured to obtain a total waveform of input voltages of all data lines according to an input voltage waveform of all data lines of the array substrate, when the total waveform is displayed as a first voltage signal of a high level, Inputting a first compensation voltage signal to a common electrode of the array substrate, wherein the first compensation voltage signal is opposite in polarity to the first voltage signal; when the total waveform is displayed as a low voltage second voltage signal, The common electrode of the array substrate inputs a second compensation voltage signal, wherein the second compensation voltage signal is opposite in polarity to the second voltage signal.
  • the ratio of the pulse width of the first compensation voltage signal or the pulse width of the second compensation voltage signal to the pulse width of the total waveform of the input voltages of all the data lines is 0.6% to 50%.
  • the control module inputs the pulse width of the first compensation voltage signal to the common electrode or
  • the pulse width of the second compensation voltage signal ranges from 0.1 to 8 ⁇ ⁇ , and the timing is the same as that of the clock controller of the array substrate.
  • the pulse width of the total waveform of the input voltage of the data line is: 8.3 ⁇ ⁇
  • the pulse width or the second compensation of the first compensation voltage signal is input to the common electrode of the array substrate.
  • the pulse width of the voltage signal ranges from 0.1 to 4.2 ⁇ ⁇ with the same timing as the clock controller of the array substrate.
  • the pulse width of the total waveform of the input voltage of the data line is: 4.2 ⁇ ⁇
  • the pulse width or the second compensation of the first compensation voltage signal is input to the common electrode of the array substrate.
  • the pulse width of the voltage signal ranges from 0.1 to 2.1 ⁇ ⁇
  • the timing is the same as that of the clock controller of the array substrate.
  • the control module may be, for example, a voltage driving circuit of the same common electrode as the T-CON timing described above, or may be another component of the array substrate that can charge the common electrode.
  • the embodiment of the device also inputs a first compensation voltage signal to the common electrode of the array substrate when the total waveform of the voltage input to the data line of the array substrate is a first voltage signal, wherein the first compensation The voltage signal is opposite in polarity to the first voltage signal; when the total waveform is a low voltage second voltage signal, a second compensation voltage signal is input to the common electrode of the array substrate, wherein the second compensation voltage signal Opposite to the polarity of the second voltage signal, such that when the common electrode is pulled high under the influence of the first voltage signal of the data line, the first compensation opposite to the polarity of the first voltage signal is simultaneously input to the common electrode
  • the voltage causes the output voltage signal of the common electrode to be stable; likewise, when the common electrode is pulled down by the second voltage signal of the data line, the polarity of the second voltage signal is opposite to the input of the common electrode
  • the second compensation voltage causes the output voltage signal of the common electrode to stabilize. Thereby, the smooth output voltage signal of the common electrode is finally output, and the Green

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种电极的电压控制方法及装置，其中，方法包括：向阵列基板的公共电极输入一变化的电压信号。本申请的方案可以避免公共电极因受数据线电压的影响，使产品的画面产生Greenish（泛绿）问题。

Description

电极的电压控制方法及装置
技术领域
本发明的实施例涉及显示装置的电极的电压控制技术，特别是指一种电 极的电压控制方法及装置。 背景技术
图 1为现有技术的阵列基板的平面示意图。 如图 1所示， 其中， 阵列基 板包括： 衬底基板上的栅线 10, 与所述栅线 10垂直排列的数据线 20, 栅线 10和数据线 20限定出像素区域。 像素区域中包括像素电极 40、 位于像素电 极上方的梳状公共电极 30以及薄膜晶体管（ TFT ) 50。 该种结构的阵列基板 的像素区域的长边是数据线 20, 短边是栅线 10。
图 2为图 1所示的阵列基板的公共电极的输入电压信号示意图。 如图 2 所示， 数据线 20上方的公共电极 30输入的是一个稳定的电压信号 41。
图 3为图 1所示的阵列基板的数据线的输入电压信号示意图。如图 3所 示， 数据线 20的电压信号 21变化时， 会对其上方的公共电极 30的电压产 生影响， 使最后公共电极 30的输出电压信号如图 4所示， 从而使数据线 20 与公共电极 30之间存在耦合电容， 导致公共电极 30的电压受到影响。
目前大尺寸 TV (电视）产品及 3D产品是目前电视制造领域的发展趋 势。 然而要想实现大尺寸产品及 3D产品的顺利开发， 例如， 产品驱动频率 需要从 60Hz提高至 120Hz甚至是 240Hz。
然而上述结构图 1所示的阵列基板， 由于数据线 20与公共电极 30之间 存在耦合电容， 像素充电时间短， 因此， 在高频率驱动时， 会引起公共电极 的电压受影响， 从而使产品的画面产生 Greenish (泛绿）及画面失真问题， 即使使用 SVC ( Switching Virtual Circuit, 交换虚拟电路）电路， 也很难克服 这样的问题。 发明内容
本发明要解决的技术问题是提供一种电极的电压控制方法及装置，可以 避免公共电极因受数据线电压的影响， 使产品的画面产生 Greenish的问题。
为解决上述技术问题， 本发明的一方面提供一种电极的电压控制方法， 包括：
向阵列基板的公共电极输入变化的电压信号。
进一步地， 向阵列基板的公共电极输入变化的电压信号的步骤包括： 根据阵列基板的数据线的电压变化情况， 向阵列基板的公共电极输入变 化的电压信号。
进一步地， 根据阵列基板的数据线的电压变化情况， 向阵列基板的公共 电极输入变化的电压信号的步骤包括：
根据阵列基板的所有数据线的输入电压波形，获得所有数据线的输入电 压的总波形；
在所述总波形当前显示为高电平的第一电压信号时， 向阵列基板的公共 电极输入第一补偿电压信号， 其中， 所述第一补偿电压信号与所述第一电压 信号极性相反；
在所述总波形当前显示为低电压的第二电压信号时， 向阵列基板的公共 电极输入第二补偿电压信号， 其中， 所述第二补偿电压信号与所述第二电压 信号极性相反。
进一步地， 根据阵列基板的所有数据线的输入电压波形， 获得所有数据 线的输入电压的总波形的步骤包括：
获得向阵列基板的所有数据线输入的多个输入电压波形；
将所述多个输入电压波形进行叠加，得到所述所有数据线的输入电压的 总波形。 其中， 向阵列基板的公共电极输入第一补偿电压信号的脉沖宽度或者第 二补偿电压信号的脉沖宽度与所有数据线的输入电压的总波形的脉沖宽度 的比例范围为： 0.6%~50%。
例如， 当所述阵列基板的驱动频率为 60HZ时， 所述数据线的输入电压 的总波形的脉沖宽度为： 16.7 μ δ, 向阵列基板的公共电极输入第一补偿电压 信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 8 μ δ。
例如， 当所述阵列基板的驱动频率为 120HZ 时， 所述数据线的输入电 压的总波形的脉沖宽度为： 8.3 μ δ, 向阵列基板的公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 4.2 μ δ; 例如， 当所述阵列基板的驱动频率为 240ΗΖ 时， 所述数据线的输入电 压的总波形的脉沖宽度为： 4.2 μ δ, 向阵列基板的公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 2.1 μ δ。
其中， 向阵列基板的公共电极输入第一补偿电压信号或者第二补偿信号 的时序与阵列基板的时钟控制器的时序相同。
本发明的另一方面还提供一种电极的电压控制装置， 包括：
控制模块， 用于向阵列基板的公共电极输入一变化的电压信号。
所述控制模块进一步被配置成： 根据阵列基板的数据线的电压变化情 况， 向阵列基板的公共电极输入变化的电压信号。
所述控制模块进一步被配置成，根据阵列基板的所有数据线的输入电压 波形， 获得所有数据线的输入电压的总波形； 在所述总波形当前显示为高电 平的第一电压信号时，向阵列基板的公共电极输入第一补偿电压信号，其中， 所述第一补偿电压信号与所述第一电压信号极性相反； 在所述总波形当前显 示为低电压的第二电压信号时， 向阵列基板的公共电极输入第二补偿电压信 号， 其中， 所述第二补偿电压信号与所述第二电压信号极性相反。
其中， 向阵列基板的公共电极输入第一补偿电压信号的脉沖宽度或者第 二补偿电压信号的脉沖宽度与所有数据线的输入电压的总波形的脉沖宽度 的比例范围为： 0.6%~50%。
例如， 当所述阵列基板的驱动频率为 60HZ时， 所述数据线的输入电压 的总波形的脉沖宽度为： 16.7 μ δ, 所述控制模块向公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 8 μ δ。
例如， 当所述阵列基板的驱动频率为 120HZ 时， 所述数据线的输入电 压的总波形的脉沖宽度为： 8.3 μ δ, 向阵列基板的公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 4.2 μ δ。
例如， 当所述阵列基板的驱动频率为 240ΗΖ 时， 所述数据线的输入电 压的总波形的脉沖宽度为： 4.2 μ δ, 向阵列基板的公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 2.1 μ δ。
本发明的上述技术方案的有益效果如下：
上述方案中，通过在阵列基板的数据线的总电压波形为高电平的第一电 压信号时， 向阵列基板的公共电极输入第一补偿电压信号， 其中， 所述第一 补偿电压信号与所述第一电压信号极性相反； 并且通过在阵列基板的数据线 的总电压波形为低电压的第二电压信号时， 向阵列基板的公共电极输入第二 补偿电压信号，其中，所述第二补偿电压信号与所述第二电压信号极性相反； 从而使公共电极在受到数据线的电压信号的影响而被拉高时， 同时向该公共 电极输入与电压信号极性相反的第一补偿电压，使得公共电极的输出电压信 号趋于平稳；同样的，在公共电极受到数据线的电压信号的影响而被拉低时， 同时向该公共电极输入与第二电压信号极性相反的第二补偿电压，使得公共 电极的输出电压信号趋于平稳，进而实现公共电极最终输出的电压信号是平 稳的，由此避免了数据线对公共电极的电压信号的影响而产生的 Greenish(泛 绿） 问题。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 筒单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。 图 1为现有技术的阵列基板的平面示意图；
图 2为图 1所示的阵列基板的公共电极的输入电压信号示意图； 图 3为图 1所示的阵列基板的数据线的输入电压信号示意图；
图 4为图 1所示的阵列基板的公共电极的输出电压信号示意图； 图 5为本发明的公共电极的输入电压信号示意图；
图 6为本发明的数据线的输入电压信号示意图；
图 7为本发明的公共电极的输出电压信号示意图；
图 8为本发明的阵列基板的公共电极的电压信号控制示意图。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
除非另作定义， 此处使用的技术术语或者科学术语应当为本发明所属领 域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权 利要求书中使用的 "第一"、 "第二" 以及类似的词语并不表示任何顺序、 数 量或者重要性， 而只是用来区分不同的组成部分。 同样， "一个" 或者 "一" 等类似词语也不表示数量限制， 而是表示存在至少一个。 "包括" 或者 "包 含" 等类似的词语意指出现在 "包括" 或者 "包含" 前面的元件或者物件涵 盖出现在 "包括" 或者 "包含" 后面列举的元件或者物件及其等同， 并不排 除其他元件或者物件。 "连接" 或者 "相连" 等类似的词语并非限定于物理 的或者机械的连接， 而是可以包括电性的连接， 不管是直接的还是间接的。 "上"、 "下"、 "左"、 "右" 等仅用于表示相对位置关系， 当被描述对象的绝 对位置改变后， 则该相对位置关系也可能相应地改变。
如图 5 - 7所示，本发明的一个实施例提供了一种电极的电压控制方法， 包括： 向阵列基板的公共电极输入一个变化的电压信号 11。
其中， 可以根据阵列基板的数据线的电压变化情况， 向阵列基板的公共 电极输入一个变化的电压信号。
图 6示出了阵列基板的数据线的电压信号 12的示意图。 在确定的分辨 率下， 向阵列基板的每一条数据线输入的电压信号是确定的， 最终显示画面 的灰度值是可以预先确定的， 并且所有数据线的总电压信号也是确定的， 例 如， 如图 6所示的方波形脉沖信号。
因此， 可以根据该确定的数据线的总电压信号， 来确定在数据线的总电 压信号发生跳变时， 需要为公共电极补偿多大的电压信号， 才能使公共电极 的电压受数据线的影响降为零， 从而达到预防公共电极信号失真的目的。
其中， 上述可以根据阵列基板的数据线的电压变化情况， 向阵列基板的 公共电极输入一个变化的电压信号步骤可以包括： 根据阵列基板的所有数据 线输入的电压波形， 获得所有数据线的输入电压的总波形； 在所述总波形显 示为高电平的第一电压信号 121时， 向阵列基板的公共电极输入第一补偿电 压信号 111 , 其中， 所述第一补偿电压信号 111与所述第一电压信号 121极 性相反； 并且， 在所述总波形显示为低电压的第二电压信号 122时， 向阵列 基板的公共电极输入第二补偿电压信号 112, 其中， 所述第二补偿电压信号 112与所述第二电压信号 122极性相反。
其中， 根据阵列基板的所有数据线输入的电压波形， 获得所有数据线的 输入电压的总波形的步骤可以包括：
获得向阵列基板的所有数据线输入的多个电压波形；
将所述多个输入电压波形进行叠加，得到所有数据线的输入电压的总波 例如， 以分辨率为 1920 X 1080的显示面板为例， 即具有 1920条数据线 和 1080条栅线。 当第一行栅线打开时， 与栅线垂直排列的 1920条数据线的 电压波形如图 8所示， 分别为第 1920 - 1条数据线的输入电压对应的波形， 第 1920 - 2数据线的输入电压对应的波形， ... ...第 1920 - 1920条数据线的 输入电压对应的波形。 将所有数据线的输入电压对应的波形叠加， 得到如图 8所示总波形 Sum, 例如， 第一行栅线对应向左的波形。
同样的， 当第二条栅线打开时， 与栅线垂直排列的 1920条数据线的电 压波形如图 8所示， 分别为第 1920 - 1条数据线的输入电压对应的波形， 第 1920 - 2条数据线的输入电压对应的波形， ... ...第 1920 - 1920条数据线的输 入电压对应的波形。 将所有数据线的输入电压对应的波形叠加， 得到如图 8 所示总波形 Sum例如， 第二行栅线对应向右的波形。 依此类推， 最后得到 如图 8所示的数据线的总波形 Sum。
在总波形 Sum确定的情况下， 可以据此预测由于数据线电压波形引起 的 Com失真的量以及补偿 com信号失真的量。
当数据线的总波形 Sum的电压信号 12由低电平变为高电平时， 公共电 极的输出电压会由于受数据线的高电平瞬间电压的影响而被拉高， 此时， 向 公共电极输入与数据线此时的电压极性相反的第一补偿电压信号 111 , 用于 抵消公共电极被拉高的电压，从而使公共电极的输出电压仍然是一平稳的电 压信号。
同样的， 对于数据线的总波形 Sum的电压信号 12在由高电平变为低电 平时，公共电极的输出电压会由于受数据线的低电平瞬间电压的影响而被拉 低， 此时， 向公共电极输入与数据线此时的总波形电压极性相反的第二补偿 电压信号 112, 用于抵消公共电极被拉低的电压， 从而使公共电极的输出电 压仍然是一平稳的电压信号。 最终使公共电极输出如图 7所示的平稳的输出 电压 11，。
在上述实施例中， 向阵列基板的公共电极输入第一补偿电压信号的脉沖 宽度或者第二补偿电压信号的脉沖宽度与所有数据线的输入电压的总波形 的脉沖宽度的比例范围为： 0.6%~50%。
例如， 所述阵列基板的驱动频率为 60HZ时， 所述数据线的输入电压的 总波形的脉沖宽度为： 16.7 μ δ, 向阵列基板的公共电极输入第一补偿电压信号 111的脉沖宽度或者第二补偿电压信号 112的脉沖宽度范围均为： 0.1 ~ 8 μ δ。
再例如， 所述阵列基板的驱动频率为 120HZ 时， 所述数据线的输入电 压的总波形的脉沖宽度为： 8.3 μ δ, 向阵列基板的公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围均为： 0.1 ~ 4.2 μ δ。
再例如， 当所述阵列基板的驱动频率为 240ΗΖ 时， 所述数据线的输入 电压的总波形的脉沖宽度为： 4.2 μ δ, 向阵列基板的公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围均为： 0.1 ~ 2.1 μ δ。
总之， 第一补偿电压信号 111的脉沖宽度小于数据线的总波形的第一电 压信号 121的脉沖宽度； 第二补偿电压信号 112的脉沖宽度小于数据线的总 波形第二电压信号 122的脉沖宽度。
具体的， 如数据线的总波形处于 + 3V 的高电平电压时， 预测为该公共 电极补偿的电压信号为 - 2.8V; 如数据线的总波形处于 - 3V 的低电平电压 时， 预测为该公共电极补偿的电压信号为 + 2.8V。 当然， 具体的补偿量以及 补偿电压的极性不限于上述举例说明的数值， 而是由实际数据线的总电压波 形而确定出来的。
再如图 8所示， 图 8示出了阵列基板的公共电极的电压控制。 以 1080 行栅级扫描线为例进行说明， 全部的数据线 （ 1920 条）通过外围电路中的 S/D IC (数据线驱动芯片） 电路驱动， 每个像素的电压信号的脉沖如图中的 红、 绿和蓝像素对应的波形， 而整个显示画面的灰度对应的数据线的电压信 号的波形如总波形 Sum对应的波形。
通过阵列基板的 T-CON时钟控制器的时序来控制公共电极的输入电压 的控制时序， 即输入第一补偿电压信号或者第二补偿信号的时序与阵列基板 的时钟控制器（T-CON )的时序相同。 在对每个数据线输入电压信号时， 按 照时钟控制器（T-CON )的时序为公共电极输入如上述的第一补偿电压信号 和第二补偿电压信号， 从而使公共电极输出稳定的电压信号。
例如， 当第一行栅线打开时， 与栅线垂直排列的 1920条数据线的电压 波形如图 8所示，分别为第 1920 - 1条数据线的输入电压对应的波形，第 1920 - 2条数据线的输入电压对应的波形， ... ...第 1920 - 1920条数据线的输入电 压对应的波形。 将所有数据线的输入电压对应的波形叠加， 得到如图 8所示 总波形 Sum, 例如， 第一行栅线对应向左的波形。
同样的， 当第二条栅线打开时， 与栅线垂直排列的 1920条数据线的电 压波形如图 8所示， 分别为第 1920 - 1条数据线的输入电压对应的波形， 第 1920 - 2条数据线的输入电压对应的波形， ... ...第 1920 - 1920条数据线的输 入电压对应的波形。 将所有数据线的输入电压对应的波形叠加， 得到如图 8 所示总波形 Sum, 其中例如， 第二行栅线对应向右的波形。 依此类推， 最后 得到如图 8所示的数据线的总波形 Sum。
在总波形 Sum确定的情况下， 可以据此预测由于数据线的电压波形引 起的 Com失真的量以及补偿 com信号失真的量。
在数据线的总波形电压信号由低电平变为高电平时，公共电极的输出电 压会由于受数据线的高电平瞬间电压的影响而被拉高， 这时， 向公共电极输 入与数据线此时的总波形电压极性相反的第一补偿电压信号， 用于抵消公共 电极被拉高的电压， 从而使公共电极的输出电压仍然是一平稳的电压信号； 如图 8所示的公共电极的补偿信号 1。
同样的， 对于数据线的总波形电压信号在由高电平变为低电平时， 公共 电极的输出电压会由于受数据线的低电平瞬间电压的影响而被拉低， 这时， 向公共电极输入与数据线此时的电压极性相反的第二补偿电压信号， 用于抵 消公共电极被拉低的电压，从而使公共电极的输出电压仍然是一平稳的电压 信号； 如图 8所示的公共电极的补偿信号 2。 依次类推， 最终使公共电极输 出如图 8所示的平稳的 com电压，避免了数据线对公共电极的电压信号的影 响而产生的 Greenish问题。
本发明的上述方法，通过预测公共电极的失真量，在开始失真的瞬间（即 输出数据信号的瞬间）， 为公共电极在与数据信号相反的极性方向上进行电 压信号补偿， 来抵消由数据信号带来的失真， 从而防止公共电极信号失真。
另外， 本发明的另一个实施例还提供一种电极的电压控制装置， 包括控 制模块， 用于向阵列基板的公共电极输入一个变化的电压信号。
其中， 控制模块具体用于： 根据阵列基板的数据线的电压变化情况， 向 阵列基板的公共电极输入一个变化的电压信号。
其中， 所述控制模块具体用于， 根据阵列基板的所有数据线的输入电压 波形， 获得所有数据线的输入电压的总波形， 在所述总波形显示为高电平的 第一电压信号时， 向阵列基板的公共电极输入第一补偿电压信号， 其中， 所 述第一补偿电压信号与所述第一电压信号极性相反； 在所述总波形显示为低 电压的第二电压信号时， 向阵列基板的公共电极输入第二补偿电压信号， 其 中， 所述第二补偿电压信号与所述第二电压信号极性相反。
其中， 向阵列基板的公共电极输入第一补偿电压信号的脉沖宽度或者第 二补偿电压信号的脉沖宽度与所有数据线的输入电压的总波形的脉沖宽度 的比例范围为： 0.6%~50%。
例如， 当所述阵列基板的驱动频率为 60HZ时， 所述数据线的输入电压 的总波形的脉沖宽度为： 16.7 μ δ, 所述控制模块向公共电极输入第一补偿电 压信号的脉沖宽度或者第二补偿电压信号的脉沖宽度范围均为： 0.1 ~ 8 μ δ, 其时序与阵列基板的时钟控制器的时序相同。
当所述阵列基板的驱动频率为 120HZ 时， 所述数据线的输入电压的总 波形的脉沖宽度为： 8.3 μ δ, 向阵列基板的公共电极输入第一补偿电压信号 的脉沖宽度或者第二补偿电压信号的脉沖宽度范围均为： 0.1 ~ 4.2 μ δ, 其时 序与阵列基板的时钟控制器的时序相同。 当所述阵列基板的驱动频率为 240HZ 时， 所述数据线的输入电压的总 波形的脉沖宽度为： 4.2 μ δ, 向阵列基板的公共电极输入第一补偿电压信号 的脉沖宽度或者第二补偿电压信号的脉沖宽度范围均为： 0.1 ~ 2.1 μ δ, 其时 序与阵列基板的时钟控制器的时序相同。
该控制模块例如可以是上述与 T-CON时序相同的公共电极的电压驱动 电路， 也可以是阵列基板中的其它可以为公共电极充电的部件。
该装置的实施例同样通过在向阵列基板的数据线输入电压的总波形为 高电平的第一电压信号时， 向阵列基板的公共电极输入第一补偿电压信号， 其中， 所述第一补偿电压信号与所述第一电压信号极性相反； 在所述总波形 为低电压的第二电压信号时， 向阵列基板的公共电极输入第二补偿电压信 号， 其中， 所述第二补偿电压信号与所述第二电压信号极性相反， 从而使公 共电极在受到数据线的第一电压信号的影响而被拉高时， 同时向该公共电极 输入与第一电压信号极性相反的第一补偿电压，使得公共电极的输出电压信 号趋于平稳； 同样的， 在公共电极受到数据线的第二电压信号的影响而被拉 低时， 同时向该公共电极输入与第二电压信号极性相反的第二补偿电压， 使 得公共电极的输出电压信号趋于平稳。 由此， 实现了公共电极最终输出平稳 电压信号，避免了数据线对公共电极的电压信号的影响而产生的 Greenish问 题。
以上所述是本发明的优选实施方式， 应当指出， 对于本技术领域的普通 技术人员来说， 在不脱离本发明所述原理的前提下， 还可以作出若干改进和 润饰， 这些改进和润饰也应视为本发明的保护范围。

Claims

权利要求书
1. 一种电极的电压控制方法， 包括：
向阵列基板的公共电极输入变化的电压信号。
2. 根据权利要求 1所述的电极的电压控制方法， 其中， 向阵列基板的 公共电极输入变化的电压信号的步骤包括：
根据阵列基板的数据线的电压变化情况， 向阵列基板的公共电极输入变 化的电压信号。
3. 根据权利要求 2所述的电极的电压控制方法， 其中， 根据阵列基板 的数据线的电压变化情况， 向阵列基板的公共电极输入变化的电压信号的步 骤包括：
根据阵列基板的所有数据线的输入电压波形，获得所有数据线的输入电 压的总波形；
在所述总波形当前显示为高电平的第一电压信号时， 向阵列基板的公共 电极输入第一补偿电压信号， 其中， 所述第一补偿电压信号与所述第一电压 信号极性相反；
在所述总波形当前显示为低电压的第二电压信号时， 向阵列基板的公共 电极输入第二补偿电压信号， 其中， 所述第二补偿电压信号与所述第二电压 信号极性相反。
4. 根据权利要求 3所述的电极的电压控制方法， 其中， 根据阵列基板 的所有数据线输入电压波形， 获得所有数据线的输入电压的总波形的步骤包 括：
获得向阵列基板的所有数据线输入的多个输入电压波形； 将所述多个输入电压波形进行叠加，得到所述所有数据线的输入电压的 总波形。
5. 根据权利要求 3-4 中任一项所述的电极的电压控制方法， 其中， 向 阵列基板的公共电极输入第一补偿电压信号的脉沖宽度或者第二补偿电压 信号的脉沖宽度与所有数据线的输入电压的总波形的脉沖宽度的比例范围 为： 0.6%~50%。
6. 根据权利要求 5所述的电极的电压控制方法， 其中， 当所述阵列基 板的驱动频率为 60HZ时， 所述数据线的输入电压的总波形的脉沖宽度为：
16.7 μ δ,向阵列基板的公共电极输入第一补偿电压信号的脉沖宽度或者第二 补偿电压信号的脉沖宽度范围均为： 0.1 ~ 8 μ δ;
当所述阵列基板的驱动频率为 120HZ 时， 所述数据线的输入电压的总 波形的脉沖宽度为： 8.3 μ δ, 向阵列基板的公共电极输入第一补偿电压信号 的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 4.2 μ δ;
当所述阵列基板的驱动频率为 240ΗΖ 时， 所述数据线的输入电压的总 波形的脉沖宽度为： 4.2 μ δ, 向阵列基板的公共电极输入第一补偿电压信号 的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 2.1 μ δ。 7. 根据权利要求 3-6 中任一项所述的电极的电压控制方法， 其中， 向 阵列基板的公共电极输入第一补偿电压信号或者第二补偿信号的时序与阵 列基板的时钟控制器的时序相同。
8. 一种电极的电压控制装置， 包括：
控制模块， 用于向阵列基板的公共电极输入变化的电压信号。
9. 根据权利要求 8所述的电极的电压控制装置， 其中， 所述控制模块 被进一步配置为： 根据阵列基板的数据线的电压变化情况， 向阵列基板的公 共电极输入变化的电压信号。 10. 根据权利要求 9所述的电极的电压控制装置， 其中， 所述控制模块 被进一步配置为， 根据阵列基板的所有数据线的输入电压波形， 获得所有数 据线的输入电压的总波形； 在所述总波形当前显示为高电平的第一电压信号 时， 向阵列基板的公共电极输入第一补偿电压信号， 其中， 所述第一补偿电 压信号与所述第一电压信号极性相反； 在所述总波形当前显示为低电压的第 二电压信号时， 向阵列基板的公共电极输入第二补偿电压信号， 其中， 所述 第二补偿电压信号与所述第二电压信号极性相反。
11. 根据权利要求 10所述的电极的电压控制装置， 其中， 向阵列基板 的公共电极输入第一补偿电压信号的脉沖宽度或者第二补偿电压信号的脉 沖宽度与所有数据线的输入电压的总波形的脉沖宽度的比例范围为： 0·6%~50%。
12. 根据权利要求 11 所述的电极的电压控制装置， 其中， 当所述阵列 基板的驱动频率为 60HZ时，所述数据线的输入电压的总波形的脉沖宽度为： 16.7 μ s,所述控制模块向公共电极输入第一补偿电压信号的脉沖宽度或者第 二补偿电压信号的脉沖宽度范围为： 0.1 ~ 8 μ δ;
当所述阵列基板的驱动频率为 120HZ 时， 所述数据线的输入电压的总 波形的脉沖宽度为： 8.3 μ δ, 向阵列基板的公共电极输入第一补偿电压信号 的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~ 4.2 μ δ;
当所述阵列基板的驱动频率为 240ΗΖ 时， 所述数据线的输入电压的总 波形的脉沖宽度为： 4.2 μ δ, 向阵列基板的公共电极输入第一补偿电压信号 的脉沖宽度或者第二补偿电压信号的脉沖宽度范围为： 0.1 ~2.1 μδ。
PCT/CN2013/089909 2013-05-23 2013-12-19 电极的电压控制方法及装置 Ceased WO2014187124A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/381,719 US9928798B2 (en) 2013-05-23 2013-12-19 Method and device for controlling voltage of electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310195583.3A CN103268748B (zh) 2013-05-23 2013-05-23 一种电极的电压控制方法及装置
CN201310195583.3 2013-05-23

Publications (1)

Publication Number Publication Date
WO2014187124A1 true WO2014187124A1 (zh) 2014-11-27

Family

ID=49012375

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/089909 Ceased WO2014187124A1 (zh) 2013-05-23 2013-12-19 电极的电压控制方法及装置

Country Status (3)

Country Link
US (1) US9928798B2 (zh)
CN (1) CN103268748B (zh)
WO (1) WO2014187124A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268748B (zh) * 2013-05-23 2015-08-12 京东方科技集团股份有限公司 一种电极的电压控制方法及装置
KR102479508B1 (ko) * 2016-03-31 2022-12-20 삼성디스플레이 주식회사 표시 장치
CN108346408B (zh) * 2018-03-30 2020-04-28 惠科股份有限公司 液晶显示装置的驱动方法及液晶显示装置
CN109671404B (zh) * 2018-12-27 2021-05-07 惠科股份有限公司 显示面板的驱动方法及其驱动装置、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771030A (en) * 1994-01-28 1998-06-23 International Business Machines Corporation Apparatus and method for driving liquid crystal
CN101382711A (zh) * 2007-09-07 2009-03-11 北京京东方光电科技有限公司 薄膜晶体管液晶显示器残像的改善方法及装置
CN101398550A (zh) * 2007-09-26 2009-04-01 北京京东方光电科技有限公司 避免残像的方法及装置
CN102903344A (zh) * 2012-09-27 2013-01-30 合肥京东方光电科技有限公司 公共电极电压补偿方法、装置及时序控制器
CN103268748A (zh) * 2013-05-23 2013-08-28 京东方科技集团股份有限公司 一种电极的电压控制方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010433B1 (ko) * 2003-12-26 2011-01-21 엘지디스플레이 주식회사 횡전계 방식 액정표시장치의 구동방법
WO2007091353A1 (ja) * 2006-02-07 2007-08-16 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
KR100800490B1 (ko) * 2007-01-26 2008-02-04 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR101385469B1 (ko) * 2007-06-13 2014-04-16 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
CN101383128B (zh) * 2007-09-07 2010-11-17 北京京东方光电科技有限公司 公共电极电压自动补偿的方法及装置
JP5372936B2 (ja) * 2008-08-19 2013-12-18 シャープ株式会社 データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
JP5487585B2 (ja) * 2008-09-19 2014-05-07 セイコーエプソン株式会社 電気光学装置、その駆動方法、および電子機器
JP2010191038A (ja) * 2009-02-17 2010-09-02 Seiko Epson Corp 液晶表示装置の駆動方法、液晶表示装置および電子機器
JP5071442B2 (ja) * 2009-06-03 2012-11-14 セイコーエプソン株式会社 液晶表示装置、制御方法および電子機器
US9329443B2 (en) * 2010-03-29 2016-05-03 Seiko Epson Corporation Liquid crystal display device having first and second dielectric films with different thicknesses
KR102001158B1 (ko) * 2012-09-28 2019-07-18 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN102902122B (zh) * 2012-10-25 2015-07-15 京东方科技集团股份有限公司 阵列基板、显示装置及公共电极电压补偿方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771030A (en) * 1994-01-28 1998-06-23 International Business Machines Corporation Apparatus and method for driving liquid crystal
CN101382711A (zh) * 2007-09-07 2009-03-11 北京京东方光电科技有限公司 薄膜晶体管液晶显示器残像的改善方法及装置
CN101398550A (zh) * 2007-09-26 2009-04-01 北京京东方光电科技有限公司 避免残像的方法及装置
CN102903344A (zh) * 2012-09-27 2013-01-30 合肥京东方光电科技有限公司 公共电极电压补偿方法、装置及时序控制器
CN103268748A (zh) * 2013-05-23 2013-08-28 京东方科技集团股份有限公司 一种电极的电压控制方法及装置

Also Published As

Publication number Publication date
US9928798B2 (en) 2018-03-27
CN103268748B (zh) 2015-08-12
CN103268748A (zh) 2013-08-28
US20150325161A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
CN103955309B (zh) 显示面板及其驱动方法、显示装置
CN102707524B (zh) 一种阵列基板、显示装置和显示装置的驱动方法
CN107463035B (zh) 液晶显示面板驱动电路
CN104317122B (zh) 像素结构、阵列基板、显示面板和显示装置及其驱动方法
US20160041438A1 (en) Array substrate, display device and driving method thereof
US10629145B2 (en) Array substrate for lowering switch frequency of drive polarity in data lines
WO2020206589A1 (zh) 显示面板及其驱动方法、显示装置
WO2016065748A1 (zh) 显示面板及其中像素结构和驱动方法
CN102754021A (zh) 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机
WO2016187909A1 (zh) 一种液晶显示面板及其驱动方法
CN104464680B (zh) 一种阵列基板和显示装置
CN114637147B (zh) 显示面板及显示装置
CN105118450B (zh) 避免goa基板烧毁的液晶显示器
TWI413080B (zh) 液晶顯示器之共同電壓產生電路
CN103336397B (zh) 一种阵列基板、显示面板和显示装置
CN103268748B (zh) 一种电极的电压控制方法及装置
WO2016061916A1 (zh) 液晶显示面板及其驱动结构和驱动方法
JP6087956B2 (ja) 薄膜トランジスタアレイ基板、及び、液晶表示装置
WO2014173150A1 (zh) 一种阵列基板、显示装置及驱动方法
US9754547B2 (en) Display apparatus
CN203786433U (zh) 阵列基板及显示装置
US10578896B2 (en) Array substrate, method for controlling the same, display panel, and display device
CN106782380A (zh) 一种显示面板及其驱动方法、显示装置
CN111210751B (zh) 一种显示驱动电路、显示屏及电子设备
CN108073004A (zh) 阵列基板、显示装置及其驱动方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14381719

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13885055

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205N DATED 17/03/2016)

122 Ep: pct application non-entry in european phase

Ref document number: 13885055

Country of ref document: EP

Kind code of ref document: A1