WO2014171673A1 - 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법 - Google Patents

방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법 Download PDF

Info

Publication number
WO2014171673A1
WO2014171673A1 PCT/KR2014/003165 KR2014003165W WO2014171673A1 WO 2014171673 A1 WO2014171673 A1 WO 2014171673A1 KR 2014003165 W KR2014003165 W KR 2014003165W WO 2014171673 A1 WO2014171673 A1 WO 2014171673A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
block
type
mapped
signal
Prior art date
Application number
PCT/KR2014/003165
Other languages
English (en)
French (fr)
Other versions
WO2014171673A9 (ko
Inventor
백종섭
김병길
김우찬
김재형
고우석
홍성룡
문철규
최진용
황재호
곽국연
문상철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to CN201480021222.XA priority Critical patent/CN105122697B/zh
Priority to KR1020157027182A priority patent/KR20160012985A/ko
Priority to EP14785146.3A priority patent/EP2988510A4/en
Priority to US14/782,913 priority patent/US9860021B2/en
Publication of WO2014171673A1 publication Critical patent/WO2014171673A1/ko
Publication of WO2014171673A9 publication Critical patent/WO2014171673A9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/68—Systems specially adapted for using specific information, e.g. geographical or meteorological information
    • H04H60/73—Systems specially adapted for using specific information, e.g. geographical or meteorological information using meta-information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/71—Wireless systems
    • H04H20/72—Wireless systems of terrestrial networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream

Definitions

  • FIG 17 illustrates a DP according to an embodiment of the present invention.
  • the input formatting module 1000 divides each generated DP into block units necessary to perform coding and modulation, and performs a series of processes required to increase transmission efficiency or to schedule the DP. can do. Details will be described later.
  • the PLS generation block 4300 may generate PLS data (or PLS) to be transmitted to a preamble symbol or a spread symbol of a signal frame except for in-band signaling.
  • PLS data according to an embodiment of the present invention may be referred to as signaling information.
  • PLS data according to an embodiment of the present invention may be divided into PLS-free information and PLS-post information.
  • the PLS-free information may include parameters required for the broadcast signal receiving apparatus to decode the PLS-post information and static PLS signaling information.
  • the PLS-post information may include parameters necessary for the broadcast signal receiving apparatus to decode the DP. It may include.
  • the parameters required for decoding the above-described DP may be separated into static PLS signaling information and dynamic PLS signaling information.
  • the waveform generation module illustrated in FIG. 7 is an embodiment of the waveform generation module of a transmission apparatus using m Tx antennas, and includes m processing blocks for modulating and outputting frames input by m paths. can do.
  • the m processing blocks may all perform the same processing.
  • the operation of the first processing block 7000 of the m processing blocks will be described.
  • the reference signal insertion and PAPR reduction block 7100 may insert reference signals at predetermined positions for each signal block and apply a PAPR reduction scheme to lower the PAPR value in the time domain.
  • the broadcast transmission / reception system according to an embodiment of the present invention is an OFDM system
  • the reference signal insertion and PAPR reduction block 7100 may use a method of preserving without using some of the active subcarriers.
  • the reference signal insertion and PAPR reduction block 7100 may not use the PAPR reduction scheme as an additional feature according to the broadcast transmission / reception system.
  • the reception device for the next generation broadcast service may correspond to the transmission device for the next generation broadcast service described with reference to FIG. 1.
  • a reception apparatus for a next generation broadcast service according to an embodiment of the present invention includes a synchronization & demodulation module 8000, a frame parsing module 8100, a demapping & decoding decoding module 8200, output processor 8300, and signaling decoding module 8400.
  • a synchronization & demodulation module 8000 includes a frame parsing module 8100, a demapping & decoding decoding module 8200, output processor 8300, and signaling decoding module 8400.
  • the frame parsing module 8100 may parse the input signal frame and extract data for transmitting a service selected by a user. If the frame parsing module 8100 performs interleaving in the transmitting apparatus, the frame parsing module 8100 may perform deinterleaving as a reverse process. In this case, the position of the signal and data to be extracted may be obtained by decoding the data output from the signaling decoding module 8400 by restoring scheduling information performed by the transmitting apparatus.
  • the inverse waveform transform block 9900 restores back to the original received data domain when the waveform transform block 9500 performs a waveform transform in order to efficiently perform synchronization and channel estimation / compensation. Can be performed.
  • the waveform transform block 9500 may perform an FFT to perform synchronization / channel estimation / compensation in a frequency domain, and performs an inverse waveform.
  • the transform block 9900 may restore the transmitted data symbols by performing IFFT on the signal on which channel compensation is completed. If the broadcast transmission / reception system according to an embodiment of the present invention is a multicarrier system, the inverse waveform transform block 9900 may not be used.
  • a DP start address indicating the type information of each DP and an address to which the first cell of the DP is mapped for each DP ( Signaling information such as start address) information and FEC block number information of respective DPs allocated to the corresponding signal frame are needed.
  • each RB is divided by an integer multiple or an integer multiple of the number of active carriers capable of transmitting actual data within an OFDM symbol, that is, a number of active carriers (hereinafter referred to as NoA). can do. This can be changed according to the designer's intention. Resource allocation becomes simpler as the size of the RB becomes larger, but the size of the RB represents a minimum unit of a bit rate that can be substantially supported, and should be appropriately determined.
  • FIG. 21 is a diagram illustrating an embodiment in which 10 FEC blocks of DP0 are mapped to a signal frame through an RB.
  • the transmission parameter of DP0 the length of the LDPC block is 64K and the QAM modulation value is 256QAM, where the FFT mode of the signal frame is 32K, the scattered pilot pattern is PP32-2 (that is, the carrier carrying the carrier).
  • the size of the 10 FEC blocks sums 5144 cells to the size of 11 RBs.
  • eleven RBs may be mapped to a signal frame N and transmitted.
  • dummy cells may be inserted. However, when the method shown in FIG. 22 is used, the dummy cells may not be inserted, and thus actual data may be transmitted more efficiently.
  • RBs to be mapped to each signal frame may undergo time interleaving or similar processing before being mapped to the signal frame, which may be changed according to a designer's intention.
  • N_RB_Sym number of RBs in one OFDM symbol
  • DPs may be sequentially mapped from slots having a smaller slot index and s among slots in which RBs of different DPs are allocated to each corresponding DP.
  • FIG. 28A illustrates an RB mapping order when Type 1 DPs 0, 1 and 2 are allocated to only some RBs in one signal frame
  • FIG. 28B illustrates Types 1 DP 0, 1, RB mapping order when 2 is divided in one signal frame and allocated to only some RBs included in each slot.
  • the numbers indicated in the signal frame indicate the order in which each RB is allocated, and when the order in which the RBs are allocated is determined, each DP may be mapped to the last allocated RBs in time order.
  • DP0 is mapped to RB according to the order of each RB in the frequency axis direction. When all of them are mapped to one OFDM symbol, DP0 may be sequentially mapped in the frequency axis direction to OFDM symbols located next on the time axis. have. Therefore, when DP0 is mapped to RBs 0 to 6, DP1 may be mapped to RBs 7 to 11 consecutively, and DP2 may be mapped to RBs 12 to 17.
  • the first signal frame of FIG. 31A shows an embodiment in which the above-described RB mapping address of the type 3 DP is applied as it is.
  • the second signal frame of FIG. 31A illustrates an embodiment in which time diversity can be obtained by changing a slot allocation order when the number of RBs of a corresponding DP exceeds the corresponding slot.
  • the second signal frame of FIG. 31A is allocated to the third slot.
  • the RBs of each DP may be mapped in any block unit in the signal frame.
  • additional signaling information is required in addition to the above-described signaling information.
  • the broadcast signal receiving apparatus may obtain DP_FEC_St information of a signal frame of a next signal frame by using DP_N_Block information of a corresponding DP. Therefore, DP_FEC_St information can be omitted.
  • FIG. 37 is a diagram illustrating a frequency deinterleaving process when a single memory is applied to a broadcast signal receiving apparatus, and shows an embodiment in which the number of cells constituting one symbol is 10.
  • the apparatus for receiving broadcast signals may effectively deinterleave by changing the p value and the initial offset value of the RPI for every symbol in order to deinterleave the symbols stored in each single memory.
  • the p value used for each symbol can be easily derived by the exponential power of p, and the initial offset values can be obtained sequentially using the parent interleaving seed.
  • a method of deriving the initial offset value will be described.
  • the initial offset value of the RPI applied to each symbol may be determined using a quadratic polynomial (QP) or a primitive polynomial (PP).
  • QP quadratic polynomial
  • PP primitive polynomial
  • Equation expressing the pair-wise symbol frequency interleaving is a value obtained by dividing the number of cells by 2 in the above-described equation of frequency interleaving in the case of the double memory.
  • the broadcast signal transmission apparatus may FEC encode DP data transmitted through a plurality of DPs (S41000). As described above, each DP may transmit at least one service or at least one service component.
  • the specific encoding method is as described above.
  • the broadcast signal transmission apparatus may interleave the encoded DP data (S41200).
  • the DP data may be processed for each DP path, and a specific interleaving method is as described above.
  • the apparatus for transmitting broadcast signals may generate at least one signal frame by mapping interleaved DP data and encoded signaling data (S41300).
  • the DP data processed in each path may be mapped to the data symbol region of the signal frame, and the signaling data may be mapped in front of the data symbol region.
  • the DP data may be mapped according to the type of each DP. Details are as described with reference to FIG. 17.
  • the signaling data according to an embodiment of the present invention may include type information indicating the type of each DP. Details are as described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Multimedia (AREA)
  • Radio Transmission System (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 복수의 DP (Data Pipe)를 통해 전송되는 DP 데이터를 FEC (Forward Error Correction) 인코딩하는 인코더로서, 각 DP는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송하고, 시그널링 데이터를 인코딩하는 시그널링 인코더, 인코딩된 DP 데이터를 인터리빙하는 인터리버, 인터리빙된 DP 데이터 및 인코딩된 시그널링 데이터를 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 프레임 빌더로서, 인터리빙된 DP 데이터는 각 DP 데이터를 전송하는 DP의 타입에 따라 매핑되고, 인코딩된 시그널링 데이터는 각 DP의 타입을 지시하는 타입 정보를 포함하고, 생성된 적어도 하나 이상의 신호 프레임을 OFDM (Orthogonal Frequency Division Multiplexing) 방식으로 변조하는 변조부 및 변조된 적어도 하나 이상의 신호 프레임을 포함하는 방송 신호를 전송하는 전송부를 포함할 수 있다.

Description

방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
본 발명은 방송 신호를 송신하는 방송 신호 송신 장치, 방송 신호를 수신하는 방송 신호 수신 장치 및 방송 신호를 송신하고 수신하는 방법에 관한 것이다.
아날로그 방송 신호에 대한 송출의 중단 시점이 다가오면서, 디지털 방송 신호를 송수신하기 위한 다양한 기술들이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 대용량의 비디오/오디오 데이터를 포함할 수 있으며, 비디오/오디오 데이터 외에도 다양한 부가 데이터를 포함할 수 있다.
즉, 디지털 방송을 위한 디지털 방송 시스템은 HD(High Definition)급의 영상과 다채널의 음향 및 다양한 부가 서비스를 제공할 수 있다. 다만, 고용량의 데이터 전송을 위한 데이터 전송 효율, 송수신 네트워크의 강인성(robustness) 및 모바일 수신 장비를 고려한 네트워크의 유연성(flexibility)은 여전히 개선해야 하는 과제이다.
따라서 본 발명의 목적은 차세대 방송 서비스(future broadcast service)를 위한 방송 신호를 전송하고 수신할 수 있는 방송 신호 송신 장치, 방송 신호 수신 장치, 그리고 차세대 방송 서비스를 위한 방송 신호를 송신하고 수신하는 방법을 제공하는데 있다.
본 발명의 목적은 서로 다른 두 개 이상의 방송 서비스를 제공하는 방송 송수신 시스템의 데이터를 시간 영역에서 멀티플렉싱하여 동일한 RF 신호 대역폭(signal bandwidth)을 통하여 전송할 수 있는 방송 신호 송신 장치 및 방송 신호 송신 방법 및 이에 대응하는 방송 신호 수신 장치 및 방송 신호 수신 방법을 제공하는 데에 있다.
본 발명의 또 다른 목적은 서비스에 해당하는 데이터를 컴포넌트 별로 분류하여 각각의 컴포넌트에 해당하는 데이터를 별개의 데이터 파이프(data pipe, 이하 DP로 호칭)로 전송하고, 수신하여 처리할 수 있도록 하는 방송 신호 송신 장치, 방송 신호 수신 장치, 그리고 방송 신호를 송신하고 수신하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 방송 신호를 서비스하는데 필요한 시그널링 정보를 시그널링하는 방송 신호 송신 장치, 방송 신호 수신 장치, 그리고 방송 신호를 송신하고 수신하는 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 방송 신호 송신 방법은 복수의 DP(Data Pipe)들을 통해 전송되는 DP 데이터를 FEC (Forward Error Correction) 인코딩하는 단계로서, 각 DP는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송하고, 시그널링 데이터를 인코딩하는 단계, 상기 인코딩된 DP 데이터를 인터리빙하는 단계, 상기 인터리빙된 DP 데이터 및 상기 인코딩된 시그널링 데이터를 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 단계로서, 상기 인터리빙된 DP 데이터는 각 DP 데이터를 전송하는 DP의 타입에 따라 매핑되고, 상기 인코딩된 시그널링 데이터는 각 DP의 타입을 지시하는 타입 정보를 포함하고, 상기 생성된 적어도 하나 이상의 신호 프레임을 OFDM (Orthogonal Frequency Division Multiplexing) 방식으로 변조하는 단계 및 상기 변조된 적어도 하나 이상의 신호 프레임을 포함하는 방송 신호를 전송하는 단계를 포함할 수 있다.
본 발명은 다양한 방송 서비스를 제공하기 위하여 서비스의 특성에 따라 데이터를 처리함으로서, 서비스 나 서비스 콤포넌트 별로 QoS를 조절할 수 있다.
본 발명은 다양한 방송 서비스를 동일한 RF 신호 대역폭을 통해 전송하므로서 전송상의 유연성(flexibility)을 확보할 수 있다.
본 발명은 MIMO 시스템을 사용함으로써 데이터 전송 효율을 높이고 방송 신호 송수신의 강건성(Robustness)을 증가시킬 수 있다.
따라서 본 발명에 따르면 모바일 수신 장비 또는 인도어 환경에서도 디지털 방송 신호를 오류없이 수신할 수 있는 방송 신호의 송수신 방법 및 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치의 구조를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치의 구조를 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따른 프레임 파싱 모듈을 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈을 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.
도 13은 본 발명의 다른 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.
도 14는 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
도 15는 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈을 나타낸 도면이다.
도 16은 본 발명의 일 실시예에 따른 방송 시스템의 프레임 구조를 나타낸 도면이다.
도 17은 본 발명의 일 실시예에 따른 DP를 나타낸 도면이다.
도 18은 본 발명의 일 실시예에 따른 타입 1 DP를 나타낸 도면이다.
도 19는 본 발명의 일 실시예에 따른 타입 2 DP를 나타낸 도면이다.
도 20은 본 발명의 일 실시예에 따른 타입 3 DP를 나타낸 도면이다.
도 21은 본 발명의 일 실시예에 따른 RB를 나타낸 도면이다.
도 22는 본 발명의 일 실시예에 따른 RB의 프레임 매핑 과정을 나타낸 도면이다.
도 23은 본 발명의 일 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 24는 본 발명의 일 실시예에 따른 타입 2 DP의 RB 매핑을 나타낸 도면이다.
도 25는 본 발명의 일 실시예에 따른 타입 3 DP의 RB 매핑을 나타낸 도면이다.
도 26은 본 발명의 다른 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 27은 본 발명의 또 다른 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 28은 본 발명의 또 다른 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 29는 본 발명의 다른 실시예에 따른 타입 2 DP의 RB 매핑을 나타낸 도면이다.
도 30은 본 발명의 또 다른 실시예에 따른 타입 2 DP의 RB 매핑을 나타낸 도면이다.
도 31은 본 발명의 다른 실시예에 따른 타입 3 DP의 RB 매핑을 나타낸 도면이다.
도 32는 본 발명의 또 다른 실시예에 따른 타입 3 DP의 RB 매핑을 나타낸 도면이다.
도 33은 본 발명의 일 실시예에 따른 시그널링 정보를 나타낸 도면이다.
도 34는 본 발명의 일 실시예에 따른 DP 개수에 따른 PLS의 비트 수를 도시한 그래프이다.
도 35는 본 발명의 일 실시예에 따른 DP의 디매핑 과정을 나타낸 도면이다.
도 36은 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.
도 37은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 개념도이다.
도 38은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.
도 39는 본 발명의 일 실시예에 따른 디인터리빙 메모리 인덱스 생성 과정을 나타낸 도면이다.
도 40은 본 발명의 다른 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.
도 41은 본 발명의 일 실시예에 따른 방송 신호 송신 방법의 플로우 차트이다.
도 42는 본 발명의 일 실시예에 따른 방송 신호 수신 방법의 플로우 차트이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 함을 밝혀두고자 한다.
본 발명은 차세대 방송 서비스를 위한 방송 신호를 송수신 할 수 있는 장치 및 방법을 제공하기 위한 것이다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스등을 포함하는 개념이다. 본 발명은 상술한 차세대 방송 서비스를 위한 방송 신호를 비MIMO(non-MIMO, Multi Input Multi Output) 방식 또는 MIMO 방식으로 처리하는 것을 일 실시예로 할 수 있다. 본 발명의 일 실시예에 따른 비MIMO 방식은 MISO (Multi Input Single Output), SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
이하에서, MISO 또는 MIMO의 다중 안테나는 설명의 편의를 위해 2개의 안테나를 예로서 설명할 수 있으나, 이러한 본 발명의 설명은 2개 이상의 안테나를 사용하는 시스템에 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치의 구조를 나타낸 도면이다.
본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 인풋 포맷팅(Input formatting) 모듈(1000), 코딩 앤 모듈레이션 (coding & modulation) 모듈(1100), 프레임 스트럭쳐 (frame structure) 모듈(1200), 웨이브폼 제너레이션(waveform generation) 모듈(1300) 및 시그널링 제너레이션 (signaling generation) 모듈(1400)을 포함할 수 있다. 이하 각 모듈의 동작을 중심으로 설명한다.
도 1 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 입력 신호로서 MPEG-TS 스트림, IP 스트림 (v4/v6) 그리고 GS (Generic stream)를 입력받을 수 있다. 또한 입력 신호를 구성하는 각 스트림의 구성에 관한 부가 정보(management information)를 입력받고, 입력받은 부가 정보를 참조하여 최종적인 피지컬 레이어 신호(physical layer signal)를 생성할 수 있다.
본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 입력된 스트림들을 코딩 (coding) 및 모듈레이션(modulation)을 수행하기 위한 기준 또는 서비스 및 서비스 컴포넌트 기준에 따라 나누어 복수의 로지컬 (logical) DP들 (또는 DP들 또는 DP 데이터)를 생성할 수 있다. DP는 피지컬 레이어 단의 로지컬 채널로서, 서비스 데이터 또는 관련 메타 데이터를 운반할 수 있으며, 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 콤포넌트를 운반할 수 있다. 또한 DP를 통해 전송되는 데이터를 DP 데이터 라 호칭할 수 있다.
또한 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 생성된 각각의 DP를 코딩 및 모듈레이션 을 수행하기 위해 필요한 블록 단위로 나누고, 전송효율을 높이거나 스케쥴링을 하기 위해 필요한 일련의 과정들을 수행할 수 있다. 구체적인 내용은 후술한다.
본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 인풋 포맷팅 모듈(1000)으로부터 입력받은 각각의 DP에 대해서 FEC(forward error correction) 인코딩 을 수행하여 전송채널에서 발생할 수 있는 에러를 수신단에서 수정할 수 있도록 한다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 FEC 출력의 비트 데이터를 심볼 데이터로 전환하고, 인터리빙을 수행하여 채널에 의한 버스트 에러(burst error)를 수정 할 수 있다. 또한 도 1에 도시된 바와 같이 두 개 이상의 전송 안테나(Tx antenna)를 통해 전송하기 위하여 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 처리한 데이터를 각 안테나로 출력하기 위한 데이터 통로 (또는 안테나 통로) 나누어 출력할 수 있다.
본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 코딩 앤 모듈레이션 모듈(1100)에서 출력된 데이터를 신호 프레임(또는 프레임)에 매핑할 수 있다. 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 인풋 포맷팅 모듈(1000)에서 출력된 스케쥴링 정보를 이용하여 매핑을 수행할 수 있으며, 추가적인 다이버시티 게인(diversity gain)을 얻기 위하여 신호 프레임 내의 데이터에 대하여 인터리빙 을 수행할 수 있다.
본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 프레임 스트럭쳐 모듈(1200)에서 출력된 신호 프레임들을 최종적으로 전송할 수 있는 형태의 신호로 변환시킬 수 있다. 이 경우, 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 수신기에서 전송 시스템의 신호 프레임을 획득할 수 있도록 하기 위하여 프리앰블 시그널(또는 프리앰블)을 삽입하고, 전송채널을 추정하여 왜곡을 보상할 수 있도록 레퍼런스 신호(reference signal)를 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 다중 경로 수신에 따른 채널 딜레이 스프레드(channel delay spread)에 의한 영향을 상쇄시키기 위해서 가드 인터벌(guard interval)을 두고 해당 구간에 특정 시퀀스를 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 부가적으로 출력 신호의 PAPR(Peak-to-Average Power Ratio)와 같은 신호특성을 고려하여 효율적인 전송에 필요한 과정을 수행할 수 있다.
본 발명의 일 실시예에 따른 시그널링 제너레이션 모듈(1400)은 입력된 부가정보및 인풋 포맷팅 모듈(1000), 코딩 앤 모듈레이션 모듈(1100) 및 프레임 스트럭쳐 모듈(1200)에서 발생된 정보를 이용하여 최종적인 시그널링 정보(physical layer signaling 정보, 이하 PLS 정보라 호칭)을 생성한다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 시그널링 정보를 복호화하여 수신된 신호를 디코딩할 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스등을 제공할 수 있다. 따라서 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 서로 다른 서비스를 위한 신호들을 시간 영역에서 멀티플렉싱하여 전송할 수 있다.
도 2 내지 도 4는 도 1에서 설명한 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)의 실시예를 나타낸 도면이다. 이하 각 도면에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다. 도 2는 인풋 신호가 싱글 인풋 스트림인 경우의 인풋 포맷팅 모듈을 나타낸다.
도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈은 모드 어댑테이션 모듈(2000)과 스트림 어댑테이션 모듈(2100)을 포함할 수 있다.
도 2에 도시된 바와 같이 모드 어댑테이션 모듈(2000)은 인풋 인터페이스(input interface) 블록(2010), CRC-8 인코더(CRC-8 encoder) 블록(2020) 및 BB 헤더 인설션(BB header insertion) 블록(2030)을 포함할 수 있다. 이하 각 블록에 대해 간략히 설명한다.
인풋 인터페이스 블록(2010)은 입력된 싱글 인풋 스트림을 추후 FEC(BCH/LDPC)를 수행하기 위한 BB(baseband) 프레임 길이 단위로 나눠서 출력할 수 있다.
CRC-8 인코더 블록(2020)은 각 BB 프레임의 데이터에 대해서 CRC 인코딩을 수행하여 리던던시(redundancy) 데이터를 추가할 수 있다.
이후, BB 헤더 인설션 블록(2030)은 모드 어댑테이션 타입(Mode Adaptation Type (TS/GS/IP)), 유저 패킷 길이(User Packet Length), 데이터 필드 길이(Data Field Length), 유저 패킷 싱크 바이트(User Packet Sync Byte), 데이터 필드 내의 유저 패킷 싱크 바이트의 스타트 어드레스(Start Address), 하이 이피션시 모드 인디케이터(High Efficiency Mode Indicator), 인풋 스트림 싱크로나이제이션 필드(Input Stream Synchronization Field) 등 정보를 포함하는 헤더를 BB 프레임에 삽입할 수 있다.
도 2에 도시된 바와 같이, 스트림 어댑테이션 모듈(2100)은 패딩 인설션(Padding insertion) 블록(2110) 및 BB 스크램블러(BB scrambler) 블록(2120)을 포함할 수 있다. 이하 각 블록에 대해 간략히 설명한다.
패딩 인설션 블록(2110)은 모드 어댑테이션 모듈(2000)로부터 입력받은 데이터가 FEC 인코딩에 필요한 입력 데이터 길이보다 작은 경우, 패딩 비트를 삽입하여 필요한 입력 데이터 길이를 가지도록 출력할 수 있다.
BB 스크램블러 블록(2120)은 입력된 비트 스트림에 대해 PRBS(Pseudo Random Binary Sequence)을 이용하여 XOR을 수행하여 랜더마이즈 할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 2에 도시된 바와 같이, 인풋 포맷팅 모듈은 최종적으로 DP를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다. 도 3은 인풋 신호가 멀티플 인풋 스트림들인 경우의 인풋 포맷팅 모듈의 모드 어댑테이션 모듈을 나타낸 도면이다.
멀티플 인풋 스트림들을 처리하기 위한 인풋 포맷팅 모듈의 모드 어댑테이션 모듈은 각 인풋 스트림을 독립적으로 처리할 수 있다.
도 3에 도시된 바와 같이, 멀티플 인풋 스트림들을 각각 처리 하기 위한 모드 어댑테이션 모듈(3000)은 인풋 인터페이스(input interface) 블록, 인풋 스트림 싱크로나이저(input stream synchronizer) 블록, 컴펀세이팅 딜레이(compensating delay) 블록, 널 패킷 딜리션(null packet deletion) 블록, CRC-8 인코더(CRC-8 encoder) 블록 및 BB 해더 인설션(BB header insertion) 블록을 포함할 수 있다. 이하 각 블록에 대해 간략히 설명한다.
인풋 인터페이스 블록, CRC-8 인코더 블록 및 BB 해더 인설션 블록의 동작들은 도 2에서 설명한 바와 같으므로 생략한다.
인풋 스트림 싱크로나이저 블록(3100)은 ISCR(Input Stream Clock Reference) 정보를 전송하여, 수신단에서 TS 혹은 GS 스트림을 복원하는데 필요한 타이밍 정보를 삽입할 수 있다.
컴펀세이팅 딜레이 블록(3200)은 인풋 스트림 싱크로나이저 블록에 의해 발생된 타이밍 정보와 함께 송신 장치의 데이터 프로세싱에 따른 DP들간 딜레이가 발생한 경우, 수신 장치에서 동기를 맞출 수 있도록 입력 데이터를 지연시켜서 출력할 수 있다.
널 패킷 딜리션 블록(3300)은 불필요하게 전송될 입력 널 패킷을 제거하고, 제거된 위치에 따라 제거된 널 패킷의 개수를 삽입하여 전송할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.
구체적으로 도 4는 인풋 신호가 멀티플 인풋 스트림인 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈을 나타낸 도면이다.
본 발명의 일 실시예에 따른 멀티플 인풋 스트림 (multiple input streams)인 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈은 스케쥴러(scheduler)(4000), 1-프레임 딜레이(1-frame delay) 블록(4100), 인밴드 시그널링 또는 패딩 인설션(In-band signaling or padding insertion) 블록(4200), PLS 생성(PLS, physical layer signaling, generation) 블록(4300) 및 BB 스크램블러(BB scrambler) 블록(4400)을 포함할 수 있다. 이하 각 블록의 동작에 대해 설명한다.
스케쥴러 (4000)는 듀얼 극성(dual polarity)을 포함한 다중 안테나를 사용하는 MIMO 시스템을 위한 스케쥴링 을 수행할 수 있다. 또한 스케쥴러 (4000)는 도 1에서 설명한 코딩 앤 모듈레이션 모듈 내의 비트 투 셀 디먹스(bit to cell demux) 블록, 셀 인터리버(cell interleaver) 블록, 타임 인터리버(time interleaver) 블록등 각 안테나 경로를 위한 신호 처리 블록들에 사용될 파라미터들을 발생시킬 수 있다.
1-프레임 딜레이 블록(4100)은 DP 내에 삽입될 인밴드 시그널링등을 위해서 다음 프레임 에 대한 스케쥴링 정보가 현재 프레임에 전송될 수 있도록 입력 데이터를 하나의 신호 프레임만큼 지연시킬 수 있다.
인밴드 시그널링 또는 패딩 인설션 블록(4200)은 한 개의 신호 프레임만큼 지연된 데이터에 지연되지 않은 PLS-다이나믹 시그널링(dynamic signaling) 정보를 삽입할 수 있다. 이 경우, 인밴드 시그널링 또는 패딩 인설션 블록(4200)은 패딩을 위한 공간이 있는 경우에 패딩 비트를 삽입하거나, 인밴드 시그널링 정보를 패딩 공간에 삽입할 수 있다. 또한, 스케쥴러(4000)는 인밴드 시그널링과 별개로 현재 프레임에 대한 PLS-다이나믹 시그널링 정보를 출력할 수 있다. 따라서 후술할 셀 맵퍼는 스케쥴러 (4000)에서 출력한 스케쥴링 정보에 따라 입력 셀들을 매핑 할 수 있다.
PLS 생성 블록(4300)은 인밴드 시그널링을 제외하고 신호 프레임의 프리앰블 심볼(preamble symbol)이나 스프레딩 되어 데이터 심볼 등에 전송될 PLS 데이터 (또는 PLS)를 생성할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 PLS 데이터 는 시그널링 정보로 호칭할 수 있다. 또한 본 발명의 일 실시예에 따른 PLS 데이터는 PLS-프리 정보와 PLS-포스트 정보로 분리될 수 있다. PLS-프리 정보는 방송 신호 수신 장치가 PLS-포스트 정보를 디코딩하는데 필요한 파라미터들과 스태틱(static) PLS 시그널링 정보 를 포함할 수 있으며, PLS-포스트 정보는 방송 신호 수신 장치가 DP 를 디코딩하는데 필요한 파라미터를 포함할 수 있다. 상술한 DP를 디코딩하는데 필요한 파라미터는 다시 스태틱 PLS 시그널링 정보 및 다이나믹 PLS 시그널링 정보로 분리될 수 있다. 스태틱 PLS 시그널링 정보 는 수퍼 프레임에 포함된 모든 프레임에 공통적으로 적용될 수 있는 파라미터로 수퍼 프레임 단위로 변경될 수 있다. 다이나믹 PLS 시그널링 정보는 수퍼 프레임에 포함된 프레임마다 다르게 적용될 수 있는 파라미터로, 프레임 단위로 변경될 수 있다. 따라서 수신 장치는 PLS-프리 정보를 디코딩하여 PLS-포스트 정보를 획득하고, PLS-포스트 정보를 디코딩하여 원하는 DP를 디코딩할 수 있다.
BB 스크램블러 블록(4400)은 최종적으로 웨이브폼 제너레이션 블록 의 출력 신호의 PAPR 값이 낮아지도록 PRBS를 발생시켜서 입력 비트열과 XOR시켜서 출력할 수 있다. 도 4에 도시된 바와 같이 BB 스크램블러 블록(4400)의 스크램블링은 DP와 PLS 모두에 대해 적용될 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 4에 도시된 바와 같이, 스트림 어댑테이션 모듈은 최종적으로 각 data pipe를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.
도 5는 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
도 5의 코딩 앤 모듈레이션 모듈은 도 1에서 설명한 코딩 앤 모듈레이션 모듈(1100)의 일 실시예에 해당한다.
상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스등을 제공할 수 있다.
즉, 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치가 제공하고자 하는 서비스의 특성에 따라 QoS (quality of service)가 다르기 때문에 각 서비스에 대응하는 데이터가 처리되는 방식이 달라져야 한다. 따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 입력된 DP들에 대하여 각각의 경로별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 결과적으로 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 각 DP를 통해 전송하는 서비스나 서비스 콤포넌트 별로 QoS를 조절할 수 있다.
따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 SISO 방식을 위한 제 1 블록(5000), MISO 방식을 위한 제 2 블록(5100), MIMO 방식을 위한 제 3 블록(5200) 및 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(5300)을 포함할 수 있다. 도 5에 도시된 코딩 앤 모듈레이션 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 코딩 앤 모듈레이션 모듈은 제 1 블록(5000) 및 제 4 블록(5300)만을 포함할 수도 있고, 제 2 블록(5100) 및 제 4 블록(5300)만을 포함할 수도 있고, 제 3 블록(5200) 및 제 4 블록(5300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 코딩 앤 모듈레이션 모듈은 각 DP를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.
이하 각 블록에 대해 설명한다.
제 1 블록(5000)은 입력된 DP를 SISO 처리하기 위한 블록으로 FEC 인코더(FEC encoder) 블록(5010), 비트 인터리버(bit interleaver) 블록(5020), 비트 투 셀 디먹스(bit to cell demux) 블록(5030), 컨스텔레이션 맵퍼(constellation mapper) 블록(5040), 셀 인터리버(cell interleaver) 블록(5050) 및 타임 인터리버(time interleaver) 블록(5060)을 포함할 수 있다.
FEC 인코더 블록(5010)은 입력된 DP에 대하여 BCH 인코딩과 LDPC 인코딩을 수행하여 리던던시를 추가하고, 전송채널상의 오류를 수신단에서 정정하여 FEC 블록을 출력할 수 있다.
비트 인터리버 블록(5020)은 FEC 인코딩이 수행된 데이터의 비트열을 인터리빙 룰(rule)에 의해서 인터리빙하여 전송채널 중에 발생할 수 있는 버스트 에러 에 대해 강인성을 갖도록 처리할 수 있다. 따라서 QAM 심볼에 K 페이딩(deep fading) 혹은 이레이져(erasure)가 가해진 경우, 각 QAM 심볼에는 인터리빙된 비트들이 매핑되어 있으므로 전체 코드워드 비트들 중에서 연속된 비트들에 오류가 발생하는 것을 막을 수 있다.
비트 투 셀 디먹스 블록(5030)은 입력된 비트열의 순서와 컨스텔레이션 매핑 룰을 모두 고려하여 FEC 블록내 각 비트들이 적절한 강인성(robustness)를 갖고 전송될 수 있도록 입력 비트열의 순서를 결정하여 출력할 수 있다.
또한, 비트 인터리버 블 5020은 FEC 인코더 블 5010 과 컨스텔레이션 맵퍼 블록 5040 사이에 위치하며, 수신단의 LDPC 디코을 고려하여, FEC 인코더 블록 5010 에서 수행한 LDPC인코딩의 출력 비트를 컨스텔레이션 맵퍼 블록의 서로 다른 신뢰성(reliability) 및 최적의 값을 갖는 비트 포지션(bit position)과 연결시키는 역할을 수행할 수 있다. 따라서 비트 투 셀 디먹스 블록(5030)은 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체 될 수 있다.
컨스텔레이션 맵퍼 블록(5040)은 입력된 비트 워드를 하나의 컨스텔레이션에 매핑할 수 있다. 이 경우 컨스텔레이션 맵퍼 블록은 추가적으로 로테이션 앤 Q-딜레이(rotation & Q-delay)를 수행할 수 있다. 즉, 컨스텔레이션 맵퍼 블록은 입력된 컨스텔레이션들을 로테이션 각도(rotation angle)에 따라 로테이션 시킨 후에 I(In-phase) 성분과 Q(Quadrature-phase) 성분으로 나눈 후에 Q 성분만을 임의의 값으로 딜레이시킬 수 있다. 이후 페어로 된 I 성분과 Q 성분을 이용해서 새로운 컨스텔레이션으로 재매핑할 수 있다.
또한 컨스텔레이션 맵퍼 블록(5040)은 최적의 컨스텔레이션 포인트들을 찾기 위하여 2차원 평면상의 컨스텔레이션 포인트들을 움직이는 동작을 수행할 수 있다. 이 과정을 통해 코딩 앤 모듈레이션 모듈(1100)의 용량(capacity)은 최적화 될 수 있다. 또한, 컨스텔레이션 맵퍼 블록(5040)은 IQ 밸런스드 컨스텔레이션 포인트들(IQ-balanced constellation points)과 로테이션 방식을 이용하여 상술한 동작을 수행할 수 있다. 또한, 컨스텔레이션 맵퍼 블록(5040)은 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체될 수 있다.
셀 인터리버 블록(5050)은 한 개의 FEC 블록에 해당하는 셀들을 랜덤 하게 섞어서 출력하여, 각 FEC 블록에 해당하는 셀들이 각 FEC 블록마다 서로 다른 순서로 출력할 수 있다.
타임 인터리버 블록(5060)은 여러 개의 FEC 블록에 속하는 cell들을 서로 섞어서 출력할 수 있다. 따라서 각 FEC 블록의 셀들은 타임 인터리빙 뎁스(depth)만큼의 구간내에 분산되어 전송되므로 다이버시티 게인을 획득할 수 있다.
제 2 블록(5100)은 입력된 DP를 MISO 처리하기 위한 블록으로 도 5에 도시된 바와 같이 제 1 블록(5000)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있으나, MISO 프로세싱(processing) 블록(5110)을 더 포함한다는 점에서 차이가 있다. 제 2 블록(5100)은 제 1 블록(5000)과 마찬가지로 입력부터 타임 인터리버까지 동일한 역할의 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.
MISO 프로세싱 블록(5110)은 입력된 일련의 셀들에 대해서 전송 다이버시티(transmit diversity)를 주는 MISO 인코딩 매트릭스 에 따라 인코딩을 수행하고, MISO 프로세싱된 데이터를 두 개의 경로들을 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MISO 프로세싱은 OSTBC(orthogonal space time block coding)/OSFBC (orthogonal space frequency block coding, 일명 Alamouti coding)을 포함할 수 있다.
제 3 블록(5200)은 입력된 DP를 MIMO 처리하기 위한 블록으로 도 5에 도시된 바와 같이 제 2 블록(5100)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있으나, MIMO 프로세싱 블록(5220)을 포함한다는 점에서 데이터 처리 과정의 차이가 있다.
즉, 제 3 블록(5200)의 경우, FEC 인코더 블록 및 비트 인터리버 블록은 제 1 및 2 블록(5000, 5100)과 구체적인 기능은 다르지만 기본적인 역할은 동일하다.
비트 투 셀 디먹스 블록(5210)은 MIMO 프로세싱의 입력 개수와 동일한 개수의 출력 비트열을 생성하여 MIMO 프로세싱을 위한 MIMO path를 통해 출력할 수 있다. 이 경우, 비트 투 셀 디먹스 블록(5210)은 LDPC와 MIMO 프로세싱의 특성을 고려하여 수신단의 디코딩 성능을 최적화하도록 설계될 수 있다.
컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 역시 구체적인 기능은 다를 수 있지만 기본적인 역할은 제 1 및 2 블록(5000, 5100)에서 설명한 바와 동일하다. 또한 도 5에 도시된 바와 같이, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 비트 투 셀 디먹스블록에서 출력된 출력 비트열을 처리하기 위하여, MIMO 프로세싱을 위한 MIMO 경로들의 개수만큼 존재할 수 있다. 이 경우, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 각 경로를 통해 입력되는 데이터들에 대하여 각각 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.
MIMO 프로세싱 블록(5220)은 입력된 두 개의 입력 셀들에 대해서 MIMO 인코딩 매트릭스를 사용하여 MIMO 프로세싱을 수행하고 MIMO 프로세싱된 데이터를 두 개의 경로들을 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MIMO 인코딩 매트릭스는 SM 매트릭스(spatial multiplexing), 골든 코드(Golden code), 풀-레이트 풀 다이버시티 코드(Full-rate full diversity code), 리니어 디스펄션 코드(Linear dispersion code) 등을 포함할 수 있다.
제 4 블록(5300)은 PLS-프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 프로세싱을 수행할 수 있다.
제 4 블록(5300)에 포함된 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 컨스텔레이션 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 및 MISO 프로세싱 블록 등은 상술한 제 2 블록(5100)에 포함된 블록들과 구체적인 기능은 다를 수 있지만 기본적인 역할은 동일하다.
제 4 블록(5300)에 포함된 FEC 인코더(Shortened/punctured FEC encoder(LDPC/BCH)) 블록(5310)은 입력 데이터의 길이가 FEC 인코딩을 수행하는데 필요한 길이보다 짧은 경우를 대비한 PLS 경로를 위한 FEC 인코딩 방식을 사용하여 PLS 데이터를 처리할 수 있다. 구체적으로, FEC 인코더 블록(5310)은 입력 비트열에 대해서 BCH 인코딩을 수행하고, 이후 노멀 LDPC 인코딩에 필요한 입력 비트열의 길이만큼 제로 패딩(zero padding)을 수행 하고, LDPC 인코딩을 한 후에 패딩된 제로들을 제거하여 이펙티브 코드 레이트(effective code rate)가 DP와 같거나 DP보다 낮도록 패리티 비트(parity bit)를 펑처링(puncturing)할 수 있다.
상술한 제 1 블록(5000) 내지 제 4 블록(5300)에 포함된 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 5에 도시된 바와 같이, 코딩 앤 모듈레이션 모듈은 최종적으로 각 경로별로 처리된 DP, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.
도 6은 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈을 나타낸 도면이다.
도 6에 도시된 프레임 스트럭쳐 모듈은 도 1에서 설명한 프레임 스트럭쳐 모듈(1200)의 일 실시예에 해당한다.
본 발명의 일 실시예에 따른 프레임 스트럭쳐 블록은 적어도 하나 이상의 셀 맵퍼((pair-wise) cell-mapper)(6000), 적어도 하나 이상의 딜레이 보상 (delay compensation) 모듈(6100) 및 적어도 하나 이상의 블록 인터리버((pair-wise) block interleaver)(6200)을 포함할 수 있다. 셀 맵퍼 (6000), 딜레이 보상 모듈(6100) 및 블록 인터리버 (6200)의 개수는 설계자의 의도에 따라 변경 가능하다. 이하 각 모듈의 동작을 중심으로 설명한다.
셀 맵퍼(6000)는 코딩 앤 모듈레이션 모듈로부터 출력된 SISO 또는 MISO 또는 MIMO 처리된 DP에 대응하는 셀들, DP간 공통으로 적용될 수 있는 커먼 데이터(common data)에 대응하는 셀들, PLS-프리/포스트 정보에 대응하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 할당(또는 배치) 할 수 있다. 커먼 데이터는 전부 또는 일부의 DP들간에 공통으로 적용될 수 있는 시그널링 정보를 의미하며, 특정 DP를 통해 전송될 수 있다. 커먼 데이터를 전송하는 DP를 커먼 DP (common DP)라 호칭할 수 있으며 이는 설계자의 의도에 따라 변경가능하다.
본 발명의 일 실시예에 따른 송신 장치가 2개의 출력 안테나를 사용하고, 상술한 MISO 프로세싱에서 알라모우티 코딩(Alamouti coding)을 사용하는 경우, 알라모우티 인코딩에 의한 오소고널리티(orthogonality)를 유지하기 위해서 셀 맵퍼(6000)는 페어 와이즈 셀 매핑(pair-wise cell mapping)을 수행할 수 있다. 즉, 셀 맵퍼(6000)는 입력 셀들에 대해서 연속된 두 개의 셀들을 하나의 단위로 처리하여 신호 프레임에 매핑할 수 있다. 따라서 각 안테나의 출력 경로에 해당하는 입력 경로 내의 페어로 된 셀들은 신호 프레임 내 서로 인접한 위치에 할당될 수 있다.
딜레이 보상 블록(6100)은 다음 신호 프레임에 대한 입력 PLS 데이터 셀을 한 신호 프레임 만큼 딜레이하여 현재 신호 프레임에 해당하는 PLS 데이터를 획득할 수 있다. 이 경우, 현재 신호 프레임의 PLS 데이터 는 현재 신호 프레임내의 프리앰블 영역을 통해 전송될 수 있으며, 다음 신호 프레임에 대한 PLS 데이터는 현재 신호 프레임내의 프리앰블 영역 또는 현재 신호 프레임의 각 DP내의 인밴드 시그널링을 통해서 전송될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
블록 인터리버(6200)는 신호 프레임의 단위가 되는 전송 블록내의 셀들을 인터리빙함으로써 추가적인 다이버시티 게인을 획득할 수 있다. 또한 블록 인터리버(6200)는 상술한 페어 와이즈 셀 매핑이 수행된 경우, 입력 셀들에 대해서 연속된 두 개의 셀들을 하나의 단위로 처리하여 인터리빙을 수행할 수 있다. 따라서 블록 인터리버(6200)에서 출력 되는 셀들은 동일한 두 개의 연속된 cell들이 될 수 있다.
페어 와이즈 매핑 및 페어 와이즈 인터리빙이 수행되는 경우, 적어도 하나 이상의 셀 맵퍼와 적어도 하나 이상의 블록 인터리버는 각각의 경로를 통해 입력되는 데이터에 대해서 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 6에 도시된 바와 같이, 프래임 스트럭쳐 모듈은 적어도 하나 이상의 신호 프레임을 웨이브폼 제너레이션 모듈로 출력할 수 있다.
도 7은 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈을 나타낸 도면이다.
도 7에 도시된 웨이브폼 제너레이션 모듈은 도 1에서 설명한 웨이브폼 제너레이션 모듈(1300)의 일 실시예에 해당한다.
본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈에서 출력된 신호 프레임들을 입력받고 출력하기 위한 안테나의 개수만큼 신호 프레임들을 변조하여 전송할 수 있다.
구체적으로 도 7에 도시된 웨이브폼 제너레이션 모듈은 m 개의 Tx 안테나를 사용하는 송신 장치의 웨이브폼 제너레이션 모듈의 실시예로서, m개의 경로만큼 입력된 프레임을 변조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫번째 처리 블록(7000)의 동작을 중심으로 설명한다.
첫번째 처리 블록(7000)은 레퍼런스 시그널 인설션 앤 PAPR 리덕션(reference signal insertion & PAPR reduction) 블록(7100), 인버스 웨이브폼 트랜스폼 (Inverse waveform transform) 블록(7200), PAPR 리덕션 (PAPR reduction in time) 블록(7300), 가드 시퀀스 인설션 (Guard sequence insertion) 블록(7400), 프리앰블 인설션 (preamble insertion) 블록(7500), 웨이브폼 프로세싱 (waveform processing) 블록(7600), 타 시스템 인설션 (other system insertion) 블록(7700) 및 DAC (Digital Analog Conveter) 블록(7800)을 포함할 수 있다.
레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 각 신호 블록마다 정해진 위치에 레퍼런스 신호들을 삽입하고,타임 도메인에서의 PAPR 값을 낮추기 위해서 PAPR 리덕션 스킴(reduction scheme)을 적용할 수 있다다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 액티브 서브 케리어들의 일부를 사용하지 않고 보존(reserve)하는 방법을 사용할 수 있다. 또한 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 방송 송수신 시스템에 따라 PAPR 리덕션 스킴을 추가 특징으로서 사용하지 않을 수도 있다.
인버스 웨이브폼 트랜스폼 블록(7200)은 전송채널의 특성과 시스템 구조를 고려하여 전송효율 및 유연성(flexibility)이 향상되는 방식으로 입력 신호를 트팬스폼하여 출력할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우 인버스 웨이브폼 트랜스폼 블록(7200)은 인버스 FFT 오퍼레이션(Inverse FFT operation)을 사용하여 주파수 영역의 신호를 시간 영역으로 변환하는 방식을 사용할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템인 경우, 인버스 웨이브폼 트랜스폼 블록은 웨이브폼 제너레이션 모듈 내에서 사용되지 않을 수도 있다.
PAPR 리덕션 블록(7300)은 입력된 신호에 대해서 시간영역에서 PAPR를 낮추기 위한 방법을 적용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, PAPR 리덕션 블록(7300)은 간단하게 피크 앰플리튜드(peak amplitude)를 클리핑(clipping)하는 방법을 사용할 수도 있다. 또한 PAPR 리덕션 블록(7300)은 추가 특징으로 본 발명의 일 실시예에 따른 방송 송수신 시스템에 따라 사용되지 않을 수도 있다.
가드 시퀀스 인설션 블록(7400)은 전송채널의 딜레이 스프레드(delay spread)에 의한 영향을 최소화하기 위해서 인접한 신호 블록간에 가드 인터벌을 두고, 필요한 경우 특정 시퀀스를 삽입할 수 있다. 따라서 수신 장치는 동기화나 채널추정을 용이하게 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, 가드 시퀀스 인설션블록(7400)은 OFDM 심볼의 가드 인터벌 구간에 사이클릭 프레픽스(cyclic prefix)를 삽입할 수도 있다.
프리앰블 인설션 블록(7500)은 수신 장치가 타겟팅하는 시스템 신호를 빠르고 효율적으로 디텍팅할 수 있도록 송수신 장치간 약속된 노운 타입(known type)의 신호(프리앰블 또는 프리앰블 심볼)을 전송 신호에 삽입할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, 프리앰블 인설션 블록(7500)은 여러 개의 OFDM 심볼들로 구성된 신호 프레임을 정의하고, 매 신호 프레임의 시작 부분에 프리앰블을 삽입할 수 있다. 따라서, 프리앰블은 기본 PSL 데이터를 운반할 수 있으며, 각 신호 프레임의 시작 부분에 위치할 수 있다.
웨이브폼 프로세싱 블록(7600)은 입력 베이스밴드 신호에 대해서 채널의 전송특성에 맞도록 웨이브폼 프로세싱 을 수행할 수 있다. 웨이브폼 프로세싱 블록(7600)은 일 실시예로서 전송신호의 아웃 오브 밴드 에미션(out-of-band emission)의 기준을 얻기 위해 SRRC 필터링(square-root-raised cosine filtering)을 수행하는 방식을 사용할 수도 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 웨이브폼 프로세싱 블록(7600)은 사용되지 않을 수도 있다.
타 시스템 인설션 블록(7700)은 동일한 RF 신호 대역폭 내에 서로 다른 두 개 이상의 방송 서비스를 제공하는 방송 송수신 시스템의 데이터를 함께 전송할 수 있도록 복수의 방송 송수신 시스템의 신호들을 시간 영역에서 멀티플렉싱할 수 있다. 이 경우 서로 다른 두 개 이상의 시스템이란 서로 다른 방송 서비스를 전송하는 시스템을 의미한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 또한 각 방송 서비스와 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.
DAC 블록(7800)은 입력 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(7800)에서 출력된 신호는 m 개의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 전송 안테나는 수직 (vertical) 또는 수평(horizontal) 극성(polarity)을 가질 수 있다.
또한 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 8은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치의 구조를 나타낸 도면이다.
본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치는 도 1에서 설명한 차세대 방송 서비스를 위한 송신 장치에 대응될 수 있다. 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치는 싱크로나이제이션 앤 디모듈레이션 (synchronization & demodulation) 모듈(8000), 프레임 파싱 (frame parsing) 모듈(8100), 디매핑 앤 디코딩 (demapping & decoding) 모듈(8200), 아웃풋 프로세서 (output processor) (8300) 및 시그널링 디코딩 (signaling decoding) 모듈(8400)을 포함할 수 있다. 이하 각 모듈의 동작을 중심으로 설명한다.
싱크로나이제이션 앤 디모듈레이션 모듈(8000)은 블록은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 수신 장치에 대응하는 시스템에 대한 신호의 디텍팅 과 싱크로나이제이션(synchronization)을 수행하고, 송신단에서 수행한 방식의 역과정에 해당하는 디모듈레이션(demodulation)을 수행할 수 있다.
프레임 파싱 모듈(8100)은 입력된 신호 프레임을 파싱 하고 사용자가 선택한 서비스를 전송하는 데이터를 추출 할 수 있다. 프레임 파싱 모듈(8100)은 송신 장치에서 인터리빙을 수행한 경우, 이에 대한 역과정으로서 디인터리빙을 수행할 수 있다. 이 경우, 추출해야 할 신호 및 데이터의 위치는 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 디코딩하여 송신 장치에서 수행한 스케쥴링 정보 등을 복원하여 획득할수 있다.
디매핑 앤 디코딩 모듈(8200)은 입력 신호를 비트 도메인의 데이터로 변환한 이후에 필요한 경우에 디인터리빙 과정을 수행할 수 있다. 디매핑 앤 디코딩 모듈(8200)은 전송 효율을 위해 적용된 매핑에 대해 디매핑을 수행하고, 전송채널 중에 발생된 에러에 대해서 디코딩을 통해 에러 정정을 수행할 수 있다. 이 경우, 디매핑 앤 디코딩 모듈(8200)은 시그널링 디코딩모듈(8400)에서 출력된 데이터를 디코딩하여 디매핑과 디코딩에 필요한 전송 파라미터들을 획득할 수 있다.
아웃풋 프로세서 (8300)는 송신 장치에서 전송효율을 높이기 위해 적용한 다양한 압축/신호처리 과정의 역과정을 수행할 수 있다. 이 경우, 아웃풋 프로세서 (8300)는 시그널링 디코딩 모듈(8400)에서 출력된 데이터로부터 필요한 제어 정보를 획득할 수 있다. 아웃풋 프로세서 (8300)의 최종 출력은 송신 장치에 입력된 신호에 해당하며, MPEG-TS, IP 스트림 (v4 or v6) 및 GS(generic stream)가 될 수 있다.
시그널링 디코딩 모듈(8400)은 디모듈레이팅된 신호로부터 PLS 정보을 획득할 수 있다. 상술한 바와 같이, 프레임 파싱 모듈(8100), 디매핑 앤 디코딩 모듈(8200) 및 아웃풋 프로세서 (8300)는 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 이용하여 해당 모듈의 기능을 수행할 수 있다.
도 9는 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸 도면이다.
도 9에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 8에서 설명한 싱크로나이제이션 앤 디모듈레이션 모듈의 일 실시예에 해당한다. 또한 도 9에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 7에서 설명한 웨이브폼 제너레이션 모듈의 역동작을 수행할 수 있다.
도 9에 도시된 바와 같이 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈은 m 개의 Rx 안테나를 사용하는 수신 장치의 싱크로나이제이션 앤 디모듈레이션 모듈의 실시예로서, m개의 경로만큼 입력된 신호를 복조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫번째 처리 블록(9000)의 동작을 중심으로 설명한다.
첫번째 처리 블록(9000)은 튜너 (tuner) (9100), ADC 블록(9200), 프리앰블 디텍터 (preamble dectector) (9300), 가드 시퀀스 디텍터 (guard sequence detector) (9400), 웨이브폼 트랜스폼 (waveform transmform) 블록(9500), 타임/프리퀀시 싱크 (Time/freq sync) 블록(9600), 레퍼런스 신호 디텍터 (Reference signal detector) (9700), 채널 이퀄라이저 (Channel equalizer) (9800) 및 인버스 웨이브폼 트랜스폼 (Inverse waveform transform) 블록(9900)을 포함할 수 있다.
튜너(9100)는 원하는 주파수 대역을 선택하고 수신한 신호의 크기를 보상하여 AD C 블록(9200)으로 출력할 수 있다.
ADC 블록(9200)은 튜너(9100)에서 출력된 신호를 디지털 신호로 변환할 수 있다.
프리앰블 디텍터 (9300)는 디지털 신호에 대해 수신 장치에 대응하는 시스템 의 신호인지 여부를 확인하기 위하여 프리앰블(또는 프리앰블 신호 또는 프리앰블 심볼)을 디텍팅 할 수 있다. 이 경우, 프리앰블 디텍터 (9300)는 프리엠블을 통해 수신되는 기본적인 전송 파라미터들을 복호할 수 있다.
가드 시퀀스 디텍터 (9400)는 디지털 신호 내의 가드 시퀀스를 디텍팅할 수 있다. 타임/프리퀀시 싱크 블록(9600)은 디텍팅된 가드 시쿼스를 이용하여 타임/프리퀀시 싱크로나이제이션(synchronization)을 수행할 수 있으며, 채널 이퀄라이저 (9800)는 디텍팅된 가드 시퀀스를 이용하여 수신/복원된 시퀀스를 통해서 채널을 추정할 수 있다.
웨이브폼 트랜스폼 블록(9500)은 송신측에서 인버스 웨이브폼 트랜스폼이 수행되었을 경우 이에 대한 역변환 과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 웨이브폼 트랜스폼 블록(9500)은 FFT 변환과정을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템인 경우, 수신된 시간영역의 신호가 주파수 영역에서 처리하기 위해서 사용되거나, 시간영역에서 모두 처리되는 경우, 웨이브폼 트랜스폼 블록(9500)은 사용되지 않을 수 있다.
타임/프리퀀시 싱크 블록(9600)은 프리앰블 디텍터 (9300), 가드 시퀀스 디텍터 (9400), 레퍼런스 신호 디텍터 (9700)의 출력 데이터를 수신하고, 검출된 신호에 대해서 가드 시퀀스 디텍션 (guard sequence detection), 블록 윈도우 포지셔닝 (block window positioning)을 포함하는 시간 동기화 및 캐리어 주파수 동기화를 수행할 수 있다. 이때, 주파수 동기화를 위해서 타임/프리퀀시 싱크 블록(9600)은 웨이브폼 트랜스폼 블록(9500)의 출력 신호를 피드백하여 사용할 수 있다.
레퍼런스 신호 디텍터 (9700)는 수신된 레퍼런스 신호를 검출할 수 있다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 싱크로나이제이션을 수행하거나 채널 추정(channel estimation)을 수행할 수 있다.
채널 이퀄라이저 (9800)는 가드 시퀀스나 레퍼런스 신호로부터 각 전송 안테나로부터 각 수신 안테나까지의 전송채널을 추정하고, 추정된 채널을 이용하여 각 수신 데이터에 대한 채널 보상(equalization)을 수행할 수 있다.
인버스 웨이브폼 트랜스폼 블록(9900)은 동기 및 채널추정/보상을 효율적으로 수행하기 위해서 웨이브폼 트랜스폼 블록(9500)이 웨이브폼 트랜스폼을 수행한 경우, 다시 원래의 수신 데이터 도메인으로 복원해주는 역할을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이싱글 캐리어 시스템인 경우, 웨이브폼 트랜스폼 블록(9500)은 동기/채널추정/보상을 주파수 영역에서 수행하기 위해서 FFT를 수행할 수 있으며, 인버스 웨이브폼 트랜스폼 블록(9900)은 채널보상이 완료된 신호에 대해 IFFT를 수행함으로서 전송된 데이터 심볼들을 복원할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 인버스 웨이브폼 트랜스폼 블록(9900)은 사용되지 않을 수도 있다.
또한 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 10은 본 발명의 일 실시예에 따른 프레임 파싱 모듈을 나타낸 도면이다.
도 10에 도시된 프레임 파싱 모듈은 도 8에서 설명한 프레임 파싱 모듈의 일 실시예에 해당한다. 또한 도 10에 도시된 프레임 파싱 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈의 역동작을 수행할 수 있다.
도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프레임 파싱 모듈은 적어도 하나 이상의 블록 인터리버 ((pair-wise) block interleaver) (10000) 및 적어도 하나 이상의 셀 디맵퍼 ((pair-wise) cell demapper) (10100)를 포함할 수 있다.
블록 인터리버 (10000)는 m 개 수신안테나의 각 data 경로로 입력되어 싱크로나이제이션 앤 디모듈레이션 모듈에서 처리된 데이터에 대하여, 각 신호 블록 단위로 데이터에 대한 디인터리빙을 수행할 수 있다. 이 경우, 도 8에서 설명한 바와 같이, 송신측에서 페어 와이즈 인터리빙이 수행된 경우, 블록 인터리버 (10000)는 각 입력 경로에 대해서 연속된 두 개의 데이터를 하나의 페어 (pair)로 처리할 수 있다. 따라서 블록 인터리버 (10000)는 디인터리빙을 수행한 경우에도 연속된 두개의 출력 데이터를 출력할 수 있다. 또한 블록 인터리버(10000)는 송신단에서 수행한 인터리빙 과정의 역과정을 수행하여 원래의 데이터 순서대로 출력할 수 있다.
셀 디맵퍼 (10100)는 수신된 신호 프레임으로부터 커먼 데이터에 대응하는 셀들과 DP에 대응하는 셀들 및 PLS 정보에 대응하는 셀들을 추출할 수 있다. 필요한 경우, 셀 디맵퍼 (10100)는 여러 개의 부분으로 분산되어 전송된 데이터들을 머징(merging)하여 하나의 스트림으로 출력할 수 있다. 또한 도 6에서 설명한 바와 같이 송신단에서 두 개의 연속된 셀들의 입력 데이터가 하나의 페어로 처리되어 매핑된 경우, 셀 디맵퍼 (10100)는 이에 해당하는 역과정으로 연속된 두개의 입력 셀들을 하나의 단위로 처리하는 페어 와이즈 셀 디매핑을 수행할 수 있다.
또한 , 셀 디맵퍼 (10100)는 현재 프레임을 통해 수신한 PLS 시그널링 정보에 대해서, 각각 PLS-프리 정보 및 PLS-포스트 정보로서 모두 추출하여 출력할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 11은 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈을 나타낸 도면이다.
도 11에 도시된 디매핑 앤 디코딩 모듈은 도 8에서 설명한 디매핑 앤 디코딩 모듈의 일 실시예에 해당한다. 또한 도 11에 도시된 디매핑 앤 디코딩 모듈은 도 5에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 송신 장치의 코딩 앤 모듈레이션 모듈은 입력된 data pipe들에 대하여 각각의 경로별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 따라서 도 11에 도시된 디매핑 앤 디코딩 모듈 역시 송신 장치에 대응하여 프레임 파서에서 출력된 데이터를 각각 SISO, MISO, MIMO 처리하기 위한 블록들을 포함할 수 잇다.
도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 SISO 방식을 위한 제 1 블록(11000), MISO 방식을 위한 제 2 블록(11100), MIMO 방식을 위한 제 3 블록(11200) 및 PLS pre/post 정보를 처리하기 위한 제 4 블록(11300)을 포함할 수 있다. 도 11에 도시된 디매핑 앤 디코딩 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 디매핑 앤 디코딩 모듈은 제 1 블록(11000)및 제 4 블록(11300)만을 포함할 수도 있고, 제 2 블록(11100) 및 제 4 블록(11300)만을 포함할 수도 있고, 제 3 블록(11200) 및 제 4 블록(11300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 디매핑 앤 디코딩 모듈은 각 DP를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.
이하 각 블록에 대해 설명한다.
제 1 블록(11000)은 입력된 DP를 SISO 처리하기 위한 블록으로 타임 디인터리버 (time de-ineterleaver) 블록(11010), 셀 디인터리버 (cell de-interleaver) 블록(11020), 컨스텔레이션 디맵퍼 (constellation demapper) 블록(11030), 셀 투 비트 먹스 (cell to bit mux) 블록(11040), 비트 디인터리버 (bit de-interleaver) 블록(11050) 및 FEC 디코더 (FEC decoder(LDPC/BCH)) 블록(11060)을 포함할 수 있다.
타임 인터리버 블록(11010)은 도 5에서 설명한 타임 인터리버 블록(5060)의 역과정을 수행할 수 있다. 즉, 타임 인터리버 블록(11010)은 시간 영역에서 인터리빙된 입력 심볼을 원래의 위치로 디인터리빙 할 수 있다.
셀 디인터리버 블록(11020)은 도 5에서 설명한 셀 디인터리버 블록(5050)의 역과정을 수행할 수 있다. 즉, 셀 디인터리버 블록(11020)은 하나의 FEC 블록내에서 스프레딩된 셀들의 위치를 원래의 위치로 디인터리빙 할 수 있다.
컨스텔레이션 디맵퍼 블록(11030)은 도 5에서 설명한 컨스텔레이션 디맵퍼 블록(5040)의 역과정을 수행할 수 있다. 즉, 컨스텔레이션 디맵퍼 블록(11030)은 심볼 도메인의 입력 신호를 비트 도메인의 데이터로 디매핑할 수 있다. 또한, 컨스텔레이션 디맵퍼 블록(11030)은 하드 디시젼(hard decision)을 수행하여 하드 디시젼 결과에 따라 비트 데이터를 출력할 수도 있고, 소프트 디시젼 (soft decision) 값이나 혹은 확률적인 값에 해당하는 각 비트의 LLR (Log-likelihood ratio) 값을 출력할 수 있다. 만약 송신단에서 추가적인 다이버시티 게인 얻기 위해 로테이트된 컨스텔레이션을 적용한 경우, 컨스텔레이션 디맵퍼 블록(11030)은 이에 상응하는 2-D(2-Dimensional) LLR 디매핑을 수행할 수 있다. 이때 컨스텔레이션 디맵퍼 블록(11030)은 LLR을 계산할 때 송신 장치에서 I 또는 Q 성분에 대해서 수행된 딜레이 값을 보상할 수 있도록 계산을 수행할 수 있다.
셀 투 비트 먹스 블록(11040)은 도 5에서 설명한 비트 투 셀 디먹스 블록(5030)의 역과정을 수행할 수 있다. 즉, 셀 투 비트 먹스 블록(11040)은 비트 투 셀 디먹스블록(5030)에서 매핑된 비트 데이터들을 원래의 비트 스트림 형태로 복원할 수 있다.
비트 디인터리버 블록(11050)은 도 5에서 설명한 비트 인터리버 블록(5020)의 역과정을 수행할 수 있다. 즉, 비트 디인터리버 블록(11050)은 셀 투 비트 먹스 블록(11040)에서 출력된 비트 스트림을 원래의 순서대로 디인터리빙할 수 있다.
FEC 디코더 블록(11060)은 도 5에서 설명한 FEC 인코더 블록(5010)의 역과정을 수행할 수 있다. 즉, FEC 디코더 블록(11060)은 LDPC 디코딩과 BCH 디코딩을 수행하여 전송채널상 발생된 에러를 정정할 수 있다.
제 2 블록(11100)은 입력된 DP를 MISO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제 1 블록(11000)과 동일하게 타임 디인터리버 블록, 셀 디인터리버 블록, 컨스텔레이션 디맵퍼 블록, 셀 투 비트 먹스 블록, 비트 디인터리버 블록 및 FEC 디코더 블록을 포함할 수 있으나, MISO 디코딩 블록(11110)을 더 포함한다는 점에서 차이가 있다. 제 2 블록(11100)은 제 1 블록(11000)과 마찬가지로 타임 디인터리버부터 출력까지 동일한 역할의 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.
MISO 디코딩 블록(11110)은 도 5에서 설명한 MISO 프로세싱 블록(5110)의 역과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 STBC를 사용한 시스템인 경우, MISO 디코딩 블록(11110)은 알라모우티 디코딩을 수행할 수 있다.
제 3 블록(11200)은 입력된 DP를 MIMO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제 2 블록(11100) 과 동일하게 타임 디인터리버 블록, 셀 디인터리버 블록, 컨스텔레이션 디맵퍼 블록, 셀 투 비트 먹스 블록, 비트 디인터리버 블록 및 FEC 디코더 블록을 포함할 수 있으나, MIMO 디코딩 블록(11210)을 포함한다는 점에서 데이터 처리 과정의 차이가 있다. 제 3 블록(11200)에 포함된 타임 디인터리버, 셀 디인터리버, 컨스텔레이션 디맵퍼, 셀 투 비트 먹스, 비트 디인터리버 블록들의 동작은 제 1 내지 제 2 블록(11000-11100)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.
MIMO 디코딩 블록(11210)은 m개의 수신 안테나 입력 신호에 대해서 셀 디인터리버의 출력 데이터를 입력으로 받고, 도 5에서 설명한 MIMO 프로세싱 블록(5220)의 역과정으로서 MIMO 디코딩을 수행할 수 있다. MIMO 디코딩 블록(11210)은 최고의 복호화 성능을 얻기 위해서 맥시멈 라이클리후드 (Maximum likelihood) 디코딩을 수행하거나, 복잡도를 감소시킨 스피어 디코딩(Sphere decoding)을 수행할 수 있다. 또는 MIMO 디코딩 블록(11210)은 MMSE 디텍션을 수행하거나 이터러티브 디코딩(iterative decoding)을 함께 결합 수행하여 향상된 디코딩 성능을 확보할 수 있다.
제 4 블록(11300)은 PLS-프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 디코딩을 수행할 수 있다. 제 4 블록(11300)은 도 5에서 설명한 제 4 블록(5300)의 역과정을 수행할 수 있다.
제 4 블록(11300)에 포함된 타임 디인터리버, 셀 디인터리버, 컨스텔레이션 디맵퍼, 셀 투 비트 먹스, 비트 디인터리버 블록들의 동작은 제 1 내지 제 3 블록(11000-11200)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.
제 4 블록(11300)에 포함된 FEC 디코더 (Shortened/Punctured FEC decoder(LDPC/BCH)) (11310)은 도 5에서 설명한 FEC 인코더 (Shortened/punctured FEC encoder) 블록(5310)의 역과정을 수행할 수 있다. 즉, FEC 디코더 (11310)는 PLS 데이터의 길이에 따라 쇼트닝/펑쳐링 (shortening/puncturing)되어 수신된 데이터에 대해서 디쇼트닝 (de-shortening) 및 디펑쳐링 (de-puncturing)을 수행한 후에 FEC 디코딩을 수행할 수 있다. 이 경우, DP에 사용된 FEC 디코더를 동일하게 PLS 데이터에도 사용할 수 있으므로, PLS 데이터만을 위한 별도의 FEC 디코딩 하드웨어가 필요하지 않으므로 시스템 설계가 용이하고 효율적인 코딩이 가능하다는 장점이 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
결과적으로 도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 각 경로 별로 처리된 DP 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.
도 12내지 도 13은 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.
도 12에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 또한 도 12에 도시된 아웃풋 프로세서는 디매핑 앤 디코딩 모듈로부터 출력된 DP를 수신하여 싱글 아웃풋 스트림(single output stream)을 출력하기 위한 것으로, 도 2에서 설명한 인풋 포맷팅 모듈의 역동작을 수행할 수 있다.
도 12에 도시된 아웃풋 프로세서는 BB 디스크램블러 (BB descrambler) 블록(12000), 패딩 리무벌 (Padding removal) 블록(12100), CRC-8 디코더 (CRC-8 decoder) 블록(12200) 및 BB 프레임 프로세서 (BB frame processor) 블록(12300)을 포함할 수 있다.
BB 디스크램블러 블록(12000)은 입력된 비트 스트림에 대해서 송신단에서 사용한 것과 동일한 PRBS를 발생시켜서 비트열과 XOR하여 디스클램블링을 수행할 수 있다.
패딩 리무벌 블록(12100)은 송신단에서 필요에 따라 삽입된 패딩 비트들을 제거할 수 있다.
CRC-8 디코더 블록(12200)은 패딩 리무벌 블록(12100)으로부터 입력받은 비트 스트림에 대해서 CRC 디코딩을 수행하여 블록 에러를 체크할 수 있다.
BB 프레임 프로세서 블록(12300)은 BB 프레임 헤더에 전송된 정보를 디코딩하고 디코딩된 정보를 이용하여 MPEG-TS, IP 스트림(v4 or v6) 또는 GS(Generic Stream)를 복원할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.
도 13에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 또한 도 13에 도시된 아웃풋 프로세서는 디매핑 앤 디코딩 모듈로부터 출력된 복수의 DP들을 수신하는 경우에 해당한다. 복수의 DP들에 대한 디코딩은 복수의 DP들에 공통으로 적용될 수 있는 커먼 데이터및 이와 연관된 DP를 머징(merging)하여 디코딩 하는 경우 또는 수신 장치가 여러 개의 서비스 혹은 서비스 컴포넌트 (SVC, scalable video service를 포함)를 동시에 디코딩하는 경우를 포함할 수 있다.
도 13에 도시된 아웃풋 프로세서는 도 12에서 설명한 아웃풋 프로세서의 경우와 마찬가지로 BB 디스크램블러 블록, 패딩 리무벌 블록, CRC-8 디코더 블록 및 BB 프레임 프로세서 블록을 포함할 수 있다, 각 블록들은 도 12에서 설명한 블록들의 동작과 구체적인 동작은 다를 수 있으나 기본적인 역할은 동일하다.
도 13에 도시된 아웃풋 프로세서에 포함된 디-지터 버퍼(De-jitter buffer) 블록(13000)은 복수의 DP들간의 싱크를 위해서 송신단에서 임의로 삽입된 딜레이를 복원된 TTO (time to output) 파라미터에 따라 보상할 수 있다.
또한 널 패킷 인설션 (Null packet insertion) 블록(13100)은 복원된 DNP (deleted null packet) 정보를 참고하여 스트림내 제거된 널 패킷 을 복원할 수 있으며, 커먼 데이터를 출력할 수 있다.
TS 클럭 리제너레이션 (TS clock regeneration) 블록(13200)은 ISCR(Input Stream Time Reference) 정보를 기준으로 출력 패킷의 상세한 시간동기를 복원할 수 있다.
TS 리콤바이닝 (TS recombining) 블록(13300)은 널 패킷 인설션 블록(13100)에서 출력된 커먼 데이터 및 이와 관련된 DP들을 재결합하여 원래의 MPEG-TS, IP 스트림 (v4 or v6) 혹은 GS (Generic Stream)로 복원하여 출력할 수 있다. TTO, DNP, ISCR 정보는 모두 BB 프레임 헤더를 통해 획득될 수 있다.
인밴드 시그널링 디코더 (In-band signaling decoder) 블록(13400)은 DP의 각 FEC 프레임내 패딩 비트 필드를 통해서 전송되는 인밴드 피지컬 시그널링 (in-band physical layer signaling) 정보를 복원하여 출력할 수 있다.
도 13에 도시된 아웃풋 프로세서의 BB 디스크램블러는 PLS-프리 경로와 PLS-포스트 경로에 따라 입력되는 PLS-프리 정보 및 PLS-포스트 정보를 각각 BB 디스크램블링을 하고 피지컬 레이어 시그널링 디코더 (Physical Layer Signaling decoder)는 디스크램블링된 데이터에 대해 디코딩을 수행하여 원래의 PLS 데이터를 복원할 수 있다. 복원된 PLS 데이터는 수신 장치 내의 시스템 콘트롤러(system controler) 에 전달되며, 시스템 콘트롤러는 수신 장치의 싱크로나이제이션 앤 디모듈레이션 모듈, 프레임 파싱 모듈, 디매핑 앤 디코딩 모듈 및 아웃풋 프로세서 모듈에 필요한 파라미터들을 공급할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 14는 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 1 및 5에서 설명한 코딩 앤 모듈레이션 모듈의 다른 실시예에 해당한다.
도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 5에서 설명한 바와 같이, 각 DP를 통해 전송하는 서비스나 서비스 콤포넌트별로 QoS를 조절하기 위하여, SISO 방식을 위한 제 1 블록(14000), MISO 방식을 위한 제 2 블록(14100), MIMO 방식을 위한 제 3 블록(14200) 및 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(14300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 DP를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 14에 도시된 제 1 블록 내지 제 4 블록(14000-14300)은 도 5에서 설명한 제 1 블록 내지 제 4 블록(5000-5300)과 거의 동일한 블록들을 포함하고 있다.
하지만, 제 1 블록 내지 제 3 블록(14000-14200)에 포함된 컨스텔레이션 맵퍼 블록(14010)의 기능이 도 5의 제 1 블록 내지 제 3 블록(5000-5200)에 포함된 컨스텔레이션 맵퍼 블록(5040)의 기능과 다르다는 점, 제 1 블록 내지 제 4 블록(14000-14300)의 셀 인터리버 및 타임 인터리버 사이에 로테이션 앤 I/Q 인터리버 (rotation & I/Q interleaver) 블록(14020)이 포함되어 있다는 점 및 MIMO 방식을 위한 제 3 블록(14200)의 구성이 도 5에 도시된 MIMO 방식을 위한 제 3 블록(5200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 5와 동일한 블록들에 대한 설명은 생략하고 상술한 차이점을 중심으로 설명한다.
도 14에 도시된 컨스텔레이션 맵퍼 블록(14010)은 입력된 비트 워드를 콤플렉스 심볼 (complex symbol)로 매핑할 수 있다. 다만, 도 5에 도시된 컨스텔레이션 맵퍼블록(5040)과는 달리 컨스텔레이션 로테이션을 수행하지 않을 수 있다. 도 14에 도시된 컨스텔레이션 맵퍼블록(14010)은 상술한 바와 같이 제 1 블록 내지 제 3 블록(14000-14200)에 공통적으로 적용될 수 있다.
로테이션 앤 I/Q 인터리버 블록(14020)은 셀 인터리버에서 출력된 셀 인터리빙이 된 데이터의 각 컴플렉스 심볼의 I (In-phase) 성분과 Q(Quadrature-phase) 성분을 독립적으로 인터리빙 하여 심볼 단위로 출력할 수 있다. 로테이션 앤 I/Q 인터리버 블록(14020)의 입력 데이 터 및 출력 심볼의 개수는 2개 이상이며 이는 설계자의 의도에 따라 변경 가능하다. 또한 로테이션 앤 I/Q 인터리버 블록(14020)은 I 성분에 대해서는 인터리빙을 수행하지 않을 수도 있다.
로테이션 앤 I/Q 인터리버 블록(14020)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(14000-14300)에 공통적으로 적용될 수 있다. 이 경우, 로테이션 앤 I/Q 인터리버 블록(14020)이 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(14300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.
MIMO 방식을 위한 제 3 블록(14200)은 도 14에 도시된 바와 같이, Q-블록 인터리버 (Q-block interleaver) 블록(14210) 및 콤플렉스 심볼 제너레이터 (complex symbol generator) 블록(14220)을 포함할 수 있다.
Q-블록 인터리버 블록(14210)은 FEC 인코더로부터 입력받은 FEC 인코딩이 수행된 FEC 블록의 패리티 파트 에 대해 치환(permutation)을 수행할 수 있다. 이를 통해 LDPC H 매트릭스의 패리티 파트를 인포메이션 파트(information part)와 동일하게 순환 구조(cyclic structure)로 만들수 있다 Q-블록 인터리버 블록(14210)은 LDPC H 매트릭스의 Q 크기를 갖는 출력 비트 블록들의 순서를 치환(permutation)한 뒤, 행-열 블록 인터리빙 (row-column block interleaving)을 수행하여 최종 비트열을 생성하여 출력할 수 있다.
콤플렉스 심볼 제너레이터 블록(14220)은 Q-블록 인터리버 블록(14210)에서 출력된 비트 열들을 입력받고, 콤플렉스 심볼 로 매핑하여 출력할 수 있다. 이 경우, 콤플렉스 심볼 제너레이터 블록(14220)은 적어도 두개의 경로를 통해 심볼들을 출력할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
결과적으로 도 14에 도시된 바와 같이 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈은 각 경로별로 처리된 DP, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈을 나타낸 도면이다.
도 15에 도시된 디매핑 앤 디코딩모듈은 도 8 및 도 11에서 설명한 디매핑 앤 디코딩모듈의 다른 실시예에 해당한다. 또한 도 15에 도시된 디매핑 앤 디코딩모듈은 도 14에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.
도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈은 SISO 방식을 위한 제 1 블록(15000), MISO 방식을 위한 제 2 블록(15100), MIMO 방식을 위한 제 3 블록(15200) 및 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(15300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 디매핑 앤 디코딩모듈은 상술한 바와 같이 설계자의 의도에 따라 각 DP를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 15에 도시된 제 1 블록 내지 제 4 블록(15000-15300)은 도 11에서 설명한 제 1 블록 내지 제 4 블록(11000-11300)과 거의 동일한 블록들을 포함하고 있다.
하지만, 제 1 블록 내지 제 4 블록(15000-15300)의 타임 디인터리버 및 셀 디인터리버 사이에 I/Q 디인터리버 앤 디로테이션 (I/Q deinterleaver& derotation) 블록 (15010)이 포함되어 있다는 점, 제 1 블록 내지 제 3 블록(15000-15200)에 포함된 컨스텔레이션 디맵퍼 블록(15020)의 기능이 도 11의 제 1 블록 내지 제 3 블록(11000-11200)에 포함된 컨스텔레이션 디맵퍼 블록(11030)의 기능과 다르다는 점 및 MIMO 방식을 위한 제 3 블록(15200)의 구성이 도 11에 도시된 MIMO 방식을 위한 제 3 블록(11200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 11과 동일한 블록들에 대한 설명은 생략하고 상술한 차이점을 중심으로 설명한다.
I/Q 디인터리버 앤 디로테이션 블록(15010)은 도 14에서 설명한 로테이션 앤 I/Q 인터리버 블록(14020)의 역과정을 수행할 수 있다. 즉, I/Q 디인터리버 앤 디로테이션 블록(15010)은 송신단에서 I/Q 인터리빙되어 전송된 I 및 Q 성분들에 대해 각각 디인터리빙을 수행할 수 있으며, 복원된 I/Q 성분들을 갖는 콤플렉스 심볼을 다시 디로테이션하여 출력할 수 있다.
I/Q 디인터리버 앤 디로테이션 블록(15010)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(15000-15300)에 공통적으로 적용될 수 있다. 이 경우, I/Q 디인터리버 앤 디로테이션 블록(15010)이 PLS-프리/포스트 정보를 처리하기 위한 제 4 블록(15300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.
컨스텔레이션 디맵퍼 블록(15020)은 도 14에서 설명한 컨스텔레이션 맵퍼 블록(14010)의 역과정을 수행할 수 있다. 즉, 컨스텔레이션 디맵퍼 블록(15020)은 디로테이션을 수행하지 않고, 셀 디인터리빙된 데이터들에 대하여 디매핑을 수행할 수 있다.
MIMO 방식을 위한 제 3 블록(15200)은 도 15에 도시된 바와 같이, 콤플렉스 심볼 파싱 (complex symbol parsing) 블록(15210) 및 Q-블록 디인터리버 (Q-block deinterleaver) 블록(15220)을 포함할 수 있다.
콤플렉스 심볼 파싱 블록(15210)은 도 14에서 설명한 콤플렉스 심볼 제너레이터 블록(14220)의 역과정을 수행할 수 있다. 즉, 콤플렉스 데이터 심볼을 파싱하고, 비트 데이터로 디매핑하여 출력할 수 있다. 이 경우, 콤플렉스 심볼 파싱 블록(15210)은 적어도 두개의 경로를 통해 콤플렉스 데이터 심볼들을 입력받을 수 있다.
Q-블록 디인터리버 블록(15220)은 도 14에서 설명한 Q-블록 인터리버 블록(14210)의 역과정을 수행할 수 있다. 즉, Q-블록 디인터리버 블록(15220)은 행-열 디인터리빙 (row-column deinterleaving)에 의해서 Q 사이즈 블록들을 복원한 뒤, 치환(permutation)된 각 블럭들의 순서를 원래의 순서대로 복원한 후, 패리티 디인터리빙을 통해서 패리티 비트들의 위치를 원래대로 복원하여 출력할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
결과적으로 도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈은 각 경로 별로 처리된 DP 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.
도 16은 본 발명의 일 실시예에 따른 방송 시스템의 프레임 구조를 나타낸 도면이다.
상술한 프레임 스트럭쳐 모듈에 포함된 셀 맵퍼는 입력된 SISO 또는 MISO 또는 MIMO 처리된 DP 데이터를 전송하는 셀들, 커먼 DP를 전송하는 셀들 및 PLS 데이터를 전송하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 배치할 수 있다. 이후 생성된 신호 프레임들은 연속적으로 전송될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치 및 송신 방법은 동일한 RF channel 내에서 서로 다른 방송 송수신 시스템의 신호를 멀티플렉싱하여 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 및 수신 방법은 이에 대응하여 신호들을 처리할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송수신 시스템은 flexible한 방송 송수신 시스템을 제공할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 방송 서비스와 관련된 데이터를 운반하는 복수의 수퍼 프레임들을 연속적으로 전송할 수 있다.
도 16의 (a)는 본 발명의 일 실시예에 따른 수퍼 프레임을 나타내며, 도 16의 (b)는 본 발명의 일 실시예에 따른 수퍼 프레임의 구성을 나타낸다. 도 16의 (b)에 도시된 바와 같이, 수퍼 프레임은 복수개의 신호 프레임들과 NCF (Non-Compatible Frame)를 포함할 수 있다. 본 발명의 일 실시예에 따른 신호 프레임은 상술한 프레임 스트럭쳐 모듈에서 생성된 피지컬 레이어 단의 TDM (Time Division Multiplexing) 신호 프레임이며, NCF는 향후 향후 새로운 방송 서비스 시스템을 위해 사용될 수 있는 프레임이다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치는 하나의 RF에서 UHD, Mobile, MISO/MIMO 등의 다양한 서비스들을 동시에 제공하기 위하여, 각 서비스를 프레임 단위로 멀티플렉싱하여 전송할 수 있다. 서로 다른 방송 서비스는 각 방송 서비스의 특성 및 목적에 따라 다른 수신 환경, 전송 처리 사항 등이 요구될 수 있다.
따라서 서로 다른 서비스는 신호 프레임 단위로 전송될 수 있으며, 각 신호 프레임은 전송하는 서비스에 따라 서로 다른 프레임 타입으로 정의 될 수 있다. 또한, 각 신호 프레임에 포함된 데이터는 서로 다른 전송 파라미터에 의해 처리될 수 있으며, 각 신호 프레임들은 각 신호 프레임이 전송하는 방송 서비스에 따라 서로 다른 FFT 사이즈, 가드 인터벌을 가질 수 있다.
따라서 도 16의 (b)에 도시된 바와 같이, 각각 다른 서비스를 전송하는 서로 다른 타입의 신호 프레임들은 하나의 수퍼 프레임 내에서 TDM 방식으로 멀티플렉싱되어 전송 될 수 있다.
본 발명의 일 실시예에 따른 프레임 타입은 FFT 모드, 가드 인터벌 모드 및 파일럿 패턴정보들의 조합으로 정의될 수 있으며, 프레임 타입에 관한 정보는 신호 프레임 내의 프리앰블 영역을 통해 전송될 수 있다. 구체적인 내용은 후술한다.
또한, 수퍼 프레임 내에 포함된 신호 프레임들의 컨피규레이션 정보는 상술한 PLS 를 통해 시그널링 될 수 있으며, 컨피규레이션 정보는 수퍼 프레임 단위로 변경될 수 있다.
도 16의 (c)는 각 신호 프레임의 구성을 나타낸 도면이다. 각 신호 프레임은 프리앰블, 헤드 및 테일 엣지 심볼들(Head/Tail Edge symbols, EH, ET), 적어도 하나 이상의 PLS 심볼들 및 복수개의 데이터 심볼들을 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
프리앰블은 신호 프레임의 가장 앞에 위치하며, 방송 시스템과 각 신호 프레임의 타입을 식별하기 위한 기본 전송 파라미터 및 동기화를 위한 정보 등을 전송할 수 있다. 따라서 본 발명의 일 실시에에 따른 방송 신호 수신 장치는 신호 프레임의 프리앰블을 가장 먼저 디텍팅하여, 해당 방송 시스템 및 프레임 타입을 식별하고, 수신기의 타입에 대응하는 방송 신호를 선택적으로 수신하여 디코딩을 할 수 있다.
헤드 및 테일 엣지 심볼들은 각 신호 프레임의 프리앰블 뒤 또는 신호 프레임의 가장 끝에 위치할 수 잇다. 본 발명에서는 엣지 심볼이 프리앰블 뒤에 위치하는 경우 헤드 엣지 심볼이라 호칭할 수 있으며, 엣지 심볼이 신호 프레임의 가장 끝에 위치하는 경우 테일 엣지 심볼이라고 호칭할 수 있다. 이는 엣지 심볼의 명칭, 위치 또는 개수는 설계자의 의도에 따라 변경 가능하다. 헤드 및 테일 엣지 심볼들은 프리앰블 설계의 자유도 및 서로 다른 프레임 타입의 신호 프레임들의 멀티플렉싱을 지원하기 위해 각 신호 프레임에 삽입될 수 있다. 엣지 심볼은 주파수 보간 (frequency-only interpolation) 및 데이터 심볼들간의 시간 보간(time interpolation)이 가능하도록 하기 위하여 데이터 심볼보다 많은 파일럿들을 포함할 수 있다. 따라서 엣지 심볼의 파일럿 패턴은 데이터 심볼의 파일럿 패턴보다 밀집도가 높다.
PLS 심볼은 상술한 PLS 데이터를 전송하기 위한 것으로, 추가적인 시스템 정보 (network topology/configuration, PAPR use 등)와 프레임 타입 ID/컨피규레이션 정보, 각 DP를 추출하고 디코딩하기 위해 필요한 정보들을 포함할 수 있다.
데이터 심볼은 DP 데이터를 전송하기 위한 것으로, 상술한 셀 맵퍼는 복수의 DP들을 데이터 심볼에 배치할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 DP를 설명한다.
도 17은 본 발명의 일 실시예에 따른 DP를 나타낸 도면이다.
상술한 바와 같이 신호 프레임의 데이터 심볼은 복수의 DP들을 포함할 수 있다. 본 발명의 일 실시예에 따른 DP는 신호 프레임 내의 매핑 방식 (또는 배치 방식)에 따라 타입 1부터 타입 3까지로 구별 될 수 있다.
도 17의 (a)는 신호 프레임의 데이터 심볼에 매핑된 타입 1 DP들을 나타내며, (b)는 신호 프레임의 데이터 심볼에 매핑된 타입 2 DP들을 나타내고, (c)는 신호 프레임의 데이터 심볼에 매핑된 타입 3 DP들을 나타낸다. 각 도면은 신호 프레임의 데이터 심볼 영역만을 나타낸 것이며, 가로축은 시간, 세로축은 주파수 축을 의미한다. 이하 각 도면을 설명한다.
도 17의 (a)에 도시된 바와 같이, 타입 1 DP는 신호 프레임 내에 TDM 방식으로 매핑되는 DP를 의미한다.
즉, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 타입 1 DP들을 신호 프레임에 매핑하는 경우, 해당 DP셀들을 주파수 축 방향으로 매핑 할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 DP0의 셀들을 주파수 축 방향으로 매핑하고, 하나의 OFDM 심볼이 다 채워지면 다시 다음 OFDM 심볼로 이동하여 주파수 축 방향으로 DP0의 셀들을 매핑할 수 있다. DP0의 셀들이 모두 매핑되면, DP1, DP2의 셀들 역시 동일한 방식으로 신호 프레임에 매핑될 수 있다. 이 경우, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 각 DP들 사이에 임의의 간격을 두고 매핑을 할 수도 있다.
타입 1 DP는 DP의 셀들이 시간축에서 최대한 밀집되어 매핑되므로 다른 타입의 DP에 비해서 수신기의 동작 시간을 최소화할 수 있다는 장점이 있다. 따라서, 타입 1 DP는 배터리로 동작하는 핸드헬드 디바이스 또는 포터블 디바이스와 같이 파워 세이빙이 우선적으로 고려되어야 하는 방송 신호 수신 장치에 해당 서비스를 전송하기에 적합하다.
도 17의 (b)에 도시된 바와 같이, 타입 2 DP는 신호 프레임 내에 FDM (Frequency Division Multiplexing) 방식으로 매핑되는 DP를 의미한다.
즉, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 타입 2 DP들을 신호 프레임에 매핑하는 경우, 해당 DP의 셀들을 시간 축 방향으로 매핑할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 DP0의 셀들을 하나의 OFDM 심볼의 첫번째 주파수에서 시간축으로 우선 매핑할 수 있다. 이후, DP0의 셀이 시간축 상 신호 프레임의 마지막 OFDM 심볼까지 매핑이 되면, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 다시 첫번째 OFDM 심볼의 두번째 주파수부터 DP 0의 셀들을 같은 방식으로 매핑할 수 있다.
타입 2 DP는 셀들이 시간적으로 최대한 넓게 분포되어 전송되므로, 다른 타입의 DP에 비해 타임 다이버시티를 획득하기에 적합하다. 하지만 타입 1 DP에 비해 해당 DP를 추출하기 위한 수신기 동작 시간이 길기 때문에 파워 세이빙을 획득하기 어렵다. 따라서 타입 2 DP는 전원공급이 안정적인 고정수신용 방송 신호 수신 장치에 해당 서비스를 전송하기에 적합하다.
타입 2 DP는 각 DP의 셀들이 특정 주파수 주변에 집중되어 매핑되는 특성을 가지므로, 주파수 선택 채널(frequency selective channel) 환경하의 수신기는 특정 DP를 수신하는데 문제가 있을 수 있다. 따라서 셀 매핑 이후, 심볼 단위로 프리퀀시 인터리빙을 적용하면, 프리퀀시 다이버시티(frequency diversity)를 추가적으로 획득할 수 있으므로 상술한 문제점을 해결 할 수 있다.
도 17의 (c)에 도시된 바와 같이, 타입 3 DP는 타입 1 DP 및 타입 2 DP가 절충된 형태로서, 신호 프레임 내에 TFDM (Time & Frequency Division Multiplexing) 방식으로 매핑되는 DP를 의미한다.
본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 타입 3 DP들을 신호 프레임에 매핑하는 경우, 해당 신호 프레임을 균등 분할하고, 각 분할된 영역을 슬롯(slot)이라 정의하고, 해당 슬롯 내에서만 시간축에 따라 해당 DP의 셀들을 시간 축 방향으로 매핑할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 DP0의 셀들을 첫번째 OFDM 심볼의 첫번째 주파수에서 시간축으로 우선 매핑할 수 있다. 이후, DP0의 셀이 시간축 상 슬롯의 마지막 OFDM 심볼까지 매핑이 되면, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 다시 첫번째 OFDM 심볼의 두번째 주파수부터 DP0의 셀들을 같은 방식으로 매핑할 수 있다.
이 경우, 신호 프레임을 분할하는 슬롯의 개수와 길이에 따라 타임 다이버시티와 파워 세이빙의 트레이드 오프가 가능하다. 예를 들어 신호 프레임을 적은 수의 슬롯들로 분할하면 슬롯의 길이가 길어지므로, 타입 2 DP와 같이 타임 다이버시티를 획득할 수 있다. 만약 신호 프레임을 많은 수의 슬롯들로 분할하면 슬롯의 길이가 짧아지므로 타입 1 DP와 같이 파워 세이빙 효과를 획득할 수 있다.
도 18은 본 발명의 일 실시예에 따른 타입 1 DP를 나타낸 도면이다.
도 18은 상술한 슬롯의 개수에 따른 타입 1 DP을 신호 프레임에 매핑하는 실시예를 나타낸 도면이다. 구체적으로 도 18의 (a)는 슬롯의 개수가 1인 경우의 타입 1 DP들의 매핑 결과를 나타내며, 도 18의 (b)는 슬롯의 개수가 4인 경우의 타입 1 DP들의 매핑 결과를 나타낸다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 신호 프레임 내에 매핑된 각 DP의 셀들을 추출하기 위해서는 각 DP의 타입 정보, 각 DP마다 DP의 첫번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 (start address) 정보 및 해당 신호 프레임에 할당되는 각 DP들의 FEC 블록 개수 정보 등의 시그널링 정보가 필요하다.
따라서 도 18의 (a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 정보(DP0_St, DP1_St, DP2_St, DP3_St, DP4_St)등을 포함하는 시그널링 정보를 전송할 수 있다.
도 18의 (b)는 신호 프레임이 4개의 슬롯들로 분할된 경우의 타입 1 DP들을 매핑한 결과를 나타낸다. 각 슬롯에 매핑된 DP들의 셀들은 주파수 방향으로 매핑이 될 수 있다. 상술한 바와 같이 슬롯의 개수가 많아지면 하나의 DP에 해당하는 셀들은 일정 간격으로 분산되어 매팅되므로 타임 다이버시티를 획득할 수 있다. 하지만 하나의 신호 프레임에 매핑되는 하나의 DP의 셀들은 슬롯의 개수로 나누어 떨어지지 않으므로 각 슬롯마다 매핑된 하나의 DP 셀들의 개수는 다를 수 있다. 따라서 이를 고려하여 매핑 룰(rule)을 설정하면, 각 슬롯마다 각 DP의 첫번째 셀이 매핑되는 주소는 신호 프레임 내의 임의의 위치가 될 수 있다. 구체적인 매핑 방법은 후술한다. 또한, 신호 프레임이 복수개의 슬롯들로 분할된 경우, 방송 신호 수신 장치에서 해당 DP의 셀들을 획득하기 위해서는 슬롯의 개수를 지시하기 위한 정보가 필요하다. 본 발명에서는 슬롯의 개수를 지시하기 위한 정보를 N_Slot으로 표현할 수 있다. 따라서, 도 18의 (a)의 신호 프레임의 슬롯 개수는 N_Slot=1, 도 18의 (b)의 신호 프레임의 슬롯 개수는 N_Slot=4로 표현될 수 있다.
도 19는 본 발명의 일 실시예에 따른 타입 2 DP를 나타낸 도면이다.
상술한 바와 같이 타입 2 DP 셀들은 시간축 방향으로 매핑되며, 해당 DP의 셀들이 시간축 상 신호 프레임의 마지막 OFDM 심볼까지 매핑이 되면, 해당 DP의 셀들은 다시 첫번째 OFDM 심볼의 두번째 주파수부터 같은 방식으로 매핑될 수 있다.
도 18에서 설명한 바와 같이, 타입 2 DP의 경우에도, 방송 신호 수신 장치에서 신호 프레임 내에 매핑된 각 DP의 셀들을 추출하기 위해서는 각 DP의 타입 정보, 각 DP마다 DP의 첫번째 셀이 매핑되는 주소를 지시하는 DP start address 정보 및 해당 신호 프레임에 할당되는 각 DP들의 FEC 블록 개수 정보가 필요하다.
따라서 도 19에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫번째 셀이 매핑되는 주소를 지시하는 DP start address 정보(DP0_St, DP1_St, DP2_St, DP3_St, DP4_St)를 전송할 수 있다. 또한 도 19는 슬롯이 1개인 경우로서, 도 19의 신호 프레임의 슬롯 개수는 N_Slot=1로 표현될 수 있다.
도 20은 본 발명의 일 실시예에 따른 타입 3 DP를 나타낸 도면이다.
상술한 바와 같이 타입 3 DP는 신호 프레임 내에 TFDM (Time & Frequency Division Multiplexing) 방식으로 매핑되는 DP로서, 타임 다이버시티를 필요한 만큼 제한하거나 부여하면서 파워 세이빙 효과를 획득해야 할 필요가 있는 경우 사용될 수 있다. 타입 3 DP들에 대해서는 타입 2 DP와 마찬가지로 OFDM 심볼 단위로 적용될 수 있는 프리퀀시 인터리빙을 적용하여 프리퀀시 다이버시티를 획득할 수 있다.
도 20의 (a)는 한 개의 DP를 한 개의 슬롯에 매핑하는 경우의 신호 프레임을 나타내며, 도 20의 (b)는 한 개의 DP를 적어도 하나 이상의 슬롯에 나누어 매핑하는 경우의 신호 프래임을 나타낸다. 도 20의 (a), (b) 모두 슬롯이 4개인 경우로서, 신호 프레임의 슬롯 개수는 N_Slot=4로 표현될 수 있다.
또한 도 18 및 19에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫번째 셀이 매핑되는 주소를 지시하는 DP start address 정보(DP0_St, DP1_St, DP2_St, DP3_St, DP4_St)를 전송할 수 있다.
도 20의 (b)의 경우, 도 20의 (a)와는 다른 타임 다이버시티를 획득할 수 있으며, 이 경우, 추가적인 시그널링 정보가 필요할 수 있다.
도 18 내지 도 20에서 설명한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 정보(DP0_St, DP1_St, DP2_St, DP3_St, DP4_St)등을 포함하는 시그널링 정보를 전송할 수 있다.
이 경우, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 첫번째로 매핑되는 DP0에 대해서만 DP 스타트 어드레스 정보를 전송하고, 나머지 DP들에 대해서는 DP0의 스타트 어드레스 정보를 기준으로 오프셋 (OFFSET) 값을 전송할 수도 있다. 만약 각 DP들이 균등하게 매핑되는 경우, 각 DP가 매핑되는 간격은 동일하므로, 수신기는 기준이 되는 DP의 시작 위치에 대한 정보와 오프셋 값을 이용하여 각 DP의 시작 위치를 획득할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 방송 신호 송신 장치가 DP0의 스타트 어드레스 정보에 일정한 크기의 오프셋 정보를 전송하는 경우, 본 발명의 일 실시예에 따른 수신 장치는 DP0의 스타트 어드레스 정보에 상술한 오프셋 정보를 더하여 DP1의 시작 위치를 알 수 있다. 동일한 방식으로, 본 발명의 일 실시예에 따른 수신 장치는 DP0의 스타트 어드레스 정보에 상술한 오프셋 정보를 두번 더하여 DP2의 시작 위치를 알 수 있다. 만약 각 DP들이 균등하게 매핑되지 않았다면, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 DP0의 스타트 어드레스 정보와 DP0의 시작 위치를 기준으로 한 각 DP들의 간격을 나타내는 오프셋 값들(OFFSET 1, OFFSET 2..)을 전송할 수 있다. 이 경우, 각 오프셋 값의 크기는 같거나 다를 수 있다. 또한, 오프셋 값은 후술할 도 33의 PLS 시그널링 정보 또는 인밴드 시그널링 정보에 포함되어 전송될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
이하에서는 본 발명의 일 실시예에 따른 RB(리소스 블록, Resource Block)을 이용한 DP 매핑 방법에 대해 설명한다.
RB는 DP를 매핑하기 위한 일정 단위의 블록으로서, 본 발명에서는 이를 데이터 매핑 유닛이라 호칭할 수 있다. RB 단위의 자원 할당(resource allocation)은 DP 스케쥴링 및 파워 세이브 컨트롤을 직관적이고 용이하게 처리할 수 있는 장점이 있다. 본 발명의 일 실시예에 따른 RB는 설계자의 의도에 따라 명칭이 변경될 수 있으며, RB의 크기는 비트 레이트 입자성(bit-rate granularity)이 문제되지 않는 범위 내에서 자유롭게 설정될 수 있다.
이하 본 발명에서는 각 RB의 크기를, OFDM 심볼 내에서 실제 데이터를 전송할 수 있는 액티브 케리어들의 개수 즉, Number Of Active carriers (이하, NoA라 호칭한다)의 정수배 또는 정수배로 나눈 값인 것을 일 실시예로 할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다. RB의 크기가 커지면 자원 할당이 간단해지는 장점이 있으나, RB 크기는 실질적으로 지원 가능한 비트 레이트의 최소 단위를 나타내므로 적절히 고려하여 결정되어야 한다.
도 21은 본 발명의 일 실시예에 따른 RB를 나타낸 도면이다.
도 21은 DP0의 FEC 블록이 10개인 경우, RB를 통해 신호 프레임에 매핑되는 실시예를 나타낸 도면이다. DP0의 전송 파라미터로서, LDPC 블록의 길이가 64K이고, QAM 모듈레이션 값이 256QAM인 경우로서, 신호 프레임의 FFT 모드가 32K, 스캐터드(scattered) 파일럿 패턴이 PP32-2(즉, 캐리어를 운반하는 파일럿의 간격이 Dx=32, 하나의 스캐터드 파일럿 시퀀스를 구성하는 심볼들의 개수가 Dy=2인 경우)인 경우를 예시로서 살펴본다. 이 경우, FEC 블록의 크기는 8100의 셀들에 해당하고, NoA는 27584으로 가정할 수 있다. 만약, RB의 크기가 NoA를 4로 나눈 값이라고 가정을 하면, RB의 크기는 6896개의 셀들에 해당하며, RB의 크기는 L_RB=NoA/4로 표현될 수 있다.
이 경우, FEC 블록들의 크기와 RB의 크기를 셀 단위로 비교하면, 10xFEC 블록의 크기= 11xRB의 크기 + 5144개의 셀들의 관계가 성립한다. 따라서 10개의 FEC 블록들을 RB단위로 하나의 신호 프레임에 매핑하기 위해서, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 10개의 FEC 블록들의 데이터를 11개의 RB들에 순서대로 매핑하여 현재 신호 프레임에 11개의 RB들을 매핑하고, 5144개의 셀들에 해당하는 나머지 부분을 다음 FEC 블록들과 함께 다음 신호 프레임에 매핑할 수 있다.
도 22는 본 발명의 일 실시예에 따른 RB의 프레임 매핑 과정을 나타낸 도면이다.
구체적으로 도 22는 연속적인 신호 프레임을 전송하는 경우를 나타낸 도면이다.
가변적인 비트 레이트를 지원하는 경우, 하나의 신호 프레임을 통해 전송될 수 있는 FEC 블록의 개수는 각 신호 프레임마다 다를 수 있다.
도 22의 (a)는 신호 프레임 N을 통해 전송되는 FEC 블록의 개수가 10인 경우, 신호 프레임 N+1을 통해 전송되는 FEC 블록의 개수가 9인 경우 및 신호 프레임 N+2를 통해 전송되는 FEC 블록의 개수가 11인 경우를 각각 나타낸 도면이다.
도 22의 (b)는 신호 프레임 N에 매핑될 RB가 11개인 경우, 신호 프레임 N+1에 매핑될 RB가 11개인 경우 및 신호 프레임 N+2에 매핑될 RB가 13개인 경우를 각각 나타낸 도면이다.
도 22의 (c)는 각 RB가 신호 프레임 N, 신호 프레임 N+1 및 신호 프레임 N+2에 매핑된 결과를 나타낸 도면이다.
도 22의 (a) 및 (b)에 도시된 바와 같이, 신호 프레임 N을 통해 전송되는 FEC 블록의 개수가 10인 경우, 10개의 FEC 블록들의 크기는 11개의 RB들의 크기에 5144개의 셀들을 합친 것과 동일하므로, 도 22의 (c)에 도시된 바와 같이 11개의 RB들은 신호 프레임 N에 매핑되어 전송될 수 있다.
또한 도 22의 (b)의 가운데 도면에 도시된 바와 같이, 나머지 5144개의 셀들은 신호 프레임 N+1에 매핑될 11개의 RB들 중 첫번째 RB의 시작 부분을 구성하게 된다. 따라서 5144개의 셀들 + 9 개의 FEC 블록들의 크기 = 11 RB들의 크기 + 2188개의 셀들의 관계가 성립되므로, 신호 프레임 N+1에는 11 RB들이 매핑되어 전송되고, 나머지 2188개의 셀들은 신호 프레임 N+2에 매핑될 13개의 RB들 중 첫번째 RB의 시작 부분을 구성하게 된다. 동일한 방식으로, 2188 개의 셀들 + 11 개의 FEC 블록들의 크기 = 13개의 RB들의 크기 + 1640개의 셀들의 관계가 성립되므로, 신호 프레임 N+2에는 13개의 RB들이 매핑되어 전송되고, 나머지 1640개의 셀들은 다음 신호 프레임에 매핑되어 전송된다. FEC 블록의 크기와 NoA는 동일하지 않으므로 더미 셀들을 삽입할 수 있으나, 도 22에 도시된 방법을 따르는 경우, 더미 셀들을 삽입할 필요가 없으므로, 실제적인 데이터를 보다 효율적으로 전송 할 수 있다. 또한 각 신호 프레임에 매핑될 RB들은 신호 프레임에 매핑되기 이전에 타임 인터리빙 또는 이와 유사한 처리 과정을 거칠 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.
이하에서는 상술한 DP의 타입에 따라 RB 단위로 DP를 신호 프레임에 매핑하는 방법을 설명한다.
구체적으로 본 발명에서는 복수개의 DP들이 모든 신호 프레임 내에서 가용 가능한 RB들에 할당된 경우 및 일부 RB들에만 할당된 경우로 나누어 RB 매핑 방법을 설명한다. 본 발명에서는 DP의 개수는 3, 한 개의 신호 프레임 내의 RB의 개수는 80, RB의 크기는 NoA를 4로 나눈 경우를 일 실시예로 하며, 각각 다음과 같이 표현될 수 있다.
DP의 개수, N_DP = 3
한 개의 신호 프레임 내의 RB의 개수, N_RB = 80
RB의 크기, L_RB = NoA/4
또한, 본 발명에서는 복수 개의 DP(DP0, DP1, DP2)들이 한 개의 신호 프레임 내에서 가용 가능한 RB들에 할당된 경우로서, DP0는 31개의 RB, DP1은 15개의 RB, DP2는 34개의 RB를 채운 경우를 일 실시예로 하며, 다음과 같이 표현할 수 있다.
{DP0, DP1, DP2}={31,15,34}
또한, 본 발명에서는 복수 개의 DP(DP0, DP1, DP2)들이 한 개의 신호 프레임 내에서 일부 RB들에만 할당된 경우로서, DP0는 7개의 RB, DP1은 5개의 RB, DP2는 6개의 RB를 채운 경우를 일 실시예로 하며, 다음과 같이 표현할 수 있다.
{DP0, DP1, DP2}={7,5,6}
이하의 도 23 내지 도 25는 DP의 타입에 따른 RB 매핑을 나타낸다.
본 발명에서는 각 DP의 타입에 따른 따른 RB 매핑 룰을 설명하기 위해서 다음의 값들을 정의하는 것을 일 실시예로 할 수 있다.
L_Frame: 한 개의 신호 프레임 내의 OFDM 심볼들의 개수,
N_Slot: 한 개의 신호 프레임 내의 슬롯들의 개수,
L_Slot: 한 개의 슬롯 내의 OFDM 심볼들의 개수,
N_RB_Sym: 한 개의 OFDM 심볼 내의 RB들의 개수,
N_RB: 한 개의 신호 프레임 내의 RB들의 개수.
도 23은 본 발명의 일 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 23은 한 개의 신호 프레임을 나타내며, 가로축은 시간축을 의미하며, 세로축은 주파수 축을 의미한다. 시간축 상 신호 프레임의 가장 처음에 위치한 색처리된 블록은 프리앰블 및 시그널링을 위한 영역이다. 상술한 바와 같이 본 발명의 일 실시예에 따른 복수개의 DP들은 신호 프레임의 데이터 심볼 영역에 RB 단위로 매핑될 수 있다.
도 23에 도시된 신호 프레임은 20개의 OFMD 심볼들로 구성되어 있고(L_Frame=20), 4개의 슬롯들을 포함하고 있다(N_Slot=4). 또한 한 개의 슬롯은 5개의 OFDM 심볼들을 포함하며(L_Slot=5), 한 개의 OFDM 심볼은 4개의 RB로 균등하게 분할된다(N_RB_Sym=4). 따라서 한 개의 신호 프레임 내의 전체 RB들의 개수는 L_Frame*N_RB_Sym으로 80에 해당한다.
도 23에 신호 프레임 내에 표시된 각 숫자는 신호 프레임 내에서 RB가 할당되는 순서를 의미한다. 타입 1 DP는 주파수 축 방향으로 순차적으로 매핑되므로, RB들의 할당 순서 역시 주파수 축으로 연속적으로 증가함을 알 수 있다. RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다. RB들이 해당 신호 프레임 내에 실제로 매핑되는 자리의 주소(RB mapping address)를 j라 하면, j는 0부터 N_RB-1까지의 값을 가질 수 있다. 이 경우, RB 입력 순서(RB input order)를 i라고 정의하면 도 23에 도시된 바와 같이 i는 0,1,2,...,N_RB-1까지의 값을 가질 수 있다. N_Slot=1인 경우, RB 매핑 어드레스와 RB 입력 순서는 동일하므로(j=i), 입력되는 RB를 순서대로 j의 오름차순으로 매핑 할 수 있다. N_Slot > 1 인 경우는, 해당 신호 프레임에 매핑해야 할 RB들을 N_Slot의 개수대로 분할하여 매핑할 수 있다. 이 경우, 도 23 하단에 도시된 수학식으로 표현된 매핑 룰에 따라 RB를 매핑할 수 있다.
도 24는 본 발명의 일 실시예에 따른 타입 2 DP의 RB 매핑을 나타낸 도면이다.
도 24에 도시된 신호 프레임은 도 23과 마찬가지로, 20개의 OFMD 심볼들로 구성되어 있고(L_Frame=20), 4개의 슬롯들을 포함하고 있다(N_Slot=4). 또한 한 개의 슬롯은 5개의 OFDM 심볼들을 포함하며(L_Slot=5), 한 개의 OFDM 심볼은 4개의 RB로 균등하게 분할된다(N_RB_Sym=4). 따라서 한 개의 신호 프레임 내의 전체 RB들의 개수는 L_Frame*N_RB_Sym으로 80에 해당한다.
도 23에서 설명한 바와 같이, RB들이 해당 신호 프레임 내에 실제로 매핑되는 자리의 주소(RB mapping address)를 j라 하면, j는 0부터 N_RB-1까지의 값을 가질 수 있다. 타입 2 DP는 시간 축 방향으로 순차적으로 매핑되므로, RB들의 할당 순서 역시 시간 축 방향으로 연속적으로 증가함을 알 수 있다. RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.
RB 입력 순서 i는 도 23에서 설명한 바와 같이, N_Slot=1인 경우는 j=i 에 해당되어 입력되는 RB를 순서대로 j의 오름차순으로 매핑 할 수 있다. N_Slot > 1 인 경우는, 해당 신호 프레임에 매핑 할 RB들을 N_Slot의 개수대로 분할하여 매핑 할 수 있다. 이 경우, 도 24 하단에 도시된 수학식으로 표현된 매핑 룰에 따라 RB를 매핑할 수 있다.
도 23 및 도 24에 도시된 매핑 룰을 표현하는 수학식은 DP의 타입에 따라 차이가 없으나, 타입 1 DP는 주파수축 방향으로 매핑이 되고, 타입 2 DP는 시간축 방향으로 매핑이 되므로, 매핑 방향의 차이에 따라 서로 다른 특성의 RB 매핑 결과를 나타나게 된다.
도 25는 본 발명의 일 실시예에 따른 타입 3 DP의 RB 매핑을 나타낸 도면이다.
도 25에 도시된 신호 프레임은 도 23 및 도 24와 마찬가지로, 20개의 OFMD 심볼들로 구성되어 있고(L_Frame=20), 4개의 슬롯들을 포함하고 있다(N_Slot=4). 또한 한 개의 슬롯은 5개의 OFDM 심볼들을 포함하며(L_Slot=5), 한 개의 OFDM 심볼은 4개의 RB로 균등하게 분할된다(N_RB_Sym=4). 따라서 한 개의 신호 프레임 내의 전체 RB들의 개수는 L_Frame*N_RB_Sym으로 80에 해당한다.
타입 3 DP의 RB 매핑 어드레스는 도 25의 하단에 도시된 수학식에 따라 도출될 수 있다. 즉, N_Slot=1인 경우, 타입 3 DP의 RB 매핑 어드레스는 타입 2 DP의 RB 매핑 어드레스와 동일하다. 타입 2 DP와 타입 3 DP는 시간축 방향으로 순차적으로 매핑된다는 점에서는 동일하나, 타임 2 DP의 경우 해당 신호 프레임의 첫번째 주파수 끝까지 매핑된 이후에 다시 첫번째 OFDM 심볼의 두번째 주파수부터 순차적으로 매핑이 되고, 타입 3 DP의 경우, 해당 슬롯의 첫번째 주파수 끝까지 매핑이 되면, 다시 해당 슬롯의 첫번째 OFDM 심볼의 두번째 주파수부터 시간축 방향으로 순차적으로 매핑이 된다는 차이점이 있다. 이와 같은 차이점 때문에 타입 3 DP를 사용하는 경우, L_Slot에 의해서 타임 다이버시티를 제한하고, L_Slot 단위로 파워 세이빙을 획득할 수 있다.
도 26은 본 발명의 다른 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 26의 (a)는 타입 1 DP0, 1, 2가 한 개의 신호 프레임 내에서 가용 가능한 RB들에 할당된 경우의 RB 매핑 순서를 나타내며, 도 26의 (b)는 타입 1 DP0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 RB들에 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.
도 26의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.
구체적으로, DP0은 주파수 축 방향으로 각 RB의 순서에 따라 RB에 매핑이 되며, 하나의 OFDM 심볼에 전부 매핑이 되면, 시간축상 다음에 위치하는 OFDM 심볼들에 주파수 축 방향으로 순차적으로 매핑될 수 있다. 따라서 DP0이 0부터 30까지의 RB들에 매핑이 되면, DP1은 연속적으로 31부터 45까지의 RB들에 매핑이 될 수 있으며, DP2는 46부터 79까지의 RB들에 매핑될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 각 DP의 타입 정보(DP_Type), 균등 분할된 슬롯의 개수 (N_Slot)가 필요하며, 각 DP별 DP 스타트 어드레스 (start address) 정보 (DP_RB_St), 해당 신호 프레임에 매핑될 각 DP별 FEC 블록의 개수 정보(DP_N_Block), 및 첫 번째 RB내에 매핑된 FEC 블록의 스타트 어드레스 (start address) 정보(DP_FEC_St)등을 포함하는 시그널링 정보가 필요하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 시그널링 정보를 함께 전송할 수 있다.
도 26의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.
구체적으로, 도 26의 (b)는 DP0, DP1, DP2를 각각 분할(partition)한 후, N_Slot=1인 경우와 동일한 방법으로 각 슬롯마다 순차적으로 DP를 RB 단위로 매핑한 결과를 나타낸다. 도 26의 하단은 각 DP들의 RB들을 분할하기 위한 룰(rule)을 표현하는 수학식을 도시하고 있다. 도면에 도시된 수학식에서 각 파라미터 s, N_RB_DP, N_RB_DP(s)는 다음과 같이 정의될 수 있다.
s: 슬롯 인덱스(Slot index), s=0,1,2,..., N_Slot-1,
N_RB_DP: 한 개의 신호 프레임에 매핑될 DP의 RB들의 개수,
N_RB_DP(s): 슬롯 인덱스 s의 슬롯 내에 매핑될 DP의 RB들의 개수.
본 발명의 일 실시예에 따른 DP 0의 N_RB_DP=31이므로, 도 26에 도시된 수학식에 따르면 첫번째 슬롯 내에 매핑될 DP 0의 RB들의 개수는 N_RB_DP(0)=8, 두번째 슬롯 내에 매핑될 DP 0의 RB들의 개수는 N_RB_DP(1)=8, 세번째 슬롯 내에 매핑될 DP 0의 RB들의 개수는 N_RB_DP(2)=8 및 네번째 슬롯 내에 매핑될 DP 0의 RB들의 개수는 N_RB_DP(3)=7이 될 수 있다. 본 발명에서는 각 슬롯마다 분할되는 DP 0의 개수를 {8,8,8,7}로 표현할 수 있다.
동일한 방식으로 DP 1은 {4,4,4,3}으로, DP 2는 {9,9,8,8}로 각각 분할될 수 있다.
각 슬롯별로 분할된 DP들을 해당 슬롯 내에서 순차적으로 매핑될 수 있으며, 매핑 방식은 상술한 N_Slot=1인 경우와 동일하다. 이 경우, 모든 슬롯을 균등하게 채우기 위해서 해당 DP 마다 다른 DP의 RB가 적게 할당된 슬롯 중에서 슬롯 인덱스, s가 적은 슬롯부터 순차적으로 DP가 매핑될 수 있다.
본 발명의 일 실시예에 따른 DP1의 경우를 살펴보자. DP 0의 RB들은 s=0,1,2,3의 순으로 {8,8,8,7}로 분할되어 각 슬롯에 매핑되므로, 슬롯 인덱스 s=3 인 슬롯에 DP 0의 RB가 가장 적게 매핑되었음을 알 수 있다. 따라서 DP 1의 RB들은 s=3,0,1,2의 순으로 {4,4,4,3}으로 분할되어 각 슬롯에 매핑될 수 있다. 동일한 방식으로, DP 0 및 DP 1의 RB들은 슬롯 인덱스 s=2 및 3인 슬롯에 가장 적게 할당 되었으나, s=3인 경우가 더 적으므로 DP 2의 RB들은 s=2,3,0,1순으로 {9,9,8,8}으로 분할되어 각 슬롯에 매핑될 수 있다.
도 27은 본 발명의 또 다른 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 27은 상술한 타입 1 DP의 RB 매핑 어드레스를 그대로 적용한 경우의 실시예를 나타낸다. 도 27의 하단에는 상술한 RB 매핑 어드레스를 표현하는 수학식이 도시되어 있다. 도26에서 설명한 매핑 방법과 과정은 다르지만, 매핑 결과는 동일하므로 동일한 특성을 갖는 매핑이 가능하다. 도 27의 매핑 방식에 따르면 하나의 수학식으로도 N_Slot의 값에 관계없이 RB 매핑을 수행할 수 있다는 장점이 있다.
도 28은 본 발명의 또 다른 실시예에 따른 타입 1 DP의 RB 매핑을 나타낸 도면이다.
도 28의 (a)는 타입 1 DP 0, 1, 2가 한 개의 신호 프레임 내에서 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타내며, 도 28의 (b)는 타입 1 DP 0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.
도 28의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.
구체적으로, DP0은 주파수 축 방향으로 각 RB의 순서에 따라 RB에 매핑이 되며, 하나의 OFDM 심볼에 전부 매핑이 되면, 시간축상 다음에 위치하는 OFDM 심볼들에 주파수 축 방향으로 순차적으로 매핑될 수 있다. 따라서 DP0이 0부터 6까지의 RB들에 매핑이 되면, DP1은 연속적으로 7부터 11까지의 RB들에 매핑이 될 수 있으며, DP2는 12부터 17까지의 RB들에 매핑될 수 있다.
도 28의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.
도 28의 (b)는 도 26에서 설명한 각 DP들의 RB들을 분할하기 위한 룰에 따라 각 DP들의 RB들을 분할하여 매핑한 신호 프레임의 실시예들을 나타낸다. 구체적인 과정은 상술한 바와 동일하므로 생략한다.
도 29는 본 발명의 다른 실시예에 따른 타입 2 DP의 RB 매핑을 나타낸 도면이다.
도 26의 (a)는 타입 1 DP 0, 1, 2가 한 개의 신호 프레임 내에서 가용 가능한 RB들에 할당된 경우의 RB 매핑 순서를 나타내며, 도 26의 (b)는 타입 1 DP 0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 RB들에 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.
도 29의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.
타입 2 DP의 RB들은 해당 신호 프레임의 첫번째 주파수 끝까지 매핑된 이후에 다시 첫번째 OFDM 심볼의 두번째 주파수부터 순차적으로 매핑이 되므로 타임 다이버시티를 획득할 수 있다는 장점이 있다. 따라서 DP0이 시간축 상으로 0부터 19까지의 RB에 매핑이 된 뒤, 두번째 주파수의 20부터 30까지의 RB에 매핑이 되면 DP1은 동일한 방식으로 31부터 45까지의 RB들에 매핑이 될 수 있으며, DP2는 46부터 79까지의 RB들에 매핑될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 각 DP의 타입 정보(DP_Type), 균등 분할된 슬롯의 개수 (N_Slot)가 필요하며, 각 DP별 DP start address 정보 (DP_RB_St), 해당 신호 프레임에 매핑될 각 DP별 FEC 블록의 개수 정보(DP_N_Block), 및 첫 번째 RB내에 매핑된 FEC 블록의 start address 정보(DP_FEC_St)등을 포함하는 시그널링 정보가 필요하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 시그널링 정보를 함께 전송할 수 있다.
도 29의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.
도 29의 (b)의 첫번째 신호 프레임은 도 26에서 설명한 각 DP들의 RB들을 분할하기 위한 룰에 따라 RB 매핑을 수행한 결과를 나타내며, 도 29의 (b)의 두번째 신호 프레임은 상술한 타입 2 DP의 RB 매핑 어드레스를 그대로 적용한 경우의 RB 매핑을 수행한 결과를 나타낸다. 각 룰과 어드레스를 적용하는 경우, 매핑 방법과 과정은 다르지만, 매핑 결과는 동일하므로 동일한 특성을 갖는 매핑이 가능하다. 이 경우, 하나의 수학식으로도 N_Slot의 값에 관계없이 RB 매핑을 수행할 수 있다는 장점이 있다.
도 30은 본 발명의 또 다른 실시예에 따른 타입 2 DP의 RB 매핑을 나타낸 도면이다.
도 30의 (a)는 타입 2 DP 0, 1, 2가 한 개의 신호 프레임 내에서 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타내며, 도 30의 (b)는 타입 2 DP 0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.
도 30의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.
구체적으로, DP0은 시간 축 방향으로 각 RB의 순서에 따라 RB에 매핑이 될 수 있다. 따라서 DP0이 0부터 6까지의 RB들에 매핑이 되면, DP1은 연속적으로 7부터 11까지의 RB들에 매핑이 될 수 있으며, DP2는 12부터 17까지의 RB들에 매핑될 수 있다.
도 30의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB mapping 순서를 나타낸다.
도 30의 (b)는 도 26에서 설명한 각 DP들의 RB들을 분할하기 위한 룰에 따라 각 DP들의 RB들을 분할하여 매핑한 신호 프레임의 실시예들을 나타낸다. 구체적인 과정은 상술한 바와 동일하므로 생략한다.
도 31은 본 발명의 다른 실시예에 따른 타입 3 DP의 RB 매핑을 나타낸 도면이다.
도 31의 (a)는 타입 3 DP0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 RB들에 할당된 경우의 RB 매핑 순서를 나타내며, 도 31의 (b)는 타입 1 DP 0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 일부 RB들에 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.
도 31의 (a)는 N_Slot=4이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.
도 31의 (a)의 첫번째 신호 프레임은 상술한 타입 3 DP의 RB 매핑 어드레스를 그대로 적용한 경우의 실시예를 나타낸다. 도 31의 (a)의 두번째 신호 프레임은 해당 DP의 RB의 개수가 해당 슬롯을 초과한 경우, 슬롯 할당 순서를 변경하여 타임 다이버시티를 획득할 수 있는 경우의 실시예를 나타낸다. 구체적으로 도 31의 (a)의 두번째 신호 프레임은 도 31의 (a)의 첫번째 신호 프레임의 첫번째 슬롯에 할당된 DP0의 RB 개수가 초과된 경우, 나머지 DP0의 RB들을 세번째 슬롯에 할당한 경우의 실시예에 해당한다.
도 31의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.
또한, 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 각 DP의 타입 정보(DP_Type), 균등 분할된 슬롯의 개수 (N_Slot)가 필요하며, 각 DP별 DP start address 정보 (DP_RB_St), 해당 신호 프레임에 매핑될 각 DP별 FEC 블록의 개수 정보(DP_N_Block), 및 첫 번째 RB내에 매핑된 FEC 블록의 start address 정보(DP_FEC_St)등을 포함하는 시그널링 정보가 필요하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 시그널링 정보를 함께 전송할 수 있다.
도 32는 본 발명의 또 다른 실시예에 따른 타입 3 DP의 RB 매핑을 나타낸 도면이다.
도 32는 N_Slot=1이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑을 나타낸 도면이다. 도 32에 도시된 바와 같이, 각 DP의 RB들은 신호 프레임 내의 임의의 블록 단위로 매핑될 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 상술한 시그널링 정보 외에 추가적인 시그널링 정보가 필요하다.
따라서 본 발명에서는 각 DP의 DP end address 정보(DP_RB_Ed 정보)를 추가적으로 전송하는 것을 일 실시예로 할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 DP의 RB들을 임의 블록 단위로 매핑하고, 상술한 시그널링 정보를 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 시그널링 정보에 포함된 DP_RB_St 정보 및 DP_RB_Ed 정보를 이용하여, 임의의 블록 단위로 매핑된 해당 DP의 RB들을 디텍팅하여 디코딩을 수행할 수 있다. 이러한 방식을 이용하는 경우, 자유로운 RB 매핑이 가능하므로, 각 DP 별로 서로 다른 특성을 갖는 RB 매핑을 수행할 수 있다는 장점이 있다.
구체적으로, 도 32에 도시된 바와 같이, DP0의 RB들은 타입 2 DP와 같이 타임 다이버시티를 획득하기 위하여 시간축 방향으로 해당 블록 내에 매핑될 수 있으며, DP1의 RB들은 타입 1 DP와 같이 파워 세이빙 효과를 획득하기 위하여 주파수축 방향으로 해당 블록 내에 매핑될 수 있다. 또한 DP2의 RB들은 타입 3 DP와 같이 타입 다이버시티와 파워 세이빙을 고려하여 해당 블록 내에 매핑될 수 있다.
또한, DP1의 경우와 같이, RB들이 해당 블록 내에 전부 매핑되지 않는 경우라도, 상술한 DP_FEC_St 정보, DP_N_Block 정보, DP_RB_St 정보 및 DP_RB_Ed 정보 등의 시그널링 정보의 정보를 이용하면 방송 신호 수신 장치는 획득하고자 하는 RB들의 위치를 정확히 파악할 수 있으므로 효율적인 방송 신호 송수신이 가능하다.
도 33은 본 발명의 일 실시예에 따른 시그널링 정보를 나타낸 도면이다.
도 33은 상술한 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 나타낸 도면으로, PLS를 통한 시그널링(이하 PLS 시그널링이라 호칭한다) 또는 인밴드 시그널링을 통해 전송될 수 있다.
구체적으로, 도 33의 (a)는 PLS를 통해 전송되는 경우의 시그널링 정보(PLS 시그널링 필드, PLS signaling field)를 나타내며, 도 33의 (b)는 인밴드 시그널링(In-Band signaling field)을 통해 전송되는 경우의 시그널링 정보를 나타낸다.
도 33에 도시된 바와 같이, DP 타입에 따른 RB 매핑과 관련된 시그널링 정보는 N_Slot 정보, DP_Type 정보, DP_N_Block 정보, DP_RB_St 정보, DP_FEC_St 정보 및 DP_N_Block 정보를 포함할 수 있다.
PLS를 통해 전송되는 시그널링 정보와 인밴드 시그널링을 통해 전송되는 시그널링 정보는 동일하다. 하지만 PLS는 서비스 획득을 위하여 해당 신호 프레임에 포함된 모든 DP들의 정보를 포함하고 있으므로, N_Slot 정보 및 DP_Type 정보를 제외한 나머지 시그널링 정보는 각 DP에 관한 정보를 정의하기 위한 DP 루프 내에서 정의될 수 있다. 반면, 인밴드 시그널링은 해당 DP를 획득하기 위하여 사용되므로 각 DP를 통해 전송되어, 각 DP에 관한 정보를 정의하기 위한 DP 루프가 필요하지 않다는 차이가 있다. 이하 각 시그널링 정보를 간략히 설명한다.
N_Slot 정보: 한 개의 신호 프레임 내의 분할된 슬롯의 개수를 지시하기 위한 정보로서 2비트의 크기를 가질 수 있다. 본 발명의 일 실시예에 따른 슬롯의 개수는 1,2,4,8이 될 수 있다.
DP_Type 정보: DP의 타입을 지시하기 위한 정보로서, DP의 타입은 상술한 타입 1, 타입 2 및 타입 3 중 어느 하나가 될 수 있으며 설계자의 의도에 따라 타입의 확장이 가능하다. 3비트의 크기를 가질 수 있다.
DP_N_Block_Max 정보: 해당 DP의 FEC 블록의 최대값 또는 그에 준하는 값을 지시하는 정보로서 10비트의 크기를 가질 수 있다.
DP_RB_St 정보: 해당 DP의 첫 번째 RB 어드레스(address)를 지시하는 정보로서, RB의 어드레스는 각 RB 단위로 표현될 수 있다. 8비트의 크기를 가질 수 있다.
DP_FEC_St 정보: 신호 프레임에 매핑될 해당 DP의 FEC 블록의 첫번째 어드레스를 지시하는 정보로서, FEC 블록의 어드레스는 셀(cell)단위로 표현될 수 있다. 13비트의 크기를 가질 수 있다.
DP_N_Block 정보: 신호 프레임에 매핑될 해당 DP의 FEC 블록의 개수 또는 이에 준하는 값을 지시하는 정보로서, 10비트의 크기를 가질 수 있다.
상술한 시그널링 정보는 신호 프레임의 길이, 타임 인터리빙의 크기, RB의 크기 등을 고려하여 설계자의 의도에 따라 명칭, 크기 등이 변경될 수 있다.
상술한 바와 같이, PLS 시그널링과 인밴드 시그널링은 각 용도에 따른 차이가 있으므로 보다 효율적인 전송을 위해서 PLS 시그널링 및 인밴드 시그널링 각각에 대하여 다음과 같은 방법으로 시그널링 정보를 생략할 수도 있다.
첫째, PLS의 경우, 해당 신호 프레임에 포함된모든 DP의 정보를 포함하고 있다. 따라서, 각 DP들이DP0, DP1, DP2,... 식으로 순차적으로 해당 신호 프레임 내에 빠짐없이 매핑되는 경우, 방송 신호 수신 장치는 일정한 계산을 수행하여 DP_RB_St 정보를 획득할 수 있다. 이 경우, DP_RB_St 정보를 생략할 수 있다.
둘째, 인밴드 시그널링의 경우, 방송 신호 수신 장치는 해당 DP의 DP_N_Block 정보를 이용하여, 다음 신호 프레임의 신호 프레임의 DP_FEC_St 정보를 획득할 수 있다. 따라서 DP_FEC_St 정보를 생략할 수 있다.
셋째, 인밴드 시그널링의 경우, 해당 DP의 매핑에 영향을 주는 N_Slot 정보, DP_Type 정보, DP_N_Block_Max 정보의 변경이 있다면, 해당 정보의 변경 여부를 지시하는 1 bit 신호를 이용하거나, 이를 전송할 수 있다. 이 경우, 추가적인 N_Slot 정보, DP_Type 정보, DP_N_Block_Max 정보를 생략할 수 있다.
즉, PLS에서는 DP_RB_St 정보를 생략할 수 있으며, 인밴드 시그널링에서는 DP_RB_St 정보 및 DP_N_Block 정보를 제외한 나머지 시그널링 정보를 생략할 수도 있다. 이는 설계자의 의도에 따라 변경 가능하다.
도 34는 본 발명의 일 실시예에 따른 DP 개수에 따른 PLS의 비트 수를 도시한 그래프이다.
구체적으로, 도 34는 DP들의 개수가 증가함에 따라 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보가 PLS를 통해 전송되는 경우의 PLS 시그널링을 위한 비트수 즉, PLS 시그널링 비트수의 증가도를 도시한 그래프이다.
점선은 관련 모든 시그널링 정보를 전송하는 경우이고 (디폴트 시그널링, Default signaling), 실선은 상술한 일정 시그널링 정보를 생략하고 전송하는 경우 (이피션트 시그널링, Efficient signaling)를 의미한다. 또한 그래프의 가로축은 DP들의 개수를 의미하며, 새로축은 DP들의 개수 증가에 따른 PLS 시그널링을 위한 비트의 수를 나타낸다. 점선 및 실선의 경우 모두 DP들의 개수가 증가함에 따라 PLS 시그널링을 위한 비트의 수가 증함을 알 수 있다. 하지만 실선에 도시된 바와 같이, 일정 시그널링 정보를 생략하고 전송하면 PLS 시그널링을 위한 비트수의 증가도가 점선의 경우보다 낮아짐을 알 수 있다. 즉, 절약되는 비트의 개수가 선형적으로 증가함을 확인할 수 있다.
도 35는 본 발명의 일 실시예에 따른 DP의 디매핑 과정을 나타낸 도면이다.
도 35의 상단에 도시된 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 연속된 신호 프레임들(35000, 35100)을 전송할 수 있다. 각 신호 프레임의 구성은 상술한 바와 동일하다.
상술한 바와 같이, 방송 신호 송신 장치에서 RB를 기본단위로 각 타입에 따른 DP들을 해당 신호 프레임에 매핑하여 전송하는 경우, 방송 신호 수신 장치는 상술한 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 이용하여, 해당 DP를 획득할 수 있다.
상술한 바와 같이, DP 타입에 따른 RB 매핑과 관련된 시그널링 정보는 신호 프레임 내의 PLS(35010)를 통해 전송될 수도 있으며, 인밴드 시그널링(35020)을 통해 전송될 수도 있다. 도 35의 (a)는 PLS(35010)을 통해 전송되는 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 나타내며, 도 35의 (b)는 인밴드 시그널링(35020)을 통해 전송되는 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 나타낸다. 상술한 바와 같이 인밴드 시그널링(35020)은 해당 DP에 포함된 데이터와 같이 코딩, 모듈레이션, 타임인터리빙 등의 처리가 되므로 신호 프레임내의 데이터 심볼의 일부 영역에 포함되는 것으로 표시될 수 있다. 각 시그널링 정보에 대한 설명은 상술한 바와 동일하므로 생략한다.
도 35에 도시된 바와 같이 방송 신호 수신 장치는 PLS(35010)에 포함된 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 획득하여 해당 신호 프레임(35000)에 매핑된 DP들을 디매핑하여 획득할 수 있다. 또한, 방송 신호 수신 장치는 인밴드 시그널링(35020)을 통해 전송되는 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 획득하여 다음 신호 프레임(35100)에 포함된 DP들을 디매핑할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정에 대해 설명한다.
상술한 블록 인터리버(6200)는 신호 프레임의 단위가 되는 전송 블록내의 셀들을 인터리빙하여 추가적인 다이버시티 게인을 획득할 수 있다. 본 발명의 일 실시예에 따른 블록 인터리버(6200)는 프리퀀시 인터리버라고 호칭할 수 있으며 이는 설계자의 의도에 따라 변경 가능하다. 또한 블록 인터리버 (6200)는 상술한 페어 와이즈 샐 매핑이 수행된 경우, 입력 셀들에 대해서 연속된 두 개의 셀들을 하나의 단위로 처리하여 인터리빙을 수행할 수 있다. 이를 페어 와이즈 인터리빙이라 호칭할 수 있다. 따라서 블록 인터리버 (6200)는 두 개의 연속된 셀들의 단위로 출력할 수 있다. 이 경우 블록 인터리버(6200)은 두 개의 안테나 경로에 대해서 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.
본 발명에서는 블록 인터리버(6200)에서 수행되는 프리퀀시 인터리빙의 다른 실시예로서, 심볼 단위의 프리퀀시 인터리빙(symbol by symbol frequency interleaving)을 제안한다. 본 발명에서는 심볼 단위의 프리퀀시 인터리빙을 인터리빙이라고 호칭할 수 있다. 상술한 페어 와이즈 인터리빙과 달리, 본 발명의 일 실시예에 따른 프리퀀시 인터리빙은 하나의 OFDM 심볼을 서로 다른 인터리빙 방식을 적용하기 위한 시드(seed)로 설정할 수 있다. 이를 통해 페어 와이즈 인터리빙보다 증가된 프리퀀시 다이버시티를 획득할 수 있다.
상술한 프리퀀시 인터리빙을 구현하기 위하여 본 발명에서는 RPI (Relative Prime Interleaving) 방식을 이용하여 모 인터리빙 시드(mother interleaving seed)를 결정하고, 이후, 서브-인터리빙 시드(sub-interealving seed)를 생성하는 두 가지 방법들을 제안한다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 서브-인터리빙 시드를 생성하는 방법에 따라 싱글 메모리(single memory) 또는 더블 메모리(double memory)를 포함할 수 있다. 특히 싱글 메모리 또는 더블 메모리의 적용 여부는 RPI 방식의 이니셜 오프셋 값(initial-offset value)의 생성에 따라 결정될 수 있다.
또한, 싱글 메모리가 적용되는 서브-인터리빙 시드의 생성 방법은 방송 신호 수신 장치의 메모리 사용량을 현저히 감소시킬 수 있다는 장점이 있다. 또한 후술할 페어 와이즈 심볼 프리퀀시 인터리빙 및 디인터리빙 방법으로도 쉽게 확장 및 구현할 수 있다는 장점이 있다.
프리퀀시 인터리빙 및 프리퀀시 디인터리빙은 페어 와이즈가 적용되지 않는다는 점에서 페어 와이즈 심볼 프리쿼시 인터리빙 및 디인터리빙과 차이가 있다.
이하에서는 방송 신호 수신 장치에 싱글 메모리가 적용된 경우 및 더블 메모리가 적용된 경우로 나누어 프리퀀시 인터리빙 및 프리퀀시 디인터리빙과 페어 와이즈 심볼 프리쿼시 인터리빙 및 디인터리빙을 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리빙 및 프리퀀시 디인터리빙과 페어 와이즈 심볼 프리쿼시 인터리빙 및 디인터리빙은 다음의 표에 도시된 바와 같이 싱글 또는 더블 메모리 여부에 따라 제한된 FFT 모드가 적용되는 것을 일 실시예로 할 수 있다.
표 1
모드 프리퀀시인터리빙/프리퀀시 디인터리빙 페어 와이즈 심볼 프리퀀시 인터리빙/ 페어 와이즈 심볼 프리퀀시 디인터리빙
32K 싱글 메모리 싱글 메모리
1K/2K/4K/8K/16K 싱글 메모리 더블 메모리
본 발명의 일 실시예에 따른 방송 신호 수신 장치에 싱글 메모리가 적용된 경우, 상술한 프리퀀시 인터리빙은 다음과 같은 특징을 가질 수 있다.
첫째, RPI 방식을 사용하여 입력 심볼길이에 상관없이 모든 입력 셀을 고르게 인터리빙할 수 있다.
둘째, 매 심볼마다 적용되는 RPI의 이니셜 오프셋 값은 이전 심볼에 대한 RPI의 마지막 출력값에 따라 결정될 수 있다.
이에 따라 각 심볼마다 다른 프리퀀시 인터리빙을 간단하게 적용하기 위한 수학식은 다음과 같이 표현될 수 있다.
수학식 1
Figure PCTKR2014003165-appb-M000001
도 36은 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.
도 36은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에 싱글 메모리가 적용된 경우, 전체 심볼 개수가 10이고, 한 개의 심볼을 구성하는 셀들의 개수가 10이며, p는 3인 경우의 프리퀀시 인터리빙 과정을 나타낸다.
도 36의 (a)는 RPI 방식을 적용하여 각 심볼들을 인터리빙하기 위한 인터리빙 메모리 인덱스(interlealving memory index)를 생성하는 과정을 나타낸다. 인터리빙 메모리 인덱스에 표시된 숫자는 각 심볼에 포함된 셀들이 인터리빙되어 출력되는 순서를 나타낸다. 상술한 바와 같이 각 심볼의 마지막 출력 메모리 인덱스 값은 다음 심볼의 이니셜 오프셋 값으로 설정될 수 있다.
도 36의 (b)는 생성된 인터리빙 메모리 인덱스를 이용하여 각 심볼들을 인터리빙한 결과를 나타낸다.
도 37은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 개념도이다.
도 37은 방송 신호 수신 장치에 싱글 메모리가 적용된 경우의 프리퀀시 디인터리빙 과정을 도시한 도면으로, 한 개의 심볼을 구성하는 셀들의 개수가 10인 경우의 실시예를 나타낸다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치 (또는 프레임 파싱 모듈 또는 블록 디인터리버)는 상술한 프리퀀시 인터리빙 방식에 따라 인터리빙된 심볼들을 입력 순서대로 쓰는 과정(writing)을 통해 디인터리빙 메모리 인덱스에 생성하고, 다시 읽는 과정(reading)을 통해 디인터리빙된 심볼들을 출력할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 읽는 과정을 수행한 디인터리빙 메모리 인덱스에 쓰는 과정을 수행할 수 있다.
도 38은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.
도 38은 전체 심볼 개수가 10이고, 한 개의 심볼을 구성하는 셀들의 개수가 10이며, p는 3인 경우의 디인터리빙 과정을 나타낸다.
도 38의 (a)는 본 발명의 일 실시예에 따라 싱글 메모리에 인풋 되는 심볼들을 도시한 도면이다. 각 입력 심볼들은 도면에 도시된 값에 따라 싱글 메모리에 저장될 수 있다. 이 경우, 매 입력 심볼 마다 싱글 메모리에 저장된 값들은 이전 심볼에 대해 디인터리빙(reading)을 수행하면서 현재 입력되는 심볼의 셀들을 순차적으로 쓴 값들의 결과를 나타낸다.
도 38의 (b)는 디인터리빙 메모리 인덱스를 생성하는 과정을 나타낸 도면이다.
디인터리빙 메모리 인덱스는 싱글 메모리에 저장된 값들을 디인터리빙하기 위해 사용되는 인덱스로서, 디인터리빙 메모리 인덱스에 표시된 숫자는 각 심볼에 포함된 셀들이 디인터리빙되어 출력되는 순서를 나타낸다.
이하에서는 상술한 프리퀀시 디인터리빙 과정을 도면에 도시된 심볼들 중 #0 및 1 입력 심볼들을 중심으로 설명한다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 #0 입력 심볼을 싱글 메모리에 순차적으로 쓰는 과정을 수행한다. 이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 #0 입력 심볼을 디인터리빙하기 위하여 상술한 디인터리빙 메모리 인덱스를 생성할 수 있다. 이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 생성된 디인터리빙 메모리 인덱스에 따라 싱글 메모리에 쓰여진 (또는 저장된) #0 입력 심볼을 읽는 과정을 수행한다. 이미 읽힌 값들은 저장할 필요가 없기 때문에 새롭게 입력되는 #1 심볼을 다시 순차적으로 쓸 수 있다.
이후 #0 입력 심볼에 대해 읽는 과정과 #1 입력 심볼에 대해 쓰는 과정이 모두 완료되면, 쓰여진 #1 입력 심볼을 디인터리빙하기 위하여 디인터리빙 메모리 인덱스를 생성할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 사용하므로 방송 신호 송신 장치에서 적용한 매 심볼에 적용된 서브 인터리빙 시드를 사용하여 인터리빙을 수행할 수는 없다. 이후 입력되는 심볼들은 동일한 방식으로 디인터리빙 처리가 될 수 있다.
도 39는 본 발명의 일 실시예에 따른 디인터리빙 메모리 인덱스 생성 과정을 나타낸 도면이다.
특히 도 39는 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 싱글 메모리를 사용하므로 방송 신호 송신 장치에서 적용한 매 심볼에 적용된 서브 인터리빙 시드를 사용하여 인터리빙을 수행할 수는 없는 경우의 새로운 서브 인터리빙 시드를 발생하는 방법을 도시하고 있다. 도 39의 (a)는 #0 입력 심볼의 디인터리빙 메모리 인덱스와 인터리빙 메모리 인덱스의 관계를 수학식과 함께 나타낸 도면이다. 도 39의 (a)에 도시된 수학식에 따르면 #0 입력 심볼의 모 인터리빙 시드를 도출할 수 있다.
도 39의 (b)는 상술한 디인터리빙 메모리 인덱스의 생성과정을 수학식과 함께 나타낸 도면이다.
도 39의 (b)에 도시된 바와 같이 각 입력 심볼의 RPI 변수를 사용하는 것을 일 실시예로 할 수 있다. #0 입력 심볼의 디인터리빙 메모리 인덱스 생성과정은 generation은 방송 신호 송신 장치에서와 동일하게 RPI의 변수로서 p=3, I0=0을 사용하는 것을 일 실시예로 할 수 있다. #1 입력 심볼의 경우, RPI의 변수로서 p2=3x3, I0=1을 사용할 수 있으며, #2 입력 심볼의 경우, RPI의 변수로서 p3=3x3x3, I0=7을 사용하는 것을 일 실시예로 할 수 있다. 또한 #3 입력 심볼의 경우, RPI의 변수로서 p4=3x3x3x3, I0=4을 사용하는 것을 일 실시예로 할 수 있다.
즉, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 매 싱글 메모리에 저장되는 심볼들을 디인터리빙 하기 위하여, RPI의 p 값과 이니셜 오프셋 값을 매 심볼마다 변경하여 효과적으로 디인터리빙을 수행할 수 있다. 또한, 매 심볼에 사용되는 p 값은 p의 지수승으로 쉽게 도출할 수 있으며, 이니셜 오프셋 값들은 모 인터리빙 시드를 이용하여 순차적으로 획득할 수 있다. 이하 이니셜 오프셋 값을 도출하는 방법을 설명한다.
#0 입력 심볼에서 사용되는 이니셜 오프셋 값은 I0=0으로 정의하는 것을 일 실시예로 할 수 있다. #1 입력 심볼에서 사용되는 이니셜 오프셋 값은 I0=1이며, 이 값은 #0 입력 심볼에 대한 디인터리빙 메모리 인덱스 생성 과정에서 일곱 번째에 발생된
값과 동일하다. 즉, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 #0 입력 심볼에 대한 디인터리빙 메모리 인덱스를 생성하는 과정에서 상기 값을 저장하여 사용할 수 있다.
#2 입력 심볼에서 사용되는 이니셜 오프셋 값은 I0=7이고, 이 값은 #1 입력 심볼에 대한 디인터리빙 메모리 인덱스 생성과정에서 네 번째에 발생된 값과 동일하며, #3 입력 심볼에서 사용되는 이니셜 오프셋 값은 I0=4이고, 이 값은 #2 입력 심볼에 대한 디인터리빙 메모리 인덱스 생성 과정에서 첫 번째에 발생된 값과 동일하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 각 심볼에 사용될 이니셜 오프셋 값에 해당하는 값을 이전 심볼의 디인터리빙 메모리 인덱스를 생성하는 과정에서 저장하고 사용할 수 있다. 이 경우, 각 이니셜 오프셋 값에 해당 하는 값의 위치는 도 39의 (a)에 도시된 수학식으로부터 쉽게 유도될 수 있다.
결과적으로, 상술한 방법은 다음의 수학식으로 표현될 수 있다.
수학식 2
Figure PCTKR2014003165-appb-M000002
본 발명의 일 실시예에 따른 방송 신호 수신 장치에 더블 메모리가 적용된 경우, 상술한 프리퀀시 인터리빙은 다음과 같은 특징을 가질 수 있다.
첫째, RPI 방식을 사용하여 입력 심볼길이에 상관없이 모든 입력 셀을 고르게 인터리빙할 수 있다.
둘째, 매 심볼마다 적용되는 RPI의 이니셜 오프셋 값은 QP (quadratic polynomial) 또는 PP (primitive polynomial)를 사용하여 결정할 수 있다.
이에 따라 각 심볼마다 다른 인터리빙을 간단하게 적용하기 위한 수학식은 다음과 같이 표현될 수 있다.
수학식 3
Figure PCTKR2014003165-appb-M000003
도 40은 본 발명의 다른 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.
도 40은 전체 심볼 개수가 10이고, 한 개의 심볼을 구성하는 셀들의 개수가 10이며, p는 3인 경우의 인터리빙 메모리 인덱스 생성 과정을 나타낸다.
도 40은 RPI 방식을 적용하여 각 심볼들을 인터리빙하기 위한 인터리빙 메모리 인덱스를 생성하는 과정을 나타낸다
도면의 왼쪽 하단에 도시된 수학식을 이용하여, 각 심볼의 이니셜 오프셋 값을 결정할 수 있으며, 이에 따라 인터리빙 메모리 인덱스가 랜덤하게 생성될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치에 더블 메모리가 적용된 경우, 프리퀀시 디인터리빙 과정은 상술한 프리퀀시 인터리빙 과정의 역과정으로 처리될 수 있으며 다음의 수학식으로 표현될 수 있다.
수학식 4
Figure PCTKR2014003165-appb-M000004
본 발명의 일 실시예에 따른 방송 신호 수신 장치에 더블 메모리가 적용된 경우, 하나의 메모리는 입력 심볼을 읽는 과정을 수행하며, 동시에 나머지 메모리는 다음 입력 심볼을 쓰는 과정을 수행할 수 있다. 이러한 동작은 두 메모리에 대해 교차적으로 수행될 수 있다.
이하에서는 방송 신호 수신 장치에 싱글 메모리가 적용된 경우 및 더블 메모리가 적용된 경우로 나누어 상술한 페어 와이즈 심볼 프리퀀시 인터리빙을 설명한다.
페어 와이즈 심볼 프리퀀시 인터리빙은 상술한 프리퀀시 인터리빙과 동일하게 심볼 단위로 서로 다른 인터리빙을 수행하되, 각 심볼에 포함된 인접한 두 개의 셀들을 하나의 셀로 처리하는 인터리빙 방법을 의미한다.
또한, 페어 와이즈 심볼 프리퀀시 인터리빙은 두 개의 셀들을 하나의 셀로 처리하므로 상술한 프리퀀시 인터리빙과 비교할 경우, 인터리빙 메모리 인덱스를 생성하는 횟수가 절반으로 줄어들어 효율적인 인터리빙이 가능하다는 장점이 있다.
이하의 수학식은 싱글 메모리의 경우, 페어 와이즈 심볼 프리퀀시 인터리빙을 표현한 수학식이다. 페어 와이즈 심볼 프리퀀시 인터리빙을 표현한 수학식은 싱글 메모리의 경우 상술한 프리퀀시 인터리빙의 수학식에 셀의 개수를 2로 나눈 값이 반영된 것이다.
수학식 5
Figure PCTKR2014003165-appb-M000005
이하의 수학식은 싱글 메모리의 경우, 페어 와이즈 심볼 프리퀀시 디인터리빙을 표현한 수학식이다. 페어 와이즈 심볼 프리퀀시 디인터리빙을 표현한 수학식은 싱글 메모리의 경우 상술한 프리퀀시 디인터리빙의 수학식에 셀의 개수를 2로 나눈 값이 반영된 것이다.
수학식 6
Figure PCTKR2014003165-appb-M000006
이하의 수학식은 더블 메모리의 경우, 페어 와이즈 심볼 프리퀀시 인터리빙을 표현한 수학식이다. 페어 와이즈 심볼 프리퀀시 인터리빙을 표현한 수학식은 더블 메모리의 경우 상술한 프리퀀시 인터리빙의 수학식에 셀의 개수를 2로 나눈 값이 반영된 것이다.
수학식 7
Figure PCTKR2014003165-appb-M000007
이하의 수학식은 더블 메모리의 경우, 페어 와이즈 심볼 프리퀀시 디인터리빙을 표현한 수학식이다. 페어 와이즈 심볼 프리퀀시 디인터리빙을 표현한 수학식은 더블 메모리의 경우 상술한 프리퀀시 디인터리빙의 수학식에 셀의 개수를 2로 나눈 값이 반영된 것이다.
수학식 8
Figure PCTKR2014003165-appb-M000008
도 41은 본 발명의 일 실시예에 따른 방송 신호 송신 방법의 플로우 차트이다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치는 복수의 DP들을 통해 전송되는 DP 데이터를 FEC 인코딩할 수 있다(S41000). 상술한 바와 같이 각 DP는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송할 수 있다. 구체적인 인코딩 방법은 상술한 바와 같다.
이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 시그널링 데이터를 인코딩 할 수 있다(S41100). 본 발명의 일 실시예에 따른 시그널링 데이터는 PLS 정보를 포함할 수 있다. PLS 정보에 포함되는 구체적인 시그널링 정보는 상술한 바와 같다.
이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 인코딩된 DP 데이터를 인터리빙 할 수 있다(S41200). 상술한 바와 같이 DP 데이터는 각 DP 경로별로 처리될 수 있으며, 구체적인 인터리빙 방법은 상술한 바와 같다.
이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 인터리빙된 DP 데이터 및 인코딩된 시그널링 데이터를 매핑하여 적어도 하나 이상의 신호 프레임을 생성할 수 있다(S41300). 상술한 바와 같이, 각 경로로 처리된 DP 데이터는 신호 프레임의 데이터 심볼 영역에 매핑될 수 있으며, 시그널링 데이터는 데이터 심볼 영역의 앞에 매핑될 수 있다. 또한 상술한 바와 같이, DP 데이터는 각 DP의 타입에 따라 매핑될 수 있다. 구체적인 내용은 도 17에서 설명한 바와 같다. 또한, 본 발명의 일 실시예에 따른 시그널링 데이터는 각 DP의 타입을 지시하는 타입 정보를 포함할 수 있다. 구체적인 내용은 상술한 바와 같다.
이후 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 생성된 적어도 하나 이상의 신호 프레임을 OFDM 방식으로 변조할 수 있으며(S41400), 변조된 적어도 하나 이상의 신호 프레임을 포함하는 방송 신호를 전송할 수 있다(S41500).
도 42는 본 발명의 일 실시예에 따른 방송 신호 수신 방법의 플로우 차트이다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 적어도 하나 이상의 방송 신호를 수신할 수 있다(S42000).
이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 수신한 적어도 하나 이상의 방송 신호를 OFDM (Othogonal Frequency Division Multiplexing) 방식으로 복조할 수 있다(S42100). 구체적인 과정은 상술한 바와 같다.
이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 복조된 적어도 하나 이상의 방송 신호로부터 적어도 하나 이상의 신호 프레임을 획득할 수 있다(S42200). 상술한 바와 같이, 각 신호 프레임은 시그널링 데이터와 DP 데이터를 포함할 수 있으며, DP 데이터는 데이터 심볼 영역에 매핑될 수 있으며, 시그널링 데이터는 데이터 심볼 영역의 앞에 매핑될 수 있다. 또한 상술한 바와 같이, DP 데이터는 각 DP의 타입에 따라 매핑될 수 있다. 구체적인 내용은 도 17에서 설명한 바와 같다. 또한, 본 발명의 일 실시예에 따른 시그널링 데이터는 각 DP의 타입을 지시하는 타입 정보를 포함할 수 있다. 구체적인 내용은 상술한 바와 같다.
이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 시그널링 데이터를 디코딩할 수 있다(S42300). 이 경우, 방송 신호 수신 장치는 디코딩된 시그널링 데이터로부터 DP 타입 정보, 매핑 정보 등을 획득할 수 있다.
이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 DP 데이터를 인터리빙 하고(S42400), 디인터리빙된 DP 데이터를 디코딩하여 원하는 서비스 또는 서비스 컴포넌트를 획득할 수 있다(S42500). 상술한 바와 같이 각 DP 데이터는 해당 DP 경로를 통해 각각 처리 될 수 있으며 구체적인 처리 과정은 상술한 바와 같다.
전술한 바와 같이, 상기 발명의 실시를 위한 최선의 형태에서, 관련된 사항을 기술하였다.
전술한 바와 같이, 본 발명은 디지털 방송 송수신 장치 또는 시스템에 전체적으로 또는 부분적으로 적용될 수 있다.

Claims (24)

  1. 복수의 DP(Data Pipe)들을 통해 전송되는 DP 데이터를 FEC (Forward Error Correction) 인코딩하는 단계로서, 각 DP는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송하고;
    시그널링 데이터를 인코딩하는 단계;
    상기 인코딩된 DP 데이터를 인터리빙하는 단계;
    상기 인터리빙된 DP 데이터 및 상기 인코딩된 시그널링 데이터를 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 단계로서, 상기 인터리빙된 DP 데이터는 각 DP 데이터를 전송하는 DP의 타입에 따라 매핑되고, 상기 인코딩된 시그널링 데이터는 각 DP의 타입을 지시하는 타입 정보를 포함하고;
    상기 생성된 적어도 하나 이상의 신호 프레임을 OFDM (Orthogonal Frequency Division Multiplexing) 방식으로 변조하는 단계; 및
    상기 변조된 적어도 하나 이상의 신호 프레임을 포함하는 방송 신호를 전송하는 단계를 포함하는 방송 신호 송신 방법.
  2. 제 1 항에 있어서,
    상기 DP는 타입 1 DP 또는 타입 2 DP 중 어느 하나인 것을 포함하고,
    상기 인터리빙된 DP 데이터 및 상기 인코딩된 시그널링 데이터를 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 단계는, 상기 타입 1 DP를 통해 전송되는 DP 데이터를 TDM (Time Division Multiplexing) 방식으로 매핑하고, 상기 타입 2 DP를 통해 전송되는 DP 데이터를 FDM (Frequency Division Multiplexing) 방식으로 매핑하는 것을 포함하는 방송 신호 송신 방법.
  3. 제 2 항에 있어서,
    상기 시그널링 데이터는 각 DP 데이터가 매핑되는 첫번째 셀의 어드레스를 지시하는 어드레스 정보를 더 포함하는 방송 신호 송신 방법.
  4. 제 1 항에 있어서,
    상기 인터리빙된 DP 데이터는 데이터 매핑 유닛 단위로 매핑되는 것을 포함하는 방송 신호 송신 방법.
  5. 제 1 항에 있어서,
    상기 생성된 적어도 하나 이상의 신호 프레임에 포함된 데이터를 프리퀀시 인터리빙하는 단계를 더 포함하는 방송 신호 송신 방법.
  6. 제 5 항에 있어서, 상기 프리퀀시 인터리빙은 상기 생성된 적어도 하나 이상의 신호 프레임의 OFDM 심볼 단위마다 다른 인터리빙 방식을 적용하는 것을 포함하는 방송 신호 송신 방법.
  7. 복수의 DP (Data Pipe)를 통해 전송되는 DP 데이터를 FEC (Forward Error Correction) 인코딩하는 인코더로서, 각 DP는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송하고;
    시그널링 데이터를 인코딩하는 시그널링 인코더;
    상기 인코딩된 DP 데이터를 인터리빙하는 인터리버;
    상기 인터리빙된 DP 데이터 및 상기 인코딩된 시그널링 데이터를 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 프레임 빌더로서, 상기 인터리빙된 DP 데이터는 각 DP 데이터를 전송하는 DP의 타입에 따라 매핑되고, 상기 인코딩된 시그널링 데이터는 각 DP의 타입을 지시하는 타입 정보를 포함하고;
    상기 생성된 적어도 하나 이상의 신호 프레임을 OFDM (Orthogonal Frequency Division Multiplexing) 방식으로 변조하는 변조부; 및
    상기 변조된 적어도 하나 이상의 신호 프레임을 포함하는 방송 신호를 전송하는 전송부를 포함하는 방송 신호 송신 장치.
  8. 제 7 항에 있어서,
    상기 DP는 타입 1 DP 또는 타입 2 DP 중 어느 하나인 것을 포함하고,
    상기 인터리빙된 DP 데이터 및 상기 인코딩된 시그널링 데이터를 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 단계는, 상기 타입 1 DP를 통해 전송되는 DP 데이터를 TDM (Time Division Multiplexing) 방식으로 매핑하고, 상기 타입 2 DP를 통해 전송되는 DP 데이터를 FDM (Frequency Division Multiplexing) 방식으로 매핑하는 것을 포함하는 방송 신호 송신 장치.
  9. 제 8 항에 있어서,
    상기 시그널링 데이터는 각 DP 데이터가 매핑되는 첫번째 셀의 어드레스를 지시하는 어드레스 정보를 더 포함하는 방송 신호 송신 장치.
  10. 제 7 항에 있어서,
    상기 인터리빙된 DP 데이터는 데이터 매핑 유닛 단위로 매핑되는 것을 포함하는 방송 신호 송신 장치.
  11. 제 7 항에 있어서,
    상기 생성된 적어도 하나 이상의 신호 프레임에 포함된 데이터를 프리퀀시 인터리빙하는 프리퀀시 인터리버를 더 포함하는 방송 신호 송신 장치.
  12. 제 11 항에 있어서, 상기 프리퀀시 인터리빙은 상기 생성된 적어도 하나 이상의 신호 프레임의 OFDM 심볼 단위마다 다른 인터리빙 방식을 적용하는 것을 포함하는 방송 신호 송신 장치.
  13. 적어도 하나 이상의 방송 신호를 수신하는 단계;
    상기 수신한 적어도 하나 이상의 방송 신호를 OFDM (Orthogonal Frequency Division Multiplexing) 방식으로 복조하는 단계;
    상기 복조된 적어도 하나 이상의 방송 신호로부터 적어도 하나 이상의 신호 프레임을 획득하는 단계로서, 각 신호 프레임은 복수의 DP (Data Pipe) 들을 통해 전송되는 DP 데이터 및 시그널링 데이터를 매핑하여 생성되고, 상기 DP 데이터는 각 DP 데이터를 전송하는 DP의 타입에 따라 매핑되고, 상기 시그널링 데이터는 상기 DP의 타입을 지시하는 타입 정보를 포함하고;
    상기 시그널링 데이터를 디코딩하는 단계;
    상기 DP 데이터를 디인터리빙하는 단계; 및
    상기 디인터리빙된 DP 데이터를 디코딩하는 단계로서, 각 DP는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송하는 것을 포함하는 방송 신호 수신 방법.
  14. 제 13 항에 있어서,
    상기 DP는 타입 1 DP 또는 타입 2 DP 중 어느 하나인 것을 포함하고,
    상기 타입 1 DP를 통해 전송되는 DP 데이터는 TDM (Time Division Multiplexing) 방식으로 매핑되고, 상기 타입 2 DP를 통해 전송되는 DP 데이터는 FDM (Frequency Division Multiplexing) 방식으로 매핑되는 것을 포함하는 방송 신호 수신 방법.
  15. 제 14 항에 있어서,
    상기 시그널링 데이터는 각 DP 데이터가 매핑되는 첫번째 셀의 어드레스를 지시하는 어드레스 정보를 더 포함하는 방송 신호 수신 방법.
  16. 제 13 항에 있어서,
    상기 인터리빙된 DP 데이터는 데이터 매핑 유닛 단위로 매핑되는 것을 포함하는 방송 신호 수신 방법.
  17. 제 13 항에 있어서,
    상기 복조된 신호를 프리퀀시 디인터리빙하는 단계를 더 포함하는 방송 신호 수신 방법.
  18. 제 17 항에 있어서, 상기 프리퀀시 디인터리빙은 상기 복조된 신호의 OFDM 심볼 단위마다 다른 디인터리빙 방식을 적용하는 것을 포함하는 방송 신호 수신 방법.
  19. 적어도 하나 이상의 방송 신호를 수신하는 수신부;
    상기 수신한 적어도 하나 이상의 방송 신호를 OFDM (Orthogonal Frequency Division Multiplexing) 방식으로 복조하는 복조부;
    상기 복조한 적어도 하나 이상의 방송 신호로부터 적어도 하나 이상의 신호 프레임을 획득하는 프레임 파서로서, 각 신호 프레임은 복수의 DP (Data Pipe) 들을 통해 전송되는 DP 데이터 및 시그널링 데이터를 매핑하여 생성되고, 상기 DP 데이터는 각 DP 데이터를 전송하는 DP의 타입에 따라 매핑되고, 상기 시그널링 데이터는 상기 DP의 타입을 지시하는 타입 정보를 포함하고;
    상기 시그널링 데이터를 디코딩하는 시그널링 디코더;
    상기 DP 데이터를 디인터리빙하는 디인터리버; 및
    상기 디인터리빙된 DP 데이터를 디코딩하는 디코더로서, 각 DP는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송하는 것을 포함하는 방송 신호 수신 장치.
  20. 제 19 항에 있어서,
    상기 DP는 타입 1 DP 또는 타입 2 DP 중 어느 하나인 것을 포함하고,
    상기 타입 1 DP를 통해 전송되는 DP 데이터는 TDM (Time Division Multiplexing) 방식으로 매핑되고, 상기 타입 2 DP를 통해 전송되는 DP 데이터는 FDM (Frequency Division Multiplexing) 방식으로 매핑되는 것을 포함하는 방송 신호 수신 장치.
  21. 제 20 항에 있어서,
    상기 시그널링 데이터는 각 DP 데이터가 매핑되는 첫번째 셀의 어드레스를 지시하는 어드레스 정보를 더 포함하는 방송 신호 수신 장치.
  22. 제 19 항에 있어서,
    상기 인터리빙된 DP 데이터는 데이터 매핑 유닛 단위로 매핑되는 것을 포함하는 방송 신호 수신 장치.
  23. 제 19 항에 있어서,
    상기 복조된 신호를 프리퀀시 디인터리빙하는 프리퀀시 디인터리버를 더 포함하는 방송 신호 수신 장치.
  24. 제 23 항에 있어서, 상기 프리퀀시 디인터리버는 상기 복조된 신호의 OFDM 심볼 단위마다 다른 디인터리빙 방식을 적용하는 것을 포함하는 방송 신호 수신 장치.
PCT/KR2014/003165 2013-04-15 2014-04-14 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법 WO2014171673A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480021222.XA CN105122697B (zh) 2013-04-15 2014-04-14 广播信号传输装置、广播信号接收方法、广播信号传输方法和广播信号接收方法
KR1020157027182A KR20160012985A (ko) 2013-04-15 2014-04-14 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
EP14785146.3A EP2988510A4 (en) 2013-04-15 2014-04-14 METHOD FOR TRANSMITTING BROADCAST SIGNALS, METHOD FOR RECEIVING BROADCAST SIGNALS AND METHOD FOR SENDING BROADCAST SIGNALS AND DEVICE FOR RECEIVING BROADCAST SIGNALS
US14/782,913 US9860021B2 (en) 2013-04-15 2014-04-14 Broadcast signal transmitting device, broadcast signal receiving method, broadcast signal transmitting method and broadcast signal receiving method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361811813P 2013-04-15 2013-04-15
US61/811,813 2013-04-15
US201361839829P 2013-06-26 2013-06-26
US61/839,829 2013-06-26

Publications (2)

Publication Number Publication Date
WO2014171673A1 true WO2014171673A1 (ko) 2014-10-23
WO2014171673A9 WO2014171673A9 (ko) 2015-12-10

Family

ID=51731562

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/003165 WO2014171673A1 (ko) 2013-04-15 2014-04-14 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법

Country Status (5)

Country Link
US (1) US9860021B2 (ko)
EP (1) EP2988510A4 (ko)
KR (1) KR20160012985A (ko)
CN (1) CN105122697B (ko)
WO (1) WO2014171673A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080802A1 (ko) * 2014-11-20 2016-05-26 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016093468A1 (ko) * 2014-12-08 2016-06-16 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016111430A1 (ko) * 2015-01-05 2016-07-14 엘지전자(주) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016125970A1 (ko) * 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3242485A4 (en) 2014-12-31 2018-08-01 LG Electronics Inc. Apparatus for transmitting broadcasting signal, apparatus for receiving broadcasting signal, method for transmitting broadcasting signal, and method for receiving broadcasting signal
JP6502764B2 (ja) * 2015-02-10 2019-04-17 日本放送協会 送信装置、受信装置、及び半導体チップ
WO2017204377A1 (ko) * 2016-05-24 2017-11-30 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070043982A1 (en) * 2001-03-19 2007-02-22 Thangadurai Arivoli Interleaver, deinterleaver, interleaving method, and deinterleaving method for ofdm data
KR20080105934A (ko) * 2007-06-01 2008-12-04 삼성전자주식회사 가변적으로 부반송파 인터리빙된 ｏｆｄｍ 부반송파를송수신하는 ｏｆｄｍ 송수신 장치 및 그 방법
WO2011142564A2 (ko) * 2010-05-10 2011-11-17 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2012070837A2 (ko) * 2010-11-23 2012-05-31 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
US20130039397A1 (en) * 2010-03-08 2013-02-14 Sony Corporation Communications system using adaptive orthogonal frequency division multiplexing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885761B2 (en) * 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
KR100595208B1 (ko) * 2004-03-19 2006-07-03 엘지전자 주식회사 Ｄｍｂ 수신기 및 소비 전력 절감 방법
TW200607272A (en) * 2004-05-11 2006-02-16 Matsushita Electric Ind Co Ltd OFDM reception apparatus and method
JP5507813B2 (ja) * 2007-02-16 2014-05-28 パナソニック株式会社 送信装置及び受信装置
US8248910B2 (en) 2008-01-29 2012-08-21 Nokia Corporation Physical layer and data link layer signalling in digital video broadcast preamble symbols
PL2131540T3 (pl) * 2008-06-04 2013-12-31 Sony Corp Nowa struktura ramki dla systemów z wieloma nośnymi
WO2010095780A1 (en) * 2009-02-18 2010-08-26 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
MX2012009165A (es) * 2010-02-11 2012-10-03 Sony Corp Aparato y metodo de mapeado para transmision de datos en un sistema de difusion de portadoras multiples.
GB2478140A (en) * 2010-02-25 2011-08-31 Sony Corp Selective local data insertion using hierarchical modulation symbols on OFDM sub-carriers in DVB-NGH system
AU2011220004C1 (en) * 2010-02-25 2015-08-06 Sony Corporation Transmission apparatus and method for transmission of data in a multi-carrier broadcast system
CA2818852C (en) * 2010-04-01 2016-05-24 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, and broadcast signal transceiving method in a broadcast signal transceiving apparatus
EP2566156A4 (en) * 2010-04-28 2015-04-29 Lg Electronics Inc BROADCAST TRANSMITTER, BROADCAST RECEIVER AND METHOD FOR SENDING AND RECEIVING BROADCAST SIGNALS WITH DEVICES FOR TRANSMITTING AND RECEIVING BROADCAST SIGNALS
JP5578617B2 (ja) * 2010-10-18 2014-08-27 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、送信装置、受信方法および受信装置
US9112760B2 (en) * 2010-10-18 2015-08-18 Sony Corporation Transmitter and transmitting method for transmitting data via OFDM symbols in which the data is provided from a plurality of different data pipes
US9178745B2 (en) * 2011-02-04 2015-11-03 Marvell World Trade Ltd. Control mode PHY for WLAN
GB2488163A (en) * 2011-02-18 2012-08-22 Sony Corp Using Signal Parameter Estimation of a first signal type ( DVB-T2) to predict corresponding parameter values for a second signal type ( DVB-NGH)
JP5785881B2 (ja) * 2012-02-01 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
JP6402926B2 (ja) * 2012-12-07 2018-10-10 サン パテント トラスト 送信装置、送信方法、受信装置、受信方法、集積回路、及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070043982A1 (en) * 2001-03-19 2007-02-22 Thangadurai Arivoli Interleaver, deinterleaver, interleaving method, and deinterleaving method for ofdm data
KR20080105934A (ko) * 2007-06-01 2008-12-04 삼성전자주식회사 가변적으로 부반송파 인터리빙된 ｏｆｄｍ 부반송파를송수신하는 ｏｆｄｍ 송수신 장치 및 그 방법
US20130039397A1 (en) * 2010-03-08 2013-02-14 Sony Corporation Communications system using adaptive orthogonal frequency division multiplexing
WO2011142564A2 (ko) * 2010-05-10 2011-11-17 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2012070837A2 (ko) * 2010-11-23 2012-05-31 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2988510A4 *

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888916B2 (en) 2014-11-20 2024-01-30 Lg Electronics Inc. Broadcast signal tranmission device, broadcast signal reception device, broadcast signal tranmission method, and broadcast signal reception method
US11349895B2 (en) 2014-11-20 2022-05-31 Lg Electronics Inc. Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method
US10742705B2 (en) 2014-11-20 2020-08-11 Lg Electronics Inc. Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method
WO2016080802A1 (ko) * 2014-11-20 2016-05-26 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US9692558B2 (en) 2014-12-08 2017-06-27 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2016093468A1 (ko) * 2014-12-08 2016-06-16 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10367673B2 (en) 2014-12-08 2019-07-30 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9641288B2 (en) 2014-12-08 2017-05-02 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US10237108B2 (en) 2014-12-08 2019-03-19 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9866420B2 (en) 2014-12-08 2018-01-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP2017518676A (ja) * 2014-12-08 2017-07-06 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
KR102004835B1 (ko) 2015-01-05 2019-07-29 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10855507B2 (en) 2015-01-05 2020-12-01 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method
KR20170060037A (ko) * 2015-01-05 2017-05-31 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US9722846B2 (en) 2015-01-05 2017-08-01 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method
CN107113451A (zh) * 2015-01-05 2017-08-29 Lg 电子株式会社 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法
WO2016111430A1 (ko) * 2015-01-05 2016-07-14 엘지전자(주) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016111429A1 (ko) * 2015-01-05 2016-07-14 엘지전자(주) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US9674019B2 (en) 2015-01-05 2017-06-06 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method
CN112468263A (zh) * 2015-01-05 2021-03-09 Lg 电子株式会社 广播信号发送方法和装置以及广播信号接收方法和装置
KR101964653B1 (ko) 2015-01-05 2019-08-07 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN107113451B (zh) * 2015-01-05 2020-11-03 Lg 电子株式会社 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法
US10116480B2 (en) 2015-01-05 2018-10-30 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method
US10601625B2 (en) 2015-01-05 2020-03-24 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method
JP2019033492A (ja) * 2015-01-05 2019-02-28 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法
KR20170056603A (ko) * 2015-01-05 2017-05-23 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10263822B2 (en) 2015-01-05 2019-04-16 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method
US9602321B2 (en) 2015-01-05 2017-03-21 Lg Electronics Inc. Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method
US9667461B2 (en) 2015-02-06 2017-05-30 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2016125968A1 (ko) * 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
TWI687069B (zh) * 2015-02-06 2020-03-01 南韓商Ｌｇ電子股份有限公司 供傳遞廣播信號的裝置、供接收廣播信號的裝置、供傳遞廣播信號的方法、及供接收廣播信號的方法
US10158517B2 (en) 2015-02-06 2018-12-18 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2016125970A1 (ko) * 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10044545B2 (en) 2015-02-06 2018-08-07 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP2018509062A (ja) * 2015-02-06 2018-03-29 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法
US9917720B2 (en) 2015-02-06 2018-03-13 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9794100B2 (en) 2015-02-06 2017-10-17 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9787516B2 (en) 2015-02-06 2017-10-10 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals

Also Published As

Publication number Publication date
US9860021B2 (en) 2018-01-02
CN105122697B (zh) 2019-01-22
EP2988510A1 (en) 2016-02-24
WO2014171673A9 (ko) 2015-12-10
CN105122697A (zh) 2015-12-02
US20160036562A1 (en) 2016-02-04
EP2988510A4 (en) 2016-11-16
KR20160012985A (ko) 2016-02-03

Similar Documents

Publication Publication Date Title
WO2012070837A2 (ko) 방송 신호 송/수신기 및 방송 신호 송/수신 방법
WO2012067362A2 (ko) 방송 신호 송/수신기 및 방송 신호 송/수신 방법
WO2014204181A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2014112797A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2014112806A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2014112796A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015002449A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2014171673A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2014182135A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2015023150A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015005604A1 (ko) 방송신호 전송방법, 방송신호 수신방법, 방송신호 전송장치, 방송신호 수신장치
WO2014182038A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015020442A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015002415A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2011096768A2 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2014148785A1 (ko) 방송신호 전송방법, 방송신호 수신방법, 방송신호 전송장치, 방송신호 수신장치
WO2015023149A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015016528A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2014193160A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2015034298A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2011096759A2 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2015020476A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2011096765A2 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2011096762A2 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2015023148A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480021222.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14785146

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157027182

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14782913

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2014785146

Country of ref document: EP