WO2014171131A1 - Circuit analysis device, circuit analysis method, and recording medium - Google Patents

Circuit analysis device, circuit analysis method, and recording medium Download PDF

Info

Publication number
WO2014171131A1
WO2014171131A1 PCT/JP2014/002129 JP2014002129W WO2014171131A1 WO 2014171131 A1 WO2014171131 A1 WO 2014171131A1 JP 2014002129 W JP2014002129 W JP 2014002129W WO 2014171131 A1 WO2014171131 A1 WO 2014171131A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
information
model
analysis
condition
Prior art date
Application number
PCT/JP2014/002129
Other languages
French (fr)
Japanese (ja)
Inventor
学 楠本
雅寿 小川
石田　尚志
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Publication of WO2014171131A1 publication Critical patent/WO2014171131A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Provided is a technology with which it is possible to analyze a subject circuit by using electrical characteristics under a condition that has not been provided, when electrical characteristics under a number of predetermined conditions have been provided. This circuit analysis device is equipped with: a circuit information acquisition means that acquires circuit information, including information indicating the electrical characteristics of a circuit under each of multiple predetermined operating conditions (which are operating conditions for when the circuit operates), and acquires combination ratio information indicating a combination ratio when the information indicating the electrical characteristics under each of the operating conditions is combined; a condition-specific model generation means that, on the basis of the circuit information, uses the electrical characteristics under the relevant operating conditions to generate a condition-specific model (which is an analysis model used in analyzing the circuit) for each of the operating conditions; and a combined model generation means that generates a combined model (which is a combined analysis model) by combining the condition-specific models on the basis of the combination ratio information.

Description

回路解析装置、回路解析方法、および、記録媒体Circuit analysis apparatus, circuit analysis method, and recording medium
　本発明は、電子回路の動作をシミュレーションにより解析する技術に関する。 The present invention relates to a technique for analyzing the operation of an electronic circuit by simulation.
　近年、半導体技術の飛躍的な進歩によって、ＬＳＩ（Large Scale Integration）などを含む電子機器装置の高性能化及び高速動作化が進んでいる。そのため、電子機器装置の設計や検証などに要するコストも高騰化してきている。 In recent years, electronic devices including LSI (Large Scale Integration) have been improved in performance and speeded up due to dramatic progress in semiconductor technology. For this reason, the cost required for the design and verification of electronic device apparatuses is also rising.
　そこで、電子機器装置の設計や検証などに要するコストを低減させるために、設計の段階において、電子機器装置に含まれる電子回路の動作をシミュレーションにより解析することが盛んに行われている。このようなシミュレーションによる解析は、例えば、電子機器装置における電源の設計段階で行われる。これにより、電源の設計の良し悪しや問題点などを検証することができ、電源の設計コストを低減することができる。 Therefore, in order to reduce the cost required for the design and verification of the electronic device apparatus, the operation of the electronic circuit included in the electronic device apparatus is actively analyzed at the design stage. Such simulation analysis is performed, for example, at the power supply design stage in the electronic device. As a result, it is possible to verify whether the power supply design is good or bad, problems, etc., and to reduce the power supply design cost.
　電子回路の動作をシミュレーションにより解析する技術として、特許文献１に記載されたものがある。この関連技術は、電子回路における同時スイッチングノイズを解析する。同時スイッチングノイズは、ＬＳＩにおいて入出力回路の同時動作に伴い電源に大きな電流が流れることにより、電源電圧変動として発生する。同時スイッチングノイズは、信号波形の品質を劣化させ、誤動作や動作の遅延を引き起こす。したがって、この同時スイッチングノイズを解析するためには、入出力回路と電源回路とを同時に解析する必要がある。 There is a technique described in Patent Document 1 as a technique for analyzing the operation of an electronic circuit by simulation. This related technique analyzes simultaneous switching noise in electronic circuits. The simultaneous switching noise is generated as a power supply voltage fluctuation due to a large current flowing in the power supply accompanying the simultaneous operation of the input / output circuits in the LSI. Simultaneous switching noise degrades the quality of the signal waveform, causing malfunctions and operational delays. Therefore, in order to analyze the simultaneous switching noise, it is necessary to simultaneously analyze the input / output circuit and the power supply circuit.
　また、信号品質のシミュレーションのために、ＩＢＩＳ（Input/Output Buffer Information Specification）のようなＬＳＩの入出力の電気的特性を示す情報が提供されている。ＩＢＩＳモデルは、ＬＳＩに入出力される信号の立ち上がり／立ち下り波形などが記述された回路情報である。ＩＢＩＳモデルは、いくつかの条件における入出力信号の電気的特性を示す情報を含む。例えば、ＩＢＩＳモデルでは、上記電気的特性を示す値（例えば、電流値、電圧値等）が最大のとき、標準のとき、最小のときといった各条件における、入出力信号の変化の速さを示す上述の波形が記述される。これらの条件は、例えば、温度や電源電圧の高低に基づくものであってもよい。 For signal quality simulation, information indicating the input / output electrical characteristics of LSI such as IBIS (Input / Output Buffer Information Specification) is provided. The IBIS model is circuit information describing rising / falling waveforms of signals input to and output from an LSI. The IBIS model includes information indicating the electrical characteristics of input / output signals under several conditions. For example, in the IBIS model, the speed of change of input / output signals under each condition such as when the value indicating the electrical characteristics (for example, current value, voltage value, etc.) is maximum, standard, and minimum is indicated. The above waveform is described. These conditions may be based on, for example, the temperature or the power supply voltage.
　また、電子機器装置の動作を解析するシミュレータとして、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）やその互換シミュレータがよく知られている。ＳＰＩＣＥは、回路における各素子の接続関係やパラメータなどの回路情報を表すネットリストを用いて解析を行う。このようなネットリストに含まれる電気的特性を表す情報について、いくつかの条件における値がＬＳＩメーカ等により提供される場合がある。例えば、ネットリストに含まれるある素子のあるパラメータについて、製造バラつきなどに起因する最小値や最大値が与えられることがある。 Also, SPICE (Simulation Program with Integrated Circuit) and its compatible simulator are well known as simulators for analyzing the operation of electronic equipment. SPICE performs analysis using a net list representing circuit information such as connection relations and parameters of elements in a circuit. There are cases in which values under some conditions are provided by LSI manufacturers or the like for information representing electrical characteristics included in such a netlist. For example, a minimum value or a maximum value due to manufacturing variation or the like may be given for a certain parameter of an element included in the net list.
特開２０１１－２８６４４号公報JP 2011-28644 A
　しかしながら、特許文献１に記載された関連技術には、以下の課題がある。この関連技術では、解析対象について、ＩＢＩＳモデルやネットリスト等の回路情報を用いることが記載されている。上述のように、このような回路情報には、電気的特性を表す情報（値）が最大のとき、標準のとき、最小のときといった条件における、上記電気的特性を表す情報が含まれる。しかしながら、上記回路情報には、上記値が最大のときより小さく標準のときより大きいという条件などにおける、電気的特性を表す情報は含まれていない。したがって、回路情報に含まれていない条件における電気的特性に基づいてシミュレーションを行うことが難しいという課題があった。 However, the related technique described in Patent Document 1 has the following problems. In this related technology, it is described that circuit information such as an IBIS model or a net list is used for an analysis target. As described above, such circuit information includes information representing the electrical characteristics under conditions such as when the information (value) representing the electrical characteristics is maximum, standard, and minimum. However, the circuit information does not include information representing electrical characteristics under the condition that the value is smaller than the maximum value and larger than the standard value. Therefore, there is a problem that it is difficult to perform a simulation based on electrical characteristics under conditions that are not included in the circuit information.
　本発明は、上述の課題を解決するためになされたもので、対象回路に対し、予め定められたいくつかの条件における電気的特性が与えられたとき、与えられていない条件における電気的特性を用いた解析を行うことが可能な技術を提供することを目的とする。 The present invention has been made in order to solve the above-described problems. When electrical characteristics under some predetermined conditions are given to a target circuit, the electrical characteristics under conditions not given are obtained. An object is to provide a technique capable of performing the analysis used.
　本発明の一態様に係る回路解析装置は、回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報と、夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報とを取得する回路情報取得手段と、前記回路情報に基づいて、前記動作条件毎に、該動作条件における電気的特性を用いて、前記回路の解析に使用する解析モデルである条件別モデルを生成する条件別モデル生成手段と、前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデルである合成モデルを生成する合成モデル生成手段と、を備える。 A circuit analysis device according to an aspect of the present invention is circuit information including information representing electrical characteristics of the circuit under each of a plurality of predetermined operating conditions, which are operating conditions when the circuit operates. Circuit information acquisition means for acquiring a combination ratio information indicating a combination ratio when combining the information indicating the electrical characteristics in each of the operation conditions; and for each operation condition based on the circuit information, the operation By using the electrical characteristics in the conditions, and by combining the condition-specific model generation means for generating a condition-specific model that is an analysis model used for the analysis of the circuit based on the combination ratio information, Synthesis model generation means for generating a synthesis model which is a synthesized analysis model.
　また、本発明の一態様に係る回路解析方法は、回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報と、夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報とを取得し、前記回路情報に基づいて、前記動作条件毎に、該動作条件における電気的特性を用いて、前記回路の解析に使用する解析モデルである条件別モデルを生成し、前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデルである合成モデルを生成する。 The circuit analysis method according to one embodiment of the present invention includes circuit information including information indicating electrical characteristics of the circuit under each of a plurality of predetermined operating conditions, which are operating conditions when the circuit operates. And synthesis ratio information representing a synthesis ratio when synthesizing information representing the electrical characteristics in each of the operating conditions, and for each operating condition based on the circuit information, A synthesis model that is a synthesized analysis model by generating a condition-specific model that is an analysis model used for the analysis of the circuit using a characteristic, and synthesizing each of the condition-specific models based on the synthesis ratio information Is generated.
　また、本発明の一態様に係るコンピュータで読み取り可能な記録媒体は、回路解析装置を含むコンピュータ装置に、回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報と、夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報とを取得する回路情報取得ステップと、前記回路情報に基づいて、前記動作条件毎に、該動作条件における電気的特性を用いて、前記回路の解析に使用する解析モデルである条件別モデルを生成する条件別モデル生成ステップと、前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデルである合成モデルを生成する合成モデル生成ステップと、を実行させるコンピュータ・プログラムを記録する。 In addition, a computer-readable recording medium according to one embodiment of the present invention is an operating condition when a circuit operates on a computer apparatus including a circuit analysis apparatus, and each of a plurality of predetermined operating conditions. Circuit information acquisition step for acquiring circuit information including information indicating the electrical characteristics of the circuit and synthesis ratio information indicating a synthesis ratio when the information indicating the electrical characteristics in each of the operating conditions is synthesized; Based on the circuit information, for each of the operating conditions, using the electrical characteristics in the operating conditions, a conditional model generation step for generating a conditional model that is an analysis model used for the analysis of the circuit; A synthesis model generation step of generating a synthesis model, which is a synthesized analysis model, by synthesizing a condition-specific model based on the synthesis ratio information; To record a computer program that.
　本発明によれば、対象回路に対し、予め定められたいくつかの条件における電気的特性が与えられたとき、与えられていない条件における電気的特性を用いた解析を行うことが可能な技術を提供することができる。 According to the present invention, when a target circuit is given electrical characteristics under some predetermined conditions, a technique capable of performing analysis using the electrical characteristics under conditions that are not given. Can be provided.
本発明の第１の実施の形態に係る回路解析装置の構成の一例を示す機能ブロック図である。It is a functional block diagram which shows an example of a structure of the circuit analysis apparatus which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る回路解析装置のハードウェア構成図である。It is a hardware block diagram of the circuit analysis apparatus which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態における合成モデルの一例を模式的に説明する図である。It is a figure which illustrates typically an example of the synthetic | combination model in the 1st Embodiment of this invention. 本発明の第１の実施の形態における合成モデルの他の一例を模式的に説明する図である。It is a figure which illustrates typically another example of the synthetic | combination model in the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る回路解析装置の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of the circuit analysis apparatus which concerns on the 1st Embodiment of this invention. 本発明の第２の実施の形態に係る回路解析装置の機能ブロック図である。It is a functional block diagram of a circuit analysis device concerning a 2nd embodiment of the present invention. 本発明の第２の実施の形態に係る回路解析装置の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of the circuit analysis apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係る回路解析装置の機能ブロック図である。It is a functional block diagram of a circuit analysis device concerning a 3rd embodiment of the present invention. 本発明の第３の実施の形態に係る回路解析装置の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of the circuit analysis apparatus which concerns on the 3rd Embodiment of this invention.
　以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
　（第１の実施の形態）
　本発明の第１の実施の形態に係る回路解析装置１の機能ブロック構成を図１に示す。図１において、回路解析装置１は、回路情報取得部１１と、条件別モデル生成部１２と、合成モデル生成部１３とを含む。ここで、回路解析装置１は、図２に示すように、ＣＰＵ（Central Processing Unit）１００１と、ＲＡＭ（Random Access Memory）１００２と、ＲＯＭ（Read Only Memory）１００３と、ハードディスク等の記憶装置１００４と、入力装置１００５と、出力装置１００６とを含むコンピュータ装置によって構成可能である。この場合、回路情報取得部１１は、入力装置１００５と、ＲＯＭ１００３および記憶装置１００４に記憶されたコンピュータ・プログラムおよび各種データをＲＡＭ１００２に読み込んで実行するＣＰＵ１００１とによって構成される。また、条件別モデル生成部１２は、ＲＯＭ１００３および記憶装置１００４に記憶されたコンピュータ・プログラムおよび各種データをＲＡＭ１００２に読み込んで実行するＣＰＵ１００１によって構成される。また、合成モデル生成部１３は、出力装置１００６と、ＲＯＭ１００３および記憶装置１００４に記憶されたコンピュータ・プログラムおよび各種データをＲＡＭ１００２に読み込んで実行するＣＰＵ１００１とによって構成される。なお、回路解析装置１およびその各機能ブロックを構成するハードウェア構成は、上述の構成に限定されない。 (First embodiment)
FIG. 1 shows a functional block configuration of the circuit analysis apparatus 1 according to the first embodiment of the present invention. In FIG. 1, the circuit analysis device 1 includes a circuit information acquisition unit 11, a model-by-condition generation unit 12, and a synthesis model generation unit 13. Here, as shown in FIG. 2, the circuit analysis apparatus 1 includes a CPU (Central Processing Unit) 1001, a RAM (Random Access Memory) 1002, a ROM (Read Only Memory) 1003, and a storage device 1004 such as a hard disk. , And a computer device including an input device 1005 and an output device 1006. In this case, the circuit information acquisition unit 11 includes an input device 1005 and a CPU 1001 that reads a computer program and various data stored in the ROM 1003 and the storage device 1004 into the RAM 1002 and executes them. The condition-specific model generation unit 12 includes a CPU 1001 that reads a computer program and various data stored in the ROM 1003 and the storage device 1004 into the RAM 1002 and executes them. The synthetic model generation unit 13 includes an output device 1006 and a CPU 1001 that reads a computer program and various data stored in the ROM 1003 and the storage device 1004 into the RAM 1002 and executes them. In addition, the hardware configuration which comprises the circuit analysis apparatus 1 and each function block is not limited to the above-mentioned configuration.
　回路情報取得部１１は、回路情報および合成比情報を取得する。回路情報取得部１１は、例えば、入力装置１００５を介してこれらの情報を取得してもよい。 The circuit information acquisition unit 11 acquires circuit information and synthesis ratio information. The circuit information acquisition unit 11 may acquire such information via the input device 1005, for example.
　ここで、回路情報は、動作解析の対象となる回路、すなわち対象回路を表す情報である。回路情報には、１つ以上の条件の夫々における電気的特性を表す情報が含まれる。上記１つ以上の条件とは、例えば、温度や電源電圧の高低に基づいて設定される、上記電気的特性を表す情報（値）が最大のとき、標準のとき、最小のとき、という動作条件である。また、上記条件の他の一例としては、製造バラつきなどに起因する、上記電気的特性を表す情報が最大のときまたは最小のとき等が挙げられる。その他、上記条件は、回路や部品の電気的特性に関する各種条件であってもよい。 Here, the circuit information is information representing a circuit to be subjected to operation analysis, that is, a target circuit. The circuit information includes information representing electrical characteristics under each of one or more conditions. The one or more conditions are, for example, operating conditions that are set based on the temperature and the level of the power supply voltage, and when the information (value) indicating the electrical characteristics is maximum, standard, and minimum. It is. Another example of the above conditions is when the information indicating the electrical characteristics is maximum or minimum due to manufacturing variation or the like. In addition, the above conditions may be various conditions relating to electrical characteristics of circuits and components.
　回路情報は、例えば、対象回路に関するＩＢＩＳモデルであってもよい。この場合、回路情報には、電気的特性を表す値が最大のとき、標準のとき、最小のときといった、各条件における入出力信号の電気的特性を表す情報が含まれる。また、回路情報は、対象回路に関するトランジスタレベルの情報であってもよい。この場合、回路情報は、能動部品（トランジスタまたはダイオードなど）のパラメータ、受動部品（キャパシタ、抵抗またはインダクタなど）のパラメータ、回路の動作を模擬したテーブルデータ、それら部品の接続情報などの各種情報を含む。そして、この場合、回路情報は、部品のパラメータについて、その最大または最小の値を含んでいてもよい。この場合、回路情報は、上記部品のパラメータの値が最大のとき、または、最小のとき、といった条件における、当該パラメータの値（すなわち、部品のパラメータの最大値または最小値）を、各条件における電気的特性を表す情報として含んでいるといえる。 The circuit information may be, for example, an IBIS model related to the target circuit. In this case, the circuit information includes information representing the electrical characteristics of the input / output signals under each condition, such as when the value representing the electrical characteristics is maximum, standard, and minimum. The circuit information may be transistor level information related to the target circuit. In this case, circuit information includes various information such as parameters of active components (such as transistors or diodes), parameters of passive components (such as capacitors, resistors, or inductors), table data that simulates circuit operation, and connection information of these components. Including. In this case, the circuit information may include the maximum or minimum value of the component parameter. In this case, the circuit information includes the value of the parameter (that is, the maximum value or the minimum value of the component parameter) under the condition such as when the value of the parameter of the component is maximum or minimum. It can be said that it is included as information representing electrical characteristics.
　なお、本実施の形態においては、電気的特性を表す値が最大であるという条件のことを、「最大の条件」とも呼ぶ。同様に、電気的特性を表す値が標準値であるという条件のことを、「標準の条件」とも呼び、電気的特性を表す値が最小であるという条件のことを、「最小の条件」とも呼ぶ。また、最大の条件、標準の条件、最小の条件を、回路が動作する際の動作条件とも呼ぶ。 In the present embodiment, the condition that the value representing the electrical characteristics is maximum is also referred to as “maximum condition”. Similarly, a condition that a value representing an electrical characteristic is a standard value is also referred to as a “standard condition”, and a condition that a value representing an electrical characteristic is a minimum is also referred to as a “minimum condition”. Call. The maximum condition, the standard condition, and the minimum condition are also referred to as operation conditions when the circuit operates.
　合成比情報とは、回路情報に含まれる、各条件における電気的特性を表す値（例えば、電流値等）の入出力を合成する比を表す情報である。例えば、合成比情報は、回路情報に含まれる電気的特性を表す値に対応する動作条件（例えば、電流が最大のとき、という動作条件）ではない条件（他の条件、回路情報に含まれない条件とも呼ぶ）を、算出するための各条件の比率を表すものであってもよい。例えば、（１）最大の条件での回路情報で示される対象回路の、電気的特性を表す値より低く、（２）標準の条件での回路情報で示される対象回路の、電気的特性を表す値よりも高い、という条件は、最大の条件下における入出力値と標準の条件下における入出力値とを任意の比率で合成することにより算出される。この場合、所望の条件を算出可能な比率が合成比情報として採用される。 The synthesis ratio information is information representing a ratio for synthesizing input / output of values (for example, current values) representing electric characteristics under each condition included in the circuit information. For example, the synthesis ratio information is not included in conditions (other conditions and circuit information) that are not operating conditions (for example, operating conditions such as when the current is maximum) corresponding to values representing electrical characteristics included in the circuit information. (Also referred to as conditions) may represent the ratio of each condition for calculation. For example, (1) lower than the value representing the electrical characteristics of the target circuit indicated by the circuit information under the maximum conditions, and (2) representing the electrical characteristics of the target circuit indicated by the circuit information under the standard conditions. The condition of higher than the value is calculated by combining the input / output value under the maximum condition and the input / output value under the standard condition at an arbitrary ratio. In this case, a ratio capable of calculating a desired condition is adopted as the synthesis ratio information.
　あるいは、合成比情報は、回路情報で示される回路を複数個含む対象回路において、各条件が適用される回路の構成比を表す情報であってもよい。例えば、対象回路に、回路情報で示される回路が５つ含まれ、そのうち３つに、最大の条件である電気的特性が適用され、２つに最小の条件の電気的特性が適用される場合を考える。この場合、各条件が適用される回路の構成比である「最大３：最小２」を表す情報が、合成比情報として採用される。 Alternatively, the synthesis ratio information may be information representing a configuration ratio of a circuit to which each condition is applied in a target circuit including a plurality of circuits indicated by the circuit information. For example, the target circuit includes five circuits indicated by circuit information, three of which have the maximum electrical characteristics and two have the minimum electrical characteristics. think of. In this case, information representing “maximum 3: minimum 2”, which is the configuration ratio of the circuit to which each condition is applied, is employed as the synthesis ratio information.
　なお、回路情報取得部１１は、合成比情報として、合成比そのものを表す情報を取得してもよいし、合成比を導出可能な情報を取得してもよい。例えば、回路情報取得部１１は、合成比情報として、回路情報に含まれない所望の条件を表す情報を取得してもよい。この場合、回路情報取得部１１は、回路情報に含まれる各条件に基づいて、所望の条件を算出するための合成比を導出してもよい。また、例えば、回路情報取得部１１は、合成比情報として、対象回路に含まれる回路のうち各条件が適用される回路の数を表す情報を取得してもよい。この場合、回路情報取得部１１は、回路数から構成比を導出し合成比とすればよい。 Note that the circuit information acquisition unit 11 may acquire information representing the synthesis ratio itself as the synthesis ratio information, or may acquire information from which the synthesis ratio can be derived. For example, the circuit information acquisition unit 11 may acquire information representing a desired condition not included in the circuit information as the synthesis ratio information. In this case, the circuit information acquisition unit 11 may derive a synthesis ratio for calculating a desired condition based on each condition included in the circuit information. For example, the circuit information acquisition unit 11 may acquire information indicating the number of circuits to which each condition is applied among the circuits included in the target circuit as the synthesis ratio information. In this case, the circuit information acquisition unit 11 may derive the composition ratio from the number of circuits to obtain a composition ratio.
　条件別モデル生成部１２は、回路情報取得部１１によって取得された回路情報に基づいて、条件毎に該条件における電気的特性を用いて解析モデル（条件別モデル）を生成する。このとき、条件別モデル生成部１２は、条件別モデルを、回路の解析を行うシミュレータに入力可能な形式で生成する。例えば、条件別モデルは、ＳＰＩＣＥなどのシミュレータに入力可能な形式や、ＩＢＩＳを用いて解析を行う伝送線路シミュレータに入力可能な形式であってもよい。あるいは、条件別モデルは、有限要素法、ＦＤＴＤ法（Finite-difference time-domain method）、またはモーメント法などを用いた電磁界シミュレータに入力可能な形式であってもよい。なお、条件別モデル生成部１２は、合成比情報の示す合成比が０の条件（合成しない条件）については解析モデルを生成しなくてよい。 The condition-specific model generation unit 12 generates an analysis model (condition-specific model) using the electrical characteristics under the conditions for each condition based on the circuit information acquired by the circuit information acquisition unit 11. At this time, the condition-specific model generation unit 12 generates the condition-specific model in a format that can be input to a simulator that performs circuit analysis. For example, the condition-specific model may be in a format that can be input to a simulator such as SPICE or a format that can be input to a transmission line simulator that performs analysis using IBIS. Alternatively, the conditional model may be in a format that can be input to an electromagnetic field simulator using a finite element method, an FDTD method (Finite-differenceertime-domain method), a moment method, or the like. The condition-specific model generation unit 12 does not have to generate an analysis model for a condition in which the combination ratio indicated by the combination ratio information is 0 (a condition for not combining).
　合成モデル生成部１３は、各条件別モデルを、合成比情報に基づき合成することにより、合成された解析モデル（合成モデル）を生成し、出力する。 The synthesized model generation unit 13 generates and outputs a synthesized analysis model (synthesized model) by synthesizing each condition-based model based on the synthesis ratio information.
　例えば、合成モデル生成部１３は、各条件別モデルを合成比情報に基づくインピーダンスで並列または直列に接続する接続用の解析モデル（接続用モデル）を生成してもよい。この場合、合成モデル生成部１３は、各条件別モデルおよび接続用モデルからなる合成モデルを出力すればよい。 For example, the synthesis model generation unit 13 may generate an analysis model (connection model) for connection in which each condition model is connected in parallel or in series with impedance based on the synthesis ratio information. In this case, the synthesized model generation unit 13 may output a synthesized model composed of each condition model and a connection model.
　例えば、各条件別モデルを並列に接続する場合について、図３を参照して説明する。この場合、合成モデル生成部１３は、条件別モデル１（回路１０１）および条件別モデル２（回路１０２）からの電流をそれぞれ合成比率倍して接続用モデル１０３の入出力に流し、接続用モデル１０３の入出力からの電圧を１倍して条件別モデル１および２にそれぞれ掛けるよう接続した接続用モデル１０３を生成する。合成比率とは、「その条件に設定された合成比の値」／「合成対象となる各条件に設定された合成比の値の合計」である。ここで、“／”は除算を示す。 For example, a case where the models according to conditions are connected in parallel will be described with reference to FIG. In this case, the synthesis model generation unit 13 multiplies the currents from the condition-specific model 1 (circuit 101) and the condition-specific model 2 (circuit 102), respectively, to the input / output of the connection model 103, thereby connecting the connection model 103. A connection model 103 is generated in which the voltage from the input / output 103 is multiplied by 1 and applied to the condition-based models 1 and 2 respectively. The composition ratio is “the value of the composition ratio set for the condition” / “the sum of the values of the composition ratio set for each condition to be combined”. Here, “/” indicates division.
　このように各条件別モデルを並列に接続した合成モデルは、例えば、回路情報の示す対象回路が電流源として動作する場合のモデルとして適している。また、このような並列の合成モデルは、解析の対象回路に、回路情報の示す回路が複数個並列に接続されて含まれる場合のモデルにもなる。ただし、この場合、合成モデル生成部１３は、各条件別モデルからの電流を、回路の全体数の合成比率倍して接続用モデルの入出力に流すよう接続用モデルを生成する。すなわち、この場合、図３では、接続用モデル１０３において、条件別モデル１および２からの各電流は、「その条件に設定された合成比の値」／「合成対象となる各条件に設定された合成比の値の合計」×「回路の全体数」倍されるよう入出力に接続される。 Thus, a synthesis model in which models according to conditions are connected in parallel is suitable, for example, as a model when a target circuit indicated by circuit information operates as a current source. Such a parallel synthesis model is also a model in a case where a plurality of circuits indicated by circuit information are connected in parallel to the analysis target circuit. However, in this case, the combined model generation unit 13 generates a connection model so that the current from each model according to the condition is multiplied by the combined ratio of the total number of circuits and flows to the input / output of the connection model. That is, in this case, in FIG. 3, in the connection model 103, the currents from the models 1 and 2 by condition are set to “the value of the synthesis ratio set for the condition” / “each condition to be synthesized. In other words, it is connected to the input / output so as to be multiplied by “the total value of the synthesis ratio” × “the total number of circuits”.
　また、各条件別モデルを直列に接続する場合について、図４を参照して説明する。この場合、合成モデル生成部１３は、条件別モデル１（回路１０１）および条件別モデル２（回路１０２）からの電圧をそれぞれ合成比率倍して接続用モデル１０４の入出力に直列に接続していき、接続用モデル１０４の入出力からの電流を１倍で条件別モデル１および２に流すよう接続した接続用モデル１０４を生成する。 Also, the case of connecting the models according to conditions in series will be described with reference to FIG. In this case, the synthesized model generation unit 13 multiplies the voltages from the conditional model 1 (circuit 101) and the conditional model 2 (circuit 102), respectively, and connects them in series to the input / output of the connection model 104. Then, the connection model 104 is generated so that the current from the input and output of the connection model 104 flows to the condition- specific models 1 and 2 by a factor of 1.
　このように各条件別モデルを直列に接続した合成モデルは、例えば、回路情報の示す対象回路が電圧源として動作する場合のモデルとして適している。また、このような直列のモデルは、解析の対象回路に、回路情報の示す回路が複数個直列に接続されて含まれる場合のモデルにもなる。ただし、この場合、合成モデル生成部１３は、各条件別モデルからの電圧を、回路の全体数の合成比率倍して接続用モデルの入出力に直列に接続する。すなわち、この場合、図４では、接続用モデル１０４において、条件別モデル１および２からの各電圧は、「その条件に設定された合成比の値」／「合成対象となる各条件に設定された合成比の値の合計」×「回路の全体数」倍されるよう入出力に接続される。 The combined model in which the models according to the conditions are connected in series in this way is suitable as a model when the target circuit indicated by the circuit information operates as a voltage source, for example. Such a serial model is also a model in a case where a plurality of circuits indicated by circuit information are included in the analysis target circuit in series. However, in this case, the synthesis model generation unit 13 multiplies the voltage from each condition model by the synthesis ratio of the total number of circuits and connects it in series to the input / output of the connection model. That is, in this case, in FIG. 4, in the connection model 104, each voltage from the models 1 and 2 according to the condition is set to “the value of the synthesis ratio set for the condition” / “each condition to be synthesized. In other words, it is connected to the input / output so as to be multiplied by “the total value of the synthesis ratio” × “the total number of circuits”.
　なお、図３および図４には、２つの条件別モデル１および２を示したが、本発明において接続用モデルが接続する条件別モデルの数を限定するものではない。 Although FIG. 3 and FIG. 4 show two conditional models 1 and 2, in the present invention, the number of conditional models connected by the connection model is not limited.
　また、合成モデル生成部１３は、各条件別モデルと、上述のようにして生成した接続用モデルとからなる合成モデルを、シミュレータへ入力可能な形式（一例としては、ＳＰＩＣＥのネットリストなど）で出力する。 Further, the synthesis model generation unit 13 can input a synthesis model including the model for each condition and the connection model generated as described above into a simulator (for example, a SPICE netlist). Output.
　以上のように構成された回路解析装置１の動作について、図５を参照して説明する。 The operation of the circuit analysis apparatus 1 configured as described above will be described with reference to FIG.
　まず、回路情報取得部１１は、各条件における電気的特性を表す情報を含む回路情報と、合成比情報とを取得する（ステップＳ１）。例えば、前述のように、回路情報取得部１１は、対象回路の電気的特性を表す値が最大のとき、標準のとき、最小のときといった各条件における電気的特性を含むＩＢＩＳのデータを取得してもよい。また、例えば、回路情報取得部１１は、合成比情報として、回路情報に含まれない条件を当該回路情報に含まれる条件から算出するための、合成比を表す情報を取得してもよい。あるいは、例えば、回路情報取得部１１は、合成比情報として、各条件が適用される回路の構成比に関する情報を取得してもよい。 First, the circuit information acquisition unit 11 acquires circuit information including information indicating electrical characteristics under each condition and synthesis ratio information (step S1). For example, as described above, the circuit information acquisition unit 11 acquires IBIS data including the electrical characteristics under each condition such as when the value representing the electrical characteristics of the target circuit is maximum, standard, and minimum. May be. In addition, for example, the circuit information acquisition unit 11 may acquire information representing the synthesis ratio for calculating a condition not included in the circuit information from the condition included in the circuit information as the synthesis ratio information. Alternatively, for example, the circuit information acquisition unit 11 may acquire information on the configuration ratio of the circuit to which each condition is applied as the synthesis ratio information.
　次に、条件別モデル生成部１２は、各条件における電気的特性に基づく解析モデルである条件別モデルを生成する（ステップＳ２）。 Next, the condition-specific model generation unit 12 generates a condition-specific model that is an analysis model based on the electrical characteristics under each condition (step S2).
　次に、合成モデル生成部１３は、ステップＳ２で生成された条件別モデルを、合成比情報に基づいて合成することにより、合成モデルを生成する（ステップＳ３）。例えば、前述のように、合成モデル生成部１３は、各条件別モデルを合成比情報に基づくインピーダンスで並列または直列に接続する接続用モデルを生成してもよい。この場合、合成モデル生成部１３は、各条件別モデルおよび接続用モデルを合成モデルとして、シミュレータへ入力可能な形式で出力する。 Next, the synthesis model generation unit 13 generates a synthesis model by synthesizing the condition-specific model generated in step S2 based on the synthesis ratio information (step S3). For example, as described above, the synthesis model generation unit 13 may generate a connection model that connects the models for each condition in parallel or in series with impedance based on the synthesis ratio information. In this case, the synthesized model generation unit 13 outputs each condition-specific model and connection model as a synthesized model in a format that can be input to the simulator.
　以上で、回路解析装置１は動作を終了する。 Thus, the circuit analysis device 1 finishes the operation.
　次に、本発明の第１の実施の形態の効果について述べる。 Next, the effect of the first embodiment of the present invention will be described.
　本発明の第１の実施の形態としての回路解析装置は、対象回路について、予め定められたいくつかの条件における電気的特性が与えられているとき、与えられていない条件における電気的特性に基づく解析を行うための解析モデルを生成することができる。 The circuit analysis device according to the first exemplary embodiment of the present invention is based on electrical characteristics under a condition that is not given when the electrical characteristics of the target circuit are given under some predetermined conditions. An analysis model for performing analysis can be generated.
　その理由は、回路情報取得部が、回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報と、夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報とを取得するからである。そして、条件別モデル生成部が、条件毎に、該条件における電気的特性に基づく回路情報の解析モデルである条件別モデルを生成する。その後、合成モデル生成部が、各条件別モデルを合成比情報に基づいて合成した合成モデルを生成するからである。 The reason is that the circuit information acquisition unit is an operating condition when the circuit is operated, and includes circuit information including information indicating the electrical characteristics of the circuit in each of a plurality of predetermined operating conditions, This is because the combination ratio information indicating the combination ratio when combining the information indicating the electrical characteristics under the operating conditions is acquired. Then, the condition-specific model generation unit generates a condition-specific model that is an analysis model of circuit information based on the electrical characteristics in the condition for each condition. Thereafter, the synthesis model generation unit generates a synthesis model obtained by synthesizing each condition-based model based on the synthesis ratio information.
　これにより、本発明の第１の実施の形態の回路解析装置は、対象回路を示す回路情報に含まれる電気的特性を表す値に対応する動作条件ではない動作条件での電気的特性に基づいて、該当する回路の解析モデルを生成することができる。 As a result, the circuit analysis device according to the first exemplary embodiment of the present invention is based on the electrical characteristics under the operating conditions that are not the operating conditions corresponding to the values representing the electrical characteristics included in the circuit information indicating the target circuit. The analysis model of the corresponding circuit can be generated.
　また、対象回路に、複数個の同等な回路が含まれ、同等な回路を示す回路情報に、１つ以上の各条件における電気的特性を表す情報が含まれている場合を考える。この場合、本実施の形態の回路解析装置は、対象回路に含まれる複数個の同等な回路それぞれについて解析モデルを生成する必要がなく、複数の同等な回路を１つの解析モデルで表すことができる。したがって、本実施の形態は、そのような複数の同等な回路を含む対象回路の解析モデルを小さくすることができ、解析処理にかかる計算量を減少させる解析モデルを生成することができる。 Also, consider a case where the target circuit includes a plurality of equivalent circuits, and the circuit information indicating the equivalent circuits includes information representing the electrical characteristics under one or more conditions. In this case, the circuit analysis apparatus according to the present embodiment does not need to generate an analysis model for each of a plurality of equivalent circuits included in the target circuit, and can represent a plurality of equivalent circuits with one analysis model. . Therefore, this embodiment can reduce the analysis model of the target circuit including a plurality of such equivalent circuits, and can generate an analysis model that reduces the amount of calculation required for the analysis processing.
　（第２の実施の形態）
　次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第１の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。 (Second Embodiment)
Next, a second embodiment of the present invention will be described in detail with reference to the drawings. Note that, in each drawing referred to in the description of the present embodiment, the same reference numerals are given to the same configuration and steps that operate in the same manner as in the first embodiment of the present invention, and the detailed description in the present embodiment. Description is omitted.
　本発明の第２の実施の形態に係る回路解析装置２の機能ブロック構成を図６に示す。図６において、回路解析装置２は、本発明の第１の実施の形態に係る回路解析装置１に対して、回路情報取得部１１に替えて回路情報取得部２１を備え、さらに、解析モデル生成部２４と、解析部２５とを備える点が異なる。 FIG. 6 shows a functional block configuration of the circuit analysis apparatus 2 according to the second embodiment of the present invention. In FIG. 6, the circuit analysis device 2 includes a circuit information acquisition unit 21 instead of the circuit information acquisition unit 11 with respect to the circuit analysis device 1 according to the first embodiment of the present invention, and further generates an analysis model. The point provided with the part 24 and the analysis part 25 differs.
　ここで、回路解析装置２は、図２を用いて説明した本発明の第１の実施の形態に係る回路解析装置１と同一のハードウェア要素を備えるコンピュータ装置によって構成可能である。この場合、解析モデル生成部２４は、ＲＯＭ１００３および記憶装置１００４に記憶されたコンピュータ・プログラムおよび各種データをＲＡＭ１００２に読み込んで実行するＣＰＵ１００１によって構成される。また、解析部２５は、出力装置１００６と、ＲＯＭ１００３および記憶装置１００４に記憶されたコンピュータ・プログラムおよび各種データをＲＡＭ１００２に読み込んで実行するＣＰＵ１００１とによって構成される。なお、回路解析装置２およびその各機能ブロックを構成するハードウェア構成は、上述の構成に限定されない。 Here, the circuit analysis device 2 can be configured by a computer device including the same hardware elements as the circuit analysis device 1 according to the first embodiment of the present invention described with reference to FIG. In this case, the analysis model generation unit 24 includes a CPU 1001 that reads a computer program and various data stored in the ROM 1003 and the storage device 1004 into the RAM 1002 and executes them. The analysis unit 25 includes an output device 1006 and a CPU 1001 that reads a computer program and various data stored in the ROM 1003 and the storage device 1004 into the RAM 1002 and executes them. In addition, the hardware configuration which comprises the circuit analysis apparatus 2 and each function block is not limited to the above-mentioned configuration.
　回路情報取得部２１は、本発明の第１の実施の形態における回路情報取得部１１と同様に、各条件における電気的特性を表す情報を含む回路情報と、合成比情報とを取得する。加えて、回路情報取得部２１は、他の回路を表す情報をさらに取得する。他の回路を表す情報とは、解析対象回路において前記回路情報の示す回路に接続される回路を表す情報である。 The circuit information acquisition unit 21 acquires circuit information including information representing the electrical characteristics under each condition and the synthesis ratio information, similarly to the circuit information acquisition unit 11 according to the first embodiment of the present invention. In addition, the circuit information acquisition unit 21 further acquires information representing other circuits. Information representing another circuit is information representing a circuit connected to the circuit indicated by the circuit information in the analysis target circuit.
　例えば、他の回路を表す情報は、解析対象回路に含まれる能動部品（トランジスタやダイオードなど）のパラメータ、受動部品（キャパシタや抵抗、インダクタなど）のパラメータ、解析対象回路の動作を模擬したテーブルデータ、それらの部品の接続情報などを含む情報であってもよい。また、他の回路を表す情報は、解析対象回路の配線パターンや層構成などを表す回路基板ＣＡＤ（computer aided design）データを含む情報であってもよい。その他、他の回路を表す情報は、他の回路に関する情報のうち、後述の解析部２５に入力可能な情報を含むものであればよい。 For example, information representing other circuits includes parameters of active components (transistors, diodes, etc.) included in the analysis target circuit, parameters of passive components (capacitors, resistors, inductors, etc.), and table data that simulates the operation of the analysis target circuit. Information including connection information of these components may be used. Further, the information representing other circuits may be information including circuit board CAD (computer-aided design) data representing the wiring pattern and layer configuration of the analysis target circuit. In addition, information representing other circuits may be any information including information that can be input to the analysis unit 25 described later, among information regarding other circuits.
　また、例えば、回路情報の示す回路が入出力回路であり、解析対象回路に複数個のその入出力回路が含まれる場合、回路情報取得部２１は、それらの入出力回路に接続される他の回路を表す情報として、電源回路を表す情報を取得してもよい。 Further, for example, when the circuit indicated by the circuit information is an input / output circuit, and the analysis target circuit includes a plurality of the input / output circuits, the circuit information acquisition unit 21 is connected to the other input / output circuits. Information representing a power supply circuit may be acquired as information representing a circuit.
　また、回路情報取得部２１は、さらに、解析条件を表す情報を取得してもよい。解析条件とは、例えば、解析する周波数、解析する時間などの情報であってもよい。 Further, the circuit information acquisition unit 21 may further acquire information representing the analysis conditions. The analysis condition may be information such as a frequency to be analyzed and a time to be analyzed, for example.
　なお、回路情報取得部２１は、上述の各種情報を、入力装置１００５を介して取得してもよい。 The circuit information acquisition unit 21 may acquire the various types of information described above via the input device 1005.
　解析モデル生成部２４は、他の回路を表す情報に基づいて、解析対象回路の解析モデルを生成する。例えば、解析モデルは、他の回路を表す情報に基づく解析モデルと、その解析モデルに接続される合成モデルとからなる。また、解析モデル生成部２４は、このような解析モデルを、後述の解析部２５に入力可能な形式で生成すればよい。解析部２５が、ＳＰＩＣＥなどの回路シミュレータによって構成される場合、解析モデル生成部２４は、各部品のパラメータとその接続を示すネットリストとして解析モデルを生成してもよい。また、解析部２５が、伝送線路シミュレータによって構成される場合、解析モデル生成部２４は、配線情報に基づき伝送線路の解析モデルを生成してもよい。また、解析部２５が、電磁界シミュレータによって構成される場合、解析モデル生成部２４は、解析対象回路の構造のデータに基づきメッシュに分割された解析モデルを生成してもよい。 The analysis model generation unit 24 generates an analysis model of a circuit to be analyzed based on information representing another circuit. For example, the analysis model includes an analysis model based on information representing another circuit and a synthesis model connected to the analysis model. The analysis model generation unit 24 may generate such an analysis model in a format that can be input to the analysis unit 25 described later. When the analysis unit 25 is configured by a circuit simulator such as SPICE, the analysis model generation unit 24 may generate an analysis model as a net list indicating the parameters of each component and their connections. Moreover, when the analysis part 25 is comprised with a transmission line simulator, the analysis model production | generation part 24 may produce | generate the analysis model of a transmission line based on wiring information. Moreover, when the analysis part 25 is comprised by an electromagnetic field simulator, the analysis model production | generation part 24 may produce | generate the analysis model divided | segmented into the mesh based on the data of the structure of an analysis object circuit.
　解析部２５は、解析モデル生成部２４によって生成された解析モデルを用いて解析対象回路の動作を解析するためのシミュレーションを実行する。例えば、解析部２５は、回路シミュレータ（ＳＰＩＣＥやその互換のもの）、伝送線路シミュレータ、または、電磁界シミュレータ（有限要素法、FDTD法、モーメント法などによるもの）によって実現されていてもよい。また、解析部２５は、解析結果を、表示装置等の出力装置１００６に出力してもよい。なお、回路情報取得部２１によって解析条件を表す情報が取得されていれば、解析部２５は、取得された解析条件に基づいてシミュレーションを実行すればよい。その他、シミュレーションに必要な解析条件は、記憶装置１００４などにあらかじめ記憶されたものであってもよい。 The analysis unit 25 executes a simulation for analyzing the operation of the analysis target circuit using the analysis model generated by the analysis model generation unit 24. For example, the analysis unit 25 may be realized by a circuit simulator (SPICE or a compatible one), a transmission line simulator, or an electromagnetic field simulator (a finite element method, an FDTD method, a moment method, or the like). The analysis unit 25 may output the analysis result to an output device 1006 such as a display device. In addition, if the information showing analysis conditions is acquired by the circuit information acquisition part 21, the analysis part 25 should just perform simulation based on the acquired analysis conditions. In addition, analysis conditions necessary for the simulation may be stored in advance in the storage device 1004 or the like.
　以上のように構成された回路解析装置２の動作について、図７を参照して説明する。 The operation of the circuit analysis device 2 configured as described above will be described with reference to FIG.
　まず、回路情報取得部２１は、各条件における電気的特性を表す情報を含む回路情報と、合成比情報と、他の回路を表す情報とを取得する（ステップＳ１１）。さらに回路情報取得部２１は、解析条件を表す情報を取得してもよい。 First, the circuit information acquisition unit 21 acquires circuit information including information indicating electrical characteristics under each condition, synthesis ratio information, and information indicating other circuits (step S11). Furthermore, the circuit information acquisition unit 21 may acquire information representing the analysis conditions.
　次に、条件別モデル生成部１２は、本発明の第１の実施の形態と同様にステップＳ２を実行することにより、各条件における電気的特性に基づく解析モデルである条件別モデルを生成する。 Next, the condition-specific model generation unit 12 generates a condition-specific model that is an analysis model based on the electrical characteristics in each condition by executing step S2 as in the first embodiment of the present invention.
　次に、合成モデル生成部１３は、本発明の第１の実施の形態と同様にステップＳ３を実行することにより、ステップＳ２で生成された各条件別モデルを、合成比情報に基づいて合成することにより、合成モデルを生成する。 Next, the synthesis model generation unit 13 executes step S3 as in the first embodiment of the present invention, thereby synthesizing each condition-based model generated in step S2 based on the synthesis ratio information. As a result, a composite model is generated.
　次に、解析モデル生成部２４は、ステップＳ１１で入力された他の回路を表す情報に基づいて、ステップＳ３で生成した合成モデルを含む解析対象回路の解析モデルを生成する（ステップＳ１４）。 Next, the analysis model generation unit 24 generates an analysis model of the analysis target circuit including the synthesized model generated in step S3 based on the information representing the other circuit input in step S11 (step S14).
　次に、解析部２５は、ステップＳ１４で生成された解析モデルを用いてシミュレーションを実行する（ステップＳ１５）。ステップＳ１１で解析条件が取得されていれば、解析部２５は、取得された解析条件を用いてシミュレーションを実行すればよい。 Next, the analysis unit 25 executes a simulation using the analysis model generated in step S14 (step S15). If the analysis condition is acquired in step S11, the analysis unit 25 may execute a simulation using the acquired analysis condition.
　次に、解析部２５は、ステップＳ１５の解析結果を出力する（ステップＳ１６）。 Next, the analysis unit 25 outputs the analysis result of step S15 (step S16).
　以上で、回路解析装置２は動作を終了する。 Thus, the circuit analysis device 2 finishes the operation.
　次に、回路解析装置２の動作を具体例で示す。 Next, the operation of the circuit analysis device 2 will be shown as a specific example.
　この具体例では、回路解析装置２を用いて集積回路の入出力特性を解析する例について説明する。また、解析部２５は、ＳＰＩＣＥ互換の回路シミュレータであるものとする。 In this specific example, an example in which the input / output characteristics of the integrated circuit are analyzed using the circuit analysis device 2 will be described. The analysis unit 25 is assumed to be a SPICE compatible circuit simulator.
　まず、ステップＳ１１において、回路情報取得部２１は、各条件での電気的特性が含まれた回路情報として、対象の集積回路について提供されるＩＢＩＳのデータを取得する。前述のように、このＩＢＩＳのデータは、信号の立ち上がり波形など、集積回路の入出力特性を示したファイルである。このＩＢＩＳのデータには、最大、標準、最小の各条件におけるパラメータが保存されている。 First, in step S11, the circuit information acquisition unit 21 acquires IBIS data provided for the target integrated circuit as circuit information including electrical characteristics under each condition. As described above, the IBIS data is a file indicating input / output characteristics of an integrated circuit such as a rising waveform of a signal. The IBIS data stores parameters for each of the maximum, standard, and minimum conditions.
　また、ステップＳ１１において、さらに、回路情報取得部２１は、各条件の合成比情報として、「最大を３、最小を２」といった情報を取得する。 In step S11, the circuit information acquisition unit 21 further acquires information such as “maximum 3 and minimum 2” as the synthesis ratio information of each condition.
　また、ステップＳ１１において、さらに、回路情報取得部２１は、回路情報の示す回路に接続される他の回路を表す情報として、集積回路を含む基板の配線パターンを示すＣＡＤデータ、基板に含まれるキャパシタや抵抗などのパラメータ、それらの接続関係などを表す情報などを取得する。 Further, in step S11, the circuit information acquisition unit 21 further uses, as information indicating other circuits connected to the circuit indicated by the circuit information, CAD data indicating the wiring pattern of the substrate including the integrated circuit, and the capacitor included in the substrate. And information indicating parameters such as resistances and their connection relations.
　また、ステップＳ１１において、さらに、回路情報取得部２１は、解析条件として、動作クロック、信号パターン、解析時間等を表す情報を取得する。 In step S11, the circuit information acquisition unit 21 further acquires information representing an operation clock, a signal pattern, an analysis time, and the like as analysis conditions.
　次に、ステップＳ２において、条件別モデル生成部１２は、回路情報に含まれる条件毎に、ＩＢＩＳの解析モデルとして条件別モデルを生成する。ここでは、条件別モデル生成部１２は、ＳＰＩＣＥ互換の回路シミュレータに入力可能なサブサーキットとして条件別モデルを生成する。具体的には、条件別モデル生成部１２は、各条件について、ＩＢＩＳであることを表す頭文字から始まる名称、接続ノード、ＩＢＩＳを指定する情報などからなるテキスト列としてサブサーキットを生成すればよい。この具体例では、合成比情報として「最大を３、最小を２」という２つの条件についての情報が取得されているため、条件別モデル生成部１２は、「最大」についての条件別モデルと、「最小」の場合の条件別モデルを生成する。 Next, in step S2, the condition-specific model generation unit 12 generates a condition-specific model as an IBIS analysis model for each condition included in the circuit information. Here, the conditional model generation unit 12 generates a conditional model as a subcircuit that can be input to a SPICE compatible circuit simulator. Specifically, for each condition, the model-by-condition generation unit 12 may generate a subcircuit as a text string including a name starting from an initial letter indicating IBIS, a connection node, information specifying IBIS, and the like. . In this specific example, since information on two conditions of “maximum is 3 and minimum is 2” is acquired as the synthesis ratio information, the conditional model generation unit 12 includes a conditional model for “maximum”, and Generate a model by condition for “minimum”.
　次に、ステップＳ３において、合成モデル生成部１３は、図３に示したように、各条件別モデルを並列に接続する接続用モデルとしてネットリストを作成する。 Next, in step S3, as shown in FIG. 3, the synthetic model generation unit 13 creates a netlist as a connection model that connects the models according to conditions in parallel.
　ここでは、合成モデル生成部１３は、各条件別モデルからの電流を合成比率倍するために電流制御電流源を用い、電圧を１倍するために電圧制御電圧源を用いるものとする。これにより、合成モデル生成部１３は、「最大」の条件別モデルからの電流を３／５倍して接続用モデルの入出力に流すよう接続する。また、合成モデル生成部１３は、接続用モデルの入出力からの電圧を１倍にして「最大」の条件別モデルに掛けるよう接続する。同様に、合成モデル生成部１３は、「最小」の条件別モデルからの電流を２／５倍して接続用モデルの入出力に流すよう接続する。また、合成モデル生成部１３は、接続用モデルの入出力からの電圧を１倍にして「最小」の条件別モデルに掛けるよう接続する。このようにして、合成モデル生成部１３は、「最大」の条件別モデル、「最小」の条件別モデル、および、接続用モデルからなる合成モデルを生成したことになる。 Here, it is assumed that the synthesis model generation unit 13 uses a current control current source to multiply the current from each model according to the condition by a synthesis ratio and uses a voltage control voltage source to multiply the voltage by 1. As a result, the synthesized model generation unit 13 connects the current from the “maximum” condition-specific model by 3/5 times to flow to the input / output of the connection model. Further, the synthesized model generation unit 13 performs connection by multiplying the voltage from the input / output of the connection model by 1 and applying it to the “maximum” conditional model. Similarly, the synthesized model generation unit 13 performs connection so that the current from the “minimum” condition-specific model is multiplied by 2/5 and flows to the input / output of the connection model. In addition, the synthesized model generation unit 13 performs connection by multiplying the voltage from the input / output of the connection model by a factor of “minimum” by condition. In this way, the combined model generation unit 13 has generated a combined model including the “maximum” conditional model, the “minimum” conditional model, and the connection model.
　次に、ステップＳ１４において、解析モデル生成部２４は、対象の集積回路を含む基板の配線パターン、抵抗やキャパシタなどのパラメータ、それらの接続情報などの情報に基づいて、合成モデルを含む解析モデルを生成する。解析モデル生成部２４は、このような解析モデルとして、回路シミュレータに入力可能なネットリストを生成すればよい。具体的には、解析モデル生成部２４は、各素子や配線を示す頭文字から始まる名前、接続ノード、パラメータなどをテキストで表した解析モデルを生成すればよい。 Next, in step S14, the analysis model generation unit 24 generates an analysis model including a composite model based on information such as a wiring pattern of a substrate including the target integrated circuit, parameters such as resistance and capacitor, and connection information thereof. Generate. The analysis model generation unit 24 may generate a net list that can be input to the circuit simulator as such an analysis model. Specifically, the analysis model generation unit 24 may generate an analysis model that expresses names, connection nodes, parameters, and the like starting with an initial letter indicating each element and wiring.
　次に、ステップＳ１５において、解析部２５は、ＳＰＩＣＥ互換の回路シミュレータを用いて、ステップＳ１１で取得された解析条件のもとに、ステップＳ１４で生成された解析モデルのシミュレーションを実行する。ここでは、解析結果として、入出力信号波形を表す情報が得られたものとする。 Next, in step S15, the analysis unit 25 executes a simulation of the analysis model generated in step S14 under the analysis conditions acquired in step S11 using a SPICE compatible circuit simulator. Here, it is assumed that information indicating an input / output signal waveform is obtained as an analysis result.
　次に、ステップＳ１６において、解析部２５は、解析結果の入出力信号波形を表す情報を、出力装置１００６に出力する。 Next, in step S <b> 16, the analysis unit 25 outputs information representing the input / output signal waveform of the analysis result to the output device 1006.
　以上で、回路解析装置２の動作の具体例の説明を終了する。 This completes the description of the specific example of the operation of the circuit analysis device 2.
　次に、本発明の第２の実施の形態の効果について述べる。 Next, the effect of the second embodiment of the present invention will be described.
　本発明の第２の実施の形態に係る回路解析装置は、対象回路について、予め定められたいくつかの条件における電気的特性が与えられているとき、与えられていない条件における電気的特性に基づき解析を行うことができる。 The circuit analysis apparatus according to the second embodiment of the present invention is based on the electrical characteristics in the conditions that are not given when the electrical characteristics are given in some predetermined conditions for the target circuit. Analysis can be performed.
　その理由は、回路情報取得部が、以下の（１）から（３）の情報を取得するからである。
（１）回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報。
（２）夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報。
（３）そのような回路情報の示す回路に接続される他の回路を表す情報。 The reason is that the circuit information acquisition unit acquires the following information (1) to (3).
(1) Circuit information including information representing the electrical characteristics of the circuit under each of a plurality of predetermined operating conditions, which are operating conditions when the circuit operates.
(2) Combining ratio information indicating a combining ratio when combining information indicating the electrical characteristics in each of the operating conditions.
(3) Information representing another circuit connected to the circuit indicated by such circuit information.
　そして、条件別モデル生成部が、条件毎に、該条件における電気的特性に基づく回路情報の解析モデルである条件別モデルを生成する。その後、合成モデル生成部が、各条件別モデルを合成比情報に基づいて合成した合成モデルを生成するからである。そして、解析モデル生成部が、回路情報の示す回路に接続される他の回路を表す情報を用いて、合成モデルを含む解析対象回路の解析モデルを生成し、解析部が、解析モデルを解析するからである。 Then, the condition-specific model generation unit generates a condition-specific model that is an analysis model of circuit information based on the electrical characteristics under the condition for each condition. Thereafter, the synthesis model generation unit generates a synthesis model obtained by synthesizing each condition-based model based on the synthesis ratio information. Then, the analysis model generation unit generates an analysis model of the analysis target circuit including the synthesis model using information representing another circuit connected to the circuit indicated by the circuit information, and the analysis unit analyzes the analysis model Because.
　これにより、本発明の第２の実施の形態の回路解析装置は、対象回路を示す回路情報に含まれる電気的特性を表す値に対応する動作条件ではない動作条件での電気的特性を用いて、解析対象回路の解析モデルを生成してシミュレーションを実行することができる。 As a result, the circuit analysis device according to the second exemplary embodiment of the present invention uses the electrical characteristics under the operating conditions that are not the operating conditions corresponding to the values representing the electrical characteristics included in the circuit information indicating the target circuit. The simulation model can be executed by generating the analysis model of the analysis target circuit.
　また、解析対象回路に、複数個の同等な回路が含まれ、その回路について、１つ以上の各条件における電気的特性を表す情報が含まれている場合を考える。この場合、本実施の形態の回路解析装置は、解析対象回路に含まれる複数個の同等な回路それぞれについての解析モデルを生成してシミュレーションを行う必要はない。つまり、本実施の形態の回路解析装置は、解析対象回路に含まれる複数個の同等な回路を１つの回路とみなして表された解析モデルを用いてシミュレーションを行うことになる。その結果、本実施の形態は、このようなケースにおける解析処理の計算量を減少させる。 Also, consider a case where the analysis target circuit includes a plurality of equivalent circuits, and the circuit includes information representing electrical characteristics under one or more conditions. In this case, the circuit analysis apparatus according to the present embodiment does not need to generate an analysis model for each of a plurality of equivalent circuits included in the analysis target circuit and perform simulation. That is, the circuit analysis apparatus according to the present embodiment performs a simulation using an analysis model expressed by regarding a plurality of equivalent circuits included in the analysis target circuit as one circuit. As a result, the present embodiment reduces the amount of calculation of analysis processing in such a case.
　例えば、回路情報取得部によって、複数個の同等な入出力回路について各条件の入出力特性を表す情報を含む回路情報が取得され、他の回路を表す情報として電源回路を表す情報を含む情報が取得されていれば、本実施の形態は、同時スイッチングノイズに伴う電源変動を解析することができる。 For example, the circuit information acquisition unit acquires circuit information including information indicating input / output characteristics of each condition for a plurality of equivalent input / output circuits, and information including information indicating a power supply circuit as information indicating other circuits. If acquired, this embodiment can analyze the power supply fluctuation accompanying the simultaneous switching noise.
　前述したように、同時スイッチングノイズは、多くの入出力信号が要因で発生する。このため、特許文献１などに記載された関連技術は、入出力回路の数だけの解析モデルを用いてシミュレーションを実施する必要があり、同時スイッチングノイズに伴う電源変動の解析処理にかかる計算量が多いといった問題を解決できていなかった。これに対して、本実施の形態は、多数の入出力信号を１つの解析モデルに合成してシミュレーションを実施することができ、同時スイッチングノイズに伴う電源変動の解析処理にかかる計算量を減少させることができる。 As described above, simultaneous switching noise is caused by many input / output signals. For this reason, in the related technology described in Patent Document 1 or the like, it is necessary to perform simulation using analysis models as many as the number of input / output circuits, and the amount of calculation required for the analysis processing of power supply fluctuations accompanying simultaneous switching noise is small. I couldn't solve many problems. On the other hand, this embodiment can synthesize a large number of input / output signals into one analysis model and perform a simulation, thereby reducing the amount of calculation required for the analysis processing of power supply fluctuations accompanying simultaneous switching noise. be able to.
　（第３の実施の形態）
　次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第１の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。 (Third embodiment)
Next, a third embodiment of the present invention will be described in detail with reference to the drawings. Note that, in each drawing referred to in the description of the present embodiment, the same reference numerals are given to the same configuration and steps that operate in the same manner as in the first embodiment of the present invention, and the detailed description in the present embodiment. Description is omitted.
　本発明の第３の実施の形態に係る回路解析装置３の機能ブロックを図８に示す。図８において、回路解析装置３は、本発明の第２の実施の形態に係る回路解析装置２に対して、回路情報取得部２１に替えて回路情報取得部３１と、合成モデル生成部１３に替えて合成モデル生成部３３と、解析部２５に替えて解析部３５とを備え、さらに合成比設定部３６を備える点が異なる。 FIG. 8 shows functional blocks of the circuit analysis device 3 according to the third embodiment of the present invention. In FIG. 8, the circuit analysis device 3 is different from the circuit analysis device 2 according to the second embodiment of the present invention in that a circuit information acquisition unit 31 and a synthesis model generation unit 13 replace the circuit information acquisition unit 21. Instead, a synthesis model generation unit 33, an analysis unit 35 instead of the analysis unit 25, and a synthesis ratio setting unit 36 are further provided.
　ここで、回路解析装置３は、図２を用いて説明した本発明の第１の実施の形態に係る回路解析装置１と同一のハードウェア要素を備えるコンピュータ装置によって構成可能である。この場合、合成比設定部３６は、ＲＯＭ１００３および記憶装置１００４に記憶されたコンピュータ・プログラムおよび各種データをＲＡＭ１００２に読み込んで実行するＣＰＵ１００１によって構成される。なお、回路解析装置３およびその各機能ブロックを構成するハードウェア構成は、上述の構成に限定されない。 Here, the circuit analysis device 3 can be configured by a computer device including the same hardware elements as the circuit analysis device 1 according to the first embodiment of the present invention described with reference to FIG. In this case, the composition ratio setting unit 36 includes a CPU 1001 that reads a computer program and various data stored in the ROM 1003 and the storage device 1004 into the RAM 1002 and executes them. In addition, the hardware configuration which comprises the circuit analysis apparatus 3 and each function block is not limited to the above-mentioned configuration.
　回路情報取得部３１は、本発明の第２の実施の形態における回路情報取得部２１と同様に、各条件における電気的特性を表す情報が含まれる回路情報と、合成比情報と、他の回路を表す情報とを取得する。ただし、回路情報取得部３１は、合成比情報として、合成比を変化させる条件を表す情報を取得する。合成比を変化させる条件とは、例えば、各条件の合成比の最大値、最小値、および、合成比を変化させるステップ数などのパラメータスイープ条件であってもよい。あるいは、合成比を変化させる条件とは、モンテカルロシミュレーションに基づく条件やニュートン法などの最適化の条件などであってもよい。 Similar to the circuit information acquisition unit 21 according to the second embodiment of the present invention, the circuit information acquisition unit 31 includes circuit information including information representing electrical characteristics under each condition, synthesis ratio information, and other circuits. And information representing the. However, the circuit information acquisition part 31 acquires the information showing the conditions which change a synthetic | combination ratio as synthetic | combination ratio information. The condition for changing the composition ratio may be, for example, a parameter sweep condition such as the maximum value and the minimum value of the composition ratio of each condition and the number of steps for changing the composition ratio. Alternatively, the condition for changing the synthesis ratio may be a condition based on Monte Carlo simulation or an optimization condition such as Newton's method.
　また、回路情報取得部３１は、本発明の第２の実施の形態における回路情報取得部２１と同様に、解析条件を表す情報を取得してもよい。 Further, the circuit information acquisition unit 31 may acquire information representing an analysis condition, similarly to the circuit information acquisition unit 21 in the second embodiment of the present invention.
　合成比設定部３６は、合成比情報で示される合成比を変化させる条件に基づいて、合成比を変化させながら設定する。例えば、合成比情報として合成比のパラメータスイープ条件を表す情報が取得されていれば、合成比設定部３６は、合成比としてのパラメータを、ステップ数にしたがって変化させながら最小値から最大値まで順次設定してもよい。また、合成比情報としてモンテカルロシミュレーションを表す情報が取得されていれば、合成比設定部３６は、各条件の合成比としてランダムな値を順次設定してもよい。また、合成比情報としてニュートン法などの最適化を表す情報が取得されていれば、合成比設定部３６は、各条件の合成比として推定される値を順次設定してもよい。 The composition ratio setting unit 36 sets the composition ratio while changing the composition ratio based on the condition for changing the composition ratio indicated by the composition ratio information. For example, if information indicating the parameter sweep condition of the synthesis ratio is acquired as the synthesis ratio information, the synthesis ratio setting unit 36 sequentially changes the parameter as the synthesis ratio from the minimum value to the maximum value according to the number of steps. It may be set. Further, if information representing the Monte Carlo simulation is acquired as the synthesis ratio information, the synthesis ratio setting unit 36 may sequentially set a random value as the synthesis ratio of each condition. Further, if information representing optimization such as Newton's method is acquired as the synthesis ratio information, the synthesis ratio setting unit 36 may sequentially set values estimated as the synthesis ratio of each condition.
　また、合成比設定部３６は、合成比の設定を終了する所定の条件を満たすまで、合成比情報にしたがって合成比を変化させる。例えば、パラメータスイープ条件であれば、所定の条件とは、スイープ数であってもよい。また、モンテカルロシミュレーションであれば、所定の条件は、ランダムな値を振る回数であってもよい。また、ニュートン法であれば、所定の条件は、最適化の収束条件であってもよい。このような所定の条件を表す情報は、回路情報取得部３１によって取得された合成比情報に含まれているものであってもよい。あるいは、このような所定の条件は、解析部３５による解析結果に基づく条件であってもよい。 Further, the composition ratio setting unit 36 changes the composition ratio according to the composition ratio information until a predetermined condition for ending the composition ratio setting is satisfied. For example, if it is a parameter sweep condition, the predetermined condition may be the number of sweeps. In the case of Monte Carlo simulation, the predetermined condition may be the number of times a random value is applied. In the case of Newton's method, the predetermined condition may be a convergence condition for optimization. Information representing such a predetermined condition may be included in the synthesis ratio information acquired by the circuit information acquisition unit 31. Alternatively, such a predetermined condition may be a condition based on an analysis result by the analysis unit 35.
　合成モデル生成部３３は、合成比設定部３６によって合成比が設定される度に、設定された合成比に基づいて、本発明の第１および第２の実施の形態における合成モデル生成部１３と同様に、各条件別モデルを合成して合成モデルを生成する。 Each time the synthesis ratio is set by the synthesis ratio setting unit 36, the synthesis model generation unit 33 is based on the set synthesis ratio and the synthesis model generation unit 13 in the first and second embodiments of the present invention. Similarly, each condition model is synthesized to generate a synthesized model.
　解析モデル生成部２４は、合成比設定部３６によって合成比が設定される度に合成モデル生成部３３によって生成される合成モデルを含めて、解析対象回路の解析モデルを生成することになる。 The analysis model generation unit 24 generates an analysis model of the analysis target circuit including the synthesis model generated by the synthesis model generation unit 33 every time the synthesis ratio is set by the synthesis ratio setting unit 36.
　解析部３５は、合成比が設定される度に生成される解析モデルについてシミュレーションを繰り返し実行する。 The analysis unit 35 repeatedly executes a simulation for the analysis model generated each time the synthesis ratio is set.
　以上のように構成された回路解析装置３の動作について、図９を参照して説明する。 The operation of the circuit analysis device 3 configured as described above will be described with reference to FIG.
　まず、回路情報取得部３１は、各条件における電気的特性を表す情報を含む回路情報と、合成比を変化させる条件を表す合成比情報と、他の回路を表す情報とを取得する（ステップＳ２１）。さらに回路情報取得部３１は、解析条件を表す情報を取得してもよい。 First, the circuit information acquisition unit 31 acquires circuit information including information representing electrical characteristics under each condition, composition ratio information representing conditions for changing the composition ratio, and information representing other circuits (step S21). ). Further, the circuit information acquisition unit 31 may acquire information representing the analysis condition.
　次に、合成比設定部３６は、ステップＳ２１で取得された合成比情報の示す条件に基づいて、合成比を設定する（ステップＳ２２）。 Next, the composition ratio setting unit 36 sets the composition ratio based on the condition indicated by the composition ratio information acquired in step S21 (step S22).
　次に、条件別モデル生成部１２は、本発明の第１および第２の実施の形態と同様にステップＳ２を実行することにより、各条件別モデルを生成する。 Next, the condition-specific model generation unit 12 generates each condition-specific model by executing step S2 as in the first and second embodiments of the present invention.
　次に、合成モデル生成部３３は、ステップＳ２２で設定された合成比に基づいて、ステップＳ２で生成された各条件別モデルを合成し、合成モデルを生成する（ステップＳ２３）。 Next, the synthesis model generation unit 33 synthesizes each condition-based model generated in step S2 based on the synthesis ratio set in step S22 to generate a synthesis model (step S23).
　以降、回路解析装置３は、本発明の第２の実施の形態と同様にステップＳ１４～Ｓ１５を実行することにより、設定された合成比に基づいて合成した合成モデルを含む解析対象回路の解析モデルについてシミュレーションを実行する。 Thereafter, the circuit analysis device 3 executes steps S14 to S15 in the same manner as in the second embodiment of the present invention, thereby including an analysis model of the analysis target circuit including a synthesis model synthesized based on the set synthesis ratio. Run a simulation for.
　次に、合成比設定部３６は、合成比の設定を終了させる所定の条件が満たされないと判断すれば（ステップＳ２６でＮｏ）、ステップＳ２２に戻り、次の合成比を設定する。そして、回路解析装置３はステップＳ２、Ｓ２３、Ｓ１４～Ｓ１５を実行する。 Next, if the composition ratio setting unit 36 determines that the predetermined condition for terminating the composition ratio setting is not satisfied (No in step S26), the composition ratio setting unit 36 returns to step S22 and sets the next composition ratio. Then, the circuit analysis device 3 executes steps S2, S23, and S14 to S15.
　一方、合成比設定部３６は、合成比の設定を終了させる所定の条件が満たされていると判断すれば（ステップＳ２６でＹｅｓ）、合成比をこれ以上変化させない。 On the other hand, if the composition ratio setting unit 36 determines that a predetermined condition for ending the composition ratio setting is satisfied (Yes in step S26), the composition ratio setting unit 36 does not change the composition ratio any more.
　そして、解析部３５は、解析結果を出力する（ステップＳ２７）。例えば、解析部３５は、設定された全ての合成比に基づく解析結果を出力してもよいし、そのような解析結果のうちなんらかの基準により選択された解析結果を出力してもよい。 And the analysis part 35 outputs an analysis result (step S27). For example, the analysis unit 35 may output an analysis result based on all the set synthesis ratios, or may output an analysis result selected based on some criterion among such analysis results.
　以上で、回路解析装置３は動作を終了する。 Thus, the circuit analysis device 3 finishes the operation.
　次に、本発明の第３の実施の形態の効果について述べる。 Next, the effect of the third embodiment of the present invention will be described.
　本発明の第３の実施の形態としての回路解析装置は対象回路について、予め定められたいくつかの条件における電気的特性が与えられているとき、与えられていない条件における電気的特性に基づくシミュレーションに基づき高精度の解析結果を得ることができる。 The circuit analysis apparatus according to the third embodiment of the present invention is a simulation based on the electrical characteristics in the conditions that are not given when the electrical characteristics of the target circuit are given in some predetermined conditions. Based on this, it is possible to obtain a highly accurate analysis result.
　その理由は、回路情報取得部が、合成比情報として合成比を変化させる条件を表す情報を取得し、合成比設定部が、そのような合成比情報に基づいて合成比を変化させながら設定するからである。そして、合成比が設定される度に、合成モデル生成部が、設定された合成比を用いて各条件別モデルを合成して合成モデルを生成し、解析モデル生成部が、他の回路も含む解析対象回路について合成モデルを含む解析モデルを生成し、解析部が解析モデルを用いたシミュレーションを繰り返すからである。 The reason is that the circuit information acquisition unit acquires information indicating conditions for changing the synthesis ratio as the synthesis ratio information, and the synthesis ratio setting unit sets the synthesis ratio while changing the synthesis ratio information. Because. Each time the synthesis ratio is set, the synthesis model generation unit generates a synthesis model by synthesizing the models according to conditions using the set synthesis ratio, and the analysis model generation unit also includes other circuits. This is because an analysis model including a synthesis model is generated for the analysis target circuit, and the analysis unit repeats the simulation using the analysis model.
　これにより、本発明の第３の実施の形態の回路解析装置は、解析対象回路に含まれる回路について与えられていない条件での電気的特性を用いて、解析対象回路の解析モデルを生成して実行するシミュレーションから、さまざまな合成比での解析結果を取得してより高精度の解析結果を得ることができる。 As a result, the circuit analysis device according to the third exemplary embodiment of the present invention generates an analysis model of the analysis target circuit by using the electrical characteristics in a condition not given for the circuit included in the analysis target circuit. From the simulation to be executed, it is possible to obtain analysis results with various synthesis ratios and obtain more accurate analysis results.
　なお、本発明の各実施の形態において、回路情報としてＩＢＩＳモデルを適用し、各条件での電気的特性を表す情報として、ＩＢＩＳでサポートされる、電気的特性の値が最大のとき、標準のとき、最小のとき、の各条件における入出力特性を表す情報を適用する例を中心に説明した。この他、各実施の形態における回路情報として、トランジスタレベルのモデルを表すデータを適用してもよい。この場合、各条件での電気的特性を表す情報として、例えば、回路に含まれる部品に関するパラメータの製造バラつきに起因する最小、最大などの値を適用してもよい。その他、各実施の形態において、各種条件における電気的特性を表す情報を含む回路情報であれば、その他の形式で表された回路情報を適用してもよい。 In each embodiment of the present invention, when the IBIS model is applied as circuit information and the electrical characteristic value supported by IBIS is the maximum as information representing the electrical characteristic under each condition, However, the description has focused on an example in which information representing input / output characteristics under each condition is applied. In addition, data representing a transistor level model may be applied as circuit information in each embodiment. In this case, as information representing the electrical characteristics under each condition, for example, values such as minimum and maximum due to manufacturing variation of parameters regarding components included in the circuit may be applied. In addition, in each embodiment, circuit information expressed in other formats may be applied as long as it is circuit information including information indicating electrical characteristics under various conditions.
　また、本発明の第２および第３の実施の形態において、解析部が、回路シミュレータ、伝送線路シミュレータ、または、電磁界シミュレータによって実現される例を中心に説明したが、解析部は、回路の動作を解析するその他の公知の技術によって実現されてもよい。 In the second and third embodiments of the present invention, the analysis unit has been described mainly with an example realized by a circuit simulator, a transmission line simulator, or an electromagnetic field simulator. It may be realized by other known techniques for analyzing the operation.
　また、本発明の各実施の形態において、合成モデル生成部が、各条件別モデルを接続する接続用モデルを生成することにより合成モデルを生成する例を中心に説明した。この他、合成モデル生成部は、波形パターンとして合成モデルを生成してもよい。この場合、条件別モデル生成部は、回路情報に基づき電圧波形パターンや電流波形パターンを表す情報を条件別モデルとして生成すればよい。そして、合成モデル生成部が、各波形パターンを合成比情報に基づいて足し合わせることにより波形パターンを表す合成モデルを生成してもよい。 Further, in each embodiment of the present invention, the description has focused on an example in which the synthetic model generation unit generates a synthetic model by generating a connection model that connects each condition-specific model. In addition, the synthesis model generation unit may generate a synthesis model as a waveform pattern. In this case, the condition-specific model generation unit may generate information representing a voltage waveform pattern or a current waveform pattern as a condition-specific model based on the circuit information. And a synthetic model generation part may generate a synthetic model showing a waveform pattern by adding up each waveform pattern based on synthetic ratio information.
　また、本発明の各実施の形態において、合成モデル生成部が、２つの条件別モデルを合成比に基づき合成する例を中心に説明したが、条件別モデル生成部が生成する条件別モデルの数、および、合成モデル生成部が合成する条件別モデルの数を限定するものではない。例えば、条件別モデルの数は、３つ以上であってもよい。あるいは、例えば、条件別モデルの数は、１つであってもよい。この場合、回路情報には、少なくとも１つの条件に基づく電気的特性を表す情報が含まれていればよい。また、この場合、合成比情報は、１つの条件に基づき他の条件を算出可能な比率を表すものであればよい。 In each embodiment of the present invention, the synthesis model generation unit has been described mainly with respect to an example in which two conditional models are combined based on the combination ratio. However, the number of conditional models generated by the conditional model generation unit In addition, the number of condition-specific models synthesized by the synthesis model generation unit is not limited. For example, the number of condition-specific models may be three or more. Alternatively, for example, the number of condition-specific models may be one. In this case, the circuit information only needs to include information representing electrical characteristics based on at least one condition. Further, in this case, the composition ratio information may be any information that represents a ratio at which another condition can be calculated based on one condition.
　また、本発明の各実施の形態において、回路解析装置の各機能ブロックは、複数の装置に分散されて実現されてもよい。また、これらの各機能ブロックの一部または全部は、専用装置によって実現されていてもよい。また、これらの各機能ブロックは、必ずしも各機能ブロックに対応する単位で実現されていなくてもよく、回路解析装置が全体としてこれらの機能を含むよう実現されていればよい。 Further, in each embodiment of the present invention, each functional block of the circuit analysis device may be distributed and realized in a plurality of devices. In addition, some or all of these functional blocks may be realized by a dedicated device. In addition, each of these functional blocks does not necessarily have to be realized in units corresponding to each functional block, and it is only necessary that the circuit analysis apparatus is realized to include these functions as a whole.
　また、上述した本発明の各実施の形態において、各フローチャートを参照して説明した回路解析装置の動作を、本発明のコンピュータ・プログラムとしてコンピュータ装置の記憶装置（記憶媒体）に格納しておき、係るコンピュータ・プログラムを当該ＣＰＵが読み出して実行するようにしてもよい。そして、このような場合において、本発明は、係るコンピュータ・プログラムのコードあるいは記憶媒体によって構成される。 In each embodiment of the present invention described above, the operation of the circuit analysis device described with reference to each flowchart is stored in a storage device (storage medium) of the computer device as a computer program of the present invention. Such a computer program may be read and executed by the CPU. In such a case, the present invention is constituted by the code of the computer program or a storage medium.
　また、上述した各実施の形態は、適宜組み合わせて実施されることが可能である。 Also, the above-described embodiments can be implemented in appropriate combination.
　また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。 Further, the present invention is not limited to the above-described embodiments, and can be implemented in various modes.
　なお、本発明の各実施の形態は、以下のように表現することもできる。 Each embodiment of the present invention can also be expressed as follows.
　（付記１）各条件における電気的特性を表す情報が含まれる回路情報と、前記各条件の合成比を表す合成比情報とを取得する回路情報取得部と、前記回路情報に基づいて、前記条件毎に該条件における電気的特性を用いて解析モデル（条件別モデル）を生成する条件別モデル生成部と、前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデル（合成モデル）を生成する合成モデル生成部と、を備えた回路解析装置。 (Additional remark 1) The circuit information acquisition part which acquires the circuit information containing the information showing the electrical property in each condition, the synthetic | combination ratio information showing the synthetic | combination ratio of each said condition, The said condition based on the said circuit information A model-by-condition generation unit that generates an analysis model (conditional model) using the electrical characteristics in each condition, and a synthesized analysis model by synthesizing each of the condition-based models based on the synthesis ratio information A circuit analysis apparatus comprising: a synthesis model generation unit that generates (synthesis model).
　（付記２）前記回路情報取得部は、前記合成比情報として、前記合成比を変化させる条件を表す情報を取得し、前記合成比を変化させる条件に基づいて前記各条件の合成比を変化させながら設定する合成比設定部をさらに備え、前記合成モデル生成部は、前記合成比設定部により前記合成比が設定される度に前記合成モデルを生成することを特徴とする付記１に記載の回路解析装置。 (Additional remark 2) The said circuit information acquisition part acquires the information showing the conditions which change the said composite ratio as said composite ratio information, and changes the composite ratio of each said condition based on the conditions which change the said composite ratio The circuit according to claim 1, further comprising a synthesis ratio setting unit that sets the synthesis model, wherein the synthesis model generation unit generates the synthesis model every time the synthesis ratio is set by the synthesis ratio setting unit. Analysis device.
　（付記３）前記合成モデル生成部は、前記各条件別モデルを前記合成比情報に基づくインピーダンスで接続する接続用の解析モデル（接続用モデル）を生成し、前記各条件別モデルおよび前記接続用モデルからなる前記合成モデルを生成することを特徴とする付記１または２に記載の回路解析装置。 (Additional remark 3) The said synthetic | combination model production | generation part produces | generates the analytical model (model for connection) which connects each said model according to conditions with the impedance based on the said synthetic | combination ratio information, and each said model according to each condition and said connection The circuit analysis apparatus according to appendix 1 or 2, wherein the synthetic model including a model is generated.
　（付記４）前記回路情報取得部は、前記回路情報に含まれない他の条件を算出するための前記各条件の比率を前記合成比情報として取得することを特徴とする付記１から３のいずれか１に記載の回路解析装置。 (Additional remark 4) The said circuit information acquisition part acquires the ratio of each said condition for calculating the other conditions which are not contained in the said circuit information as said synthetic | combination ratio information, The circuit analysis apparatus according to claim 1.
　（付記５）前記回路情報取得部は、前記回路情報の示す回路を複数個含む解析対象回路において、前記各条件が適用される回路の構成比に関する情報を前記合成比情報として取得することを特徴とする付記１から４のいずれか１に記載の回路解析装置。 (Additional remark 5) The said circuit information acquisition part acquires the information regarding the structural ratio of the circuit to which each said condition is applied as said synthetic | combination ratio information in the analysis object circuit containing multiple circuits which the said circuit information shows. The circuit analysis apparatus according to any one of appendices 1 to 4.
　（付記６）前記合成モデルを用いて前記回路の動作を解析するためのシミュレーションを実行する解析部をさらに備えたことを特徴とする付記１から５のいずれか１に記載の回路解析装置。 (Appendix 6) The circuit analysis apparatus according to any one of appendices 1 to 5, further comprising an analysis unit that executes a simulation for analyzing the operation of the circuit using the synthetic model.
　（付記７）前記回路情報取得部は、解析対象回路において前記回路情報の示す回路に接続される他の回路を表す情報をさらに取得し、前記他の回路を表す情報に基づいて、前記合成モデルを含む前記解析対象回路の解析モデルを生成する解析モデル生成部をさらに備え、前記解析部は、前記解析対象回路の前記解析モデルを用いて前記シミュレーションを実行することを特徴とする付記６に記載の回路解析装置。 (Additional remark 7) The said circuit information acquisition part further acquires the information showing the other circuit connected to the circuit which the said circuit information shows in an analysis object circuit, Based on the information showing the said other circuit, the said synthetic | combination model The analysis model generation part which produces | generates the analysis model of the said analysis object circuit containing this is further included, The said analysis part performs the said simulation using the said analysis model of the said analysis object circuit, The additional statement 6 characterized by the above-mentioned. Circuit analysis equipment.
　（付記８）前記回路情報取得部によって前記合成比情報として前記合成比を変化させる条件を表す情報が取得されるとき、前記解析部は、前記合成比が設定される度に前記シミュレーションを繰り返すことを特徴とする付記６または７に記載の回路解析装置。 (Supplementary Note 8) When the circuit information acquisition unit acquires information indicating a condition for changing the synthesis ratio as the synthesis ratio information, the analysis unit repeats the simulation every time the synthesis ratio is set. The circuit analysis apparatus according to appendix 6 or 7, characterized by:
　（付記９）各条件における電気的特性を表す情報が含まれる回路情報と、前記各条件の合成比を表す合成比情報とを用いて、前記回路情報に基づいて、前記条件毎に該条件における電気的特性を用いて解析モデル（条件別モデル）を生成し、前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデル（合成モデル）を生成する、回路解析方法。 (Supplementary note 9) Based on the circuit information, the circuit information including information representing the electrical characteristics in each condition and the composition ratio information representing the composition ratio of each condition. A circuit analysis method for generating an analysis model (model according to conditions) using electrical characteristics, and generating a combined analysis model (synthesis model) by combining the models according to conditions based on the combination ratio information .
　（付記１０）各条件における電気的特性を表す情報が含まれる回路情報と、前記各条件の合成比を表す合成比情報とを取得する回路情報取得ステップと、前記回路情報に基づいて、前記条件毎に該条件における電気的特性を用いて解析モデル（条件別モデル）を生成する条件別モデル生成ステップと、前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデル（合成モデル）を生成する合成モデル生成ステップと、をコンピュータ装置に実行させるコンピュータ・プログラム。 (Additional remark 10) The circuit information acquisition step which acquires the circuit information containing the information showing the electrical property in each condition, the synthetic | combination ratio information showing the synthetic | combination ratio of each said condition, Based on the said circuit information, the said condition A condition-specific model generation step for generating an analysis model (condition-specific model) using the electrical characteristics in each condition for each time, and combining each of the condition-specific models based on the combination ratio information, thereby combining the analysis models A computer program for causing a computer device to execute a composite model generation step of generating (composite model).
　この出願は、２０１３年４月１７日に出願された日本出願特願２０１３－０８６６８０を基礎とする優先権を主張し、その開示の全てをここに取り込む。 This application claims priority based on Japanese Patent Application No. 2013-086680 filed on April 17, 2013, the entire disclosure of which is incorporated herein.
　１、２、３　　回路解析装置
　１１、２１、３１　　回路情報取得部
　１２　　条件別モデル生成部
　１３、３３　　合成モデル生成部
　２４　　解析モデル生成部
　２５、３５　　解析部
　３６　　合成比設定部
　１００１　　ＣＰＵ
　１００２　　ＲＡＭ
　１００３　　ＲＯＭ
　１００４　　記憶装置
　１００５　　入力装置
　１００６　　出力装置 1, 2, 3 Circuit analysis device 11, 21, 31 Circuit information acquisition unit 12 Conditional model generation unit 13, 33 Synthesis model generation unit 24 Analysis model generation unit 25, 35 Analysis unit 36 Synthesis ratio setting unit 1001 CPU
1002 RAM
1003 ROM
1004 Storage device 1005 Input device 1006 Output device

Claims (10)

  1. 　回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報と、夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報とを取得する回路情報取得手段と、
    　前記回路情報に基づいて、前記動作条件毎に、該動作条件における電気的特性を用いて、前記回路の解析に使用する解析モデルである条件別モデルを生成する条件別モデル生成手段と、
    　前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデルである合成モデルを生成する合成モデル生成手段と、
    　を備えた回路解析装置。     Circuit conditions including operating information when the circuit operates, including information representing the electrical characteristics of the circuit under each of a plurality of predetermined operating conditions, and representing the electrical characteristics under each of the operating conditions Circuit information acquisition means for acquiring synthesis ratio information representing a synthesis ratio when synthesizing information;
    Based on the circuit information, for each operating condition, by using the electrical characteristics in the operating condition, a conditional model generating means for generating a conditional model that is an analysis model used for the analysis of the circuit;
    A synthesis model generating means for generating a synthesis model which is a synthesized analysis model by synthesizing each model according to each condition based on the synthesis ratio information;
    Circuit analysis device with
  2. 　前記回路情報取得手段は、前記合成比情報として、前記合成比を変化させる条件を表す情報を取得し、
    　前記合成比を変化させる条件に基づいて前記各条件の合成比を変化させながら設定する合成比設定手段をさらに備え、
    　前記合成モデル生成手段は、前記合成比設定手段により前記合成比が設定される度に前記合成モデルを生成することを特徴とする請求項１に記載の回路解析装置。     The circuit information acquisition means acquires information representing a condition for changing the synthesis ratio as the synthesis ratio information,
    Further comprising a composition ratio setting means for setting the composition ratio while changing the composition ratio based on the condition for changing the composition ratio;
    The circuit analysis apparatus according to claim 1, wherein the synthesis model generation unit generates the synthesis model every time the synthesis ratio is set by the synthesis ratio setting unit.
  3. 　前記合成モデル生成手段は、前記各条件別モデルを前記合成比情報に基づくインピーダンスで接続する接続用の解析モデルである接続用モデルを生成し、前記各条件別モデルおよび前記接続用モデルからなる前記合成モデルを生成することを特徴とする請求項１または請求項２に記載の回路解析装置。 The synthesis model generation means generates a connection model that is an analysis model for connection for connecting the models for each condition with impedance based on the synthesis ratio information, and includes the model for each condition and the model for connection. The circuit analysis apparatus according to claim 1, wherein a synthesis model is generated.
  4. 　前記回路情報取得手段は、前記回路情報に含まれない他の条件を算出するための前記各条件の比率を前記合成比情報として取得することを特徴とする請求項１から請求項３のいずれか１項に記載の回路解析装置。 4. The circuit information acquisition unit according to claim 1, wherein the circuit information acquisition unit acquires a ratio of each of the conditions for calculating another condition not included in the circuit information as the combination ratio information. 5. The circuit analysis apparatus according to item 1.
  5. 　前記回路情報取得手段は、前記回路情報の示す回路を複数個含む解析対象回路において、前記各条件が適用される回路の構成比に関する情報を前記合成比情報として取得することを特徴とする請求項１から請求項４のいずれか１項に記載の回路解析装置。 The circuit information acquisition unit is configured to acquire, as the synthesis ratio information, information related to a configuration ratio of a circuit to which each of the conditions is applied in an analysis target circuit including a plurality of circuits indicated by the circuit information. The circuit analysis apparatus according to any one of claims 1 to 4.
  6. 　前記合成モデルを用いて前記回路の動作を解析するためのシミュレーションを実行する解析手段をさらに備えることを特徴とする請求項１から請求項５のいずれか１項に記載の回路解析装置。 The circuit analysis apparatus according to claim 1, further comprising an analysis unit that executes a simulation for analyzing the operation of the circuit using the synthetic model.
  7. 　前記回路情報取得手段は、解析対象回路において前記回路情報の示す回路に接続される他の回路を表す情報をさらに取得し、
    　前記他の回路を表す情報に基づいて、前記合成モデルを含む前記解析対象回路の解析モデルを生成する解析モデル生成手段をさらに備え、
    　前記解析手段は、前記解析対象回路の前記解析モデルを用いて前記シミュレーションを実行することを特徴とする請求項６に記載の回路解析装置。     The circuit information acquisition means further acquires information representing another circuit connected to the circuit indicated by the circuit information in the analysis target circuit,
    Based on information representing the other circuit, further comprising an analysis model generation means for generating an analysis model of the analysis target circuit including the synthesis model;
    The circuit analysis apparatus according to claim 6, wherein the analysis unit executes the simulation using the analysis model of the analysis target circuit.
  8. 　前記回路情報取得手段によって前記合成比情報として前記合成比を変化させる条件を表す情報が取得されるとき、
    　前記解析手段は、前記合成比が設定される度に前記シミュレーションを繰り返すことを特徴とする請求項６または請求項７に記載の回路解析装置。     When information representing a condition for changing the synthesis ratio is acquired as the synthesis ratio information by the circuit information acquisition unit,
    8. The circuit analysis apparatus according to claim 6, wherein the analysis unit repeats the simulation every time the synthesis ratio is set.
  9. 　回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報と、夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報とを取得し、
    　前記回路情報に基づいて、前記動作条件毎に、該動作条件における電気的特性を用いて、前記回路の解析に使用する解析モデルである条件別モデルを生成し、
    　前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデルである合成モデルを生成する、回路解析方法。     Circuit conditions including operating information when the circuit operates, including information representing the electrical characteristics of the circuit under each of a plurality of predetermined operating conditions, and representing the electrical characteristics under each of the operating conditions To obtain the composition ratio information indicating the composition ratio when composing the information,
    Based on the circuit information, for each operating condition, using electrical characteristics in the operating condition, to generate a model by condition that is an analysis model used for analysis of the circuit,
    A circuit analysis method for generating a combined model, which is a combined analysis model, by combining the models for each condition based on the combination ratio information.
  10. 　回路解析装置を含むコンピュータ装置に、
    　回路が動作する際の動作条件であって、予め定められた複数の動作条件の夫々における前記回路の電気的特性を表す情報を含む回路情報と、夫々の前記動作条件における前記電気的特性を表す情報を合成する際の合成比を表す合成比情報とを取得する回路情報取得ステップと、
    　前記回路情報に基づいて、前記動作条件毎に、該動作条件における電気的特性を用いて、前記回路の解析に使用する解析モデルである条件別モデルを生成する条件別モデル生成ステップと、
    　前記各条件別モデルを前記合成比情報に基づき合成することにより、合成された解析モデルである合成モデルを生成する合成モデル生成ステップと、
    　を実行させるコンピュータ・プログラムを記録するコンピュータで読み取り可能な記録媒体。     In a computer device including a circuit analysis device,
    Circuit conditions including operating information when the circuit operates, including information representing the electrical characteristics of the circuit under each of a plurality of predetermined operating conditions, and representing the electrical characteristics under each of the operating conditions A circuit information acquisition step for acquiring synthesis ratio information representing a synthesis ratio when the information is synthesized;
    A condition-specific model generation step for generating a condition-specific model, which is an analysis model used for analysis of the circuit, using the electrical characteristics in the operation condition for each operation condition based on the circuit information;
    A synthesis model generation step of generating a synthesis model which is a synthesized analysis model by synthesizing the models according to each condition based on the synthesis ratio information;
    The computer-readable recording medium which records the computer program which performs this.
PCT/JP2014/002129 2013-04-17 2014-04-15 Circuit analysis device, circuit analysis method, and recording medium WO2014171131A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013086680 2013-04-17
JP2013-086680 2013-04-17

Publications (1)

Publication Number Publication Date
WO2014171131A1 true WO2014171131A1 (en) 2014-10-23

Family

ID=51731094

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/002129 WO2014171131A1 (en) 2013-04-17 2014-04-15 Circuit analysis device, circuit analysis method, and recording medium

Country Status (1)

Country Link
WO (1) WO2014171131A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140773A (en) * 2005-11-16 2007-06-07 Fujitsu Ltd Timing verification method and timing verification device
JP2008181377A (en) * 2007-01-25 2008-08-07 Renesas Technology Corp System and method for designing semiconductor device
JP2009110380A (en) * 2007-10-31 2009-05-21 Fujitsu Microelectronics Ltd Layout support program, storage medium recording the program, layout support device, and layout support method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140773A (en) * 2005-11-16 2007-06-07 Fujitsu Ltd Timing verification method and timing verification device
JP2008181377A (en) * 2007-01-25 2008-08-07 Renesas Technology Corp System and method for designing semiconductor device
JP2009110380A (en) * 2007-10-31 2009-05-21 Fujitsu Microelectronics Ltd Layout support program, storage medium recording the program, layout support device, and layout support method

Similar Documents

Publication Publication Date Title
US20030182640A1 (en) Signal integrity analysis system
US9020797B2 (en) Integrated circuit simulation using analog power domain in analog block mixed signal
US7281223B2 (en) System and method for modeling an integrated circuit system
US20070101302A1 (en) Mixed signal circuit simulator
US10275553B2 (en) Custom circuit power analysis
JP2002222230A (en) Unnecessary radiation optimizing method and unnecessary radiation analyzing method
JP2009526285A (en) Methods for estimating noise generated in electronic systems and related methods for testing noise immunity
KR100749753B1 (en) Simulation method and apparatus at gate level, method of desiging ics, method of designing ics including voltage islands, and method of designing chips
Signorini et al. Power and Signal Integrity co-simulation via compressed macromodels of high-speed transceivers
CN114117985A (en) Intelligent verification method, system, medium and terminal equipment of integrated operational amplifier
JP5056511B2 (en) Verification support program, recording medium storing the program, verification support apparatus, and verification support method
US8903698B2 (en) Generating behavioral models for analog circuits
US10922459B2 (en) Methods for converting circuits in circuit simulation programs
KR20020079320A (en) Method, apparatus and program for preparing a simulation model for semiconductor integrated circuit at power supply terminal for simulation electromagnatic interference
JP5561274B2 (en) Power supply design system, power supply design method, and power supply design program
WO2014171131A1 (en) Circuit analysis device, circuit analysis method, and recording medium
JP2010134775A (en) Method, program and apparatus for simulating circuit
JP2011033503A (en) Parameter calculating apparatus, simulation apparatus, and parameter calculating program
JP5998926B2 (en) Current model creation method and CAD apparatus
US11301612B1 (en) Method and apparatus for predicting electrical values in electronic circuits
Foundries Application Note—SPICE Models & Simulations
JP2005267191A (en) Method for creating power supply model for semiconductor integrated circuit, program, and information processor
JP2006350548A (en) Creation method, creation program and creation device of timing library
JP2006106997A (en) Net list conversion device, method therefor and program therefor
JP2010049325A (en) Method and device for analysis of current waveform therefor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14785199

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14785199

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP