WO2014119834A1 - 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로 - Google Patents

리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로 Download PDF

Info

Publication number
WO2014119834A1
WO2014119834A1 PCT/KR2013/008109 KR2013008109W WO2014119834A1 WO 2014119834 A1 WO2014119834 A1 WO 2014119834A1 KR 2013008109 W KR2013008109 W KR 2013008109W WO 2014119834 A1 WO2014119834 A1 WO 2014119834A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
error injection
optical error
detection
output
Prior art date
Application number
PCT/KR2013/008109
Other languages
English (en)
French (fr)
Inventor
김호원
이동건
최종석
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Publication of WO2014119834A1 publication Critical patent/WO2014119834A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements

Definitions

  • the present invention relates to optical error injection attack response, specifically optical error injection detection using a buffer on the reset signal path to detect the optical error injection using the buffers present on the reset signal line required to reset the chip. It is about a circuit.
  • AES Advanced Encryption Standard
  • fault injection attack which is a quasi-invasive attack
  • invasive attack is an attack that needs to be injected after depackaging a device, such as an invasive attack.
  • an attack by applying an attack without direct electrical contact while leaving the passivation layer of the chip intact.
  • It is an active attack that uses a light such as an X-ray, an electromagnetic field, or a laser to cause a deliberate malfunction. .
  • An optical error injection attack is an attack that finds secret information necessary for encryption by injecting light such as a laser into a microprocessor or a dedicated encryption chip that is performing an encryption algorithm to generate an error as shown in FIG. 1.
  • the package of the chip that performs the encryption is removed using a solution such as sulfuric acid, which causes a malfunction by injecting a high energy ray such as a laser into the internal circuit.
  • a typical method among algorithms is to execute the algorithm several times, compare the results, and not output the results if the results are different.
  • Another technique is to compare the checksum value calculated before the execution of a particular block with the checksum value after the execution.
  • the physical method is a metal shielding method in which an additional metal plate is covered on the top metal layer of the chip.
  • This method protects the attack by preventing the laser from penetrating the metal layer, but it is possible to use a sophisticated laser to remove the metal layer. Recently, the laser is injected through the silicon layer, which is the bottom of the chip. Attacks are possible and are not an effective solution.
  • DNL dual-rail logic
  • This technique encodes a value using 2 bits to represent a 1 bit signal.
  • all circuits are constructed using a method of expressing 0 as (0,1) and 1 as (1,0), so that the cost of the circuit area is twice as high.
  • a state of (1,1) that cannot occur in common sense can be defined as a state in which an optical error is injected. This is because the state (1,1) cannot occur when there is no operation in the circuit due to an optical error or the like.
  • Another method is to mount an optical sensor such as a photo diode in a chip. This prevents the chip from operating by mounting a sensor directly on the chip to detect light when the package is removed for optical error injection.
  • an optical sensor such as a photo diode
  • This method is not effective because a photo diode can be easily found in the layout of the chip, so it is possible to mask only the sensor.
  • the present invention is to solve the problem of the conventional method of protection against the error injection attack, the reset signal to detect the optical error injection by using the buffers on the reset signal line required to reset the chip It is an object of the present invention to provide an optical error injection detection circuit using a buffer on a path.
  • the present invention uses a buffer in the middle of a routing path connected to a reset port of a flip-flop as a sensor for detecting an optical error injection, so that a reset signal can be detected to prevent an optical error injection attack by detecting the optical error injection. It is an object of the present invention to provide an optical error injection detection circuit using a buffer on a path.
  • the optical error injection detection circuit using the buffer on the reset signal path according to the present invention for achieving the above object is configured on the path of the reset signal transmitted to each flip-flop constituting the digital circuit to detect the external optical error injection A plurality of sensing units; a signal collecting unit that separates the outputs of the sensing unit into one and detects a change in a signal of any one sensing unit; And a detection signal generator for generating an error injection detection signal.
  • the sensing unit may be a buffer or an inverter configured on a path of a reset signal transmitted to each flip-flop constituting a digital circuit, and the signal collecting unit may be an AND gate or an OR gate.
  • the detection signal generator is configured by flip-flops at the output terminal of each buffer used as the detection unit for detecting the optical error injection, and the OR and gate are used as the signal collector to collect and output the output of each detection signal generator.
  • the circuit may be configured to minimize the distance between the signal generators.
  • the signal collecting unit collecting the output of each buffer used as the detection unit for detecting the optical error injection is composed of an AND gate, and each signal collecting unit is configured in multiple stages so that the output of the signal collecting unit of the previous stage is the signal collecting unit of the next stage.
  • a circuit is configured to be input.
  • the signal collecting unit for collecting the output of each buffer used as the detection unit for detecting the optical error injection is configured in multiple stages, the signal collecting unit of the front end by configuring the AND gate so that the output is input to the detection signal generator, the detection signal generation The signal collecting unit of the next stage to which the negative output is input is configured by an OR gate.
  • the sensing signal sense_ff of each flip-flop constituting the digital circuit is updated at a falling edge of the clock signal, and initially outputs a value of 0 due to the reset signal. Since the output of the AND gate, which is used as the time signal collecting unit, changes to 0, the output is updated to 1 at this point of time, and the detection signal (fault_detect) indicates that there has been an optical error injection.
  • optical error injection detection circuit using the buffer on the reset signal path according to the present invention has the following effects.
  • the optical error injection attack can be efficiently detected to cope with the error injection attack efficiently.
  • optical error injection is detected using a buffer on the reset signal path, minimizing the addition of logic to defend against attacks.
  • a circuit for detecting an optical error injection using a buffer on an already existing reset signal path which is essential for configuring the chip, prevents an increase in area on the chip and suppresses an increase in manufacturing cost.
  • the optical error injection can be effectively detected at the cost of a logic circuit that collects the signal output from the buffer and a flip-flop that can detect a short logic value change.
  • 1 is a configuration diagram showing an example of an optical error injection attack on an encryption chip
  • FIG. 3 is a detailed configuration diagram of an optical error injection detection circuit according to the present invention.
  • 4 to 6 is a block diagram of an optical error injection detection circuit according to another embodiment of the present invention.
  • 9 is a graph illustrating error injection time magnification.
  • FIG. 2 is a basic configuration diagram of an optical error injection detection circuit according to the present invention
  • FIG. 3 is a detailed configuration diagram of an optical error injection detection circuit according to the present invention.
  • the present invention enables optical error injection to be detected using buffers present on the reset signal line required to reset the chip in a method for efficiently detecting the optical error injection attack.
  • a large number of flip-flops are used in a hardware chip, and a reset signal is used to initialize the flip-flop. Since the signal must be connected to all flip-flops in the chip, the signals are evenly routed through all areas of the chip. Should be.
  • a buffer in the middle of a routing path connected to the reset port of the flip-flop is used as a sensor for detecting an optical error injection.
  • both the CLK port and the RESET port of the flip flop may be used, and LATCH may be used instead of the flip flop.
  • flip-flops 121, 122, and 123 of ff0 to ff7 are flip-flops that are generally used in digital circuits.
  • the reset signal is a high-fanout signal because it must be supplied to all flip-flops. In order for the reset signal to be well transmitted to all flip-flops, the power to drive the reset port of each flip-flop needs to be large.
  • the buffers 101, 102, 103, and 104 such as buffer1 to buffer4, are internal to the chip. Is inserted.
  • each buffer is bundled with an AND gate 131 and used as an optical error injection detection sensor.
  • the reset signal initializes the flip-flop by detecting a low active or falling edge, and therefore has a logic high value when the chip performs normal operation.
  • the flip-flop 132 for generating a detection signal needs a sensing signal sense_ff. .
  • the sensing signal sense_ff is updated at the falling edge of the clock signal, but initially outputs a value of 0 due to the reset signal, and the output of the AND gate changes to 0 during optical error injection. At this point, the output is updated to 1 to signal a fault_detect to indicate that there was an optical error injection.
  • the basic configuration of the optical error injection detection circuit using the buffer on the reset signal path according to the present invention is as follows.
  • a signal collecting unit that collects the signals output from the 102, 103, and 104 and distinguishes and outputs an optical error injection in any one of the detectors 101, 102, 103, and 104.
  • a reset signal is used for the purpose of initializing each of the flip-flops 121, 122, and 123, and has a high fan-out characteristic. Due to the nature of the reset signal having a plurality of buffers, that is, the detection unit 101, 102, 103, 104 is mounted on the reset signal path.
  • the output of the error-injected buffer is reversed, which causes the output path (resetout1) (resetout1) (resetout7) of the buffer to be reversed.
  • the signal collecting unit 131 is transferred to the signal collecting unit 131, and even if only one detecting unit 101, 102, 103, and 104 detects an error injection, the signal collecting unit 131 divides it into a logic value output. I can make it.
  • the detection signal generator 132 captures a temporary change in logic value occurring for a very short time due to the nature of the optical error, and generates a signal indicating that the optical error has been detected.
  • the inverter may also be used as the sensing unit when the circuit is implemented through the even number of inverters.
  • the conductor through which the signal is transmitted may also be a sensing unit.
  • the signal collecting unit 131 is illustrated as using an AND gate, this is only an example, and the signal collecting unit 131 collects signals from multiple sensing units to distinguish an optical error from any one sensing unit. It is also possible to use any type of logic circuit that can.
  • the detection signal generator 132 is also described as using a flip flop in FIG. 3, the flip-flop is just one example, and any type of circuit capable of detecting a change occurring in a short time may be used. Do.
  • optical error injection detection circuit using the buffer on the reset signal path having such a configuration has another form, it is as follows.
  • 4 to 6 is a block diagram of an optical error injection detection circuit according to another embodiment of the present invention.
  • FIG. 4 shows another embodiment of the optical error injection detection circuit according to the present invention, in which an error signal is attenuated while passing through a plurality of buffers used as a detection unit for detecting an optical error injection, thereby detecting the optical error injection. This is to prevent the phenomenon.
  • a flip flop used as a detection signal generator is configured at the output of each buffer used as a detection unit for detecting an optical error injection, and an OR gate is used as the signal collection unit that collects and outputs the output of each detection signal generator.
  • the circuit is configured to minimize the distance between the signal and the detection signal generator.
  • FIG. 5 shows another embodiment of the optical error injection detection circuit according to the present invention, in which a signal collecting unit for collecting the output of each buffer used as a detection unit for detecting an optical error injection is configured as an AND gate, and each signal collection is performed. By multiplying the part, the output of the signal collector of the previous stage is input to the signal collector of the next stage, thereby improving the accuracy of optical error injection detection.
  • each signal collecting unit is configured in multiple stages so that the output of the preceding signal collecting unit is input to the next signal collecting unit.
  • the detection signal generator is configured at the output stage of the signal collector of the previous stage so that the output of the detection signal generator is the input of the next signal collector composed of the OR gate.
  • FIG. 7 is a block diagram illustrating a transient current change due to laser injection
  • FIG. 8 is a graph illustrating a simulation result of an optical error injection detection circuit according to the present invention.
  • 9 is a graph illustrating enlargement of an error injection time point.
  • FIG. 7 shows a buffer configuration modeling a transient current change due to laser injection.
  • the amount of current generated according to time can be modeled by Equation 1 below. Can be.
  • I (t) is the amount of current over time
  • I 0 is the maximum current value due to charge
  • ⁇ ⁇ is the charge collection time constant at the junction
  • ⁇ ⁇ is the ion track (ion- track) creation time constant.
  • v () denotes a voltage
  • i () denotes an amount of current.
  • the RESET signal is raised again, and the chip starts to operate normally.
  • the optical error injection detection circuit using the buffer on the reset signal path detects the optical error injection by using the buffer in the middle of the routing path connected to the reset port of the flip-flop as a sensor for detecting the optical error injection. It allows you to defend against optical error injection attacks.
  • the present invention uses a buffer in the middle of a routing path connected to a reset port of a flip-flop as a sensor for detecting an optical error injection, so that an optical error injection can be detected so that an optical error injection attack can be prevented.
  • Injection detection circuitry can be provided for use in the field of cryptographic chip manufacturing.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명은 칩을 리셋하기 위해 필요한 리셋 신호선 상에 존재하는 버퍼들을 이용하여 광학 오류 주입을 감지할 수 있도록 한 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로에 관한 것으로, 디지탈 회로를 구성하는 각 플립플롭으로 전달되는 리셋 신호의 경로 상에 구성되어 외부의 광학 오류 주입을 감지하는 복수 개의 감지부;상기 감지부의 출력을 하나로 취합하여 어느 하나의 감지부의 신호에 변화가 발생하면 이를 구분하는 신호 취합부;상기 감지부에서 출력되는 신호 변화를 감지하여 신호 취합부의 입력에 의해 광학 오류 주입 탐지 신호를 발생시키는 탐지신호 발생부;를 포함하는 것이다.

Description

리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로
본 발명은 광학 오류 주입 공격 대응에 관한 것으로, 구체적으로 칩을 리셋하기 위해 필요한 리셋 신호선 상에 존재하는 버퍼들을 이용하여 광학 오류 주입을 감지할 수 있도록 한 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로에 관한 것이다.
일반적으로 네트워크 장치들에 사용되고 있는 암호 알고리즘들은 오류 주입 공격에 취약한 단점이 있다.
예를 들어, AES(Advanced Encryption Standard) 암호 알고리즘의 경우 키 스케쥴링이나 암호화가 수행되는 동안 데이터를 저장하는 레지스터나 메모리에 오류가 주입되어 정상 암호문과 오류 암호문의 차이 값을 이용한 차분오류 분석(Differential Fault Analysis)에 의해 비밀키 값이 누출되는 문제가 있다.
RSA-CRT(Rivest Shamir Adleman-Chinese Remainder Theorem) 암호 알고리즘은 일반적인 RSA 암호 알고리즘에 비해서 연산의 효율성이 높고 전력 분석 공격과 같은 부채널 공격에 강인하다는 장점을 지니고 있지만, RSA-CRT 연산 과정에서 특정 연산 부분에 공격자가 임의의 오류를 주입하는 경우 오동작이 발생하고 이때 출력된 연산의 결과를 이용하여 공격하려는 장치의 저장된 비밀 값 추출 가능하기 때문에 오류 주입 공격에 취약하다.
이러한 물리적 공격 중에서도 준침입성 공격에 해당하는 오류 주입 공격(Fault injection attack)은 침입성 공격과 같이 장치를 분해(Depackaging)한 후 오류를 주입해야 하는 공격이다.
구체적으로 칩의 패시베이션 층을 그대로 둔 채 직접적인 전기 접촉을 하지 않고 공격을 가하여 오류를 주입하는 것으로 X-ray나 전자기장, 혹은 레이저와 같은 빛을 이용하여 고의적인 오동작(Fault)을 일으키는 능동적인 공격이다.
특히, 이 공격의 경우 칩셋의 표면에서 정확한 위치를 찾아서 공격해야 하는 어려움이 있긴 하지만 비교적 용이하게 원하는 정보를 추출하는 하는 것이 가능하다.
이와 같은 오류 주입 공격에서도 레이저와 같은 광학적 오류를 주입하는 경우에는 공격하려는 칩의 내부 회로 중에서도 오류를 주입해야할 정확한 부분을 찾아서 디캡핑(decapping)하는 절차가 필요하다.
광학 오류 주입 공격은 도 1과 같이 암호화 알고리즘을 수행중인 마이크로 프로세서나 전용 암호화 칩에 레이저와 같은 빛을 주입하여 동작에 오류가 발생하게 함으로써 암호화에 필요한 비밀정보를 알아내는 공격이다.
암호화를 수행하는 칩의 패키지를 황산과 같은 용액을 이용해 제거하여 내부의 회로에 레이저와 같은 고에너지의 광선을 주입함으로써 오동작을 유발한다.
현재 많은 응용에서 표준으로 사용되고 있는 AES, RSA와 같은 표준 암호 알고리즘에 대한 다양한 광학 오류 주입 공격 기법이 소개되고 있으며, 방어책에 대한 연구도 활발히 진행 중이다.
이러한 광학 오류 주입을 방어하기 위한 기법은 크게 알고리즘 적인 방법과 물리적인 방법으로 나누어진다.
알고리즘 적인 방법 중 대표적인 방법은 알고리즘을 여러 번 수행하여 그 결과값을 비교하여 결과가 다를 경우 결과값을 출력하지 않는 방법이 있다. 혹은 암호화 알고리즘을 수행하는 블록을 여러 개를 배치하여 각각 다른 블록에서 수행된 결과값을 비교하는 방법이 있다. 그 외 특정 블록을 수행하기 이전에 계산된 체크섬 값과 수행한 이후의 체크섬 값을 비교하는 기법이 있다.
물리적인 방법으로는 칩의 탑 메탈(Top Metal)층 위에 금속판을 한 층 더 씌우는 메탈 쉴딩(Metal Shielding) 방법이 있다.
이 방법의 경우 레이저가 메탈층을 투과하지 못하도록 하여 공격을 방어하지만, 정교한 레이저를 이용하여 메탈층을 제거하는 것이 가능하며, 최근에는 칩의 바닥면인 실리콘(Silicon) 층을 통해 레이저를 주입하는 공격이 가능하므로 효과적인 해결책이 되지 못한다.
다른 방법으로는 DRL(Dual-Rail Logic) 기법이 있다.
이 기법은 1비트의 신호를 표현하기 위해 2비트를 이용하여 값을 엔코딩(encoding)하는 방법이다.
예를 들면, 0을 (0,1)로, 1을 (1,0)으로 표현하는 방법을 사용하여 모든 회로를 구성하며, 따라서 회로의 면적에 대한 비용이 2배 정도 발생한다.
이 방법을 이용하면, 상식적으로 발생할 수 없는 (1,1)의 상태를 광학 오류가 주입된 상태라고 정의하여 사용할 수 있다. 이는 (1,1)이라는 상태는 광학 오류 등으로 인해 회로 내에 조작이 없을 경우 발생할 수 없는 경우이기 때문이다.
또 다른 방법으로는 칩 내에 포토 다이오드(Photo Diode)와 같은 광센서를 장착하는 방법이다. 이는 광학 오류 주입을 위해 패키지가 제거되었을 경우 빛을 감지하기 위한 센서를 직접 칩에 장착하여 이러할 경우 칩을 동작시키지 못하도록 한다.
이 방법의 경우 포토 다이오드(Photo Diode)가 칩의 레이아웃에서 쉽게 발견될 수 있기 때문에, 해당 센서만을 마스킹 하는 방법이 가능하기 때문에 효과적이지 못하다.
이와 같은 칩 외부에서 오류 주입 공격에 의해 칩 내부의 비밀키와 같은 주요 정보가 노출되는 경우 해당 칩 및 이를 이용한 동종의 회로를 가지는 보안장치는 쉽게 보안이 해제되어 보호하고자 하는 대상을 보호할 수 없게 되는 문제점이 있다.
본 발명은 이와 같은 종래 기술의 오류 주입 공격에 대한 보호 방법의 문제를 해결하기 위한 것으로, 칩을 리셋하기 위해 필요한 리셋 신호선 상에 존재하는 버퍼들을 이용하여 광학 오류 주입을 감지할 수 있도록 한 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로를 제공하는데 그 목적이 있다.
본 발명은 플립플롭의 리셋 포트로 연결되는 라우팅 경로 가운데에 있는 버퍼를 광학 오류 주입을 감지하는 센서로 사용하여 광학 오류 주입시 이를 탐지할 수 있도록 하여 광학 오류 주입 공격을 방어할 수 있도록 한 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로를 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로는 디지탈 회로를 구성하는 각 플립플롭으로 전달되는 리셋 신호의 경로 상에 구성되어 외부의 광학 오류 주입을 감지하는 복수 개의 감지부;상기 감지부의 출력을 하나로 취합하여 어느 하나의 감지부의 신호에 변화가 발생하면 이를 구분하는 신호 취합부;상기 감지부에서 출력되는 신호 변화를 감지하여 신호 취합부의 입력에 의해 광학 오류 주입 탐지 신호를 발생시키는 탐지신호 발생부;를 포함하는 것을 특징으로 한다.
여기서, 상기 감지부는 디지탈 회로를 구성하는 각 플립플롭으로 전달되는 리셋 신호의 경로 상에 구성되는 버퍼 또는 인버터이고, 신호 취합부는 AND 게이트 또는 OR 게이트인 것을 특징으로 한다.
그리고 상기 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력단에 플립플롭으로 탐지신호 발생부를 구성하고, 각각의 탐지신호 발생부의 출력을 취합하여 출력하는 신호 취합부로 OR 게이트를 사용하여 버퍼와 탐지신호 발생부의 거리가 최소화되도록 회로를 구성하는 것을 특징으로 한다.
그리고 상기 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력을 취합하는 신호 취합부를 AND 게이트로 구성하고, 각각의 신호 취합부를 다단으로 구성하여 전단의 신호 취합부의 출력이 다음단의 신호 취합부로 입력되도록 회로를 구성하는 것을 특징으로 한다.
그리고 상기 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력을 취합하는 신호 취합부를 다단으로 구성하여, 전단의 신호 취합부를 AND 게이트로 구성하여 출력이 탐지 신호 발생부로 입력되도록 하고, 탐지 신호 발생부의 출력이 입력되는 다음단의 신호 취합부를 OR 게이트로 구성하는 것을 특징으로 한다.
그리고 상기 디지탈 회로를 구성하는 각 플립플롭의 센싱 신호(sense_ff)는 클럭 신호(clock)의 하강 엣지(falling edge)에 값이 갱신되고, 초기에 리셋 신호로 인해 0인 값을 출력하다가 광학 오류 주입시 신호 취합부로 사용되는 AND 게이트의 출력이 0으로 변하기 때문에 이 시점에서 출력을 1로 갱신하여 광학 오류 주입이 있었음을 검출 신호(fault_detect)로 알리는 것을 특징으로 한다.
그리고 상기 감지부에 광학 오류가 주입될 경우 오류가 주입된 감지부의 출력이 뒤바뀌는 현상이 발생하며, 이는 각 감지부들의 출력 경로들을 통해 신호 취합부로 전달이 되며, 신호 취합부에서는 단 한 곳의 감지부라도 오류 주입을 탐지하면 이를 논리값 출력으로 구분하는 것을 특징으로 한다.
이와 같은 본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로는 다음과 같은 효과를 갖는다.
첫째, 광학 오류 주입 공격을 효율적으로 감지하여 효율적으로 오류 주입 공격에 대응할 수 있다.
둘째, 리셋 신호 경로상의 버퍼를 이용하여 광학 오류 주입을 탐지하므로 공격에 대한 방어를 위한 로직의 추가를 최소화할 수 있다.
셋째, 칩을 구성하기 위하여 반드시 필요하고, 이미 존재하는 리셋 신호 경로상의 버퍼를 이용하여 광학 오류 주입을 탐지하는 회로를 구성하므로 칩상에서의 면적 증가를 막고 제조 비용의 증가를 억제한다.
넷째, 리셋 신호 경로상의 버퍼를 이용하므로 버퍼에서 출력되는 신호를 취합하는 논리회로와 짧은 논리값 변화를 감지해 낼 수 있는 플립플롭 정도의 비용만으로 효과적으로 광학 오류 주입을 감지할 수 있다.
도 1은 암호화 칩에 대한 광학 오류 주입 공격의 일 예를 나타낸 구성도
도 2는 본 발명에 따른 광학 오류 주입 탐지 회로의 기본 구성도
도 3은 본 발명에 따른 광학 오류 주입 탐지 회로의 상세 구성도
도 4 내지 도 6은 본 발명의 다른 실시 예에 따른 광학 오류 주입 탐지 회로의 구성도
도 7은 레이저 주입으로 인한 일시적인 전류 변화를 모델링한 버퍼 구성도
도 8은 본 발명에 따른 광학 오류 주입 탐지 회로에 대한 시뮬레이션 결과를 나타낸 그래프
도 9는 오류 주입 시점 확대를 나타낸 그래프
이하, 본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로의 바람직한 실시 예에 관하여 상세히 설명하면 다음과 같다.
본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로의 특징 및 이점들은 이하에서의 각 실시 예에 대한 상세한 설명을 통해 명백해질 것이다.
도 2는 본 발명에 따른 광학 오류 주입 탐지 회로의 기본 구성도이고, 도 3은 본 발명에 따른 광학 오류 주입 탐지 회로의 상세 구성도이다.
본 발명은 광학 오류 주입 공격을 효율적으로 감지하기 위한 방법으로 칩을 리셋하기 위해 필요한 리셋 신호선 상에 존재하는 버퍼들을 이용하여, 광학 오류 주입을 감지할 수 있도록 한 것이다.
일반적으로 하드웨어 칩에는 많은 수의 플립플롭을 사용하고 있으며, 이 플립플롭을 초기화하기 위해 리셋 신호가 사용되고 있는데, 이 신호는 칩 내부의 모든 플립플롭에 연결되어야 하기 때문에 칩의 전 영역에 거쳐 골고루 라우팅 되어야 한다.
또한, 많은 수의 플립플롭의 리셋 포트를 드라이브하기 위해서 라우팅 경로 중간에 많은 수의 버퍼가 추가되어 신호의 감소를 막는 역할을 한다.
본 발명에서는 이러한 플립플롭의 리셋 포트로 연결되는 라우팅 경로 가운데에 있는 버퍼를 광학 오류 주입을 감지하는 센서로 사용하는 것이다.
도 2에서와 같이 플립플롭의 CLK 포트와 RESET 포트를 모두 사용할 수 있으며 플립 플롭 대신에 LATCH를 사용하는 것도 가능하다.
도 3은 본 발명에서 제안하는 광학 오류 주입 탐지회로를 나타낸 것으로, ff0 ~ ff7의 플립플롭(121)(122)(123)은 디지털 회로에서 사용하는 일반적으로 사용되는 플립플롭이다.
리셋 신호의 경우 모든 플립플롭에 공급되어야 하는 신호이므로 High-fanout에 해당하는 신호이다. 모든 플립플롭에 리셋 신호가 잘 전달되기 위해서는 각 플립플롭의 리셋 포트를 드라이브할 수 있는 힘이 커야 하는데, 이를 위해 칩 내부에는 buffer1 ~ buffer4와 같은 버퍼(101)(102)(103)(104)가 삽입이 된다.
본 발명에서는 각 버퍼의 출력을 AND 게이트(131)로 묶어서 이를 광학 오류 주입 탐지 센서로 사용한다.
리셋 신호는 로우 액티브(low active) 이거나 하강 엣지(falling edge)를 감지하여 플립플롭을 초기화시키므로, 칩이 일반적인 동작을 할 경우 로직 1(high) 값을 가진다.
만약, 버퍼에 광학 오류가 주입이 되면, 광학 오류로 인해 발생한 에너지로 인해 로직 값이 0으로 변하게 되는데, 이를 감지하기 위해 탐지신호 발생을 위한 플립플롭(132)은 센싱 신호(sense_ff)가 필요하다.
센싱 신호(sense_ff)는 클럭 신호(clock)의 하강 엣지(falling edge)에 값이 갱신되는데, 초기에 리셋 신호로 인해 0인 값을 출력하다가, 광학 오류 주입시 AND 게이트의 출력이 0으로 변하기 때문에, 이 시점에서 출력을 1로 갱신하여 광학 오류 주입이 있었음을 검출 신호(fault_detect)로 알리게 된다.
이와 같은 본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로의 기본 구성은 다음과 같다.
도 3에서와 같이, 디지털 회로(100)를 구성하는 플립플롭(121)(122)(123)과, 이 플립플롭(121)(122)(123)으로 전달되는 리셋 신호의 경로 상에 있는 감지부(101)(102)(103)(104)와, 감지부(101)(102)(103)(104)의 출력이 전달되는 경로(resetout0)(resetout1)(resetout7)를 거쳐 감지부(101)(102)(103)(104)에서 출력되는 신호를 취합하여 감지부(101)(102)(103)(104)중 한 곳에라도 광학 오류 주입이 감지될 경우 이를 구별하여 출력하는 신호취합부(131)와, 신호취합부(131)에서 출력되는 신호를 이용해 광학 오류가 발생하였음을 출력하는 탐지신호 발생부(132)로 구성된다.
이와 같이 구성되는 본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로에서는 각 플립플롭(121)(122)(123)을 초기화하기 위한 목적으로 리셋 신호가 사용되며, High Fan-out 특성을 가지는 리셋 신호의 특성상 리셋 신호 경로 상에는 다수의 버퍼 즉 감지부(101)(102)(103)(104)가 장착된다.
이 버퍼(101)(102)(103)(104)에 광학 오류가 주입될 경우 오류가 주입된 버퍼의 출력이 뒤바뀌는 현상이 발생하며, 이는 버퍼의 출력 경로(resetout0)(resetout1)(resetout7)를 통해 신호 취합부(131)로 전달이 되며, 신호 취합부(131)에서는 단 한 곳의 감지부(101)(102)(103)(104)라도 오류 주입을 탐지하면 이를 논리값 출력으로 구분해 낼 수 있다.
탐지신호 발생부(132)는 광학 오류의 특성상 아주 짧은 시간 동안 발생하는 일시적인 논리값 변화를 잡아내어 이를 광학 오류를 탐지했다는 신호로 발생시켜주는 역할을 한다.
감지부(101)(102)(103)(104)에서 사용될 수 있는 버퍼는 기본적으로 짝수개의 인버터와 동일하기 때문에, 회로가 짝수개의 인버터를 통해 구현될 시에는 인버터도 감지부로 사용될 수 있으며, 리셋 신호가 전달되는 도선 역시 감지부가 될 수 있다.
신호 취합부(131)의 경우 AND 게이트를 사용하는 것으로 도시하였지만, 이는 하나의 예시에 불과하며, 여러 개의 감지부로부터의 신호를 취합하여 어느 하나의 감지부에서라도 광학 오류가 감지되었을 시 이를 구별해낼 수 있는 어떠한 형태의 논리 회로를 사용하는 것도 가능하다.
탐지신호 발생부(132) 역시 도 3에서는 플립플롭을 사용하는 것으로 설명하였으나, 플립플롭은 하나의 예에 불과하며, 짧은 시간에 발생하는 변화를 감지할 수 있는 어떠한 형태의 회로를 사용하여도 무방하다.
이와 같은 구성을 갖는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로를 다른 형태로 구성하는 경우에는 다음과 같다.
도 4 내지 도 6은 본 발명의 다른 실시 예에 따른 광학 오류 주입 탐지 회로의 구성도이다.
도 4는 본 발명에 따른 광학 오류 주입 탐지 회로의 다른 실시 예를 나타낸 것으로, 광학 오류 주입을 감지하는 감지부로 사용되는 여러 개의 버퍼를 통과하면서 오류 신호가 감쇄되어 광학 오류 주입을 탐지신호 발생부가 감지못하는 현상을 방지하기 위한 것이다.
즉, 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력단에 탐지신호 발생부로 사용되는 플립 플롭을 구성하고, 각각의 탐지신호 발생부의 출력을 취합하여 출력하는 신호취합부로 OR 게이트를 사용하여 버퍼와 탐지신호 발생부의 거리가 최소화되도록 회로를 구성한 것이다.
도 5는 본 발명에 따른 광학 오류 주입 탐지 회로의 다른 실시 예를 나타낸 것으로, 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력을 취합하는 신호 취합부를 AND 게이트로 구성하고, 각각의 신호 취합부를 다단으로 구성하여 전단의 신호 취합부의 출력이 다음단의 신호 취합부로 입력되도록 하여 광학 오류 주입 탐지의 정확성을 높인 것이다.
도 6은 본 발명에 따른 광학 오류 주입 탐지 회로의 다른 실시 예를 나타낸 것으로, 각각의 신호 취합부를 다단으로 구성하여 전단의 신호 취합부의 출력이 다음단의 신호 취합부로 입력되도록 하여 광학 오류 주입 탐지의 정확성을 높인 것으로, 탐지 신호 발생부를 전단의 신호 취합부의 출력단에 구성하여 탐지 신호 발생부의 출력이 OR 게이트로 구성되는 다음단의 신호 취합부의 입력이 되도록 한 것이다.
이와 같은 본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로를 이용하여 광학 오류가 주입된 상황을 가정한 시뮬레이션을 수행하면 도 8에서와 같다.
도 7은 레이저 주입으로 인한 일시적인 전류 변화를 모델링한 버퍼 구성도이고, 도 8은 본 발명에 따른 광학 오류 주입 탐지 회로에 대한 시뮬레이션 결과를 나타낸 그래프이다.
그리고 도 9는 오류 주입 시점 확대를 나타낸 그래프이다.
도 7은 레이저 주입으로 인한 일시적인 전류 변화를 모델링한 버퍼 구성을 나타낸 것이다.
본 발명에 따른 광학 오류 주입 탐지 회로를 트랜지스터 레벨로 구성하여 SPICE 시뮬레이션을 수행한 결과는 도 8에서와 같다.
레이저가 CMOS의 pn 접합부에 주입이 될 경우 전자-양공의 형태로 흡수가 되며, 이로 인해 회로 상에 일시적인 전류 변화가 나타나게 되는데, 이때 발생하는 시간에 따른 전류량은 다음과 같은 수학식 1로 모델링 될 수 있다.
수학식 1
Figure PCTKR2013008109-appb-M000001
이 때, I(t)는 시간에 따른 전류 량이며, I0는 전하로 인해 발생하는 최대 전류 값이며, τα는 접합에서의 전하 수집 시간 상수에 해당하며, τβ는 이온 트랙(ion-track) 생성 시간 상수이다.
시뮬레이션을 위해서 오류가 주입되는 지점의 버퍼의 경우 수학식 1과 같은 형태로 일시적 전류가 발생하도록 도 7에서와 같이 전류 소스를 부착한다.
도 8은 광학 오류 주입 탐지 회로에 대한 시뮬레이션 결과를 나타낸 것으로, v()로 표시된 것은 전압을 나타내며, i()로 표시된 것은 전류량을 나타낸다.
25ns 부근에서 RESET 신호가 떨어지면 칩 내의 모든 플립플롭이 초기화된다.
이후 125ns에서 RESET 신호가 다시 올라가면 칩의 정상 동작이 시작된다.
225ns에서 모든 플립플롭의 입력으로 1(high)이 입력이 되는데 250ns에서 CLOCK의 rising edge에서 이값이 플립플롭에 반영이 되어 플립플롭의 출력 Q[0], Q[1]이 1(high) 값으로 변한다.
280ns에서 그림 3의 buffer2에 광학 오류가 주입이 되는데, 이로 인해 resetout0 출력이 일시적으로 떨어지며, Q[0] 출력이 0으로 바뀜을 확인할 수 있다. 이 오류 주입을 감지하여 fault_detect 출력이 1로 바뀜을 위의 파형에서 확인할 수 있다.
도 9는 오류가 주입된 시점을 확대한 것으로, resetout0의 전류량 변화는 ㅅ수학식1에서 제시된 것과 같이 double-exponent 형태로 변화하고 있음을 확인할 수 있으며, 이로 인한 resetout0의 전압 변화를 관찰할 수 있다.
이와 같은 본 발명에 따른 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로는 플립플롭의 리셋 포트로 연결되는 라우팅 경로 가운데에 있는 버퍼를 광학 오류 주입을 감지하는 센서로 사용하여 광학 오류 주입시 이를 탐지할 수 있도록 하여 광학 오류 주입 공격을 방어할 수 있도록 한 것이다.
이상에서의 설명에서와 같이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명이 구현되어 있음을 이해할 수 있을 것이다.
그러므로 명시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 전술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명은 플립플롭의 리셋 포트로 연결되는 라우팅 경로 가운데에 있는 버퍼를 광학 오류 주입을 감지하는 센서로 사용하여 광학 오류 주입시 이를 탐지할 수 있도록 하여 광학 오류 주입 공격을 방어할 수 있도록 한 광학 오류 주입 탐지 회로를 제공하여 암호화 칩 제조 분야에 적용할 수 있다.

Claims (8)

  1. 디지탈 회로를 구성하는 각 플립플롭으로 전달되는 리셋 신호의 경로 상에 구성되어 외부의 광학 오류 주입을 감지하는 복수 개의 감지부;
    상기 감지부의 출력을 하나로 취합하여 어느 하나의 감지부의 신호에 변화가 발생하면 이를 구분하는 신호 취합부;
    상기 감지부에서 출력되는 신호 변화를 감지하여 신호 취합부의 입력에 의해 광학 오류 주입 탐지 신호를 발생시키는 탐지신호 발생부;를 포함하는 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
  2. 제 1 항에 있어서, 상기 감지부는 디지탈 회로를 구성하는 각 플립플롭으로 전달되는 리셋 신호의 경로 상에 구성되는 버퍼 또는 인버터인 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
  3. 제 1 항에 있어서, 상기 신호 취합부는 AND 게이트 또는 OR 게이트인 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
  4. 제 1 항에 있어서, 상기 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력단에 플립플롭으로 탐지신호 발생부를 구성하고,
    각각의 탐지신호 발생부의 출력을 취합하여 출력하는 신호 취합부로 OR 게이트를 사용하여 버퍼와 탐지신호 발생부의 거리가 최소화되도록 회로를 구성하는 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
  5. 제 1 항에 있어서, 상기 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력을 취합하는 신호 취합부를 AND 게이트로 구성하고,
    각각의 신호 취합부를 다단으로 구성하여 전단의 신호 취합부의 출력이 다음단의 신호 취합부로 입력되도록 회로를 구성하는 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
  6. 제 1 항에 있어서, 상기 광학 오류 주입을 감지하는 감지부로 사용되는 각 버퍼의 출력을 취합하는 신호 취합부를 다단으로 구성하여,
    전단의 신호 취합부를 AND 게이트로 구성하여 출력이 탐지 신호 발생부로 입력되도록 하고, 탐지 신호 발생부의 출력이 입력되는 다음단의 신호 취합부를 OR 게이트로 구성하는 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
  7. 제 1 항에 있어서, 상기 디지탈 회로를 구성하는 각 플립플롭의 센싱 신호(sense_ff)는 클럭 신호(clock)의 하강 엣지(falling edge)에 값이 갱신되고, 초기에 리셋 신호로 인해 0인 값을 출력하다가 광학 오류 주입시 신호 취합부로 사용되는 AND 게이트의 출력이 0으로 변하기 때문에 이 시점에서 출력을 1로 갱신하여 광학 오류 주입이 있었음을 검출 신호(fault_detect)로 알리는 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
  8. 제 1 항에 있어서, 상기 감지부에 광학 오류가 주입될 경우 오류가 주입된 감지부의 출력이 뒤바뀌는 현상이 발생하며, 이는 각 감지부들의 출력 경로들을 통해 신호 취합부로 전달이 되며, 신호 취합부에서는 단 한 곳의 감지부라도 오류 주입을 탐지하면 이를 논리값 출력으로 구분하는 것을 특징으로 하는 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로.
PCT/KR2013/008109 2013-01-31 2013-09-09 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로 WO2014119834A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0011450 2013-01-31
KR20130011450A KR101352149B1 (ko) 2013-01-31 2013-01-31 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로

Publications (1)

Publication Number Publication Date
WO2014119834A1 true WO2014119834A1 (ko) 2014-08-07

Family

ID=50145711

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/008109 WO2014119834A1 (ko) 2013-01-31 2013-09-09 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로

Country Status (2)

Country Link
KR (1) KR101352149B1 (ko)
WO (1) WO2014119834A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9523736B2 (en) * 2014-06-19 2016-12-20 Nuvoton Technology Corporation Detection of fault injection attacks using high-fanout networks
US9397666B2 (en) 2014-07-22 2016-07-19 Winbond Electronics Corporation Fault protection for clock tree circuitry
US10013581B2 (en) 2014-10-07 2018-07-03 Nuvoton Technology Corporation Detection of fault injection attacks
US11366899B2 (en) 2020-02-18 2022-06-21 Nuvoton Technology Corporation Digital fault injection detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296984B1 (ko) * 1996-04-09 2001-10-24 하나와 요시카즈 전자제어장치용감시시스템
KR20090111724A (ko) * 2008-04-22 2009-10-27 엘아이지네옵텍주식회사 광망장치의 맥, 광모듈의 고장을 실시간 감시하는 기능과 고장 시 자가 전원차단 기능을 갖는 광모듈 장치 및 방법
JP2009259126A (ja) * 2008-04-18 2009-11-05 Dainippon Printing Co Ltd 故障攻撃の検知方法、及び、セキュリティデバイス
KR20100065708A (ko) * 2008-12-08 2010-06-17 경희대학교 산학협력단 나노 공정용 ｃｍｏｓ 플립플롭 회로
US20110119532A1 (en) * 2009-11-18 2011-05-19 Stmicroelectronics (Rousset) Sas Method of detecting a fault attack

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296984B1 (ko) * 1996-04-09 2001-10-24 하나와 요시카즈 전자제어장치용감시시스템
JP2009259126A (ja) * 2008-04-18 2009-11-05 Dainippon Printing Co Ltd 故障攻撃の検知方法、及び、セキュリティデバイス
KR20090111724A (ko) * 2008-04-22 2009-10-27 엘아이지네옵텍주식회사 광망장치의 맥, 광모듈의 고장을 실시간 감시하는 기능과 고장 시 자가 전원차단 기능을 갖는 광모듈 장치 및 방법
KR20100065708A (ko) * 2008-12-08 2010-06-17 경희대학교 산학협력단 나노 공정용 ｃｍｏｓ 플립플롭 회로
US20110119532A1 (en) * 2009-11-18 2011-05-19 Stmicroelectronics (Rousset) Sas Method of detecting a fault attack

Also Published As

Publication number Publication date
KR101352149B1 (ko) 2014-01-15

Similar Documents

Publication Publication Date Title
Schellenberg et al. Remote inter-chip power analysis side-channel attacks at board-level
EP2721763B1 (en) Preventing data extraction by side-channel attack
US9523736B2 (en) Detection of fault injection attacks using high-fanout networks
WO2012077856A1 (ko) 식별키 생성 장치 및 방법
WO2014119834A1 (ko) 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로
WO2015102253A1 (ko) 디지털 값 처리 장치 및 방법
Dofe et al. Hardware security threats and potential countermeasures in emerging 3D ICs
WO2012111872A1 (ko) 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
WO2015012667A1 (ko) 랜덤성 테스트 장치 및 방법
Gnad et al. Checking for electrical level security threats in bitstreams for multi-tenant FPGAs
EP2962534B1 (en) Anti-tamper system based on dual random bits generators for integrated circuits
US20120124680A1 (en) Method for detecting abnormalities in a cryptographic circuit protected by differential logic, and circuit for implementing said method
Haider et al. Advancing the state-of-the-art in hardware trojans design
Mahmoud et al. X-Attack: Remote activation of satisfiability don't-care hardware Trojans on shared FPGAs
WO2017126900A1 (ko) 식별키 생성 장치 및 그 관리 방법
Matsuda et al. On-chip substrate-bounce monitoring for laser-fault countermeasure
Spielmann et al. RDS: FPGA routing delay sensors for effective remote power analysis attacks
WO2015053441A1 (ko) 식별키 생성 장치 및 방법
Glamočanin et al. Active wire fences for multitenant FPGAs
Wang et al. Hardware trojan detection and high-precision localization in noc-based mpsoc using machine learning
WO2017138773A1 (ko) 보안 반도체 칩 및 그 동작 방법
Meschkov et al. New approaches of side-channel attacks based on chip testing methods
KR20160031533A (ko) 반도체 장치
Batina et al. Side-channel issues for designing secure hardware implementations
US20210312092A1 (en) Integrated circuit(s) with anti-glitch canary circuit(s)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13873609

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13873609

Country of ref document: EP

Kind code of ref document: A1