WO2014114539A1 - Filter für interpolierte signale - Google Patents

Filter für interpolierte signale Download PDF

Info

Publication number
WO2014114539A1
WO2014114539A1 PCT/EP2014/050716 EP2014050716W WO2014114539A1 WO 2014114539 A1 WO2014114539 A1 WO 2014114539A1 EP 2014050716 W EP2014050716 W EP 2014050716W WO 2014114539 A1 WO2014114539 A1 WO 2014114539A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
signal
input signal
multiplier
output
Prior art date
Application number
PCT/EP2014/050716
Other languages
English (en)
French (fr)
Inventor
Stefan Schmidt
Original Assignee
Rohde & Schwarz Gmbh & Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde & Schwarz Gmbh & Co. Kg filed Critical Rohde & Schwarz Gmbh & Co. Kg
Priority to US14/760,665 priority Critical patent/US9819330B2/en
Publication of WO2014114539A1 publication Critical patent/WO2014114539A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/026—Averaging filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation

Definitions

  • the invention relates to a filter, a filter system, a noise generator and a method for filtering.
  • the invention has for its object to provide a filter, a filter system, a noise generator and a method which allow filtering with little effort.
  • the object is achieved according to the invention for the filter by the features of independent claim 1, for
  • a digital filter according to the invention for filtering an input signal into an output signal includes a coefficient multiplier and a floating one
  • the coefficient multiplier is configured to provide values of the input signal
  • the moving averaging filter is configured to convert the output signal as a floating one Mean value of the intermediate signal to produce.
  • the input signal preferably corresponds to one
  • the coefficient multiplier preferably includes exactly one multiplier which multiplies each sample of the input signal by a coefficient.
  • the coefficient multiplier then has a multiplexer which, after each multiplication of the multiplier, has a next coefficient for a following one
  • the coefficient multiplier includes a coefficient memory which holds the coefficients of the filter.
  • the coefficient memory which holds the coefficients of the filter.
  • Coefficient multiplier a modulo counter, which after each multiplication of the multiplier one
  • the modulo counter then controls the multiplexer such that the multiplexer gives the multiplier to the multiplier at each value of the modulo counter
  • L is included in the input signal
  • the modulo counter is designed such that the first value of the modulo counter with the first of the Ls
  • the moving average filter comprises a first delay for delaying the intermediate signal by L samples and a subtractor for subtracting the L samples delayed intermediate signal from the
  • the moving average filter then has a second one
  • the moving average filter L-1 has delay elements connected in series.
  • the intermediate signal is then a first delay element of the series connection of L-1 delay elements
  • the moving average filter in this case has an adder for generating the output signal by adding the output signals of L-1
  • a filter system comprises at least a first and a second filter described above. In addition, it has a delay element and an adder. An input signal of the filter system is doing the first filter as an input signal and the
  • the delay element is designed to delay the input signal by L samples and to supply the second filter as an input signal.
  • the adder is configured to provide an output signal of the first filter and an output signal of the second filter to an output signal of the first filter
  • Filter system thus corresponds to a filter of order (2 x L) -l. So can be achieved using the low-overhead filter high filter order.
  • the filter system Y described above Preferably, the filter system Y described above
  • the Y-l delay elements are then connected in series.
  • the Y-l adders are then also connected in series.
  • the Y filters are each connected to one output of exactly one of the delay elements or the input signal.
  • the impulse response of the filter system thus corresponds to a filter of order (Y x L) -l. So any order of filtering can be achieved.
  • An inventive noise generator has at least one above-described filter or a filter system described above. This is especially easy
  • Noise generator can be realized.
  • values of the input signal are multiplied by coefficients to form an intermediate signal.
  • the output signal is generated as a moving average of the intermediate signal. So can with particularly low cost FIR filtering can be realized.
  • Fig. La a first exemplary signal
  • Fig. 1b shows a second exemplary signal
  • Fig. Lc shows a third exemplary signal
  • Fig. 2 shows a first embodiment of the
  • Fig. 3 is a first detail view of the first
  • Fig. 4a is a second detail view of the first
  • Fig. 4b is a detail view of a second
  • FIG. 5 shows an embodiment of the invention
  • FIG. 6 shows an embodiment of the invention
  • Fig. 7 is an application of a third
  • FIG. 8 shows a flow chart of an exemplary embodiment of the method according to the invention.
  • the basis of the invention is the utilization of the special properties of an output signal of a 0th-order interpolator for simplifying the structure of a filter for filtering this signal.
  • Eq. 1 There are different forms for the realization of Eq. 1, e.g. the direct normal form, the cascaded form, the polyphase shape and the lattice structure.
  • the input signal x (n) of the 0th order interpolator is shown as signal 10 in FIG. 1a.
  • the signal x inteip oi ( n ) is shown in FIG. 1c as signal 12
  • y ( n ) ⁇ ⁇ ⁇ ⁇ x ( k ) 8 ( n -r-1-kL) h FIR (n-r-mL).
  • Mean value filter and can alternatively be realized by the circuits in Fig. 4a or Fig. 4b. Finally, the overall filter structure results from a combination of the circuits from FIG. 3 and FIG. 4 a or 3 and 4 b.
  • Fig. 2 shows a first embodiment of the
  • the filter 1 includes a coefficient multiplier 3 connected to a moving average filter 5.
  • Input signal 2 is used as an intermediate signal 4 of the
  • Coefficient multiplier 3 output.
  • the coefficient multiplier 3 accesses L coefficients. After each multiplication of one
  • Intermediate signal 4 forms and outputs 6 as an output signal.
  • the moving average filter 5 forms the moving average over a window length which corresponds to the number of filter coefficients L.
  • a moving average over L samples of the intermediate signal 4 is formed by the moving average filter 5 and output as the output signal 6.
  • Fig. 3 is a detail view of the first
  • Embodiment of the filter 1 according to the invention shown.
  • the coefficient multiplier 3 has a multiplier 20, a coefficient memory 24, a multiplexer 21 and a modulo counter 22.
  • the input signal 2 is supplied to the multiplier 20 at a first input.
  • An output signal of the multiplexer 21 becomes the multiplier 20 fed to a second input.
  • the multiplexer 21 is further connected to the coefficient memory 24.
  • the multiplexer 21 is connected to the modulo counter 22.
  • the modulo counter 22 carries after each multiplication of the multiplier 20, i. after each sample of the
  • the modulo counter 22 counts from 0 to L-l.
  • the output of the modulo counter 22 is given to the multiplexer 21 as
  • Coefficient memory 24 is selected by the multiplexer 21 and supplied to the multiplier 20.
  • Multiplier 20 successively in a fixed predetermined
  • Coefficient memory 24 stored coefficients multiplied. As already explained, it is repeated in the
  • Input signal 2 identical values each L times directly one after the other. This is a direct consequence of the property of the input signal 2, an output signal of a
  • Input signal 2 is synchronized with a first one of the L coefficients which is stored in the coefficient memory 24 is stored. Thus, it is ensured that the L identical consecutive values of the input signal 2 are multiplied by all the filter coefficients in the correct order. The sequence of values multiplied by the filter coefficients
  • Input signal 2 is as an intermediate signal 4 from the
  • the coefficient multiplier 3 contains only the exact one multiplier 20. However, the multiplier 20 is one
  • Multiplier may be connected to this multiplier, if the bit width of a single multiplier is insufficient. Also, in a complex signal that includes an I and a Q component, on
  • the logical multiplier can thus correspond to a plurality of multipliers in a real circuit implementation, which however always simultaneously process at least parts of a sample of the input signal.
  • Fig. 4a is a detail view of the sliding
  • Mean value filter here designated by the reference numeral 5a.
  • the moving average filter 5a has a
  • Subtractor 31 which is connected at its first input to the intermediate signal 4. Furthermore, the moving average filter 5a has a first one Delay element 30, which is also connected at its input to the intermediate signal 4. At its output, the first delay element 30 is connected to a second input of the subtracter 31.
  • the subtracter 31 has an output side with a first input
  • the sliding average filter 5a further has a second delay element 33, which is connected on the input side to an output of the adder 32. On the output side is the second
  • Delay member connected to a second input of the adder 32.
  • the delay element 30 delays the
  • the subtracter 31 subtracts from the intermediate signal 4 the intermediate signal 4 delayed by L samples.
  • a subtracted signal 34 is generated at the output of the subtracter 31. This is supplied to the adder 32.
  • the adder 32 is supplied with a sample output delayed by the adder 32 via the delay element 33. The output signal of the adder 32 corresponds to the
  • Mean value filter allows a very simple, low-component implementation of a moving average filter of the
  • the moving average filter 5b includes a plurality of delay elements 40-43 which are connected in series.
  • the first delay element 40 is the
  • Intermediate signal 4 is supplied.
  • the output signal of the first delay element 40 is supplied as an input signal to the second delay element 41.
  • the output signals of the individual delay elements and the intermediate signal 4 are combined via an adder 44 to the output signal of the filter 6.
  • Fig. 5 is an embodiment of a
  • the filter according to the invention has the disadvantage that only one order of the filter of maximum L-1 can be achieved. That with L-fold repetition of each value of the input signal, as shown in Fig. Lc, a maximum of one L-L-th order of the filter can be achieved.
  • Filter system 50 according to the invention has
  • inventive filter 60-62 A first layer
  • inventive filter 60 is the input side with a
  • Input signal 52 and the output side connected to an adder 65.
  • the input signal 52 is still a
  • Delay member 63 is supplied, which performs a delay by L samples.
  • the delay element 63 is the output side with the input of a second
  • Filter 61 according to the invention connected. On the output side, this second filter 61 is connected to a second adder 66. The output signal of the delay element 63 is further connected to a second delay element 64, which again has a delay of L
  • Filter 62 according to the invention is again connected on the output side to the second adder 66.
  • the adders 65, 66 add the output signals of the inventive filters 60-62 to the output signal 56.
  • the filter system 50 is not limited to exactly three filters according to the invention. Likewise is one
  • the output signals of the individual filters are medium adder for
  • filter system 50 can be any order of the overall realized filter
  • Fig. 6 is an embodiment of the
  • Random number generator 80 is connected to a first filter 81.
  • the first filter 81 is connected to a 0th-order interpolator 82.
  • the Interpolartor 0-ter Order 82 is with a filter according to the invention
  • the random number generator 80 generates random numbers which are filtered by the optional first filter 81.
  • the sampling frequency of the random number generator 80 corresponds to the sampling frequency of the first filter 81.
  • the 0th-order interpolator provides for a
  • Random number generator As described with reference to FIG. 1c, L samples are repeated in each case.
  • the output signal of the 0-order interpolar filter 82 is fed to a filter 83 according to the invention, which performs FIR filtering.
  • a filter could serve for spectral shaping of the noise, e.g. B. by increasing the stopband attenuation.
  • FIG. Another application of the filter according to the invention is shown in FIG. There will be the use of the
  • An IIR filter 91 is composed of an FIR filter realized here by the filter 90 according to the invention and a recursive filter part 92.
  • the recursive filter part 92 includes a plurality of adders 93a-93c and a plurality of multipliers 94a-94c , In addition, the recursive includes
  • Filter portion 92 a plurality of delay elements
  • the output signal of the filter 90 according to the invention is fed to a first adder 93a.
  • Output of this adder 93a is one Delay member 95 a supplied.
  • the delay element 95a delays the resulting signal by one sample and transmits the resulting signal to a multiplier 94a, which outputs it with a first coefficient ai
  • Multiplier 94a is supplied to adder 93b.
  • the output signal of the delay element 95a is fed to a further delay element 95b, which also performs a delay by one sample.
  • the output of this delay element 95b is in turn supplied to a multiplier 94b, which performs a multiplication by a coefficient a-.
  • the output of this multiplier 94b is supplied to an adder 93c.
  • Filter portion 92 may be any number of these
  • FIG. 8 finally shows an exemplary embodiment of the method according to the invention.
  • a current value of an input signal which corresponds to the output signal of a 0th-order interpolar gate is multiplied by a current coefficient.
  • a next coefficient is determined by modulo calculation.
  • a next value of the input signal which corresponds to the output signal of a 0th-order interpolar gate is multiplied by a current coefficient.
  • a moving average is formed above the current value and L - 1 previous values.
  • the moving average corresponds to the
  • Steps 70-73 are repeated continuously. Once the last coefficient is reached, the first coefficient is selected again based on the modulo calculation.
  • an application in postprocessing offers an increase in the resolution of image signals.
  • the input signal does not have to be generated by a sample-and-hold element.
  • the embodiment of the coefficient multiplier shown in FIG. 3 is not a mandatory embodiment. Other designs are conceivable.
  • the coefficient memory and the multiplexer can be replaced by a memory module addressed by the modulo counter. All above

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

Ein digitales Filter (1) zum Filtern eines Eingangssignals (2) zu einem Ausgangssignal (6) beinhaltet einen Koeffizienten-Multiplizierer (3) und einen gleitenden Mittelwertfilter (5). Der Koeffizienten-Multiplizierer (3) ist ausgebildet, um Werte des Eingangssignals (2) mit Koeffizienten des Filters (1) zu einem Zwischensignal (4) zu multiplizieren. Der gleitende Mittelwertfilter (5) ist ausgebildet, um das Ausgangssignal (6) als einen gleitenden Mittelwert des Zwischensignals (4) zu erzeugen.

Description

Filter für interpolierte Signale
Die Erfindung betrifft einen Filter, ein Filtersystem, einen Rauschgenerator und ein Verfahren zum Filtern.
Um einen FIR-Filter zu realisieren, ist üblicherweise eine Anzahl von Multiplizierern nötig, welche in etwa der Ordnung des Filters entspricht. Ein solches FIR-Filter wird beispielsweise in der europäischen
Offenlegungsschrift EP 0 909 027 A2 gezeigt. Nachteilig hieran ist, dass die große Anzahl von Multiplizierern einen nennenswerten Schaltungsaufwand darstellt.
Der Erfindung liegt die Aufgabe zugrunde, ein Filter, ein Filtersystem, einen Rauschgenerator und ein Verfahren zu schaffen, welche eine Filterung mit geringem Aufwand ermöglichen . Die Aufgabe wird erfindungsgemäß für das Filter durch die Merkmale des unabhängigen Anspruchs 1, für das
Filtersystem durch die Merkmale des Anspruchs 10, für den Rauschgenerator durch die Merkmale des Anspruchs 13 und für das Verfahren durch die Merkmale des unabhängigen Anspruchs 14 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der hierauf rückbezogenen Unteransprüche.
Ein erfindungsgemäßes digitales Filter zum Filtern eines Eingangssignals zu einem Ausgangssignal beinhaltet einen Koeffizienten-Multiplizierer und einen gleitenden
Mittelwertfilter. Der Koeffizienten-Multiplizierer ist ausgebildet, um Werte des Eingangssignals mit
Koeffizienten des Filters zu einem Zwischensignal zu multiplizieren. Das gleitende Mittelwertfilter ist ausgebildet, um das Ausgangssignal als einen gleitenden Mittelwert des Zwischensignals zu erzeugen. So können mit geringem Hardwareaufwand die Filtereigenschaften eines FIR-Filter erreicht werden. Bevorzugt entspricht das Eingangssignal einem
Ausgangssignal eines Abtast-Halte-Glieds . So können die Signaleigenschaften genutzt werden, um eine besonders einfache Realisierung zu wählen. Der Koeffizienten-Multiplizierer beinhaltet vorzugsweise genau einen Multiplizierer, welcher jeden Abtastwert des Eingangssignals mit einem Koeffizienten multipliziert. Der Koeffizienten-Multiplizierer weist dann einen Multiplexer auf, welcher nach jeder Multiplikation des Multiplizierers einen nächsten Koeffizienten für eine folgende
Multiplikation auswählt. So ist ein besonders niedriger Hardwareaufwand nötig.
Vorzugsweise beinhaltet der Koeffizienten-Multiplizierer einen Koeffizienten-Speicher, welcher die Koeffizienten des Filters vorhält. In diesem Fall beinhaltet der
Koeffizienten-Multiplizierer einen Modulo-Zähler, welcher nach jeder Multiplikation des Multiplikators einen
Zählvorgang durchführt. Der Modulo-Zähler steuert den Multiplexer dann derart, dass der Multiplexer bei jedem Wert des Modulo-Zählers dem Multiplizierer einen
bestimmten Koeffizienten aus dem Koeffizienten-Speicher zuführt. So ist ein besonders einfacher Schaltungsaufbau möglich .
Bevorzugt sind in dem Eingangssignal jeweils L
aufeinanderfolgende Abtastwerte identisch. Der Modulo- Zähler ist dabei derart ausgebildet, dass der erste Wert des Modulo-Zählers mit den ersten der jeweils L
aufeinanderfolgenden Abtastwerten synchronisiert ist. So wird zuverlässig eine korrekte Koeffizienten-Reihenfolge gewährleistet .
Bevorzugt weist das gleitende Mittelwertfilter ein erstes Verzögerungsglied zur Verzögerung des Zwischensignals um L Abtastwerte und einen Subtrahierer zur Subtraktion des um L Abtastwerte verzögerten Zwischensignals von dem
Zwischensignal zu einem subtrahierten Signal auf. Das gleitende Mittelwertfilter weist dann ein zweites
Verzögerungsglied zur Verzögerung des subtrahierten
Signals um einen Abtastwert und einen Addierer zur
Addition des um einen Abtastwert verzögerten subtrahierten Signals und des subtrahierten Signals zu dem
Ausgangssignal auf. So kann das gleitende Mittelwertfilter mit besonders wenigen Komponenten realisiert werden.
Alternativ weist das gleitende Mittelwertfilter L - 1 Verzögerungsglieder auf, welche in Serie geschaltet sind. Das Zwischensignal ist dann einem ersten Verzögerungsglied der Serienschaltung von L - 1 Verzögerungsgliedern
zugeführt. Das gleitende Mittelwertfilter weist in diesem Fall einen Addierer zur Erzeugung des Ausgangssignals durch Addition der Ausgangssignale der L - 1
Verzögerungsglieder und des Zwischensignals auf. So kann ohne rekursive Elemente die Funktion des gleitenden
Mittelwertfilters realisiert werden. Ein erfindungsgemäßes Filtersystem beinhaltet zumindest ein erstes und ein zweites oben beschriebenes Filter auf. Darüber hinaus weist es ein Verzögerungsglied und einen Addierer auf. Ein Eingangssignal des Filtersystems ist dabei dem ersten Filter als Eingangssignal und dem
Verzögerungsglied zugeführt. Das Verzögerungsglied ist dabei ausgebildet, um das Eingangssignal um L Abtastwerte zu verzögern und dem zweiten Filter als Eingangssignal zuzuführen. Der Addierer ist dabei ausgebildet, um ein Ausgangssignal des ersten Filters und ein Ausgangssignal des zweiten Filters zu einem Ausgangssignal des
Filtersystems zu addieren. Die Impulsantwort des
Filtersystems entspricht somit einem Filter der Ordnung (2 x L)-l. So kann unter Einsatz der aufwandsarmen Filter eine hohe Filterordnung erreicht werden.
Bevorzugt weist das Filtersystem Y oben beschriebene
Filter, Y-l Verzögerungsglieder und Y-l Addierer auf. Die Y-l Verzögerungsglieder sind dann in Serie geschaltet. Die Y-l Addierer sind dann ebenfalls in Serie geschaltet. Die Y Filter sind jeweils mit einem Ausgang jeweils genau eines der Verzögerungsglieder oder dem Eingangssignal verbunden. Die Impulsantwort des Filtersystems entspricht so einem Filter der Ordnung (Y x L)-l. So kann eine beliebige Ordnung der Filterung erreicht werden.
Ein erfindungsgemäßer Rauschgenerator weist zumindest ein oben beschriebenes Filter oder ein oben beschriebenes Filtersystem auf. So kann besonders einfach ein
Rauschgenerator realisiert werden.
Bei einem erfindungsgemäßen Verfahren zum Filtern eines Eingangssignals zu einem Ausgangssignal werden Werte des Eingangssignals mit Koeffizienten zu einem Zwischensignal multipliziert. Das Ausgangssignal wird als gleitender Mittelwert des Zwischensignals erzeugt. So kann mit besonders geringem Aufwand eine FIR-Filterung realisiert werden .
Nachfolgend wird die Erfindung anhand der Zeichnung, in welcher vorteilhafte Ausführungsbeispiele der Erfindung dargestellt sind, beispielhaft beschrieben. In der
Zeichnung zeigen:
Fig. la ein erstes exemplarisches Signal;
Fig. lb ein zweites exemplarisches Signal;
Fig. lc ein drittes exemplarisches Signal;
Fig. 2 ein erstes Ausführungsbeispiel des
erfindungsgemäßen Filters dargestellt Blockschaltbild;
Fig. 3 eine erste Detailansicht des ersten
Ausführungsbeispiels des erfindungsgemäßen Filters;
Fig. 4a eine zweite Detailansicht des ersten
Ausführungsbeispiels des erfindungsgemäßen Filters ;
Fig. 4b eine Detailansicht eines zweiten
Ausführungsbeispiels des erfindungsgemäßen Filters ; Fig. 5 ein Ausführungsbeispiel des erfindungsgemäßen
FilterSystems ; Fig. 6 ein Ausführungsbeispiel des erfindungsgemäßen
Rauschgenerators ;
Fig. 7 eine Anwendung eines dritten
Ausführungsbeispiels des erfindungsgemäßen
Filters in einem IIR-Filter, und
Fig. 8 ein Flussdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens .
Zunächst wird anhand der Fig. la - Fig. lc auf die
Eigenschaften des zugrundeliegenden Eingangssignals eingegangen. Anschließend wird anhand von Fig. 2 - Fig. 4b auf unterschiedliche Ausführungsbeispiele des
erfindungsgemäßen Filters eingegangen. Daraufhin wird anhand von Fig. 5 ein Ausführungsbeispiel des
erfindungsgemäßen Filtersystems näher erläutert. Anhand von Fig. 6 und Fig. 7 werden unterschiedliche
Anwendungsbeispiele des erfindungsgemäßen Filters
veranschaulicht. Abschließend wird anhand von Fig. 8 auf die Funktionsweise eines Ausführungsbeispiels des
erfindungsgemäßen Verfahrens eingegangen. Identische
Elemente wurden in ähnlichen Abbildungen zum Teil nicht wiederholt dargestellt und beschrieben.
Grundlage der Erfindung ist die Ausnutzung der speziellen Eigenschaften eines Ausgangssignals eines Interpolators 0- ter Ordnung zur Vereinfachung des Aufbaus eines Filters zur Filterung dieses Signals. Ein Interpolator 0-ter
Ordnung ist ein einfaches Halteglied. Der Eingangswert jeder Eingangstaktperiode Tin = l/ fin wird am Ausgang für L Ausgangstaktperioden Tout = l/fout festgehalten. L
bezeichnet dabei den Interpolationsfaktor und es gilt: f out L * f, m
Systemtheoretisch kann der nichtrekursive Teil eines zeitdiskreten Filters durch seine Implusantwort hFIR(n) beschrieben werden:
Figure imgf000009_0001
Das Ausgangssignal des Filters y(n) ergibt sich als
Faltung des Eingangssignals x (n) mit der Impulsantwort hFIR(n) : y(n) = x(n) <g> hFIR (n) = £ x(n - k)hFIR (k) x(n - k)bk Gl. 1 k=0 k=0
Es sind verschiedene Formen für die Realisierung von Gl. 1 bekannt, z.B. die direkte Normalform, die kaskadierte Form, die Polyphasenform sowie die Lattice Struktur.
Entspricht die Abtastrate der Eingangsfolge dem
verfügbaren Systemtakt, so werden bei allen oben genannten Strukturen im Allgemeinen M Multiplizierer benötigt. Ist jedoch der Systemtakt höher als die Abtastrate, so werden nur dann M Multiplizierer benötigt, wenn gilt:
Abtastrate > ((M - 1) / M) * Systemtakt.
Das Eingangssignal x (n) des Interpolators 0-ter Ordnung ist als Signal 10 in Fig. la dargestellt.
Das zu filternde Signal xint eipoi (n) / welches dem
Ausgangssignal des Interpolators 0-ter Ordnung entspricht, hat folgende Struktur: Herpel = ...x(k),x(k),...,x(k),x(k + l),x(k + l),...,x(k + l),...,x(k + N),x(k + N),...,x(k + N).
Das Signal xinteipoi(n) ist in Fig. lc als Signal 12
dargestellt. Um eine mathematische Beschreibung xinteipol(n) zu erhalten, benutzen wir das Hilfssignal xe
xe = ,
Figure imgf000010_0001
welches in Fig. lb als Signal 11 dargestellt ist. Eine
mathematische Formulierung xe(n) für unser Hilfssignal ist gegeben durch
xe(n)= £x(k)5(n-kL)
k=-co wobei die Deltafunktion δ(η) definiert ist als
1 n = 0
0 Π 0
Filtert man xe(n) nun mit h; oi(n) wobe
hmtelpol(n)
sonst so erhält man schließlich xmteJPoi(n) = xe(n)®hmtapol(n) =
Figure imgf000011_0001
Die Filterung von xinteipol(n) mit FIR(n)
hFIR(n) =
Figure imgf000011_0002
ergibt
L-l
y(n) = Σ xintapol (n - r)hFIR (r)
r=0
Figure imgf000011_0003
Die Gleichheit (*) gilt aus Symmetriegründen, Es gilt: hFT1J(l) n = r + l + kL
5(n-r-l-kL)hFIR(l) = FI
0 sonst
Betrachten wir nun den Ausdruck
5(n-r-l-kL) Jhm(n-r-mL)
so ist dieser gleich 0 für alle n^r+l+kL. Für n = r + 1 +kL erhalten wir 5(0)£hFIR(r + l + kL-r-mL) = £hFIR(l + (k-m)L) = hFIR(l)
m m
Die Gleichheit (*) gilt, da 0</<Z-l und hFIR(V) = 0 falls F>L oder Γ<0.
Insgesamt gilt also
( n = r + l + kL
5(n-r-l-kL) > hFIR(n-r-mL) =
Figure imgf000012_0001
sonst Somit haben wir gezeigt dass:
δ(η - r - 1 - kL)hFIR (1) = δ(η - r - 1 - kL) ^hFIR (n - r - mL)
m
Hieraus erhält man nun
L— 1 L— 1
y(n) = Σ Σ Σ Σ x(k)8(n - r - 1 - kL)hFIR (n - r - mL) .
r=0 1=0 k m
Definiert man nun
L— 1
b(n) = Σ Σ Σ x(k)8(n " 1 " k-L)hFIR (n - mL)
1=0 k m dann gilt
Figure imgf000012_0002
Definiert man außerdem hFIR (n) = £hFIR(n - mL) = hFIR ((n)L) 61■ 3 m=-co wobei (.)L den modulo L Operator bezeichnet, erhält man schließlich b(n) = xinteipol (n) * hFIR (n) G1. 4
Aus den Gleichungen Gl. 2- Gl. 4 kann nun eine
Filterstruktur abgeleitet werden. b (n) wird gemäß (Gl. 4) durch die Schaltung aus Fig. 3 erzeugt. (Gl. 2) beschreibt ein gleitendes
Mittelwertfilter und kann alternativ durch die Schaltungen in Fig. 4a oder Fig. 4b realisiert werden. Schließlich ergibt sich die Gesamtfilterstruktur durch Zusammenschau der Schaltungen aus Fig. 3 und Fig. 4a oder Fig. 3 und Fig. 4b.
Anstelle von L Multiplizierern für ein Filter der Ordnung L-l, wie dies im Stand der Technik üblich ist, wird nur ein einziger Multiplizierer benötigt.
Fig. 2 zeigt ein erstes Ausführungsbeispiel des
erfindungsgemäßen Filters 1 in einem Blockschaltbild. Das Filter 1 beinhaltet einen Koeffizienten-Multiplizierer 3, welcher mit einem gleitenden Mittelwertfilter 5 verbunden ist. Ein Eingangssignal 2, welches beispielsweise dem
Signal 12 aus Fig. lc entspricht, wird dem Koeffizienten- Multiplizierer 3 zugeführt und von diesem mit
Filterkoeffizienten multipliziert. Dabei wird jeder
Abtastwert des Eingangssignals 2 mit genau einem
Filterkoeffizienten multipliziert. Die Folge der mit den Filterkoeffizienten multiplizierten Abtastwerte des
Eingangssignals 2 wird als Zwischensignal 4 von dem
Koeffizienten-Multiplizierer 3 ausgegeben. Der Koeffizienten-Multiplizierer 3 greift dabei auf L Koeffizienten zu. Nach jeder Multiplikation eines
Abtastwerts des Eingangssignals 2 mit einem der L
Koeffizienten wird für die nächste Multiplikation ein nächster der L Koeffizienten herangezogen. Sobald der letzte der L Koeffizienten genutzt wurde, wird erneut auf den ersten Koeffizienten umgeschaltet. Auf die Funktion des Koeffizienten-Multiplizierers 3 wird anhand von Fig. 3 näher eingegangen. Das Zwischensignal 4 wird dem gleitenden Mittelwertfilter 5 zugeführt, welches einen gleitenden Mittelwert des
Zwischensignals 4 bildet und als Ausgangssignal 6 ausgibt. Das gleitende Mittelwertfilter 5 bildet den gleitenden Mittelwert dabei über eine Fensterlänge, welche der Anzahl der Filterkoeffizienten L entspricht. Somit wird durch das gleitende Mittelwertfilter 5 ein gleitender Mittelwert über L Abtastwerte des Zwischensignals 4 gebildet und als Ausgangssignal 6 ausgegeben. In Fig. 3 ist eine Detailansicht des ersten
Ausführungsbeispiels des erfindungsgemäßen Filters 1 dargestellt. Hier wird insbesondere der Koeffizienten- Mulitplizierer 3 im Detail gezeigt. Der Koeffizienten- Multiplizierer 3 verfügt über einen Multiplizierer 20, einen Koeffizientenspeicher 24, einen Muliplexer 21 und einen Modulo-Zähler 22. Das Eingangssignal 2 wird dem Multiplizierer 20 an einem ersten Eingang zugeführt. Ein Ausgangssignal des Multiplexers 21 wird dem Multiplizierer 20 an einem zweiten Eingang zugeführt. Der Multiplexer 21 ist weiterhin mit dem Koeffizientenspeicher 24 verbunden. Darüber hinaus ist der Multiplexer 21 mit dem Modulo- Zähler 22 verbunden.
Der Modulo-Zähler 22 führt nach jeder Multiplikation des Multiplizierers 20, d.h. nach jedem Abtastwert des
Eingangssignals 2 einen Zählvorgang durch. Der Modulo- Zähler 22 zählt dabei von 0 bis L-l. Das Ausgangssignal des Modulo-Zählers 22 wird dem Multiplexer 21 als
Steuersignal zugeführt. Durch das Ausgangssignal des Modulo-Zählers 22 wird ausgewählt, welcher in dem
Koeffizientenspeicher 24 gespeicherte Koeffizient von dem Multiplexer 21 ausgewählt und dem Multiplizierer 20 zugeführt wird.
In dem Koeffizientenspeicher sind somit L Koeffizienten gespeichert. Diese L Koeffizienten werden dem
Multiplizierer 20 nacheinander in fest vorgegebener
Reihenfolge zugeführt. Somit werden die Abtastwerte des Eingangssignals 2 nacheinander mit den L im
Koeffizientenspeicher 24 gespeicherten Koeffizienten multipliziert . Wie bereits erläutert, wiederholen sich in dem
Eingangssignal 2 identische Werte jeweils L mal direkt nacheinander. Dies ist direkte Folge aus der Eigenschaft des Eingangssignals 2, einem Ausgangssignal eines
Interpolartors 0-ter Ordnung zu entsprechen.
Dabei ist das erste Auftreten eines neuen Werts des
Eingangssignals 2 synchronisiert mit einem ersten der L Koeffizienten, welcher in dem Koeffizientenspeicher 24 gespeichert ist. Somit ist sichergestellt, dass die L identischen aufeinanderfolgenden Werte des Eingangssignals 2 mit sämtlichen Filterkoeffizienten in der richtigen Reihenfolge multipliziert werden. Die Folge von mit den Filterkoeffizienten multiplizierten Werten des
Eingangssignals 2 wird als Zwischensignal 4 aus dem
Koeffizienten-Multiplizierer 3 ausgegeben.
Der Koeffizienten-Multiplizierer 3 beinhaltet dabei lediglich den genau einen Multiplizierer 20. Dabei handelt es sich bei dem Multiplizierer 20 jedoch um einen
logischen Multiplizierer. In einer Realisierung,
beispielsweise auf einem FPGA können z.B. mehrere
Multiplizierer zu diesem Multiplizierer zusammengeschaltet sein, wenn die Bitbreite eines einzelnen Multiplizierers nicht ausreicht. Auch werden bei einem komplexen Signal, welches eine I- und eine Q-Komponente beinhaltet, an
Stelle des genau einen logischen Multiplizierers 20 in einer realen Schaltung 4 physische Multiplizierer
eingesetzt, welche die logische Multiplikation der Signale vornehmen. Dem logischen Multiplizierer können somit in einer realen Schaltungsumsetzung mehrere Multiplizierer entsprechen, welche jedoch stets gleichzeitig zumindest Teile eines Abtastwerts des Eingangssignals verarbeiten.
In Fig. 4a ist eine Detailansicht des gleitenden
Mittelwertfilters 5 aus Fig. 2 gezeigt. Da hier eine erste Alternative dargestellt ist, wird das gleitende
Mittelwertfilter hier mit dem Bezugszeichen 5a bezeichnet. Das gleitende Mittelwertfilter 5a verfügt über einen
Subtrahierer 31, welcher an seinem ersten Eingang mit dem Zwischensignal 4 verbunden ist. Weiterhin verfügt das gleitende Mittelwertfilter 5a über ein erstes Verzögerungsglied 30, welches an seinem Eingang ebenfalls mit dem Zwischensignal 4 verbunden ist. An seinem Ausgang ist das erste Verzögerungsglied 30 mit einem zweiten Eingang des Subtrahierers 31 verbunden. Der Subtrahierer 31 ist ausgangsseitig mit einem ersten Eingang eines
Addierers 32 verbunden. Das gleitende Mittelwertfilter 5a verfügt weiterhin über ein zweites Verzögerungsglied 33, welches eingangsseitig mit einem Ausgang des Addierers 32 verbunden ist. Ausgangsseitig ist das zweite
Verzögerungsglied mit einem zweiten Eingang des Addierers 32 verbunden.
Das Zwischensignal 4 wird dem Subtrahierer 31 an seinem ersten Eingang zugeführt. Weiterhin wird das
Zwischensignal 4 dem ersten Verzögerungsglied 30
zugeführt. Das Verzögerungsglied 30 verzögert das
Zwischensignal 4 um L Abtastwerte und führt das um L Abtastwerte verzögerte Zwischensignal 4 dem zweiten
Eingang des Subtrahierers 31 zu. Der Subtrahierer 31 subtrahiert von dem Zwischensignal 4 das um L Abtastwerte verzögerte Zwischensignal 4. Am Ausgang des Subtrahierers 31 wird ein subtrahiertes Signal 34 erzeugt. Dieses wird dem Addierer 32 zugeführt. Weiterhin wird dem Addierer 32 ein um einen Abtastwert verzögertes Ausgangssignal des Addierers 32 über das Verzögerungsglied 33 zugeführt. Das Ausgangssignal des Addierers 32 entspricht dem
Ausganssignal 6 des Filters.
Die oben dargestellte Ausführung des gleitenden
Mittelwertfilters erlaubt eine sehr einfache, bauteilarme Realisierung eines gleitenden Mittelwertfilters der
Fensterlänge L. Als Alternative ist eine weitere Ausführung eines
gleitenden Mittelwertfilters in Fig. 4b dargestellt. Das gleitende Mittelwertfilter 5b beinhaltet eine Mehrzahl von Verzögerungsgliedern 40-43, welche in Serie geschaltet sind. Dem ersten Verzögerungsglied 40 ist dabei das
Zwischensignal 4 zugeführt. Das Ausgangssignal des ersten Verzögerungsglieds 40 ist als Eingangssignal dem zweiten Verzögerungsglied 41 zugeführt. Die Ausgangssignale der einzelnen Verzögerungsglieder und das Zwischensignal 4 sind über einen Addierer 44 zum Ausgangssignal des Filters 6 zusammengeführt.
In Fig. 5 ist ein Ausführungsbeispiel eines
erfindungsgemäßen Filtersystems dargestellt. Das
erfindungsgemäße Filter weist den Nachteil auf, dass lediglich eine Ordnung des Filters von maximal L-l erreicht werden kann. D.h. bei L-facher Wiederholung jedes Werts des Eingangssignals, wie in Fig. lc dargestellt, kann maximal eine L-l-te Ordnung des Filters erreicht werden.
Abhilfe schafft das hier gezeigt Filtersystem. Das
erfindungsgemäße Filtersystem 50 verfügt über
erfindungsgemäße Filter 60-62. Ein erstes
erfindungsgemäßes Filter 60 ist eingangsseitig mit einem
Eingangssignal 52 und ausgangsseitig mit einem Addierer 65 verbunden. Das Eingangssignal 52 ist weiterhin einem
Verzögerungsglied 63 zugeführt, welches eine Verzögerung um L Abtastwerte durchführt. Das Verzögerungsglied 63 ist ausgangsseitig mit dem Eingang eines zweiten
erfindungsgemäßen Filters 61 verbunden. Ausgangsseitig ist dieses zweite Filter 61 mit einem zweiten Addierer 66 verbunden. Das Ausgangssignal des Verzögerungsglieds 63 ist weiterhin mit einem zweiten Verzögerungsglied 64 verbunden, welches erneut eine Verzögerung um L
Abtastwerte durchführt. Das Ausgangssignal dieses zweiten Verzögerungsglieds ist mit dem Eingang des dritten
erfindungsgemäßen Filters 62 verbunden. Das dritte
erfindungsgemäße Filter 62 ist erneut ausgangsseitig mit dem zweiten Addierer 66 verbunden. Die Addierer 65, 66 addieren die Ausgangssignale der erfindungsgemäßen Filter 60-62 zu dem Ausgangssignal 56.
Das Filtersystem 50 ist dabei nicht auf genau drei erfindungsgemäße Filter beschränkt. Ebenso ist eine
Realisierung mit lediglich zwei erfindungsgemäßen Filtern 60, 61 möglich. Andererseits ist eine Realisierung mit einer beliebigen Anzahl erfindungsgemäßer Filter möglich. Die Eingangssignale der einzelnen Filter sind dabei jeweils um weitere L Abtastperioden gegenüber dem
vorherigen Filter verzögert. Die Ausgangssignale der einzelnen Filter werden dabei mittel Addierer zum
Ausgangssignal 56 addiert.
Mit dem erfindungsgemäßen Filtersystem 50 lässt sich eine beliebige Ordnung des realisierten Gesamtfilters
erreichen. Wenn Y die Anzahl der einzelnen
erfindungsgemäßen Filter ist, lässt sich damit eine
Ordnung der Impulsantwort des Filtersystems von (Y x L) -1 erreichen .
In Fig. 6 ist ein Ausführungsbeispiel des
erfindungsgemäßen Rauschgenerators gezeigt. Ein
Zufallszahlengenerator 80 ist mit einem ersten Filter 81 verbunden. Das erste Filter 81 ist mit einem Interpolartor 0-ter Ordnung 82 verbunden. Der Interpolartor 0-ter Ordnung 82 ist mit einem erfindungsgemäßen Filter
verbunden .
Der Zufallszahlengenerator 80 erzeugt Zufallszahlen, welche von dem optionalen ersten Filter 81 gefiltert werden. Die Abtastfrequenz des Zufallszahlengenerators 80 entspricht dabei der Abtastfrequenz des ersten Filters 81. Der Interpolartor 0-ter Ordnung sorgt für eine
Bandbegrenzung des resultierenden Signals. Am Ausgang des Interpolartors 0-ter Ordnung 82 liegt somit eine
Abtastfrequenz von L mal der Abtastfrequenz des
Zufallszahlengenerators vor. Wie anhand von Fig. lc beschrieben, wiederholen sich dabei jeweils L Abtastwerte. Das Ausgangssignal des Interpolartors 0-ter Ordnung 82 wird dabei einem erfindungsgemäßen Filter 83 zugeführt, welches eine FIR-Filterung durchführt. Ein solches Filter könnte der Spektralformung des Rauschens dienen, z. B. durch Erhöhung der Sperrbanddämpfung.
Eine weitere Anwendung des erfindungsgemäßen Filters wird in Fig. 7 gezeigt. Dort wird der Einsatz des
erfindungsgemäßen Filters 90 in einem IIR-Filter 91 gezeigt. Ein IIR-Filter 91 setzt sich zusammen aus einem FIR-Filter, welches hier durch das erfindungsgemäße Filter 90 realisiert ist und einem rekursiven Filterteil 92. Der rekursive Filterteil 92 beinhaltet dabei eine Mehrzahl von Addierern 93a-93c und eine Mehrzahl von Multiplizierern 94a-94c. Darüber hinaus beinhaltet der rekursive
Filteranteil 92 eine Mehrzahl von Verzögerungsgliedern
95a-95c. Das Ausgangssignal des erfindungsgemäßen Filters 90 ist einem ersten Addierer 93a zugeführt. Das
Ausgangssignal dieses Addierers 93a ist einem Verzögerungsglied 95a zugeführt. Das Verzögerungsglied 95a verzögert das resultierende Signal um einen Abtastwert und überträgt das resultierende Signal an einen Multiplizierer 94a, welcher es mit einem ersten Koeffizienten ai
multipliziert. Das resultierende Signal des
Multiplizierers 94a wird einem Addierer 93b zugeführt.
Weiterhin wird das Ausgangssignal des Verzögerungsglieds 95a einem weiteren Verzögerungsglied 95b zugeführt, welches ebenfalls eine Verzögerung um einen Abtastwert durchführt. Das Ausgangssignal dieses Verzögerungsglieds 95b wird wiederum einem Multiplizierer 94b zugeführt, welcher eine Multiplikation mit einem Koeffizienten a- durchführt. Das Ausgangssignal dieses Multiplizierers 94b wird einem Addierer 93c zugeführt. Der rekursive
Filteranteil 92 kann eine beliebige Anzahl dieser
einzelnen soeben dargestellten Stufen beinhalten. Hier ist lediglich eine weitere Stufe bestehend aus einem
Verzögerungsglied 95c und einem Multiplizierer 94c
dargestellt. Die Ausgangssignale der Multiplizierer 94a-
94c werden jeweils den Addierern 93a-93c zugeführt und von diesen zu dem Ausgangssignal 96 addiert. So kann mit geringem Hardwareaufwand ein IIR-Filter realisiert werden. In Fig. 8 ist abschließend ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens dargestellt. In einem ersten Schritt 70 wird ein aktueller Wert eines Eingangssignals, welches dem Ausgangssignal eines Interpolartors 0-ter Ordnung entspricht, mit einem aktuellen Koeffizienten multipliziert. In einem zweiten Schritt 71 wird ein nächster Koeffizient durch Modulo-Rechnung bestimmt. In einem dritten Schritt 72 wird ein nächster Wert des
Eingangssignals ausgewählt. Dabei wiederholen sich, wie anhand von Fig. lc beschrieben, die Werte des Eingangssignals jeweils L-Mal . Ebenso werden L
unterschiedliche Koeffizienten eingesetzt.
In einem vierten Schritt 73 wird über den aktuellen Wert und L - 1 vorherige Werte ein gleitender Mittelwert gebildet. Der gleitende Mittelwert entspricht dem
gegenwärtigen Ausgangssignal. Die Schritte 70-73 werden ständig wiederholt. Sobald der letzte Koeffizient erreicht ist, wird aufgrund der Modulo-Rechnung erneut der erste Koeffizient ausgewählt.
Die Erfindung ist nicht auf das dargestellte
Ausführungsbeispiel beschränkt. Wie bereits erwähnt, können unterschiedliche gleitende Mittelwertfilter
eingesetzt werden. Auch ist eine Anwendung des
erfindungsgemäßen Filters in einer Vielzahl
unterschiedlicher Geräte möglich. Z.B. bietet sich eine Anwendung in der Nachverarbeitung einer Auflösungserhöhung von Bildsignalen an. Insbesondere muss das Eingangssignal dabei nicht von einem Abtast-Halte-Glied erzeugt worden sein. Das in Fig. 3 gezeigte Ausführungsbeispiel des Koeffizienten-Multiplizierers ist dabei keine zwingende Ausführungsform. Auch andere Gestaltungen sind denkbar. Insbesondere können der Koeffizientenspeicher und der Multiplexer durch einen von dem Modulo-Zähler adressierten Speicherbaustein ersetzt werden. Alle vorstehend
beschriebene Merkmale oder in den Figuren gezeigten
Merkmale sind im Rahmen der Erfindung beliebig vorteilhaft miteinander kombinierbar.

Claims

Ansprüche
1. Digitales Filter zum Filtern eines Eingangssignals (2) zu einem Ausgangssignal (6), mit einem Koeffizienten- Multiplizierer (3) und einem gleitenden Mittelwertfilter (5) ,
wobei der Koeffizienten-Multiplizierer (3) ausgebildet ist, um Werte des Eingangssignals (2) mit Koeffizienten des Filters (1) zu einem Zwischensignal (4) zu
multiplizieren, und
wobei der gleitende Mittelwertfilter (5) ausgebildet ist, um das Ausgangssignal (6) als einen gleitenden Mittelwert des Zwischensignals (4) zu erzeugen.
2. Digitales Filter nach Anspruch 1,
dadurch gekennzeichnet,
dass das Eingangssignal (2) einem Ausgangssignal (12) eines Abtast-Halte-Glieds entspricht.
3. Digitales Filter nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass das Filter (1) L Koeffizienten und eine Ordnung von L-l aufweist.
4. Digitales Filter nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
dass der Koeffizienten-Multiplizierer (3) genau einen logischen Multiplizierer (20) beinhaltet, welcher jeden Abtastwert des Eingangssignals (2) mit einem Koeffizienten multipliziert, und
dass der Koeffizienten-Multiplizierer (3) einen
Multiplexer (21) beinhaltet, welcher nach jeder Multiplikation des Multiplizierers (20) einen nächsten Koeffizienten für eine folgende Multiplikation auswählt.
5. Digitales Filter nach Anspruch 4,
dadurch gekennzeichnet,
dass der Koeffizienten-Multiplizierer (3) einen
Koeffizienten-Speicher (24) beinhaltet, welcher die
Koeffizienten des Filters (1) vorhält,
dass der Koeffizienten-Multiplizierer (3) einen Modulo- Zähler (22) beinhaltet, welcher nach jeder Multiplikation des Multiplikators (20) einen Zählvorgang durchführt, und dass der Modulo-Zähler (22) den Multiplexer (21) derart steuert, dass der Multiplexer (21) bei jedem Wert des Modulo-Zählers (22) dem Multiplizierer (20) einen
bestimmten Koeffizienten aus dem Koeffizienten-Speicher (24) zuführt.
6. Digitales Filter nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,
dass in dem Eingangssignal (2) jeweils L
aufeinanderfolgende Abtastwerte identisch sind, und dass der Modulo-Zähler (22) derart ausgebildet ist, dass der erste Wert des Modulo-Zählers (22) mit den ersten der jeweils L aufeinanderfolgenden Abtastwerten synchronisiert ist.
7. Digitales Filter nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
dass das gleitende Mittelwertfilter (5a) ein erstes
Verzögerungsglied (30) zur Verzögerung des Zwischensignals (4) um L Abtastwerte und einen Subtrahierer (31) zur
Subtraktion des um L Abtastwerte verzögerten Zwischensignals (4) von dem Zwischensignal (4) zu einem subtrahierten Signal (34) beinhaltet, und
dass das gleitende Mittelwertfilter (5a) ein zweites
Verzögerungsglied (33) zur Verzögerung des subtrahierten Signals (34) um einen Abtastwert und einen Addierer (32) zur Addition des um einen Abtastwert verzögerten
subtrahierten Signals (34) und des subtrahierten Signals (34) zu dem Ausgangssignal (6) beinhaltet.
8. Digitales Filter nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
dass das gleitende Mittelwertfilter (5b) L - 1
Verzögerungsglieder (40, 41, 42, 43) aufweist, welche in Serie geschaltet sind,
dass das Zwischensignal (4) einem ersten Verzögerungsglied (40) der Serienschaltung von L - 1 Verzögerungsgliedern (40, 41, 42, 43) zugeführt ist, und
dass das gleitende Mittelwertfilter (5b) einen Addierer (44) zur Erzeugung des Ausgangssignals (6) durch Addition der Ausgangssignale der L - 1 Verzögerungsglieder (40, 41, 42, 43) und des Zwischensignals (4) aufweist.
9. Digitales Filter nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,
dass das digitale Filter (1) ein FIR-Filter ist.
10. Filtersystem mit zumindest einem ersten Filter (60) nach einem der Ansprüche 1 bis 9, einem zweiten Filter (61) nach einem der Ansprüche 1 bis 9, einem
Verzögerungsglied (63) und einem Addierer (65),
wobei ein Eingangssignal (52) des Filtersystems (50) dem ersten Filter (60) als Eingangssignal und dem
Verzögerungsglied (63) zugeführt ist, wobei das Verzögerungsglied (63) ausgebildet ist, um das Eingangssignal (52) um L Abtastwerte zu verzögern und dem zweiten Filter (61) als Eingangssignal zuzuführen,
wobei der Addierer (65) ausgebildet ist, um ein
Ausgangssignal des ersten Filters (60) und ein
Ausgangssignal des zweiten Filters (61) zu einem
Ausgangssignal (56) des Filtersystems zu addieren.
11. Filtersystem nach Anspruch 10,
dadurch gekennzeichnet,
dass die Impulsantwort des Filtersystems (50) einem Filter der Ordnung (2 x L) -1 entspricht.
12. Filtersystem mit zumindest Y Filtern (60, 61, 62) nach einem der Ansprüche 1 bis 9, Y-l Verzögerungsgliedern (63,
64) und Y-l Addierern (65, 66),
wobei die Y-l Verzögerungsglieder (63, 64) in Serie geschaltet sind,
wobei die Y-l Addierer (65, 66) in Serie geschaltet sind, und
wobei die Y Filter (60, 61, 62) jeweils mit dem Ausgang jeweils genau eines der Verzögerungsglieder (63, 64) oder dem Eingangssignal verbunden sind,
wobei die Impulsantwort des Filtersystems (50) einem
Filter der Ordnung (Y x L) -1 entspricht.
13. Rauschgenerator mit einem Filter (83) nach einem der Ansprüche 1 bis 9 oder einem Filtersystem nach einem der Ansprüche 10 bis 12.
14. Verfahren zum Filtern eines Eingangssignals (2) zu einem Ausgangssignal (6), wobei Werte des Eingangssignals (2) mit Koeffizienten zu einem Zwischensignal (4) multipliziert werden, und
wobei das Ausgangssignal (6) als ein gleitender Mittelwert des Zwischensignals (4) erzeugt wird.
PCT/EP2014/050716 2013-01-24 2014-01-15 Filter für interpolierte signale WO2014114539A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/760,665 US9819330B2 (en) 2013-01-24 2014-01-15 Filter for interpolated signals

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013201126.1A DE102013201126B4 (de) 2013-01-24 2013-01-24 Filter für interpolierte Signale
DE102013201126.1 2013-01-24

Publications (1)

Publication Number Publication Date
WO2014114539A1 true WO2014114539A1 (de) 2014-07-31

Family

ID=49989741

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/050716 WO2014114539A1 (de) 2013-01-24 2014-01-15 Filter für interpolierte signale

Country Status (3)

Country Link
US (1) US9819330B2 (de)
DE (1) DE102013201126B4 (de)
WO (1) WO2014114539A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9819330B2 (en) 2013-01-24 2017-11-14 Rohde & Schwarz Gmbh & Co. Kg Filter for interpolated signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909027A2 (de) 1997-09-16 1999-04-14 Tektronix, Inc. Digitale FIR-Filter zur Kompensation von Nyquistflanken in pseudo-synchronen Demodulatoren
WO2001097376A1 (de) * 2000-06-15 2001-12-20 Infineon Technologies Ag Digitales interpolationsfilter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252795A (ja) 1999-02-26 2000-09-14 Oki Micro Design Co Ltd 移動平均フィルタ
GB2489919B (en) 2011-04-05 2018-02-14 Intel Corp Filter
DE102013201126B4 (de) 2013-01-24 2023-12-28 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Filter für interpolierte Signale

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909027A2 (de) 1997-09-16 1999-04-14 Tektronix, Inc. Digitale FIR-Filter zur Kompensation von Nyquistflanken in pseudo-synchronen Demodulatoren
WO2001097376A1 (de) * 2000-06-15 2001-12-20 Infineon Technologies Ag Digitales interpolationsfilter

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"FINER AUDIO FROM CDs", MACHINE DESIGN, PENTON MEDIA, vol. 61, no. 17, 24 August 1989 (1989-08-24), CLEVELAND, OH, US, pages 64,66, XP000068236, ISSN: 0024-9114 *
GHANEKAR S P ET AL: "SIGNED-DIGIT-BASED MULTIPLIER-FREE REALIZATIONS FOR MULTIRATE CONVERTERS", IEEE TRANSACTIONS ON SIGNAL PROCESSING, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 43, no. 3, 1 March 1995 (1995-03-01), pages 628 - 639, XP000507247, ISSN: 1053-587X, DOI: 10.1109/78.370618 *
HONGYEAN HSIEH ET AL: "Spectral Shaping of Dithered Quantization Errors in Sigma-Delta Modulators", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS PART I: REGULAR PAPERS, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 54, no. 5, 1 May 2007 (2007-05-01), pages 974 - 980, XP011180959, ISSN: 1057-7122, DOI: 10.1109/TCSI.2007.895511 *
SEYMOUR SHLIEN ET AL: "Real-Time Generation of Narrow-Band Audio Noise", IEEE SIGNAL PROCESSING LETTERS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 3, no. 4, 1 April 1996 (1996-04-01), XP011059842, ISSN: 1070-9908 *
STEVEN W SMITH ED - STEVEN W SMITH: "The Scientist & Engineer's Guide to Digital Signal Processing, Moving Average Filters", 1 January 1997 (1997-01-01), XP002542766, ISBN: 978-0-9660176-3-2, Retrieved from the Internet <URL:http://www.dspguide.com/> [retrieved on 20090824] *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9819330B2 (en) 2013-01-24 2017-11-14 Rohde & Schwarz Gmbh & Co. Kg Filter for interpolated signals

Also Published As

Publication number Publication date
DE102013201126A1 (de) 2014-08-07
US20150357995A1 (en) 2015-12-10
DE102013201126B4 (de) 2023-12-28
US9819330B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
DE3044208C2 (de) Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals
DE102009039428B4 (de) Digitalfilter
DE102007046181A1 (de) CIC-Filter mit fraktionaler Integration
DE19853897A1 (de) Verfahren und Anordnung zur Kompensation von Phasenverzögerungen
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
DE102005018858B4 (de) Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
DE3121310C2 (de)
DE19829290A1 (de) Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung
DE19510655B4 (de) Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale
WO2014114539A1 (de) Filter für interpolierte signale
DE102008053295B4 (de) Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung
DE69217720T2 (de) Die Abtastrate umwandelndes Filter
DE19510656A1 (de) Dezimierungs-Schaltungsanordnung und Verfahren zum Filtern quantisierter Signale
DE2912745C2 (de) Monolithisch integrierte Ladungsverschiebeschaltung
EP1297627A1 (de) Interpolationsfilter und verfahren zur digitalen interpolation eines digitalen signals
DE4022381C2 (de) Verwendung langer Digitalfilter bei Vorkommnis von Abrundungsfehlern
EP2667509B1 (de) Digitales Filter
DE19955596A1 (de) Vorrichtung und Verfahren zur Echokompensation bei Gleichlage-Übertragungsverfahren im Duplex-Betrieb über eine Zweidrahtleitung
DE69722719T2 (de) Interpolationsfilter
EP1763135B1 (de) Dezimierende Filterkaskade mit minimierter Einschwingzeit nach Reinitialisierung
DE60216692T2 (de) Digitaler Nyquist-Filter
DE3406833C2 (de)
DE10110294A1 (de) Verfahren und Schaltungsanordnung zur ganzzahligen Abtastratenwandlung digitaler Signale
DE4124834A1 (de) Verfahren zur signalverarbeitung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14700658

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14760665

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 14700658

Country of ref document: EP

Kind code of ref document: A1