WO2014092359A1 - 발광 다이오드 및 그것을 제조하는 방법 - Google Patents

발광 다이오드 및 그것을 제조하는 방법 Download PDF

Info

Publication number
WO2014092359A1
WO2014092359A1 PCT/KR2013/010808 KR2013010808W WO2014092359A1 WO 2014092359 A1 WO2014092359 A1 WO 2014092359A1 KR 2013010808 W KR2013010808 W KR 2013010808W WO 2014092359 A1 WO2014092359 A1 WO 2014092359A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
sub
emitting diode
emitting chip
substrate
Prior art date
Application number
PCT/KR2013/010808
Other languages
English (en)
French (fr)
Inventor
정정화
정승호
나정현
김유진
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Publication of WO2014092359A1 publication Critical patent/WO2014092359A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Definitions

  • the present invention relates to a light emitting diode, and more particularly, to a light emitting diode and a method of manufacturing the same that can simultaneously implement excellent heat dissipation and high efficiency driving.
  • a light emitting diode is a light emitting device that can implement high brightness at low power, and is widely used for lighting.
  • the light emitting diode is driven by supplying a DC voltage.
  • the external power source is an AC voltage
  • the AC voltage is changed to a DC voltage to generate a driving voltage for driving the light emitting diode.
  • an N-GaN layer, an active layer, and a P-GaN layer are sequentially formed on a sapphire growth substrate, a p-electrode is formed on the P-GaN layer, and an n-electrode is formed on the N-GaN layer.
  • a buffer layer is further formed between the sapphire growth substrate and the N-GaN layer to prevent lattice mismatch and mismatch in thermal expansion coefficient.
  • a light emitting diode has been proposed to prevent the lattice mismatch between the sapphire growth substrate and the semiconductor layer and the mismatch of thermal expansion coefficient, and to use a gallium nitride growth substrate that can realize a high efficiency light emitting diode with improved electrical characteristics.
  • a light emitting diode using a gallium nitride growth substrate may realize high efficiency due to an increase in driving current, but the heat generation problem caused by an increase in driving current becomes more severe. Therefore, there is a further demand for research that can solve the heating problem caused by high current driving.
  • the problem to be solved by the present invention is to provide a light emitting diode having excellent heat dissipation.
  • Another object of the present invention is to provide a light emitting diode that can maximize light efficiency.
  • a light emitting diode includes at least one light emitting chip on which a semiconductor layer is grown using a gallium nitride growth substrate, at least one or more sub-mount substrates and the sub-mount substrate on which the at least one light emitting chip is mounted. It includes a base substrate having a receiving groove, the receiving groove is exposed to a metal layer, the height of the receiving groove is equal to or less than the height of the sub-mount substrate.
  • the base substrate includes the metal layer, the insulating layer, and the first conductive pattern.
  • the metal layer is partially etched by the receiving groove to have a stepped structure, and the step has a height of 500 ⁇ m or less.
  • a second conductive pattern electrically connected to the light emitting chip is disposed on the sub-mount substrate, and further includes a wire connecting the second conductive pattern to the first conductive pattern.
  • the metal layer may be a metal material such as aluminum or copper, or may be formed of an alloy including the aluminum and copper, and the sub-mount substrate may be made of any one of AlN, Al 2 O 3 , and anodizing metal.
  • the lower portion of the sub-mount substrate further includes a third conductive pattern.
  • the base substrate further includes a partition wall spaced apart from the sub-mount substrate by a predetermined distance to surround the light emitting chip, and further includes a reflective layer covering the sub-mount and the base substrate inside the partition wall.
  • the reflective layer has a lower position than the light emitting chip.
  • the light emitting chip has any one of a vertical structure and a flip chip structure, and further includes a wavelength conversion layer covering an upper surface and an outer surface of the light emitting chip.
  • the light emitting chip may include at least one of a short wavelength light emitting chip and a long wavelength light emitting chip, a light emitting chip emitting blue and red light, and a light emitting chip emitting white light, or a short wavelength light emitting chip or a long wavelength light emitting chip. Can be.
  • the light emitting chip has a current density of 0.7 A / mm 2 or more and is driven at a driving voltage of 6 V or more.
  • a bonding paste for bonding the metal layer of the base substrate to the lower portion of the sub-mount substrate further comprises, wherein the bonding paste is made of one of the Ag epoxy-based paste, the solder paste excellent in thermal conductivity.
  • the area of the submount substrate is 10 times or less of the area of the light emitting chip.
  • a method of manufacturing a light emitting diode wherein a portion of a first conductive pattern, an insulating layer, and a metal layer is etched by an etching process to form an accommodating groove to expose a metal layer, and at least one light emitting chip in the accommodating groove. And receiving the mounted insulating sub-mount substrate, wherein the height of the receiving groove is equal to or lower than the height of the sub-mount substrate.
  • Forming the receiving groove may include forming a step by etching a portion of the metal layer, wherein the step has a height of 500 ⁇ m or less.
  • the method may further include forming a second conductive pattern on the upper surface of the sub-mount substrate by using a plating method.
  • the method may further include forming second and third conductive patterns on the upper and lower surfaces of the sub-mount substrate by using a plating method.
  • the light emitting diode of the present invention is a sub-mount substrate having excellent thermal conductivity is bonded to the metal layer of the base substrate through the receiving groove of the base substrate heat generated from the high efficiency light emitting chip from the sub-mount substrate to the base substrate Conductive to the metal layer of the heat dissipation has an advantage.
  • the present invention is designed so that the upper surface of the sub-mount substrate is the same or higher position than the upper surface of the base substrate by adjusting the depth of the receiving groove to prevent the light extraction degradation, thereby improving the light efficiency Has the advantage.
  • the light emitting diode of the present invention has a reflective layer positioned on the sub-mount substrate and the base substrate in the partition wall to maximize light extraction, and further, a third conductive pattern having excellent thermal conductivity is further formed under the sub-mount substrate. It has a heat dissipation effect.
  • FIG. 1 is a plan view illustrating a light emitting unit including a light emitting diode according to a first embodiment of the present invention.
  • FIG. 2 is a plan view illustrating the light emitting diode of FIG. 1.
  • FIG. 3 is a cross-sectional view illustrating a light emitting diode cut along the line II ′ of FIG. 2.
  • FIG. 4 is a cross-sectional view illustrating a light emitting diode cut along the line II-II ′ of FIG. 2.
  • FIG. 5 is a cross-sectional view illustrating a light emitting diode according to a second embodiment of the present invention.
  • FIG. 6 is a plan view illustrating a light emitting diode according to a third exemplary embodiment of the present invention.
  • FIG. 7 is a cross-sectional view illustrating a light emitting diode cut along the line III-III ′ of FIG. 6.
  • FIG. 8 is a cross-sectional view illustrating a light emitting diode cut along a line IV-IV ′ of FIG. 6.
  • FIG. 9 is a cross-sectional view showing a light emitting diode according to a fourth embodiment of the present invention.
  • FIG. 1 is a plan view illustrating a light emitting unit including a light emitting diode according to a first embodiment of the present invention.
  • the light emitting unit 100 has a structure in which a light emitting diode 200 is mounted on a PCB 110 including conductive wires.
  • First and second pads 111 and 113 are provided on the PCB 110 to supply driving signals having different polarities.
  • the light emitting diode 200 includes at least one light emitting chip, and the light emitting diodes 200 are driven by the driving signals supplied from the first and second pads 111 and 113.
  • the light emitting diode 200 includes electrode terminals (not shown) having different polarities from each other, and the electrode terminals are connected to the wirings of the PCB 110, respectively.
  • FIG. 2 is a plan view illustrating the light emitting diode of FIG. 1
  • FIG. 3 is a cross-sectional view illustrating a light emitting diode cut along the line II ′ of FIG. 2
  • FIG. 4 is a line along the II-II ′ line of FIG. 2. Sectional drawing which cut
  • the light emitting diode 200 includes a base substrate 210, a sub-mount substrate 230, and a light emitting chip 250.
  • the base substrate 210 includes a metal layer 211 of a conductive material, an insulating layer 213 formed on the metal layer 211, and a first conductive pattern 215 formed on the insulating layer 213. .
  • metal layer 211 a metal material such as aluminum and copper having excellent thermal conductivity may be used, and an alloy including the same may be used.
  • the base substrate 210 is provided with a receiving groove 219 in an area corresponding to the sub-mount substrate 230.
  • the receiving groove 219 has an intaglio shape corresponding to the sub-mount substrate 230 so that the sub-mount substrate 230 can be easily accommodated.
  • the receiving groove 219 may be formed through an etching process.
  • the first conductive pattern 215 and the insulating layer 213 are etched in the base substrate 210 in the region corresponding to the receiving groove 219 by the etching process.
  • a portion of the metal layer 211 is etched in the region corresponding to the receiving groove 219 in the base substrate 210.
  • the metal layer 211 is partially etched to have a stepped structure between a region corresponding to the receiving groove 219 and a region not corresponding to the receiving groove 219.
  • the step height of the metal layer 211 is set to 500 ⁇ m or less.
  • the step height is designed in consideration of the thickness of the sub-mount substrate 230 and is an optimized design that does not suppress light extraction.
  • the overall height h2 of the receiving groove 219 is designed to be lower than the height h1 of the submount substrate 230.
  • the light emitting chip 250 is mounted on the sub-mount substrate 230, when the upper surface of the base substrate 210 has a structure higher than that of the sub-mount substrate 230, the light emitting chip 250 A portion of light from the absorbed light may be absorbed into the base substrate 210 to reduce light extraction.
  • the upper surface of the sub-mount substrate 230 should be designed to have the same position or higher position than the upper surface of the base substrate 210.
  • the upper surface of the sub-mount substrate 230 may be designed to have the same position or higher position than the upper surface of the base substrate 210.
  • the sub-mount substrate 230 may be formed of a material having electrical insulation and excellent thermal conductivity.
  • the sub-mount substrate 230 may be made of AlN, Al 2 O 3 , anodizing metal, or the like.
  • At least one sub-mount substrate 230 may be accommodated in the receiving groove 219.
  • two sub-mount substrates 230 are included, but the number may be changed.
  • the second conductive pattern 240 is formed on the upper surface of the sub-mount substrate 230.
  • the second conductive pattern 240 has better thermal conductivity than the sub-mount substrate 230.
  • the second conductive pattern 240 may be connected to the electrodes of the light emitting chip 250 and may be electrically connected to the first conductive pattern 215 of the base substrate 210 through a wire 251.
  • the second conductive pattern 240 has an alignment groove 241 which is symmetrical with each other to align the light emitting chip 250.
  • the alignment groove 241 does not overlap the light emitting chip 250 in a plane with reference to FIG. 2 and is spaced apart from the light emitting chip 250.
  • the second conductive pattern 240 is connected to a region where the light emitting chip 250 is mounted based on the alignment groove 241, and a wire 251 for electrical connection with the adjacent second conductive pattern 240. It can be divided into areas.
  • the sub-mount substrate 230 is made of an insulating material and is bonded on the metal layer 211 of the base substrate 210 by the bonding paste 260 having excellent thermal conductivity.
  • the bonding paste 260 may be an epoxy-based paste or solder paste such as Ag epoxy.
  • the sub-mount substrate 230 may be in contact with the inner surface of the receiving groove 219. Since the sub-mount substrate 230 is made of an insulating material, the outer surface of the sub-mount substrate 230 may contact the inner surface of the receiving groove 219.
  • a predetermined separation space 270 may be provided between the sub-mount substrate 230 and the receiving groove 219 for assembly tolerance.
  • the total area of the submount substrate 230 is designed to be 10 times or less of the total area of the light emitting chip 250.
  • the area ratio between the sub-mount substrate 230 and the light emitting chip 250 is an optimized design for implementing an excellent heat dissipation structure.
  • the light emitting chip 250 has a vertical structure. That is, although the light emitting chip 250 is not illustrated in detail, the first electrode, the n-type semiconductor layer, the active layer, the p-type semiconductor layer, and the second electrode 253 are vertically positioned.
  • the light emitting chip 250 will be described as an example in which a semiconductor layer is grown on a gallium nitride substrate capable of realizing a high efficiency light emitting device by reducing crystal defects between semiconductor layers.
  • At least two light emitting chips 250 are mounted on each of the sub-mount substrates 230.
  • the light emitting chip 250 may emit short wavelength light or emit long wavelength light.
  • the light emitting chip 250 may emit blue light, emit red light, or emit white light.
  • the light emitting chip 250 of the present invention may include both a light emitting chip emitting short wavelength light and a light emitting chip emitting long wavelength light.
  • the light emitting chip 250 may have a current density of 0.7 A / mm 2 or more.
  • the upper limit is not particularly limited, but may have a current density of 1.4 A / mm 2 or less.
  • the light emitting chip 250 may be driven with a driving voltage of 6V or more.
  • the upper limit is not particularly limited, but may be driven by a driving voltage of 12V or less.
  • the light emitting chip 250 has a structure surrounding the light emitting chip 250 and may include a wavelength conversion layer (not shown) for converting light into a specific wavelength band.
  • the second conductive pattern 240 includes first and second lead wires separated from each other with different polarities, and the wire 251 and the first lead drawn from both electrodes of the plurality of light emitting chips 250. And a second lead wire connected thereto.
  • the connection structure of the light emitting chip 250 and the connection structure of the second conductive pattern 240 may be changed.
  • the sub-mount substrate 230 having excellent thermal conductivity is bonded to the metal layer 211 through the receiving groove 219 of the base substrate 210.
  • heat generated from the light emitting chip 250 having a vertical structure is conducted from the sub-mount substrate 230 to the metal layer 211 of the base substrate 210, and thus has excellent heat radiation.
  • the present invention is designed such that the upper surface of the sub-mount substrate 230 has the same or higher position as the upper surface of the base substrate 210 by adjusting the depth of the receiving groove 219 to reduce the light extraction. By preventing it, there is an advantage that the light efficiency can be improved.
  • FIG. 5 is a cross-sectional view illustrating a light emitting diode according to a second embodiment of the present invention.
  • the light emitting diode according to the second exemplary embodiment of the present invention may include the partition 217, the lens 281, the mold 283, the reflective layer 285, and the third conductive pattern 287. Since all configurations are the same as the light emitting diode (200 of FIG. 2) according to the first embodiment of the present invention, the same configuration will be denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a partition 217 having a predetermined height is positioned on the base substrate 210.
  • the partition wall 217 may have the same height as the light emitting chip 250 or a height lower than the light emitting chip 250 in order to maximize light extraction.
  • the lens 281 may be located on the partition 217 in a hemispherical shape.
  • the lens 281 is made of a transparent material and shields the light emitting chip 250 from the outside.
  • the shape of the lens 281 is not limited to a hemispherical shape, and may be variously changed, including a flat plate structure.
  • the molding part 283 is accommodated in the lens 281 and may be made of a transparent material.
  • the molding part 283 may include a wavelength converting material for converting light into a specific wavelength band when the wavelength conversion layer is not included in the light emitting chip 250.
  • the reflective layer 285 includes an insulating material that is electrically insulated and includes a reflective material that reflects light.
  • the reflective layer 285 may be a white resin that reflects light.
  • the reflective layer 285 has a function of improving light extraction by rereflecting light that is refracted and reflected by the lens 281 in the light emitted from the light emitting chip 250.
  • the reflective layer 285 may be disposed inward from the partition wall 217, including a space spaced apart from the sub-mount substrate 230 and the receiving groove.
  • the reflective layer 295 may be formed to a position lower than an upper surface of the light emitting chip 250.
  • the reflective layer 285 may be formed by an injection method.
  • the third conductive pattern 287 may be formed on the bottom surface of the submount substrate 230.
  • the third conductive pattern 287 may be simultaneously formed when the second conductive pattern 240 formed on the sub-mount substrate 230 is formed.
  • the third conductive pattern 287 may be formed by a plating method.
  • the third conductive pattern 287 is made of a metal material such as Al, Cu, and the like, and has better thermal conductivity than the sub-mount substrate 230. Therefore, the third conductive pattern 287 has a function for maximizing heat dissipation.
  • the light emitting diode according to the second embodiment described above includes all the effects of the light emitting diode (200 of FIG. 2) according to the first embodiment, and the reflective layer 285 has the sub-mount substrate inside the partition 217. 230, a third conductive pattern 287 having excellent thermal conductivity may be formed under the sub-mount substrate 230 to maximize light extraction by being positioned on the base substrate 210. It has a better heat dissipation effect than the light emitting diode (200 in FIG. 2).
  • FIG. 6 is a plan view illustrating a light emitting diode according to a third exemplary embodiment of the present invention
  • FIG. 7 is a cross-sectional view illustrating a light emitting diode cut along a line III-III ′ of FIG. 6
  • FIG. 8 is a IV of FIG. 6.
  • the light emitting diode 300 according to the third embodiment of the present invention has all configurations except for the light emitting chip 350 and the second conductive pattern 340.
  • the same configuration as that of the light emitting diode 200 of FIG. 2 denotes the same reference numerals, and detailed description thereof will be omitted.
  • the light emitting chip 350 has a flip chip structure. That is, although not shown in detail in the drawing, the light emitting chip 350 includes a first electrode, an n-type semiconductor layer, an active layer, a p-type semiconductor layer, and a second electrode, and is electrically connected to the second conductive pattern 340. Metal bumps connected to the first and second electrodes, respectively, for connection.
  • the light emitting chip 350 may further include a wavelength conversion layer 352 that converts light into a specific wavelength band.
  • the wavelength conversion layer 352 may include a fluorescent material and has a structure surrounding the top and side surfaces of the light emitting chip 350.
  • the light emitting chip 350 will be described as an example in which a semiconductor layer is grown on a gallium nitride substrate capable of implementing high efficiency light emitting devices by reducing crystal defects between semiconductor layers.
  • At least two light emitting chips 350 are mounted on each of the sub-mount substrates 230.
  • the light emitting chip 350 may emit short wavelength light or emit long wavelength light.
  • the light emitting chip 350 may emit blue light, emit red light, or emit white light.
  • the light emitting chip 350 of the present invention may include both a light emitting chip emitting short wavelength light and a light emitting chip emitting long wavelength light.
  • the light emitting chip 350 may have a current density of 0.7 A / mm 2 or more.
  • the upper limit is not particularly limited, but may have a current density of 1.4 A / mm 2 or less.
  • the light emitting chip 350 may be driven with a driving voltage of 6V or more.
  • the upper limit is not particularly limited, but may be driven by a driving voltage of 12V or less.
  • the second conductive pattern 340 has better thermal conductivity than the sub-mount substrate 230.
  • the second conductive pattern 340 may be connected to the electrodes of the light emitting chip 350 and may be electrically connected to the first conductive pattern 215 of the base substrate 210 through a wire 251.
  • the second conductive pattern 340 may include a first pattern sharing two light emitting chips 350 based on one sub-mount substrate 230, and a second pattern spaced apart at regular intervals in both directions from the first pattern. It includes. The second conductive pattern 340 may reduce the number of wires 251 due to the structure sharing two light emitting chips 350.
  • the sub-mount substrate 230 having excellent thermal conductivity is bonded to the metal layer 211 through the receiving groove 219 of the base substrate 210.
  • heat generated from the light emitting chip 350 of the flip chip structure is conducted from the sub-mount substrate 230 to the metal layer 211 of the base substrate 210, thereby having excellent heat dissipation.
  • the present invention is designed such that the upper surface of the sub-mount substrate 230 has the same or higher position as the upper surface of the base substrate 210 by adjusting the depth of the receiving groove 219 to reduce the light extraction. By preventing it, there is an advantage that the light efficiency can be improved.
  • FIG. 9 is a cross-sectional view showing a light emitting diode according to a fourth embodiment of the present invention.
  • the light emitting diode according to the fourth embodiment of the present invention includes at least one light emitting chip 350 having a flip chip structure.
  • the partition wall 217 may have the same height as the light emitting chip 350 or a lower height than the light emitting chip 350.
  • the lens 281 is located on the partition 217 in a hemispherical shape.
  • the shape of the lens 281 is not limited to a hemispherical shape, and may be variously changed, including a flat plate structure.
  • the molding part 283 is accommodated in the lens 281 and may be made of a transparent material.
  • the molding part 283 may include a wavelength conversion material for converting light into a specific wavelength band when the wavelength conversion layer is not included in the light emitting chip 350.
  • the reflective layer 285 includes an insulating material that is electrically insulated and includes a reflective material that reflects light.
  • the reflective layer 285 may be a white resin that reflects light.
  • the reflective layer 285 has a function of improving light extraction by rereflecting the light that is refracted and reflected by the lens 281 in the light emitted from the light emitting chip 350.
  • the reflective layer 285 may be positioned inside the partition 217, including a space spaced apart from the sub-mount substrate 230 and the receiving groove.
  • the reflective layer 285 may be formed to a position lower than an upper surface of the light emitting chip 350.
  • the reflective layer 285 may be formed by an injection method.
  • the third conductive pattern 287 may be formed on the bottom surface of the submount substrate 230.
  • the third conductive pattern 287 may be formed at the same time when the second conductive pattern 340 is formed on the sub-mount substrate 230.
  • the third conductive pattern 340 may be formed by a plating method.
  • the third conductive pattern 340 is made of a metal material such as Al, Cu, etc., and has better thermal conductivity than the sub-mount substrate 230. Therefore, the third conductive pattern 287 has a function for maximizing heat dissipation.
  • the light emitting diode according to the fourth embodiment described above includes all the effects of the light emitting diode (300 of FIG. 6) according to the third embodiment, and the reflective layer 285 has the sub-mount substrate inside the partition 217. 230, a third conductive pattern 285 having excellent thermal conductivity may be formed under the sub-mount substrate 230 to maximize light extraction by being positioned on the base substrate 210, according to the third embodiment. It has a better heat dissipation effect than the light emitting diodes (300 in FIG. 6).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 우수한 방열기능 및 고효율 구동을 동시에 구현할 수 있는 발광 다이오드가 개시된다. 개시된 본 발명의 발광 다이오드는 질화갈륨 성장기판을 이용하여 반도체층이 성장된 적어도 하나 이상의 발광 칩과, 적어도 하나 이상의 발광 칩이 실장되는 적어도 하나 이상의 상기 서브 마운트 기판 및 서브 마운트 기판이 수용되는 수용홈을 가지는 베이스 기판을 포함하고, 수용홈에는 금속층이 노출되고, 수용홈의 높이는 서브 마운트 기판의 높이와 같거나 낮다.

Description

발광 다이오드 및 그것을 제조하는 방법
본 발명은 발광 다이오드에 관한 것으로, 특히 우수한 방열기능 및 고효율 구동을 동시에 구현할 수 있는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.
일반적으로 발광 다이오드(LED)는 저전력으로 고휘도를 구현할 수 있는 발광 소자로, 조명 등에 많이 사용되고 있다. 발광 다이오드는 직류전압이 공급되어 구동된다. 외부전원이 교류전압일 경우, 상기 교류전압을 직류전압으로 변경하여 발광 다이오드를 구동시키기 위한 구동전압을 생성한다.
일반적인 발광 다이오드는 사파이어 성장기판상에 N-GaN층, 활성층 및 P-GaN층이 순차적으로 형성되고, 상기 P-GaN층 상에 p-전극이 형성되고, 상기 N-GaN층 상에 n-전극이 형성된 구조를 가지며, 상기 사파이어 성장기판과 N-GaN층 사이에 격자부정합 및 열팽창계수의 부정합을 방지하기 위한 버퍼층이 더 형성된다.
최근 들어 발광 다이오드는 사파이어 성장기판과 반도체층 사이의 격자부정합 및 열팽창계수의 부정합을 방지하고, 전기적 특성이 향상되어 고효율의 발광 다이오드를 구현할 수 있는 질화갈륨 성장기판을 사용하는 구조가 제안되었다.
그러나, 질화갈륨 성장기판을 사용하는 발광 다이오드는 구동전류의 증가로 인해 고효율을 구현할 수 있는 반면에 구동전류 증가에 의한 발열문제가 더욱 심해지는 단점이 있다. 따라서, 고전류 구동에 따른 발열문제를 해결할 수 있는 연구가 더욱 요구되고 있다.
본 발명이 해결하고자 하는 과제는 방열에 우수한 구조의 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 광 효율을 극대화할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 실시예에 따른 발광 다이오드는 질화갈륨 성장기판을 이용하여 반도체층이 성장된 적어도 하나 이상의 발광 칩과, 상기 적어도 하나 이상의 발광 칩이 실장되는 적어도 하나 이상의 상기 서브 마운트 기판 및 상기 서브 마운트 기판이 수용되는 수용홈을 가지는 베이스 기판을 포함하고, 상기 수용홈에는 금속층이 노출되고, 상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 같거나 낮다.
상기 베이스 기판은 상기 금속층, 절연층 및 제1 도전성 패턴을 포함하고, 상기 금속층은 상기 수용홈에 의해 일부가 식각되어 단차 구조를 가지며, 상기 단차는 500㎛ 이하의 높이를 가진다.
상기 서브 마운트 기판상에는 상기 발광 칩과 전기적으로 접속되는 제2 도전성 패턴이 위치하고, 상기 제2 도전성 패턴과 상기 제1 도전성 패턴을 연결하는 와이어를 더 포함한다.
상기 금속층은 알루미늄, 구리와 같은 금속물질이거나, 상기 알루미늄, 구리 등을 포함하는 합금으로 이루어지고, 상기 서브 마운트 기판은 AlN, Al2O3, 아노다이징 메탈 중 어느 하나로 이루어진다.
상기 서브 마운트 기판의 하부에는 제3 도전성 패턴을 더 포함한다.
상기 베이스 기판상에는 상기 서브 마운트 기판으로부터 일정 거리 이격되어 발광 칩을 감싸는 격벽을 더 포함하고, 상기 격벽의 내측으로 상기 서브 마운트 및 상기 베이스 기판을 덮는 반사층을 더 포함한다.
상기 반사층은 상기 발광 칩보다 낮은 위치를 가진다.
상기 발광 칩은 수직 구조 및 플립 칩 구조 중 어느 하나이고, 상기 발광 칩의 상부면 및 외측면을 덮는 파장변환층을 더 포함한다.
상기 발광 칩은 단파장 발광 칩 및 장파장 발광 칩 중 적어도 어느 하나로 구성되거나, 청색, 적색 광을 발광하는 발광 칩과, 백색 광을 발광하는 발광 칩으로 구성되거나, 단파장 발광 칩 또는 장파장 발광 칩으로 구성될 수 있다.
상기 발광 칩은 0.7A/㎟ 이상의 전류 밀도를 가지며, 6V 이상의 구동전압으로 구동된다.
상기 서브 마운트 기판의 하부에 상기 베이스 기판의 상기 금속층과의 접합을 위한 접합 페이스트를 더 포함하고, 상기 접합 페이스트는 열전도가 우수한 Ag 에폭시계열 페이스트, 솔더 페이스트 중 하나로 이루어진다.
상기 서브 마운트 기판의 면적은 상기 발광 칩의 면적의 10배 이하로 이루어진다.
본 발명의 다른 실시예의 발광 다이오드의 제조방법은 식각공정에 의해 제1 도전성 패턴, 절연층 및 금속층의 일부가 식각되어 금속층이 노출되는 수용홈을 형성하는 단계 및 상기 수용홈에 적어도 하나 이상의 발광 칩이 실장된 절연성 서브 마운트 기판을 수용하는 단계를 포함하고, 상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 동일하거나 낮다.
상기 수용홈을 형성하는 단계는 상기 금속층의 일부를 식각하여 단차를 형성하는 단계를 포함하고, 상기 단차는 500㎛ 이하의 높이를 가진다.
상기 서브 마운트 기판의 상부면에 도금방법을 이용하여 제2 도전성 패턴을 형성하는 단계를 더 포함한다.
상기 서브 마운트 기판의 상부면 및 하부면에 도금방법을 이용하여 제2 및 제3 도전성 패턴을 형성하는 단계를 더 포함한다.
상기 베이스 기판상에 격벽을 형성하는 단계를 더 포함하고, 상기 격벽의 내측으로 상기 서브 마운트 기판 및 상기 베이스 기판을 덮는 반사층을 형성하는 단계를 더 포함하고, 상기 반사층은 상기 발광 칩과 동일하거나 낮은 위치를 가진다.
본 발명의 실시예들에 따르면, 본 발명의 발광 다이오드는 열전도가 우수한 서브 마운트 기판이 베이스 기판의 수용홈을 통해 베이스 기판의 금속층과 접합되어 고효율 발광 칩으로부터 발생된 열이 서브 마운트 기판으로부터 베이스 기판의 금속층으로 전도되어 방열이 우수한 장점을 가진다.
게다가, 본 발명은 상기 수용홈의 깊이를 조절하여 상기 서브 마운트 기판의 상부면이 상기 베이스 기판의 상부면과 동일하거나 높은 위치를 가지도록 설계되어 광 추출 저하를 방지함으로써, 광 효율을 향상시킬 수 있는 장점을 가진다.
또한, 본 발명의 발광 다이오드는 반사층이 격벽 내부의 서브 마운트 기판, 베이스 기판상에 위치하여 광 추출을 극대화할 수 있을 뿐만 아니라 상기 서브 마운트 기판 하부에 열전도가 우수한 제3 도전성 패턴이 더 형성되어 우수한 방열 효과를 가진다.
도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 포함하는 발광 유닛을 도시한 평면도이다.
도 2는 도 1의 발광 다이오드를 도시한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 4는 도 2의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 평면도이다.
도 7은 도 6의 Ⅲ-Ⅲ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 8은 도 6의 Ⅳ-Ⅳ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 9는 본 발명의 제4 실시에에 따른 발광 다이오드를 도시한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 포함하는 발광 유닛을 도시한 평면도이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 발광 유닛(100)은 도전성 배선을 포함하는 PCB(110) 상에 발광 다이오드(200)가 실장된 구조를 가진다.
상기 PCB(110) 상에는 서로 상이한 극성의 구동 신호가 공급되는 제1 및 제2 패드(111, 113)가 위치한다.
상기 발광 다이오드(200)는 적어도 하나 이상의 발광 칩을 포함하고, 상기 발광 디이오드(200)는 상기 제1 및 제2 패드(111, 113)로부터 공급되는 상기 구동 신호에 의해 구동된다.
도면에는 상세히 도시되지 않았지만, 상기 발광 다이오드(200)는 서로 상이한 극성의 전극 단자(미도시)를 포함하고, 상기 전극 단자는 상기 PCB(110)의 배선과 각각 접속된다.
이하, 도 2 내지 도 4를 참조하여 상기 발광 다이오드(200)를 구체적으로 설명하도록 한다.
도 2는 도 1의 발광 다이오드를 도시한 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이고, 도 4는 도 2의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 2 내지 도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 발광 다이오드(200)는 베이스 기판(210), 서브 마운트 기판(230), 발광 칩(250)을 포함한다.
상기 베이스 기판(210)은 도전성 물질의 금속층(211)과, 상기 금속층(211) 상에 형성된 절연층(213)과, 상기 절연층(213) 상에 형성된 제1 도전성 패턴(215)을 포함한다.
상기 금속층(211)은 열전도가 우수한 알루미늄, 구리와 같은 금속물질이 사용될 수 있고, 이들을 포함하는 합금이 사용될 수도 있다.
상기 베이스 기판(210)은 상기 서브 마운트 기판(230)과 대응되는 영역에 수용홈(219)이 위치한다. 상기 수용홈(219)은 상기 서브 마운트 기판(230)이 쉽게 수용될 수 있도록, 상기 서브 마운트 기판(230)과 대응된 음각 형상을 가진다.
상기 수용홈(219)은 식각공정을 통해서 형성될 수 있다. 상기 베이스 기판(210)은 상기 식각공정에 의해 상기 수용홈(219)과 대응되는 영역에 있어서, 제1 도전성 패턴(215) 및 절연층(213)이 식각된다.
여기서, 상기 베이스 기판(210)은 상기 수용홈(219)과 대응되는 영역에 있어서, 상기 금속층(211) 일부가 식각된다. 구체적으로 상기 금속층(211)은 일부가 식각됨으로써, 상기 수용홈(219)과 대응되는 영역 및 대응되지 않는 영역 간에 단차구조를 가진다.
본 발명에서는 상기 금속층(211)의 단차 높이가 500㎛ 이하로 설정된다. 상기 단차 높이는 서브 마운트 기판(230)의 두께를 고려하여 설계된 것으로 광 추출을 억제하지 않는 최적화된 설계이다. 상기 수용홈(219)의 전체 높이(h2)는 상기 서브 마운트 기판(230)의 높이(h1)보다 낮게 설계된다.
여기서, 상기 발광 칩(250)은 상기 서브 마운트 기판(230) 상에 실장되므로 상기 베이스 기판(210)의 상부면이 상기 서브 마운트 기판(230)보다 높은 구조를 가지게 되면, 상기 발광 칩(250)으로부터의 광 일부가 상기 베이스 기판(210)에 흡수되어 광 추출이 저하될 수 있다. 광 추출이 저하되지 않기 위해서는 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면보다 높은 위치 또는 동일한 위치를 갖도록 설계되어야 한다. 본 발명에서는 상기 수용홈(219)의 깊이를 조절함으로써, 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면과 동일한 위치 또는 높은 위치를 갖도록 설계할 수 있다.
상기 서브 마운트 기판(230)은 전기적인 절연 및 우수한 열전도의 물질이 이용될 수 있다. 상기 서브 마운트 기판(230)은 AlN, Al2O3, 아노다이징 메탈 등으로 이루어질 수 있다.
상기 서브 마운트 기판(230)은 적어도 하나 이상 상기 수용홈(219)에 수용될 수 있다. 본 발명의 제1 실시예에서는 2개의 서브 마운트 기판(230)을 포함하지만, 개수는 얼마든지 변경될 수 있다.
상기 서브 마운트 기판(230)의 상부면에는 제2 도전성 패턴(240)이 형성된다. 상기 제2 도전성 패턴(240)은 상기 서브 마운트 기판(230)보다 우수한 열전도를 가진다.
상기 제2 도전성 패턴(240)은 상기 발광 칩(250)의 전극들과 접속되고, 와이어(251)를 통해서 상기 베이스 기판(210)의 제1 도전성 패턴(215)과 전기적으로 접속될 수 있다.
상기 제2 도전성 패턴(240)은 상기 발광 칩(250)의 얼라인을 위해 서로 대칭되는 얼라인 홈(241)을 가진다. 상기 얼라인 홈(241)은 도 2를 참고하여 평면상에서 상기 발광 칩(250)과 중첩되지 않고, 상기 발광 칩(250)으로부터 이격되게 위치한다. 상기 제2 도전성 패턴(240)은 상기 얼라인 홈(241)을 기준으로 발광 칩(250)이 실장되는 영역과, 인접한 제2 도전성 패턴(240)과 전기적인 연결을 위한 와이어(251)가 접속되는 영역으로 구분될 수 있다.
상기 서브 마운트 기판(230)은 절연 물질로 이루어지고, 열전도가 우수한 접합 페이스트(260)에 의해 상기 베이스 기판(210)의 금속층(211) 상에 접합된다. 상기 접합 페이스트(260)는 Ag 에폭시 등의 에폭시계열 페이스트 또는 솔더 페이스트일 수 있다.
상기 서브 마운트 기판(230)은 상기 수용홈(219)의 내측면과 접촉될 수 있다. 상기 서브 마운트 기판(230)이 절연 물질로 이루어지므로 상기 수용홈(219)의 내측면에 상기 서브 마운트 기판(230)의 외측면이 접촉되어도 무방하다.
본 발명의 제1 실시예에서는 조립 공차를 위해 상기 서브 마운트 기판(230)과 상기 수용홈(219) 사이에는 일정한 이격 공간(270)을 가질 수 있다.
상기 서브 마운트 기판(230)의 전체 면적은 상기 발광 칩(250)의 전체 면적에 10배 이하로 설계된다. 상기 서브 마운트 기판(230) 및 발광 칩(250) 사이의 면적 비율은 우수한 방열 구조를 구현하기 위한 최적화된 설계이다.
상기 발광 칩(250)은 수직 구조이다. 즉, 상기 발광 칩(250)은 도면에는 상세히 도시되지 않았지만, 제1 전극, n형 반도체층, 활성층, p형 반도체층 및 제2 전극(253)이 수직하게 위치한다.
상기 발광 칩(250)은 반도체층간의 결정결함을 줄여 고효율 발광 소자를 구현할 수 있는 질화갈륨 기판에 반도체층을 성장시킨 구조를 일예로 설명한다.
상기 발광 칩(250)은 상기 서브 마운트 기판(230) 각각에 적어도 2개 이상 실장된다.
상기 발광 칩(250)은 단파장 광을 발광하거나, 장파장 광을 발광할 수 있다. 구체적으로 상기 발광 칩(250)은 청색 광을 발광하거나, 적색 광을 발광할 수 있으며, 백색 광을 발광할 수도 있다. 본 발명의 발광 칩(250)은 단파장 광을 발광하는 발광 칩과 장파장 광을 발광하는 발광 칩을 모두 포함할 수 있다.
상기 발광 칩(250)은 0.7A/㎟ 이상의 전류 밀도를 가질 수 있다. 상한은 특별히 한정되는 것은 아니지만, 1.4A/㎟ 이하의 전류 밀도를 가질 수 있다.
또한, 상기 발광 칩(250)은 6V 이상의 구동전압으로 구동될 수 있다. 상한은 특별히 한정되는 것은 아니지만, 12V 이하의 구동전압으로 구동될 수 있다.
도면에는 도시되지 않았지만, 상기 발광 칩(250)은 발광 칩(250)을 감싸는 구조로써, 특정한 파장대의 광으로 변환시키는 파장변환층(미도시)을 포함할 수 있다.
상기 발광 다이오드(200)는 복수의 발광 칩(250)이 서로 직렬로 접속된다. 또한, 상기 제2 도전성 패턴(240)은 서로 상이한 극성으로 분리된 제1 및 제2 리드 배선을 포함하고, 상기 복수의 발광 칩(250)의 양 전극으로부터 인출되는 와이어(251)와 상기 제1 및 제2 리드 배선이 접속된 구조를 가질 수 있다. 이에 한정하지 않고, 발광 칩(250)의 접속 구조 및 상기 제2 도전성 패턴(240)과의 접속 구조는 얼마든지 변경될 수 있다.
이상에서와 같이, 본 발명의 제1 실시예에 따른 발광 다이오드(200)는 열전도가 우수한 서브 마운트 기판(230)이 상기 베이스 기판(210)의 수용홈(219)을 통해 금속층(211)과 접합되어 수직 구조의 상기 발광 칩(250)으로부터 발생된 열이 상기 서브 마운트 기판(230)으로부터 상기 베이스 기판(210)의 금속층(211)으로 전도되어 방열이 우수한 장점을 가진다.
게다가, 본 발명은 상기 수용홈(219)의 깊이를 조절하여 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면과 동일하거나 높은 위치를 가지도록 설계되어 광 추출 저하를 방지함으로써, 광 효율을 향상시킬 수 있는 장점을 가진다.
도 5는 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 5에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 발광 다이오드는 격벽(217), 렌즈(281), 몰드부(283), 반사층(285), 제3 도전성 패턴(287)을 제외한 모든 구성이 상기 본 발명의 제1 실시예에 따른 발광 다이오드(도 2의 200)와 동일함으로 동일한 구성은 동일한 부호를 병기하고, 상세한 설명은 생략하기로 한다.
본 발명의 제2 실시예에 따른 발광 다이오드는 베이스 기판(210) 상에 일정한 높이를 가지는 격벽(217)이 위치한다.
상기 격벽(217)은 광 추출을 극대화하기 위해 발광 칩(250)과 동일한 높이 또는 상기 발광 칩(250)보다 낮은 높이를 가질 수 있다.
상기 렌즈(281)는 반구 형상으로 상기 격벽(217) 상에 위치할 수 있다. 상기 렌즈(281)는 투명한 물질로 이루어지며, 외부로부터 상기 발광 칩(250)을 차폐한다.
상기 렌즈(281)의 형상은 반구 형상으로 한정하지 않고, 평평한 플레이트 구조를 포함하여 다양하게 변경될 수 있다.
상기 몰딩부(283)는 상기 렌즈(281) 내부에 수용되며, 투명성 물질로 이루어질 수 있다. 상기 몰딩부(283)는 상기 발광 칩(250)에 파장변환층이 포함되지 않는 경우, 특정 파장대의 광으로 변환시키는 파장 변환 물질을 포함할 수 있다.
상기 반사층(285)은 전기적으로 절연되는 절연물질을 포함하고, 광을 반사시키는 반사물질을 포함한다. 상기 반사층(285)은 광을 반사시키는 화이트 계열의 수지일 수 있다. 상기 반사층(285)은 발광 칩(250)으로부터 발광된 광 중에 상기 렌즈(281)에 굴절 및 반사되어 되돌아오는 광을 재반사시켜 광 추출을 향상시키는 기능을 가진다. 상기 반사층(285)은 상기 서브 마운트 기판(230)과 수용홈의 이격된 공간을 포함하여, 상기 격벽(217)으로부터 내측에 위치할 수 있다. 상기 반사층(295)은 상기 발광 칩(250)의 상부면보다 낮은 위치까지 형성될 수 있다. 상기 반사층(285)은 주입 방법으로 형성될 수 있다.
상기 제3 도전성 패턴(287)은 서브 마운트 기판(230)의 하부면 상에 형성될 수 있다. 상기 제3 도전성 패턴(287)은 상기 서브 마운트 기판(230) 상에 형성되는 제2 도전성 패턴(240) 형성시에 동시에 형성될 수 있다. 상기 제3 도전성 패턴(287)은 도금 방법으로 형성될 수 있다. 상기 제3 도전성 패턴(287)은 Al, Cu 등과 같은 금속 물질로 이루어져 상기 서브 마운트 기판(230) 보다 열전도가 우수하다. 따라서, 상기 제3 도전성 패턴(287)은 방열을 극대화하기 위한 기능을 가진다.
이상에서 설명한 제2 실시예에 따른 발광 다이오드는 제1 실시예에 따른 발광 다이오드(도 2의 200)의 효과를 모두 포함하고, 상기 반사층(285)이 상기 격벽(217) 내부의 상기 서브 마운트 기판(230), 베이스 기판(210) 상에 위치하여 광 추출을 극대화할 수 있을 뿐만 아니라 상기 서브 마운트 기판(230) 하부에 열전도가 우수한 제3 도전성 패턴(287)이 형성되어 제1 실시예에 따른 발광 다이오드(도 2의 200)보다 더 우수한 방열 효과를 가진다.
도 6은 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 평면도이고, 도 7은 도 6의 Ⅲ-Ⅲ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이고, 도 8은 도 6의 Ⅳ-Ⅳ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 6 내지 도 8에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 발광 다이오드(300)는 발광 칩(350) 및 제2 도전성 패턴(340)을 제외한 모든 구성이 상기 본 발명의 제1 실시예에 따른 발광 다이오드(도 2의 200)와 동일함으로 동일한 구성은 동일한 부호를 병기하고, 상세한 설명은 생략하기로 한다.
상기 발광 칩(350)은 플립 칩 구조이다. 즉, 상기 발광 칩(350)은 도면에는 상세히 도시되지 않았지만, 제1 전극, n형 반도체층, 활성층, p형 반도체층 및 제2 전극을 포함하고, 상기 제2 도전성 패턴(340)과 전기적인 접속을 위해 상기 제1 및 제2 전극들과 각각 접속되는 금속 범프를 포함한다.
상기 발광 칩(350)은 특정 파장대의 광으로 변환시키는 파장변환층(352)을 더 포함할 수 있다. 상기 파장변환층(352)은 형광물질을 포함할 수 있으며, 상기 발광 칩(350)의 상부면 및 측면을 감싸는 구조를 가진다.
상기 발광 칩(350)은 반도체층간의 결정결함을 줄여 고효율 발광 소자를 구현할 수 있는 질화갈륨 기판에 반도체층을 성장시킨 구조를 일예로 설명한다.
상기 발광 칩(350)은 상기 서브 마운트 기판(230) 각각에 적어도 2개 이상 실장된다.
상기 발광 칩(350)은 단파장 광을 발광하거나, 장파장 광을 발광할 수 있다. 구체적으로 상기 발광 칩(350)은 청색 광을 발광하거나, 적색 광을 발광할 수 있으며, 백색 광을 발광할 수도 있다. 본 발명의 발광 칩(350)은 단파장 광을 발광하는 발광 칩과 장파장 광을 발광하는 발광 칩을 모두 포함할 수 있다.
상기 발광 칩(350)은 0.7A/㎟ 이상의 전류 밀도를 가질 수 있다. 상한은 특별히 한정되는 것은 아니지만, 1.4A/㎟ 이하의 전류 밀도를 가질 수 있다.
또한, 상기 발광 칩(350)은 6V 이상의 구동전압으로 구동될 수 있다. 상한은 특별히 한정되는 것은 아니지만, 12V 이하의 구동전압으로 구동될 수 있다.
상기 제2 도전성 패턴(340)은 상기 서브 마운트 기판(230)보다 우수한 열전도를 가진다. 상기 제2 도전성 패턴(340)은 상기 발광 칩(350)의 전극들과 접속되고, 와이어(251)를 통해서 베이스 기판(210)의 제1 도전성 패턴(215)과 전기적으로 접속될 수 있다.
상기 제2 도전성 패턴(340)은 하나의 서브 마운트 기판(230)을 기준으로 두 개의 발광 칩(350)을 공유하는 제1 패턴과, 상기 제1 패턴으로부터 양 방향으로 일정 간격 이격된 제2 패턴을 포함한다. 상기 제2 도전성 패턴(340)은 두 개의 발광 칩(350)을 공유하는 구조에 의해 와이어(251)의 개수를 줄일 수 있다.
이상에서와 같이, 본 발명의 제3 실시예에 따른 발광 다이오드(300)는 열전도가 우수한 서브 마운트 기판(230)이 상기 베이스 기판(210)의 수용홈(219)을 통해 금속층(211)과 접합되어 플립 칩 구조의 상기 발광 칩(350)으로부터 발생된 열이 상기 서브 마운트 기판(230)으로부터 상기 베이스 기판(210)의 금속층(211)으로 전도되어 방열이 우수한 장점을 가진다.
게다가, 본 발명은 상기 수용홈(219)의 깊이를 조절하여 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면과 동일하거나 높은 위치를 가지도록 설계되어 광 추출 저하를 방지함으로써, 광 효율을 향상시킬 수 있는 장점을 가진다.
도 9는 본 발명의 제4 실시에에 따른 발광 다이오드를 도시한 단면도이다.
도 9에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 발광 다이오드는 발광 칩(350)을 제외한 모든 구성이 상기 본 발명의 제2 실시예에 따른 발광 다이오드(도 5 참조)와 동일함으로 동일한 구성은 동일한 부호를 병기한다.
본 발명의 제4 실시예에 따른 발광 다이오드는 플립 칩 구조의 발광 칩(350)이 적어도 하나 이상 구비된다.
격벽(217)은 상기 발광 칩(350)과 동일한 높이 또는 상기 발광 칩(350)보다 낮은 높이를 가질 수 있다.
렌즈(281)는 반구 형상으로 상기 격벽(217) 상에 위치한다.
상기 렌즈(281)의 형상은 반구 형상으로 한정하지 않고, 평평한 플레이트 구조를 포함하여 다양하게 변경될 수 있다.
몰딩부(283)는 상기 렌즈(281) 내부에 수용되며, 투명성 물질로 이루어질 수 있다. 상기 몰딩부(283)는 상기 발광 칩(350)에 파장변환층이 포함되지 않는 경우, 특정 파장대의 광으로 변환시키는 파장 변환 물질을 포함할 수 있다.
반사층(285)은 전기적으로 절연되는 절연물질을 포함하고, 광을 반사시키는 반사물질을 포함한다. 상기 반사층(285)은 광을 반사시키는 화이트 계열의 수지일 수 있다. 상기 반사층(285)은 발광 칩(350)으로부터 발광된 광 중에 상기 렌즈(281)에 굴절 및 반사되어 되돌아 오는 광을 재반사시켜 광 추출을 향상시키는 기능을 가진다. 상기 반사층(285)은 상기 서브 마운트 기판(230)과 수용홈의 이격된 공간을 포함하여, 상기 격벽(217)의 내부에 위치할 수 있다. 상기 반사층(285)은 상기 발광 칩(350)의 상부면보다 낮은 위치까지 형성될 수 있다. 상기 반사층(285)은 주입 방법으로 형성될 수 있다.
제3 도전성 패턴(287)은 서브 마운트 기판(230)의 하부면 상에 형성될 수 있다. 상기 제3 도전성 패턴(287)은 상기 서브 마운트 기판(230) 상에 형성되는 제2 도전성 패턴(340) 형성시에 동시에 형성될 수 있다. 상기 제3 도전성 패턴(340)은 도금 방법으로 형성될 수 있다. 상기 제3 도전성 패턴(340)은 Al, Cu 등과 같은 금속 물질로 이루어져 상기 서브 마운트 기판(230) 보다 열전도가 우수하다. 따라서, 상기 제3 도전성 패턴(287)은 방열을 극대화하기 위한 기능을 가진다.
이상에서 설명한 제4 실시예에 따른 발광 다이오드는 제3 실시예에 따른 발광 다이오드(도 6의 300)의 효과를 모두 포함하고, 상기 반사층(285)이 상기 격벽(217) 내부의 상기 서브 마운트 기판(230), 베이스 기판(210) 상에 위치하여 광 추출을 극대화할 수 있을 뿐만 아니라 상기 서브 마운트 기판(230) 하부에 열전도가 우수한 제3 도전성 패턴(285)이 형성되어 제3 실시예에 따른 발광 다이오드(도 6의 300)보다 더 우수한 방열 효과를 가진다.
이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.

Claims (22)

  1. 질화갈륨 성장기판을 이용하여 반도체층이 성장된 적어도 하나 이상의 발광 칩;
    상기 적어도 하나 이상의 발광 칩이 실장되는 적어도 하나 이상의 상기 서브 마운트 기판; 및
    상기 서브 마운트 기판이 수용되는 수용홈을 가지는 베이스 기판을 포함하고,
    상기 수용홈에는 금속층이 노출되고, 상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 같거나 낮은 발광 다이오드.
  2. 청구항 1에 있어서, 상기 베이스 기판은 상기 금속층, 절연층 및 제1 도전성 패턴을 포함하고, 상기 금속층은 상기 수용홈에 의해 일부가 식각되어 단차 구조를 가지는 발광 다이오드.
  3. 청구항 2에 있어서, 상기 금속층의 단차는 500㎛ 이하의 높이를 가지는 발광 다이오드.
  4. 청구항 2에 있어서, 상기 서브 마운트 기판상에는 상기 발광 칩과 전기적으로 접속되는 제2 도전성 패턴이 위치하고, 상기 제2 도전성 패턴과 상기 제1 도전성 패턴을 연결하는 와이어를 더 포함하는 발광 다이오드.
  5. 청구항 2에 있어서, 상기 금속층은 알루미늄, 구리와 같은 금속물질이거나, 상기 알루미늄, 구리 등을 포함하는 합금인 발광 다이오드.
  6. 청구항 1에 있어서, 상기 서브 마운트 기판은 AlN, Al2O3, 아노다이징 메탈 중 어느 하나인 발광 다이오드.
  7. 청구항 1에 있어서, 상기 서브 마운트 기판의 하부에는 열전도가 우수한 제3 도전성 패턴을 더 포함하는 발광 다이오드.
  8. 청구항 1에 있어서, 상기 베이스 기판상에는 상기 서브 마운트 기판으로부터 일정 거리 이격되어 상기 발광 칩을 감싸는 격벽을 더 포함하는 발광 다이오드.
  9. 청구항 1에 있어서, 상기 격벽의 내측으로 상기 서브 마운트 및 상기 베이스 기판을 덮는 반사층을 더 포함하는 발광 다이오드.
  10. 청구항 9에 있어서, 상기 반사층은 상기 발광 칩보다 낮은 위치를 가지는 발광 다이오드.
  11. 청구항 1에 있어서, 상기 발광 칩은 수직 구조 및 플립칩 구조 중 어느 하나이고, 상기 발광 칩의 상부면 및 외측면을 덮는 파장변환층을 포함하는 발광 다이오드.
  12. 청구항 11에 있어서, 상기 발광 칩은 단파장 발광 칩 및 장파장 발광 칩 중 적어도 어느 하나인 발광 다이오드.
  13. 청구항 11에 있어서, 상기 발광 칩은 청색, 적색 광을 발광하는 발광 칩과, 백색 광을 발광하는 발광 칩으로 구성되는 발광 다이오드.
  14. 청구항 1에 있어서, 상기 발광 칩은 0.7A/㎟ 이상의 전류 밀도를 가지는 발광 다이오드.
  15. 청구항 1에 있어서, 상기 서브 마운트 기판의 하부에 상기 베이스 기판의 상기 금속층과의 접합을 위한 접합 페이스트를 더 포함하고, 상기 접합 페이스트는 Ag 에폭시계열 페이스트, 솔더 페이스트 중 하나인 발광 다이오드.
  16. 청구항 1에 있어서, 상기 서브 마운트 기판의 면적은 상기 발광 칩의 면적의 10배 이하인 발광 다이오드.
  17. 식각공정에 의해 제1 도전성 패턴, 절연층 및 금속층의 일부가 식각되어 금속층이 노출되는 수용홈을 형성하는 단계; 및
    상기 수용홈에 적어도 하나 이상의 발광 칩이 실장된 절연성 서브 마운트 기판을 수용하는 단계를 포함하고,
    상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 동일하거나 낮은 발광 다이오드의 제조방법.
  18. 청구항 17에 있어서, 상기 수용홈을 형성하는 단계는 상기 금속층의 일부를 식각하여 단차를 형성하는 단계를 포함하고, 상기 단차는 500㎛ 이하의 높이를 가지는 발광 다이오드의 제조방법.
  19. 청구항 17에 있어서, 상기 서브 마운트 기판의 상부면에 도금방법을 이용하여 제2 도전성 패턴을 형성하는 단계를 더 포함하는 발광 다이오드의 제조방법.
  20. 청구항 17에 있어서, 상기 서브 마운트 기판의 상부면 및 하부면에 도금방법을 이용하여 제2 및 제3 도전성 패턴을 형성하는 단계를 더 포함하는 발광 다이오드의 제조방법.
  21. 청구항 17에 있어서, 상기 베이스 기판상에 격벽을 형성하는 단계를 더 포함하고, 상기 격벽의 내측으로 상기 서브 마운트 기판 및 상기 베이스 기판을 덮는 반사층을 형성하는 단계를 더 포함하는 발광 다이오드의 제조방법.
  22. 청구항 21에 있어서, 상기 반사층은 상기 발광 칩과 동일하거나 낮은 위치를 가지는 발광 다이오드의 제조방법.
PCT/KR2013/010808 2012-12-13 2013-11-26 발광 다이오드 및 그것을 제조하는 방법 WO2014092359A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120145040A KR20140076717A (ko) 2012-12-13 2012-12-13 발광 다이오드 및 그것을 제조하는 방법
KR10-2012-0145040 2012-12-13

Publications (1)

Publication Number Publication Date
WO2014092359A1 true WO2014092359A1 (ko) 2014-06-19

Family

ID=50934597

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/010808 WO2014092359A1 (ko) 2012-12-13 2013-11-26 발광 다이오드 및 그것을 제조하는 방법

Country Status (2)

Country Link
KR (1) KR20140076717A (ko)
WO (1) WO2014092359A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519737B1 (ko) * 2018-01-17 2023-04-11 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103636A (ja) * 2005-10-04 2007-04-19 Omron Corp 発光素子の固定方法およびこの方法を用いた投光装置
JP2011077263A (ja) * 2009-09-30 2011-04-14 Stanley Electric Co Ltd 光半導体装置モジュール
US20110084299A1 (en) * 2009-10-13 2011-04-14 Hiroshi Kotani Led light source and manufacturing method for the same
KR20110080548A (ko) * 2010-01-06 2011-07-13 서울반도체 주식회사 발광 장치
JP2012094842A (ja) * 2010-10-27 2012-05-17 Lg Innotek Co Ltd 発光モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103636A (ja) * 2005-10-04 2007-04-19 Omron Corp 発光素子の固定方法およびこの方法を用いた投光装置
JP2011077263A (ja) * 2009-09-30 2011-04-14 Stanley Electric Co Ltd 光半導体装置モジュール
US20110084299A1 (en) * 2009-10-13 2011-04-14 Hiroshi Kotani Led light source and manufacturing method for the same
KR20110080548A (ko) * 2010-01-06 2011-07-13 서울반도체 주식회사 발광 장치
JP2012094842A (ja) * 2010-10-27 2012-05-17 Lg Innotek Co Ltd 発光モジュール

Also Published As

Publication number Publication date
KR20140076717A (ko) 2014-06-23

Similar Documents

Publication Publication Date Title
US8492777B2 (en) Light emitting diode package, lighting device and light emitting diode package substrate
WO2011002208A2 (ko) 발광 다이오드 패키지
WO2013015551A2 (ko) 반도체 발광부 연결체
WO2012108636A2 (en) Light emitting device having wavelength converting layer
WO2010114250A2 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
WO2017014512A1 (ko) 발광 소자
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2010093190A2 (en) Led chip for high voltage operation and led package including the same
WO2014157905A1 (ko) 발광소자 패키지
WO2012039555A2 (en) Wafer-level light emitting diode package and method of fabricating the same
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2012077884A1 (en) Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same
WO2018080224A1 (ko) 반도체 소자 패키지
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2010110572A2 (ko) 발광다이오드 패키지
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2010011074A2 (ko) 발광 다이오드 및 그 제조방법. 그리고 발광 소자 및 그 발광 소자 제조방법
WO2012023662A1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
WO2012091245A1 (en) Light emitting module having wafer with integrated power supply device
WO2016126053A1 (ko) 발광 장치
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2017014580A1 (ko) 발광 소자 패키지
WO2012057482A2 (ko) 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법
EP2478750B1 (en) Light-source module and light-emitting device
WO2014084693A1 (ko) 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13863656

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13863656

Country of ref document: EP

Kind code of ref document: A1