WO2014090854A1 - Demodulation d'une trame codee selon un code manchester - Google Patents

Demodulation d'une trame codee selon un code manchester Download PDF

Info

Publication number
WO2014090854A1
WO2014090854A1 PCT/EP2013/076180 EP2013076180W WO2014090854A1 WO 2014090854 A1 WO2014090854 A1 WO 2014090854A1 EP 2013076180 W EP2013076180 W EP 2013076180W WO 2014090854 A1 WO2014090854 A1 WO 2014090854A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
counter
value
demodulation
frames
Prior art date
Application number
PCT/EP2013/076180
Other languages
English (en)
Inventor
Thanh-Truoc DUONG
Frédéric Bocage
Original Assignee
Sagem Defense Securite
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sagem Defense Securite filed Critical Sagem Defense Securite
Priority to US14/650,604 priority Critical patent/US9281973B2/en
Priority to EP13817664.9A priority patent/EP2932601A1/fr
Priority to CA2894426A priority patent/CA2894426A1/fr
Publication of WO2014090854A1 publication Critical patent/WO2014090854A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation

Definitions

  • the present invention relates to a method and a device for demodulating at least one received frame, the frame consisting of a succession of bits coded according to a Manchester code.
  • the Manchester code is a code in which the value of a bit is encoded by a falling or rising edge.
  • the binary value "0” is encoded by a falling edge and the binary value "1" is encoded by a rising edge.
  • the Manchester code is often used in data transmissions between a transmitter and a receiver interconnected by capacitive or magnetic coupling.
  • the Manchester code is simple to implement but is sensitive to spurious pulses that create rising and falling edges on the transmitted signal.
  • These parasitic pulses are for example created by mechanical vibrations and / or electromagnetic interference.
  • a conventional solution is to add, in the transmitted data frame, redundancy data so as to correct the errors caused during decoding. by the spurious pulses or to add in the transmitted data frame parity data which makes it possible to detect at least one error during the decoding. In very noisy environments, it is then necessary to add a large amount of redundancy or parity data. This has the effect of increasing the size of the frame or reducing the amount of useful data included in the frame if the size of the frame is fixed.
  • the object of the present invention is to solve the disadvantages of the prior art by proposing a method and a device for demodulating at least one frame consisting of a succession of bits encoded according to a Manchester code which makes it possible to detect effectively any demodulation errors related to the presence of spurious pulses in the received signal.
  • the invention proposes a method for demodulating a received frame, the frame being constituted by a succession of a predetermined number of bits coded according to a Manchester code, characterized in that the method includes the steps of:
  • the present invention also relates to a device for demodulating at least one received frame, the frame consisting of a succession of a predetermined number of bits coded according to a Manchester code, characterized in that the demodulation device comprises:
  • - demodulation means for each determined time, if the determined time is greater than the first predetermined value and is less than the second predetermined value, of at least one binary value of the frame from the determined time and from a previously determined binary value.
  • the determined binary value is dependent on the previously determined binary value.
  • the method further comprises the step of reinitializing the decoding of the frame if the value of the second counter is greater than the second predetermined threshold.
  • a predetermined number of frames is received, the frames being spaced apart temporally and the demodulation device:
  • the present invention makes it possible to detect the spurious pulse, to reset the decoding so as to be ready to decode the frame.
  • the validation of the communication being done frame by frame it is thus possible, for example when several parasitic pulses are present in the received signal, to receive a partial communication with a part of the validated frames. Since the time spacing between the different frames is defined by a duration greater than the maximum duration expected between two interruptions within the same frame, the demodulation algorithm is reset by this dead time, which makes it possible to have an algorithm reset at the start of the next frame, regardless of the previous frame validation.
  • the frames include a label or are numbered.
  • This information makes it possible, in the event of partial recovery of the communication, that is to say in the event of loss of frame induced by the presence of a spurious pulse, to identify the correctly received frames and to correctly interpret the data received without data assignment error.
  • the present invention is particularly well suited to configurations in which it is difficult to accurately predict the time period within which a frame arrives.
  • the present invention does not require a window in time which restricts the moment at which the different frames are received.
  • the demodulation device :
  • the third predetermined threshold being representative of a maximum time for the decoding of all the frames
  • the frames not received at the end of the demodulation are considered invalid because the time required to receive said frames is greater than a maximum time expected for the reception of said frames.
  • the first counter is an asynchronous cyclic counter of the other counters, of less duration than the duration of the reception of the frames and a third counter counts the number of exceeding of the capacity of the first counter.
  • the third counter is reset each time a minimum of one binary value is demodulated.
  • the time determined between each interruption and used to demodulate the frame is then corrected by the value of the third counter, in order to take into account the cyclic aspect of the first counter.
  • each frame furthermore comprises information enabling verification of whether the bits of a decoded frame have been correctly decoded.
  • the front is a falling edge.
  • FIG. 1 shows an exemplary embodiment of a frame demodulation device according to the present invention
  • Figs. 2a to 2c show a frame demodulation algorithm according to the present invention
  • FIG. 3a shows a first example of a portion of a bit frame received by the frame demodulation device according to the present invention
  • FIG. 3b is a second example of a portion of a bit frame received by the frame demodulation device according to the present invention.
  • Fig. 1 shows an exemplary embodiment of a frame demodulation device according to the present invention.
  • the frame demodulation device 10 is adapted to perform, from one or more software modules, the steps of the algorithm as described with reference to FIGS. 2a, 2b and 2c.
  • the frame demodulation device 10 comprises a communication bus 101 to which are connected a processor 100, a non-volatile memory 102, a random access memory 103 and three counters, a first counter Te, a second counter Ext and a third counter NOVFLW.
  • the non-volatile memory 102 stores the software module (s) implementing the invention, as well as the data enabling the algorithms to be implemented as described with reference to FIGS. 2a to 2c.
  • This storage means is readable by the microprocessor 100.
  • This storage means is integrated or not to the frame demodulation device 10 and can be removable.
  • the software module (s) according to the present invention is or are transferred (s) into the random access memory 103 which then contains the executable code according to the present invention as well as the data necessary for the implementation of the invention.
  • the first counter CT is a sixteen-bit cyclic counter which counts from 0 to FFFF in hexadecimal over a period of the order of 118 ms.
  • the CT counter resets to zero when the FFFF value is reached and automatically resumes counting.
  • the third counter NOVFLW counts each time the counter TC reaches the value FFFF.
  • the counter NOVFLW is reset to the zero value on instruction of the processor 100. It should be noted here that the counter NOVFLW is here in the form of a component, the counter NOVFLW can alternatively be implemented in software form.
  • the counters TC and NOVFLW make it possible to determine whether the time between two consecutive interrupts is not greater or less than it should be in operation without stray pulses in the signal.
  • the second counter Ext is, for example, initialized to a predetermined value and counts down to zero.
  • the countdown between the predetermined value and the zero value is carried out over a duration of the order of two one hundred milliseconds which represents the maximum duration allocated to the reception of the different frames.
  • the parameters of the counter Ext allow to define the maximum time for the decoding of the bit frames received.
  • the frame input interface 108 for example at each falling edge of the received binary signal, generates an interrupt for the processor 100.
  • the frame input interface 108 generates an interrupt to the processor 100 at each rising edge of the received binary signal.
  • the frame input interface 108 generates an interrupt to the processor 100 at each edge of the received binary signal.
  • the frame demodulation device 10 may consist of one or more electronic component (s).
  • Figs. 2a to 2c show a frame demodulation algorithm according to the present invention.
  • the present algorithm is executed by the processor 100 of the frame demodulation device 10.
  • the present algorithm is described in an exemplary embodiment in which the interrupts are generated at each falling edge of the received signal.
  • the modulated frames according to the present invention are, in a particular embodiment, a sequence of three frames consisting of 28 bits coded with a Manchester code. The first bit of each frame is at zero, the next two bits identify each of the frames, 00 for the first frame, 01 for the second, and 10 for the third frame. The next 24 bits are binary data and the last bit is a parity bit that detects whether an error exists in the demodulation of the frame.
  • a bit time is equal to 256 microseconds, each frame has a duration of 7.168 ms and is separated by a time of the order of 16 ms.
  • step E200 the processor 100 detects an interrupt generated by the frame input module 108 and increments a variable Intc by one unit.
  • step E201 the processor 100 checks whether the value of the counter NOVFLW is zero or equal to one.
  • step E202 If the value of the counter NOVFLW is zero or equal to one, the processor 10 proceeds to step E202. If the value of the counter NOVFLW is equal to or greater than 2, the processor 100 proceeds to step E212. If the value of the counter NOVFLW is equal to or greater than 2, the time between the two interrupts is greater than the maximum duration between two interrupts generated by the data coded according to the Manchester code.
  • step E202 the processor 100 sets the variable CPT2 to the value of the counter TC.
  • NOVFLW is the value of the NOVFLW counter
  • FFFF is expressed in hexadecimal
  • CPT1 is a variable. This calculation makes it possible to take into account the actual duration between the two interrupts taking into account the cyclic counting of the counter TC. It should be noted here that the counter Ext is completely asynchronous, the exceeding of the first counter TC can potentially be reached between two.
  • the processor 100 sets the value of the variable CPT1 to the value of CPT2.
  • variable CPT1 The value of the variable CPT1 will be, at the next execution of the present algorithm, representative of the moment when the previous interruption was detected.
  • the processor 100 checks whether the counter Ext is at zero. If the Ext counter is at zero, the maximum time allocated for communication has been reached.
  • step E210 If the counter Ext is at zero, the processor 100 proceeds to step E210. If not, the processor 100 proceeds to step E206.
  • step E206 the processor 100 checks whether the variable Intc is greater than unity.
  • variable Intc is greater than unity, at least two interrupts have been detected, it is then possible to determine the time between these two interruptions, the value of DT is correct, the processor 100 goes to step E207. If the variable Intc is equal to the unit, a single interrupt has been detected, the value of DT is incorrect because the value of the variable CPT1 used in the calculation in step E203 is not representative of a previous rising edge or interrupt, it is then not possible to determine the time between these two interruptions, the processor 100 goes to step E240 of FIG. 2c.
  • step E207 the processor 100 increments the Bitindex variable by one.
  • the bitindex variable varies between 0 and 27 and is representative of the number of bits of a demodulated frame.
  • the processor 100 checks whether the variable DT is between 3/4 of T BIT and 5/4 of T BIT , where T BIT is the duration of one bit of the received frame.
  • the duration between two falling edges is equal to a bit time or 1.5 bit time or two bit times depending on the consecutive bit values.
  • processor 100 proceeds to step E209. If not, processor 100 proceeds to step E220 of FIG. 2b.
  • step E209 the processor 100 sets the variable Cbit to the value of the variable
  • the processor 100 stores the torque Cbit and Bitindex.
  • step E210 the processor 100 interrupts the demodulation.
  • the countdown between the predetermined value and the null value is greater than the maximum time for receiving three frames.
  • the Ext counter reaches zero, at least one of the three frames has not been received.
  • the processor 100 resets the counter NOVFLW to zero. Indeed, at least one bit has been correctly demodulated.
  • the next interrupt is waited for in order to restart the algorithm in order to decode at least one new binary value of the current frame.
  • step E212 the processor 100 resets all the variables used in the present algorithm and proceeds to the next step E211 already described.
  • step E220 of FIG. 2b the processor 100 checks whether the variable DT is between 5/4 of T B n and 7/4 of T Bn -.
  • step E22 If the variable DT is between 5/4 of T B n and 7/4 of T B n, the processor 100 proceeds to step E221. If not, the processor 100 proceeds to step E230 of the
  • step E221 the processor 100 checks whether the value of the variable Pbit is zero.
  • the duration between two falling edges is equal to 1.5 bit duration
  • the duration is representative of the bit sequence 01 or 110.
  • step E222 If the value of the variable Pbit is zero, the processor 100 proceeds to step E222.
  • step E222 the processor 100 sets the CBit variable to the value 1.
  • the processor 100 stores the torque Cbit and Bitindex and proceeds to the step E240 of FIG. 2c.
  • step E223 the processor 100 sets the variable Cbit to the value 1.
  • the processor 100 sets the Nbit variable to zero.
  • the value of the Nbit variable is the bit value of the bit following the Cbit bit in the frame being decoded.
  • the processor 100 increments the Bitindex variable by one unit and stores the torque Nbit and Bitindex and the value of Cbit.
  • the processor 100 then proceeds to step E240 of FIG. 2c.
  • step E230 of FIG. 2c the processor 100 checks whether the variable DT is between 7/4 of T B rr and 9/4 of ⁇ ⁇ ⁇ ⁇
  • processor 100 proceeds to step E231. If not, processor 100 proceeds to step E235 of FIG. 2c.
  • step E231 the processor 100 checks whether the value of the variable Pbit is zero.
  • the duration between two falling edges is equal to 2 bit times, the duration is representative of the bit sequence 010.
  • step E232 If the value of the variable Pbit is zero, the processor 100 proceeds to step E232. If not, the processor 100 proceeds to step E235.
  • step E232 the processor 100 sets the variable Cbit to the value 1.
  • the processor 100 stores the pair Cbit and Bitindex.
  • the processor 100 sets the value of the variable Pbit to zero.
  • the processor 100 sets the variable Nbit to zero.
  • step E234 the processor 100 increments the Bitindex variable by one unit and stores the torque Nbit and Bitindex.
  • step E235 the processor 100 resets all the variables used in the present algorithm and proceeds to the next step E240.
  • step E240 the processor 100 checks whether the value of the bitindex variable is equal to 27.
  • step E241 If the value of the Bitindex variable is equal to 27, the processor 100 proceeds to step E241. If not, the processor proceeds to step E244.
  • step E241 the processor 100 interrupts the demodulation.
  • the processor 100 sets the Bitindex variable to zero.
  • step E243 the processor 100 notifies the control device that the frame has been correctly decoded and transfers, to the control device, the table consisting of all the values of the stored pairs Nbit and Bitindex.
  • the table includes all the demodulated bit values of a frame as well as the value of a frame counter representative of the number of tables transferred since the previous reset of the present algorithm.
  • a new table similar to that transferred to the control device is initialized and the frame counter is incremented.
  • step E244 the processor 100 resets the counter NOVFLW to 0.
  • Fig. 3a shows a first example of a portion of a bit frame received by the frame demodulation device according to the present invention.
  • a reduced sequence of seven bits is shown for the sake of simplification.
  • a frame is composed of a 28-bit binary sequence.
  • the binary sequence 0100110 is modulated with the Manchester code.
  • an interrupt is triggered by the frame input module 108.
  • the interrupts are denoted IT1, IT2, IT3, IT4 and IT5.
  • the processor 100 determines the time between each interrupt and correctly demodulates the Manchester coded bit sequence as a function of time determined as described with reference to Figs. 2a to 2c.
  • Fig. 3b is a second example of a portion of a bit frame received by the frame demodulation device according to the present invention.
  • the received frame comprises the binary sequence 0100110 modulated according to the Manchester code and a parasitic pulse.
  • an interrupt is triggered by the frame input module 108.
  • the processor 100 determines the time interval ⁇ between the interrupts ⁇ and IT'2.
  • the time interval T '1 is less than 3 / 4T BIT , the tests E208, E220 and E235 are negative and the processor 100 resets in step E235.
  • the processor 100 determines the time between each interrupt IT "1, IT" 2, IT “3 and IT” 4 and decodes the Manchester coded bit sequence 00110.
  • the processor 100 determines the time between the IT interrupt "4 and the first interrupt triggered upon receipt of the next frame." The determined time is greater than 9 / 4T BIT , the tests E208, E220 and E235 are negative and the processor 100 resets in step E235.
  • the processor 100 resets in step E212.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

L'invention concerne un procédé de démodulation d'au moins une trame reçue et un dispositif correspondant, la trame étant constituée d'une succession de bits codés selon un code Manchester. Le procédé comporte les étapes de : - génération d'une interruption au moins à chaque apparition d'un front de la trame de bits, - détermination du temps entre chaque interruption à partir d'au moins un premier compteur, - réinitialisation de la démodulation de la trame dès qu'un des temps déterminés est inférieur à une première valeur prédéterminée ou supérieur à une seconde valeur prédéterminée, la première et la seconde valeur prédéterminées étant dépendantes de la durée d'un bit codé selon le code, - démodulation (E222, E223) pour chaque temps déterminé, si le temps déterminé est supérieur à la première valeur prédéterminée et est inférieur à la seconde valeur prédéterminée, d'au moins une valeur binaire de la trame à partir du temps déterminé.

Description

DEMODULATION D'UNE TRAME CODEE SELON UN CODE MANCHESTER
La présente invention concerne un procédé et un dispositif de démodulation d'au moins une trame reçue, la trame étant constituée d'une succession de bits codés selon un code Manchester.
Le code Manchester, qu'il soit différentiel ou non, est un code dans lequel la valeur d'un bit est encodée par un front descendant ou montant.
En général la valeur binaire « 0 » est encodée par un front descendant et la valeur binaire « 1 » est encodée par un front montant.
Le code Manchester est souvent utilisé dans des transmissions de données entre un émetteur et un récepteur reliés entre eux par un couplage capacitif ou magnétique.
Le code Manchester est simple à implémenter mais est sensible aux impulsions parasites qui créent des fronts montant et descendant sur le signal transmis.
Ces impulsions parasites sont par exemple créées par des vibrations mécaniques et/ou des parasites électromagnétiques.
Une solution classique consiste à ajouter, dans la trame de données transmise, des données de redondance de manière à corriger les erreurs provoquées au décodage par les impulsions parasites ou à ajouter dans la trame de données transmise des données de parité qui permettent de détecter lors du décodage au moins une erreur. Dans des environnements très bruités, il est alors nécessaire d'ajouter une quantité importante de données de redondance ou de parité. Ceci a pour effet d'augmenter la taille de la trame ou de réduire la quantité de données utiles comprises dans la trame si la taille de la trame est fixe.
La présente invention a pour but de résoudre les inconvénients de l'art antérieur en proposant un procédé et un dispositif de démodulation d'au moins une trame constituée d'une succession de bits codés selon un code Manchester qui permette de détecter efficacement d'éventuelles erreurs de démodulation liées à la présence d'impulsions parasites dans le signal reçu.
A cette fin, selon un premier aspect, l'invention propose un procédé de démodulation d'une trame reçue, la trame étant constituée d'une succession d'un nombre prédéterminé de bits codés selon un code Manchester, caractérisé en ce que le procédé comporte les étapes de :
- génération d'une interruption au moins à chaque apparition d'un front montant et/ou descendant de la trame de bits codés,
- détermination du temps entre chaque interruption à partir d'au moins un premier compteur,
- réinitialisation de la démodulation de la trame dès qu'un des temps déterminés est inférieur à une première valeur prédéterminée ou supérieur à une seconde valeur prédéterminée, la première et la seconde valeur prédéterminées étant dépendantes de la durée d'un bit codé selon le code de Manchester,
- démodulation, pour chaque temps déterminé, si le temps déterminé est supérieur à la première valeur prédéterminée et est inférieur à la seconde valeur prédéterminée, d'au moins une valeur binaire de la trame à partir du temps déterminé et à partir d'une valeur binaire précédemment déterminée.
La présente invention concerne aussi un dispositif de démodulation d'au moins une trame reçue, la trame étant constituée d'une succession d'un nombre prédéterminé de bits codés selon un code Manchester, caractérisé en ce que le dispositif de démodulation comporte :
- des moyens de génération d'une interruption au moins à chaque apparition d'un front montant et/ou descendant de la trame de bits codés, - des moyens de détermination du temps entre chaque interruption à partir d'au moins un premier compteur,
- des moyens de réinitialisation de la démodulation de la trame dès qu'un des temps déterminés avec le premier compteur est inférieur à une première valeur prédéterminée ou supérieur à une seconde valeur prédéterminée, la première et la seconde valeur prédéterminées étant dépendantes de la durée d'un bit codé selon le code de Manchester,
- des moyens de démodulation, pour chaque temps déterminé, si le temps déterminé est supérieur à la première valeur prédéterminée et est inférieur à la seconde valeur prédéterminée, d'au moins une valeur binaire de la trame à partir du temps déterminé et à partir d'une valeur binaire précédemment déterminée.
Ainsi, il est possible de détecter efficacement d'éventuelles erreurs de démodulation liées à la présence d'impulsions parasites dans le signal reçu. En effet, une impulsion parasite en cours de réception d'une trame invalide la trame.
En réinitialisant la démodulation dès qu'un temps déterminé avec au moins le premier compteur est inférieur à une première valeur prédéterminée ou supérieur à une seconde valeur prédéterminée, dépendantes de la durée d'un bit dans le code Manchester, il est de plus possible d'interrompre une tentative de démodulation d'une impulsion parasite située entre deux trames sans perturber la démodulation des deux trames.
Selon un mode particulier de la présente invention, la valeur binaire déterminée est dépendante de la valeur binaire précédemment déterminée.
Selon un mode particulier de la présente invention, le procédé comporte en outre l'étape de réinitialisation du décodage de la trame si la valeur du second compteur est supérieure au second seuil prédéterminé.
Selon un mode particulier de la présente invention, un nombre prédéterminé de trames est reçu, les trames étant espacées temporellement et le dispositif de démodulation :
- valide chaque trame reçue indépendamment des autres trames, mémorise la trame reçue et validée et réinitialise l'algorithme de démodulation.
Si une impulsion parasite arrive avant la première impulsion de la trame et avec un temps supérieur à la première valeur prédéterminée ou supérieur à la seconde valeur prédéterminée, la présente invention permet de détecter l'impulsion parasite, de réinitialiser le décodage de manière à être prêt à décoder la trame. De plus, la validation de la communication se faisant trame par trame, il est ainsi possible, par exemple lorsque plusieurs impulsions parasites sont présentes dans le signal reçu, de recevoir une communication partielle avec une partie des trames validées. L'espacement temporel entre les différentes trames étant défini par une durée supérieure à la durée maximale attendue entre deux interruptions au sein d'une même trame, l'algorithme de démodulation est réinitialisé par ce temps mort, ce qui permet d'avoir un algorithme réinitialisé au démarrage de la trame suivante, indépendamment de la validation de trame précédente.
Selon un mode particulier de réalisation, les trames comportent un label ou sont numérotées.
Cette information permet en cas de récupération partielle de la communication, c'est-à-dire en cas de perte de trame induite par la présence d'impulsion parasite, d'identifier les trames correctement reçues et d'interpréter correctement les données reçues sans erreur d'attribution des données.
De plus, la présente invention est particulièrement bien adaptée à des configurations dans lesquelles il est difficile de prévoir précisément la période temporelle au sein de laquelle arrive une trame.
La présente invention ne nécessite de fenêtre en temps venant restreindre le moment auquel les différentes trames sont reçues.
Selon un mode particulier de l'invention, le dispositif de démodulation :
- initialise d'un second compteur au lancement à la première interruption,
- vérifie, à chaque interruption, si la valeur du second compteur est égale à un troisième seuil prédéterminé, le troisième seuil prédéterminé étant représentatif d'un temps maximal pour le décodage de l'ensemble des trames,
- arrête la démodulation de la trame si la valeur du second compteur est supérieure au troisième seuil prédéterminé.
Ainsi, les trames non reçues à l'arrêt de la démodulation sont considérées comme non valides car le temps nécessaire à la réception desdites trames est supérieur à un temps maximum escompté pour la réception desdites trames.
Selon un mode particulier de l'invention, le premier compteur est un compteur cyclique asynchrone des autres compteurs, de durée inférieure à la durée de la réception des trames et un troisième compteur compte le nombre de dépassement de la capacité du premier compteur. Selon un mode particulier de l'invention, le troisième compteur est réinitialisé à chaque démodulation d'au moins une valeur binaire.
Ainsi, le temps déterminé entre chaque interruption et utilisé pour démoduler la trame est alors corrigé de la valeur du troisième compteur, afin de prendre en compte l'aspect cyclique du premier compteur.
Ainsi, il est possible d'utiliser un compteur destiné à d'autres tâches, le coût de réalisation du dispositif ou du procédé selon la présente invention est réduit.
Selon un mode particulier de l'invention, chaque trame comporte en outre des informations permettant de vérifier si les bits d'une trame décodée ont été correctement décodés.
Ainsi une impulsion parasite arrive avant la première impulsion de la trame et avec un temps inférieur à la première valeur prédéterminée, la trame sera invalidée par les mécanismes traditionnels de sécurisation d'une communication, type parité, CRC (en anglais Cyclic Redundancy check).
Selon un mode particulier de l'invention, le front est un front descendant.
Les caractéristiques de l'invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels :
la Fig. 1 représente un exemple de réalisation d'un dispositif de démodulation de trames selon la présente invention ;
les Fig. 2a à 2c représentent un algorithme de démodulation de trames selon la présente invention ;
la Fig. 3a représente un premier exemple d'une partie d'une trame de bits reçue par le dispositif de démodulation de trames selon la présente invention ;
la Fig. 3b représente un second exemple d'une partie d'une trame de bits reçue par le dispositif de démodulation de trames selon la présente invention.
La Fig. 1 représente un exemple de réalisation d'un dispositif de démodulation de trames selon la présente invention.
Le dispositif de démodulation de trames 10 est adapté à effectuer, à partir d'un ou plusieurs modules logiciels, les étapes de l'algorithme tel que décrit en référence aux Figs. 2a, 2b et 2c. Le dispositif de démodulation de trames 10 comporte un bus de communication 101 auquel sont reliés un processeur 100, une mémoire non volatile 102, une mémoire vive 103 et trois compteurs, un premier compteur Te, un second compteur Ext et un troisième compteur NOVFLW.
La mémoire non volatile 102 mémorise le ou les modules logiciel(s) mettant en œuvre l'invention, ainsi que les données permettant de mettre en œuvre les algorithmes tels que décrits en référence aux Figs. 2a à 2c.
De manière plus générale, les programmes selon la présente invention sont mémorisés dans un moyen de stockage. Ce moyen de stockage est lisible par le microprocesseur 100. Ce moyen de stockage est intégré ou non au dispositif de démodulation de trames 10 et peut être amovible.
Lors de la mise sous tension du dispositif de démodulation de trames 10, le ou les modules logiciel(s) selon la présente invention est ou sont transféré(s) dans la mémoire vive 103 qui contient alors le code exécutable selon la présente invention ainsi que les données nécessaires à la mise en œuvre de l'invention.
Le premier compteur TC est un compteur cyclique de seize bits qui compte de 0 à FFFF en hexadécimal sur une période de l'ordre de 118 ms. Le compteur TC se réinitialise à la valeur nulle lorsque la valeur FFFF est atteinte et recommence automatiquement le comptage.
Le troisième compteur NOVFLW compte chaque fois que le compteur TC arrive à la valeur FFFF. Le compteur NOVFLW est réinitialisé à la valeur nulle sur instruction du processeur 100. Il est à remarquer ici que le compteur NOVFLW est ici sous forme de composant, le compteur NOVFLW peut en variante être implémenté sous forme logicielle.
Les compteurs TC et NOVFLW permettent de déterminer si le temps entre deux interruptions consécutives n'est pas supérieur ou inférieur à ce qu'il devrait être dans un fonctionnement sans impulsions parasites dans le signal.
Il est à remarquer ici que les valeurs des compteurs NOVFLW et TC sont déterminées en fonction de l'application dans laquelle la présente invention est implémentée.
Le second compteur Ext est par exemple initialisé à une valeur prédéterminée et effectue un décomptage jusqu'à atteindre la valeur nulle. Le décomptage entre la valeur prédéterminée et la valeur nulle est effectué sur une durée de l'ordre de deux cent millisecondes qui représente la durée maximum allouée à la réception des différentes trames.
Les paramètres du compteur Ext permettent de définir le temps maximal pour le décodage des trames de bits reçus.
L'interface entrée trame 108, par exemple à chaque front descendant du signal binaire reçu, génère une interruption à destination du processeur 100.
En variante, l'interface entrée trame 108 génère une interruption à destination du processeur 100 à chaque front montant du signal binaire reçu.
En variante, l'interface entrée trame 108 génère une interruption à destination du processeur 100 à chaque front du signal binaire reçu.
Il est à remarquer ici que le dispositif de démodulation de trames 10 peut être constitué d'un ou plusieurs composant(s) électronique(s).
Les Fig. 2a à 2c représentent un algorithme de démodulation de trames selon la présente invention.
Plus précisément, le présent algorithme est exécuté par le processor 100 du dispositif de démodulation de trames 10.
Le présent algorithme est décrit dans un exemple de réalisation dans lequel les interruptions sont générées à chaque front descendant du signal reçu.
L'homme du métier tirera de l'enseignement du présent exemple de réalisation les enseignements nécessaires pour la mise en œuvre de la présente invention lorsque les interruptions sont générées à chaque front montant du signal binaire reçu ou à chaque front montant ou descendant du signal binaire reçu. Les trames modulées selon la présente invention sont, dans un exemple de réalisation particulier, une suite de trois trames constituées de 28 bits codés avec un code Manchester. Le premier bit de chaque trame est à la valeur nulle, les deux bits suivants permettent d'identifier chacune des trames, 00 pour la première trame, 01 pour la seconde et 10 pour la troisième trame. Les 24 bits suivants sont des données binaires et le dernier bit est un bit de parité qui permet de détecter si une erreur existe dans la démodulation de la trame.
Un temps bit est égal à 256 microsecondes, chaque trame a une durée de 7,168 ms et sont séparées par un temps de l'ordre de 16 ms.
A l'étape E200, le processeur 100 détecte une interruption générée par le module entrée trame 108 et incrémente une variable Intc d'une unité. A l'étape suivante E201, le processeur 100 vérifie si la valeur du compteur NOVFLW est nulle ou égale à un.
Si la valeur du compteur NOVFLW est nulle ou égale à un, le processeur 10 passe à l'étape E202. Si la valeur du compteur NOVFLW est égale ou supérieure à 2, le processeur 100 passe à l'étape E212. Si la valeur du compteur NOVFLW est égale ou supérieure à 2, le temps entre les deux interruptions est supérieur à la durée maximale entre deux interruptions générées par les données codées selon le code Manchester.
A l'étape E202, le processeur 100 met la variable CPT2 à la valeur du compteur TC.
A l'étape suivante E203, le processeur 100 calcule la valeur de la variable DT avec la formule suivante DT= CPT2+(NOVFLW*FFFF) - CPT1.
NOVFLW est la valeur du compteur NOVFLW, FFFF est exprimé en hexadécimal et CPT1 est une variable. Ce calcul permet de prendre en compte la durée réelle entre les deux interruptions avec prise en compte du comptage cyclique du compteur TC. Il est à remarquer ici que le compteur Ext est complètement asynchrone, le dépassement du premier compteur TC peut potentiellement être atteint entre deux.
A l'étape suivante E204, le processeur 100 met la valeur de la variable CPT1 à la valeur de CPT2.
La valeur de la variable CPT1 sera, lors de la prochaine exécution du présent algorithme, représentative de l'instant où la précédente interruption a été détectée.
A l'étape suivante E205, le processeur 100 vérifie si le compteur Ext est à la valeur nulle. Si le compteur Ext est à la valeur nulle, le temps maximum alloué à la communication a été atteint.
Si le compteur Ext est à la valeur nulle, le processeur 100 passe à l'étape E210. Dans la négative, le processeur 100 passe à l'étape E206.
A l'étape E206, le processeur 100 vérifie si la variable Intc est supérieure à l'unité.
Si la variable Intc est supérieure à l'unité, au moins deux interruptions ont été détectées, il est alors possible de déterminer le temps entre ces deux interruptions, la valeur de DT est correcte, le processeur 100 passe à l'étape E207. Si la variable Intc est égale à l'unité, une seule interruption a été détectée, la valeur de DT est incorrecte car la valeur de la variable CPT1 utilisée dans le calcul à l'étape E203 n'est pas représentative d'un précédent front montant ou interruption, il n'est alors pas possible de déterminer le temps entre ces deux interruptions, le processeur 100 passe à l'étape E240 de la Fig. 2c.
A l'étape E207, le processeur 100 incrémente la variable Bitindex d'une unité. La variable Bitindex varie entre 0 et 27 et est représentative du nombre de bits d'une trame démodulée.
A l'étape suivante E208, le processeur 100 vérifie si la variable DT est comprise entre 3/4 de TBIT et 5/4 de TBIT, où TBIT est la durée d'un bit de la trame reçue.
Dans la modulation ou codage de type Manchester, la durée entre deux fronts descendants est égale à un temps bit ou 1,5 temps bit ou deux temps bits selon les valeurs de bits consécutifs.
Si la variable DT est comprise entre 3/4 de TBIT et 5/4 de TBn, le processeur 100 passe à l'étape E209. Dans la négative, le processeur 100 passe à l'étape E220 de la Fig. 2b.
A l'étape E209, le processeur 100 met la variable Cbit à la valeur de la variable
Pbit. La valeur de la variable Cbit est la valeur binaire du bit en cours de décodage et la valeur de la variable Pbit est la valeur binaire du bit précédemment décodé. Le processeur 100 mémorise le couple Cbit et Bitindex.
Le processeur 100 passe ensuite à l'étape E240 de l'algorithme de la Fig. 2c. A l'étape E210, le processeur 100 interrompt la démodulation. Le décomptage entre la valeur prédéterminée et la valeur nulle est supérieur au temps maximal pour la réception de trois trames. Lorsque le compteur Ext atteint la valeur nulle, au moins une des trois trames n'a pas été reçue.
A l'étape suivante E211 , le processeur 100 remet le compteur NOVFLW à zéro. En effet, au moins un bit a été correctement démodulé. On attend la prochaine interruption afin de relancer l'algorithme dans le but de décoder au moins une nouvelle valeur binaire de la trame en cours.
A l'étape E212, le processeur 100 réinitialise toutes les variables utilisées dans le présent algorithme et passe à l'étape suivante E211 déjà décrite.
A l'étape E220 de la Fig. 2b, le processeur 100 vérifie si la variable DT est comprise entre 5/4 de TBn et 7/4 de TBn-.
Si la variable DT est comprise entre 5/4 de TBn et 7/4 de TBn, le processeur 100 passe à l'étape E221. Dans la négative, le processeur 100 passe à l'étape E230 de la
Fig. 2c. A l'étape E221, le processeur 100 vérifie si la valeur de la variable Pbit est nulle.
Lorsque la durée entre deux fronts descendant est égale à 1,5 durée de bit, la durée est représentative de la suite binaire 01 ou 110.
Si la valeur de la variable Pbit est nulle, le processeur 100 passe à l'étape E222.
Dans la négative, le processeur 100 passe à l'étape E223.
A l'étape E222, le processeur 100 met la variable CBit à la valeur 1. Le processeur 100 mémorise le couple Cbit et Bitindex et passe à l'étape E240 de la Fig. 2c.
A l'étape E223, le processeur 100 met la variable Cbit à la valeur 1.
A l'étape suivante E224, le processeur 100 met la variable Nbit à la valeur nulle. La valeur de la variable Nbit est la valeur binaire du bit qui suit le bit Cbit dans la trame en cours de décodage.
A l'étape suivante E225, le processeur 100 incrémente la variable Bitindex d'une unité et mémorise le couple Nbit et Bitindex ainsi que la valeur de Cbit.
Le processeur 100 passe ensuite à l'étape E240 de la Fig. 2c.
A l'étape E230 de la Fig. 2c, le processeur 100 vérifie si la variable DT est comprise entre 7/4 de TBrr et 9/4 de ΤΒιτ·
Si la variable DT est comprise entre 7/4 de TBIT et 9/4 de TBIT, le processeur 100 passe à l'étape E231. Dans la négative, le processeur 100 passe à l'étape E235 de la Fig. 2c.
A l'étape E231, le processeur 100 vérifie si la valeur de la variable Pbit est nulle.
Lorsque la durée entre deux fronts descendant est égale à 2 durées de bit, la durée est représentative de la suite binaire 010.
Si la valeur de la variable Pbit est nulle, le processeur 100 passe à l'étape E232. Dans la négative, le processeur 100 passe à l'étape E235.
A l'étape E232, le processeur 100 met la variable Cbit à la valeur 1. Le processeur 100 et mémorise le couple Cbit et Bitindex.
A cette même étape, le processeur 100 met la valeur de la variable Pbit à zéro.
A l'étape suivante E233, le processeur 100 met la variable Nbit à la valeur nulle.
A l'étape suivante E234, le processeur 100 incrémente la variable Bitindex d'une unité et mémorise le couple Nbit et Bitindex. A l'étape E235, le processeur 100 réinitialise toutes les variables utilisées dans le présent algorithme et passe à l'étape suivante E240.
A l'étape E240, le processeur 100 vérifie si la valeur de la variable bitindex est égale à 27.
Si la valeur de la variable Bitindex est égale à 27, le processeur 100 passe à l'étape E241. Dans la négative, le processeur passe à l'étape E244.
A l'étape E241, le processeur 100 interrompt la démodulation.
A l'étape suivante E242, le processeur 100 met la variable Bitindex à la valeur nulle.
A l'étape E243, le processeur 100 notifie au dispositif de contrôle que la trame a été correctement décodée et transfère, au dispositif de contrôle, la table constituée de l'ensemble des valeurs des couples Nbit et Bitindex mémorisés. La table comprend toutes les valeurs binaires démodulées d'une trame ainsi que la valeur d'un compteur de trames représentatif du nombre de tables transférées depuis la précédente réinitialisation du présent algorithme. A cette même étape, une nouvelle table similaire à celle transférée au dispositif de contrôle est initialisée et le compteur de trame est incrémenté.
A l'étape E244, le processeur 100 remet le compteur NOVFLW à 0.
La Fig. 3a représente un premier exemple d'une partie d'une trame de bits reçue par le dispositif de démodulation de trames selon la présente invention.
Dans l'exemple de la Fig. 3a, une séquence réduite de sept bits est représentée par souci de simplification. Comme cela a été précédemment mentionné, une trame est composée d'une séquence binaire de 28 bits. La séquence binaire 0100110 est modulée avec le code Manchester.
A chaque front descendant, une interruption est déclenché par le module entrée trame 108. Les interruptions sont notées IT1, IT2, IT3, IT4 et IT5.
Le processeur 100 détermine le temps entre chaque interruption et démodule correctement la séquence binaire codée Manchester en fonction du temps déterminé comme cela a été décrit en référence aux Figs. 2a à 2c.
La Fig. 3b représente un second exemple d'une partie d'une trame de bits reçue par le dispositif de démodulation de trames selon la présente invention.
Dans le second exemple de réalisation, la trame reçue comprend la séquence binaire 0100110 modulée selon le code Manchester et une impulsion parasite. A chaque front descendant, une interruption est déclenchée par le module entrée trame 108. Le processeur 100 détermine l'intervalle de temps ΤΊ entre les interruptions ΙΤΊ et IT'2. L'intervalle de temps T' 1 est inférieur à 3/4TBIT, les tests E208, E220 et E235 sont négatifs et le processeur 100 procède à une réinitialisation à l'étape E235.
Le processeur 100 détermine le temps entre chaque interruption IT" 1, IT"2, IT"3 et IT"4 et décode la séquence binaire codée Manchester 00110.
Si la trame reçue est la première ou la seconde trame parmi les trois trames, le processeur 100 détermine le temps entre l'interruption IT"4 et la première interruption déclenchée à la réception de la trame suivante. Le temps déterminé est supérieur à 9/4TBIT, les tests E208, E220 et E235 sont négatifs et le processeur 100 procède à une réinitialisation à l'étape E235.
Si la trame reçue est la dernière trame parmi les trois trames, le compteur NOVFLW est supérieur à 1 et le test E201 est négatif, le processeur 100 procède à une réinitialisation à l'étape E212.
Bien entendu, la présente invention n'est nullement limitée aux modes de réalisation décrits ici, mais englobe, bien au contraire, toute variante à la portée de l'homme du métier et particulièrement la combinaison de différents modes de réalisation de la présente invention.

Claims

REVENDICATIONS
1) Procédé de démodulation d'une trame reçue, la trame étant constituée d'une succession d'un nombre prédéterminé de bits codés selon un code Manchester, caractérisé en ce que le procédé comporte les étapes de :
- génération d'une interruption au moins à chaque apparition d'un front montant et/ou descendant de la trame de bits codés,
- détermination (E203) du temps entre chaque interruption à partir d'au moins un premier compteur,
- réinitialisation (E235) de la démodulation de la trame dès qu'un des temps déterminés est inférieur à une première valeur prédéterminée ou supérieur à une seconde valeur prédéterminée, la première et la seconde valeur prédéterminées étant dépendantes de la durée d'un bit codé selon le code de Manchester,
- démodulation (E222, E223, E232), pour chaque temps déterminé, si le temps déterminé est supérieur à la première valeur prédéterminée et est inférieur à la seconde valeur prédéterminée, d'au moins une valeur binaire de la trame à partir du temps déterminé.
2) Procédé selon la revendication 1, caractérisé en ce que la valeur binaire déterminée est dépendante de la valeur binaire précédemment déterminée. 3) Procédé selon la revendication 1 ou 2, caractérisé en ce que le procédé comporte en outre l'étape de réinitialisation (E212) du décodage de la trame si la valeur du second compteur est supérieure au second seuil prédéterminé.
4) Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que un nombre prédéterminé de trames est reçu, les trames étant espacées temporellement et en ce que le procédé comporte en outre les étapes de :
- validation (E243) de chaque trame reçue indépendamment des autres trames,
- mémorisation de la trame reçue et validée,
- réinitialisation (E244) de la démodulation.
5) Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les trames comportent un label ou sont numérotées. 6) Procédé selon l'une quelconque des revendications 1 à
5, caractérisé en ce que un nombre prédéterminé de trames est reçu, les trames étant espacées temporellement et en ce que le procédé comporte en outre les étapes de :
- initialisation d'un second compteur au lancement à la première interruption,
- vérification (E205), à chaque interruption, si la valeur du second compteur est égale à un troisième seuil prédéterminé, le troisième seuil prédéterminé étant représentatif d'un temps maximal pour le décodage de l'ensemble des trames,
- arrêt (E210) de la démodulation de la trame si la valeur du second compteur est supérieure au troisième seuil prédéterminé.
7) Procédé selon l'une quelconque des revendications 1 à
6, caractérisé en ce que le premier compteur est un compteur cyclique asynchrone des autres compteurs, de durée inférieure à la durée de la réception des trames et en ce qu'un troisième compteur compte le nombre de dépassements de la capacité du premier compteur.
8) Procédé selon la revendication 7, caractérisé en ce que le troisième compteur est réinitialisé à chaque démodulation d'au moins une valeur binaire.
9) Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que chaque trame comporte en outre des informations permettant de vérifier si les bits d'une trame décodée ont été correctement décodés. 10) Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce que le front est un front descendant.
11) Dispositif de démodulation d'au moins une trame reçue, la trame étant constituée d'une succession d'un nombre prédéterminé de bits codés selon un code Manchester, caractérisé en ce que le dispositif de démodulation comporte :
- des moyens de génération d'une interruption au moins à chaque apparition d'un front montant et/ou descendant de la trame de bits codés,
- des moyens de détermination du temps entre chaque interruption à partir d'au moins un premier compteur, - des moyens de réinitialisation de la démodulation de la trame dès qu'un des temps déterminés avec le premier compteur est inférieur à une première valeur prédéterminée ou supérieur à une seconde valeur prédéterminée, la première et la seconde valeur prédéterminées étant dépendantes de la durée d'un bit codé selon le code de Manchester,
- des moyens de démodulation, pour chaque temps déterminé, si le temps déterminé est supérieur à la première valeur prédéterminée et est inférieur à la seconde valeur prédéterminée, d'au moins une valeur binaire de la trame à partir du temps déterminé et à partir d'une valeur binaire précédemment déterminée.
PCT/EP2013/076180 2012-12-14 2013-12-11 Demodulation d'une trame codee selon un code manchester WO2014090854A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/650,604 US9281973B2 (en) 2012-12-14 2013-12-11 Method for demodulating at least one frame consisting of a succession of bits coded according to a Manchester code
EP13817664.9A EP2932601A1 (fr) 2012-12-14 2013-12-11 Démodulation d'une trame codée selon un code manchester
CA2894426A CA2894426A1 (fr) 2012-12-14 2013-12-11 Methode de demodulation d'au moins une trame composee d'une succession de bits codes selon un code manchester

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1262059 2012-12-14
FR1262059A FR2999837B1 (fr) 2012-12-14 2012-12-14 Procede de demodulation d'au moins une trame constituee d'une succession de bits codes selon un code manchester.

Publications (1)

Publication Number Publication Date
WO2014090854A1 true WO2014090854A1 (fr) 2014-06-19

Family

ID=48237040

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/076180 WO2014090854A1 (fr) 2012-12-14 2013-12-11 Demodulation d'une trame codee selon un code manchester

Country Status (5)

Country Link
US (1) US9281973B2 (fr)
EP (1) EP2932601A1 (fr)
CA (1) CA2894426A1 (fr)
FR (1) FR2999837B1 (fr)
WO (1) WO2014090854A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114205054A (zh) * 2021-11-30 2022-03-18 武汉光迅科技股份有限公司 信号处理方法及装置、电子设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6510835B2 (ja) * 2015-02-23 2019-05-08 ルネサスエレクトロニクス株式会社 Ｂｍｃ処理回路及びｕｓｂパワーデリバリコントローラ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0377335A2 (fr) * 1988-12-31 1990-07-11 Samsung Electronics Co., Ltd. Décodage de données à codage biphase
US6977973B1 (en) * 2001-10-05 2005-12-20 Raytheon Company System and method for decoding manchester data
US20070248180A1 (en) * 2006-04-19 2007-10-25 Wherenet Corp., Corporation Of The State Of California Receiver for object locating and tracking systems and related methods
US20080266068A1 (en) * 2007-04-27 2008-10-30 Continental Automotive Systems Us, Inc. Remote Signal Communication System Having Improved Reception Performance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185273A (en) * 1977-07-27 1980-01-22 The United States Of America As Represented By The Secretary Of The Navy Data rate adaptive control device for Manchester code decoders
US4807260A (en) * 1987-10-05 1989-02-21 Northrop Corporation Non high frequency clock dependent Manchester biphasic decoder and comparator
US5023891A (en) * 1989-07-25 1991-06-11 Sf2 Corporation Method and circuit for decoding a Manchester code signal
US5185766A (en) * 1990-04-24 1993-02-09 Samsung Electronics Co., Ltd. Apparatus and method for decoding biphase-coded data
US5748123A (en) * 1995-12-20 1998-05-05 Lg Semicon Co., Ltd. Decoding apparatus for Manchester code
JP2007221655A (ja) * 2006-02-20 2007-08-30 Oki Electric Ind Co Ltd 無線装置およびその電力制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0377335A2 (fr) * 1988-12-31 1990-07-11 Samsung Electronics Co., Ltd. Décodage de données à codage biphase
US6977973B1 (en) * 2001-10-05 2005-12-20 Raytheon Company System and method for decoding manchester data
US20070248180A1 (en) * 2006-04-19 2007-10-25 Wherenet Corp., Corporation Of The State Of California Receiver for object locating and tracking systems and related methods
US20080266068A1 (en) * 2007-04-27 2008-10-30 Continental Automotive Systems Us, Inc. Remote Signal Communication System Having Improved Reception Performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114205054A (zh) * 2021-11-30 2022-03-18 武汉光迅科技股份有限公司 信号处理方法及装置、电子设备及存储介质

Also Published As

Publication number Publication date
FR2999837B1 (fr) 2014-12-05
US9281973B2 (en) 2016-03-08
CA2894426A1 (fr) 2014-06-19
EP2932601A1 (fr) 2015-10-21
FR2999837A1 (fr) 2014-06-20
US20150304140A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
CN109756303B (zh) 一种单工异步曼彻斯特码接收解码方法
US20100174969A1 (en) Error-locator-polynomial generation with erasure support
WO2014090854A1 (fr) Demodulation d'une trame codee selon un code manchester
CN105680947B (zh) 一种可滤除毛刺的串行数据接收方法
EP1676389B1 (fr) Methode de reconstruction de paquets perdus et appareil implementant la methode
WO2007042685A1 (fr) Procede de reception de trames d'un flux numerique
EP3944576A1 (fr) Procédé de démodulation, appareil, dispositif et support d'enregistrement lisible par ordinateur
FR3002338A1 (fr) Procede de segmentation temporelle d'un geste instrumente, dispositif et terminal associes
US6643818B1 (en) Storing and using the history of data transmission errors to assure data integrity
CN112235221B (zh) Bpsk信号解码方法及装置
CN101145863A (zh) 检测系统帧头偏移的装置和方法
EP0341166A1 (fr) Procédé et dispositif de transmission asynchrone de données par paquets
WO2023035426A1 (fr) Procédé et appareil de traitement d'interférence électrostatique, dispositif et support d'enregistrement lisible
US8943393B1 (en) Distributed burst error protection
Lockefeer et al. Formal specification and verification of TCP extended with the window scale option
EP0982866B1 (fr) Procédé de codage convolutif et de transmission par paquets d'un flux série de données numériques, procédé et dispositif de décodage correspondants
JP3829703B2 (ja) 多値ｑａｍ信号の同期検出方法、復号判定閾値設定方法および同期検出装置
FR3113532A1 (fr) Systeme d’echange de donnees semantiques avec un canal de retransmission semantique
EP1536566B1 (fr) Circuit électronique de décodage d'un signal de données asynchrone biphase et procédé de décodage correspondant, dispositif de controle d'un équipement
EP3944575A1 (fr) Procédé de démodulation d'un signal codé, appareil, dispositif et support d'enregistrement lisible par ordinateur
EP2999181B1 (fr) Procédé et appareil de traitement de signalisation, et récepteur de signal
EP0190951A1 (fr) Procédé d'échange de messages dans un réseau en anneau et dispositif permettant la mise en oeuvre du procédé
FR2575882A1 (fr) Procede de diffusion sure de messages dans un reseau en anneau et dispositif permettant la mise en oeuvre du procede
CN112165525B (zh) 一种串行数据透传方法及装置
JP2567598B2 (ja) 誤り個数判定方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13817664

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2894426

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 14650604

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2013817664

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013817664

Country of ref document: EP