WO2014034483A1 - 光偏向装置および光偏向素子の駆動方法 - Google Patents

光偏向装置および光偏向素子の駆動方法 Download PDF

Info

Publication number
WO2014034483A1
WO2014034483A1 PCT/JP2013/072263 JP2013072263W WO2014034483A1 WO 2014034483 A1 WO2014034483 A1 WO 2014034483A1 JP 2013072263 W JP2013072263 W JP 2013072263W WO 2014034483 A1 WO2014034483 A1 WO 2014034483A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
electrode
electrodes
transparent electrodes
pattern
Prior art date
Application number
PCT/JP2013/072263
Other languages
English (en)
French (fr)
Inventor
裕一 神林
奈留 臼倉
杉田　靖博
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/423,983 priority Critical patent/US20150248031A1/en
Publication of WO2014034483A1 publication Critical patent/WO2014034483A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G02F1/292—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection by controlled diffraction or phased-array beam steering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G02F1/294—Variable focal length devices

Definitions

  • the present invention relates to an optical deflecting device, and more particularly to an optical deflecting device that controls the refractive index of a refractive index anisotropic medium in a so-called transverse electric field mode and a method for driving an optical deflecting element.
  • FIG. 18 is a cross-sectional view showing a configuration of a conventional liquid crystal diffraction element 30.
  • the liquid crystal diffraction element 30 is disposed in a stripe pattern on a pair of glass substrates 31a and 31b, a liquid crystal layer 33 sandwiched between the pair of glass substrates 31a and 31b, and the surface of the glass substrate 31a on the liquid crystal layer 33 side.
  • a liquid crystal diffraction element 30 is disclosed in, for example, Patent Document 1.
  • an interlayer insulating film is provided between the glass substrate 31a and the pattern electrode 32a and between the glass substrate 31b and the common electrode 32b, and an alignment film is provided on the pattern electrode 32a.
  • the illustration of the interlayer insulating film and the alignment film is omitted in FIG.
  • the liquid crystal diffraction element 30 generates an electric field perpendicular to the pair of glass substrates 31a and 31b (hereinafter referred to as “longitudinal electric field”) between the pattern electrode and the common electrodes 32a and 32b, and the liquid crystal layer 33 in the vertical electric field mode.
  • longitudinal electric field an electric field perpendicular to the pair of glass substrates 31a and 31b
  • the diffraction angle of incident light is controlled.
  • a liquid crystal mode that generates a vertical electric field is generally called a “longitudinal electric field mode”.
  • the liquid crystal diffraction element 30 forms a diffraction grating by applying a predetermined voltage to each pattern electrode 32 a and the common electrode 32 b to generate a spatial refractive index modulation region in the liquid crystal layer 33.
  • the diffraction grating formed by the liquid crystal diffraction element 30 include a rectangular type, a sine type, and a blazed type. In a blazed diffraction grating, the refractive index changes stepwise and periodically. The blazed type is also called “blazed type” or “sawtooth type”.
  • FIG. 19 is a cross-sectional view for explaining the relationship between the interelectrode voltage and the diffraction grating pattern when forming a blazed diffraction grating in the liquid crystal diffraction element 30 shown in FIG.
  • the “interelectrode voltage” means a voltage between the pattern electrode and the common electrode in the vertical electric field mode, and means a voltage between adjacent pattern electrodes in the horizontal electric field mode described later.
  • the Xth pattern electrode from the left of each cross-sectional view (X is an integer of 1 or more) is referred to as an “Xth pattern electrode” for convenience.
  • the grating pitch is generally set to N times the electrode pitch (N is an integer of 2 or more).
  • a voltage of 0 V is applied to the common electrode 32b.
  • 0V is applied between the first to sixth pattern electrodes 32a and the common electrode 32b.
  • 5V, 0V, 5V, 0V, 5V are generated, and a phase modulation amount (refractive index) corresponding to the voltage between the electrodes is obtained.
  • N represents the size of the grid pitch with respect to the electrode pitch, and also represents the number of interelectrode voltages (hereinafter referred to as “number of interelectrode voltages”) constituting the combination of the interelectrode voltages for realizing the grid pitch. To express. N also represents a repetition cycle of the interelectrode voltage (hereinafter, simply referred to as “repetition cycle of the interelectrode voltage”) in units of one pattern electrode 32a when the lattice pitch is one type.
  • the liquid crystal mode in addition to the vertical electric field mode, the refractive index of the liquid crystal layer is changed by generating an electric field parallel to a pair of glass substrates (hereinafter referred to as “lateral electric field”) between adjacent pattern electrodes.
  • lateral electric field A liquid crystal mode that generates a transverse electric field is generally called a “lateral electric field mode”.
  • Examples of the transverse electric field mode include IPS (In-Plane-Switching).
  • IPS In-Plane-Switching
  • the response speed of the liquid crystal depends on the cell gap
  • the horizontal electric field mode the response speed of the liquid crystal depends on the electrode pitch.
  • the electrode pitch can be made sufficiently small, so that the response speed of the liquid crystal can be increased compared to the vertical electric field mode.
  • FIG. 20 is a cross-sectional view showing a configuration of a conventional liquid crystal diffraction element 40 driven in the transverse electric field mode.
  • the liquid crystal diffraction element 40 includes a pair of glass substrates 41a and 41b, a liquid crystal layer 45 sandwiched between the pair of glass substrates 41a and 41b, and an interlayer insulating film provided on the surface of the glass substrate 41a on the liquid crystal layer 45 side. 42 and a plurality of pattern electrodes 43 arranged in a stripe pattern on the surface of the glass substrate 41a on the liquid crystal layer 45 side through the interlayer insulating film 42.
  • An alignment film 44 is provided on the plurality of pattern electrodes 43.
  • the liquid crystal diffraction element 40 driven in the horizontal electric field mode does not include the common electrode 32b.
  • the liquid crystal diffraction element 40 generates a lateral electric field, which is an electric field in the parallel direction of the pair of glass substrates 31a and 31b, between adjacent pattern electrodes 43 to change the refractive index of the liquid crystal layer 45, thereby changing the diffraction angle of incident light.
  • the liquid crystal diffraction element 40 forms a diffraction grating by applying a predetermined voltage to each pattern electrode 43 to generate a spatial refractive index modulation region in the liquid crystal layer 45.
  • a liquid crystal diffraction element 40 driven in the transverse electric field mode is disclosed in, for example, Patent Document 2.
  • FIG. 21 is a diagram for explaining a conventional electrode applied voltage (referred to as an applied voltage to the pattern electrode 43) for forming a blazed diffraction grating in the liquid crystal diffraction element 40 shown in FIG.
  • represents the absolute value of the interelectrode voltage
  • Vpixel represents the electrode applied voltage.
  • the absolute value of the interelectrode voltage is represented by VLC instead of
  • the interelectrode voltage VLC of 0V, 1V, 2V, 3V, 0V, 1V, 2V, and 3V is generated in order from the left side of FIG. 21, and the phase modulation amount (refractive index) corresponding to the interelectrode voltage is obtained.
  • the electrode application voltage Vpixel to be applied to each pattern electrode 43a is stepwise. It is necessary to change (see description of Example 1 in Patent Document 2). In the example shown in FIG. 21, it is necessary to apply electrode application voltages Vpixel of 0V, 0V, + 1V, + 3V, + 6V, + 6V, + 7V, + 9V, and + 12V to the first to ninth pattern electrodes 43a, respectively.
  • the electrode application voltage Vpixel increases at each repetition period of the interelectrode voltage VLC of 0V, 1V, 2V, and 3V.
  • an object of the present invention is to provide an optical deflecting device and an optical deflecting element driving method capable of forming a blazed diffraction grating while suppressing an increase in electrode applied voltage using a transverse electric field mode.
  • the 1st aspect of this invention is an optical deflection
  • the light deflection element is A pair of transparent substrates; A refractive index anisotropic medium sandwiched between the pair of transparent substrates and having a refractive index changed by an electro-optic effect; A plurality of transparent electrodes for generating an electric field in a parallel direction of the pair of transparent substrates,
  • the drive circuit applies a positive voltage greater than a reference voltage to any one or more of the plurality of transparent electrodes, and the positive voltage is not applied to any one of the plurality of transparent electrodes.
  • a negative voltage smaller than the reference voltage to one or more transparent electrodes, the inter-electrode voltage generated between adjacent transparent electrodes is changed stepwise and periodically.
  • the driving circuit generates a voltage to be applied to each of the plurality of transparent electrodes so as to change the inter-electrode voltage stepwise in the parallel direction based on one type of combination of the inter-electrode voltages.
  • the drive circuit repeats a voltage to be applied to each of the plurality of transparent electrodes at a period twice as many as the number of interelectrode voltages constituting the one type of combination.
  • the drive circuit in the first aspect of the present invention, generates a voltage to be applied to each of the plurality of transparent electrodes so as to change the inter-electrode voltage stepwise in the parallel direction based on a plurality of types of combinations of the inter-electrode voltages.
  • the drive circuit repeats the voltage to be applied to each of the plurality of transparent electrodes at a period twice as long as the sum of the number of inter-electrode voltages constituting each of the plurality of types of combinations in the parallel direction.
  • the drive circuit applies the same positive voltage or the same negative voltage to two adjacent transparent electrodes of a part of the plurality of transparent electrodes.
  • the drive circuit applies the reference voltage to a transparent electrode to which neither the positive voltage nor the negative voltage is applied.
  • a pair of transparent substrates a refractive index anisotropic medium sandwiched between the pair of transparent substrates and having a refractive index changed by an electro-optic effect, and a parallel direction of the pair of transparent substrates
  • a method of driving an optical deflection element comprising a plurality of transparent electrodes for generating an electric field in One or more transparent electrodes of the plurality of transparent electrodes, wherein a positive voltage larger than a reference voltage is applied to any one or more of the plurality of transparent electrodes, and the positive voltage is not applied.
  • a voltage application step is provided in which a voltage between electrodes adjacent to each other is changed stepwise and periodically by applying a negative voltage smaller than the reference voltage.
  • a ninth aspect of the present invention is the eighth aspect of the present invention,
  • a voltage to be applied to each of the plurality of transparent electrodes is generated so as to change the inter-electrode voltage stepwise in the parallel direction based on one kind of combination of the inter-electrode voltages. It is characterized by that.
  • the voltage to be applied to each of the plurality of transparent electrodes is repeated at a period twice as long as the number of inter-electrode voltages constituting the one type of combination in the parallel direction. .
  • An eleventh aspect of the present invention is the eighth aspect of the present invention,
  • a voltage to be applied to each of the plurality of transparent electrodes is generated so as to change the inter-electrode voltage stepwise in the parallel direction based on a plurality of types of combinations of the inter-electrode voltages. It is characterized by that.
  • a twelfth aspect of the present invention is the eleventh aspect of the present invention,
  • the voltage to be applied to each of the plurality of transparent electrodes is repeated at a period twice as long as the sum of the number of interelectrode voltages constituting each of the plurality of types of combinations in the parallel direction. It is characterized by.
  • a thirteenth aspect of the present invention is the eighth aspect of the present invention, In the voltage application step, the same positive polarity voltage or the same negative polarity voltage is applied to two adjacent transparent electrodes of a part of the plurality of transparent electrodes.
  • a fourteenth aspect of the present invention is the eighth aspect of the present invention,
  • the reference voltage is applied to a transparent electrode to which neither the positive voltage nor the negative voltage is applied.
  • a plurality of transparent electrodes are mixed with a positive voltage and a negative positive voltage in an electrode application voltage that is a voltage to be applied to a plurality of transparent electrodes (corresponding to the above-described pattern electrodes).
  • an electrode application voltage that is a voltage to be applied to a plurality of transparent electrodes (corresponding to the above-described pattern electrodes).
  • a blazed diffraction grating having one type of grating pitch can be formed. it can.
  • the electrode application voltage is repeated at a constant period. For this reason, the amount of information indicating the electrode application voltage of the signal to be transmitted to the drive circuit that generates the electrode application voltage is reduced. As a result, the transmission time of the signal to be transmitted to the drive circuit is shortened, so that the optical deflection element can be driven at high speed.
  • the inter-electrode voltage changes stepwise based on a combination of a plurality of types of inter-electrode voltages
  • a blazed diffraction grating having a plurality of types of grating pitches can be formed. it can.
  • an electrode voltage of 0 V can be generated by applying the same electrode applied voltage to two adjacent transparent electrodes.
  • the same effects as those of the first aspect of the present invention can be achieved including the reference voltage in the electrode application voltage.
  • the same effects as those of the first aspect to the seventh aspect of the present invention can be achieved.
  • FIG. 3 is a cross-sectional view for explaining a case where a blazed diffraction grating is formed with a conventional electrode applied voltage in the liquid crystal diffraction element shown in FIG. 2.
  • FIG. 3 is a diagram showing an electrode applied voltage to each pattern electrode and an interelectrode voltage generated by the electrode applied voltage when a blazed diffraction grating is formed with a conventional electrode applied voltage in the liquid crystal diffraction element shown in FIG. 2. It is sectional drawing for demonstrating an example of the electrode applied voltage in the said 1st Embodiment. It is a figure which shows an example of the electrode applied voltage with respect to each pattern electrode in the said 1st Embodiment, and the voltage between electrodes produced by the said electrode applied voltage. It is sectional drawing for demonstrating the other example of the electrode applied voltage in the said 1st Embodiment.
  • the 2nd Embodiment of this invention it is sectional drawing for demonstrating an example of the electrode applied voltage in case the voltage between electrodes is set to three. In the said 2nd Embodiment, it is a figure which shows the electrode applied voltage with respect to each pattern electrode in case the number of voltage between electrodes is set to 3, and the voltage between electrodes. In the 2nd Embodiment of this invention, it is sectional drawing for demonstrating an example of the electrode applied voltage when the voltage between electrodes is set to four. In the said 2nd Embodiment, it is a figure which shows the electrode applied voltage with respect to each pattern electrode in case the number of voltage between electrodes is set to 4, and the voltage between electrodes.
  • the 3rd Embodiment of this invention it is sectional drawing for demonstrating an example of the electrode applied voltage in case the voltage number between 1st, 2nd electrodes shall be 3 and 2, respectively.
  • FIG. 19 is a cross-sectional view for explaining the relationship between the interelectrode voltage and the diffraction grating pattern when forming a blazed diffraction grating in the liquid crystal diffraction element shown in FIG. 18. It is sectional drawing which shows the structure of the conventional liquid crystal diffraction element driven by a transverse electric field mode. It is sectional drawing for demonstrating the conventional electrode applied voltage in the liquid crystal diffraction element shown in FIG. 6 is a plan view for explaining a layout of pattern electrodes in a liquid crystal diffraction element disclosed in Patent Document 1.
  • FIG. 19 is a cross-sectional view for explaining the relationship between the interelectrode voltage and the diffraction grating pattern when forming a blazed diffraction grating in the liquid crystal diffraction element shown in FIG. 18. It is sectional drawing which shows the structure of the conventional liquid crystal diffraction element driven by a transverse electric field mode. It is sectional drawing for demonstrating the conventional electrode applied voltage in
  • FIG. 1 is a block diagram showing a configuration of an optical deflection apparatus 100 according to the first embodiment of the present invention.
  • the optical deflection apparatus 100 includes a liquid crystal diffraction element 10 that is an optical deflection element using liquid crystal and a drive circuit 20.
  • the liquid crystal diffraction element 10 forms a diffraction grating.
  • the drive circuit 20 applies an electrode application voltage Vpixel to a pattern electrode 13 (described later) included in the liquid crystal diffraction element 10.
  • the drive circuit 20 receives a signal indicating the electrode application voltage Vpixel (hereinafter referred to as “control signal”) from an external control circuit (not shown), and generates the electrode application voltage Vpixel based on the control signal.
  • control signal a signal indicating the electrode application voltage Vpixel
  • FIG. 2 is a cross-sectional view showing the configuration of the liquid crystal diffraction element 10 shown in FIG.
  • the liquid crystal diffractive element 10 is driven in a transverse electric field mode and has basically the same configuration as the conventional liquid crystal diffractive element 40 shown in FIG. 20 except for the arrangement of a pattern electrode 13 described later.
  • the liquid crystal diffraction element 10 includes a pair of glass substrates 11a and 11b, a liquid crystal layer 15 sandwiched between the pair of glass substrates 11a and 11b, and an interlayer insulating film provided on the surface of the glass substrate 11b on the liquid crystal layer 15 side.
  • the liquid crystal diffraction element 10 is driven in the transverse electric field mode, it does not include a common electrode (transparent electrode on the glass substrate 11b side).
  • the liquid crystal layer 15 for example, homogeneous molecular alignment nematic liquid crystal or ferroelectric liquid crystal is used.
  • An example of the transverse electric field mode is IPS.
  • the pattern electrode 13 is made of a metal oxide. Examples of the metal oxide include ITO (Indium Tin Oxide) and IZO (Indium Zinc Oxide).
  • FIG. 3 is a plan view for explaining the layout of the pattern electrode 13 shown in FIG.
  • the plurality of pattern electrodes 13 are arranged in stripes on the surface of the glass substrate 11 a on the liquid crystal layer 15 side through the interlayer insulating film 12, and are respectively connected to the plurality of wiring electrodes 21 connected to the drive circuit 20. Yes.
  • the drive circuit 20 applies the electrode application voltage Vpixel to the plurality of pattern electrodes 13 via the plurality of wiring electrodes 21.
  • the operation in which the drive circuit 20 applies the electrode application voltage Vpixel to each of the plurality of pattern electrodes 13 corresponds to a voltage application step.
  • the parallel direction of the pair of glass substrates 11a and 11b is referred to as “substrate parallel direction”, and the direction parallel to the substrate and the direction orthogonal to the extending direction of the plurality of pattern electrodes 13 is referred to as “electrode orthogonal direction”.
  • the plurality of pattern electrodes 13 are arranged in the substrate parallel direction, more specifically in the electrode orthogonal direction.
  • the liquid crystal diffraction element 10 forms a diffraction grating by generating a spatial refractive index modulation region in the liquid crystal layer 15 in accordance with the electrode application voltage Vpixel applied to each pattern electrode 13.
  • the liquid crystal diffraction element 10 forms a blazed diffraction grating.
  • the drive circuit 20 controls the electrode application voltage Vpixel independently for each pattern electrode 13 to set the lattice pitch (N times the electrode pitch), so that the following equation (1) is obtained.
  • a desired diffraction angle (also referred to as a deflection angle) ⁇ can be obtained.
  • ⁇ sin -1 ( ⁇ / p-sin ⁇ ) (1)
  • ⁇ represents the wavelength of incident light
  • p represents the grating pitch
  • ⁇ represents the incident angle of incident light.
  • ⁇ 0
  • the diffraction angle ⁇ is given by the following equation (2).
  • ⁇ sin -1 ( ⁇ / p) (2) From equation (2), it can be seen that the diffraction angle ⁇ increases as the grating pitch p decreases.
  • FIG. 4 is a diagram showing the relationship between the electrode pitch and the diffraction angle.
  • FIG. 5 is a cross-sectional view for explaining a case where a blazed diffraction grating is formed with a conventional electrode applied voltage Vpixel in the liquid crystal diffraction element 10 shown in FIG.
  • FIG. 6 shows an electrode applied voltage Vpixel for each pattern electrode 13 and an interelectrode generated by the electrode applied voltage Vpixel when a blazed diffraction grating is formed with the conventional electrode applied voltage Vpixel in the liquid crystal diffraction element 10 shown in FIG. It is a figure which shows the voltage VLC. More specifically, FIG.
  • the tenth to fourteenth pattern electrodes 13 are connected between the ninth and tenth pattern electrodes 13, between the tenth and eleventh pattern electrodes 13, between the eleventh and twelfth pattern electrodes 13, An inter-electrode voltage VLC of 6V, 0V, 3V, 6V, and 0V is generated between the 13th pattern electrodes 13 and between the 13th and 14th pattern electrodes 13, respectively.
  • Electrode application voltages Vpixel of 0V, 0V, + 3V, + 9V, + 9V, + 12V, + 18V, + 18V, and + 21V are applied to the first to ninth pattern electrodes 13 shown in FIG. In FIG. 5, electrode application voltages Vpixel of + 27V, + 27V, + 30V, + 36V, and + 36V are applied to the tenth to fourteenth pattern electrodes 13 (not shown) (see FIG. 6).
  • FIG. 7 is a cross-sectional view for explaining an example of the electrode application voltage Vpixel in the present embodiment.
  • FIG. 8 is a diagram illustrating an example of an electrode application voltage Vpixel for each pattern electrode 13 in this embodiment and an interelectrode voltage VLC generated by the electrode application voltage Vpixel.
  • a negative voltage smaller than the reference voltage is used as the electrode application voltage Vpixel. That is, a positive voltage is applied to any one or more of the pattern electrodes 13, and a negative voltage is applied to any one or more of the pattern electrodes 13 to which no positive voltage is applied.
  • the reference voltage is applied to the pattern electrode 13 to which neither the positive voltage nor the negative voltage is applied.
  • electrode application voltages Vpixel of ⁇ 3 V, ⁇ 3 V, 0 V, +6 V, and +6 V are applied to the tenth to fourteenth pattern electrodes 13 (not shown) (see FIG. 8).
  • the same reference voltage of 0V is applied to the first and second pattern electrodes 13 adjacent to each other, and the same ⁇ 3V to the fourth and fifth pattern electrodes 13 adjacent to each other.
  • 6V, 0V, 3V, 6V, 0V, 3V inter-electrode voltage VLC is generated.
  • the combination of the interelectrode voltages VLC of 0 V, 3 V, and 6 V that is, the interelectrode in the electrode orthogonal direction based on one type of interelectrode voltage VLC.
  • the electrode application voltage Vpixel is set in the drive circuit 20 so that the voltage VLC is changed stepwise in the order of 0V, 3V, and 6V.
  • FIG. 9 is a cross-sectional view for explaining another example of the electrode application voltage Vpixel in the present embodiment.
  • Electrode application voltages Vpixel of 0V, 0V, + 1V, ⁇ 1V, + 2V, + 2V, + 1V, ⁇ 1V, and + 2V are applied to the first to ninth pattern electrodes 13 shown in FIG.
  • the same reference voltage of 0V is applied to the first and second pattern electrodes 13 adjacent to each other, and the same + 2V to the fifth and sixth pattern electrodes 13 adjacent to each other.
  • the positive polarity voltage is applied. Therefore, an interelectrode voltage VLC of 0 V is generated as in the examples shown in FIGS.
  • the electrodes of 0V, 1V, 2V, 3V, 0V, 1V, 2V, and 3V, respectively A voltage VLC is generated. For this reason, the repetition cycle of the number of interelectrode voltages and the interelectrode voltage VLC is 4.
  • the electrode application voltage Vpixel is set in the drive circuit 20 so that the voltage VLC is changed stepwise in the order of 0V, 1V, 2V, and 3V.
  • a positive electric voltage and a negative positive voltage are mixed in the electrode application voltage Vpixel to generate a horizontal electric field by the plurality of pattern electrodes 13, whereby the refractive index of the liquid crystal layer 15 is changed in the substrate parallel direction (more details).
  • Blazed diffraction gratings are formed stepwise and periodically in the direction perpendicular to the electrode. In this way, by mixing the positive electrode voltage and the negative electrode positive voltage in the electrode application voltage Vpixel, it is possible to suppress an increase in the electrode application voltage Vpixel when forming a blazed diffraction grating using the transverse electric field mode. it can.
  • the interelectrode voltage VLC changes stepwise based on one type of combination of the interelectrode voltages VLC, a blazed diffraction grating having one type of grating pitch can be formed. it can.
  • FIG. 10 is a cross-sectional view for explaining an example of the electrode application voltage Vpixel when the number of interelectrode voltages is 3 in the second embodiment of the present invention.
  • FIG. 11 is a diagram showing the electrode application voltage Vpixel and the interelectrode voltage VLC for each pattern electrode 13 when the number of interelectrode voltages of the interelectrode voltage VLC is 3 in the present embodiment.
  • the same elements as those of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the interelectrode voltage VLC is the same as the example shown in FIGS.
  • the electrode applied voltage Vpixel is different from the examples shown in FIGS. 5 and 6.
  • the electrode application voltages Vpixel of + 6V, + 6V, + 3V, -3V, -3V, 0V, + 6V, + 6V, and + 3V are applied to the first to ninth pattern electrodes 13 shown in FIG.
  • electrode application voltages Vpixel of ⁇ 3 V, ⁇ 3 V, 0 V, +6 V, and +6 V are applied to the tenth to fourteenth pattern electrodes 13 (not shown).
  • the tenth to fourteenth pattern electrodes 13 are connected between the ninth and tenth pattern electrodes 13, between the tenth and eleventh pattern electrodes 13, between the eleventh and twelfth pattern electrodes 13, An inter-electrode voltage VLC of 6V, 0V, 3V, 6V, and 0V is generated between the 13th pattern electrodes 13 and between the 13th and 14th pattern electrodes 13, respectively.
  • the electrode application voltage Vpixel is 2 of the number of interelectrode voltages (repetition cycle of the interelectrode voltage VLC) in the substrate parallel direction (more specifically, the electrode orthogonal direction). It is generated by the drive circuit 20 so as to be repeated at a double cycle. Specifically, in the example shown in FIGS. 10 and 11, since the repetition period is 3, the electrode application voltage Vpixel of + 6V, + 6V, + 3V, ⁇ 3V, ⁇ 3V, and 0V is repeated every six pattern electrodes 13. It is.
  • FIG. 12 is a cross-sectional view for explaining an example of the electrode application voltage Vpixel when the number of interelectrode voltages is 4 in the present embodiment.
  • FIG. 13 is a diagram showing the electrode application voltage Vpixel and the interelectrode voltage VLC for each pattern electrode 13 when the number of interelectrode voltages is 4 in the present embodiment.
  • the number of pattern electrodes 13 is 14.
  • the number of pattern electrodes 13 is assumed to be 18.
  • Electrode application voltages Vpixel of + 6V, + 6V, + 4V, 0V, -6V, -6V, -4V, 0V, and + 6V are applied to the first to ninth pattern electrodes 13 shown in FIG. In FIG.
  • electrode application voltages Vpixel of + 6V, + 4V, 0V, ⁇ 6V, ⁇ 6V, ⁇ 4V, 0V, + 6V, and + 6V are applied to the tenth to eighteenth pattern electrodes 13 (not shown).
  • the fourth and fifth patterns 0V, 2V, between the pattern electrodes 13, between the fifth and sixth pattern electrodes 13, between the sixth and seventh pattern electrodes 13, between the seventh and eighth pattern electrodes 13, and between the eighth and ninth pattern electrodes 13, respectively.
  • the interelectrode voltage VLC of 4V, 6V, 0V, 2V, 4V, and 6V is generated.
  • the tenth to eighteenth pattern electrodes 13 are connected between the ninth and tenth pattern electrodes 13, between the tenth and eleventh pattern electrodes 13, between the eleventh and twelfth pattern electrodes 13, 13th pattern electrode 13, 13th, 14th pattern electrode 13, 14th, 15th pattern electrode 13, 15th, 16th pattern electrode 13, 16th, 17th pattern electrode 13, 17th,
  • An interelectrode voltage VLC of 0V, 2V, 4V, 6V, 0V, 2V, 4V, 6V, and 0V is generated between the eighteenth pattern electrodes 13, respectively.
  • the electrode application voltage Vpixel is 2 in the number of interelectrode voltages (repetition cycle of the interelectrode voltage VLC) in the substrate parallel direction (more specifically, the electrode orthogonal direction). It is generated by the drive circuit 20 so as to be repeated at a double cycle. Specifically, since the repetition period is 4 in the examples shown in FIGS. 12 and 13, the electrode applied voltage Vpixel of + 6V, + 6V, + 4V, 0V, ⁇ 6V, ⁇ 6V, ⁇ 4V, and 0V is 8 patterns. Repeated for each electrode 13.
  • the electrode application voltage Vpixel is repeated at a constant cycle, more specifically, at a cycle twice the number of interelectrode voltages (repetition cycle). For this reason, the information amount which shows the electrode application voltage Vpixel of the control signal which should be transmitted to the drive circuit 20 which produces
  • Electrode applied voltage> In the first and second embodiments, there is one kind of grating pitch of the blazed diffraction grating, but in the third embodiment of the present invention, there are two kinds of grating pitches of the blazed diffraction grating.
  • the two types of grating pitches are referred to as first and second grating pitches, respectively.
  • the number of interelectrode voltages for realizing the first and second lattice pitches is different from each other.
  • the number of interelectrode voltages for realizing the first and second lattice pitches is referred to as “first and second interelectrode voltage numbers”, respectively.
  • the first and second lattice pitches are repeated in the electrode orthogonal direction, for example. At this time, the repetition period of the interelectrode voltage VLC is the sum of the first and second interelectrode voltage numbers.
  • FIG. 14 is a cross-sectional view for explaining an example of the electrode application voltage Vpixel when the first and second inter-electrode voltage numbers are 3 and 2, respectively, in the present embodiment.
  • FIG. 15 is a diagram showing the electrode application voltage Vpixel and the interelectrode voltage VLC for each pattern electrode 13 when the number of first and second interelectrode voltages is 3 and 2, respectively.
  • the same elements as those of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the number of pattern electrodes 13 is assumed to be 20 or more, and the first to twentieth pattern electrodes 13 among the pattern electrodes 13 will be described. However, the sixteenth to twentieth pattern electrodes 13 are not shown in both FIG. 14 and FIG. 15 for convenience.
  • the electrode application voltages Vpixel of 0V, 0V, -3V, + 3V, + 3V, -3V, -3V, 0V, and + 6V are applied to the first to ninth pattern electrodes 13 shown in FIG.
  • the electrode application voltages Vpixel of + 6V, 0V, 0V, -3V, + 3V, + 3V, -3V, -3V, 0V, + 6V, and + 6V are applied to the 10th to 20th pattern electrodes 13 (not shown).
  • the pattern electrodes 13 between the fifth and sixth pattern electrodes 13, between the sixth and seventh pattern electrodes 13, between the seventh and eighth pattern electrodes 13, and between the eighth and ninth pattern electrodes 13, respectively. 6V, 0V, 6V, 0V, 3V, and 6V are generated.
  • FIG. 14 the first and second pattern electrodes 13, the second and third pattern electrodes 13, the third and fourth pattern electrodes 13, the fourth and fifth patterns.
  • 6V, 0V, 6V, 0V, 3V, and 6V are generated.
  • the tenth to twentieth pattern electrodes 13 are connected between the ninth and tenth pattern electrodes 13, between the tenth and eleventh pattern electrodes 13, between the eleventh and twelfth pattern electrodes 13, 13th pattern electrode 13, 13th, 14th pattern electrode 13, 14th, 15th pattern electrode 13, 15th, 16th pattern electrode 13, 16th, 17th pattern electrode 13, 17th, 0V, 6V, 0V, 3V, 6V, 0V, 6V, 0V, 3V, 6V, and 0V between the 18th pattern electrode 13, the 18th and 19th pattern electrodes 13, and the 19th and 20th pattern electrodes 13, respectively.
  • the interelectrode voltage VLC is generated.
  • the first lattice pitch is realized by the combination of the interelectrode voltage VLC of 0V, 3V, and 6V
  • the second lattice pitch is realized by the combination of the interelectrode voltage VLC of 0V and 6V. Since the number of voltages between the first and second electrodes is 3 and 2, respectively, the repetition period of the interelectrode voltage VLC is 5.
  • the electrode application voltage Vpixel is the sum of the number of voltages between the first and second electrodes (interelectrode voltage) in the substrate parallel direction (more specifically, the electrode orthogonal direction). It is generated by the drive circuit 20 so as to be repeated at a period twice as long as the VLC repetition period. Specifically, since the repetition period is 5, the electrode application voltage Vpixel of 0V, 0V, ⁇ 3V, + 3V, + 3V, ⁇ 3V, ⁇ 3V, 0V, + 6V, and + 6V is repeated every 10 pattern electrodes 13. It is.
  • FIG. 16 is a cross-sectional view for explaining an example of the electrode application voltage Vpixel when the first and second inter-electrode voltage numbers are 4 and 3, respectively, in the present embodiment.
  • FIG. 17 is a diagram showing the electrode application voltage Vpixel and the interelectrode voltage VLC for each pattern electrode 13 when the number of first and second interelectrode voltages is 4 and 3, respectively.
  • the number of pattern electrodes 13 is 28 or more, and among the pattern electrodes 13, attention is paid to the first to 28th pattern electrodes 13.
  • the seventeenth to twenty-eighth pattern electrodes 13 are not shown in both FIG. 16 and FIG. 17 for convenience.
  • the electrode application voltages Vpixel of + 6V, + 6V, + 4V, 0V, -6V, -6V, -3V, + 3V, and + 3V are applied to the first to ninth pattern electrodes 13 shown in FIG.
  • 10th to 28th pattern electrodes 13 are + 1V, ⁇ 3V, + 3V, + 3V, 0V, + 6V, + 6V, + 4V, 0V, ⁇ 6V, ⁇ 6V, ⁇ 3V, + 3V, + 3V, + 3V
  • An electrode application voltage Vpixel of + 1V, ⁇ 3V, + 3V, + 3V, and 0V is applied.
  • the tenth to twenty-eighth pattern electrodes 13 are connected between the ninth and tenth pattern electrodes 13, between the tenth and eleventh pattern electrodes 13, between the eleventh and twelfth pattern electrodes 13, 13th pattern electrode 13, 13th, 14th pattern electrode 13, 14th, 15th pattern electrode 13, 15th, 16th pattern electrode 13, 16th, 17th pattern electrode 13, 17th, 18th pattern electrode 13, 18th, 19th pattern electrode 13, 19th, 20th pattern electrode 13, 20th, 21st pattern electrode 13, 21st, 22nd pattern electrode 13, 22nd, Between the 23rd pattern electrodes 13, between the 23rd and 24th pattern electrodes 13, between the 24th and 25th pattern electrodes 13, between the 25th and 26th pattern electrodes 13, and the 26th and 27th pattern electrodes 13 2V, 4V, 6V, 0V, 3V, 6V, 0V, 2V, 4V, 6V, 0V, 3V, 6V, 0V, 2V, 4V, 6V, 0V between the 27
  • the electrode application voltage Vpixel is the sum of the number of voltages between the first and second electrodes (interelectrode voltage) in the substrate parallel direction (more specifically, the electrode orthogonal direction). It is generated by the drive circuit 20 so as to be repeated at a period twice as long as the VLC repetition period. Specifically, since the repetition period is 7, the electrode application voltages Vpixel of + 6V, + 6V, + 4V, 0V, -6V, -6V, -3V, + 3V, + 3V, + 1V, -3V, + 3V, + 3V, and 0V are obtained. Repeated for every 14 pattern electrodes 13.
  • a blazed diffraction grating having two types of grating pitches can be formed.
  • the electrode application voltage Vpixel is a constant period, more specifically, twice the sum of the number of first and second interelectrode voltages (repetition period of the interelectrode voltage VLC). Repeated in a cycle. For this reason, the information amount which shows the electrode application voltage Vpixel of the control signal which should be transmitted to the drive circuit 20 which produces
  • the above-described embodiments can be variously modified and implemented without departing from the spirit of the present invention.
  • at least one of the plurality of pattern electrodes 13 is applied with a reference voltage of 0 V, but a reference voltage of 0 V may not be applied to any of the plurality of pattern electrodes 13.
  • the reference voltage is set to 0 V, but a voltage other than 0 V may be used as the reference voltage.
  • the electrode application voltage Vpixel does not necessarily have to be repeated at twice the repetition period.
  • three types of lattice pitches may be used. Even in this case, the repetition period of the interelectrode voltage VLC is the sum of the number of interelectrode voltages for realizing each kind of lattice pitch.
  • the light polarizing device of the present invention can be used as, for example, a light polarizing element of a naked-eye 3D display that can comfortably enjoy 3D images without glasses.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

　横電界モードを用いて、電極印加電圧の増大を抑制しつつブレーズド型の回折格子を形成可能な光偏向装置を提供する。　光偏向素子（１０）は、一対のガラス基板（１１ａ，１１ｂ）と、一対のガラス基板（１１ａ，１１ｂ）間に挟持された液晶層（１５）と、層間絶縁膜（１２）を介してガラス基板（１１ａ）の液晶層（１５）側の表面上に配設された複数のパターン電極（１３）とを備える。光偏向素子（１０）に電圧を印加する駆動回路は、電極間電圧ＶＬＣを０Ｖ，３Ｖ，６Ｖの順に段階的に変化させるように電極印加電圧Ｖｐｉｘｅｌを生成する。電極印加電圧Ｖｐｉｘｅｌには、正極性電圧および負極正電圧が混在している。

Description

光偏向装置および光偏向素子の駆動方法
　本発明は、光偏向装置に関し、より詳細には、屈折率異方性媒質の屈折率をいわゆる横電界モードで制御する光偏向装置および光偏向素子の駆動方法に関する。
　近年、電気光学効果により屈折率が変化する屈折率異方性媒質である液晶を用いた光偏向素子の開発が進められている。液晶を用いた光偏向素子は一般に「液晶回折素子」と呼ばれる。図１８は、従来の液晶回折素子３０の構成を示す断面図である。液晶回折素子３０は、一対のガラス基板３１ａ，３１ｂと、一対のガラス基板３１ａ，３１ｂ間に挟持された液晶層３３と、ガラス基板３１ａの液晶層３３側の表面上にストライプ状に配設された複数の透明電極（以下「パターン電極」という。）３２ａと、ガラス基板３１ｂの液晶層３３側の表面上に全面に渡って配設された透明電極（以下「共通電極」という。）３２ｂとを備えている。このような液晶回折素子３０は、例えば特許文献１などに開示されている。なお、実際には、ガラス基板３１ａとパターン電極３２ａとの間およびガラス基板３１ｂと共通電極３２ｂとの間には層間絶縁膜が設けられ、パターン電極３２ａ上には配向膜が設けられているが、特許文献１の開示との整合上、図１８では層間絶縁膜および配向膜の図示を省略している。液晶回折素子３０は、一対のガラス基板３１ａ，３１ｂに対して垂直な電界（以下「縦電界」という。）をパターン電極，共通電極３２ａ，３２ｂ間に発生させて、縦電界モードで液晶層３３の屈折率を変化させることにより、入射光の回折角度を制御する。縦電界を発生させる液晶モードは、一般に「縦電界モード」と呼ばれる。
　液晶層３３には、例えばホモジニアス（ねじれのない）分子配列のネマティック液晶または強誘電性液晶などが用いられる。上記縦電界モードとしては、例えばＥＣＢ（Electrically Controlled Birefringence）およびＯＣＢ（Optically Compensated Birefringence）などが挙げられる。液晶回折素子３０は、より詳細には、各パターン電極３２ａおよび共通電極３２ｂに所定の電圧を印加して液晶層３３に空間的な屈折率変調領域を生じさせることにより、回折格子を形成する。液晶回折素子３０が形成する回折格子としては、矩形型、正弦型、およびブレーズド型などが挙げられる。ブレーズド型の回折格子では、屈折率が段階的且つ周期的に変化する。なお、ブレーズド型は、「ブレーズ型」または「のこぎり歯型」とも呼ばれる。
　図１９は、図１８に示す液晶回折素子３０においてブレーズド型の回折格子を形成する際の電極間電圧と回折格子パターンとの関係を説明するための断面図である。なお、「電極間電圧」は、縦電界モードではパターン電極と共通電極との間の電圧のことを意味し、後述の横電界モードでは隣接するパターン電極間の電圧を意味する。以下では、各断面図の左からＸ番目（Ｘは１以上の整数）のパターン電極のことを便宜上「第Ｘパターン電極」という。液晶回折素子においてブレーズド型の回折格子を形成する場合は一般に、格子ピッチが電極ピッチのＮ倍に設定される（Ｎは２以上の整数）。
　図１９に示すように、共通電極３２ｂには０Ｖの電圧が印加されている。このとき、第１～第６パターン電極３２ａにそれぞれ０Ｖ，５Ｖ，０Ｖ，５Ｖ，０Ｖ，５Ｖの電圧が印加されると、第１～第６パターン電極３２ａと共通電極３２ｂとの間にそれぞれ０Ｖ，５Ｖ，０Ｖ，５Ｖ，０Ｖ，５Ｖの電極間電圧が生じ、当該電極間電圧に応じた位相変調量（屈折率）が得られる。このようにして、格子ピッチが電極ピッチの２倍（Ｎ＝２）であるブレーズド型の回折格子が形成される。同様に、第１～第６パターン電極３２ａにそれぞれ０Ｖ，２．５Ｖ，５Ｖ，０Ｖ，２．５Ｖ，５Ｖの電圧が印加されると、第１～第６パターン電極３２ａと共通電極３２ｂとの間にそれぞれ０Ｖ，２．５Ｖ，５Ｖ，０Ｖ，２．５Ｖ，５Ｖの電極間電圧が生じ、当該電極間電圧に応じた位相変調量（屈折率）が得られる。このようにして、格子ピッチが電極ピッチの３倍（Ｎ＝３）であるブレーズド型の回折格子が形成される。なお、Ｎは、電極ピッチに対する格子ピッチのサイズを表すと共に、当該格子ピッチを実現するための電極間電圧の組み合わせを構成する電極間電圧の数（以下「電極間電圧数」という。）をも表す。また、Ｎは、格子ピッチが１種類である場合は、１本のパターン電極３２ａを単位とする電極間電圧の繰り返し周期（以下、単に「電極間電圧の繰り返し周期」という。）をも表す。
　ところで、液晶モードとして、縦電界モードの他に、一対のガラス基板に対して平行な電界（以下「横電界」という。）を隣接するパターン電極間に発生させることにより液晶層の屈折率を変化させるモードが知られている。横電界を発生させる液晶モードは、一般に「横電界モード」と呼ばれる。横電界モードとしては、ＩＰＳ（In-Plane Switching）が挙げられる。従来、縦電界モードでは液晶の応答速度がセルギャップに依存し、横電界モードでは液晶の応答速度が電極ピッチに依存することが知られている。横電界モードでは、電極ピッチを十分に小さくすることが可能であるので、縦電界モードに比べて液晶の応答速度の高速化を図ることができる。
　図２０は、横電界モードで駆動される従来の液晶回折素子４０の構成を示す断面図である。液晶回折素子４０は、一対のガラス基板４１ａ，４１ｂと、一対のガラス基板４１ａ，４１ｂ間に挟持された液晶層４５と、ガラス基板４１ａの液晶層４５側の表面上に設けられた層間絶縁膜４２と、層間絶縁膜４２を介してガラス基板４１ａの液晶層４５側の表面上にストライプ状に配設された複数のパターン電極４３とを備えている。複数のパターン電極４３上には配向膜４４が設けられている。横電界モードで駆動される液晶回折素子４０は、縦電界モードで駆動される液晶回折素子３０と異なり共通電極３２ｂを備えていない。液晶回折素子４０は、一対のガラス基板３１ａ，３１ｂの平行方向の電界である横電界を隣接するパターン電極４３間に発生させて液晶層４５の屈折率を変化させることにより、入射光の回折角度を制御する。液晶回折素子４０は、より詳細には、各パターン電極４３に所定の電圧を印加して液晶層４５に空間的な屈折率変調領域を生じさせることにより、回折格子を形成する。横電界モードで駆動される液晶回折素子４０は、例えば特許文献２などに開示されている。
　図２１は、図２０に示す液晶回折素子４０においてブレーズド型の回折格子を形成するための従来の電極印加電圧（パターン電極４３への印加電圧をいう。）について説明するための図である。図２１において、｜ＶＬＣ｜は電極間電圧の絶対値を表し、Ｖｐｉｘｅｌは電極印加電圧を表す。なお、本明細書の説明中では、電極間電圧の絶対値を｜ＶＬＣ｜ではなくＶＬＣで表す。図２１の左側から順に０Ｖ，１Ｖ，２Ｖ，３Ｖ，０Ｖ，１Ｖ，２Ｖ，３Ｖの電極間電圧ＶＬＣが生じ、当該電極間電圧に応じた位相変調量（屈折率）が得られる。より詳細には、第１，第２パターン電極４３ａ間、第２，第３パターン電極４３ａ間、第３，第４パターン電極４３ａ間、第４，第５パターン電極４３ａ間、第５，第６パターン電極４３ａ間、第６，第７パターン電極４３ａ間、第７，第８パターン電極４３ａ間、および第８，第９パターン電極４３ａ間にそれぞれ０Ｖ，１Ｖ，２Ｖ，３Ｖ，０Ｖ，１Ｖ，２Ｖ，３Ｖの電極間電圧ＶＬＣが生じる。このようにして、格子ピッチが電極ピッチの４倍（Ｎ＝４）であるブレーズド型の回折格子が形成される。
日本の特開２００３－２３３０９４号公報 日本の特開２００９－６９２９７号公報
　ところで、横電界モードで駆動される従来の液晶回折素子４０では、図２１に示すようなブレーズド型の回折格子を形成するために、各パターン電極４３ａに印加すべき電極印加電圧Ｖｐｉｘｅｌを段階的に変化させる必要がある（特許文献２における実施例１の説明を参照）。図２１に示す例では、第１～第９パターン電極４３ａにそれぞれ０Ｖ，０Ｖ，＋１Ｖ，＋３Ｖ，＋６Ｖ，＋６Ｖ，＋７Ｖ，＋９Ｖ，＋１２Ｖの電極印加電圧Ｖｐｉｘｅｌを印加する必要がある。このように、０Ｖ，１Ｖ，２Ｖ，３Ｖの電極間電圧ＶＬＣの繰り返し周期毎に電極印加電圧Ｖｐｉｘｅｌが増大する。
　そこで、本発明は、横電界モードを用いて、電極印加電圧の増大を抑制しつつブレーズド型の回折格子を形成可能な光偏向装置および光偏向素子の駆動方法を提供することを目的とする。
　本発明の第１の局面は、光偏向素子と、前記光偏向素子を駆動する駆動回路とを備える光偏向装置であって、
　前記光偏向素子は、
　　一対の透明基板と、
　　前記一対の透明基板間に挟持され、電気光学効果により屈折率が変化する屈折率異方性媒質と、
　　前記一対の透明基板の平行方向に電界を発生させるための複数の透明電極とを含み、
　前記駆動回路は、前記複数の透明電極のいずれか１以上の透明電極に基準となる電圧よりも大きい正極性電圧を印加すると共に、前記正極性電圧が印加されない、前記複数の透明電極のいずれか１以上の透明電極に前記基準となる電圧よりも小さい負極性電圧を印加することにより、隣接する透明電極間に生じる電極間電圧を段階的且つ周期的に変化させることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記駆動回路は、前記電極間電圧の１種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧を生成することを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　前記駆動回路は、前記複数の透明電極のそれぞれに印加すべき電圧を、前記１種類の組み合わせを構成する電極間電圧の数の２倍の周期で繰り返すことを特徴とする。
　本発明の第４の局面は、本発明の第１の局面において、
　前記駆動回路は、前記電極間電圧の複数種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧を生成することを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　前記駆動回路は、前記複数の透明電極のそれぞれに印加すべき電圧を、前記平行方向において前記複数種類の組み合わせのそれぞれを構成する電極間電圧の数の和の２倍の周期で繰り返すことを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　前記駆動回路は、前記複数の透明電極の一部の互いに隣接する２本の透明電極に、互いに同じ正極性電圧または互いに同じ負極性電圧を印加することを特徴とする。
　本発明の第７の局面は、本発明の第１の局面において、
　前記駆動回路は、前記正極性電圧および前記負極性電圧のいずれもが印加されない透明電極に前記基準となる電圧を印加することを特徴とする。
　本発明の第８の局面は、一対の透明基板と、前記一対の透明基板間に挟持され、電気光学効果により屈折率が変化する屈折率異方性媒質と、前記一対の透明基板の平行方向に電界を発生させるための複数の透明電極とを備える光偏向素子の駆動方法であって、
　前記複数の透明電極のいずれか１以上の透明電極に基準となる電圧よりも大きい正極性電圧を印加すると共に、前記正極性電圧が印加されない、前記複数の透明電極のいずれか１以上の透明電極に前記基準となる電圧よりも小さい負極性電圧を印加することにより、隣接する透明電極間に生じる電極間電圧を段階的且つ周期的に変化させる電圧印加ステップを備えることを特徴とする。
　本発明の第９の局面は、本発明の第８の局面において、
　前記電圧印加ステップでは、前記電極間電圧の１種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧が生成されることを特徴とする。
　本発明の第１０の局面は、本発明の第９の局面において、
　前記電圧印加ステップでは、前記複数の透明電極のそれぞれに印加すべき電圧が、前記平行方向において前記１種類の組み合わせを構成する電極間電圧の数の２倍の周期で繰り返されることを特徴とする。
　本発明の第１１の局面は、本発明の第８の局面において、
　前記電圧印加ステップでは、前記電極間電圧の複数種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧が生成されることを特徴とする。
　本発明の第１２の局面は、本発明の第１１の局面において、
　前記電圧印加ステップでは、前記複数の透明電極のそれぞれに印加すべき電圧が、前記平行方向において前記複数種類の組み合わせのそれぞれを構成する電極間電圧の数の和の２倍の周期で繰り返されることを特徴とする。
　本発明の第１３の局面は、本発明の第８の局面において、
　前記電圧印加ステップでは、前記複数の透明電極の一部の互いに隣接する２本の透明電極に、互いに同じ正極性電圧または互いに同じ負極性電圧が印加されることを特徴とする。
　本発明の第１４の局面は、本発明の第８の局面において、
　前記電圧印加ステップでは、前記正極性電圧および前記負極性電圧のいずれもが印加されない透明電極に前記基準となる電圧が印加されることを特徴とする。
　本発明の第１の局面によれば、複数の透明電極（上述のパターン電極に相当する。）に印加すべき電圧である電極印加電圧に正極性電圧および負極正電圧を混在させて複数の透明電極によって横電界を生じさせることにより、屈折率異方性媒質の屈折率が透明基板の平行方向において段階的且つ周期的に変化してブレーズド型の回折格子が形成される。このようにして、電極印加電圧に正極性電圧および負極正電圧を混在させることにより、横電界モードを用いてブレーズド型の回折格子を形成する際の電極印加電圧の増大を抑制することができる。
　本発明の第２の局面によれば、電極間電圧の１種類の組み合わせに基づいて電極間電圧が段階的に変化するので、格子ピッチが１種類であるブレーズド型の回折格子を形成することができる。
　本発明の第３の局面または第５の局面によれば、電極印加電圧が一定周期で繰り返される。このため、電極印加電圧を生成する駆動回路に送信すべき信号の電極印加電圧を示す情報量が削減される。これにより、駆動回路に送信すべき信号の送信時間が短縮されるので、光偏向素子の駆動を高速化することができる。
　本発明の第４の局面によれば、電極間電圧の複数種類の組み合わせに基づいて電極間電圧が段階的に変化するので、格子ピッチが複数種類であるブレーズド型の回折格子を形成することができる。
　本発明の第６の局面によれば、隣接する２本の透明電極に互いに同じ電極印加電圧が印加されることにより、０Ｖの電極間電圧を発生させることができる。
　本発明の第７の局面によれば、電極印加電圧に基準となる電圧を含めて、本発明の第１の局面と同様の効果を奏することができる。
　本発明の第８の局面から第１４の局面によれば、光偏向素子の駆動方法において、本発明の第１の局面から第７の局面までとそれぞれ同様の効果を奏することができる。
本発明の第１の実施形態に係る光偏向装置の構成を示すブロック図である。 図１に示す液晶回折素子の構成を示す断面図である。 図２に示すパターン電極のレイアウトを説明するための平面図である。 電極ピッチと回折角度との関係を示す図である。 図２に示す液晶回折素子において従来の電極印加電圧でブレーズド型の回折格子を形成する場合について説明するための断面図である。 図２に示す液晶回折素子において従来の電極印加電圧でブレーズド型の回折格子を形成する場合の、各パターン電極に対する電極印加電圧および当該電極印加電圧によって生じる電極間電圧を示す図である。 上記第１の実施形態における電極印加電圧の一例について説明するための断面図である。 上記第１の実施形態における各パターン電極に対する電極印加電圧の一例および当該電極印加電圧によって生じる電極間電圧を示す図である。 上記第１の実施形態における電極印加電圧の他の例について説明するための断面図である。 本発明の第２の実施形態において、電極間電圧数を３とする場合の電極印加電圧の一例について説明するための断面図である。 上記第２の実施形態において、電極間電圧数を３とする場合の各パターン電極に対する電極印加電圧および電極間電圧を示す図である。 本発明の第２の実施形態において、電極間電圧数を４とする場合の電極印加電圧の一例について説明するための断面図である。 上記第２の実施形態において、電極間電圧数を４とする場合の各パターン電極に対する電極印加電圧および電極間電圧を示す図である。 本発明の第３の実施形態において、第１，第２電極間電圧数をそれぞれ３，２とする場合の電極印加電圧の一例について説明するための断面図である。 上記第３の実施形態において、第１，第２電極間電圧数をそれぞれ３，２とする場合の各透明電極に対する電極印加電圧および電極間電圧を示す図である。 上記第３の実施形態において、第１，第２電極間電圧数をそれぞれ４，３とする場合の電極印加電圧の一例について説明するための断面図である。 上記第３の実施形態において、第１，第２電極間電圧数をそれぞれ４，３とする場合の各透明電極に対する電極印加電圧および電極間電圧を示す断面図である。 縦電界モードで駆動される従来の液晶回折素子の構成を示す断面図である。 図１８に示す液晶回折素子においてブレーズド型の回折格子を形成する際の電極間電圧と回折格子パターンとの関係を説明するための断面図である。 横電界モードで駆動される従来の液晶回折素子の構成を示す断面図である。 図２０に示す液晶回折素子における、従来の電極印加電圧について説明するための断面図である。 特許文献１に開示された液晶回折素子におけるパターン電極のレイアウトを説明するための平面図である。
　以下、添付図面を参照しながら、本発明の第１～第３の実施形態について説明する。以下の各実施形態では、屈折率異方性媒質として液晶（液晶層）を採用するものとして説明するが、本発明はこれに限定されるものではない。液晶に代えて、電気光学効果によって屈折率が変化する他の屈折率異方性媒質を採用してもよい。また、以下の各実施形態では、透明基板としてガラス基板を採用するものとして説明するが、本発明はこれに限定されるものではない。
　＜１．第１の実施形態＞
　＜１．１　光偏向装置＞
　図１は、本発明の第１の実施形態に係る光偏向装置１００の構成を示すブロック図である。光偏向装置１００は、液晶を用いた光偏向素子である液晶回折素子１０および駆動回路２０を備えている。液晶回折素子１０は回折格子を形成する。駆動回路２０は、液晶回折素子１０が備える後述のパターン電極１３に電極印加電圧Ｖｐｉｘｅｌを印加する。なお、駆動回路２０は、図示しない外部の制御回路から電極印加電圧Ｖｐｉｘｅｌを示す信号（以下「制御信号」という。）を受信し、当該制御信号に基づいて電極印加電圧Ｖｐｉｘｅｌを生成する。
　＜１．２　液晶回折素子＞
　図２は、図１に示す液晶回折素子１０の構成を示す断面図である。液晶回折素子１０は、横電界モードで駆動され、後述のパターン電極１３の配置を除き、図２０に示す従来の液晶回折素子４０と基本的に同様の構成である。液晶回折素子１０は、一対のガラス基板１１ａ，１１ｂと、一対のガラス基板１１ａ，１１ｂ間に挟持された液晶層１５と、ガラス基板１１ｂの液晶層１５側の表面上に設けられた層間絶縁膜１２と、層間絶縁膜１２を介してガラス基板１１ａの液晶層１５側の表面上に配設された複数のパターン電極１３とを備えている。複数のパターン電極１３上には配向膜１４が設けられている。図２では、便宜上９本のパターン電極１３のみを図示しているが、本実施形態におけるパターン電極１３の本数は電極間電圧数＋１以上であれば良い。なお、液晶回折素子１０は横電界モードで駆動されるので、共通電極（ガラス基板１１ｂ側の透明電極）を備えていない。液晶層１５には、例えばホモジニアス分子配列のネマティック液晶または強誘電性液晶などが用いられる。横電界モードとしてはＩＰＳが挙げられる。パターン電極１３は、金属酸化物により形成されている。金属酸化物としては、例えばＩＴＯ（Indium Tin Oxide：酸化インジウムスズ）およびＩＺＯ（Indium Zinc Oxide：酸化インジウム亜鉛）などが挙げられる。
　図３は、図２に示すパターン電極１３のレイアウトを説明するための平面図である。複数のパターン電極１３は、層間絶縁膜１２を介してガラス基板１１ａの液晶層１５側の表面上にストライプ状に配設され、駆動回路２０に接続された複数の配線電極２１にそれぞれ接続されている。駆動回路２０は、複数の配線電極２１を介して複数のパターン電極１３にそれぞれ電極印加電圧Ｖｐｉｘｅｌを印加する。駆動回路２０が複数のパターン電極１３のそれぞれに電極印加電圧Ｖｐｉｘｅｌを印加する動作は、電圧印加ステップに相当する。
　以下では、一対のガラス基板１１ａ，１１ｂの平行方向のことを「基板平行方向」といい、基板平行方向且つ複数のパターン電極１３の延伸方向に直交する方向のことを「電極直交方向」という。複数のパターン電極１３は、基板平行方向に、より詳細には電極直交方向に並んでいる。
　液晶回折素子１０は、各パターン電極１３に印加される電極印加電圧Ｖｐｉｘｅｌに応じて液晶層１５に空間的な屈折率変調領域を生じさせることにより、回折格子を形成する。本実施形態および後述の各実施形態では、液晶回折素子１０はブレーズド型の回折格子を形成する。より詳細には、駆動回路２０によって、電極印加電圧Ｖｐｉｘｅｌをパターン電極１３毎に独立に制御して格子ピッチ（電極ピッチのＮ倍）を設定することにより、次式（１）に示されるように所望の回折角度（偏向角度ともいう。）θを得ることができる。
　θ = sin-1(λ/p-sinφ) …（１）
ここで、λは入射光の波長を表し、ｐは格子ピッチを表し、φは入射光の入射角度を表す。以下では、便宜上φ＝０とし、回折角度θは次式（２）で与えられるものとする。
　θ = sin-1(λ/p) …（２）
式（２）から、格子ピッチｐが小さくなるほど回折角度θが大きくなることがわかる。
　図４は、電極ピッチと回折角度との関係を示す図である。ここでは、格子ピッチを電極ピッチの２倍に設定している（Ｎ＝２）。図４に示すように、例えば回折角度を１５°以上に設定するためには、Ｎ＝２の場合には電極ピッチを約１．０μｍに、Ｎ＝３以上であれば電極ピッチを約１．０μｍよりも小さく設定する必要がある。
　＜１．３　従来の電極印加電圧＞
　図５は、図２に示す液晶回折素子１０において従来の電極印加電圧Ｖｐｉｘｅｌでブレーズド型の回折格子を形成する場合について説明するための断面図である。図６は、図２に示す液晶回折素子１０において従来の電極印加電圧Ｖｐｉｘｅｌでブレーズド型の回折格子を形成する場合の、各パターン電極１３に対する電極印加電圧Ｖｐｉｘｅｌおよび当該電極印加電圧Ｖｐｉｘｅｌによって生じる電極間電圧ＶＬＣを示す図である。図６は、より詳細には、第Ｘパターン電極（ここでは、Ｘ＝１～１４）に印加される電極印加電圧Ｖｐｉｘｅｌの値と、第Ｘ，第Ｘ＋１パターン電極１３間に生じる電極間電圧ＶＬＣの値とを示す図である。なお、図５では、便宜上第１～第９パターン電極１３のみを図示している。
　図５および図６に示すように、電極間電圧数および電極間電圧ＶＬＣの繰り返し周期は３である。より詳細には、０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣが３本のパターン電極１３毎に繰り返されることにより、格子ピッチが電極ピッチの３倍（Ｎ＝３）であるブレーズド型の回折格子が形成される。図５に示す第１～第９パターン電極１３に関しては、第１，第２パターン電極１３間、第２，第３パターン電極１３間、第３，第４パターン電極１３間、第４，第５パターン電極１３間、第５，第６パターン電極１３間、第６，第７パターン電極１３間、第７，第８パターン電極１３間、第８，第９パターン電極１３間にそれぞれ０Ｖ，３Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖ，３Ｖの電極間電圧ＶＬＣが生じる。図５では不図示の第１０～第１４パターン電極１３に関しては、第９，第１０パターン電極１３間、第１０，第１１パターン電極１３間、第１１，第１２パターン電極１３間、第１２，第１３パターン電極１３間、第１３，第１４パターン電極１３間にそれぞれ６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖの電極間電圧ＶＬＣが生じる。
　ところで、従来は、各電極印加電圧Ｖｐｉｘｅｌの基準となる電圧（以下「基準電圧」という。）である０Ｖの電圧、および基準電圧よりも大きい正極性電圧のみが電極印加電圧Ｖｐｉｘｅｌとして用いられるので、電極間電圧ＶＬＣの繰り返し周期毎に電極間電圧ＶＬＣが増大する。図５に示す第１～第９パターン電極１３にはそれぞれ、０Ｖ，０Ｖ，＋３Ｖ，＋９Ｖ，＋９Ｖ，＋１２Ｖ，＋１８Ｖ，＋１８Ｖ，＋２１Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。なお、図５では不図示の第１０～第１４パターン電極１３にはそれぞれ、＋２７Ｖ，＋２７Ｖ，＋３０Ｖ，＋３６Ｖ，＋３６Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される（図６を参照）。
　＜１．４　本実施形態における電極印加電圧＞
　図７は、本実施形態における電極印加電圧Ｖｐｉｘｅｌの一例について説明するための断面図である。図８は、本実施形態における各パターン電極１３に対する電極印加電圧Ｖｐｉｘｅｌの一例および当該電極印加電圧Ｖｐｉｘｅｌによって生じる電極間電圧ＶＬＣを示す図である。本実施形態では、上述の基準電圧および正極性電圧に加えて、基準電圧よりも小さい負極性電圧が電極印加電圧Ｖｐｉｘｅｌとして用いられる。すなわち、複数のパターン電極１３のいずれか１以上のパターン電極１３に正極性電圧が印加され、正極性電圧が印加されない複数のパターン電極１３のいずれか１以上のパターン電極１３に負極性電圧が印加され、正極性電圧および負極性電圧のいずれもが印加されないパターン電極１３に基準電圧が印加される。
　図７に示す第１～第９パターン電極１３にはそれぞれ、０Ｖ，０Ｖ，＋３Ｖ，－３Ｖ，－３Ｖ，－３Ｖ，０Ｖ，＋６Ｖ，＋６Ｖ，＋３Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。なお、図７では不図示の第１０～第１４パターン電極１３にはそれぞれ、－３Ｖ，－３Ｖ，０Ｖ，＋６Ｖ，＋６Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される（図８を参照）。第１～第１４パターン電極１３のうち、互いに隣接する第１，第２パターン電極１３には互いに同じ０Ｖの基準電圧が印加され、互いに隣接する第４，５パターン電極１３には互いに同じ－３Ｖの負極性電圧が印加され、互いに隣接する第７，８パターン電極１３には互いに同じ＋６Ｖの正極性電圧が印加され、互いに隣接する第１０，第１１パターン電極１３には互いに同じ－３Ｖの負極性電圧が印加され、互いに隣接する第１３，第１４パターン電極１３には互いに同じ＋６Ｖの正極性電圧が印加される。このため、０Ｖの電極間電圧ＶＬＣが生じる。
　図７に示す第１～第９パターン電極１３に関しては、第１，第２パターン電極１３間、第２，第３パターン電極１３間、第３，第４パターン電極１３間、第４，第５パターン電極１３間、第５，第６パターン電極１３間、第６，第７パターン電極１３間、第７，第８パターン電極１３間、第８，第９パターン電極１３間にそれぞれ０Ｖ，３Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖ，３Ｖの電極間電圧ＶＬＣが生じる。図７では不図示の第１０～第１４パターン電極１３に関しては、第９，第１０パターン電極１３間、第１０，第１１パターン電極１３間、第１１，第１２パターン電極１３間、第１２，第１３パターン電極１３間、第１３，第１４パターン電極１３間にそれぞれ６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖの電極間電圧ＶＬＣが生じる。このため、図５および図６に示す例と同様に電極間電圧数および電極間電圧ＶＬＣの繰り返し周期が３となる、すなわち、０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣが３本のパターン電極１３毎に繰り返されることにより、格子ピッチが電極ピッチの３倍（Ｎ＝３）であるブレーズド型の回折格子が形成される。
　以上のように、図７および図８に示す例では、０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣにより構成される組み合わせ、すなわち電極間電圧ＶＬＣの１種類の組み合わせに基づいて電極直交方向において電極間電圧ＶＬＣを０Ｖ，３Ｖ，６Ｖの順に段階的に変化させるように、駆動回路２０において電極印加電圧Ｖｐｉｘｅｌが設定される。
　図９は、本実施形態における電極印加電圧Ｖｐｉｘｅｌの他の例について説明するための断面図である。図９に示す第１～第９パターン電極１３にはそれぞれ、０Ｖ，０Ｖ，＋１Ｖ，－１Ｖ，＋２Ｖ，＋２Ｖ，＋１Ｖ，－１Ｖ，＋２Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。第１～第９パターン電極１３のうち、互いに隣接する第１，第２パターン電極１３には互いに同じ０Ｖの基準電圧が印加され、互いに隣接する第５，第６パターン電極１３には互いに同じ＋２Ｖの正極性電圧が印加される。このため、図７および図８に示す例と同様に０Ｖの電極間電圧ＶＬＣが生じる。
　第１，第２パターン電極１３間、第２，第３パターン電極１３間、第３，第４パターン電極１３間、第４，第５パターン電極１３間、第５，第６パターン電極１３間、第６，第７パターン電極１３間、第７，第８パターン電極１３間、第８，第９パターン電極１３間にはそれぞれ０Ｖ，１Ｖ，２Ｖ，３Ｖ，０Ｖ，１Ｖ，２Ｖ，３Ｖの電極間電圧ＶＬＣが生じる。このため、電極間電圧数および電極間電圧ＶＬＣの繰り返し周期が４となる。すなわち、０Ｖ，１Ｖ，２Ｖ，３Ｖの電極間電圧ＶＬＣが４本のパターン電極１３毎に繰り返されることにより、格子ピッチが電極ピッチの４倍（Ｎ＝４）であるブレーズド型の回折格子が形成される。
　以上のようにして、図９に示す例では、０Ｖ，１Ｖ，２Ｖ，３Ｖの電極間電圧ＶＬＣにより構成される組み合わせ、すなわち電極間電圧ＶＬＣの１種類の組み合わせに基づいて電極直交方向において電極間電圧ＶＬＣを０Ｖ，１Ｖ，２Ｖ，３Ｖの順に段階的に変化させるように、駆動回路２０において電極印加電圧Ｖｐｉｘｅｌが設定される。
　なお、特許文献１に開示された液晶回折素子３０では、隣接するパターン電極３２ａが高抵抗配線３４を介して互いに接続され、両端に位置する２本のパターン電極３２ａにそれぞれ引き出し電極線３５ａ，３５ｂを介して低電圧および高電圧が印加されることにより、各パターン電極３２ａに印加すべき電極印加電圧Ｖｐｉｘｅｌが段階的に変化する（図２２を参照）。このため、例えば特許文献１に開示された液晶回折素子３０において横電界モードを採用した場合は、本実施形態と異なり、電極印加電圧Ｖｐｉｘｅｌとして正極性電圧および負極性電圧の双方を同時に用いることができない。
　＜１．５　効果＞
　本実施形態によれば、電極印加電圧Ｖｐｉｘｅｌに正極性電圧および負極正電圧を混在させて複数のパターン電極１３によって横電界を生じさせることにより、液晶層１５の屈折率が基板平行方向（より詳細には電極直交方向）において段階的且つ周期的に変化してブレーズド型の回折格子が形成される。このようにして、電極印加電圧Ｖｐｉｘｅｌに正極性電圧および負極正電圧を混在させることにより、横電界モードを用いてブレーズド型の回折格子を形成する際の電極印加電圧Ｖｐｉｘｅｌの増大を抑制することができる。
　また、本実施形態によれば、電極間電圧ＶＬＣの１種類の組み合わせに基づいて電極間電圧ＶＬＣが段階的に変化するので、格子ピッチが１種類であるブレーズド型の回折格子を形成することができる。
　＜２．第２の実施形態＞
　＜２．１　電極印加電圧＞
　図１０は、本発明の第２の実施形態において電極間電圧数を３とする場合の電極印加電圧Ｖｐｉｘｅｌの一例について説明するための断面図である。図１１は、本実施形態において電極間電圧ＶＬＣの電極間電圧数を３とする場合の各パターン電極１３に対する電極印加電圧Ｖｐｉｘｅｌおよび電極間電圧ＶＬＣを示す図である。本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。図１０および図１１に示す例では、電極間電圧ＶＬＣが図５および図６に示す例と同様である一方で、電極印加電圧Ｖｐｉｘｅｌが図５および図６に示す例と異なる。具体的には、図１０に示す第１～第９パターン電極１３にはそれぞれ、＋６Ｖ，＋６Ｖ，＋３Ｖ，－３Ｖ，－３Ｖ，０Ｖ，＋６Ｖ，＋６Ｖ，＋３Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。なお、図１０では不図示の第１０～第１４パターン電極１３にはそれぞれ、－３Ｖ，－３Ｖ，０Ｖ，＋６Ｖ，＋６Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。
　図１０に示す第１～第９パターン電極１３に関しては、第１，第２パターン電極１３間、第２，第３パターン電極１３間、第３，第４パターン電極１３間、第４，第５パターン電極１３間、第５，第６パターン電極１３間、第６，第７パターン電極１３間、第７，第８パターン電極１３間、第８，第９パターン電極１３間にそれぞれ０Ｖ，３Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖ，３Ｖの電極間電圧ＶＬＣが生じる。図１０では不図示の第１０～第１４パターン電極１３に関しては、第９，第１０パターン電極１３間、第１０，第１１パターン電極１３間、第１１，第１２パターン電極１３間、第１２，第１３パターン電極１３間、第１３，第１４パターン電極１３間にそれぞれ６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖの電極間電圧ＶＬＣが生じる。このため、電極間電圧数および電極間電圧ＶＬＣの繰り返し周期が３となる、すなわち、０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣが３本のパターン電極１３毎に繰り返されることにより、格子ピッチが電極ピッチの３倍（Ｎ＝３）であるブレーズド型の回折格子が形成される。
　以上のように、図１０および図１１に示す例では、電極印加電圧Ｖｐｉｘｅｌは、基板平行方向（より詳細には電極直交方向）において、電極間電圧数（電極間電圧ＶＬＣの繰り返し周期）の２倍の周期で繰り返されるように、駆動回路２０により生成される。具体的には、図１０および図１１に示す例では繰り返し周期が３であるので、＋６Ｖ，＋６Ｖ，＋３Ｖ，－３Ｖ，－３Ｖ，０Ｖの電極印加電圧Ｖｐｉｘｅｌが６本のパターン電極１３毎に繰り返される。
　図１２は、本実施形態において電極間電圧数を４とする場合の電極印加電圧Ｖｐｉｘｅｌの一例について説明するための断面図である。図１３は、本実施形態において電極間電圧数を４とする場合の各パターン電極１３に対する電極印加電圧Ｖｐｉｘｅｌおよび電極間電圧ＶＬＣを示す図である。上記第１の実施形態ではパターン電極１３の本数を１４としているが、図１２および図１３に示す例ではパターン電極１３の本数が１８であるものとして説明する。図１２に示す第１～第９パターン電極１３にはそれぞれ、＋６Ｖ，＋６Ｖ，＋４Ｖ，０Ｖ，－６Ｖ，－６Ｖ，－４Ｖ，０Ｖ，＋６Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。図１２では不図示の第１０～第１８パターン電極１３にはそれぞれ、＋６Ｖ，＋４Ｖ，０Ｖ，－６Ｖ，－６Ｖ，－４Ｖ，０Ｖ，＋６Ｖ，＋６Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。
　図１２に示す第１～第９パターン電極１３に関しては、第１，第２パターン電極１３間、第２，第３パターン電極１３間、第３，第４パターン電極１３間、第４，第５パターン電極１３間、第５，第６パターン電極１３間、第６，第７パターン電極１３間、第７，第８パターン電極１３間、第８，第９パターン電極１３間にそれぞれ０Ｖ，２Ｖ，４Ｖ，６Ｖ，０Ｖ，２Ｖ，４Ｖ，６Ｖの電極間電圧ＶＬＣが生じる。図１２では不図示の第１０～第１８パターン電極１３に関しては、第９，第１０パターン電極１３間、第１０，第１１パターン電極１３間、第１１，第１２パターン電極１３間、第１２，第１３パターン電極１３間、第１３，第１４パターン電極１３間、第１４，第１５パターン電極１３間、第１５，第１６パターン電極１３間、第１６，第１７パターン電極１３間、第１７，第１８パターン電極１３間にそれぞれ０Ｖ，２Ｖ，４Ｖ，６Ｖ，０Ｖ，２Ｖ，４Ｖ，６Ｖ，０Ｖの電極間電圧ＶＬＣが生じる。このため、電極間電圧数および電極間電圧ＶＬＣの繰り返し周期が４となる、すなわち、０Ｖ，２Ｖ，４Ｖ，６Ｖの電極間電圧ＶＬＣが４本のパターン電極１３毎に繰り返されることにより、格子ピッチが電極ピッチの４倍（Ｎ＝４）であるブレーズド型の回折格子が形成される。
　以上のように、図１２および図１３に示す例では、電極印加電圧Ｖｐｉｘｅｌは、基板平行方向（より詳細には電極直交方向）において、電極間電圧数（電極間電圧ＶＬＣの繰り返し周期）の２倍の周期で繰り返されるように、駆動回路２０により生成される。具体的には、図１２および図１３に示す例では繰り返し周期が４であるので、＋６Ｖ，＋６Ｖ，＋４Ｖ，０Ｖ，－６Ｖ，－６Ｖ，－４Ｖ，０Ｖの電極印加電圧Ｖｐｉｘｅｌが８本のパターン電極１３毎に繰り返される。
　＜２．２　効果＞
　本実施形態によれば、電極印加電圧Ｖｐｉｘｅｌが一定周期で、より詳細には電極間電圧数（繰り返し周期）の２倍の周期で繰り返される。このため、電極印加電圧Ｖｐｉｘｅｌを生成する駆動回路２０に送信すべき制御信号の、電極印加電圧Ｖｐｉｘｅｌを示す情報量が削減される。これにより、制御信号の送信時間が短縮されるので、液晶回折素子１０の駆動を高速化することができる。
　＜３．第３の実施形態＞
　＜３．１　電極印加電圧＞
　上記第１，第２の実施形態ではブレーズド型の回折格子の格子ピッチが１種類であるが、本発明の第３の実施形態ではブレーズド型の回折格子の格子ピッチが２種類である。以下では、２種類の格子ピッチのことをそれぞれ第１，第２格子ピッチという。第１，第２格子ピッチを実現するための電極間電圧数は互いに異なる。以下では、第１，第２格子ピッチを実現するための電極間電圧数のことをそれぞれ「第１，第２電極間電圧数」という。第１，第２格子ピッチは、例えば電極直交方向で順に繰り返される。このとき、電極間電圧ＶＬＣの繰り返し周期は、第１，第２電極間電圧数の和となる。
　図１４は、本実施形態において第１，第２電極間電圧数をそれぞれ３，２とする場合の電極印加電圧Ｖｐｉｘｅｌの一例について説明するための断面図である。図１５は、本実施形態において第１，第２電極間電圧数をそれぞれ３，２とする場合の各パターン電極１３に対する電極印加電圧Ｖｐｉｘｅｌおよび電極間電圧ＶＬＣを示す図である。本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。図１４および図１５に示す例では、パターン電極１３の本数が２０以上であるとし、且つ、それらのパターン電極１３のうち第１～第２０パターン電極１３に着目して説明する。ただし、第１６～第２０パターン電極１３については、便宜上図１４および図１５の双方で図示していない。
　図１４に示す第１～第９パターン電極１３にはそれぞれ、０Ｖ，０Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，－３Ｖ，－３Ｖ，０Ｖ，＋６Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。図１４では不図示の第１０～第２０パターン電極１３にはそれぞれ、＋６Ｖ，０Ｖ，０Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，－３Ｖ，－３Ｖ，０Ｖ，＋６Ｖ，＋６Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。
　図１４に示す第１～第９パターン電極１３に関しては、第１，第２パターン電極１３間、第２，第３パターン電極１３間、第３，第４パターン電極１３間、第４，第５パターン電極１３間、第５，第６パターン電極１３間、第６，第７パターン電極１３間、第７，第８パターン電極１３間、第８，第９パターン電極１３間にそれぞれ、０Ｖ，３Ｖ，６Ｖ，０Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣが生じる。図１４では不図示の第１０～第２０パターン電極１３に関しては、第９，第１０パターン電極１３間、第１０，第１１パターン電極１３間、第１１，第１２パターン電極１３間、第１２，第１３パターン電極１３間、第１３，第１４パターン電極１３間、第１４，第１５パターン電極１３間、第１５，第１６パターン電極１３間、第１６，第１７パターン電極１３間、第１７，第１８パターン電極１３間、第１８，第１９パターン電極１３間、第１９，第２０パターン電極１３間にそれぞれ、０Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖの電極間電圧ＶＬＣが生じる。このため、０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣの組み合わせにより第１格子ピッチが実現され、０Ｖ，６Ｖの電極間電圧ＶＬＣの組み合わせにより第２格子ピッチが実現される。第１，第２電極間電圧数がそれぞれ３，２であるので、電極間電圧ＶＬＣの繰り返し周期は５となる。したがって、０Ｖ，３Ｖ，６Ｖ，０Ｖ，６Ｖの電極間電圧ＶＬＣが５本のパターン電極１３毎に繰り返されることにより、第１格子ピッチが電極ピッチの３倍（Ｎ＝３）であり、第２格子ピッチが電極ピッチの２倍（Ｎ＝２）であるブレーズド型の回折格子が形成される。
　以上のように、図１４および図１５に示す例では、電極印加電圧Ｖｐｉｘｅｌは、基板平行方向（より詳細には電極直交方向）において、第１，第２電極間電圧数の和（電極間電圧ＶＬＣの繰り返し周期）の２倍の周期で繰り返されるように、駆動回路２０により生成される。具体的には、繰り返し周期が５であるので、０Ｖ，０Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，－３Ｖ，－３Ｖ，０Ｖ，＋６Ｖ，＋６Ｖの電極印加電圧Ｖｐｉｘｅｌが１０本のパターン電極１３毎に繰り返される。
　図１６は、本実施形態において第１，第２電極間電圧数をそれぞれ４，３とする場合の電極印加電圧Ｖｐｉｘｅｌの一例について説明するための断面図である。図１７は、本実施形態において第１，第２電極間電圧数をそれぞれ４，３とする場合の各パターン電極１３に対する電極印加電圧Ｖｐｉｘｅｌおよび電極間電圧ＶＬＣを示す図である。図１６および図１７に示す例では、パターン電極１３の本数が２８本以上であるとし、且つ、それらのパターン電極１３のうち第１～第２８パターン電極１３に着目して説明する。ただし、第１７～第２８パターン電極１３については、便宜上図１６および図１７の双方で図示していない。
　図１６に示す第１～第９パターン電極１３にはそれぞれ、＋６Ｖ，＋６Ｖ，＋４Ｖ，０Ｖ，－６Ｖ，－６Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。図１６では不図示の第１０～第２８パターン電極１３にはそれぞれ、＋１Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，０Ｖ，＋６Ｖ，＋６Ｖ，＋４Ｖ，０Ｖ，－６Ｖ，－６Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，＋１Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，０Ｖの電極印加電圧Ｖｐｉｘｅｌが印加される。
　図１６に示す第１～第９パターン電極１３に関しては、第１，第２パターン電極１３間、第２，第３パターン電極１３間、第３，第４パターン電極１３間、第４，第５パターン電極１３間、第５，第６パターン電極１３間、第６，第７パターン電極１３間、第７，第８パターン電極１３間、第８，第９パターン電極１３間にそれぞれ、０Ｖ，２Ｖ，４Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖの電極間電圧ＶＬＣが生じる。図１６では不図示の第１０～第２８パターン電極１３に関しては、第９，第１０パターン電極１３間、第１０，第１１パターン電極１３間、第１１，第１２パターン電極１３間、第１２，第１３パターン電極１３間、第１３，第１４パターン電極１３間、第１４，第１５パターン電極１３間、第１５，第１６パターン電極１３間、第１６，第１７パターン電極１３間、第１７，第１８パターン電極１３間、第１８，第１９パターン電極１３間、第１９，第２０パターン電極１３間、第２０，第２１パターン電極１３間、第２１，第２２パターン電極１３間、第２２，第２３パターン電極１３間、第２３，第２４パターン電極１３間、第２４，第２５パターン電極１３間、第２５，第２６パターン電極１３間、第２６，第２７パターン電極１３間、第２７，第２８パターン電極１３間にそれぞれ、２Ｖ，４Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖ，２Ｖ，４Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖ，０Ｖ，２Ｖ，４Ｖ，６Ｖ，０Ｖの電極間電圧ＶＬＣが生じる。このため、０Ｖ，２Ｖ，４Ｖ，６Ｖの電極間電圧ＶＬＣの組み合わせにより第１格子ピッチが実現され、０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣの組み合わせにより第２格子ピッチが実現される。第１，第２電極間電圧数がそれぞれ４，３であるので、電極間電圧ＶＬＣの繰り返し周期は７となる。したがって、０Ｖ，２Ｖ，４Ｖ，６Ｖ，０Ｖ，３Ｖ，６Ｖの電極間電圧ＶＬＣが７本のパターン電極１３毎に繰り返されることにより、第１格子ピッチが電極ピッチの４倍（Ｎ＝４）であり、第２格子ピッチが電極ピッチの３倍（Ｎ＝３）であるブレーズド型の回折格子が形成される。
　以上のように、図１６および図１７に示す例では、電極印加電圧Ｖｐｉｘｅｌは、基板平行方向（より詳細には電極直交方向）において、第１，第２電極間電圧数の和（電極間電圧ＶＬＣの繰り返し周期）の２倍の周期で繰り返されるように、駆動回路２０により生成される。具体的には、繰り返し周期が７であるので、＋６Ｖ，＋６Ｖ，＋４Ｖ，０Ｖ，－６Ｖ，－６Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，＋１Ｖ，－３Ｖ，＋３Ｖ，＋３Ｖ，０Ｖの電極印加電圧Ｖｐｉｘｅｌが１４本のパターン電極１３毎に繰り返される。
　＜３．２　効果＞
　本実施形態によれば、格子ピッチが２種類であるブレーズド型の回折格子を形成することができる。また、上記第２の実施形態と同様に、電極印加電圧Ｖｐｉｘｅｌが一定周期で、より詳細には、第１，第２電極間電圧数の和（電極間電圧ＶＬＣの繰り返し周期）の２倍の周期で繰り返される。このため、電極印加電圧Ｖｐｉｘｅｌを生成する駆動回路２０に送信すべき制御信号の、電極印加電圧Ｖｐｉｘｅｌを示す情報量が削減される。これにより、制御信号の送信時間が短縮されるので、液晶回折素子１０の駆動を高速化することができる。
　＜４．その他＞
　その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。例えば、上記各実施形態では、複数のパターン電極１３の少なくともいずれか０Ｖの基準電圧を印加しているが、複数のパターン電極１３のいずれにも０Ｖの基準電圧を印加しないようにしても良い。また、上記各実施形態では、基準電圧を０Ｖとしているが、０Ｖ以外の電圧を基準電圧としても良い。
　上記第３の実施形態では、電極印加電圧Ｖｐｉｘｅｌが必ずしも繰り返し周期の２倍で繰り返される必要はない。また、上記第３の実施形態では格子ピッチが３種類にしても良い。この場合でも、電極間電圧ＶＬＣの繰り返し周期は各種類の格子ピッチを実現するための電極間電圧数の和となる。
　本発明の光偏光装置は、例えば、眼鏡なしで３Ｄ映像を快適に楽しむことができる裸眼３Ｄディスプレイの光偏光素子として利用することができる。
１０…液晶回折素子（光偏向素子）
１１ａ，１１ｂ…ガラス基板（透明基板）
１２…層間絶縁膜
１３…パターン電極（透明電極）
１４…配向膜
１５…液晶層（屈折率異方性媒質）
２０…駆動回路
１００…光偏向装置
ＶＬＣ…電極間電圧
Ｖｐｉｘｅｌ…電極印加電圧

Claims (14)

  1. 　光偏向素子と、前記光偏向素子を駆動する駆動回路とを備える光偏向装置であって、
    　前記光偏向素子は、
    　　一対の透明基板と、
    　　前記一対の透明基板間に挟持され、電気光学効果により屈折率が変化する屈折率異方性媒質と、
    　　前記一対の透明基板の平行方向に電界を発生させるための複数の透明電極とを含み、
    　前記駆動回路は、前記複数の透明電極のいずれか１以上の透明電極に基準となる電圧よりも大きい正極性電圧を印加すると共に、前記正極性電圧が印加されない、前記複数の透明電極のいずれか１以上の透明電極に前記基準となる電圧よりも小さい負極性電圧を印加することにより、隣接する透明電極間に生じる電極間電圧を段階的且つ周期的に変化させることを特徴とする、光偏向装置。
  2. 　前記駆動回路は、前記電極間電圧の１種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧を生成することを特徴とする、請求項１に記載の光偏向装置。
  3. 　前記駆動回路は、前記複数の透明電極のそれぞれに印加すべき電圧を、前記１種類の組み合わせを構成する電極間電圧の数の２倍の周期で繰り返すことを特徴とする、請求項２に記載の光偏向装置。
  4. 　前記駆動回路は、前記電極間電圧の複数種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧を生成することを特徴とする、請求項１に記載の光偏向装置。
  5. 　前記駆動回路は、前記複数の透明電極のそれぞれに印加すべき電圧を、前記平行方向において前記複数種類の組み合わせのそれぞれを構成する電極間電圧の数の和の２倍の周期で繰り返すことを特徴とする、請求項４に記載の光偏向装置。
  6. 　前記駆動回路は、前記複数の透明電極の一部の互いに隣接する２本の透明電極に、互いに同じ正極性電圧または互いに同じ負極性電圧を印加することを特徴とする、請求項１に記載の光偏向装置。
  7. 　前記駆動回路は、前記正極性電圧および前記負極性電圧のいずれもが印加されない透明電極に前記基準となる電圧を印加することを特徴とする、請求項１に記載の光偏向装置。
  8. 　一対の透明基板と、前記一対の透明基板間に挟持され、電気光学効果により屈折率が変化する屈折率異方性媒質と、前記一対の透明基板の平行方向に電界を発生させるための複数の透明電極とを備える光偏向素子の駆動方法であって、
    　前記複数の透明電極のいずれか１以上の透明電極に基準となる電圧よりも大きい正極性電圧を印加すると共に、前記正極性電圧が印加されない、前記複数の透明電極のいずれか１以上の透明電極に前記基準となる電圧よりも小さい負極性電圧を印加することにより、隣接する透明電極間に生じる電極間電圧を段階的且つ周期的に変化させる電圧印加ステップを備えることを特徴とする、駆動方法。
  9. 　前記電圧印加ステップでは、前記電極間電圧の１種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧が生成されることを特徴とする、請求項８に記載の駆動方法。
  10. 　前記電圧印加ステップでは、前記複数の透明電極のそれぞれに印加すべき電圧が、前記平行方向において前記１種類の組み合わせを構成する電極間電圧の数の２倍の周期で繰り返されることを特徴とする、請求項９に記載の駆動方法。
  11. 　前記電圧印加ステップでは、前記電極間電圧の複数種類の組み合わせに基づいて前記平行方向において前記電極間電圧を段階的に変化させるように前記複数の透明電極のそれぞれに印加すべき電圧が生成されることを特徴とする、請求項８に記載の駆動方法。
  12. 　前記電圧印加ステップでは、前記複数の透明電極のそれぞれに印加すべき電圧が、前記平行方向において前記複数種類の組み合わせのそれぞれを構成する電極間電圧の数の和の２倍の周期で繰り返されることを特徴とする、請求項１１に記載の駆動方法。
  13. 　前記電圧印加ステップでは、前記複数の透明電極の一部の互いに隣接する２本の透明電極に、互いに同じ正極性電圧または互いに同じ負極性電圧が印加されることを特徴とする、請求項８に記載の駆動方法。
  14. 　前記電圧印加ステップでは、前記正極性電圧および前記負極性電圧のいずれもが印加されない透明電極に前記基準となる電圧が印加されることを特徴とする、請求項８に記載の駆動方法。
PCT/JP2013/072263 2012-08-28 2013-08-21 光偏向装置および光偏向素子の駆動方法 WO2014034483A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/423,983 US20150248031A1 (en) 2012-08-28 2013-08-21 Light deflection device and method for driving light deflection element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012187319 2012-08-28
JP2012-187319 2012-08-28

Publications (1)

Publication Number Publication Date
WO2014034483A1 true WO2014034483A1 (ja) 2014-03-06

Family

ID=50183298

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072263 WO2014034483A1 (ja) 2012-08-28 2013-08-21 光偏向装置および光偏向素子の駆動方法

Country Status (2)

Country Link
US (1) US20150248031A1 (ja)
WO (1) WO2014034483A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154910A1 (ja) * 2016-03-10 2017-09-14 凸版印刷株式会社 レーザー走査装置及びその駆動方法
CN110031996A (zh) * 2019-04-24 2019-07-19 京东方科技集团股份有限公司 一种显示面板及其制备方法、控制方法和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851616B2 (en) * 2013-06-26 2017-12-26 Texas Instruments Incorporated Non-moving optical beam steering using non-pixelated liquid crystal optical phased arrays
KR102651726B1 (ko) 2016-02-19 2024-04-02 삼성전자주식회사 발광 장치를 포함하는 전자 장치 및, 이의 발광 방법
US10750145B1 (en) * 2018-05-24 2020-08-18 Facebook Technologies, Llc Variable-pitch liquid crystal diffraction grating
CN109031757A (zh) * 2018-08-08 2018-12-18 京东方科技集团股份有限公司 显示装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233094A (ja) * 2002-02-13 2003-08-22 Citizen Watch Co Ltd 光偏向素子およびその駆動方法
JP2008545172A (ja) * 2005-07-04 2008-12-11 ポリアイシー ゲーエムベーハー ウント コー カーゲー 活性化可能な光学層
JP2009069297A (ja) * 2007-09-11 2009-04-02 Ricoh Co Ltd 光偏向素子及び画像表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172792B1 (en) * 1997-01-31 2001-01-09 Mary Lou Jepsen Method and apparatus for forming optical gratings
US7411724B2 (en) * 2004-12-06 2008-08-12 Northrop Grumman Corporation Electro-optic crystal, diffraction-based, beam-steering element
US20130329174A1 (en) * 2011-01-26 2013-12-12 Sharp Kabushiki Kaisha Optical deflecting element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233094A (ja) * 2002-02-13 2003-08-22 Citizen Watch Co Ltd 光偏向素子およびその駆動方法
JP2008545172A (ja) * 2005-07-04 2008-12-11 ポリアイシー ゲーエムベーハー ウント コー カーゲー 活性化可能な光学層
JP2009069297A (ja) * 2007-09-11 2009-04-02 Ricoh Co Ltd 光偏向素子及び画像表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154910A1 (ja) * 2016-03-10 2017-09-14 凸版印刷株式会社 レーザー走査装置及びその駆動方法
JPWO2017154910A1 (ja) * 2016-03-10 2019-01-10 凸版印刷株式会社 レーザー走査装置及びその駆動方法
CN110031996A (zh) * 2019-04-24 2019-07-19 京东方科技集团股份有限公司 一种显示面板及其制备方法、控制方法和显示装置
WO2020215877A1 (zh) * 2019-04-24 2020-10-29 京东方科技集团股份有限公司 显示面板及其制备方法、控制方法和显示装置

Also Published As

Publication number Publication date
US20150248031A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
WO2014034483A1 (ja) 光偏向装置および光偏向素子の駆動方法
US20210294162A1 (en) Electrically-tunable lenses and lens systems
AU2017276168B2 (en) Electrically-tunable lenses and lens systems
JP5606378B2 (ja) 液晶表示装置
AU2013322130B2 (en) Lenses with electrically-tunable power and alignment
JP5075718B2 (ja) 液晶表示装置
JP2017515139A5 (ja)
US20130250223A1 (en) Liquid crystal optical apparatus and image display device
US8773629B2 (en) Liquid crystal optical apparatus and image display device having particular electrodes
JP2014206639A (ja) 液晶表示装置
US9966027B2 (en) Array substrate combining plane electric field and fringe electric field, driving method thereof and display device
TW201423206A (zh) 液晶顯示面板
WO2012102272A1 (ja) 光偏向素子
WO2016080271A1 (ja) 液晶表示装置
WO2015012092A1 (ja) 液晶表示装置
JP4984389B2 (ja) 横電界駆動液晶セルおよびそれを用いた波長可変フィルタ
JP2017032837A (ja) 液晶セル、調光材及び合わせガラス
JP2013218070A (ja) 液晶レンズおよび立体表示装置
JP2010008662A (ja) 横電界方式のアクティブマトリクス型液晶表示装置
JP6010411B2 (ja) 液晶表示装置
US9778516B2 (en) Liquid crystal optical device and image display device
JP6030413B2 (ja) 液晶表示装置
JP2017032838A (ja) 液晶セル、調光材及び合わせガラス
JP2015099249A (ja) 液晶光学装置及び画像表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13834206

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14423983

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13834206

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP