WO2014015589A1 - 传感器的制造方法 - Google Patents

传感器的制造方法 Download PDF

Info

Publication number
WO2014015589A1
WO2014015589A1 PCT/CN2012/084976 CN2012084976W WO2014015589A1 WO 2014015589 A1 WO2014015589 A1 WO 2014015589A1 CN 2012084976 W CN2012084976 W CN 2012084976W WO 2014015589 A1 WO2014015589 A1 WO 2014015589A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
electrode
photodiode
type semiconductor
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2012/084976
Other languages
English (en)
French (fr)
Inventor
徐少颖
谢振宇
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to US14/126,490 priority Critical patent/US8962371B2/en
Publication of WO2014015589A1 publication Critical patent/WO2014015589A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing

Definitions

  • Embodiments of the present invention relate to a method of fabricating a sensor. Background technique
  • CT computed tomography
  • the sensor 12 includes a plurality of scan lines 15, a plurality of data lines 16, and a plurality of sensing units, each of which includes a photodiode 13 and a field effect transistor ( Field Effect Transistor (FET) 14, the gate of the field effect transistor 14 is connected to a corresponding scan line 15 in the sensor 12, the drain of the field effect transistor 14 and the corresponding data line in the sensor 12 (Data Line) 16
  • FET Field Effect Transistor
  • the photodiode 13 is connected to the source of the field effect transistor 14.
  • One end of these data lines 16 is connected to the data readout circuit 18 via a connection pin 17.
  • the above sensor operates on the principle that the sensor 12 applies a drive scan signal through the scan line 15 to control the switching state of the field effect transistor 14 of each sense unit.
  • the photocurrent signal generated by the photodiode 13 is sequentially output through the data line 16 connected to the field effect transistor 14 and the data readout circuit 18, by controlling the timing of the signal on the scan line 15 and the data line 16.
  • the collecting function of the photocurrent signal is realized, that is, the control effect of the photocurrent signal generation generated by the photodiode 13 is realized by controlling the switching state of the FET 14.
  • the senor usually adopts a Thin Film Transistor (TFT) flat structure, and the sensor may have a plurality of layers in a cross section.
  • each sensing unit includes: a substrate, a gate layer, a gate insulating layer, Active layer, source and drain layers, passivation layer, PIN junction and transparent electrode window layer of PIN photosensor, and bias line layer and light barrier layer.
  • TFT Thin Film Transistor
  • each sensing unit includes: a substrate, a gate layer, a gate insulating layer, Active layer, source and drain layers, passivation layer, PIN junction and transparent electrode window layer of PIN photosensor, and bias line layer and light barrier layer.
  • the specific layers on the cross-section are not exactly the same due to the difference in specific structures.
  • Each layer of the sensor is typically formed by a patterning process, and each patterning process typically includes steps such as masking, exposure, development, etching, and stripping. That is to say, in order to realize multiple layers of the sensor, it is necessary to use multiple patterning processes.
  • the above sensor with multiple layers is usually manufactured at the time of manufacture. It takes 9 to 11 patterning processes, which requires 9 to 11 mask masks. This results in a higher manufacturing cost of the sensor, a complicated manufacturing process, and a difficult production capacity. Summary of the invention
  • a method of manufacturing a sensor including:
  • a pattern of a data line on the base substrate Forming a pattern of a data line on the base substrate, a pattern of a drain connected to the data line, a pattern of a source forming a channel opposite to the drain, and a receiving electrode connected to the source a pattern, a pattern of photodiodes over the receiving electrode, and a pattern of transparent electrodes over the photodiode;
  • a pattern of gate lines over the gate insulating layer, a pattern of gates connected to the gate lines, and a pattern of bias electrodes over the transparent electrodes are formed by a fourth patterning process.
  • the thin film transistor device of the finally formed sensor is a top gate type structure
  • the manufacturing method of the sensor reduces the use of the mask plate, reduces the manufacturing cost, and simplifies the production process, compared with the prior art.
  • FIG. 1 is a schematic perspective view of a conventional sensor
  • 2 is a cross-sectional view of the line corresponding to AA of FIG. 5 after the step 11 of the sensing unit according to the embodiment of the present invention
  • 3 is a cross-sectional view of the line corresponding to the BB of FIG. 5 after the step 11 of the sensing unit according to the embodiment of the present invention
  • FIG. 4 is a cross-sectional view of the line corresponding to the A-A of FIG. 5 after the step 12 of the sensing unit according to the embodiment of the present invention
  • FIG. 5 is a cross-sectional view of the line corresponding to the B-B of FIG. 5 after the step 12 of the sensing unit according to the embodiment of the present invention
  • FIG. 6 is a cross-sectional view of the line corresponding to A-A of FIG. 5 after the step 13 of the sensing unit according to the embodiment of the present invention
  • FIG. 7 is a cross-sectional view of the line corresponding to the B-B of FIG. 5 after the step 13 of the sensing unit according to the embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of the line A-A corresponding to FIG. 5 after the step 14 of the sensing unit according to the embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of the line corresponding to the B-B of FIG. 5 after the step 14 of the sensing unit according to the embodiment of the present invention.
  • FIG. 10 is a cross-sectional view of the line corresponding to A-A of FIG. 5 after the step 15 of the sensing unit according to the embodiment of the present invention
  • Figure 11 is a cross-sectional view of the line B-B corresponding to Figure 5 after the step 15 of the sensing unit of the embodiment of the present invention
  • FIG. 12 is a cross-sectional view of the line corresponding to A-A of FIG. 5 after the step 16 of the sensing unit according to the embodiment of the present invention.
  • Figure 13 is a cross-sectional view of the line B-B of Figure 5 after the step 16 of the sensing unit of the embodiment of the present invention.
  • FIG. 14 is a top plan view of one of the sensing units of the sensor fabricated in accordance with an embodiment of the present invention.
  • Figure 15 is a top plan view of a plurality of sensing units arranged in an array in accordance with an embodiment of the present invention.
  • 18-data readout circuit 30-gate line 31-data line 32-substrate substrate 33-source 34-drain
  • the senor may be an X-ray sensor or other type of sensor, such as a sensor that transmits by photoelectric conversion.
  • a sensor that transmits by photoelectric conversion may be formed identically.
  • the embodiment of the present invention provides a method for manufacturing the sensor.
  • the method includes the steps of: forming a pattern of the data line 31 on the base substrate 32, a pattern of the drain 34 connected to the data line 31, a pattern of the source 33 formed to face the drain 34, and The pattern of the receiving electrode 39 to which the source 33 is connected, the pattern of the photodiode 40 above the receiving electrode 39, and the pattern of the transparent electrode 41 above the photodiode 40.
  • 2 and 3 are cross-sectional views showing the substrate obtained after this step, which refers to AA, line and BB, line in FIG. It is cut away, but it is not the base substrate in Fig. 14, because Fig. 14 shows the sensing unit finally obtained after a series of steps of the method of the present embodiment.
  • Figures 4 to 13 are also shown in the same manner.
  • Step 12 A pattern of the ohmic layer 35 over the source 33 and the drain 34 is formed by a patterning process. Please refer to Fig. 4 and Fig. 5 for the cross-sectional structure of the substrate after this step.
  • Step 13 A pattern of the active layer 36 over the ohmic layer 35 and covering the trench is formed by a patterning process. Please refer to Fig. 6 and Fig. 7 for the cross-sectional structure of the substrate after this step.
  • Step 14 A pattern of the gate insulating layer 37 over the active layer 36 is formed by one patterning process. Refer to Figures 8 and 9 for the cross-sectional structure of the substrate after this step.
  • Step 15 A pattern of the gate line 30 over the gate insulating layer 37, a pattern of the gate 38 connected to the gate line 30, and a pattern of the bias electrode 42 over the transparent electrode 41 are formed by one patterning process.
  • the cross-sectional structure of the substrate after this step is shown in Figs. 10 and 11.
  • the above preparation method may further include:
  • Step 16 Form a pattern of the passivation layer 43 over the gate line 30, the gate 38 and the bias electrode 42 and covering the substrate by a patterning process, the passivation layer 43 having a signal guiding region via (located on the substrate Peripheral, not shown in the figure).
  • This step 16 is optional, as the object of the invention can be achieved as well without performing step 16.
  • the method for fabricating the sensor may include only steps 11-15 above.
  • FIG. 14 shows a plan view of one of the sensing units of the sensor obtained according to the above-described preparation method (after step 16), and FIGS. 12 and 13 show the sensing unit taken along line AA, line and BB of FIG. Sectional view.
  • the one-time patterning process includes steps of substrate cleaning, film formation, photoresist coating, exposure, development, etching, photoresist removal, and the like.
  • Substrate cleaning includes cleaning with deionized water, organic cleaning solution, and the like.
  • the film forming process is used to form a structural layer to be patterned. For example, for a metal layer, a film is formed by physical vapor deposition (for example, magnetron sputtering), and a pattern is formed by wet etching. For a non-metal layer, a film is formed by chemical vapor deposition, and dried. Etching forms a pattern.
  • the pattern of the transparent electrode 41 may be formed by wet etching alone or by dry etching simultaneously with the pattern of the photodiode 40.
  • the base substrate 32 may be a glass substrate, a plastic substrate or a substrate of other materials;
  • the data line 31, the source 33, the drain 34 and the receiving electrode 39 may be made of the same material, for example A single layer film of aluminum-niobium alloy (AlNd), aluminum (Al), copper (Cu), molybdenum (Mo), molybdenum-tungsten alloy (MoW) or chromium (Cr), or any combination of these metal elements or alloy materials
  • the composite film is composed.
  • the thickness of these single or composite films is, for example, between 150 nm and 450 nm.
  • the material of the ohmic layer 35 may be a doped semiconductor (n+a-Si); the material of the active layer 36 may be a semiconductor material, such as amorphous silicon (a-Si), having a thickness of 30
  • the material of the gate insulating layer 37 may be silicon nitride and the thickness is between 300 nm and 500 nm; the gate line 30, the gate electrode 38 and the bias electrode 42 may be made of the same material. It is preferably a heavy metal or a heavy metal alloy such as a copper-lead alloy; the material of the transparent electrode 41 may be a transparent conductive material such as indium tin oxide (ITO) or indium oxide (IZO).
  • ITO indium tin oxide
  • IZO indium oxide
  • the passivation layer 43 may be made of an inorganic insulating film (e.g., silicon nitride or the like) or an organic insulating film (e.g., a photosensitive resin material or a non-photosensitive resin material, etc.) having a thickness of, for example, 150 nm to 1500 nm.
  • an inorganic insulating film e.g., silicon nitride or the like
  • an organic insulating film e.g., a photosensitive resin material or a non-photosensitive resin material, etc.
  • the materials of the data line 31, the source 33, the drain 34, and the receiving electrode 39 are preferably the same.
  • the photodiode 40 is preferably a PIN type photodiode including an N type semiconductor 40a, an I type semiconductor 40b, and a P type semiconductor 40c.
  • the PIN photodiode works with the photovoltaic principle and has the advantages of small junction capacitance, short transit time, and high sensitivity.
  • the structure of the PIN type photodiode is equivalent to inserting a thick intrinsic amorphous silicon layer interposed between the PN junction, wherein the P-type material is formed by intrinsic material doped with impurities for providing holes, and the N-type material is incorporated by intrinsic material to provide electrons. Impurities are formed.
  • the photodiode may also be other photodiodes such as MIS type photodiodes.
  • step 11 the pattern of the data line 31, the pattern of the drain 34, the pattern of the source 33, the pattern of the receiving electrode 39, the pattern of the photodiode 40, and the pattern of the transparent electrode 41 are formed on the substrate in step 11, It can be formed by one patterning process.
  • step 11 may alternatively include the following steps:
  • Step 111 sequentially depositing a data line material layer, an N-type semiconductor layer, an I-type semiconductor layer, a P-type semiconductor layer, and a transparent conductive material layer on the base substrate 32;
  • Step 112 applying a photoresist
  • Step 113 Exposing the substrate with a mask having a full light transmissive region, a semi-transmissive region, and an opaque region; Step 114: developing, removing the photoresist on the substrate region corresponding to the all-transmissive region; and step 115, etching the substrate to form a pattern of the receiving electrode 39, a pattern of the photodiode 40, and a pattern of the transparent electrode 41;
  • Step 116 Perform ashing on the substrate to remove the photoresist on the substrate region corresponding to the semi-transmissive region;
  • Step 117 etching the substrate to remove the transparent conductive material layer, the P-type semiconductor layer, the I-type semiconductor layer, and the N-type semiconductor layer on the substrate region corresponding to the semi-transmissive region, and stripping the photoresist to form data.
  • the mask in the above step 113 may be a gray tone mask or a halftone mask or the like.
  • the opaque area corresponds to a region where the receiving electrode 39, the PIN photodiode, and the transparent electrode 41 are formed; the semi-transmissive region corresponds to a region where the data line 31, the drain 33, and the source 34 are formed.
  • step 11 can also be implemented by two patterning processes, and the specific steps are as follows:
  • Step 21 forming a pattern of the data line 31 on the base substrate 32 by one patterning process, a pattern of the drain electrode 34 connected to the data line 31, a pattern of the source 33 formed to face the drain 34, and a pattern of the receiving electrodes 39 connected to the source 33;
  • Step 22 A pattern of the photodiode 40 over the receiving electrode 39 and a pattern of the transparent electrode 41 over the photodiode 40 are formed by one patterning process.
  • the step 22 when the photodiode 40 is a PIN type photodiode, that is, including an N-type semiconductor, an I-type semiconductor, and a P-type semiconductor, the step 22 includes:
  • the N-type semiconductor layer, the I-type semiconductor layer, the P-type semiconductor layer, and the transparent conductive material layer are sequentially deposited, and the pattern of the photodiode 40 and the pattern of the transparent electrode 41 are formed by one patterning process.
  • the thin film transistor device of the finally formed sensor is a top gate type structure, and the manufacturing method of the sensor reduces the use of the mask plate, reduces the manufacturing cost, and simplifies the production process, compared with the prior art. Greatly improved equipment capacity and product yield.
  • Fig. 15 is a plan view showing a plurality of sensing units of a sensor manufactured according to the above-described manufacturing method.
  • the sensor includes: a substrate substrate 32, a set of gate lines 30 and a set of data lines 31 arranged in a cross, and a set of gate lines 30 and a set of data lines 31.
  • each sensing unit comprising at least one sensing subunit composed of a thin film transistor device and a photodiode sensor device
  • the thin film transistor device includes a source 33 and a drain 34 which are disposed above the substrate substrate 32 and are oppositely formed with a channel, the drain 34 is connected to the adjacent data line 31, and is located at the source 33 and An ohmic layer 35 over the drain 34, an active layer 36 over the ohmic layer 35 and covering the channel, a gate insulating layer 37 over the active layer 36, and over the gate insulating layer 37 and a gate 38 connected to adjacent gate lines 30;
  • the photodiode sensing device includes: a receiving electrode 39 located above the base substrate 32 and connected to the source 33, a photodiode 40 above the receiving electrode 39, a transparent electrode 41 above the photodiode 40, and A bias electrode 42 over the transparent electrode 41.
  • the photodiode is a PIN type photodiode, comprising: an N-type semiconductor (n+a-Si) 40a over the receiving electrode 39, located above the N-type semiconductor 40a.
  • the sensor may further include: a passivation layer 43 located on a set of gate lines 30, and a gate 38 and a bias electrode 42 of each sensing unit and covering the substrate,
  • the passivation layer 43 has signal guiding region via holes (Figs. 12 and 13 are sectional structures of one sensing unit, and thus the signal guiding region via holes located at the periphery of the substrate are not shown in the drawing).
  • the set of gate lines 30 includes two single gate lines 30a, and a plurality of sets of double gate lines 30b between the two single gate lines 30a (two adjacent ones)
  • the double gate lines 30b constitute a group).
  • Each of the sensing units includes two sensing subunits, each of which includes a thin film transistor device 50 and a photodiode device 51.
  • the thin film transistor devices 50 of the two sensing subunits are diagonally distributed, and the gate of the thin film transistor device 50 is connected to one of the adjacent single gate lines 30a or the adjacent double gate lines 30b.
  • both the gate line and the data line are arranged in a single line, and there is only one sensing unit in an area defined by two adjacent gate lines and two adjacent data lines, and the sensing unit includes one
  • the thin film transistor device and a photodiode sensor device comprise only one sensing subunit. Therefore, compared with the conventional sensor, the arrangement of the double gate lines in the embodiment of the present invention doubles the total number of gate lines, but the number of data lines is reduced to half, and the cost of the gate line driving equipment is lower than the data. The cost of the line drive device, therefore, the use of this structure can further reduce the cost of the sensor.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)

Abstract

一种传感器的制造方法，包括：在衬底基板上形成数据线（31）的图形，漏极（34）的图形，源极（33）的图形，接收电极（39）的图形，光电二极管（40）的图形，以及透明电极（41）的图形；通过第一次构图工艺形成欧姆层的图形；通过第二次构图工艺形成有源层的图形；通过第三次构图工艺形成栅极绝缘层的图形；以及通过第四次构图工艺形成栅线（30）的图形，栅极（38）的图形和偏压电极（42）的图形。如此可减少掩模板的使用数量，降低制造成本，简化生产工艺，提升设备产能及产品的良品率。

Description

传感器的制造方法
技术领域
本发明的实施例涉及一种传感器的制造方法。 背景技术
由于保健的需要， 各种无损伤医疗检测方法逐渐受到人们的青睐。 在诸 多的无损伤检测方法中， 计算机断层扫描技术（ CT ) 已经得到广泛的应用。 在计算机断层扫描设备中必不可缺的一个部分就是传感器。
一种传感器的基本结构如图 1所示， 该传感器 12包括多条扫描线 15、 多条数据线 16以及多个感测单元， 每个感测单元包括一个光电二极管 13和 一个场效应晶体管 (Field Effect Transistor, FET) 14, 场效应晶体管 14的栅极 与传感器 12中相应的扫描线 (Scan Line) 15连接， 场效应晶体管 14的漏极与 传感器 12中相应的数据线 (Data Line) 16连接， 光电二极管 13与场效应晶体 管 14的源极连接。这些数据线 16的一端通过连接引脚 17连接数据读出电路 18。
上述传感器的工作原理为： 传感器 12通过扫描线 15施加驱动扫描信号 来控制每个感测单元的场效应晶体管 14的开关状态。 当场效应晶体管 14被 打开时， 光电二极管 13产生的光电流信号依次通过与场效应晶体管 14连接 的数据线 16、 数据读出电路 18而输出， 通过控制扫描线 15与数据线 16上 的信号时序来实现光电流信号的釆集功能，即通过控制场效应管 14的开关状 态来实现对光电二极管 13产生的光电流信号釆集的控制作用。
目前， 传感器通常釆用薄膜晶体管 （Thin Film Transistor, TFT )平板结 构， 这种传感器在断面上可具有多层， 例如， 每个感测单元内包括： 基板、 栅极层、 栅极绝缘层、 有源层、 源极与漏极层、 钝化层、 PIN光电传感器的 PIN结和透明电极窗口层， 以及偏压线层和挡光条层等。 当然， 不同传感器 由于具体结构的差异， 在断面上的具体图层也不完全相同。
传感器的各个图层一般通过构图工艺形成， 而每一次构图工艺通常包括 掩模、 曝光、 显影、 刻蚀和剥离等步骤。 也就是说， 为了实现传感器的多个 图层， 需要釆用多次构图工艺。 例如， 上述具有多层的传感器在制造时通常 需要釆用 9至 11次构图工艺， 这样就对应的需要 9至 11张光罩掩模板， 由 此， 使传感器的制造成本较高， 制造工艺较为复杂， 且产能较难提升。 发明内容
本发明的目的是提供一种传感器的制造方法， 用以解决现有技术中存在 的传感器的制造成本较高，且制造工艺较为复杂，产能较难提升的技术问题。
根据本发明的实施例， 提供一种传感器的制造方法， 包括：
在衬底基板上形成数据线的图形、 与所述数据线连接的漏极的图形、 与 所述漏极相对而置形成沟道的源极的图形、 与所述源极连接的接收电极的图 形、 位于所述接收电极之上的光电二极管的图形， 以及位于所述光电二极管 之上的透明电极的图形；
通过第一次构图工艺形成位于所述源极和所述漏极之上的欧姆层的图 形；
通过第二次构图工艺形成位于所述欧姆层之上并覆盖所述沟道的有源层 的图形；
通过第三次构图工艺形成位于所述有源层之上的栅极绝缘层的图形； 以 及
通过第四次构图工艺形成位于所述栅极绝缘层之上的栅线的图形、 与所 述栅线连接的栅极的图形和位于所述透明电极之上的偏压电极的图形。
在本发明的实施例中， 最终形成的传感器的薄膜晶体管器件为顶栅型结 构， 传感器的制造方法对比于现有技术， 减少了掩模板的使用数量， 降低了 制造成本， 简化了生产工艺， 大大提升了设备产能及产品的良品率。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1为现有传感器的立体结构示意图；
图 2为本发明实施例的感测单元在步骤 11后的对应图 5的 A-A，线的截 面视图； 图 3为本发明实施例的感测单元在步骤 11后的对应图 5的 B-B，线的截 面视图；
图 4为本发明实施例的感测单元在步骤 12后的对应图 5的 A-A， 线的 截面视图；
图 5为本发明实施例的感测单元在步骤 12后的对应图 5的 B-B，线的截 面视图；
图 6为本发明实施例的感测单元在步骤 13后的对应图 5的 A-A， 线的 截面视图；
图 7为本发明实施例的感测单元在步骤 13后的对应图 5的 B-B，线的截 面视图；
图 8为本发明实施例的感测单元在步骤 14后的对应图 5的 A-A， 线的 截面视图；
图 9为本发明实施例的感测单元在步骤 14后的对应图 5的 B-B，线的截 面视图；
图 10为本发明实施例的感测单元在步骤 15后的对应图 5的 A-A， 线的 截面视图；
图 11为本发明实施例的感测单元在步骤 15后的对应图 5的 B-B， 线的 截面视图；
图 12为本发明实施例的感测单元在步骤 16后的对应图 5的 A-A， 线的 截面视图；
图 13为本发明实施例的感测单元在步骤 16后的对应图 5的 B-B， 线的 截面视图。
图 14 为根据本发明实施例所制造的传感器的其中一个感测单元的俯视 图； 和
图 15 为才艮据本发明实施例的传感器的呈阵列状排布的多个感测单元的 俯视图。
附图标记：
12-传感器 13-光电二极管 14-场效应晶体管
15-扫描线 16-数据线 17-连接引脚
18-数据读出电路 30-栅线 31-数据线 32-衬底基板 33-源极 34-漏极
35-欧姆层 36-有源层 37-栅极绝缘层
38-栅极 39-接收电极 40-光电二极管
41-透明电极 42-偏压电极 40a-N型半导体
40b-I型半导体 40c-P型半导体 43-钝化层
30a-单栅线 30b-双栅线 50-薄膜晶体管器件
51-光电二极管器件 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
除非另作定义， 此处使用的技术术语或者科学术语应当为本发明所属领 域内具有一般技能的人士所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的术语 "连接" 并非限定于物理的或者机械的连接， 而是可 以包括电性的连接，不管是直接的还是间接的。 "上"、 "下"、 "左"、 "右"等 仅用于表示相对位置关系， 当被描述对象的绝对位置改变后， 则该相对位置 关系也相应地改变。
在本发明以下实施例中， 传感器可以是 X射线传感器， 也可以是其他类 型的传感器， 例如通过光电转换进行传输的传感器。 在下面的描述和图示中 针对单个感测单元进行 , 其他感测单元可以同样地形成。
针对解决现有技术中存在的传感器的制造成本较高， 且制造工艺较为复 杂的技术问题，本发明的实施例提供了一种传感器的制造方法。该方法包括： 步骤 11、 在衬底基板 32上形成数据线 31的图形、 与数据线 31连接的 漏极 34的图形、 与漏极 34相对而置形成沟道的源极 33的图形、 与源极 33 连接的接收电极 39的图形、 位于接收电极 39之上的光电二极管 40的图形， 以及位于光电二极管 40之上的透明电极 41的图形。 图 2和图 3示出了该步 骤后得到的衬底基板的截面图， 该衬底基板参照图 14中 A-A， 线及 B-B， 线 被剖开， 但其并不是图 14中的衬底基板， 因为图 14表示的是经过本实施例 方法的一系列步骤后最终得到的感测单元。 同样， 图 4至图 13也是按相同方 式示出。
步骤 12、通过一次构图工艺形成位于源极 33和漏极 34之上的欧姆层 35 的图形。 该步骤后的衬底基板截面结构请参照图 4和图 5所示。
步骤 13、 通过一次构图工艺形成位于欧姆层 35之上并覆盖沟道的有源 层 36的图形。 该步骤后的衬底基板截面结构请参照图 6和图 7所示。
步骤 14、通过一次构图工艺形成位于有源层 36之上的栅极绝缘层 37的 图形。 该步骤后的衬底基板截面结构请参照图 8和图 9所示。
步骤 15、通过一次构图工艺形成位于栅极绝缘层 37之上的栅线 30的图 形、 与栅线 30连接的栅极 38的图形和位于透明电极 41之上的偏压电极 42 的图形。 该步骤后的衬底基板截面结构请参照图 10和图 11所示。
在一个实施例中， 在形成栅线 30的图形、 栅极 38的图形和偏压电极 42 的图形之后， 上述制备方法可进一步包括：
步骤 16、 通过一次构图工艺形成位于栅线 30、 栅极 38和偏压电极 42 之上并覆盖基板的钝化层 43的图形，所述钝化层 43具有信号引导区过孔 (位 于基板周边， 图中未示出）。该步骤 16为可选的， 因为在不执行步骤 16的情 况下， 同样可以实现本发明的目的。 因此， 在一个实施例中， 用于制造传感 器的方法可仅包括上述步骤 11~15。
图 14示出了根据上述制备方法（步骤 16后）得到的传感器的其中一个 感测单元的俯视图， 图 12和图 13示出了沿图 14的 A-A， 线及 B-B， 线得到 的感测单元的剖面图。
在本发明实施例中， 一次构图工艺依次包括基板清洗、 成膜、 光刻胶涂 覆、 曝光、 显影、 刻蚀、 光刻胶去除等步骤。 基板清洗包括使用去离子水、 有机清洗液进行清洗等。 成膜工艺用于形成将被构图的结构层。 例如， 对于 金属层通常釆用物理气相沉积方式（例如磁控溅射法）成膜， 并通过湿法刻 蚀形成图形； 而对于非金属层通常釆用化学气相沉积方式成膜， 并通过干法 刻蚀形成图形。
在上述步骤 11中，所述透明电极 41的图形既可单独通过湿法刻蚀形成， 也可与光电二极管 40的图形同时通过干法刻蚀形成。 本发明实施例中，所述衬底基板 32可以为玻璃基板、塑料基板或其他材 料的基板； 所述数据线 31、 源极 33、 漏极 34和接收电极 39可以釆用相同的 材质， 例如为铝钕合金（AlNd )、 铝（Al )、 铜（Cu )、 钼 （Mo )、 钼钨合金 ( MoW )或铬（Cr )的单层膜， 也可以为这些金属单质或合金材料任意组合 所构成的复合膜。这些单层或复合膜的厚度例如在 150纳米至 450纳米之间。
本发明的实施例中， 欧姆层 35 的材质可以为掺杂质半导体（n+a-Si ); 有源层 36的材质可以为半导体材料， 例如非晶硅（ a-Si ) , 厚度在 30纳米至 250纳米之间； 栅极绝缘层 37的材质可以为氮化硅， 厚度在 300纳米至 500 纳米之间； 栅线 30、 栅极 38和偏压电极 42可以釆用相同的材质， 优选为重 金属或重金属合金，例如铜铅合金；透明电极 41的材质可以为诸如氧化铟锡 ( ITO )或氧化铟辞（IZO )等的透明导电材料。 钝化层 43可以釆用无机绝 缘膜（例如氮化硅等）或有机绝缘膜（例如感光树脂材料或者非感光树脂材 料等 ), 厚度例如在 150纳米至 1500纳米之间。
在本发明的实施例中， 所述数据线 31、 源极 33、 漏极 34和接收电极 39 的材质优选为相同的。所述光电二极管 40优选为 PIN型光电二极管，包括 N 型半导体 40a、 I型半导体 40b和 P型半导体 40c。 PIN型光电二极管利用光 生伏特原理工作， 具有结电容小、 渡越时间短、 灵敏度高等优点。 该 PIN型 光电二极管的结构相当于在 PN结中间插入较厚的本征非晶硅层， 其中 P型 材料由本征材料掺入提供空穴的杂质形成， N型材料由本征材料掺入提供电 子的杂质形成。 在本发明的其它实施例中， 光电二极管还可以为诸如 MIS型 光电二极管等的其他光电二极管。
在一个实施例中， 步骤 11中的在基板上形成数据线 31的图形、 漏极 34 的图形、 源极 33的图形、接收电极 39的图形、光电二极管 40的图形和透明 电极 41的图形， 可通过一次构图工艺形成。 例如， 当所述光电二极管为 PIN 型光电二极管时， 可替代地， 步骤 11包括以下步骤：
步骤 111、 在衬底基板 32上依次沉积数据线材料层、 N型半导体层、 I 型半导体层、 P型半导体层和透明导电材料层；
步骤 112、 涂覆光刻胶；
步骤 113、 釆用具有全透光区、 半透光区和不透光区的掩模板对基板进 行曝光； 步骤 114、 显影， 去除全透光区所对应的基板区域上的光刻胶； 步骤 115、 对基板进行刻蚀， 形成接收电极 39的图形、 光电二极管 40 的图形和透明电极 41的图形；
步骤 116、 对基板进行灰化， 去除半透光区所对应的基板区域上的光刻 胶；
步骤 117、 对基板进行刻蚀， 去除半透光区所对应的基板区域上的透明 导电材料层、 P型半导体层、 I型半导体层和 N型半导体层， 并剥离光刻胶， 最终形成数据线 31的图形、 漏极 34的图形和源极 33的图形。
在一个实施例中， 上述步骤 113中的掩模板可以为灰色调掩模板或者半 色调掩模板等。 不透光区对应形成接收电极 39、 PIN光电二极管和透明电极 41的区域； 半透光区对应形成数据线 31、 漏极 33和源极 34的区域。
可替代地， 在另一个实施例中， 步骤 11也可以通过两次构图工艺实现， 具体步骤如下：
步骤 21 : 在衬底基板 32上通过一次构图工艺形成数据线 31的图形、 与 数据线 31连接的漏极 34的图形、 与漏极 34相对而置形成沟道的源极 33的 图形、 与源极 33连接的接收电极 39的图形；
步骤 22: 通过一次构图工艺形成位于接收电极 39之上的光电二极管 40 的图形， 以及位于光电二极管 40之上的透明电极 41的图形。
在上述步骤 22中， 当所述光电二极管 40为 PIN型光电二极管， 即包括 N型半导体、 I型半导体和 P型半导体时， 步骤 22包括：
依次沉积 N型半导体层、 I型半导体层、 P型半导体层和透明导电材料 层， 通过一次构图工艺形成光电二极管 40的图形和透明电极 41的图形。
在本发明的实施例中， 最终形成的传感器的薄膜晶体管器件为顶栅型结 构， 传感器的制造方法对比于现有技术， 减少了掩模板的使用数量， 降低了 制造成本， 简化了生产工艺， 大大提升了设备产能及产品的良品率。
图 15示出了根据上述制备方法制造的传感器的多个感测单元的俯视图。 如图 12-15所示， 该传感器， 包括： 衬底基板 32、 呈交叉排列的一组栅线 30 和一组数据线 31 , 以及由所述一组栅线 30和一组数据线 31所界定的多个呈 阵列状排布的感测单元， 每个感测单元包括至少一个由薄膜晶体管器件和光 电二极管传感器件组成的感测子单元， 其中， 所述薄膜晶体管器件包括:位于衬底基板 32之上并相对而置形成沟道的 源极 33和漏极 34, 所述漏极 34与相邻的数据线 31连接， 以及位于源极 33 和漏极 34之上的欧姆层 35、位于欧姆层 35之上并覆盖沟道的有源层 36、位 于有源层 36之上的栅极绝缘层 37和位于栅极绝缘层 37之上并与相邻的栅线 30连接的栅极 38;
所述光电二极管传感器件包括： 位于衬底基板 32之上并与源极 33连接 的接收电极 39、位于接收电极 39之上的光电二极管 40、位于光电二极管 40 之上的透明电极 41 , 以及位于透明电极 41之上的偏压电极 42。
继续参照图 13 ,在一个实施例中，所述光电二极管为 PIN型光电二极管 , 包括： 位于接收电极 39之上的 N型半导体（n+a-Si ) 40a, 位于 N型半导体 40a之上的 I型半导体（ a-Si ) 40b, 以及位于 I型半导体 40b之上的 P型半 导体 ( +a-Si ) 40c。
在一个实施例中， 所述传感器， 还可包括： 位于一组栅线 30, 及每个感 测单元的栅极 38和偏压电极 42之上并覆盖基板的钝化层 43,所述钝化层 43 具有信号引导区过孔（图 12和图 13为一个感测单元的截面结构， 因此位于 基板周边的信号引导区过孔未在图中示出）。
在一个实施例中， 如图 14所示， 所述一组栅线 30包括两根单栅线 30a, 以及位于两根单栅线 30a之间的多组双栅线 30b (相邻的两根双栅线 30b构 成一组）。所述每个感测单元包括两个感测子单元，每个感测子单元包括一个 薄膜晶体管器件 50和一个光电二极管器件 51。 两个感测子单元的薄膜晶体 管器件 50呈对角分布， 且薄膜晶体管器件 50的栅极与相邻的单栅线 30a或 者相邻的双栅线 30b中距离较近的一根连接。 在传统的传感器中， 栅线与数 据线均为单线排布， 在由相邻两条栅线和相邻两条数据线所限定的区域内仅 有一个感测单元， 该感测单元包含一个薄膜晶体管器件和一个光电二极管传 感器件， 即只包含一个感测子单元。 因此， 对比于传统的传感器， 本发明实 施例中的双栅线的排布方式使得栅线总数量增加一倍， 但数据线数量却降低 至一半， 而栅线驱动设备的成本要低于数据线驱动设备的成本， 因此， 釆用 该结构可进一步降低传感器的成本。
以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。

Claims

权利要求书
1、 一种传感器的制造方法， 包括：
在衬底基板上形成数据线的图形、 与所述数据线连接的漏极的图形、 与 所述漏极相对而置形成沟道的源极的图形、 与所述源极连接的接收电极的图 形、 位于所述接收电极之上的光电二极管的图形， 以及位于所述光电二极管 之上的透明电极的图形；
通过第一次构图工艺形成位于所述源极和所述漏极之上的欧姆层的图 形；
通过第二次构图工艺形成位于所述欧姆层之上并覆盖所述沟道的有源层 的图形；
通过第三次构图工艺形成位于所述有源层之上的栅极绝缘层的图形； 以 及
通过第四次构图工艺形成位于所述栅极绝缘层之上的栅线的图形、 与所 述栅线连接的栅极的图形和位于所述透明电极之上的偏压电极的图形。
2、如权利要求 1所述的制造方法，在形成栅线的图形、栅极的图形和偏 压电极的图形之后， 进一步包括：
通过第五次构图工艺形成位于所述栅线、 所述栅极和所述偏压电极之上 并覆盖所述衬底基板的钝化层的图形， 所述钝化层具有信号引导区过孔。
3、如权利要求 1或 2所述的制造方法， 其中， 所述在衬底基板上形成数 据线的图形、 漏极的图形、 源极的图形、 接收电极的图形、 光电二极管的图 形和透明电极的图形， 通过一次构图工艺形成。
4、 如权利要求 3所述的制造方法， 其中， 所述光电二极管为 PIN型光 电二极管， 包括 N型半导体、 I型半导体和 P型半导体， 则所述通过一次构 图工艺形成数据线的图形、 漏极的图形、 源极的图形、 接收电极的图形、 光 电二极管的图形和透明电极的图形， 包括：
在衬底基板上依次沉积数据线材料层、 N型半导体层、 I型半导体层、 P 型半导体层和透明导电材料层， 并在透明导电材料层之上涂覆光刻胶；
釆用具有全透光区、 半透光区和不透光区的掩模板对衬底基板上的光刻 胶进行曝光； 对衬底基板上的光刻胶进行显影， 然后对衬底基板进行刻蚀， 形成接收 电极的图形、 光电二极管的图形和透明电极的图形；
对衬底基板进行灰化、 刻蚀和光刻胶剥离， 形成数据线的图形、 漏极的 图形和源极的图形。
5、如权利要求 4所述的制造方法， 其中， 所述掩模板的不透光区用于形 成接收电极、 PIN光电二极管和透明电极的区域； 所述掩模板的半透光区用 于形成数据线、 漏极和源极的区域。
6、如权利要求 4或 5所述的制造方法， 其中，在对衬底基板上的光刻胶 进行显影的步骤中， 去除所述全透光区所对应的衬底基板区域上的光刻胶； 在对衬底基板进行灰化的步骤中， 去除半透光区所对应的衬底基板区域上的 光刻胶。
7、如权利要求 1或 2所述的制造方法， 其中， 所述在衬底基板上形成数 据线的图形、 漏极的图形、 源极的图形、 接收电极的图形、 光电二极管的图 形和透明电极的图形， 通过两次构图工艺形成， 包括：
在衬底基板上通过一次构图工艺形成数据线的图形、 与数据线连接的漏 极的图形、 与漏极相对而置形成沟道的源极的图形、 与源极连接的接收电极 的图形；
通过一次构图工艺形成位于接收电极之上的光电二极管的图形， 以及位 于光电二极管之上的透明电极的图形。
8、 如权利要求 7所述的制造方法， 其中， 所述光电二极管为 PIN型光 电二极管， 包括 N型半导体、 I型半导体和 P型半导体， 则所述通过一次构 图工艺形成光电二极管的图形， 以及透明电极的图形， 包括：
依次沉积 N型半导体层、 I型半导体层、 P型半导体层和透明导电材料 层， 通过一次构图工艺形成光电二极管的图形和透明电极的图形。
9、 如权利要求 1-8中任一项所述的制造方法， 其中， 所述透明电极的图 形通过湿法刻蚀形成， 或者， 所述透明电极的图形与光电二极管的图形同时 通过干法刻蚀形成。
10、 如权利要求 1-9中任一项所述的制造方法， 其中， 所述数据线、 源 极、 漏极和接收电极的材质相同。
11、 如权利要求 1-10中任一项所述的制造方法， 其中， 所述栅线、 栅极 和偏压电极的材质相同。
PCT/CN2012/084976 2012-07-26 2012-11-21 传感器的制造方法 Ceased WO2014015589A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/126,490 US8962371B2 (en) 2012-07-26 2012-11-21 Method for fabricating sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210262564.3 2012-07-26
CN201210262564.3A CN102790062B (zh) 2012-07-26 2012-07-26 一种传感器的制造方法

Publications (1)

Publication Number Publication Date
WO2014015589A1 true WO2014015589A1 (zh) 2014-01-30

Family

ID=47155423

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/084976 Ceased WO2014015589A1 (zh) 2012-07-26 2012-11-21 传感器的制造方法

Country Status (3)

Country Link
US (1) US8962371B2 (zh)
CN (1) CN102790062B (zh)
WO (1) WO2014015589A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040430A1 (en) * 2015-04-03 2017-02-09 Boe Technology Group Co. Ltd. Conductive Structure and Manufacturing Method Thereof, Array Substrate, Display Device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790068B (zh) * 2012-07-26 2014-10-22 北京京东方光电科技有限公司 一种传感器的制造方法
CN102790064B (zh) * 2012-07-26 2015-04-08 北京京东方光电科技有限公司 一种传感器及其制造方法
CN103560135B (zh) * 2013-11-14 2015-12-02 北京京东方光电科技有限公司 一种x射线传感器的阵列基板及其制造方法
CN105977314B (zh) * 2016-06-30 2017-06-16 京东方科技集团股份有限公司 一种感光元件、指纹识别面板及制备方法、指纹识别装置
CN112599630B (zh) * 2020-12-07 2022-06-10 Tcl华星光电技术有限公司 光传感器和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313413A (zh) * 2005-11-18 2008-11-26 株式会社半导体能源研究所 光电转换装置
US20110263084A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102403329A (zh) * 2011-11-01 2012-04-04 上海奕瑞影像科技有限公司 一种低温多晶硅薄膜晶体管探测器及其制备方法
CN102576715A (zh) * 2009-06-17 2012-07-11 密执安州立大学董事会 平板x射线成像器中的光电二极管和其他传感器结构以及用于基于薄膜电子器件来改进平板x射线成像器中的光电二极管和其他传感器结构的拓扑均匀性的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3618973B2 (ja) * 1997-10-01 2005-02-09 キヤノン株式会社 半導体装置及び光検出装置の製造方法
US6777685B2 (en) * 2002-04-03 2004-08-17 General Electric Company Imaging array and methods for fabricating same
US7569832B2 (en) * 2006-07-14 2009-08-04 Carestream Health, Inc. Dual-screen digital radiographic imaging detector array
JP4743269B2 (ja) * 2008-04-23 2011-08-10 エプソンイメージングデバイス株式会社 固体撮像装置
US7902004B2 (en) * 2008-10-14 2011-03-08 Dpix Llc ESD induced artifact reduction design for a thin film transistor image sensor array
JP2010225735A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp フォトセンサー及びその製造方法
JP5537135B2 (ja) * 2009-11-30 2014-07-02 三菱電機株式会社 光電変換装置の製造方法
US8729478B2 (en) * 2010-06-09 2014-05-20 Carestream Health, Inc. Dual screen radiographic detector with improved spatial sampling
US8791419B2 (en) * 2010-12-15 2014-07-29 Carestream Health, Inc. High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313413A (zh) * 2005-11-18 2008-11-26 株式会社半导体能源研究所 光电转换装置
CN102576715A (zh) * 2009-06-17 2012-07-11 密执安州立大学董事会 平板x射线成像器中的光电二极管和其他传感器结构以及用于基于薄膜电子器件来改进平板x射线成像器中的光电二极管和其他传感器结构的拓扑均匀性的方法
US20110263084A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102403329A (zh) * 2011-11-01 2012-04-04 上海奕瑞影像科技有限公司 一种低温多晶硅薄膜晶体管探测器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040430A1 (en) * 2015-04-03 2017-02-09 Boe Technology Group Co. Ltd. Conductive Structure and Manufacturing Method Thereof, Array Substrate, Display Device
US9837502B2 (en) * 2015-04-03 2017-12-05 Boe Technology Group Co., Ltd. Conductive structure and manufacturing method thereof, array substrate, display device

Also Published As

Publication number Publication date
CN102790062B (zh) 2016-01-27
US20140342490A1 (en) 2014-11-20
CN102790062A (zh) 2012-11-21
US8962371B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
CN102790067B (zh) 一种传感器及其制造方法
CN102790069B (zh) 一种传感器及其制造方法
WO2014015593A1 (zh) 传感器及其制造方法
CN102790064B (zh) 一种传感器及其制造方法
CN102790062B (zh) 一种传感器的制造方法
WO2014015604A1 (zh) 传感器及其制造方法
CN102790060B (zh) 一种传感器及其制造方法
WO2014015581A1 (zh) 传感器及其制造方法
WO2014015601A1 (zh) 传感器及其制造方法
CN102832222B (zh) 一种传感器及其制造方法
US20140087510A1 (en) Manufacturing Method Of An Amorphous-Silicon Flat-Panel X-Ray Sensor
CN102800750B (zh) 一种传感器的制造方法
EP2879180B1 (en) Method for manufacturing sensor

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14126490

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12881967

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12881967

Country of ref document: EP

Kind code of ref document: A1