WO2013183318A1 - 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 - Google Patents

高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 Download PDF

Info

Publication number
WO2013183318A1
WO2013183318A1 PCT/JP2013/052019 JP2013052019W WO2013183318A1 WO 2013183318 A1 WO2013183318 A1 WO 2013183318A1 JP 2013052019 W JP2013052019 W JP 2013052019W WO 2013183318 A1 WO2013183318 A1 WO 2013183318A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
wiring patterns
waveform
wiring
Prior art date
Application number
PCT/JP2013/052019
Other languages
English (en)
French (fr)
Inventor
守利 安永
Original Assignee
国立大学法人 筑波大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人 筑波大学 filed Critical 国立大学法人 筑波大学
Publication of WO2013183318A1 publication Critical patent/WO2013183318A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Definitions

  • the present invention relates to a high-frequency wiring structure for shaping a signal waveform of a high-frequency signal, a high-frequency mounting substrate, a method for manufacturing a high-frequency wiring structure, and a method for shaping a high-frequency signal waveform.
  • the present invention provides a high-frequency wiring structure and a high-frequency wiring structure that can reduce signal distortion and crosstalk noise on a plurality of transmission lines that may cause crosstalk.
  • a forming method and a waveform shaping method for a high-frequency signal are provided.
  • FIG. 4 is a signal waveform diagram at both observation points of the active line 2 and the stationary line 3 when a clock signal of 250 MHz is input to the active line 2.
  • FIG. FIG. 14 is a graph of FIG. 13.
  • FIG. 15 is a signal waveform diagram at both observation points of the active line 2 and the stationary line 3 when the STL design results of FIGS. 13 and 14 are used.
  • the figure which shows the transmission line model in case a clock signal is input also to the stationary line 3.
  • FIG. 7 is a signal waveform diagram at observation points on normal wiring patterns 11 and 12 formed on the printed circuit board 10.
  • (A) is a bit pattern of an isolated wave
  • (b) is a diagram for explaining an error area when an isolated wave is used as a teacher signal.
  • FIG. 32 is a simulation waveform diagram of each crosstalk when a low frequency signal of 250 MHz and a high frequency signal of 5 GHz are input to the active line 11 of FIG. 31.
  • crossover is performed (step S2).
  • Crossover is a model of living organisms leaving offspring by mating, and is an operation to replace individual genes.
  • a child who has the characteristics of parents is born by crossover.
  • one-point crossover is used for crossover of characteristic impedance
  • blend crossover is used for crossover of segment length (Isao Ono, Hiroshi Sato, Shigenobu Kobayashi, “Unimodal normal distribution” "Function optimization by real numerical GA using cross UNDX”, Journal of Artificial Intelligence, vol14, no.6, pp.1146-1155, Nov. 1999).
  • the H, L level logic margin is an index that indicates how far the voltage at the H level and L level in the signal line is at a minimum length from the threshold value.
  • the threshold value is set to 0.5 V, and the larger the value (maximum 0.5), the better, and the possibility that the digital signal is inverted and transmitted is reduced.
  • the static line maximum voltage is the maximum value of the voltage that is generated as noise in the static line.
  • the skew is an index indicating how much the time when the observed waveform exceeds the threshold is deviated from the time when the ideal clock signal exceeds the threshold (for example, 0.5 V). The closer this value is to 0, the better, and problems such as timing shifting are less likely to occur.
  • FIG. 7 is a schematic diagram of MGG.
  • MGG suppresses the rapid spread of the characteristics of individuals with prominent fitness within an individual population by minimizing the number of individuals that are replaced during generational changes. As a result, the existence of various individuals in the middle and late stages of the search prevents the evolution from stopping midway.
  • the Pareto solution is a solution that can be evaluated by any one of the evaluations of all other solutions and their own evaluation.
  • FIG. 22 is a waveform diagram of a clock signal input to the printed circuit board 10
  • FIG. 23 is a signal waveform diagram at observation points on the normal wiring patterns 11 and 12 formed on the printed circuit board 10.
  • the upper waveform in FIG. 23 is the observed waveform on the active line 11, and the lower waveform is the observed waveform on the stationary line 12. It can be seen that in the normal wiring patterns 11 and 12, the observed waveform on the active line 11 is greatly distorted. A great amount of noise is also superimposed on the stationary line 12.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

［課題］クロストークが生じ得る複数の伝送線上の信号の歪みやクロストークによるノイズを低減する。 ［解決手段］高周波用配線構造体１上に形成された複数の配線パターン２，３のそれぞれは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものである。隣接配置される複数の配線パターンのうち、隣り合う２本の配線パターンは、クロストークによるノイズが発生する距離内に配置される。複数の配線パターンのそれぞれが有する複数のセグメントのそれぞれの特性インピーダンスおよびセグメント長は、隣接する二つのセグメント同士の境界で発生された反射波がノイズに重畳して互いに打ち消し合うことで複数の伝送線を伝搬する信号の波形が成形されるように定められる。

Description

高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
　本発明は、高周波信号の信号波形を成形する高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法に関する。
　複数本の伝送線を近接して配置すると、伝送線同士が互いにノイズを及ぼし合うクロストークと呼ばれる現象が生じる。クロストークによって、無信号の伝送線に電流が流れたり、信号を伝送している伝送線同士が信号の電圧波形を歪ませ合ったりする。クロストークが生じる原因は、伝送線に信号を入力すると、この信号によって電磁力が生じて、電磁力線が隣接する伝送線に誘導起電力を発生させることである。クロストークによるノイズは、高周波になるほど大きくなる性質を持つ。
　図３１はクロストークを起こす２本の伝送線１１，１２をモデル化した回路図である。２本の伝送線１１，１２のうち１本を信号を伝送するアクティブ線路１１とし、他の１本を無信号の静止線路１２とする。図３１中のＲｄはダンピング抵抗、Ｒｔは終端抵抗であり、いずれの抵抗もインピーダンス整合のために接続されている。
　図３２は図３１のアクティブ線路１１に２５０ＭＨｚの低周波信号と５ＧＨｚの高周波信号を入力した場合の、それぞれのクロストークのシミュレーション波形図である。図３２に示すように、アクティブ線路１１に低周波信号を入力した場合は、アクティブ線路１１と静止線路１２の双方ともノイズの影響は小さく、アクティブ線路１１の信号波形はほとんど歪んでおらず、静止線路１２に生じるノイズ成分も小さい。これに対して、アクティブ線路１１に高周波信号を入力すると、クロストークの影響が大きくなってしまい、アクティブ線路１１の信号波形は歪み、静止線路１２には大きなノイズ信号が現れる。
　クロストークに対する最も有効な対策は伝送線同士の間隔を広げることであるが、ＬＳＩ等の高集積部品同士を配線する場合、配線間の距離を広げるのは容易ではなく、他の対策が必要となる。
　本発明者は、過去に、配線パターン上のインピーダンス不整合点における反射波が及ぼす波形歪みに対する対策として、配線パターンを複数のセグメントに分割して、各セグメントの境界で反射波を発生させて、反射波同士を重ね合わせて互いに消し合うことで、信号波形整形を行うセグメント分割伝送線（ＳＴＬ：Segmental Transmission Line）を考案した（特開２００５－１５０６４４号公報参照）。
　特開２００５－１５０６４４号公報に開示されたＳＴＬは、単一の配線パターンだけを対象としており、クロストークが生じ得る複数の伝送線に対応する複数の配線パターンについてＳＴＬ設計を行う具体的なやり方は開示されていない。
　上述した課題を解決するために、本発明は、クロストークが生じ得る複数の伝送線上の信号の歪みやクロストークによるノイズを低減することが可能な高周波用配線構造体、高周波用配線構造体の形成方法および高周波信号の波形整形方法を提供するものである。
　上記の課題を解決するために、本発明の一態様は、それぞれに高周波信号が伝送され隣接配置される複数の伝送線に対応する複数の配線パターンを備えた高周波用配線構造体である。前記複数の配線パターンのそれぞれは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものである。隣接配置される前記複数の配線パターンのうち、隣り合う２本の配線パターンは、クロストークによるノイズが発生する距離内に配置される。前記複数の配線パターンのそれぞれが有する前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長は、隣接する二つの前記セグメント同士の境界で発生された反射波が前記ノイズに重畳して互いに打ち消し合うことで前記複数の伝送線を伝搬する信号の波形が伝送線上の観測点において成形されるように定められる。
　また、本発明の一態様は、それぞれに高周波信号が伝送され隣接配置される複数の伝送線に対応する複数の配線パターンを基板上に形成する高周波用配線構造体の製造方法である。前記複数の配線パターンのそれぞれは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものである。隣接配置される前記複数の配線パターンの少なくとも１本に所定の信号波形を持つ教師信号を入力した状態で、前記複数の配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みとノイズとを減少させる反射波が前記複数の配線パターンのそれぞれにおける隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記ノイズに重畳して互いに打ち消し合うことで前記複数の伝送線を伝搬する前記高周波信号が当該伝送線上の観測点において整形されるように、最適化アルゴリズムを用いて前記複数の配線パターンのそれぞれにおける前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計する。
　本発明によれば、クロストークが生じ得る程度に隣接配置された複数の配線パターン上を伝送する高周波信号を適切に波形整形することができる。
本発明の一実施形態に係る高周波用配線構造体１のＳＴＬ設計モデル図。 ＳＴＬ設計後の各セグメント４の形状を模式的に示す図。 ＳＴＬ設計の処理手順を示すフローチャート。 図１の主配線パターンに染色体をマッピングした例を示す図。 （ａ）はＳＴＬにおける１点交叉の概要図、（ｂ）はブレンド交叉の概要図。 誤差面積を説明する図。 ＭＧＧの概略図。 評価が２種類だったときのパレート解の概要図。 配線パターンを１６個のセグメントに分割して、各セグメントのパラメータを図３の処理手順で計算した結果を示す図。 図９をグラフ化した図。 アクティブ線路２に２５０ＭＨｚのクロック信号を入力した場合のアクティブ線路２と静止線路３の両観測点での信号波形図。 ＳＴＬ設計を行わない通常配線での信号波形図。 アクティブ線路２の波形歪みと静止線路３のノイズ波形を考慮に入れてＳＴＬ設計を行った結果を示す図。 図１３をグラフ化した図。 図１３および図１４のＳＴＬ設計結果を利用した場合のアクティブ線路２と静止線路３の両観測点での信号波形図。 静止線路３にもクロック信号を入力する場合の伝送線モデルを示す図。 ＳＴＬ設計を行っていない２つの通常配線パターンに同位相のクロック信号を入力した場合の観測点での信号波形図。 ＳＴＬ設計を行っていない２つの通常配線パターンに１／４位相ずれたクロック信号を入力した場合の観測点での信号波形図。 ＳＴＬ設計を行った２つの配線パターンに同位相のクロック信号を入力した場合の観測点での信号波形図。 ＳＴＬ設計を行った２つの配線パターンに１／４位相ずれたクロック信号を入力した場合の観測点での信号波形図。 信号波形の観測に利用したプリント基板１０の外観図。 プリント基板１０に入力されるクロック信号の波形図。 プリント基板１０に形成された通常配線パターン１１，１２上の観測点での信号波形図。 プリント基板１０上に形成されたＳＴＬ設計を行った配線パターン上の観測点での信号波形図。 シンボル間干渉を説明する図。 （ａ）は孤立波のビットパターン、（ｂ）は孤立波を教師信号とする場合の誤差面積を説明する図。 アイパターンを説明する図。 孤立波信号を用いてＳＴＬ設計を行った１本の配線パターン上の観測波形と教師波形を示す図。 教師信号の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせる例を示す図。 教師信号波形の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせてＳＴＬ設計を行った場合の観測信号波形を示す波形図。 クロストークを起こす２本の伝送線１１，１２をモデル化した回路図。 図３１のアクティブ線路１１に２５０ＭＨｚの低周波信号と５ＧＨｚの高周波信号を入力した場合の、それぞれのクロストークのシミュレーション波形図。
　以下、本発明の実施の形態について、詳細に説明する。
　図１は本発明の一実施形態に係る高周波用配線構造体１のＳＴＬ設計モデル図である。図１の高周波用配線構造体１は、絶縁基板上に形成されるものであり、クロストークが発生する程度に近接配置された２本の配線パターン２，３を備えている。２本の配線パターン２，３のそれぞれは、ＳＴＬ設計により複数のセグメント４に分割されている。図１のＳＴＬ設計モデルでは、２本の配線パターン２，３の間隔は０．４ｍｍ、２本の配線パターン２，３の長さはいずれも４００ｍｍで、信号周波数は２５０ＭＨｚとした。伝送線長４００ｍｍはコンピュータの部品やＬＳＩ等を考えると現実的ではないが、伝送線長２０ｍｍ、伝送線間隔０．０２ｍｍ、５ＧＨｚの２０倍のスケールアップを想定したものである。
　図１では、２本の配線パターン２，３のうち１本をアクティブ線路２として、その一端にはダンピング抵抗Ｒｄを介して信号源５が接続されており、この信号源５は２５０ＭＨｚのクロック信号をアクティブ線路２の一端に入力する。アクティブ線路の他端は終端抵抗Ｒｔを介して接地している。また、他の１本は静止線路３として、信号は入力せずに、その両端は終端抵抗Ｒｄ、Ｒｔを介して接地している。
　以下に、２本の配線パターン２，３のＳＴＬ設計について説明する。図２はＳＴＬ設計後の各セグメント４の形状を模式的に示す図である。ＳＴＬでは、伝送線を複数のセグメント４に分割し、セグメント４ごとに異なる配線長と配線幅（特性インピーダンス）を与える。異なる配線幅のセグメント４の境界では、インピーダンスの不整合が起こり、信号の反射が発生する。ＳＴＬでは、各セグメント４の境界での反射波と、クロストーク等その他の原因で歪んだ入力信号とを重ね合わせて信号の歪み成分を相殺することで、観測点において信号の波形を整形する。
　反射波が観測点に到着するのは、その反射波を発生させた入力信号よりも当然後になる。観測点では、例えば入力信号としてクロック信号が入力された場合、クロック信号が生成した反射波との重ね合わせで整形される。
　ＳＴＬ設計とは、観測点において最も整形された信号波形が観測される各セグメント４のインピーダンス（配線パターンの場合はその厚さや素材を場所によって任意に形成することは一般に困難であるため、本実施形態では材料や厚さは一定とし、線幅を可変とする）と長さを求めることである。各セグメント４の幅と長さの組合せは膨大な数だけ存在するため、全ての組合せを評価することは不可能である。そこで、ＳＴＬ設計では、生物の進化をモデリングした最適アルゴリズムである遺伝的アルゴリズム（ＧＡ：Genetic Algorithm）を利用する。ＧＡはすでに、組合せ総数が膨大な種々の組合せ爆発問題に対して適応されており、その有効性は高く評価されている。
　図３はＳＴＬ設計の処理手順を示すフローチャートである。ＧＡではまず、各セグメント４のパラメータ（幅と長さ）を乱数で決定した初期個体を生成し、その後に終了条件を満たすまで、交叉、突然変異、適合評価および選択を繰り返す。終了条件とは、予め定めた世代数まで進化したか否かを判定することである。
　図３のＧＡでは、染色体を用いて遺伝的な操作を行う。例えば、図４は図１の主配線パターンに染色体をマッピングした例を示している。図４に示すように、染色体は、各セグメントの配線長Ｌｉと特性インピーダンスＺｉの２種類の遺伝子で構成されており、１つの染色体が１つの回路を表す。ここで、染色体と個体は同じ意味で用いる。
　図３のＧＡでは、まず数百個の染色体をランダムに作成する初期個体生成を行う（ステップＳ１）。これら数百個の染色体、すなわち数百個の回路が初期個体となる。この初期個体を使って、ＧＡでの解探索を行う。
　次に、交叉を行う（ステップＳ２）。交叉とは、生物が交配によって子孫を残すことをモデル化したもので、個体の遺伝子を入れ替える操作である。実際の生命では、交叉により、両親の特徴を兼ね備えた子が生まれる。本実施形態のＳＴＬ設計では、特性インピーダンスの交叉に１点交叉を用い、セグメント長の交叉にブレンド交叉（ＢＬＸ－α）を用いた（小野功，佐藤浩，小林重信，”単峰性正規分布交叉UNDXを用いた実数値GAによる関数最適化”，人工知能学会誌，vol14，no.6，pp.1146-1155，Nov. 1999参照）。
　１点交叉とは、染色体の交差点を乱数で１点選び、この点の前後の要素を交換する手法である。図５（ａ）はＳＴＬにおける１点交叉の概要図である。
　ブレンド交叉とは、パラメータの決定に両親の性質に近いものを選ぶ方法である。図５（ｂ）はブレンド交叉の概要図である。図５（ｂ）に示すように、親１のセグメント長比をＬn、親２のセグメント長比をＭnとする。ブレンド交叉では、親同士の差分ｄを取り、これを区間の両側へαｄ（αは定数）だけ拡張した領域を子の解空間とする。この解空間の中から乱数によって子個体を複数選ぶ。作成する子個体の数は一定で、パラメータとして与える。
　図３のＧＡでは、ステップＳ２の交叉が行われた両親と子個体について、適合度評価を行って、各個体の評価値を求める（ステップＳ３）。ここでは、求めた各セグメント４の特性インピーダンスと配線長の組合せで回路を作成し、その回路の信号波形を評価する。
　より具体的には、まず、ＧＡによって求めたインピーダンスと配線長の組合せで回路シミュレータ（例えばＳＰＩＣＥ）のネットリストを作成する。作成したネットリストをＳＰＩＣＥに読み込んで（ステップＳ４）、波形データを出力する（ステップＳ５）。得られた波形データは、評価関数の計算に用いられる（ステップＳ６）。評価関数は、理想波形と観測波形との誤差面積を計算する。なお、本実施形態では、理想波形と観測波形との誤差面積により評価をしているが、H, L レベル論理マージンや、静止線路の最大電圧、スキュー、立ち上がり時間、などを指標として使用することができる。H, L レベル論理マージンとは、信号線においてH レベル、Lレベルにおける電圧がしきい値から最小長さでどれくらい離れているかを表す指標である。例えば、アクティブ線路においてはしきい値を0.5V とし、この値が大きい（最大0.5）ほど良く、デジタル信号が反転して伝わってしまう可能性が低くなる。静止線路最大電圧とは、静止線路において、ノイズとして生じてしまう電圧の最大値である。スキューとは、本明細書において、理想クロック信号がしきい値（例えば0.5V ）を超えた時刻に対し、観測波形がしきい値を超えた時刻がどの程度ずれているかを表す指標である。この値が０に近いほど良く、タイミングがずれてしまう等の問題が起きにくい。立ち上がり時間とは、信号がL からH に変化する時の信号の立ち上がり時間を表す指標で、例えば、20-80%立ち上がり時間として、信号の波形がH レベルの電圧値の20%から80%になるまでの時間を使う。これにより、信号に重要な立ち上がり時間を評価する。
　図６は誤差面積を説明する図である。図６では、理想波形Ｉ（ｔ）と観測波形Ｏ（ｔ）の差分を誤差面積Ｓとしている。理想波形Ｉ（ｔ）は、進化の目標となる理想的な教師波形、観測波形Ｏ（ｔ）はＳＴＬ設計で観測される波形である。ＳＴＬ設計のＧＡでは、誤差面積が小さくなるように観測波形Ｏ（ｔ）を進化させて、次第に教師波形に近づけていく処理を行う。そして、より教師波形に近い波形を出力する個体を優秀な解と呼ぶ。
　誤差面積Ｓは以下の（１）式で表される。
Figure JPOXMLDOC01-appb-M000001
　図３のＧＡでは、ステップＳ３の処理が終了した後に選択処理を行う（ステップＳ７）。この選択処理では、自然淘汰をモデル化したものである。自然淘汰とは、生物の進化の中で生じた変化が、その生物の置かれた環境下で有利となるなら、その変化は残るというものである。選択処理では、まず各個体の次世代への生き残りやすさ、すなわちその個体がどれだけ優秀であるかを求め、これに基づいて次世代の母集団を形成する。この次世代への生き残りやすさを適合度（Fitness）と呼ぶ。
　ＳＴＬ設計では、図３の選択処理のモデルにMinimum Generation Gap (MGG)を用いる（佐藤浩，小野功，小林重信，”ＧＡにおける世代交代モデルの提案と評価”，人工知能学会誌，vol.12，no.5，pp.734-744，Sep. 1997）。
　図７はＭＧＧの概略図である。ＭＧＧは、世代交代の際に入れ替わる個体をできるだけ少なくすることで、適合度の突出した個体の特徴が急速に個体集団内に広まってしまうことを抑制する。この結果、探索の中後期においても多様な個体が存在することで、途中で進化が止まってしまうことを抑制する。
　ＭＧＧでは、まず母集団から２個体を非復元的にランダムに選び出し、これを親とする。非復元的とは、一度選んだものは母集団に戻さないことである。
　次に、選び出した親に対して交叉を実施して子個体を生成する（ステップＳ１１）。ここで、親と子を合わせた集団を家族と呼ぶ（ステップＳ１２）。
　そして、家族の中から１個体を選び出す。１個体を選び出すために、まず候補となる２つを決める（ステップＳ１３）。１つ目にエリート個体を選び出す。エリート個体とは、家族の中で、誤差面積の値が最も小さく、優秀な個体のことである。２つ目には、エリート個体を除いた家族内から適合度に応じたルーレットにより選択する。このルーレットは適合度が高い個体、すなわち優秀な個体ほど選ばれやすくなっている。
　これらの選択した個体を元の母集団に戻して世代を一つ進める（ステップＳ１４）。より具体的には、所定の終了条件を満たすまで（図３のステップＳ８）、図３のステップＳ２～Ｓ７の処理を繰り返す。
　最適解を選ぶとき、解の評価が複数ある場合の最適解をパレート解と呼ぶ。例えば、解の評価を（評価１，評価２）とし、解１の評価が（2000, 1500）で、解２の評価が（1500, 1600）の場合を考える。評価１だけを見れば解２の方がよいが、評価２だけを見れば解１の方がよい。
　このように、評価が複数存在する場合、最適解は１つに定まらない。このため、パレート解を利用する。
　パレート解は、他のすべての解の評価と自分の評価を評価ごとに比べたとき、どれか一つでも良い評価がある解である。
　図８は評価が２種類だったときのパレート解の概要図である。図８は、横軸を評価１、縦軸を評価２としたときの解の分布において、パレート解がどれに相当するかを示している。図８の斜線部は、自分より良い解の範囲である。自分より良い解の範囲に一つも解が存在しないものがパレート解である。この範囲は、評価１と２ともに自分より優れている範囲を示している。逆に、パレート解でない他の解はすべて、自分よりも良い解の範囲に一つ以上の他の解が存在している。
　ＳＴＬ設計は、図３に示した処理手順で行われる。まずは、ＳＴＬ設計でクロストークの影響を軽減できるか否かを検討するために、アクティブ線路２の波形の歪みは考慮せず、静止線路３（図１中の観測点３１）のノイズ電圧を小さくするＳＴＬ設計を行った。この条件でＳＴＬ設計を行った結果は図９のようになった。図９は、配線パターンを１６個のセグメントに分割して、各セグメントのパラメータ（特性インピーダンスとセグメント長）を図３の処理手順で計算した結果である。
　図１０は図９をグラフ化したものであり、横軸はセグメント長、縦軸は特性インピーダンスである。このＳＴＬ設計では、アクティブ線路２と静止線路３をともに１６個のセグメント４に分割し、各線路の対応するセグメント同士の特性インピーダンスは同一とし、また対応するセグメント同士のセグメント長も同一とした。
　図１１は、アクティブ線路２の波形の歪みは考慮せず、静止線路３のノイズ電圧を小さくするＳＴＬ設計を行って、アクティブ線路２に２５０ＭＨｚのクロック信号を入力した場合のアクティブ線路２と静止線路３の両観測点での信号波形図である。アクティブ線路２の信号波形は、観測波形（ＳＴＬ波形）と理想波形である。理想波形とは、アクティブ線路２に入力される入力信号波形である。これに対して、図１２はＳＴＬ設計を行わない通常配線での信号波形図である（STL配線か通常配線かの相違以外は同条件）。
　図１１と図１２を比較すると、アクティブ線路２の観測波形は、図１１の方がなまった波形形状になっているが、静止線路３の観測波形は、図１１の方が振幅が低減しており（通常配線では0.42Vであるものが、STL配線では0.18Vまで改善されている）、ノイズが低減していることがわかる。
　次に、アクティブ線路２の波形歪みと静止線路３のノイズ波形を考慮に入れてＳＴＬ設計を行った。この場合のＳＴＬ設計結果は図１３のようになった。図１４は図１３をグラフ化したものである。また、図１５は、図１３および図１４のＳＴＬ設計結果を利用して、アクティブ線路２に２５０ＭＨｚのクロック信号を入力した場合のアクティブ線路２の遠端である観測点２１と静止線路３の遠端である観測点３１の両観測点での信号波形図である。
　図１５と図１２を比較すればわかるように、図１５のアクティブ線路２上の観測点２１における観測波形は、図１２の観測波形よりも理想波形に近づいている。また、図１５の静止線路３上の観測点３１の観測波形は、図１２の観測波形よりもノイズが低減している。評価値を調べると、通常配線に比べて、スキューが９倍、アクティブ線路２上では誤差面積が１．２７倍改善している。特に、クロック信号のスキューが大きい（悪い）ことは、タイミングがずれてしまうおそれが高いことになるため、スキューが改善できたことは望ましい結果である。また、静止線路３側は、通常配線と比べて、静止最大電圧が０．４２Ｖから０．２５Ｖと１．７倍改善して、誤差面積も１．６倍改善している。
　静止線路３のみで整形したSTLと比べると、静止線路３側の改善率を大幅に悪化させることなく、アクティブ線路２についてのすべての評価項目で改善されており、２つの伝送線のクロストークを軽減することができたことがわかる。
　上述した説明では、アクティブ線路２のみにクロック信号を入力したが、プリント基板上に形成された隣接する２本の配線パターン２，３の一方のみに信号が流れて他方は無信号であるモデルよりも、２本の配線パターン２，３の双方に信号が流れるモデルの方が現実的である。例えば、複数の信号をパラレルで（同時並行的に）伝送するバス伝送方式では、複数の線路で同じ方向に信号を送る。そこで、隣接する２本の配線パターン２，３の両方にクロック信号を入力したときに、各配線パターン上の観測点でクロストークを軽減できるか否かを検証する。より具体的には、２本の配線パターン２，３に同位相のクロック信号を入力する場合と、１／４位相ずれたクロック信号を入力する場合とについて検証する。
　図１３および図１４に示したＳＴＬ設計結果をそのまま用いて、図１の静止線路３にもクロック信号を入力する。この検証に用いる伝送線モデルは図１６のようになる。図１６の破線で示すモジュール６は、１／４波長分位相をずらすのに利用するＨＳＰＩＣＥのＴ－ｍｏｄｅｌを表す。ＨＳＰＩＣＥのＴ－ｍｏｄｅｌの伝送線は、理想的な伝送線のモジュールで、線路長による遅延と特性インピーダンスのみを考慮する。
　図１７はＳＴＬ設計を行っていない２つの通常配線パターンに同位相のクロック信号を入力した場合の観測点（観測点２１、３１）での信号波形図、図１８はＳＴＬ設計を行っていない２つの通常配線パターンに１／４位相ずれたクロック信号を入力した場合の観測点での信号波形図である。図１７と図１８には、アクティブ線路と静止線路のいずれにも、観測波形（通常波形）と理想波形が図示されている。
　図１９はＳＴＬ設計を行った２つの配線パターンに同位相のクロック信号を入力した場合の観測点での信号波形図、図２０はＳＴＬ設計を行った２つの配線パターンに１／４位相ずれたクロック信号を入力した場合の観測点での信号波形図である。図１９と図２０には、アクティブ線路と静止線路のいずれにも、観測波形（ＳＴＬ波形）と理想波形が図示されている。
　同位相のクロック信号を入力した場合、通常配線パターンでは、図１７に示すように、観測波形と理想波形との間の位相のずれ（スキュー）が大きくなる。これに対して、ＳＴＬ設計を行った配線パターンでは、図１９に示すように、スキューがほとんどなくなる。
　１／４位相ずれたクロック信号を入力した場合、通常配線パターンでは、図１８に示すようにクロストークの影響により信号が大きく歪んでいるが、ＳＴＬ設計を行った配線パターンでは、図２０に示すように、信号波形の歪みが抑制されて、適切に波形整形されていることがわかる。
　以上の波形観測はシミュレーションにより行ったが、実際にプリント基板上にＳＴＬ設計を行った配線パターンを行って、計測器により信号波形を観測した。
　図２１は信号波形の観測に利用したプリント基板１０の外観図である。このプリント基板１０には、ＳＴＬ設計を行った２本の配線パターン２，３が０．４ｍｍの間隔で形成され、また、これら２本の配線パターン２，３と十分な距離を離して、ＳＴＬ設計を行わない２本の通常配線パターン１１，１２が０．４ｍｍの間隔で形成されている。これら計４本の配線パターンの一端側に信号入力用の端子が設けられ、他端側にプローブ接触用のパッドが形成されている。このパッドが観測点になる。
　まず、２本の通常配線パターン１１，１２のうち１本（アクティブ線路１１）にクロック信号を入力して、アクティブ線路１１と静止線路１２上の観測点の信号波形を観測した。
　図２２はプリント基板１０に入力されるクロック信号の波形図、図２３はプリント基板１０に形成された通常配線パターン１１，１２上の観測点での信号波形図である。図２３の上側の波形はアクティブ線路１１上の観測波形、下側の波形は静止線路１２上の観測波形である。通常配線パターン１１，１２では、アクティブ線路１１上の観測波形が大きく歪んでいることがわかる。また、静止線路１２にも多大なノイズが重畳されている。
　これに対して、図２４はプリント基板１０上に形成されたＳＴＬ設計を行った配線パターン上の観測点での信号波形図である。図２４の上側のアクティブ線路２の観測波形は、図２３に比べて歪みが軽減されており、同様に、図２４の下側の静止線路３の観測波形も、図２３に比べてノイズが減っており、ＳＴＬの設計が有効であったことを示している。
　上述した考察では、クロストークを生じる程度に隣接配置された２本の配線パターン２，３の少なくとも一方にクロック信号を入力した状態でＳＴＬ設計を行う例を説明した。実際には、配線パターンに入力される信号は、必ずしも一定周期のクロック信号だけとは限らず、周波数が任意のタイミングで変化するランダム信号が入力される場合もありうる。そこで、２本の配線パターン２，３の少なくとも一方にランダム信号を入力した状態でＳＴＬ設計を行う例について説明する。
　ランダム信号の波形歪みは、シンボル間干渉（ＩＳＩ:Inter Symbol Interference)によって引き起こされる。シンボル間干渉とは、図２５に示すように、あるビット情報がその前のビット情報の影響を受けて、信号波形に歪みが生じることである。ランダム信号は、０と１が交互に繰り返すわけではなく、０と１がランダムに出現するため、ビット情報の切り替わりで発生する反射波同士が干渉し合うことで、シンボル間干渉が起きてしまう。
　ＳＴＬ設計は、配線パターン上の各セグメント４間で意図的に反射波を発生させるものであるため、様々なビットパターンが出現するランダム信号に関しては、シンボル間干渉が起きやすくなる。このため、ランダム信号を用いて主配線パターンと分岐配線パターンのＳＴＬ設計を行う場合は、主配線パターンの伝送線上でなるべく隣接するビットの影響が及ばないように各セグメント４のパラメータを決定する必要がある。以下では、ランダム信号を主配線パターンに与えて主配線パターンと分岐配線パターンのＳＴＬ設計を行うことを、ランダム信号用ＳＴＬと呼ぶ。
　ランダム信号用ＳＴＬでは、隣接する２本の配線パターン２，３のうち少なくとも一方に、所定のビットパターンの孤立波信号を供給する。ここで、孤立波とは、図２６（ａ）に示すように、１の後に０が複数ビット続くシリアルビットパターン信号である。なお、１と０を反転させたビットパターンを孤立波としてもよい。（０or１が連続する中に、１ビット（若しくは数ビット長）の矩形波が１つだけあるもの）
　孤立波信号を主配線パターンに入力すると、１の立ち上がりと立ち下がりでノイズが発生し、このノイズが、１に後続する複数ビット分の０の間、反射波として残存してしまう。これが残反射である。孤立波の１に続く０は、１の立ち上がりと立ち下がりで発生したノイズによる反射波がほとんど残存しなくなるまでの間続く。
　ランダム信号用ＳＴＬでは、教師信号を孤立波とするため、観測信号も本来的には孤立波となる。よって、図２６（ｂ）の斜線部で示す残反射の誤差面積を計算し、その誤差面積が小さくなるように、２本の配線パターン２，３についてのＳＴＬを設計する。
　上述したように、ランダム信号用ＳＴＬでは、教師信号として孤立波を用いるが、ランダム信号に対する応答の評価にはアイパターンを用いる。アイパターンとは、PCI-EXPRESSやDDR3などの高速伝送系の信号品質評価にも用いられており、ランダム信号の一般的な評価手法である。
　図２７はアイパターンを説明する図である。アイパターンは、ランダム信号を１ビットの期間ｔごとに区切り、それを重ね合わせたものである。アイパターンの名前の由来は、形が人間の眼に似ているためである。アイパターンでは、波形の歪みが小さいほどアイの開きが大きくなり、良好なアイパターンと評価される。逆に、波形の歪みが大きいほどアイの開きは小さくなり、悪いアイパターンと評価される。
　隣接する２本の配線パターン２，３の少なくとも一方に孤立波を入力した状態で、これら２本の配線パターン２，３のＳＴＬ設計を行うことで、任意のビットパターンからなるランダム信号に対応可能な高周波用配線構造体１が得られる。
　プリント基板１０上には、クロック信号、データ信号、アドレス信号および制御信号などの配線パターンが形成されるが、クロック信号用の配線パターンについては、クロック信号を入力してＳＴＬ設計を行うのが望ましく、データ信号、アドレス信号および制御信号については、図２６（ａ）に示したビットパターンからなる孤立波信号を入力してＳＴＬ設計を行うのが望ましい。なお、孤立波信号を入力してＳＴＬ設計を行った配線パターンに、クロック信号を入力しても、比較的良好に信号歪みを抑制できるため、孤立波信号を入力してＳＴＬ設計を行った配線パターンをクロック信号用として利用してもよい。
　図２６（ａ）に示したビットパターンからなる孤立波信号を用いてＳＴＬ設計を行った配線パターンでは、ランダム信号の波形整形を行うことができるが、観測点での信号波形の立ち上がり部分と立ち下がり部分がなまってしまうという問題がある。
　図２８は孤立波信号を用いてＳＴＬ設計を行った１本の配線パターン上の観測波形（曲線ａ）と教師波形（曲線ｂ）を示す図である。図示のように、観測波形の立ち上がり部分と立ち下がり部分がなまっている。
　このような波形のなまりをなくすには、図２９に示すように、教師信号の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせるのが望ましい。図２９のような教師信号を用いてＳＴＬ設計を行うと、観測波形の立ち上がり部分と立ち下がり部分のなまりを抑制して、観測波形を教師信号波形に近づけることができる。
　上述した説明では、クロストークが発生する程度に隣接配置された２本の配線パターン２，３のＳＴＬ設計を行う例を説明したが、３本以上の配線パターンについても同様のＳＴＬ設計を行うことで、各配線パターンを伝送する信号波形を適切に調整できる。３本以上の配線パターンのＳＴＬ設計を行う場合は、３本以上の配線パターンをすべて一括に扱ってＧＡにより各配線パターンの各セグメントの特性インピーダンスとセグメント長を計算してもよいし、３本以上の配線パターンを例えば２本ずつの組に分けて、各組ごとにＳＴＬ設計を行った後に、他の組との間で再度ＳＴＬ設計を行うようにしてもよい。
　以上をまとめると、本実施形態では、クロストークが発生する程度に隣接配置された複数本の配線パターンの少なくとも１本にクロック信号か特定のビットパターンの孤立波信号を入力させた状態でＳＴＬ設計を行うため、各配線パターン上に種々の原因で生じる反射波と、クロストークにより生じたノイズとを重ね合わせて相殺させることができ、各配線パターン上の信号波形を適切に整形することができる。
　また、観測点での信号波形の立ち上がり部分と立ち下がり部分がなまってしまう問題に対処するために、ＳＴＬ設計時の遺伝的アルゴリズムで使用する教師信号波形の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせてＳＴＬ設計を行った。図３０はこのような教師信号波形を用いてＳＴＬ設計を行った結果を示す波形図であり、観測信号（曲線ａ）の波形は教師信号（曲線ｂ）の波形に近似し、観測信号波形の立ち上がり部分と立ち下がり部分のなまりを抑制できたことがわかった。
　本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

Claims (12)

  1. 　それぞれに高周波信号が伝送可能とされ隣接配置される複数の伝送線に対応する複数の配線パターンを備えた高周波用配線構造体であって、
    　前記複数の配線パターンのそれぞれは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものであり、
    　隣接配置される前記複数の配線パターンのうち、隣り合う２本の配線パターンは、クロストークによるノイズが発生する距離内に配置され、
    　前記複数の配線パターンのそれぞれが有する前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長は、隣接する二つの前記セグメント同士の境界で発生された反射波が前記ノイズに重畳して互いに打ち消し合うことで前記複数の伝送線を伝搬する信号の波形が当該伝送線上の観測点において成形されるように定められることを特徴とする高周波用配線構造体。
  2. 　隣接配置される前記複数の配線パターンのそれぞれについて、各配線パターンを前記複数のセグメントに分割するパターン領域においては、異なる配線パターン同士の対応する複数のセグメントの幅を一致させ、かつセグメント長も一致させることを特徴とする請求項１に記載の高周波用配線構造体。
  3. 　前記複数の配線パターンのそれぞれにおける前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長が、前記複数の配線パターンの少なくとも１本にクロック信号を入力した状態で、前記複数の配線パターンのそれぞれにおける隣接する二つの前記セグメント同士の境界で発生された反射波が重複し合って前記ノイズを含めて互いに打ち消し合うように定められることにより、前記クロック信号が入力される配線パターン上の観測点の信号は、前記複数のセグメントを形成しなかった場合に比して、本来伝送すべき信号である前記クロック信号により近い波形に整形されることを特徴とする請求項１に記載の高周波用配線構造体。
  4. 　前記複数の配線パターンのそれぞれにおける前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長が、前記複数の配線パターンの少なくとも１本に所定のシリアルビットパターンからなる孤立波信号を入力した状態で、前記複数の配線パターンのそれぞれにおける隣接する二つの前記セグメント同士の境界で発生された反射波が重複し合って前記ノイズを含めて互いに打ち消し合うように定められることにより、前記孤立派信号が入力される配線パターン上の観測点の信号は、前記複数のセグメントを形成しなかった場合に比して、本来伝送すべき信号である前記孤立派信号により近い波形に整形されることを特徴とする請求項１に記載の高周波用配線構造体。
  5. 　前記孤立波信号は、第１論理の１ビット信号の後に、この１ビット信号による干渉の影響がなくなるまで第２論理の複数ビット信号が続くシリアルビットパターンであることを特徴とする請求項４に記載の高周波配線構造体。
  6. 　前記特性インピーダンスは、対応する前記セグメントの断面積を変えて調整されることを特徴とする請求項１に記載の高周波用配線構造体。
  7. 　請求項１に記載の高周波用配線構造体を絶縁基板上に形成したことを特徴とする高周波用実装基板。
  8. 　それぞれに高周波信号が伝送され隣接配置される複数の伝送線に対応する複数の配線パターンを基板上に形成する高周波用配線構造体の製造方法であって、
    　前記複数の配線パターンのそれぞれは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものであり、
    　隣接配置される前記複数の配線パターンの少なくとも１本に所定の信号波形を持つ教師信号を入力した状態で、前記複数の配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みとノイズとを減少させる反射波が前記複数の配線パターンのそれぞれにおける隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記ノイズに重畳して互いに打ち消し合うことで前記複数の伝送線を伝搬する前記高周波信号が当該伝送線上の観測点において整形されるように、最適化アルゴリズムを用いて前記複数の配線パターンのそれぞれにおける前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする高周波用配線構造体の製造方法。
  9. 　前記教師信号は、所定周波数のクロック信号であることを特徴とする請求項８に記載の高周波配線構造体の製造方法。
  10. 　前記教師信号は、第１論理の１ビット信号の後に、この１ビット信号による干渉の影響がなくなるまで第２論理の複数ビット信号が続く孤立波信号であることを特徴とする請求項８に記載の高周波配線構造体の製造方法。
  11. 　前記孤立波信号からなる前記教師信号を前記複数の配線パターンの少なくとも１本に入力した状態で、前記複数の配線パターン上の所定位置に設けられる観測点で観測される信号波形と前記教師信号の信号波形とのずれが低減されるように、前記教師信号の立ち上がり部分をオーバーシュートさせるとともに、前記教師信号の立ち下がり部分をアンダーシュートさせることを特徴とする請求項８に記載の高周波配線構造体の製造方法。
  12. 　高周波信号が伝送される複数の伝送線に対応する複数の配線パターンが形成された高周波用配線構造体により前記複数の伝送線上の前記高周波信号を波形整形する方法であって、
    　前記複数の配線パターンのそれぞれは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものであり、
    　隣接配置される前記複数の配線パターンの少なくとも１本に所定の信号波形を持つ教師信号を入力した状態で、前記複数の配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みとノイズとを減少させる反射波が前記複数の配線パターンのそれぞれにおける隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記ノイズに重畳して互いに打ち消し合うことで前記複数の伝送線を伝搬する前記高周波信号が当該伝送線上の観測点において整形されるように、最適化アルゴリズムを用いて前記複数の配線パターンのそれぞれにおける前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする高周波信号の波形整形方法。
PCT/JP2013/052019 2012-06-07 2013-01-30 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 WO2013183318A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-130188 2012-06-07
JP2012130188A JP5360786B1 (ja) 2012-06-07 2012-06-07 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Publications (1)

Publication Number Publication Date
WO2013183318A1 true WO2013183318A1 (ja) 2013-12-12

Family

ID=49711720

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/052019 WO2013183318A1 (ja) 2012-06-07 2013-01-30 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Country Status (2)

Country Link
JP (1) JP5360786B1 (ja)
WO (1) WO2013183318A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154125B2 (ja) * 2018-02-19 2022-10-17 浜松ホトニクス株式会社 データ作成装置、光制御装置、データ作成方法、及びデータ作成プログラム
US11960317B2 (en) * 2018-02-19 2024-04-16 Hamamatsu Photonics K.K. Data generating device, light control device, data generating method, and computer-readable recording medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003134177A (ja) * 2001-10-25 2003-05-09 Nec Corp デジタル信号伝送回路の設計方法
JP2005150644A (ja) * 2003-11-19 2005-06-09 Japan Science & Technology Agency 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
JP2006270935A (ja) * 2005-02-25 2006-10-05 Mitsubishi Electric Corp 信号伝送回路、ｉｃパッケージ及び実装基板
JP2007128339A (ja) * 2005-11-04 2007-05-24 Matsushita Electric Ind Co Ltd 半導体装置のパッケージ設計方法、これを実施するためのレイアウト設計ツール及びこれを用いた半導体訴追の製造方法
JP2008294837A (ja) * 2007-05-25 2008-12-04 Fuji Xerox Co Ltd 信号伝送回路及び信号伝送システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003134177A (ja) * 2001-10-25 2003-05-09 Nec Corp デジタル信号伝送回路の設計方法
JP2005150644A (ja) * 2003-11-19 2005-06-09 Japan Science & Technology Agency 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
JP2006270935A (ja) * 2005-02-25 2006-10-05 Mitsubishi Electric Corp 信号伝送回路、ｉｃパッケージ及び実装基板
JP2007128339A (ja) * 2005-11-04 2007-05-24 Matsushita Electric Ind Co Ltd 半導体装置のパッケージ設計方法、これを実施するためのレイアウト設計ツール及びこれを用いた半導体訴追の製造方法
JP2008294837A (ja) * 2007-05-25 2008-12-04 Fuji Xerox Co Ltd 信号伝送回路及び信号伝送システム

Also Published As

Publication number Publication date
JP5360786B1 (ja) 2013-12-04
JP2013255128A (ja) 2013-12-19

Similar Documents

Publication Publication Date Title
Wei et al. Truncated T-splines: fundamentals and methods
US8819599B2 (en) Hierarchical verification of clock domain crossings
US8560296B2 (en) Printed circuit board via model design for high frequency performance
JP5360786B1 (ja) 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
JP2010020372A (ja) 遅延ライブラリ、遅延ライブラリの作成方法、および遅延計算方法
US4594677A (en) System for detecting and diagnosing noise caused by simultaneous current switching
JP5246899B1 (ja) 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
CN106202824A (zh) 一种pcie链路中走线阻抗的确定方法
JP4972270B2 (ja) 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
Sanders Statistical simulation of physical transmission media
US7308620B1 (en) Method to obtain the worst case transmit data and jitter pattern that minimizes the receiver's data eye for arbitrary channel model
CN102404256B (zh) 高速差分信号传输电路的参数选择方法及装置
US8682621B2 (en) Simulating the transmission of asymmetric signals in a computer system
US7177783B2 (en) Shape based noise characterization and analysis of LSI
TW201351901A (zh) 高頻用配線構造體、高頻用安裝基板、高頻用配線構造體之製造方法、及高頻訊號之波形整形方法
Smutzer et al. High speed parallel signal crosstalk cancellation concept
US7398504B2 (en) Program, method and apparatus for analyzing transmission signals
Sui et al. A new tail-fit method design for jitter decomposition
CN106650110A (zh) 一种对模拟波形进行分组测量的方法
Withöft et al. Optimization of a Daisy Chain PCB Memory System through Reinforcement Learning under Consideration of Signal Integrity Constraints
Shimada et al. Signal-integrity improvement based on the segmental-transmission-line
Siviero et al. Constructive signal approximations for fast transient simulation of coupled channels
Matsuoka et al. High signal integrity transmission line using microchip capacitors and its design methodology
JPH11224902A (ja) ネット分類方法、ネット分類装置、および当該方法のプログラムを記録したコンピュータで読取り可能な記録媒体
Bang et al. Delay uncertainty and signal criticality driven routing channel optimization for advanced dram products

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13800269

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13800269

Country of ref document: EP

Kind code of ref document: A1