WO2013167027A2 - 一种电源开关电路及终端 - Google Patents

一种电源开关电路及终端 Download PDF

Info

Publication number
WO2013167027A2
WO2013167027A2 PCT/CN2013/079167 CN2013079167W WO2013167027A2 WO 2013167027 A2 WO2013167027 A2 WO 2013167027A2 CN 2013079167 W CN2013079167 W CN 2013079167W WO 2013167027 A2 WO2013167027 A2 WO 2013167027A2
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
button
pmos transistor
diode
resistor
Prior art date
Application number
PCT/CN2013/079167
Other languages
English (en)
French (fr)
Other versions
WO2013167027A3 (zh
Inventor
宁金星
赵战克
刘世伟
李朝晖
曲廷
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to JP2015560522A priority Critical patent/JP6170184B2/ja
Publication of WO2013167027A2 publication Critical patent/WO2013167027A2/zh
Publication of WO2013167027A3 publication Critical patent/WO2013167027A3/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Definitions

  • the present invention relates to the field of mobile terminals, and provides a power switch circuit and a terminal. Background technique
  • the PMOS transistor is connected, and the PMOS transistor is disconnected, and the power supply and the terminal processor are disconnected.
  • the technical problem to be solved by the embodiments of the present invention is to provide a power switch circuit capable of enabling the terminal to cut off the battery power in the event of a crash, and also realize the fast shutdown function under the normal state through the control of the terminal controller.
  • an embodiment of the present invention provides a power switch circuit, including: a first PMOS transistor having a drain connected to the terminal power source; a second PMOS transistor having a drain connected to a source of the first PMOS transistor, a gate connected to a pin of the terminal controller, and a source connected to the terminal processor;
  • a delay circuit connected to the gate of the first PMOS transistor for setting a delay time
  • the PMOS transistor is disconnected, disconnecting the second PMOS transistor, and causing the terminal power supply to form an open circuit with the terminal processor.
  • the delay circuit includes:
  • a diode a diode, a first resistor, a second resistor, a first capacitor, and a first NMOS transistor; wherein a positive pole of the diode is used for connecting with a button of the terminal;
  • the first resistors are respectively connected to a cathode of the diode and a gate of the first NMOS transistor;
  • a gate and a drain of the first NMOS transistor are connected through the first capacitor, and a source thereof is connected to a gate of the first PMOS transistor;
  • the second resistor is connected to a positive electrode of the diode and a drain of the first NMOS transistor, respectively.
  • a third resistor is further connected between the source of the first NMOS transistor and the terminal power supply.
  • the diode of the delay circuit includes: a first diode and a second diode; wherein a positive pole of the first diode is used to connect with a first button of the terminal to form a first button circuit;
  • the anode of the second diode is connected to the second button of the terminal to form a second button circuit;
  • the first button circuit is connected in parallel with the second button circuit.
  • the first button is connected to the power button connected to the power button through the fourth resistor; the second button is connected to the normal button power source through the fifth resistor; wherein the normal button power supply is powered when the terminal is powered on.
  • the resistance of the third resistor is >470 ⁇ .
  • R1 > 1KQ.
  • An embodiment of the present invention further provides a terminal, including the power switch circuit as described above.
  • the delay circuit can be discharged.
  • the first PMOS transistor is disconnected, and an open circuit is formed between the terminal power supply and the terminal processor, thereby closing the terminal system.
  • a second POMS tube is further disposed between the terminal processor and the first POMS tube, thereby preventing the current of the processor from being reversed to the terminal power source through the first PMOS tube when the terminal is not charged by the battery, resulting in The terminal power supply is abnormally determined; further, the gate of the second POMS tube is connected to the terminal controller, and the terminal controller can control the communication state of the second POMS tube.
  • the controller controls the second POMS tube to open to implement the terminal power supply.
  • the voltage flows to the terminal processor; in addition, the user can quickly cut off the second POMS tube through the terminal controller while the terminal is working normally, thereby implementing a fast shutdown function for the terminal.
  • FIG. 1 is a schematic structural diagram of a power switch circuit according to an embodiment of the present invention.
  • a power switch circuit includes:
  • a first PMOS transistor P1 having a drain connected to the terminal power supply
  • a second PMOS transistor P2 having a drain connected to a source of the first PMOS transistor PI, a gate connected to a pin of the terminal controller, and a source connected to the terminal processor;
  • a delay circuit connected to the gate of the first PMOS transistor for setting a delay time, wherein the delay circuit controls the first PMOS transistor when a discharge time of the delay circuit exceeds the delay time Disconnecting to disconnect the second PMOS transistor and forming an open circuit between the terminal power supply and the terminal processor.
  • the delay circuit when the terminal crashes, the delay circuit can be discharged.
  • the first PMOS transistor P1 is disconnected, thereby cutting off the second POMS tube P2, the terminal power supply VBAT and the terminal.
  • An open circuit is formed between the processors and the terminal system is turned off.
  • a second POMS tube P2 is further disposed between the terminal processor and the first POMS tube P1, thereby preventing the current of the processor from flowing back to the terminal through the first PMOS tube P1 when the terminal is not charged.
  • the power supply VBAT causes the terminal power supply to be abnormally determined.
  • the gate of the second POMS pipe P2 is connected to the terminal controller, and the terminal controller can control the communication state of the second POMS pipe P2.
  • the controller controls the second.
  • the POMS tube is opened, and the voltage of the terminal power supply VBAT is flowed to the terminal processor.
  • the user can quickly cut off the second POMS tube P2 through the terminal controller while the terminal is working normally, thereby implementing the fast shutdown function for the terminal.
  • the delay circuit includes:
  • a diode a diode, a first resistor, a second resistor, a first capacitor, and a first NMOS transistor
  • the anode of the diode is connected to a button of the terminal, and the first resistor R1 is respectively connected to a cathode of the diode and a gate of the first NMOS transistor N1, and the first NMOS transistor N1
  • the gate and the drain are connected through the first capacitor C 1 and the source thereof is connected to the gate of the first PMOS transistor.
  • the selection principle of the first NMOS transistor N1 is as follows: The threshold voltage Vth is low, and the Vth turn-on voltage range is small, so as to ensure the consistency of the terminal button delay as much as possible.
  • the discharge time and the charging time of the delay circuit can be set by reasonably selecting the first point capacitor C1 and the first resistor R1 and the second resistor R2.
  • a source is further connected between the source of the first NMOS transistor N1 and the terminal power supply VBAT.
  • the third resistor R3 preferably, the resistance of the third resistor is > 470 ⁇ ⁇ ;
  • the user can press a terminal button or two terminal buttons to discharge the delay circuit
  • the diode of the delay circuit includes: a first diode VD1 and a second diode VD2;
  • the anode of the first diode VD1 is used to connect with the first button of the terminal KEY-ON to form a first button circuit;
  • the anode of the second diode VD2 is used for a second button KEY- with the terminal.
  • SENSE is connected to form a second button circuit;
  • the first button circuit is connected in parallel with the second button circuit;
  • the first button is connected to the power button VON connected to the power button through the KEY-ON fourth resistor R4 (ie, the first button is the switch button of the terminal); the resistance of the fourth resistor R4 may be 200 ⁇ .
  • the second button is connected to the normal button power supply VIO through the KEY-SENSE fifth resistor R5.
  • the normal button power supply is powered when the terminal is powered on.
  • the VON and VIO levels are equal in magnitude and are typically 1.8V.
  • the first button KEY-ON and the second button KEY-SENSE of the terminal are both high when they are not pressed, and the level is pulled low when pressed.
  • the first diode VD1 and the second diode VD2 form an OR gate, which is indicated by 0 when the terminal button is pressed, and 1 is not pressed, and the combination of the first diode VD1 and the second diode VD2
  • Table 1 The truth table corresponding to the output is shown in Table 1 below: VD1 VD2 output capacitor CI charge/discharge
  • the first capacitor C1 can start to discharge, and the initial level is approximately 1.8V.
  • the duration of pressing the terminal button is greater than the discharge duration of the capacitor.
  • N1 don't cut off.
  • the gate control signal of the second PMOS transistor P2 is controlled by the terminal controller, and automatically goes low at the time of power-on, maintaining the voltage of the drain of the second PMOS transistor P2, so that the second PMOS transistor P2 is at
  • the user can also cut off the second PM 0 S tube P 2 through the terminal controller in the system to form an open circuit between the terminal power supply VBAT and the terminal processor, thereby achieving a fast shutdown function.
  • circuit of this embodiment is used to:
  • the embodiment of the present invention further provides a terminal, including the above-mentioned power switch circuit, which can implement forced shutdown of the system in a dead state, and can also provide a function of fast shutdown, and the specific principle thereof will not be described again.
  • the delay circuit When the terminal crashes, the delay circuit is discharged. When the delay circuit is discharged, the first PMOS transistor is disconnected, and an open circuit is formed between the terminal power supply and the terminal processor, thereby closing the terminal system and avoiding The power supply caused by the voltage of the processor being poured through the PMOS tube to the terminal power supply is abnormal.

Landscapes

  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种电源开关电路及终端，其中，电源开关电路包括：第一PMOS管，其漏极与所述终端电源连接，其栅极用于与所述终端电源连接；第二PMOS管，其漏极与所述第一PMOS管的源极连接，其栅极用于与终端控制器的接脚连接，其源极用于与终端处理器连接；延时电路，与所述第一PMOS管的栅极连接，用于设置一延时时间，当所述延时电路的放电时间超过所述延时时间，所述延时电路控制第一PMOS管断开。采用本发明能够使终端系统死机的情况下强制关机，还能够使终端系统正常情况下实现快速关机功能，并避免了终端在无电池充电时，处理器的电流倒灌至终端电源上，导致终端电源判断异常。

Description

一种电源开关电路及终端 技术领域
本发明涉及移动终端领域， 提供一种电源开关电路及终端。 背景技术
随着手机终端技术的不断发展， 手机功能也是越来越强大， 越来全面， 给大家生活带来了很大的方便。 智能手机釆用的 CPU速度不断加快， 内存 容量扩大， 输入法更加便捷、 操作系统性能提高， 手机的性能和功能越来 越接近于个人电脑， 是近几年来手机终端技术发展趋势之一。 但功能的多 样化， 对手机软硬件系统也是很大的挑战， 下载的功能软件兼容性或者硬 件可靠性都可能导致手机系统死机， 死机会成为影响用户体验的一个重大 问题。
目前解决智能机出现死机的方法为： 电源与终端处理器之间釆用一个
PMOS管连接， 通过控制 PMOS管断开， 电源与终端处理器的断路。 虽然 上述方法可以有效的切断电池电源， 但是如果终端在不装电池进行充电的 时候， 处理器的电压会通过 PMOS管灌倒至终端电源上， 导致电源判断异 常。 发明内容
本发明实施例要解决的技术问题是提供一种电源开关电路， 能够使终 端在死机情况下切断电池电源的同时， 还能在正常状态下， 通过终端控制 器的控制， 实现快速关机功能。
为解决上述技术问题， 本发明实施例提供了一种电源开关电路， 包括： 第一 PMOS管， 其漏极与所述终端电源连接； 第二 PMOS管， 其漏极与所述第一 PMOS管的源极连接， 其栅极用于 与终端控制器的接脚连接， 其源极用于与终端处理器连接；
延时电路， 与所述第一 PMOS管的栅极连接， 用于设置一延时时间，
PMOS管断开， 使所述第二 PMOS管断开， 并使所述终端电源与所述终端 处理器形成断路。
其中， 所述延时电路包括：
二极管、 第一电阻、 第二电阻、 第一电容、 第一 NM0S管； 其中， 所述二极管的正极用于与所述终端的按键连接；
所述第一电阻分别与所述二极管的负极以及所述第一 NM0S管的栅极 连接；
所述第一 NM0S管的栅极和漏极通过所述第一电容连接， 其源极与第 一 PMOS管的栅极连接；
所述第二电阻分别与所述二极管的正极以及所述第一 NM0S管的漏极 连接。
其中， 所述延时时间为 T =R2*C 1 ; 其中， C 1为所述第一电容的电容大 小， R2为所述第二电阻的电阻大小。
其中， 所述延时电路的充电时间为 τ ' =R1 *C 1 ; 其中， R1为所述第 一电阻的电阻大小。
其中， 所述第一 NM0S管的源极与终端电源之间还接有一第三电阻。 其中， 所述延时电路的二极管包括： 第一二极管和第二二极管； 其中， 所述第一二极管的正极用于与终端的第一按键连接， 构成第一 按键电路；
所述第二二极管的正极用于与终端的第二按键连接， 构成第二按键电 路； 所述第一按键电路与所述第二按键电路并联。
其中， 所述第一按键通过第四电阻与连接开机键电源连接； 所述第二 按键通过第五电阻与普通按键电源连接； 其中， 所述普通按键电源在终端 处于开机状态下供电。
其中， 所述第三电阻的阻值 > 470ΚΩ。
其中， 所述 R1 > 1KQ。
本发明实施例还提供了一种终端， 包括如上所述的电源开关电路。 当终端出现死机时， 可对延时电路进行放电， 当延时电路放电完毕后， 会使第一 PMOS管断开， 终端电源与终端处理器之间形成断路， 从而关闭 终端系统。 以进一步地， 在终端处理器与第一 POMS 管之间还设一第二 POMS 管， 从而防止了终端在无电池充电时， 处理器的电流会通过第一 PMOS管倒灌至终端电源上，导致终端电源判断异常；进一步地，第二 POMS 管的栅极与终端控制器连接，终端控制器可以控制第二 POMS管连通状态， 在开机过程中， 控制器控制第二 POMS管打开， 实现终端电源的电压流向 终端处理器； 此外， 用户还可以在终端正常工作的情况下， 通过终端控制 器快速切断第二 POMS管， 为终端实现了快速关机功能。 附图说明
图 1为本发明实施例中电源开关电路的结构示意图；
具体实施方式
为使本发明要解决的技术问题、 技术方案和优点更加清楚， 下面将结 合附图及具体实施例进行详细描述。
如图 1所示， 一种电源开关电路， 包括：
第一 PMOS管 P1 , 其漏极与所述终端电源连接； 第二 PMOS管 P2 , 其漏极与所述第一 PMOS管 PI的源极连接， 其栅极用 于与终端控制器的接脚连接， 其源极用于与终端处理器连接；
延时电路， 与所述第一 PMOS管的栅极连接， 用于设置一延时时间， 当 所述延时电路的放电时间超过所述延时时间，所述延时电路控制第一 PMOS 管断开，从而使所述第二 PMOS管断开， 并使所述终端电源与所述终端处理 器形成断路。
釆用上述电路， 当终端出现死机时， 可对延时电路进行放电， 当延时 电路放电完毕后， 会使第一 PMOS管 P1断开， 从而切断第二 POMS管 P2, 终 端电源 VBAT与终端处理器之间形成断路， 并关闭终端系统。 以进一步地， 在终端处理器与第一 POMS管 P1之间还设一第二 POMS管 P2, 从而防止了终 端在无电池充电时， 处理器的电流会通过第一 PMOS管 P 1倒灌至终端电源 VBAT上， 导致终端电源判断异常； 进一步地， 第二 POMS管 P2的栅极与终 端控制器连接， 终端控制器可以控制第二 POMS管 P2连通状态，在开机过程 中， 控制器控制第二 POMS管打开， 实现终端电源 VBAT的电压流向终端处 理器； 此外， 用户还可以在终端正常工作的情况下， 通过终端控制器快速 切断第二 POMS管 P2, 为终端实现了快速关机功能。
如图 2所示， 在本发明的上述实施例中， 所述延时电路包括：
二极管、 第一电阻、 第二电阻、 第一电容、 第一 NMOS管；
其中， 所述二极管的正极用于与所述终端的按键连接， 所述第一电阻 R1分别与所述二极管的负极以及所述第一 NMOS管 N1的栅极连接， 所述第 一 NM0S管 N1的栅极和漏极通过所述第一电容 C 1连接， 其源极与第一 PMOS管的栅极连接。 第一 NMOS管 N1的选取原则为： 阀值电压 Vth开启电 压小， 并且 Vth开启电压范围小， 尽可能保证终端按键延时的一致性。
具体地， 所述延时时间（即延时电路的放电时间 )为 T =R2*C1 ; 其中， C1为所述第一电容的电容大小， R2为所述第二电阻的电阻大小。 所述延时电路的充电时间为 τ ' =R1 *C1 ; 其中， R1为所述第一电阻 的电阻大小。
为了延长 C1放电时间， 并且可以降低关机漏电流， 在本发明的上述实 施例中， 所述 R1 > 1KQ。 因此， 可通过合理地选择第一点电容 C1以及第一 电阻 R1、 第二电阻 R2来设置延时电路的放电时间以及充电时间。
此外，为了保证第一 NMOS管 N1导通时，减少终端电源 VBAT的漏电流， 在本发明的上述实施例中， 所述第一 NMOS管 N1的源极与终端电源 VBAT 之间还接有一第三电阻 R3 ; 优选地， 该第三电阻的阻值 > 470ΚΩ ;
另外， 用户可以按下一个终端按键或者两个终端按键， 来实现延时电 路的放电；
当釆用两个终端按键控制延时电路放电时， 在本发明的上述实施例中， 所述延时电路的二极管包括： 第一二极管 VD1和第二二极管 VD2;
其中， 所述第一二极管 VD1的正极用于与终端的第一按键连接 KEY-ON, 构成第一按键电路； 所述第二二极管 VD2正极用于与终端的第二 按键 KEY-SENSE连接， 构成第二按键电路； 所述第一按键电路与所述第二 按键电路并联；
所述第一按键通过 KEY-ON第四电阻 R4与连接开机键电源 VON连接 (即 第一按键为终端的开关机按键)； 该第四电阻 R4的阻值可以为 200ΚΩ。
所述第二按键通过 KEY-SENSE第五电阻 R5与普通按键电源 VIO连接； 其中， 所述普通按键电源在终端处于开机状态下供电。
VON和 VIO电平大小相等， 一般都为 1.8V。 终端的第一按键 KEY-ON和 第二按键 KEY-SENSE在未被按键的情况下都是高电平， 当被按下时， 电平 才会被拉低。第一二极管 VD1和第二二极管 VD2组成一个或门， 以终端按键 被按下用 0表示，未被按下用 1表示，第一二极管 VD1和第二二极管 VD2组合 输出对应的真值表如下表 1所示： VD1 VD2 输出 电容 CI充 /放电
0 0 0 放电
1 0 1 充电
0 1 1 充电
1 1 1 充电
表 1
只有当两个终端按键都按下时， 第一电容 C1才能开始放电， 初始电平 近似为 1.8V, 放电至第一 NMOS管 N1开启电压时， 即按下终端按键的时长 大于电容的放电时长， N1别切断。 当第一 NMOS管 N1被关断时， 第一 PMOS 管 P1的栅极电压被拉高， 其栅极到源极之间的电压 VGS=0, 处于断开状态； 此时第二 PMOS管 P2的漏极电压为 0V , 其栅极所接的终端控制器就失效， 从而切断终端电源 VBAT到终端处理器的供电。 正常情况下， 第二 PMOS管 P2的栅极控制信号是由终端控制器控制的， 在开机的时间就自动变低， 保 持第二 PMOS管 P2的漏极有电压， 使第二 PMOS管 P2处于打开状态； 另外用 户还可以在系统中通过终端控制器切断第二 PM 0 S管 P 2 , 使的终端电源 VBAT与终端处理器之间形成断路， 从而达到快速关机功能。
当釆用一个终端按键控制延时电路放电时， 只需去掉第一二极管 VD1 或者第二二极管 VD2即可实现；
综上所述， 本实施例的电路用于：
1.当终端出现死机时， 用户可通过按下终端按键来强制关闭系统；
2.为终端提供了快速关机功能；
3.防止终端在无电池充电时， 电流倒灌对硬件造成的损害。
本发明的实施例还提供一种终端， 包括上述的电源开关电路， 可在死 机状态下实现系统的强制关闭， 还能提供快速关机的功能， 其具体原理不 再赘述。
以上所述是本发明的优选实施方式， 应当指出， 对于本技术领域的普 通技术人员来说， 在不脱离本发明所述原理的前提下， 还可以作出若干改 进和润饰， 这些改进和润饰也应视为本发明的保护范围。 工业实用性
本发明在终端出现死机时， 对延时电路进行放电， 当延时电路放电完 毕后， 会使第一 PMOS管断开， 在终端电源与终端处理器之间形成断路， 从 而关闭终端系统 ,避免处理器的电压通过 PMOS管灌倒至终端电源上导致的 电源判断异常。

Claims

权利要求书
1. 一种电源开关电路， 包括：
第一 PMOS管， 其漏极与所述终端电源连接；
第二 PMOS管， 其漏极与所述第一 PMOS管的源极连接， 其栅极配置为 与终端控制器的接脚连接， 其源极配置为与终端处理器连接；
延时电路， 与所述第一 PMOS管的栅极连接， 配置为设置一延时时间，
PMOS管断开， 使所述第二 PMOS管断开， 并使所述终端电源与所述终端处 理器形成断路。
2. 根据权利要求 1所述的电源开关电路， 其中， 所述延时电路包括： 二极管、 第一电阻、 第二电阻、 第一电容、 第一 NM0S管；
其中， 所述二极管的正极配置为与所述终端的按键连接；
所述第一电阻分别与所述二极管的负极以及所述第一 NM0S管的栅极 连接；
所述第一 NM0S管的栅极和漏极通过所述第一电容连接 ,其源极与第一 PMOS管的栅极连接；
所述第二电阻分别与所述二极管的正极以及所述第一 NM0S管的漏极 连接。
3. 根据权利要求 2所述的电源开关电路， 其中， 所述延时时间为 τ =R2*C1 ; 其中， C1为所述第一电容的电容大小， R2为所述第二电阻的电阻 大小。
4. 根据权利要求 3所述的电源开关电路， 其中， 所述延时电路的充电 时间为 τ ' =R1 *C1 ; 其中， R1为所述第一电阻的电阻大小。
5. 根据权利要求 2所述的电源开关电路， 其中， 所述第一 NMOS管的源 极与终端电源之间还接有一第三电阻。
6. 根据权利要求 5所述的电源开关电路， 其中， 所述延时电路的二极 管包括： 第一二极管和第二二极管；
其中， 所述第一二极管的正极配置为与终端的第一按键连接， 构成第 一按键电路；
所述第二二极管的正极配置为与终端的第二按键连接， 构成第二按键 电路；
所述第一按键电路与所述第二按键电路并联。
7. 根据权利要求 6所述的电源开关电路， 其中，
所述第一按键通过第四电阻与连接开机键电源连接；
所述第二按键通过第五电阻与普通按键电源连接； 其中， 所述普通按 键电源在终端处于开机状态下供电。
8. 根据权利要求 7所述的电源开关电路， 其中， 所述第三电阻的阻值 > 470ΚΩ。
9. 根据权利要求 4所述的电源开关电路， 其中， 所述 R1 > 1KQ。
10. 一种终端， 包括如权利要求 1-9所述的电源开关电路。
PCT/CN2013/079167 2013-03-04 2013-07-10 一种电源开关电路及终端 WO2013167027A2 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015560522A JP6170184B2 (ja) 2013-03-04 2013-07-10 電源スイッチング回路及び端末

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310067763.3A CN104038194B (zh) 2013-03-04 2013-03-04 一种电源开关电路
CN201310067763.3 2013-03-04

Publications (2)

Publication Number Publication Date
WO2013167027A2 true WO2013167027A2 (zh) 2013-11-14
WO2013167027A3 WO2013167027A3 (zh) 2014-02-06

Family

ID=49551353

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/079167 WO2013167027A2 (zh) 2013-03-04 2013-07-10 一种电源开关电路及终端

Country Status (3)

Country Link
JP (1) JP6170184B2 (zh)
CN (1) CN104038194B (zh)
WO (1) WO2013167027A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831195A (zh) * 2019-01-29 2019-05-31 维沃移动通信有限公司 按键控制电路和移动终端

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105530339B (zh) * 2015-12-01 2018-09-04 华勤通讯技术有限公司 一种移动终端及其强制关机电路
CN113296567B (zh) * 2021-04-22 2022-07-15 威胜信息技术股份有限公司 一种电压自跟随防反灌电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111911A1 (en) * 2001-12-17 2003-06-19 Shi-Fa Hsu Power control circuit with power-off time delay control for microprocessor-based system
CN102063172A (zh) * 2010-12-29 2011-05-18 鸿富锦精密工业（深圳）有限公司 强制关机电路
CN102130668A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 延时电路
CN202231872U (zh) * 2011-08-15 2012-05-23 中兴通讯股份有限公司 一种手持移动互联网设备及实现设备复位的装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126240A (ja) * 1996-10-17 1998-05-15 Nec Eng Ltd インタフェース回路
JP4499251B2 (ja) * 2000-06-28 2010-07-07 ローム株式会社 電源回路およびバックアップ電池を有する携帯用電子機器
JP2005332258A (ja) * 2004-05-20 2005-12-02 Nec Saitama Ltd 強制電源オフ方式および携帯電話装置
US20080100144A1 (en) * 2004-12-16 2008-05-01 Shoei-Lai Chen Automatic Power-Off Method for an Electronic Device
JP2008199346A (ja) * 2007-02-14 2008-08-28 Yokogawa Electric Corp 半導体リレー
CN201222659Y (zh) * 2008-07-11 2009-04-15 深圳市同洲电子股份有限公司 一种电源电路及移动终端
CN101982960A (zh) * 2010-08-18 2011-03-02 惠州Tcl移动通信有限公司 一种移动终端及其关机装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111911A1 (en) * 2001-12-17 2003-06-19 Shi-Fa Hsu Power control circuit with power-off time delay control for microprocessor-based system
CN102130668A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 延时电路
CN102063172A (zh) * 2010-12-29 2011-05-18 鸿富锦精密工业（深圳）有限公司 强制关机电路
CN202231872U (zh) * 2011-08-15 2012-05-23 中兴通讯股份有限公司 一种手持移动互联网设备及实现设备复位的装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831195A (zh) * 2019-01-29 2019-05-31 维沃移动通信有限公司 按键控制电路和移动终端
CN109831195B (zh) * 2019-01-29 2023-12-12 维沃移动通信有限公司 按键控制电路和移动终端

Also Published As

Publication number Publication date
CN104038194B (zh) 2017-10-24
JP6170184B2 (ja) 2017-07-26
JP2016513893A (ja) 2016-05-16
WO2013167027A3 (zh) 2014-02-06
CN104038194A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5941135B2 (ja) Ｕｓｂインターフェースを有する電子機器及びそのｕｓｂ通信の起動方法
CN115833298B (zh) 一种终端设备的供电电路、终端设备及供电方法
US20200076234A1 (en) Bluetooth headset, charging cabin and charging system thereof
WO2017036156A1 (zh) 终端复位控制方法、控制器及系统
US9684362B2 (en) Battery powered device
WO2019228052A1 (zh) 一种低功耗电路和电子装置
JP5982692B2 (ja) 充電／放電管理装置およびモバイル端末
WO2013167027A2 (zh) 一种电源开关电路及终端
JP2015062325A (ja) 二次電池保護回路、電池パック及び電子機器
CN106325454B (zh) 供电控制装置、方法和电子设备
JP2016208646A (ja) バッテリ装置
CN103713912B (zh) 一种计算机自动开机电路
WO2018076653A1 (zh) 充电方法、装置及终端
US20120044011A1 (en) Initiating forced shutdown of a device
CN217307659U (zh) 按键控制电路、智能门锁及智能门
WO2014161333A1 (zh) 一种用户终端断电控制方法及系统
TW201308830A (zh) 手持式電子裝置的備用電力系統及備用電力供應方法
US9831698B2 (en) Mobile power supply terminal and power supply method thereof
TWI738965B (zh) 充放電控制電路以及電池裝置
CN103095929B (zh) 一种防止移动终端不停重启的方法、系统及移动终端
CN107348959B (zh) 生理信号感测装置及其开机及关机的运作方法
CN213243957U (zh) 复位电路和电子设备
CN214479747U (zh) 电池保护电路、电池组件和终端设备
CN210405082U (zh) 一种电子设备
CN110418230B (zh) 一种耳机关机电路

Legal Events

Date Code Title Description
ENP Entry into the national phase in:

Ref document number: 2015560522

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13787785

Country of ref document: EP

Kind code of ref document: A2