WO2013124921A1 - 直流電源回路 - Google Patents

Abstract

　直流電源回路１では、交流の各半周期において、整流回路２の高電位側の出力端からインダクタＬ２およびスイッチング素子Ｑ１を経由して整流回路２の低電位側の出力端に至る第１電流経路に電流が流れる第１期間と、整流回路２の高電位側の出力端からインダクタＬ２、充電電流供給路およびコンデンサＣ２を経由して整流回路２の低電位側の出力端に至る第２電流経路に電流が流れる第２期間とが複数回交互に到来する。

Description

直流電源回路

　本発明は、直流電源回路に関し、 特に、回路の力率を向上する技術に関する。

　近年、発光ダイオード（以下、ＬＥＤと称す）の発光効率が向上し一般照明用の光源として注目されてきている。このＬＥＤを駆動するための電源としては、直流電源が必要である。

　これに対して、従来から家庭用の交流電源から供給される交流を直流に変換して出力する直流電源回路が提案されている（特許文献１参照）。この特許文献１には、ダイオードブリッジと、当該ダイオードブリッジの出力端間に接続された平滑用コンデンサと、平滑用コンデンサの両端間の電圧を変換して出力する電圧変換回路とからなる直流電源回路が記載されている。

特開２０１１－９０９０１号公報

　ところで、交流電圧の各半周期について考えると、直流電源回路では、交流電源からの電流が、ダイオードブリッジを介して平滑用コンデンサに流入するのは、ダイオードブリッジの出力電圧が平滑用のコンデンサの両端間の電圧よりも高くなる期間だけである。そして、特許文献１に記載された直流電源回路では、コンデンサの最大充電電圧が整流回路の出力電圧の最大値に等しくなっている。従って、交流電源から供給される交流の一周期において、ダイオードブリッジの出力電圧が最大値に到達した後の１／４周期は、コンデンサの両端間の電圧が整流回路の出力電圧よりも高くなってしまい、交流電源から整流回路を介してコンデンサに流れこむ電流が遮断されてしまう。このため、電圧と電流の内積で与えられる力率は略交流の各半周期の前半だけに相当し０．５程度の低い値になる。

　従って、ダイオードブリッジの出力電圧が最大値に到達した後の１／４周期においても、コンデンサの両端間の電圧が整流回路の出力電圧よりも低くなる期間を生成することにより、交流電源から整流回路を介してコンデンサに流れこむ期間を長くして、力率を改善することが要請されている。

　本発明は、上記事由に鑑みてなされたものであり、力率向上を図ることができる直流電源回路を提供することを目的とする。

　本発明に係る直流電源回路は、交流電源から供給される交流を整流する整流回路と、整流回路の出力端間に接続され且つ整流回路からの入力電圧を変換して出力端に接続された負荷に供給する電圧変換回路とを備え、電圧変換回路は、一端が整流回路の低電位側の出力端に接続されたコンデンサと、コンデンサの他端からコンデンサの一端に至る、コンデンサからの放電電流経路の途中に介挿されたインダクタおよびスイッチング素子からなる直列回路と、インダクタにおけるスイッチング素子に接続される一端とコンデンサの他端とを接続し且つインダクタからコンデンサの他端に向かって電流を供給する充電電流供給路とを有し、整流回路の高電位側の出力端は、インダクタの他端に接続され、電圧変換回路は、交流の各半周期において、スイッチング素子をオンオフさせることにより、整流回路の高電位側の出力端からインダクタおよびスイッチング素子を経由して整流回路の低電位側の出力端に至る第１電流経路に電流が流れる第１期間と、整流回路の高電位側の出力端からインダクタ、充電電流供給路およびコンデンサを経由して整流回路の低電位側の出力端に至る第２電流経路に電流が流れる第２期間とを複数回交互に到来させる。

　本構成によれば、第１期間中、整流回路の高電位側の出力端からインダクタおよびスイッチング素子を経由して整流回路の低電位側の出力端に至る第１電流経路に電流が流れ、第２期間中、電圧変換回路は、整流回路の高電位側の出力端からインダクタ、充電電流供給路およびコンデンサを経由して整流回路の低電位側の出力端に至る第２電流経路に電流が流れる。そして、交流の各半周期において、第１期間と第２期間とが交互に複数回到来するので、交流の半周期における略全期間において整流回路から電圧変換回路に電流が流れ続けることとなり、交流電源側から見た力率が高くなる。

実施の形態１に係る直流電源回路の回路図である。 実施の形態１に係る直流電源回路を示す回路図と、直流電源回路内における電流の流れとを示す図である。 実施の形態１に係る直流電源回路における、（ａ）は、スイッチング素子のオンオフ動作を示す図であり、（ｂ）は、インダクタに流れる電流の時間波形を示す図であり、（ｃ）は、インダクタの接続点に生じる電圧の時間波形を示し、（ｄ）は、ダイオードに流れる電流の時間波形を示す図である。 実施の形態１に係る直流電源回路における、（ａ）は、交流電源から整流回路への入力電圧の時間波形を示す図であり、（ｂ）は、コンデンサの両端間の電圧の時間波形を示す図であり、（ｃ）は、インダクタの接続点の電圧の時間波形を示す図であり、（ｄ）は、交流電源から整流回路に流れ込む電流の時間波形を示す図である。 実施の形態１に係る直流電源回路における、（ａ）は、交流電源ＡＣから整流回路２への入力電圧の時間波形を示す図であり、（ｂ）は、コンデンサＣ２の両端間の電圧の時間波形を示す図であり、（ｃ）は、交流電源ＡＣから整流回路２に流れる電流Ｉｉｎの時間波形を示す図である。 実施の形態２に係る直流電源回路の回路図である。 実施の形態２に係る直流電源回路の動作を説明するための図である。 実施の形態２に係る直流電源回路を示す回路図と、直流電源回路内における電流の流れとを示す図である。 実施の形態２に係る直流電源回路を示す回路図と、直流電源回路内における電流の流れとを示す図である。 実施の形態２に係る直流電源回路を示す回路図と、直流電源回路内における電流の流れとを示す図である。 実施の形態２に係る直流電源回路における、（ａ）は、スイッチング素子のオンオフ動作を示す図であり、（ｂ）は、インダクタに流れる電流の時間波形を示す図であり、（ｃ）は、ダイオードに流れる電流の時間波形を示す図である。 実施の形態２に係る直流電源回路における、（ａ）は、整流回路の出力電圧の時間波形を示す図であり、（ｂ－１）および（ｂ－２）は、Ｐ期間におけるインダクタおよびダイオードに流れる電流の時間波形を示す図であり、（ｃ－１）および（ｃ－２）は、Ｑ期間におけるインダクタおよびダイオードに流れる電流の時間波形を示す図である。 実施の形態２に係る直流電源回路における、（ａ）は、交流電源から整流回路への入力電圧の時間波形を示す図であり、（ｂ）は、整流回路の出力電圧の時間波形を示す図であり、（ｃ）は、ダイオードを流れる電流の時間波形を示す図であり、（ｄ）は、交流電源から整流回路に流れ込む電流の時間波形を示す図である。 変形例に係る直流電源回路における、（ａ－１）は、臨界モードで動作している場合にインダクタに流れる電流の時間波形を示す図であり、（ａ－２）は、臨界モードで動作している場合に２つのインダクタの接続点に生じる電圧の時間波形を示す図であり、（ｂ－１）は、連続モードで動作している場合にインダクタに流れる電流の時間波形を示す図であり、（ｂ－２）は、連続モードで動作している場合に２つのインダクタの接続点に生じる電圧の時間波形を示す図である。 変形例に係る直流電源回路における、（ａ）は、交流電源から整流回路への入力電圧の時間波形を示し、（ｂ）は、コンデンサの両端間の電圧の時間波形を示し、（ｃ）は、インダクタの接続点の電圧の時間波形を示し、（ｄ）は、交流電源から整流回路に流れ込む電流の時間波形を示す。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路を示す回路図と、直流電源回路内における電流の流れとを示す図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路を示す回路図と、直流電源回路内における電流の流れとを示す図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。 変形例に係る直流電源回路の回路図である。

　＜実施の形態１＞
　＜１＞構成
　本実施の形態に係る直流電源回路１の回路図を図１に示す。

　直流電源回路１は、交流電源ＡＣに接続された整流回路２と、整流回路２の出力端に接続された電圧変換回路３と、電圧変換回路３を駆動するための駆動回路Ｕ１とを備えている。また、直流電源回路１は、駆動回路Ｕ１に電力を供給するための定電圧回路４を備えている。

　電圧変換回路３の出力端には、複数のＬＥＤを直列に接続してなる負荷１１が接続されている。この負荷１１の両端間の電圧は、負荷１１を構成するＬＥＤの個数によって定まる。この点、例えば、蛍光ランプ等の抵抗性インピーダンスを有する負荷とは相違する。

　交流電源ＡＣは、例えば、電圧実効値１００Ｖの交流を出力するものである。交流電源ＡＣと整流回路２との間には、交流電源ＡＣから整流回路２に過電流が流れるのを防止するために限流用の抵抗Ｒ１が接続されている。

　＜１－１＞整流回路
　整流回路２は、４つのダイオードからなるダイオードブリッジから構成されている。

　なお、整流回路２の出力端間には、高周波ノイズを遮断するために、コンデンサＣ１が接続されている。コンデンサＣ１は、例えば、電解コンデンサや高誘電率系セラミックスコンデンサ、フィルムコンデンサ等から構成される。

　＜１－２＞電圧変換回路
　電圧変換回路３は、昇圧回路を構成するものであり、スイッチング素子Ｑ１と、インダクタ（インダクタ）Ｌ２と、インダクタ（補助インダクタ）Ｌ３と、ダイオードＤ１，Ｄ２と、コンデンサＣ２，Ｃ４と、抵抗Ｒ２とを備える。スイッチング素子Ｑ１は、Ｎチャネル型ＭＯＳＦＥＴからなり、ソースが抵抗Ｒ２を介して整流回路２の低電位側の出力端に接続され且つゲートが抵抗Ｒ１１を介して駆動回路Ｕ１に接続されるとともに、ドレインがインダクタＬ２に接続されている。ここで、抵抗Ｒ２は、両端間に生じる電圧に基づいてスイッチング素子Ｑ１に流れるドレイン電流を検出するためのものである。インダクタＬ２は、一端がスイッチング素子Ｑ１のドレインに接続され、他端がインダクタＬ３に接続されている。インダクタＬ３は、一端がインダクタＬ２の上記他端に接続され、他端がコンデンサＣ４に接続されている。ダイオードＤ２は、アノードが整流回路２の高電位側の出力端に接続され、カソードがインダクタＬ２の他端に接続されている。このダイオードＤ２は、インダクタＬ２，Ｌ３に電流が流れなくなりインダクタＬ２，Ｌ３の接続点の電位がコンデンサＣ１の高電位側の電位に比べて高くなった場合、インダクタＬ２の他端からコンデンサＣ１へ電流が逆流してしまうことを防止するためである。ダイオードＤ１は、インダクタＬ２およびスイッチング素子Ｑ１の間からコンデンサＣ２に充電電流を供給する充電電流供給路に介挿されている。そして、ダイオードＤ１は、アノードがインダクタＬ２の上記一端およびスイッチング素子Ｑ１のドレインに共通接続され、カソードがコンデンサＣ２に接続されている。コンデンサＣ２は、一端が整流回路２の低電位側の出力端に接続され、他端がダイオードＤ１のカソードに接続されている。コンデンサＣ４は、一端がダイオードＤ１のカソードに接続され、他端がインダクタＬ３の上記他端に接続されている。ここで、コンデンサＣ２の他端から負荷１１、インダクタＬ３、インダクタＬ２、スイッチング素子Ｑ１および抵抗Ｒ１の順に経由してコンデンサＣ２の一端に至る電流経路が、コンデンサＣ２の放電電流経路を構成している。

　この電圧変換回路３は、コンデンサＣ４と並列に接続された負荷１１にコンデンサＣ４の両端間の電圧を出力する。

　コンデンサＣ２は、例えば、電解コンデンサや高誘電率系セラミックスコンデンサ、フィルムコンデンサ等から構成される。

　＜１－３＞駆動回路
　駆動回路Ｕ１は、スイッチング素子Ｑ１をＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御により駆動させるための矩形波状の電圧波形を有する制御信号（以下、「ＰＷＭ信号」と称す）を出力する。

　駆動回路Ｕ１は、電源端子ｔｅ０と、出力端子ｔｅ１と、接地端子ｔｅ２と、スイッチング素子Ｑ１に流れるドレイン電流を検出するための電流検出端子ｔｅ３とを備える。電源端子ｔｅ０は、定電圧回路４の出力端間に接続されている。接地端子ｔｅ２は、整流回路２の低電位側の出力端に接続されている。出力端子ｔｅ１は、抵抗Ｒ１１を介してスイッチング素子Ｑ１のゲートに接続されている。電流検出端子ｔｅ３は、スイッチング素子Ｑ１のソースと抵抗Ｒ２との間に接続されている。

　この駆動回路Ｕ１は、スイッチング素子Ｑ１のゲートにＰＷＭ信号を入力する。そして、電流検出端子ｔｅ３により検出したスイッチング素子Ｑ１に流れるドレイン電流が、一定となるようにＰＷＭ信号のパルス幅を調節する。ここにおいて、ＰＷＭ信号のパルス幅を変化させると、スイッチング素子Ｑ１のゲート電圧がスイッチング素子Ｑ１のオン電圧（以下、「スイッチング素子Ｑ１のオン電圧」とは、スイッチング素子Ｑ１をオンさせるために必要なゲート・ソース間電圧を意味するものとして説明する）以上の電圧に維持される期間とスイッチング素子Ｑ１のゲート電圧がスイッチング素子Ｑ１のオン電圧未満の電圧（略０Ｖ）に維持される期間とが変化する。以下、スイッチング素子Ｑ１がオン状態で維持される期間を「オン期間」と称する。また、スイッチング素子Ｑ１のゲート電圧が略０Ｖに維持される、即ち、スイッチング素子Ｑ１がオフ状態で維持される期間を「オフ期間」と称する。そして、スイッチング素子Ｑ１のオンオフ動作の一周期内におけるオン期間の割合を「オンデューティ」と称する。そして、駆動回路Ｕ１は、このオンデューティを変化させることによりスイッチング素子Ｑ１を定電流制御により駆動させる。

　＜１－４＞定電圧回路
　定電圧回路４は、抵抗Ｒ４１，Ｒ４２と、コンデンサＣ４３と、ツェナーダイオードＺＤ４４とを備える。ここで、抵抗Ｒ４１，Ｒ４２は、整流回路２の出力端間に直列に接続されている。そして、抵抗Ｒ４１は、一端が整流回路２の高電位側の出力端に接続されており、抵抗Ｒ４２は、抵抗Ｒ４１の他端と整流回路２の低電位側の出力端との間に接続されている。コンデンサＣ４３は、抵抗Ｒ４２の両端間に接続されている。ツェナーダイオードＺＤ４４は、アノードが整流回路２の低電位側の出力端に接続され、カソードが抵抗Ｒ４１，Ｒ４２の接続点に接続されるとともに駆動回路Ｕ１の電源端子ｔｅ０に接続されている。これにより、駆動回路Ｕ１の電源端子ｔｅ０の電位は、ツェナーダイオードＺＤ４４のカソードに生じる一定の電位に維持される。

　また、定電圧回路４は、更に、コンデンサＣ４７と、抵抗Ｒ４６と、ダイオードＤ４５，Ｄ４８とを備える。コンデンサＣ４７は、一端が電圧変換回路３のダイオードＤ１のアノードに接続されている。ダイオードＤ４５は、アノードが抵抗Ｒ４６を介してコンデンサＣ４７の他端に接続され、カソードが駆動回路Ｕ１の電源端子ｔｅ０に接続されている。ダイオードＤ４８は、カソードが抵抗Ｒ４６とダイオードＤ４５のアノードとの接続点に接続され、アノードが整流回路２の低電位側の出力端に接続されている。このダイオードＤ４８は、コンデンサＣ４７の電荷を放電するためのものである。これにより、コンデンサＣ４３、Ｃ４７が、スイッチング素子Ｑ１がオフしている期間中に充電し、スイッチング素子Ｑ１がオンしている期間中にコンデンサＣ４７を放電することにより、コンデンサＣ４７に蓄積した分の電荷をコンデンサＣ４３へ送る構成となっている。この構成により、駆動回路Ｕ１の電源端子ｔｅ０に電圧変換回路３側から電力が供給可能となっている。

　＜２＞動作
　次に、本実施の形態に係る直流電源回路の動作について説明する。

　本実施の形態に係る直流電源回路１の回路図と、直流電源回路１内における電流の流れとを図２（ａ）および（ｂ）に示す。

　図２（ａ）はスイッチング素子Ｑ１がオンのときの電流の流れを示し、図２（ｂ）はスイッチング素子Ｑ１がオフのときの電流の流れを示している。

　図２（ａ）に示すように、スイッチング素子Ｑ１がオン状態のとき（第１期間中）、インダクタＬ２の他端の電位は、整流回路２の高電位側の電位よりもダイオードＤ２のターンオン電圧分だけ低くなっている。これにより、整流回路２の高電位側から流出した電流は、インダクタＬ２の他端、スイッチング素子Ｑ１の順に経由して整流回路２の低電位側の出力端に至る経路（以下、「第１電流経路」と称する。）を辿る。同時に、コンデンサＣ２の他端から流出した電流が、負荷１１、インダクタＬ３、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ２の順に経由して、コンデンサＣ２に至る経路（以下、「第３電流経路」と称する。）を辿る。この第３電流経路がコンデンサＣ２の放電経路に相当する。ここにおいて、コンデンサＣ２から第３電流経路を介して放電されることにより、インダクタＬ２，Ｌ３に磁気エネルギが蓄積されると同時に、整流回路２の高電位側の出力端から第１電流経路を通って電流が流れることにより、インダクタＬ２に磁気エネルギが蓄積される。

　一方、図２（ｂ）に示すように、スイッチング素子Ｑ１がオフ状態のとき（第２期間中）、整流回路２の高電位側の出力端から流出した電流は、インダクタＬ２、ダイオードＤ１、コンデンサＣ２の順に経由して整流回路２の低電位側の出力端に至る経路（以下、「第２電流経路」と称する。）を辿る。同時に、インダクタＬ２の一端から流出した電流は、ダイオードＤ１、負荷１１の順に経由して、インダクタＬ３の他端に至る経路（以下、「第４電流経路」と称する。）を辿る。このコンデンサＣ２を経由する第２電流経路を流れる電流は、コンデンサＣ２の充電が完了すると遮断される。この第２電流経路が、コンデンサＣ２の充電経路に相当する。ここにおいて、インダクタＬ２，Ｌ３に蓄積された磁気的エネルギは、第４電流経路を流れる電流により負荷１１側に放出される。

　そして、インダクタＬ２，Ｌ３に蓄積された磁気的エネルギの放出が完了すると、整流回路２の高電位側の出力端からダイオードＤ２に流れる電流は遮断される。

　ところで、直流電源回路１では、第１電流経路および第３電流経路を電流が流れるときにインダクタＬ２の他端に生じる電圧（第１電圧）と、第２電流経路および第４電流経路を電流が流れるときにインダクタＬ２の他端に生じる電圧（第２電圧）とが等しくなるように設定されている。具体的には、負荷１１の両端間の電圧と、インダクタＬ２，Ｌ３の巻線数（インダクタＬ２，Ｌ３のインダクタンス）および巻線比とに基づいて、駆動回路Ｕ１におけるスイッチング素子Ｑ１のオンデューティを設定している。また、このインダクタＬ２の他端に生じる電圧は、整流回路２の出力電圧よりもダイオードＤ２のターンオン電圧Ｖｏｎ分だけ低い電圧（以下、「電圧閾値」と称する。）未満となるように設定されている。これにより、インダクタＬ２，Ｌ３に電流が流れ続ける限り整流回路２から電圧変換回路３に電流が流れ続ける。

　直流電源回路１について、スイッチング素子Ｑ１のオンオフ動作を図３（ａ）に示し、インダクタＬ２に流れる電流ＩＬ２の時間波形を図３（ｂ）に示し、インダクタＬ２の他端の接続点に生じる電圧の時間波形を図３（ｃ）に示す。そして、ダイオードＤ２に流れる電流の時間波形を図３（ｄ）に示す。

　スイッチング素子Ｑ１がターンオンすると、コンデンサＣ２から負荷１１を経由してインダクタＬ３，Ｌ２に電流が流れ始める（図３（ａ）および（ｂ）の時刻Ｔ０）。そして、スイッチング素子Ｑ１がオン状態にある間、インダクタＬ３，Ｌ２を流れる電流が漸増していく（図３（ａ）および（ｂ）の時刻Ｔ０乃至Ｔ１の期間）。このとき、インダクタＬ２，Ｌ３には、スイッチング素子Ｑ１に接続される側の電位に比べて負荷１１側の電位が高くなるような電圧が生じる。そして、インダクタＬ２の他端の電圧ＶＬは、コンデンサＣ１の両端間の電圧に比べてダイオードＤ２のターンオン電圧分だけ低い電圧（以下、「電圧閾値」と称する。）Ｖｔｈで維持される（図３（ｃ）の時刻Ｔ０乃至Ｔ１の期間）。この電圧Ｖｔｈは、インダクタＬ２，Ｌ３に電流が流れていない場合の電圧ＶＣ２よりも負荷１１での電圧降下分ＶＬＥＤだけ低い電圧である。また、整流回路２の高電位側の出力端からダイオードＤ２を経由してインダクタＬ２を流れる電流も漸増する（図３（ｄ）の時刻Ｔ０乃至Ｔ１の期間）。

　次に、スイッチング素子Ｑ１がターンオフすると、インダクタＬ２，Ｌ３が蓄積していた磁気エネルギを放出し始め、これに伴い、インダクタＬ２，Ｌ３に流れる電流も減少し始める（図３（ａ）および（ｂ）の時刻Ｔ１）。このとき、インダクタＬ２，Ｌ３には、スイッチング素子Ｑ１に接続される側の電位に比べて負荷１１側の電位が低くなるような電圧が生じる。そして、インダクタＬ２の他端の電圧ＶＬは、コンデンサＣ１の両端間の電圧に比べてダイオードＤ２のターンオン電圧分だけ低い電圧Ｖｔｈで維持される（図３（ｃ）の時刻Ｔ１乃至Ｔ２の期間）。これは、前述のように、電流が図２（ａ）に示す経路で流れるときにインダクタＬ２の他端に生じる電圧Ｖｔｈと、電流が図２（ｂ）に示す経路で流れるときにインダクタＬ２の他端に生じる電圧Ｖｔｈとが等しくなるように設定されているからである。また、整流回路２の高電位側の出力端からダイオードＤ２、インダクタＬ２を経由してコンデンサＣ２に流れる電流もコンデンサＣ２が充電されるに伴って漸減する（図３（ｄ）の時刻Ｔ１乃至Ｔ２の期間）。

　続いて、インダクタＬ２，Ｌ３に蓄積されていた磁気エネルギが全て放出されると、インダクタＬ２，Ｌ３に電流が流れなくなる（図３（ｂ）の時刻Ｔ２）。すると、インダクタＬ２の他端の電圧は、スイッチング素子Ｑ１がオフ状態にある限り、電圧ＶＬ０で維持される（図３（ｃ）の時刻Ｔ２乃至Ｔ３の期間）。

　その後、スイッチング素子Ｑ１がターンオンすると、再び、コンデンサＣ２から負荷１１を経由してインダクタＬ２，Ｌ３に電流が流れ始める（図３（ａ）および（ｂ）の時刻Ｔ３）。以後、スイッチング素子Ｑ１のオンオフ動作に応じて前述の現象が繰り返される。

　直流電源回路１について、交流電源ＡＣから整流回路２への入力電圧の時間波形を図４（ａ）に示し、コンデンサＣ２の両端間の電圧ＶＣ２の時間波形を図４（ｂ）に示し、インダクタＬ２の他端の電圧ＶＬの時間波形を図４（ｃ）に示し、交流電源ＡＣから整流回路２に流れ込む電流Ｉｉｎの時間波形を図４（ｄ）に示す。

　交流電源ＡＣから整流回路２への入力電圧の時間波形は、正弦波形状を有する。コンデンサＣ２の両端間の電圧ＶＣ２が最大値に達するタイミングは、略脈流状の時間波形を有し、整流回路２への入力電圧の絶対値が最大となるタイミングからずれている。これは、コンデンサＣ２の静電容量が大きく、一回のスイッチング素子Ｑ１のオンオフ動作で最大充電電圧まで充電することができないためである。また、電圧閾値Ｖｔｈは、コンデンサＣ２の両端間の電圧よりもダイオードＤ２のターンオン電圧Ｖｏｎだけ低い電圧である。

　そして、インダクタＬ２の他端の電圧は、スイッチング素子Ｑ１のオンオフ周期で、コンデンサＣ２の両端間の電圧ＶＣ２よりも負荷１１による電圧降下分ＶＬＥＤだけ低い電圧ＶＣ２－ＶＬＥＤと、電圧閾値ＶＴｈとの間で振動する。

　ここで、入力電圧Ｖｓの絶対値が電圧閾値Ｖｔｈ以上の場合（図４中の期間Ｔｉ１）、インダクタＬ２の他端の電圧ＶＬが、電圧閾値Ｖｔｈのとき（インダクタＬ２，Ｌ３に電流が流れているとき）、ダイオードＤ２が導通状態となり、整流回路２の高電位側から電圧変換回路３側へ電流が流れる。これに伴い、整流回路２の一部を構成する整流回路２に電流が流れ、交流電源ＡＣから整流回路２に電流Ｉｉｎが流れることになる。一方、電圧ＶＬが、コンデンサＣ２の両端間の電圧ＶＣ２から負荷１１の電圧降下分ＶＬＥＤだけ低い電圧ＶＣ２－ＶＬＥＤとなるとき（インダクタＬ２，Ｌ３に電流が流れなくなったとき）、ダイオードＤ２が非導通状態となり、整流回路２の高電位側から電圧変換回路３側へ流れる電流が遮断される。つまり、整流回路２の高電位側の出力端からインダクタＬ２の他端にスイッチング素子Ｑ１のオンオフ動作に同期する形で電流が流れこむ。

　また、入力電圧Ｖｓの絶対値が電圧閾値Ｖｔｈ未満になる場合（図４中の期間Ｔｉ２）、ダイオードＤ２が非導通状態を継続し、交流電源ＡＣから整流回路２を介して電圧変換回路３側に流れていた電流が完全に遮断される。

　直流電源回路１について、交流電源ＡＣから整流回路２への入力電圧の時間波形を図５（ａ）に示し、コンデンサＣ２の両端間の電圧ＶＣ２の時間波形を図５（ｂ）に示し、交流電源ＡＣから整流回路２に流れる電流Ｉｉｎの時間波形を図５（ｃ）に示し、コンデンサＣ２の両端間の電圧ＶＣ２の時間波形を図５（ｄ）に示す。

　図５（ｂ）および（ｃ）に示すように、交流電源ＡＣから整流回路２に電流が流れる期間Ｔｉと、交流電源ＡＣから整流回路２に流れる電流が遮断される期間Ｔｉｓとが交互に到来する。そして、期間Ｔｉは、入力電圧Ｖｓの半周期において、入力電圧Ｖｓの絶対値が最大値に到達した後も交流電源ＡＣから整流回路２に電流Ｉｉｎが流れる期間が存在している。これにより、入力電圧Ｖｓの絶対値が最大値に到達した後、交流電源ＡＣから整流回路２に電流Ｉｉｎが流れる期間が存在しない構成に比べて、力率の向上を図ることができる。実際、入力電圧Ｖｓの絶対値が最大値に到達した後、交流電源ＡＣから整流回路２に電流Ｉｉｎが流れる期間が存在しない構成（以下、「比較例に係る構成」と称する。）の場合、力率が０．５６乃至０．６１程度であるのに対して、本実施の形態に係る直流電源回路１では、力率を０．８以上にすることができる。

　ところで、比較例に係る構成の場合、交流電源ＡＣから整流回路２への入力電流Ｉｉｎが最大となるタイミングは、入力電圧Ｖｓの半周期において最初から略４分の１周期程度のところにある。これに対して、図５（ａ）および（ｃ）に示すように、本実施の形態に係る直流電源回路１では、交流電源ＡＣから整流回路２への入力電流Ｉｉｎが最大となるタイミングが、整流回路２の出力電圧Ｖｉｎが最大となるタイミングに近づいている。また、直流電源回路１の入力電流Ｉｎの時間波形は、比較例に係る構成に比べて、左右の対称性が良いことは明らかである。このように、直流電源回路１は、比較例に係る構成に比べて、交流電源ＡＣから整流回路２への入力電流Ｉｉｎの最大となるタイミングと入力電圧Ｖｉｎが最大となるタイミングとのズレ量が小さく、また、入力電流Ｉｉｎの時間波形の左右の対称性が良い。従って、直流電源回路１は、比較例に係る構成に比べて、入力電流Ｉｉｎに含まれる高調波成分の割合が少なく、その分、当該直流電源回路１を備えた装置から外部に放射される高調波ノイズの抑制を図ることができるという利点がある。

　また、インダクタＬ２，Ｌ３のインダクタンスを変化させることにより、インダクタＬ２，Ｌ３に電流が流れているときにおける、整流回路２の高電位側からインダクタＬ２に流入する電流の大きさを変化させることができる。特に、インダクタＬ２を大きくすれば電流を大きくすることができる。これは、インダクタＬ２は、そのインダクタンスが大きいほど大量のエネルギを蓄積でき、それに伴い、インダクタＬ２が整流回路２の高電位側から電流を流す力が増加すると考えられるからである。この場合、インダクタＬ３のインダクタンスも負荷１１およびインダクタＬ２との関係で所望の分圧比が得られるように調整する必要がある。

　＜３＞まとめ
　結局、本実施の形態に係る直流電源回路１では、第１期間中、整流回路２の高電位側の出力端からインダクタＬ２およびスイッチング素子Ｑ１を経由して整流回路２の低電位側の出力端に至る第１電流経路に電流が流れ、第２期間中、整流回路２の高電位側の出力端からインダクタＬ２、充電電流供給路およびコンデンサＣ２を経由して整流回路２の低電位側の出力端に至る第２電流経路に電流が流れる。そして、交流の各半周期において、第１期間と第２期間とが交互に複数回到来するので、交流の半周期における略全期間において整流回路２から電圧変換回路３に電流が流れ続けることとなり、交流電源側から見た力率が高くなる。

　結局、本実施の形態に係る直流電源回路１は、スイッチング素子Ｑ１がオン状態（第１期間中）の場合とスイッチング素子Ｑ１がオフ状態（第２期間中）の場合とのいずれにおいても、コンデンサＣ１からインダクタＬ２の他端を介してインダクタＬ２に電流が流れる。これにより、コンデンサＣ１の放電を促進することにより、コンデンサＣ１の両端間の電圧を整流回路２の出力電圧以下に低下させることができるので、交流電源ＡＣから整流回路２を介して電圧変換回路３側への電流供給を継続させることができる。つまり、交流電源ＡＣから整流回路２を介してコンデンサＣ１に電流が流入する期間を長くすることができるので、その分、力率を向上させることができる。

　また、一般的な力率改善を図った直流電源回路として、整流回路にＰＦＣ回路（力率改善回路）を接続し、更にその後段に昇降圧回路を接続した構成がある。そして、このＰＦＣ回路は、スイッチング素子やインダクタ、制御用ＩＣ等から構成されるものである。これに対して、本実施の形態に係る直流電源回路１では、別途ＰＦＣ（Ｐｏｗｅｒ　Ｆａｃｔｏｒ　Ｃｏｒｒｅｃｔｉｏｎ）回路を設けることなく力率を改善できるものであり、その分、回路規模の縮小およびＰＦＣ回路での電力損失低減による回路効率の向上を図ることができるという利点がある。

　＜実施の形態２＞
　本実施の形態に係る直流電源回路２００１の回路図を図６に示す。

　直流電源回路２００１は、交流電源ＡＣに接続された整流回路２と、整流回路２の出力端に接続された電圧変換回路２００３と、電圧変換回路２００３を駆動するための駆動回路Ｕ２００１とを備えている。また、直流電源回路２００１は、駆動回路Ｕ２００１に電力を供給するための定電圧回路４を備えている。

　本実施の形態に係る直流電源回路２００１は、電圧変換回路２００３および駆動回路Ｕ２００１の構成が実施の形態１と相違する。なお、実施の形態１と同様の構成については同一の符号を付して適宜説明を省略する。

　電圧変換回路２００３は、スイッチング素子（第１，第２スイッチング素子）Ｑ１，Ｑ２と、インダクタＬ２と、ダイオードＤ２と、ダイオードブリッジ（電流供給回路）ＤＢと、コンデンサＣ２，Ｃ３，Ｃ４，Ｃ５と、抵抗Ｒ２とを備える。

　コンデンサＣ２は、一端が整流回路２の低電位側の出力端に接続されている。このコンデンサＣ２は、電解コンデンサからなる。なお、コンデンサＣ２は、例えば、高誘電率系セラミックスコンデンサやフィルムコンデンサ等から構成されてもよい。

　コンデンサ（共振用コンデンサ）Ｃ３は、一端がコンデンサＣ２の他端に接続され、他端がダイオードブリッジＤＢの一方の入力端に接続されている。

　インダクタＬ２は、一端がスイッチング素子Ｑ１，Ｑ２の接続点に接続され、他端がダイオードブリッジＤＢの他方の入力端に接続されている。

　スイッチング素子（スイッチング素子）Ｑ１は、Ｎチャネル型ＭＯＳＦＥＴからなり、ソースが抵抗Ｒ２を介して整流回路２の低電位側の出力端に接続され且つゲートが抵抗Ｒ１１を介して駆動回路Ｕ２００１に接続されるとともに、ドレインがインダクタＬ２に接続されている。また、スイッチング素子（副スイッチング素子）Ｑ２は、インダクタＬ２およびスイッチング素子Ｑ１の間からコンデンサＣ２に充電電流を供給する充電電流供給路に介挿されている。そして、スイッチング素子Ｑ２は、Ｎチャネル型ＭＯＳＦＥＴからなり、ソースがインダクタＬ２およびスイッチング素子Ｑ１のドレインに接続され且つゲートが抵抗Ｒ１２を介して駆動回路Ｕ２００１に接続されるとともに、ドレインがコンデンサＣ２に接続されている。ここで、抵抗Ｒ２は、両端間に生じる電圧に基づいてスイッチング素子Ｑ１に流れるドレイン電流を検出するためのものである。

　ダイオードＤ２は、アノードが整流回路２の高電位側の出力端に接続され、カソードがインダクタＬ２およびダイオードブリッジＤＢの接続に接続されている。

　コンデンサＣ４は、ダイオードブリッジＤＢの入力端間に接続されている。このコンデンサＣ４は、整流回路２への入力電圧を平滑化するためのものである。

　ダイオードブリッジは、一方の入力端がコンデンサＣ３の他端に接続され、２つの出力端の間に負荷１１が接続されている。このダイオードブリッジＤＢは、４つのダイオードＤａ，Ｄｂ，Ｄｃ，Ｄｄから構成されている。ここで、ダイオードＤａ，Ｄｃのカソードが、負荷１１の一端に接続され、ダイオードＤｂ，Ｄｄのアノードが負荷１１の他端に接続されている。また、ダイオードＤａ，Ｄｃのアノードそれぞれが、ダイオードＤｂ，Ｄｄのカソードに接続されている。そして、ダイオードＤａのアノードおよびダイオードＤｂのカソードがコンデンサＣ３の他端に接続されている。また、ダイオードＤｃのアノードおよびダイオードＤｄのカソードがインダクタＬ２の他端に接続されている。

　コンデンサＣ５は、ダイオードブリッジＤＢの出力端間に接続されている。このコンデンサＣ５は、負荷１１に加わる電圧を平滑化するためのものである。

　駆動回路Ｕ２００１は、第１スイッチング素子Ｑ１をＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御により駆動させるための矩形波状の電圧波形を有する制御信号（以下、「ＰＷＭ信号」と称す）を出力する。

　駆動回路Ｕ２００１は、電源端子ｔｅ０と、出力端子ｔｅ１１，ｔｅ１２と、接地端子ｔｅ２と、スイッチング素子Ｑ１に流れるドレイン電流を検出するための電流検出端子ｔｅ３とを備える。また、電源端子ｔｅ０は、定電圧回路４の出力端間に接続されている。接地端子ｔｅ２は、整流回路２の低電位側の出力端に接続されている。出力端子ｔｅ１１，ｔｅ１２それぞれは、抵抗Ｒ１１，Ｒ１２を介してスイッチング素子Ｑ１，Ｑ２のゲートに接続されている。電流検出端子ｔｅ３は、スイッチング素子Ｑ１のソースと抵抗Ｒ２との間に接続されている。この駆動回路Ｕ２００１は、１つの集積回路から構成されている。

　この駆動回路Ｕ２００１は、スイッチング素子Ｑ１，Ｑ２それぞれのゲートにＰＷＭ信号を入力する。そして、電流検出端子ｔｅ３により検出したスイッチング素子Ｑ１に流れるドレイン電流が、一定となるようにＰＷＭ信号のパルス幅を調節する。そして、スイッチング素子Ｑ２のゲートに入力する信号は、スイッチング素子Ｑ１のゲートに入力する信号とは逆位相となっている。これにより、スイッチング素子Ｑ２は、スイッチング素子Ｑ１がオンしているときにオフとなり、オフしているときにオンとなるように動作する。ここにおいて、ＰＷＭ信号のパルス幅を変化させると、スイッチング素子Ｑ１のゲート電圧がスイッチング素子Ｑ１のターンオン電圧以上の電圧に維持される期間、即ち、スイッチング素子Ｑ１がオン状態で維持される期間の割合（以下、「オンデューティ」と称す。）が変化する。これに伴い、スイッチング素子Ｑ２のオンデューティも変化する。このようにして、駆動回路Ｕ２００１は、スイッチング素子Ｑ１を定電流制御により駆動させる。

　定電圧回路４は、実施の形態１と同様の構成を有し、一端が抵抗Ｒ４６に接続されたコンデンサＣ４７の他端が電圧変換回路２００３のスイッチング素子Ｑ１，Ｑ２の接続点に接続されている。そして、コンデンサＣ４３、Ｃ４７が、スイッチング素子Ｑ１がオフしスイッチング素子Ｑ２がオンしている期間中に充電し、スイッチング素子Ｑ１がオンしスイッチング素子Ｑ２がオフしている期間中にコンデンサＣ４７を放電することにより、コンデンサＣ４７に蓄積した分の電荷をコンデンサＣ４３へ送る構成となっている。

　次に、本実施の形態に係る直流電源回路の動作について説明する。

　直流電源回路２００１におけるスイッチング素子Ｑ１，Ｑ２それぞれのオンオフ動作のタイミングチャートを図７に示し。直流電源回路２００１の回路図と、直流電源回路２００１内における電流の流れとを図８乃至図１０に示す。

　図７に示すように、スイッチング素子Ｑ１がオンし、スイッチング素子Ｑ２がオフしているＡ期間（第１期間）後、スイッチング素子Ｑ１，Ｑ２のいずれもがオフしているＢ期間が到来する。その後、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンしているＣ期間（第２期間）が経過した後、再び、スイッチング素子Ｑ１，Ｑ２のいずれもがオフしているＤ期間が到来する。以後、Ａ期間乃至Ｄ期間が順番に繰り返される。これにより、Ａ期間とＣ期間とが交互に到来することになる。また、スイッチング素子Ｑ１がオンし、スイッチング素子Ｑ２がオフしているＡ期間から、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンしているＣ期間に移行する際、スイッチング素子Ｑ１，Ｑ２のいずれもがオフ状態で維持されるＢ期間が存在する。また、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンしているＣ期間から、スイッチング素子Ｑ１がオンし、スイッチング素子Ｑ２がオフしているＡ期間に移行する際、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のいずれもがオフ状態で維持されるＤ期間が存在する。このように、Ｂ期間およびＤ期間が存在するのは、スイッチング素子Ｑ１，Ｑ２の少なくとも一方が確実にオフしている状態とするためである。スイッチング素子Ｑ１，Ｑ２の両方がオンしている期間が存在すると直流電源回路２００１が動作不良を起こすからである。

　図８（ａ）はスイッチング素子Ｑ１がオンし、スイッチング素子Ｑ２がオフしているＡ期間での電流の流れを示している。

　Ａ期間では、整流回路２の高電位側の出力端から流出した電流は、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ２を経由して、整流回路２の低電位側の出力端に至る経路（以下、「第１電流経路」と称する。）を辿る。同時に、コンデンサＣ２の他端から流出した電流は、コンデンサＣ３、ダイオードＤａ、負荷１１、ダイオードＤｄ、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ２の順に経由して、コンデンサＣ２の一端に至る経路（以下、「第３電流経路」と称する。）を辿る。このとき、インダクタＬ２およびダイオードブリッジＤＢの接続点の電位は、整流回路２の高電位側の出力端よりもダイオードＤ２のオン電圧Ｖｏｎだけ低い電圧で維持されている。この第３電流経路は、以前にスイッチング素子Ｑ１がオフし且つスイッチング素子Ｑ２がオンしている期間中にコンデンサＣ２に蓄積された電荷をダイオードブリッジＤＢを通じて負荷１１に放電する放電電流経路に相当する。

　ここにおいて、整流回路２の高電位側の出力端から第１電流経路を通じて電流が流れるとともに、コンデンサＣ２から第３電流経路を通じて放電電流が流れることにより、インダクタＬ２に磁気エネルギが蓄積される。

　その後、スイッチング素子Ｑ１，Ｑ２のいずれもがオフする。

　図８（ｂ）はスイッチング素子Ｑ１，Ｑ２のいずれもがオフしているＢ期間での電流の流れを示している。

　Ｂ期間では、整流回路２の高電位側の出力端から流出した電流が、インダクタＬ２、スイッチング素子Ｑ２の還流ダイオード、コンデンサＣ２を経由して、整流回路２の低電位側の出力端に至る経路（以下、「Ａ電流経路」と称する。）を辿る。同時に、インダクタＬ２の一端から流出した電流が、スイッチング素子Ｑ２の環流ダイオード、コンデンサＣ３、ダイオードＤａ、負荷１１、ダイオードＤｄの順に経由して、インダクタＬ２の他端に至る経路（以下、「Ｂ電流経路」と称する。）を辿る。このとき、インダクタＬ２およびダイオードブリッジＤＢの接続点の電位は、整流回路２の高電位側の出力端よりもダイオードＤ２のオン電圧Ｖｏｎだけ低い電圧で維持されている。その後、スイッチング素子Ｑ２がオンする。

　図９（ａ）および（ｂ）は、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンしているＣ期間での電流の流れを示している。

　図９（ａ）に示すように、Ｃ期間では、整流回路２の高電位側の出力端から流出した電流は、インダクタＬ２、スイッチング素子Ｑ２、コンデンサＣ２を経由して、整流回路２の低電位側の出力端に至る経路（以下、「第２電流経路」と称する。）を辿る。同時に、インダクタＬ２の一端から流出した電流が、コンデンサＣ３、ダイオードＤａ、負荷１１、ダイオードＤｄの順に経由して、インダクタＬ２の他端に至る経路（以下、「第４電流経路」と称する。）を辿る。このとき、インダクタＬ２およびダイオードＤｄの接続点の電位は、整流回路２の高電位側の出力端よりもダイオードＤ２のオン電圧Ｖｏｎだけ低い電圧で維持されている。この第４電流経路は、インダクタＬ２に蓄積された磁気的エネルギがダイオードブリッジＤＢを通じて負荷１１に放出されるエネルギ放出路に相当する。

　また、第２電流経路を流れる電流は、コンデンサＣ２の充電が完了すると遮断される。そして、コンデンサＣ３の充電が完了するまでの間、第４電流経路を流れる電流が継続する。

　ここにおいて、インダクタＬ２に蓄積された磁気的エネルギが放出されるとともに、コンデンサＣ３が充電される。

　図９（ｂ）に示すように、Ｃ期間中においてコンデンサＣ３の充電が完了すると、コンデンサＣ３はすぐに放電を開始し、コンデンサＣ３の一端から流出した電流が、スイッチング素子Ｑ２、インダクタＬ２、ダイオードＤｃ、負荷１１、ダイオードＤｂの順に経由してコンデンサＣ３の他端に至る経路（以下、「第５電流経路」と称する。）を辿る。

　ここにおいて、コンデンサＣ３から第５電流経路を通じて電流が流れることにより、インダクタＬ２に磁気的エネルギが蓄積されるとともに、負荷１１に電流が供給される。

　その後、スイッチング素子Ｑ２がオフすることで、スイッチング素子Ｑ１，Ｑ２の両方がオフする。

　図１０（ａ）はスイッチング素子Ｑ１，Ｑ２のいずれもがオフしているＤ期間での電流の流れを示している。

　Ｄ期間では、コンデンサＣ３の一端から流出した電流が、コンデンサＣ２、抵抗Ｒ２、スイッチング素子Ｑ１の還流ダイオード、インダクタＬ２、ダイオードＤｃ、負荷１１、ダイオードＤｂの順に経由して、コンデンサＣ３の他端に至る経路（以下、「Ｃ電流経路」と称する。）を辿る。その後、スイッチング素子Ｑ１がオンする。

　図１０（ａ）および（ｂ）は、スイッチング素子Ｑ１がオンし、スイッチング素子Ｑ２がオフしている期間（Ａ期間）での電流の流れを示している。

　Ａ期間では、コンデンサＣ３の一端から流出した電流が、コンデンサＣ２、抵抗Ｒ２、スイッチング素子Ｑ１、インダクタＬ２、ダイオードＤｃ、負荷１１、ダイオードＤｂの順に経由して、コンデンサＣ３の他端に至る経路（以下、「第６電流経路」と称する。）を辿る。ここにおいて、コンデンサＣ３から第６電流経路を通じて流れる電流により、インダクタＬ２に磁気的エネルギが蓄積される。

　その後、コンデンサＣ３の放電が完了すると、インダクタＬ２から流出した電流が、第６電流経路を辿る。このとき、コンデンサＣ３は、コンデンサＣ２側の一端がダイオードブリッジＤＢ側の他端に比べて低電位となるように充電されていく。

　そして、コンデンサＣ３の充電が完了すると、再び、整流回路２の高電位側の出力端から流出した電流が、第１電流経路を辿ると同時に、コンデンサＣ２の他端から流出した電流が、第３電流経路を辿る。このとき、コンデンサＣ２，Ｃ３が放電する。

　以後、図８乃至図１０を用いて説明した動作が繰り返される。

　直流電源回路２００１について、スイッチング素子Ｑ１，Ｑ２のオンオフ動作を図１１（ａ）に示し、インダクタＬ２に流れる電流ＩＬ２の時間波形を図１１（ｂ）に示し、ダイオードＤ２に流れる電流ＩＤ２の時間波形を図１１（ｃ）に示す。

　まず、スイッチング素子Ｑ１がオンし、スイッチング素子Ｑ２がオフしているＡ期間（第１期間）中において、コンデンサＣ２，Ｃ３が放電を開始すると、第１電流経路および第３電流経路を通じて電流が流れ始め、インダクタＬ２およびダイオードＤ２に電流が流れ始める（図１１（ａ）乃至（ｃ）の時刻Ｔ０）。その後のＡ期間中において、インダクタＬ２およびダイオードＤ２を流れる電流が漸増していく（図１１（ａ）乃至（ｃ）の時刻Ｔ０乃至Ｔ１のＡ期間）。

　次に、スイッチング素子Ｑ１がオフすると、インダクタＬ２が蓄積していた磁気エネルギの放出に伴いＡ電流経路および第３電流経路に電流が流れ始め、これに伴い、インダクタＬ２に流れる電流も減少し始める（図１１（ａ）乃至（ｃ）の時刻Ｔ１乃至Ｔ２のＢ期間）。その後、スイッチング素子Ｑ２がオンすると、コンデンサＣ２の充電が完了するまでの間、第２電流経路および第４電流経路を電流が流れ続ける（図１１（ａ）乃至（ｃ）の時刻Ｔ２乃至Ｔ３のＣ期間）。そして、コンデンサＣ２の充電が完了した後においても、インダクタＬ２の自己に蓄積された磁気的エネルギの放出が完了するまでの間、第４電流経路に電流が流れ続ける（図１１（ａ）乃至（ｃ）の時刻Ｔ３乃至Ｔ４のＣ期間）。

　そして、コンデンサＣ３の充電が完了すると、コンデンサＣ３はすぐに放電を始め、第５電流経路に流れる電流が漸増する。これにより、インダクタＬ２に流れる電流は、時刻Ｔ３乃至Ｔ４の期間における流れる向きとは逆向きに流れる（図１１（ａ）乃至（ｃ）の時刻Ｔ４乃至Ｔ５のＣ期間）。このとき、インダクタＬ２には磁気的エネルギが蓄積される。

　次に、スイッチング素子Ｑ２がオフすると、Ｃ電流経路に電流が流れ始め、これに伴い、インダクタＬ２に流れる電流も減少し始める（図１１（ａ）乃至（ｃ）の時刻Ｔ５乃至Ｔ６のＤ期間）。その後、スイッチング素子Ｑ１がオンした後においても、再びコンデンサＣ３の充電が完了するまでの間、第６電流経路を電流が流れ続ける（図１１（ａ）乃至（ｃ）の時刻Ｔ６乃至Ｔ７のＡ期間）。

　そして、コンデンサＣ３の充電が完了すると、コンデンサＣ２，Ｃ３はすぐに放電を開始し、再び、第１電流経路および第３電流経路を通じて電流が流れ始め、インダクタＬ２およびダイオードＤ２に電流が流れ始める。

　以後、前述の現象が繰り返される。ここにおいて、ダイオードＤ２に電流ＩＤ２が流れている期間、即ち、整流回路２の高電位側の出力端からインダクタＬ２に電流が流入している期間（以下、「電流流入期間」と称する。）Ｔｉと、電流ＩＤ２が遮断されている期間、即ち、整流回路２の高電位側の出力端からインダクタＬ２に流入する電流が遮断されている期間Ｔｓとが交互に到来する。

　また、ダイオードＤ２に電流ＩＤ２が流れている期間Ｔｉの長さは、整流回路２の出力電圧の瞬時値Ｖｉｎの大きさによって変化する。

　整流回路２の出力電圧の瞬時値Ｖｉｎの時間波形を図１２（ａ）に示し、図１２（ａ）のＰ期間における、インダクタＬ２を流れる電流ＩＬ２およびダイオードＤ２を流れる電流ＩＤ２の時間波形を図１２（ｂ－１）および（ｂ－２）に示し、図１２（ａ）のＱ期間における、インダクタＬ２を流れる電流ＩＬ２およびダイオードＤ２を流れる電流ＩＤ２の時間波形を図１２（ｃ－１）および（ｃ－２）に示す。図１２（ａ）において、整流回路２の出力電圧の瞬時値Ｖｉｎは、Ｐ期間に比べてＱ期間のほうが高くなっている。

　図１２（ｂ－１）および（ｂ－２）と図１２（ｃ－１）および（ｃ－２）とを比べると、Ｐ期間における電流流入期間Ｔｉ（１）の長さに比べて、Ｑ期間における電流流入期間Ｔｉ（２）の長さのほうが長い。また、ダイオードＤ２を流れる電流ＩＤ２の最大値ＩＤ２ｍａｘは、Ｐ期間に比べてＱ期間のほうが大きい。これを反映して、インダクタＬ２に流れる電流ＩＬ２の最大値ＩＬ２ｍａｘもＰ期間に比べてＱ期間のほうが大きくなっている。

　なお、スイッチング素子Ｑ１，Ｑ２のオンオフ動作の一周期やオンデューティは、当該一周期における上記電流流入期間の平均値の比率が少なくとも０．６５よりも大きくなるように設定されている。これにより、交流電源ＡＣから出力される交流の半周期における電流流入期間の総和の比率を少なくとも０．６５よりも大きくすることができる。

　直流電源回路２００１における、交流電源ＡＣから整流回路２への入力電圧Ｖｓの時間波形を図１３（ａ）に示し、整流回路２の出力電圧Ｖｉｎの時間波形を図１３（ｂ）に示し、ダイオードＤ２に流れる電流ＩＤ２の時間波形を図１３（ｃ）に示し、交流電源ＡＣから整流回路２への入力電流Ｉｉｎの時間波形を図１３（ｄ）に示す。

　図１３（ａ）および（ｂ）に示すように、交流電源ＡＣから整流回路２への入力電圧Ｖｓは、正弦波状の時間波形を有しており、これに対して、整流回路２の出力電圧Ｖｉｎは、交流電源ＡＣから整流回路２への入力電圧Ｖｓの絶対値が最大となるときに最大となるような略脈流状の時間波形を有する。

　そして、図１３（ｃ）に示すように、ダイオードＤ２を流れる電流は、スイッチング素子Ｑ１，Ｑ２のオンオフ動作に同期した略鋸刃状の時間波形を有し、その包絡形状が、整流回路２の出力電圧の瞬時値Ｖｉｎが大きくなるほど増加している。

　また、交流電源ＡＣから整流回路２への入力電流Ｉｉｎの大きさは、ダイオードＤ２を流れる電流ＩＤ２の大きさに略比例している。そして、整流回路２の出力電圧の瞬時値Ｖｉｎが大きいほど、ダイオードＤ２に流れる電流ＩＤ２の時間波形の包絡形状の絶対値が増大する。そして、図１３（ｄ）に示すように、交流電源ＡＣから整流回路２に流れる電流Ｉｉｎの時間波形の包絡形状の絶対値は、ダイオードＤ２に流れる電流ＩＤ２の時間波形の包絡形状を反映したものとなっている。

　直流電源回路２００１では、交流電源ＡＣの出力電圧Ｖｓの各周期において、一周期全体に亘って交流電源ＡＣから整流回路２に電流Ｉｉｎが断続的に流れ続ける。言い換えれば、スイッチング素子Ｑ１，Ｑ２のオンオフ動作に同期する形で、交流電源ＡＣから整流回路２を介して電圧変換回路２００３に電流Ｉｉｎを断続的に流すことができる。そして、スイッチング素子Ｑ１，Ｑ２のオンオフ動作の周期やインダクタＬ２のインダクタンス、コンデンサＣ２，Ｃ３の静電容量を適宜設定することにより、交流電源ＡＣから整流回路２を介して電圧変換回路２００３に電流Ｉｉｎが流れている期間の総和を交流の半周期より長くすることができる。このため、力率向上を図ることができる。

　ところで、コンデンサＣ２に充電された電荷は、第３電流経路を通じて負荷１１に供給される。このように、コンデンサＣ２からの放電電流が負荷１１に供給される分、直流電源回路２００１の回路効率の向上を図ることができる。また、コンデンサＣ２は、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンしている期間Ｃが到来する毎に充電が繰り返されるので、コンデンサＣ２の両端間の電圧は略一定に維持される。これにより、コンデンサＣ２から負荷１１に供給される電流変動を抑制することができる。

　結局、本実施の形態に係る直流電源回路２００１は、スイッチング素子Ｑ１がオンし且つスイッチング素子Ｑ２がオフしている期間中、整流回路２の高電位側の出力端から第１電流経路を通じて整流回路２の低電位側の出力端に電流が流れるし、スイッチング素子Ｑ１がオフし且つスイッチング素子Ｑ２がオンしている期間中、整流回路２の高電位側の出力端から第２電流経路を通じて整流回路２の低電位側の出力端に電流が流れる。そして、スイッチング素子Ｑ１，Ｑ２は、交流の各半周期において、第Ａ期間（第１期間）と第Ｃ期間（第２期間）とが交互に複数回到来するように動作するので、交流の半周期における略全期間において整流回路２から電圧変換回路２００３に電流が流れ続けることとなり、交流電源ＡＣ側から見た力率が高くなる。

　また、スイッチング素子Ｑ１がオンし且つスイッチング素子Ｑ２がオフしている期間中、コンデンサＣ２の他端から第３電流経路を通じて負荷１１に電流が供給され、スイッチング素子Ｑ１がオフし且つスイッチング素子Ｑ２がオンしている期間中、インダクタＬ２の一端から第４電流経路を通じて負荷１１に電流が供給される。これにより、スイッチング素子Ｑ１，Ｑ２のオンオフに関わらず、負荷１１に通電されることになるので、負荷１１に流れる電流の変動が少ない状態で運転できる。

　更に、一般的な力率改善を図った直流電源回路として、整流回路にＰＦＣ回路（力率改善回路）を接続し、更にその後段に昇降圧回路を接続した構成がある。そして、このＰＦＣ回路は、スイッチング素子やインダクタ、制御用ＩＣ等から構成されるものである。これに対して、本実施の形態に係る直流電源回路２００１では、別途ＰＦＣ回路を設けることなく力率を改善できるものであり、その分、回路規模の縮小およびＰＦＣ回路での電力損失低減による回路効率の向上を図ることができるという利点がある。この直流電源回路２００１は、特に、ダイオードＤ２やダイオードブリッジＤＢ等の汎用部品から構成されているので、コスト低減を図れるという利点もある。さらに、負荷１１の必要な電圧が高い場合であっても、コンデンサＣ３，Ｃ４とインダクタＬ２とのＬＣ共振が大きくなって、上記動作を維持でき、力率も良い状態で点灯維持できる。さらに、負荷１１がＬＥＤのような定電圧負荷であるときには、この共振電圧のピーク付近が自動的にその負荷１１の定電圧ＶＦでカットされて共振が大きくなりすぎないようになる。これにより、余計な過電圧保護回路が不要にできる。

　＜変形例＞
　（１）実施の形態１では、図３に示すように、駆動回路Ｕ１が、電圧変換回路３をインダクタＬ２，Ｌ３に電流が流れない期間が存在するモード（いわゆる不連続モード）でスイッチング素子Ｑ１を動作させる例について説明したが、これに限定されるものではなく、インダクタＬ２，Ｌ３に常に電流が流れ続けるいわゆる臨界モードや連続モードで動作させるものであってもよい。この場合、実施の形態で説明した直流電源回路１と同様の構成で、駆動回路Ｕ１の動作モードを変更するたけでよい。

　本変形例に係る直流電源回路について、臨界モードで動作している場合にインダクタＬ２に流れる電流ＩＬ２の時間波形を図１４（ａ－１）に示し、この場合にインダクタＬ２の他端に生じる電圧の時間波形を図１４（ａ－２）に示す。また、連続モードで動作している場合にインダクタＬ２に流れる電流ＩＬ２の時間波形を図１４（ｂ－１）に示し、この場合にインダクタＬ２の他端に生じる電圧の時間波形を図１４（ｂ－２）に示す。

　図１４（ａ－１）および（ａ－２）並びに図１４（ｂ－１）および（ｂ－２）に示すように、臨界モードおよび連続モードのいずれの場合も、インダクタＬ２の他端に生じる電圧を電圧Ｖｔｈに維持することができる。

　本変形例に係る直流電源回路１について、交流電源ＡＣから整流回路２への入力電圧の時間波形を図１５（ａ）に示し、コンデンサＣ２の両端間の電圧ＶＣ２の時間波形を図１５（ｂ）に示し、交流電源ＡＣから整流回路２に流れる電流Ｉｉｎの時間波形を図１５（ｃ）に示し、コンデンサＣ２の両端間の電圧ＶＣ２の時間波形を図１５（ｄ）に示す。図１５（ｃ）における電圧ＶＬｒｅｆ（破線）は、駆動回路Ｕ１が不連続モードで動作する場合（実施の形態１参照）の時間波形を示したものである。

　特に、図１５（ｃ）に示すように、インダクタＬ２の他端の電圧ＶＬが電圧閾値Ｖｔｈで固定されることになる。これにより、期間Ｔｉ１において、交流電源ＡＣから整流回路２に電流Ｉｉｎが流れ続ける時間を長くすることができるので、その分、力率向上を図ることができる。

　（２）実施の形態１では、電圧変換回路３として降圧チョッパ回路を備える例について説明したが、これに限定されるものではなく、昇降圧チョッパ回路を備えるものであってもよい。

　本変形例に係る直流電源回路２０１の回路図を図１６に示す。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

　図１６に示すように、電圧変換回路２０３は、昇降圧チョッパ回路を構成するものであり、２つのインダクタＬ２２，Ｌ２３と、ダイオードＤ２１との接続関係が実施の形態とは相違する。

　コンデンサＣ２２は、一端が整流回路２の低電位側の出力端に接続されている。インダクタＬ２２，Ｌ２３は、スイッチング素子Ｑ１のドレインとコンデンサＣ２２の他端との間に直列に接続されている。ここで、インダクタＬ２２は、一端がスイッチング素子Ｑ１のドレインに接続されている。また、インダクタＬ２３は、一端がインダクタＬ２２の他端に接続され、他端がコンデンサＣ２２の他端および負荷１１の一端に接続されている。ダイオードＤ２１は、アノードがインダクタＬ２２の一端とスイッチング素子Ｑ１のドレインとの間の接続点に接続され、カソードが負荷１１の他端に接続されている。また、ダイオードＤ２は、実施の形態１と同様に、アノードが整流回路２の高電位側の出力端に接続され、カソードがインダクタＬ２２の他端に接続されている。コンデンサＣ２４は、電解コンデンサからなり、負荷１１と並列に接続されている。

　次に、本変形例に係る直流電源回路２０１の動作について説明する。

　本実施の形態に係る直流電源回路２０１の回路図と、直流電源回路２０１内における電流の流れとを図１７（ａ）および（ｂ）に示す。なお、図１７（ａ）および（ｂ）において定電圧回路４は図示を省略している。

　図１７（ａ）はスイッチング素子Ｑ１がオンのときの電流の流れを示し、図１７（ｂ）はスイッチング素子Ｑ１がオフのときの電流の流れを示している。

　図１７（ａ）に示すように、スイッチング素子Ｑ１がオン状態のとき、インダクタＬ２２の他端の電位は、整流回路２の高電位側の電位よりもダイオードＤ２のターンオン電圧分だけ低くなっている。これにより、整流回路２の高電位側から流出した電流は、インダクタＬ２２の他端、スイッチング素子Ｑ１、抵抗Ｒ２の順に経由して整流回路２の低電位側の出力端に至る経路（以下、「第１電流経路」と称する。）を辿る。同時に、コンデンサＣ２２の他端から流出した電流は、インダクタＬ２３、インダクタＬ２２、スイッチング素子Ｑ１、抵抗Ｒ２の順に経由して、コンデンサＣ２２の一端に至る電流経路（以下、「第３電流経路」と称する。）を辿る。ここにおいて、コンデンサＣ２２が放電し、インダクタＬ２２，Ｌ２３に磁気エネルギが蓄積される。このとき、負荷１１側には電力が供給されない。

　一方、図１７（ｂ）に示すように、スイッチング素子Ｑ１がオフ状態のとき、整流回路２の高電位側の出力端から流出した電流が、インダクタＬ２２、ダイオードＤ２１、負荷１１、コンデンサＣ２２の順に経由して整流回路２の低電位側の出力端に至る経路（以下、「第２電流経路」と称する。）を辿る。同時に、インダクタＬ２２の一端から流出した電流が、ダイオードＤ２１、負荷１１の順に経由して、インダクタＬ２３の他端に至る経路（以下、「第４電流経路」と称する。）を辿る。ここで、第２電流経路を辿る電流は、コンデンサＣ２２の充電が完了している場合には流れない。また、インダクタＬ２２，Ｌ２３に蓄積された磁気的エネルギは、第４電流経路に電流が流れることにより、コンデンサＣ２２側に放出されるとともに負荷１１側にも放出される。

　ところで、直流電源回路２０１では、電流が図１７（ａ）に示す経路で流れるときにインダクタＬ２２の他端に生じる電圧と、電流が図１７（ｂ）に示す経路で流れるときにインダクタＬ２２の他端に生じる電圧とが等しくなるように設定されている。具体的には、負荷１１の両端間の電圧と、インダクタＬ２２，Ｌ２３の巻線数および巻線比とに基づいて、駆動回路Ｕ１におけるスイッチング素子Ｑ１のオンデューティを設定している。また、このインダクタＬ２２の他端に生じる電圧は、整流回路２の出力電圧よりもダイオードＤ２のターンオン電圧Ｖｏｎ分だけ低い電圧閾値未満となるように設定されている。これにより、インダクタＬ２２，Ｌ２３に電流が流れ続ける限り、整流回路２から電圧変換回路３側に電流が流れ続ける。

　（３）実施の形態１では、電圧変換回路３が２つのインダクタＬ２，Ｌ３を備える例について説明したが、これに限定されるものではなく、例えば、インダクタＬ３をダイオードに置き換えて構成されるものであってもよい。

　本変形例に係る直流電源回路５０１の回路図を図１８に示す。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

　図１８に示すように、電圧変換回路５０３は、昇降圧チョッパ回路を構成するものであり、ダイオードＤ２のカソードがインダクタＬ２とダイオードＤ５０３のカソードとの間に接続されている点が実施の形態１とは相違する。

　インダクタＬ２は、一端がスイッチング素子Ｑ１のドレインに接続され、他端がダイオードＤ５０３のカソードに接続されている。ダイオードＤ５０３は、カソードがインダクタＬ２の上記他端に接続され、アノードが負荷１１に接続されている。ダイオードＤ２は、アノードが整流回路２の高電位側の出力端に接続され、カソードがインダクタＬ２とダイオードＤ５０３のカソードとの間の接続点に接続されている。このダイオードＤ２は、インダクタＬ２とダイオードＤ５０３のカソードとの間の接続点からコンデンサＣ１へ電流が逆流してしまうことを防止するためである。コンデンサＣ４は、一端がダイオードＤ１のカソードに接続され、他端がダイオードＤ５０３のアノードに接続されている。

　この電圧変換回路３は、コンデンサＣ４と並列に接続された負荷１１にコンデンサＣ４の両端間の電圧を出力する。

　コンデンサＣ２は、例えば、電解コンデンサや高誘電率系セラミックスコンデンサ、フィルムコンデンサ等から構成される。

　次に、本変形例に係る直流電源回路５０１の動作について説明する。

　本実施の形態に係る直流電源回路５０１の回路図と、直流電源回路５０１内における電流の流れとを図１９（ａ）および（ｂ）に示す。なお、図１９（ａ）および（ｂ）において定電圧回路４は図示を省略している。

　図１９（ａ）はスイッチング素子Ｑ１がオンのときの電流の流れを示し、図１９（ｂ）はスイッチング素子Ｑ１がオフのときの電流の流れを示している。

　図１９（ａ）に示すように、スイッチング素子Ｑ１がオン状態のとき、インダクタＬ２とダイオードＤ５０３のカソードとの間の接続点の電位は、整流回路２の高電位側の電位よりもダイオードＤ２のターンオン電圧分だけ低くなっている。これにより、整流回路２の高電位側から流出した電流は、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ２を経由して整流回路２の低電位側の出力端に至る経路（以下、「第１電流経路」と称する。）を辿る。同時に、コンデンサＣ２の他端から流出した電流は、負荷１１、ダイオードＤ５０３、インダクタＬ２、スイッチング素子Ｑ１、抵抗Ｒ２の順に経由して、コンデンサＣ２の一端に至る経路（以下、「第３電流経路」と称する。）を辿る。ここにおいて、第３電流経路に電流が流れることにより、コンデンサＣ２が放電し、インダクタＬ２に磁気エネルギが蓄積されるとともに負荷１１側に電力が供給される。

　一方、図１９（ｂ）に示すように、スイッチング素子Ｑ１がオフ状態のとき、整流回路２の高電位側の出力端から流出した電流は、インダクタＬ２、ダイオードＤ１、コンデンサＣ２の順に経由して整流回路２の低電位側の出力端に至る経路（以下、「第２電流経路」と称する。）を辿る。同時に、インダクタＬ２の一端から流出した電流は、ダイオードＤ１、負荷１１、ダイオードＤ５０３の順に経由して、インダクタＬ２の他端に至る経路（以下、「第４電流経路」と称する。）を辿る。ここで、第２電流経路を流れる電流は、コンデンサＣ２の充電が完了している場合には流れない。また、インダクタＬ２に蓄積された磁気的エネルギは、第４電流経路に電流が流れることにより、負荷１１側に放出される。

　（４）実施の形態１では、電圧変換回路３として昇圧チョッパ回路のように非絶縁型の電圧変換回路を備える例について説明したが、これに限定されるものではなく、絶縁型の電圧変換回路回路を備えるものであってもよい。

　本変形例に係る直流電源回路３０１の回路図を図２０に示す。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

　図２０に示すように、電圧変換回路２０３は、フライバックコンバータを構成するものであり、スイッチング素子Ｑ１と、インダクタＬ３２と、一次巻線Ｌ３３１および二次巻線Ｌ３３２を有するトランスＴＦ３３と、ダイオードＤ２，Ｄ３１と、コンデンサＣ３２，Ｃ３４と、抵抗Ｒ２とを備える。ここで、トランスＴＦ３３は、一次巻線Ｌ３３１の極性と二次巻線Ｌ３３２の極性とが反対になっている。スイッチング素子Ｑ１は、ソースが抵抗Ｒ２を介して整流回路２の低電位側の出力端に接続され且つゲートが抵抗Ｒ１１を介して駆動回路Ｕ１に接続されるとともに、ドレインがインダクタＬ３２の一端に接続されている。また、インダクタＬ３２の他端は、トランスＴＦ３３の一次巻線Ｌ３３１の一端に接続されている。トランスＴＦ３３の一次巻線Ｌ３３１の他端は、コンデンサＣ３２に接続されている。トランスＴＦ３３の二次巻線Ｌ３３２の一端は、ダイオードＤ３１を介して負荷１１の一端に接続され、二次巻線Ｌ３３２の他端は、負荷１１の他端に接続されている。また、コンデンサＣ３４は、負荷１１と並列に接続されている。この電圧変換回路３は、コンデンサＣ３４と並列に接続された負荷１１にコンデンサＣ３４の両端間の電圧を出力する。

　（５）実施の形態１で説明したインダクタＬ２，Ｌ３は、別体である必要はなく、１つの巻線の途中にダイオードＤ２のカソードが電気的に接続されるものであってもよい。本変形例に係る直流電源回路４０１の回路図を図２１に示す。

　図２１に示すように、直流電源回路４０１では、電圧変換回路４０３が中間タップ付きのインダクタＬ４０２を備えており、ダイオードＤ２のカソードがこのインダクタＬ４０２の中間タップに接続されている。

　ここにおいて、インダクタＬ４０２における中間タップの位置を変更することにより、コンデンサＣ１から中間タップを介してインダクタＬ４０２に流れる電流の大きさを校正することができる。

　本構成によれば、インダクタの小型化を図ることができるので、直流電源回路全体の小型化を図ることができる。

　（６）実施の形態２では、電圧変換回路３が、ダイオードブリッジＤＢを備える例について説明したが、これに限定されるものではない。

　本変形例に係る直流電源回路２２０１の回路図を図２２に示す。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

　直流電源回路２２０１では、電圧変換回路２０３が、アノードがコンデンサＣ３の他端に接続され、カソードが負荷１１を介してインダクタＬ２に接続されたダイオードＤ２０１を備えている。

　図２２に示す構成の変形例では、実施の形態に係る直流電源回路１に比べて回路構成の簡素化や回路規模の縮小を図ることができる。

　他の変形例に係る直流電源回路２３０１の回路図を図２３に示す。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

　直流電源回路２３０１では、電圧変換回路２３０３が、アノードがコンデンサＣ３の他端に接続され、カソードが負荷１１を介してインダクタＬ２に接続されたダイオードＤ３１１と、アノードが負荷２１を介してインダクタＬ２に接続され、カソードがコンデンサＣ３の他端に接続されたダイオードＤ３１２とを備えている。ここで、負荷１１，１２は、いずれも複数の発光ダイオードを直列に接続してなる発光モジュールを構成している。そして、負荷１１は、ダイオードＤ３１１のカソードに接続される一端から他端に向かう方向に流れる電流のみ導通させ、負荷２１は、ダイオードＤ３１２のカソードに接続される一端から他端に向かう方向に流れる電流のみ導通させる。

　図２３に示す構成の変形例によれば、負荷１１に流れる電流位相と負荷１２に流れる電流位相とが、丁度交流の半周期分だけずれているので、負荷１１を構成する発光モジュールと負荷２１を構成する発光モジュールとが交互に点滅を繰り返すことになる。従って、負荷１１，２１それぞれを構成する発光モジュールを１つの発光ユニットとすれば、負荷１１を構成する発光モジュールの光出力変動が負荷２１を構成する発光モジュールの光出力で補われることになる。すると、発光ユニットの遠方において、発光ユニットの光出力の変動を目立たなくすることができるという利点がある。

　（７）実施の形態２では、電圧変換回路２００３が、１つの集積回路から構成される駆動回路Ｕ２００１と、駆動回路Ｕ２００１に電力を供給する定電圧回路４とを備えたいわゆる他励方式で動作する直流電源回路２００１の例について説明したが、これに限定されるものではなく、いわゆる自励方式で動作するものであってもよい。

　本変形例に係る直流電源回路２４０１の回路図を図２４に示す。なお、実施の形態２と同様の構成については同一の符号を付して適宜説明を省略する。

　電圧変換回路２４０３は、スイッチング素子Ｑ４０１，Ｑ４０２と、インダクタＬ４０２と、コンデンサＣ５，Ｃ４０２，Ｃ４０３，Ｃ４０４，Ｃ４６８と、ダイオードＤ４６０ａ，Ｄ４６１ａと、抵抗Ｒ４６７ａ，Ｒ４６７ｂとを備える。また、電圧変換回路４０３は、トランスＴｒ４６４と、ダイオードＤ４５３，Ｄ４６６ａ，Ｄ４６６ｂと、コンデンサＣ４５５と、抵抗Ｒ４５２，Ｒ４６５ａ，Ｒ４６５ｂと、トライアックＴ４５４とを備える。

　トランスＴｒ４６４は、一端がインダクタＬ４０２に接続された一次巻線Ｌ４６４ａと、一端が一次巻線Ｌ４６４ａの他端に接続された二次巻線Ｌ４６４ｂと、一端が整流回路２の低電位側の出力端に接続された三次巻線Ｌ４６４ｃとから構成される。

　コンデンサＣ４０２は、一端が整流回路２の低電位側の出力端に接続されている。

　コンデンサＣ４０３は、一端がコンデンサＣ４０２の他端に接続され、他端がダイオードブリッジＤＢに接続されている。

　インダクタＬ４０２は、一端がダイオードブリッジＤＢの他方の入力端に接続され、他端がトランスＴｒ４６４の一次巻線Ｌ４６４ａに接続されている。

　スイッチング素子Ｑ４０１は、Ｎチャネル型ＭＯＳＦＥＴからなり、ソースが抵抗Ｒ４６７ｂを介して整流回路２の低電位側の出力端に接続され且つゲートがトランスＴｒ４６４の三次巻線Ｌ４６４ｃの他端に接続されるとともに、ドレインが一次巻線Ｌ４６４ａの他端に接続されている。また、スイッチング素子Ｑ４０２は、Ｎチャネル型ＭＯＳＦＥＴからなり、ソースが抵抗Ｒ４６７ｂを介して一次巻線Ｌ４６４ａの他端に接続され且つゲートが抵抗Ｒ４６５ａを介して二次巻線Ｌ４６４ｂの他端に接続されるとともに、ドレインがコンデンサＣ２の他端に接続されている。

　ダイオードＤ４６０ａは、アノードが整流回路２の低電位側の出力端に接続され、カソードが一次巻線Ｌ４６４ａの他端に接続されている。

　ダイオードＤ４６１ａは、アノードが一次巻線Ｌ４６４ａの他端に接続され、カソードがコンデンサＣ４０２の他端に接続されている。

　コンデンサＣ４６８は、一端が一次巻線Ｌ４６４ａの他端に接続され、他端がコンデンサＣ４０２の他端に接続されている。

　ダイオードＤ４５３は、アノードが抵抗Ｒ４５２を介して整流回路２の高電位側の出力端に接続され、カソードが一次巻線Ｌ４６４ａの他端に接続されている。

　コンデンサＣ４５５は、一端が整流回路２の低電位側の出力端に接続され、他端がダイオードＤ４５３のアノードに接続されている。

　トライアックＴ４５４は、コンデンサＣ４５５の他端とスイッチング素子Ｑ４０１のゲートとの間に介挿されている。

　ダイオードＤ４６６ａは、アノードが一次巻線Ｌ４６４ａの他端に接続され、カソードがスイッチング素子Ｑ４０２のゲートに接続されている。

　ダイオードＤ４６６ｂは、アノードがスイッチング素子Ｑ４０１のゲートに接続され、カソードが整流回路２の低電位側の出力端に接続されている。

　コンデンサＣ４０４は、一端がコンデンサＣ４０３の他端に接続され、他端がインダクタＬ４０２の一端に接続されている。このコンデンサＣ４０４は、ダイオードブリッジＤＢへの入力電圧を平滑化するためのものである。

　本変形例に係る直流電源回路２４０１では、定電圧回路４等が不要となるので、回路構成の簡素化を図ることができる。

　（８）実施の形態２では、コンデンサＣ４３、Ｃ４７が、スイッチング素子Ｑ１がオフし且つスイッチング素子Ｑ２がオンしている期間中における、インダクタＬ２が磁気的エネルギを放出するタイミングで充電し、スイッチング素子Ｑ１がオンし且つスイッチング素子Ｑ２がオフしている期間中にコンデンサＣ４７を放電することにより、コンデンサＣ４７に蓄積した分の電荷をコンデンサＣ４３へ送る構成となっている例について説明したが、これに限定されるものではない。例えば、インダクタＬ２の代わりにトランスを設けて、このトランスの二次巻線から定電圧回路に電流を流す（定電圧回路を充電する）ようにしてもよい。

　本変形例に係る直流電源回路２５０１の回路図を図２５に示す。なお、実施の形態２と同様の構成については同一の符号を付して適宜説明を省略する。

　直流電源回路２５０１では、電圧変換回路２５０３が一次巻線Ｌ５１１および二次巻線Ｌ５１２を有するトランスＴｒ５０２を備えている。このトランスＴｒ５０２は、一次巻線Ｌ５１１の極性と二次巻線Ｌ５１２の極性とが同じになっている。そして、定電圧回路５０４では、トランスＴｒ５０２の二次巻線Ｌ５１２と抵抗Ｒ４６との接続点と整流回路２の低電位側の出力端との間にコンデンサＣ５４７が接続されている。このコンデンサＣ５４７は、二次巻線Ｌ５１２に対していわゆるスナバコンデンサとして機能するものである。本変形例によれば、スイッチング素子Ｑ１がオフし且つスイッチング素子Ｑ２がオンする期間中における、一次巻線Ｌ５１１が磁気的エネルギを放出するタイミングで、二次巻線Ｌ５１２から定電圧回路５０４に電流が供給される。具体的には、二次巻線Ｌ５１２から抵抗Ｒ４６、ダイオードＤ４５を経由してコンデンサＣ４３に電流が流れ込み、コンデンサＣ４３が充電されることになる。なお、コンデンサＣ５４７が無い構成であってもよい。

　なお、図２５に示す構成の直流電源回路２５０１では、トランスＴｒ５０２の一次巻線Ｌ５１１の極性と二次巻線Ｌ５１２との極性とが同じである例について説明したが、一次巻線Ｌ５１１の極性と二次巻線Ｌ５１２の極性とが反対であってもよい。この場合、スイッチング素子Ｑ１がオンし且つスイッチング素子がオフしている期間中における、一次巻線Ｌ５１１に磁気的エネルギが蓄積されるタイミングで、二次巻線Ｌ５１２から定電圧回路５０４に電流が供給される。

　なお、図２５に示す構成の変形例では、一次巻線Ｌ５１１が磁気的エネルギを放出するタイミング、或いは、一次巻線Ｌ５１１に磁気的エネルギが蓄積されるタイミングのいずれか一方で、二次巻線Ｌ５１２から定電圧回路５０４に電流が供給される例について説明したが、これに限定されるものではなく、一次巻線Ｌ５１１が磁気的エネルギを放出するタイミング、および、一次巻線Ｌ５１１に磁気的エネルギが蓄積されるタイミングの両方で、二次巻線Ｌ５１２から定電圧回路５０４に電流が供給されるものであってもよい。

　他の変形例に係る直流電源回路２６０１の回路図を図２６に示す。なお。図２５に示す構成と同様の構成については同一の符号を付して適宜説明を省略する。

　直流電源回路２６０１では、電圧変換回路２６０３が、トランスＴｒ５０２の二次巻線Ｌ５１２の両端間に入力端が接続されたダイオードブリッジＤＢ２を備えている点が、図１２に示す構成とは相違する。ここで、ダイオードブリッジＤＢ２の高電位側の出力端が、定電圧回路５０４に接続され、低電位側の出力端が整流回路２の低電位側の出力端に接続されている。なお、トランスＴｒ５０２において、一次巻線Ｌ５１１の極性と二次巻線Ｌ５１２とは極性とが反対であってもよい。

　ここにおいて、一次巻線Ｌ５１１が磁気的エネルギを放出するタイミング、或いは、一次巻線Ｌ５１１に磁気的エネルギが蓄積されるタイミングのいずれにおいても、ダイオードブリッジＤＢ２から定電圧回路５０４に電流が供給される。

　また、電圧変換回路２００３側から電力供給を行う構成として、例えば、スイッチング素子Ｑ１のオフ期間において、インダクタＬａおよびスイッチング素子Ｑ１の接続点の電圧が所定の電圧以下のときに、定電圧回路４に電力を供給するようにしてもよい。

　変形例に係る直流電源回路２７０１の回路図を図２７に示す。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

　直流電源回路２７０１では、電圧変換回路３のインダクタＬ２およびスイッチング素子Ｑ１の接続点と、定電圧回路２７０４との間にスイッチング素子Ｑ７０２が介挿されている。また、駆動回路Ｕ２００２は、スイッチング素子Ｑ７０２を制御するための制御用の信号電圧を出力する制御端子ｔｅ４を備えている。

　スイッチング素子Ｑ７０２は、Ｎチャネル型ＭＯＳＦＥＴから構成されている。このスイッチング素子Ｑ７０２は、ソースが定電圧回路７０４に接続され且つゲートが抵抗Ｒ７１２を介して駆動回路Ｕ２００２の制御端子ｔｅ４に接続されるとともに、ドレインがスイッチング素子Ｑ１，Ｑ２の接続点に接続されている。そして、定電圧回路７０４では、スイッチング素子Ｑ７０２のソースに抵抗Ｒ４６が直接接続されている。即ち、図２５における定電圧回路５０４についてコンデンサＣ５４７が無い構成となっている。

　ここにおいて、駆動回路Ｕ２００２は、出力端子ｔｅ１の信号電圧を０Ｖよりも大きい所定の電圧にしてスイッチング素子Ｑ１をオフ状態にしている間で、インダクタＬａおよびスイッチング素子Ｑ１の接続点の電圧が所定の電圧以下になると、制御端子ｔｅ４の信号電圧を０Ｖよりも大きい所定の電圧にすることによりスイッチング素子Ｑ７０２をオン状態にする。このスイッチング素子Ｑ７０２をオンするタイミングは予め設定されている。これにより、定電圧回路７０４内における抵抗Ｒ４６での電力損失を低減できて、回路効率が改善できる。また、定電圧回路７０４の回路素子の数を削減できるので、回路の小型化を図ることができる。

　（９）実施の形態２に係る直流電源回路２００１では、電圧変換回路２００３で発生するスイッチング素子Ｑ１のオンオフ動作に伴う高周波電流が、電圧変換回路２００３から整流回路２を介して交流電源ＡＣに流出する。すると、高周波ノイズと高周波リップルとが外部に漏洩してしまう。

　そこで、図２８（ａ）に示すように、直流電源回路２００１と交流電源ＡＣとの間にインダクタＮＦとコンデンサＣ０，Ｃ１とからなるノイズフィルタ２００５を設けてもよい。或いは、図２８（ｂ）に示すように、直流電源回路２８０１が、整流回路２と電圧変換回路３との間に接続されたノイズフィルタ２２０５を備えるものでもよい。このノイズフィルタ２２０５は、整流回路２の出力端間に接続されたコンデンサと、コンデンサと電圧変換回路２００３（ダイオードＤ２（図６参照））との間にインダクタＮＦを直列に介挿した構成である。また、高周波リップルの低減を目的とする場合と、高周波ノイズの低減を目的とする場合とでは、ノイズフィルタを挿入する場所を変えたほうがよい。高周波リップル低減を目的とする場合は、図２６（ｂ）において、コンデンサＣ１をインダクタＮＦに対して電圧変換回路２００３側に接続したほうが好ましい。なお、図２６（ｂ）において、２つのコンデンサをインダクタＮＦの両側に接続してもよい。さらに、インダクタＮＦが、整流回路２の低電位側にももう一つあってもよい。

　（１０）実施の形態２では、電流供給回路としてダイオードブリッジＤＢを備える直流電源回路１の例について説明したが、これに限定されるものではない。例えば、電流供給回路が単にコンデンサＣ２の他端と負荷１１の一端とを接続する配線と、インダクタの一端と負荷１１の他端とを接続する配線のみからなる構成であってもよい。

　（１１）実施の形態１および２では、電圧変換回路３の一部を構成するスイッチング素子Ｑ１或いは電圧変換回路２００３の一部を構成するスイッチング素子Ｑ１，Ｑ２がＮチャネル型ＭＯＳトランジスタから構成される例について説明したが、これに限定されるものではなく、Ｐチャネル型ＭＯＳトランジスタを用いてもよい。さらに、スイッチング素子Ｑ１，Ｑ２をバイポーラトランジスタから構成してもよい。

　（１２）なお、直流電源回路１，２００１は、交流電源ＡＣとの間に直流電源回路１へ入力する電力を調整する電力調整器を接続して使用する場合がある。この調整器は、トライアック等を用いたものが一般的であり、直流電源回路１側への入力電圧がゼロのときに直流電源回路１側に電流を流そうとするとトライアック等が誤動作してしまうおそれがある。

　これに対して、直流電源回路１では、入力電圧位相と入力電流位相とが略一致しており、入力電圧がゼロクロス付近の電圧の低いときでも入力電流が流せる。これにより、トライアック等を用いた電力調整器を使用する場合において、電力調整器の誤動作を防止することができる。

　１，２０１，３０１，２００１，２２０１，２３０１，２４０１，２５０１，２６０１，２７０１，２８０１　直流電源回路
　２　　　　整流回路
　３，２０３，２００３，２２０３，２３０３，２４０３，２５０３，２６０３　電圧変換回路
　４，５０４，７０４　定電圧回路
　１１，２１　負荷
　２００５，２２０５　ノイズフィルタ
　Ｃ０，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ２２，Ｃ２４，Ｃ３２，Ｃ３４，Ｃ４３，Ｃ４７，Ｃ４０２，Ｃ４０３，Ｃ４０４，Ｃ４５５，Ｃ４６８，Ｃ５４７　コンデンサ
　Ｄ１，Ｄ２，Ｄ３，Ｄ２１，Ｄ３１，Ｄ４５，Ｄ４８，Ｄ２０１，Ｄ３１１，Ｄ３１２，Ｄ４５３，Ｄ４６０ａ，Ｄ４６１ａ，Ｄ４６６ａ，Ｄ４６６ｂ　ダイオード
　ＤＢ，ＤＢ２　ダイオードブリッジ
　Ｌ２，Ｌ３，Ｌ２２，Ｌ２３，Ｌ３２，Ｌ４０２　インダクタ
　Ｌ３３１，Ｌ４６４ａ，Ｌ５１１　一次巻線
　Ｌ３３２，Ｌ４６４ｂ，Ｌ５１２　二次巻線
　Ｌ４６４ｃ　三次巻線
　Ｑ１，Ｑ２，Ｑ４０１，Ｑ４０２，Ｑ７０２　スイッチング素子
　Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ４１，Ｒ４２，Ｒ４６，Ｒ４５２，Ｒ４６５ａ，Ｒ４６７ａ，Ｒ４６７ｂ，Ｒ７１２　抵抗
　Ｔ４５４　　トライアック
　ＴＦ３３，Ｔｒ４６４，Ｔｒ５０２　トランス
　Ｕ１，Ｕ２００１，Ｕ２００２　駆動回路
　ＺＤ４４　ツェナーダイオード

Claims (12)

1. 　交流電源から供給される交流を整流する整流回路と、
   　前記整流回路の出力端間に接続され且つ前記整流回路からの入力電圧を変換して出力端に接続された負荷に供給する電圧変換回路とを備え、
   　前記電圧変換回路は、一端が前記整流回路の低電位側の出力端に接続されたコンデンサと、前記コンデンサの他端から前記コンデンサの一端に至る、前記コンデンサからの放電電流経路の途中に介挿されたインダクタおよびスイッチング素子からなる直列回路と、前記インダクタにおける前記スイッチング素子に接続される一端と前記コンデンサの他端とを接続し且つ前記インダクタから前記コンデンサの他端に向かって電流を供給する充電電流供給路とを有し、
   　前記整流回路の高電位側の出力端は、前記インダクタの他端に接続され、
   　前記電圧変換回路は、
   　交流の各半周期において、前記スイッチング素子をオンオフさせることにより、前記整流回路の高電位側の出力端から前記インダクタおよび前記スイッチング素子を経由して前記整流回路の低電位側の出力端に至る第１電流経路に電流が流れる第１期間と、前記整流回路の高電位側の出力端から前記インダクタ、前記充電電流供給路および前記コンデンサを経由して前記整流回路の低電位側の出力端に至る第２電流経路に電流が流れる第２期間とを複数回交互に到来させる
   　ことを特徴とする直流電源回路。
2. 　前記電圧変換回路は、更に、
   　前記放電電流経路における前記コンデンサの前記他端と前記直列回路との間に、前記インダクタと直列に接続された状態で介挿された補助インダクタを有し、
   　前記整流回路の高電位側の出力端と前記インダクタとの接続は、前記インダクタと前記補助インダクタとの間の接続点を経由してなされており、
   　前記第１電流経路および前記第２電流経路は、前記整流回路の高電位側の出力端から前記接続点を経由して前記インダクタに至り、
   　前記第１期間では、前記第１電流経路に電流が流れると同時に、前記コンデンサの電荷が前記放電電流経路を経て放電することにより前記インダクタおよび前記補助インダクタにエネルギが蓄積され、
   　前記第２期間では、前記第２電流経路に電流が流れると同時に、前記インダクタおよび前記補助インダクタに蓄積されたエネルギが前記充電電流供給路を経て前記コンデンサ側に放出されることにより前記コンデンサが充電される
   　ことを特徴とする請求項１記載の直流電源回路。
3. 　前記補助インダクタは、一端が前記コンデンサの他端に前記負荷を介して接続され、
   　前記充電電流供給路は、アノードが前記インダクタの一端に接続され且つカソードが前記コンデンサの他端に接続されたダイオードを含む
   　ことを特徴とする請求項２記載の直流電源回路。
4. 　前記放電電流経路は、一端が前記コンデンサの他端および前記負荷の一端に接続された前記補助インダクタと、一端が前記スイッチング素子に接続され且つ他端が前記補助インダクタの他端に接続された前記インダクタと、前記スイッチング素子とを含み、
   　前記充電電流供給路は、アノードが前記インダクタの一端に接続され且つカソードが前記負荷の一端に接続されたダイオードを含む
   　ことを特徴とする請求項２記載の直流電源回路。
5. 　前記インダクタは、中間タップが設けられ且つ前記整流回路の高電位側の出力端と前記インダクタとの接続は、前記中間タップを経由してなされており、
   　前記第１電流経路および前記第２電流経路は、前記整流回路の高電位側の出力端から前記中間タップを経由して前記インダクタに至り、
   　前記第１期間では、前記第１電流経路に電流が流れると同時に、前記コンデンサの電荷が前記放電電流経路を経て放電することにより前記インダクタにエネルギが蓄積され、
   　前記第２期間では、前記第２電流経路に電流が流れると同時に、前記インダクタに蓄積されたエネルギが前記充電電流供給路を経て前記コンデンサ側に放出されることにより前記コンデンサが充電され、
   　前記インダクタにおける、前記中間タップの位置を変更することにより前記第１電流経路および前記第２電流経路に流れる電流の大きさを校正できる
   　ことを特徴とする請求項１記載の直流電源回路。
6. 　前記充電電流供給路は、前記インダクタの一端と前記コンデンサの他端との間に接続された副スイッチング素子を含み、
   　前記放電電流経路は、一端が前記コンデンサの他端に接続された共振用コンデンサと、前記インダクタの他端と前記共振用コンデンサの他端との間に接続され前記負荷に電流を供給する電流供給回路とを含み、
   　前記整流回路の高電位側の出力端は、前記インダクタの他端と前記電流供給回路との間の接続点に接続され、
   　前記副スイッチング素子は、前記第１期間においてオフし、前記第２期間においてオフするように動作し、
   　前記第２電流経路は、前記インダクタから前記副スイッチング素子を経由して前記コンデンサの他端に至り、
   　前記第１期間では、前記整流回路の高電位側から、前記第１電流経路を電流が流れることにより前記インダクタに磁気的エネルギが蓄積されると同時に、前記コンデンサが、自己に蓄積された電荷を、前記共振用コンデンサおよび前記電流供給回路を通じて前記負荷に放電し、
   　前記第２期間では、前記インダクタに蓄積された磁気的エネルギが前記副スイッチング素子、前記共振用コンデンサおよび前記電流供給回路を通じて前記負荷に放出されると同時に、前記整流回路の高電位側の出力端から、前記第２電流経路を電流が流れることにより前記コンデンサが充電される
   　ことを特徴とする請求項１記載の直流電源回路。
7. 　前記電流供給回路は、ダイオードブリッジから構成され、２つの入力端の一方が前記共振用コンデンサの他端に接続され且つ他方が前記インダクタの他端に接続されるとともに、２つの出力端間に前記負荷が接続され、
   　前記放電電流経路は、前記コンデンサの他端から、前記共振用コンデンサ、前記電流供給回路の一方の入力端、前記負荷、前記電流供給回路の他方の入力端、前記スイッチング素子の順に経由して前記コンデンサの一端に至り、
   　前記エネルギ放出路は、前記インダクタの一端から、前記副スイッチング素子、前記共振用コンデンサ、前記電流供給回路の一方の入力端、前記負荷、前記電流供給回路の他方の入力端の順に経由して前記インダクタの他端に至る
   　ことを特徴とする請求項６記載の直流電源回路。
8. 　前記電流供給回路は、アノードが前記共振用コンデンサの他端に接続され且つカソードが前記負荷を介して前記インダクタの他端に接続されたダイオードから構成される
   　ことを特徴とする請求項６記載の直流電源回路。
9. 　前記負荷は、第１負荷および第２負荷から構成され、
   　前記電流供給回路は、
   　アノードが前記共振用コンデンサの他端に接続され且つカソードが前記第１負荷を介して前記インダクタの他端に接続された第１ダイオードと、
   　アノードが前記第２負荷を介して前記インダクタの他端に接続され且つカソードが前記共振用コンデンサの他端に接続された第２ダイオードとから構成される
   　ことを特徴とする請求項６記載の直流電源回路。
10. 　前記電圧変換回路は、更に、
    　前記スイッチング素子に並列に接続された第１の一方向性素子と、
    　前記副スイッチング素子に並列に接続された第２の一方向性素子とを有する
    　ことを特徴とする請求項６乃至９のいずれか１項に記載の直流電源回路。
11. 　前記スイッチング素子および前記副スイッチング素子は、ＦＥＴから構成され、
    　前記第１の一方向性素子は、アノードが前記スイッチング素子のソースに接続され且つカソードが前記スイッチング素子のドレインに接続されたダイオードからなり、
    　前記第２の一方向性素子は、アノードが前記副スイッチング素子のソースに接続され且つカソードが前記副スイッチング素子のドレインに接続されたダイオードからなる
    　ことを特徴とする請求項１０記載の直流電源回路。
12. 　前記第１期間から、前記第２期間に移行する際、および、前記第２期間から、前記第２期間に移行する際に、前記スイッチング素子および前記副スイッチング素子のいずれもがオフ状態で維持される期間が存在する
    　ことを特徴とする請求項１０または請求項１１記載の直流電源回路。

Images