WO2013064345A2 - Gesteuerte versorgungsschaltung - Google Patents

Gesteuerte versorgungsschaltung Download PDF

Info

Publication number
WO2013064345A2
WO2013064345A2 PCT/EP2012/070068 EP2012070068W WO2013064345A2 WO 2013064345 A2 WO2013064345 A2 WO 2013064345A2 EP 2012070068 W EP2012070068 W EP 2012070068W WO 2013064345 A2 WO2013064345 A2 WO 2013064345A2
Authority
WO
WIPO (PCT)
Prior art keywords
load
current
signal
voltage
switch
Prior art date
Application number
PCT/EP2012/070068
Other languages
English (en)
French (fr)
Other versions
WO2013064345A3 (de
Inventor
Helmut Theiler
Original Assignee
Ams Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Ag filed Critical Ams Ag
Publication of WO2013064345A2 publication Critical patent/WO2013064345A2/de
Publication of WO2013064345A3 publication Critical patent/WO2013064345A3/de

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/375—Switched mode power supply [SMPS] using buck topology
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/38—Switched mode power supply [SMPS] using boost topology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • Controlled Supply Circuit The invention relates to a controlled supply circuit for supplying at least two loads connected thereto.
  • DC / DC converters are often used as switching regulators using coils to provide a given voltage. They thus form current or voltage sources and serve to supply connected loads.
  • FIG. 1A shows such an example in which a DC / DC converter is used to supply multiple load strings or load chains.
  • the individual load strands are connected in parallel to each other ⁇ to the DC / DC converter and supplied by it with voltage VLED.
  • the converter of each of the load chains receives a control signal VS for setting the output voltage VLED, the control signal being substantially derived from a voltage drop across the respective load.
  • FIG. 1B shows a simplified embodiment in which a dedicated DC / DC voltage converter is provided for each individual LED string. This comprises a coil, a switching transistor and a control circuit. By a control signal Vsense, the control circuit controls the turn-on time of the switching transistor accordingly, so that during operation, a predetermined current for each LED strand is set individually.
  • Vsense By a control signal Vsense, the control circuit controls the turn-on time of the switching transistor accordingly, so that during operation, a predetermined current for each LED strand is set individually.
  • this solution is considerably more complicated than FIG. 1A, since a dedicated DC / DC converter is provided for each individual load string, which not only requires more space because of the coils and switching transistors to be used owns, but also to increased production costs and thus leads to additional costs.
  • a controlled supply circuit for supplying at least two loads connected thereto may accordingly comprise a clocked current source with a control input for current adjustment. Parallel between one with the
  • Current source coupled supply connection and a reference terminal are connected at least two load strings.
  • Each of these load strings has a load and a charge store connected in parallel with the load.
  • a switch is provided for selective switching of the current path of the load string.
  • the controlled supply circuit further includes a sensor for respectively detecting a current flowing through the load string as it passes through the switch is switched.
  • a control circuit which is coupled to the switch of each load string, the sensor and the current source is designed to selectively disconnect each load string after a common activation in dependence on the current flowing through the load after a suitable time. It is achieved by that in the
  • Power source stored energy is distributed in the form of current pulses on the individual load strands.
  • the power source includes an energy ⁇ memory, for example, a coil that emits a current during the Betrie ⁇ bes to the load strands.
  • the clocked be ⁇ excessive current source can be designed to fill the Energyspei ⁇ cher during a first period of time, and of releasing the energy stored in DAR during a second time period to the parallel load strands.
  • a current is built up in a coil of the current source and thus stored magnetic energy, which is then delivered to at least one of the load strands in the form ei ⁇ nes current.
  • the sensor detects each of the switched through the switch and flowing through the load line current and transmitted this to the control circuit.
  • the control circuit controls the duty cycle of each load string and also regulates the clocked operable current source to the requirements of all load strings.
  • the switched parallel to the respective load Ladungsspei ⁇ cher serve the buffering of the supplied in the form of current pulses of energy and allow it to couple with different loads at the same time a power source.
  • each of the at least two load strings has a sensor for detecting a current flowing through the respective strand.
  • each load strand of a diode preferably a Schottky diode which is connected in Se rie ⁇ with the switch and the parallel circuit of the charge storage and load. This prevents that set negative voltages or potentials on the switch during operation, which are caused by a different voltage drop of each parallel maral ⁇ ended loads.
  • the supply circuit comprises a diode which is connected on the cathode side to the at least two load strings and on the anode side to the supply terminal.
  • Diode - prevents the all loads in common ⁇ same circuit node participates the voltage jumps relative to Refe rence ⁇ potential, which can be operated in clocked Power source at its output during operation occur.
  • the senor comprises a current-voltage converter, which may be arranged between the switch of the respective load string and a reference potential.
  • the output of this current-voltage converter represents a signal to a voltage integrator.
  • the reference signal represents the second signal at this voltage integrator.
  • the voltage integrator may comprise an operational amplifier and a charge store connected between an input and an output of the operational amplifier.
  • the voltage integrator can also be designed for evaluation signal formation from the reference signal and a signal of the current-voltage converter.
  • the switch-off time can be adjusted.
  • it can be determined whether the current source should set a higher or lower current for the operation of all loads in the next cycle.
  • the arrangement according to the invention thus forms a control loop with several load ⁇ strands, which are driven pulsed.
  • the reference signal it is also possible to deliberately set a predetermined current for the respective load line.
  • control circuit is formed, Se lektivlaststrfite during certain drive cycles Techlas ⁇ sen or to control. This makes it possible to control a pulse width modulated energy supply to the individual load strings.
  • the embodiments are not limited to their specific presentation. Individual elements of the embodiments can be combined without this being contrary to the basic principle of the present invention. Substandard we- or above functionally identical components carry out ⁇ from the same numerals. To show:
  • FIG. 1A shows a known embodiment of a supply circuit
  • FIG. 1B shows another known embodiment of a supply circuit, a first exemplary embodiment of the invention, a signal-time diagram for illustrating different signal characteristics in the embodiment of FIG. 2, a second exemplary embodiment of the invention,
  • FIG. 5 shows a first embodiment, a second embodiment, a third embodiment, a signal-time diagram for illustrating different signal waveforms in the embodiment of Fi gur 7,
  • Figure 9 is a signal-time diagram in a second mode of the embodiment of Figure 7,
  • FIG. 11 shows a fifth embodiment
  • Figure 12 is a signal timing diagram illustrating various signals during operation of the Implementing ⁇ approximate shape as shown in FIG 11,
  • FIG. 13 shows a signal-time diagram for illustrating a selective activation of individual strands according to the embodiment of FIG. 11, FIG.
  • Figure 14 shows a sixth embodiment
  • FIG. 2 shows a first embodiment of the invention.
  • the controlled supply circuit comprises a clocked plant ⁇ ne current source 10, which in the present case has a DC / DC control circuit, a switch SO and a coil L.
  • the DC / DC Control circuit controls the switch SO, which is connected between a node VLX and the ground potential.
  • the coil L serves as an energy store and is arranged between a supply potential VIN and the node VLX.
  • the node VLX simultaneously forms a supply connection for one or more load strings.
  • four load ⁇ strands are connected in parallel with the node VLX, wherein single ⁇ Lich for reasons of clarity, three load strands are shown.
  • Each load string comprises a load and a charge accumulator Cl, C2 and C4 arranged parallel thereto.
  • a voltage drops across the parallel arrangement of the respective load, for example one or more series-connected LED components and the respective capacitor, which voltage is designated V-load block.
  • a diode D1, D2 or D4 and a switch S1, S2 or S4 are connected in each case. These switches are driven by control signals VGS1, VGS2 and VGS3, which are generated by outputs Q1, Q2 and Q4 of flip-flop circuits.
  • the RS flip-flops are part of a control circuit. Depending on the respective switching state of the switches Sl, S2 and S4, a current flows through the load through the capacitor and the diode connected across the switch and because ⁇ with associated current sensing resistor Rl, R2 and R4 to ground.
  • the respective current value in the switched state of the switch can be detected as voltage signal Vsensel, Vsense2 and Vsense4.
  • the current measuring resistors thus act as current / voltage converters.
  • the measured signal becomes a voltage integrator supplied to the this with a reference value Referencel, Re ference2 and integrated by Reference4 and gear asteriessig ⁇ nal VII, VI2 and VI4 via a comparator of the respective flip-flop circuit of the control circuit at their remindsetzein- Rl, R2 or R4 feeds.
  • the respective flip-flop circuit sets Retired ⁇ , whereby the associated switch Sl, S2 or S4 is turned off.
  • the control signal generated at the data output Q of each flip-flop circuit is supplied to the input side of a logic NOR gate, which then generates a control signal for the pulse control.
  • the output of the NOR gate is linked to a TON control for setting a pulse length and a logical OR gate whose output is in turn connected to the start input of a TON pulse generator for the DC / DC control circuit.
  • the TON pulse generator generates a rectangular control signal. Its duration depends on the TONE control.
  • a safety function as inte- grated overcurrent detection can, for example, in case of ⁇ exceed a limit cancel TON period.
  • a second input of the OR gate is connected to a time scarf ⁇ tung Max TOFF, which ultimately defines the maximum duration of an off phase of a cycle of the DC / DC control circuit. This prevents the TOFF phase in which the DC / DC transistor SO is switched off from becoming too large.
  • a TON control for controlling the TON phase duration receives the signal of the NOR gate and a reference frequency signal controls the pulse generator accordingly to equalize the DC / DC frequency to the reference frequency signal.
  • a safety function integrated overvoltage detection can, for example if a limit is exceeded, reset the TONE control.
  • the coil L is controlled via the DC / DC control circuit and the pulse generator during a first phase, the TON phase of the period of the DC / DC control circuit, in which the switch SO is closed.
  • the node VLX is thereby grounded and energy is stored in the coil.
  • the coil current I-SPULE rises to a value at which the DC / DC control circuit opens the switch SO.
  • the duration of the first phase period is predetermined, for example, by the pulse of the TON pulse generator.
  • the control signals are set at the outputs of the individual flip-flops and corre ⁇ sponding control signals VGS1 to VGS4 for turning on the switches Sl, S2 and S4 delivered.
  • the switch SO at the end of TON-phase releases the node VXL, the voltage increases at the node VXL extent, so that the in the coil L overall stored electricity via an optional diode DO in the single ⁇ NEN load strands last1, last2 and LAST4 can flow.
  • the parallel connection of the individual load strings means that the load string with the lowest voltage drop V-Load-Block receives the most current. As a result of the other load strands, less or no current flows accordingly.
  • the flowing currents are converted by the current measuring resistors into sensor signals Vsense and the voltage integrators fed.
  • the current sense resistors and the voltage integrators form a sensor 60.
  • the comparators convert the signals into digital reset signals and feed it to the flip-flops, which are then reset.
  • resetting and thus the opening of the switches Sl to S4 takes place at different times, namely whenever the load string has received a sufficient amount of current (specified by the reference signal).
  • the further strands receive the remaining current from the coil until here too a voltage integrator generates a sufficient evaluation signal, which leads to a reset signal at the reset input of the RS flip-flop.
  • FIG. 3 shows a signal timing diagram for the two consecutive time phases TON and TOFF.
  • the DC / DC switch SO is closed.
  • the coil current I-SPULE stored in the coil L increases up to its Peak value.
  • no current can flow through the load strings because the voltage on VLX is kept very low by switch SO. Accordingly, the load currents I-load as well as the load voltage VLED are zero.
  • the DC / DC switch SO is opened and the current I-SPULE stored in the coil flows to the ground via the respective loads.
  • the coil current I-SPULE reduces depending on the voltage drop across the respective load.
  • the switches S1, S2, S3 and S4 are activated by the individual flip-flop switches within the control circuit by the control signals VGS1 to VGS4.
  • the output current IOUT is now mainly determined by the load with the least voltage drop and thus determines the ge ⁇ slightest resistance.
  • the main part of the coil current flows only through the first time period
  • the current flowing through the load decreases with time.
  • a control signal is generated and guided Vsensel the voltage integrator to ⁇ by the current measuring resistor in the first load strand.
  • the output signal of the integrator VII which continuously increased during the first time phase TON, now drops due to the integral of the measurement signal Vsensel.
  • This evaluation ⁇ signal VII is compared in the comparator with a reference value and converted into a digital reset signal Rl. Since ⁇ is by opening the first flip-flop on reaching a soup ⁇ agreed threshold is reset and the switch S, which returned falls through this load 1 flowing to 0 to ⁇ .
  • the second phase of the third load line receives the majority of the current stored in the coil.
  • the measurement signal voltage in the integrator, not shown here of the third load strand is dominant over the reference and VI3 decreases ⁇ as by up in the subsequent comparator, the reset signal is generated R3 by a comparison with a reference.
  • the reset signal R3 is generated by the evaluation signal VGS3 and the switch of the third load string (not shown) is switched off.
  • the current delivered by the coil now flows almost completely across the second load line until the end of the third partial phase, at which the evaluation signal VI2 reaches the comparator threshold.
  • the associated second RS flip-flop generates a logic low signal, the switch S2 opens.
  • the further current stored in the coil now flows through the fourth load line, is detected by the current sensor and supplied to the voltage integrator for generating the evaluation signal VI4.
  • the securing is approximately circuit Max TOFF provided. This specifies the maximum time for the TOFF phase after which the pulse generator is activated. This prevents the DC / DC control circuit from permanently remaining in the TOFF phase if the power consumption of the individual load strings is too high.
  • FIG. 4 shows a further embodiment of the invention, in which a PWM generator is additionally provided. Furthermore, between the nodes VLX and the individual load strings an optional diode DO and a parallel connected capacitor CO arranged.
  • PWM control signals can disable specific load strands during ei ⁇ nes DC / DC cycle.
  • logical AND gates are connected in front of the set inputs of the flip-flop circuits of the control circuit, at whose inputs PWM control signals CH1-PWM to CH4-PWM and the Pulsgeneratorsig ⁇ signal is applied.
  • the flip-flop circuits can be selectively deactivated or activated during a cycle.
  • an additional memory is provided, in which the optimum peak values of the coil current for the individual PWM states are stored.
  • This memory is connected to the TON pulse generator, so that the control process at PWM status change comes to a stable result much faster than via the feedback control loop using the TONE control.
  • the period duration can be derived in this way by comparing the coil current with a stored coil current peak value. Only in subsequent periods of DC / DC Regulation is a further adjustment of TON and Lich ⁇ the DC / DC period via the TON control circuit.
  • This circuit proposed for the CCM mode can contribute to much better control behavior.
  • This mode has the property that the coil current stored in the coil L does not become 0 during the TOFF phase.
  • a shunt circuit is additionally proposed, which is arranged on the output side between the node VLX and the ground.
  • FIG. 5 shows a further embodiment.
  • the controlled comparison sorgungsscrien comprises a clocked operable current ⁇ source 10 to a supply voltage terminal 12, a control terminal 11, a clock signal terminal IIa and a supply port 13 to the supply terminal 13 are as shown three load strands strand 1 pelt gekop- to strand. 3
  • a further diode 20 is connected between the supply terminal 13 and the individual load strings 1, 2 and 3.
  • a buffer capacitor 30 is arranged.
  • Diode 20 and capacitor 30 are optional.
  • Each load string comprises a load and a charge store Cl, C2, C3 connected in parallel with the respective load.
  • the individual loads are indicated here by resistors.
  • a diode preferably a Schottky diode D1, D2, D3, is coupled to the base point of each load and to a charge store arranged parallel thereto.
  • the cathode of each Schottky diode is in turn connected to a switch S1, S2 or S3, which in turn is connected to a sensor 60 for detecting a current signal.
  • the order of this series connection has no restriction.
  • the Schottky diodes Dl, D2, D3 also z. Between the node VLED and the parallel connection of buffer capacitor and load be switched.
  • the senor 60 comprises a voltage integrator and a sensor resistor Rl, R2 and R3, which is connected to the respective switch Sl, S2 or S3 and a reference potential GND. Consequently, the load in the respective string between the supply terminal 13 is connected to the supply voltage VLED and the ground potential GND.
  • the sensor 60 outputs a signal to a time-multiplexing control circuit 40, which in turn communicates with the respective ones
  • Switches Sl, S2 and S3 for time-multiplex control of the individual load strings is coupled.
  • the time multiplex control circuit 40 generates a control signal at the control input 11 of the current source 10.
  • an arrangement 50 is provided for system clock generation, which is connected on the one hand to the current source and the time multiplex control circuit 40.
  • the clocked operable current source comprises a DC / DC control circuit with a control signal input 11.
  • the DC / DC controller controls via its output signal a Wegtransis ⁇ tor SO, which is connected between the ground potential GND and a coil L.
  • the switch SO is switched at periodic intervals, so that due to the inductance in the coil L builds up a magnetic field and thus energy is stored in the Spu ⁇ le.
  • the pulse-pause ratio with which the switch SO is actuated is dependent on control signals of the time-division multiplex circuit 40. Due to the clocked operation, the energy stored in the field is delivered via the node VLX to the current output terminal 13 for supplying the individual loads in the strands 1, 2, and 3.
  • the sensor 60 of each load string comprises the current sensor R 1, R 2, R 3 here in each case in the form of a resistor.
  • a node between the respective switch of each load string and the resistor detects the voltage Vsense dropped across the resistor and passes it on to the voltage integrator.
  • the voltage integrator integrates the difference of the signals Vsense and Reference. Depending on this, it outputs a signal to the time-multiplexing control circuit 40.
  • the comparison of the voltage signal Vsense with the reference signal ⁇ Reference voltage in the integrator makes it possible to control the A ⁇ or off of the switches Sl, S2 and S3. Accordingly, by the reference signal Reference a flowing through the load line 1 supply current can be adjusted. Depending on the set reference signal, the time-multiplex control circuit thus controls the individual load strings strand 1, strand 2, strand 3 and also regulates the current source 10 via the control input 11.
  • the DC / DC control circuit of the current source 10 closes the switch SO for a certain period of time per period, so that a current builds up in the coil L and energy is stored.
  • the duration of the "on" state of the switch SO is predetermined by the control signal at the control input 11.
  • the time-multiplex control circuit controls the switch Sl, so that a portion of the energy stored in the coil in the load line 1 in the load directly consumed and partially ge ⁇ saves in the capacitor.
  • the load falling over the load en voltage stored in the capacitor Cl After a certain time, for example predetermined by the reference signal Reference, in the first sensor 60, the time multiplex control circuit opens the switch S1 and closes the switch S2.
  • the individual load strings can be controlled in time multiplexed.
  • ⁇ Liche resistors in the individual load strands are dedicated storage capacitors Cl, C2, and C3 appropriately for each strand. These are connected in parallel to respective load strand, so that the respective nodes between the load and the subsequent diode has a floating Po ⁇ potential. The capacitors are thus not connected to the reference potential GND.
  • each individual load string is only supplied with current for a short time.
  • the capacitors absorb the initially very high current of the coil L and thus ensure a more even flow of the load current.
  • a differential resistance of the load during operation of the respective load string multiplied by the capacity of the load individual buffer capacitors gives a time constant which substantially corresponds to a current ripple in the current path of each load string.
  • a capacitance of the capacitors Cl, C2, C3 of about 1 ⁇ iF is required to realize a 10% current fluctuation.
  • the capacitance of the capacitors is therefore chosen so that the resulting time constant, which results from the product of the resistance of the load and the capacitor capacitance, is much greater than the clock frequency of the clocked Stromquel ⁇ le 10.
  • the existing Schottky diodes Dl, D2 and D3 prevent the drain voltage of a switch in a load string with a large voltage drop from falling below the reference potential GND at different connected loads while switching through a load string with a small voltage drop. This would have the effect of turning the switching transistor on in reverse and discharging the buffer capacitor, so that load lines with large voltage drops can not be supplied with the desired current.
  • FIG. 6 shows a further embodiment of the invention in which the individual loads in the load strings 1, 2 and 3 are implemented by light-emitting diodes connected in series.
  • the sensor for detecting the current flowing through the respective load string has, in addition to its sensor resistance Rl, R2 or R3, also a voltage integrator connected to the respective measuring resistor.
  • the voltage integrator comprises an operational amplifier OP with a first, non-inverting input which is connected to the reference potential GND.
  • a second input is connected via a resistor RH to a node between the switch Sl and the measuring resistor Rl. This receives the current-derived voltage signal Vsensel. Between the second
  • Input of the operational amplifier OP and the resistor RH is a node coupled to a second resistor RRl, to which the reference signal Referencel is applied. This node is also connected via a capacitor CI1 to the output of the operational amplifier OP.
  • the sensors are constructed in the second load line and in the third load line.
  • the DC / DC control circuit of the power source is driven, which then actuates the switch SO.
  • the stored energy in the coil L is distributed via the diode DO to the controlled by the time division control circuit 40 load strings.
  • the switches S1, S2 and S3 are implemented by field-effect transistors.
  • the Schottky diodes Dl, D2 and D3 are provided to the individual Separate LED strands from each other.
  • the also existing diode DO could indeed be eliminated, reduced per ⁇ but the voltage fluctuations occurring at the node VLX on the supply line to the individual strands.
  • Reference signal Referencel, Reference2 and Reference3 which is supplied to the individual voltage integrators of the respective load strings, can be used to set the luminous intensity of each LED series circuit.
  • the resulting current from the subtraction Vsense / RI - Reference / RR is integrated in the capacitor CI.
  • the result is fed to the time multiplex control circuit, which in response activates the respective load string via the associated switch only for the appropriate period of time.
  • the current in the corresponding LED strands and thus the brightness is set.
  • the time ⁇ duration in which a respective strand is active set by the difference formation of the integrated voltage signal Vsense and the reference signal Referencel, Reference2 or Reference3.
  • FIG. 40 A further embodiment with an embodiment of a time-multiplex control circuit 40 for controlling the current source is shown in FIG.
  • the time-multiplex control circuit comprises a plurality of logic gates, for example in the form of flip-flops, the output of the respective control signal VGS1, VGS2 or VGS3 to the switches Sl, S2 or S3 of the LED strands 1, 2 or 3 ⁇ off .
  • a first logic circuit LOGIKl output side connected to the switch Sl.
  • the set input S receives the control signal VGS0, which essentially corresponds to the Control signal for the switch SO of the power source ent ⁇ speaks.
  • Another input receives the control signal VC1, which is generated by the comparator CP1 by comparing a reference signal VREF with the voltage signal VII delivered by the voltage integrator 1.
  • a second logic scarf ⁇ tung Math 2 has its output side connected to the switch S2 and receives in input the control signal VGS1 and a comparator VC2.
  • the last strand of strand LED 3 is contrast slightly different structure.
  • the output of the voltage integrator 3 is connected directly to the control input of the DC / DC control of the power source.
  • a logic gate LOGIC3 outputs the control signal VGS3 to the switch S3, based on the second control signal VGS2 and the DC / DC control signal VGSO.
  • a current flowing through the individual strings is detected by the measuring resistors R1, R2 and R3 and converted into a corresponding voltage Vsensel, Vsense2 or Vsense3.
  • This is fed to an integrator together with a corresponding reference signal REF1, REF2 and REF3 of opposite sign. While the reference ⁇ signal charges the capacitor with a voltage, the detected voltage signal Vsense discharges the capacitor at a higher rate.
  • the resulting output from the operational amplifier voltage signal VI is compared in a comparator with ei ⁇ nem reference signal and is used to control the respective strand and the subsequent strand.
  • this embodiment is as follows: With a positive clock edge of the clock signal CLK, a clock edge switches the switch SO, so that the associated coil L is "charged” with a current.
  • the duration is determined by the output voltage of the voltage integrator 3. is true, this period may have a maximum of a predetermined amount of a period of the clock signal CLK, for example, 95%.
  • the transistor SO blocks, while at the same time via the logic LOGIC1 a control signal VGS1 is delivered to the switch Sl of the first strand. As a result, this strand is activated and the coil current flows through the diode Dl, the switch Sl and the resistor Rl.
  • the current splits whereby preferably the greater part of the current charges the buffer capacitor.
  • the current flowing through the strand is measured in the resistor Rl and converted into a voltage signal Vsensel.
  • the voltage signal is integrated in the voltage integrator and subtracted therefrom the reference signal Refl.
  • the switching signal VGS1 is simultaneously also supplied to the logic LOGIC2, which outputs the control signal VGS2 to the switch S2 at the switch-off edge of the signal VGS1.
  • the coil current now flows through the line 2 and at the same time charges the capacitor C2 ⁇ Kon. Again, the current flowing through the strand is detected by the measuring sensor R2 and converted into a voltage signal.
  • the voltage signal is integrated in the voltage integrator 2 and processed with the reference signal Ref2. Once the alsintegrATOR voltage signal has been compensated for the aufin ⁇ TEGRATED reference signal Ref2, the comparator switches and CP2 generates the control signal VC2 to open of the switch S2 by means of logic LOGIC2.
  • the clock edge in the signal VGS2 is the start signal for the logic LOGIK3, which is associated with the last strand strand 3.
  • This generates the control signal VGS3 and thus activates the strand 3.
  • the switch S3 of string 3 is opened by the next positive edge of the clock signal CLK, which causes a clock edge of the control signal VGSO in the DC / DC control to close the switch SO.
  • the previously integrated and processed voltage signal Vsense3 and the reference signal Ref3 are evaluated and supplied from the voltage integrator VI3 of the DC / DC control.
  • This increase is detected by the DC / DC control, so that the next pulse of the PWM generator of the DC / DC control takes time ⁇ Longer.
  • the switch SO remains closed longer and the coil L stores correspondingly more energy than in the previous cycle.
  • Figure 8 shows a first signal-time diagram for the so-called discontinuous operation, in which a coil current I_Scoil drops to zero, before the control signal VGSO of the DC / DC control is activated.
  • the switching signals of the clock signal CLK and the control signals VGSO know GS1, GS2 and GS3 ⁇ to it.
  • the control signal VGSO, in which the transistor SO is active is longer than a half-period of the clock signal by the control circuit
  • the constant reference Reference signal Ref 2 causes the output voltage of integrator 2 VI2 to increase continuously until time T2 at which load string 2 is activated.
  • the resulting drop in the output voltage of integrator 2 generates upon reaching the comparator reference a pulse at the comparator output VC2, whereby the second load line is turned off and the third load line is activated.
  • the coil current drops to zero. Is the integral of the current in the third load strand insufficient, the output voltage increases from Integrator3 of Perio ⁇ de to period always higher, and it is from the DC / DC control circuit an increasing energy in the coil gela ⁇ until it comes to a balance. In this controlled state, the strand 3 is also supplied with the correct energy and the output voltage of integrator 3 has neither a tendency to move upwards nor downwards.
  • FIG 9 Another case, which is referred to as a continuous mode is shown in FIG 9. Characteristic of this case is that the coil current at the end of a cycle does not decrease to 0 from ⁇ , but remains at a higher value.
  • the control signal VGSO for driving the switch SO of the current source is active for almost the entire period of the clock signal CLK. While ⁇ ser time builds up the current in the coil L and energy is stored there. Due to the continually applied Re ⁇ preferences Refl, Ref2 and Ref3, the integrator signal VII, VI2 and VI3 of the voltage integrators to increase.
  • the first load ⁇ line is activated by means of the control signal VGS1. The coil ⁇ current flows through the first load line and builds in the Coil stored energy. The current flows through the measuring resistor Rl and generates the voltage signal Vsensel.
  • the voltage signal is integrated and compensates the hitherto integrated reference signal up to the comparator reference VREF.
  • the falling edge of the control signal VGS1 and the rising edge of the control signal VGS2 are generated, whereby the second load string is activated.
  • the comparator reference of the integrator output signal 2 is reached, the second load string is deactivated and the third load string is added.
  • the third load line is switched off again at the next rising clock edge of the clock signal CLK or the control signal VGSO.
  • the light emitted to the ⁇ sem time by the integrator 3 signal VI3 controls the time length of the activation of VGSO.
  • the signal VI3 When insufficient current flows into the load string 3, the signal VI3 rises over the DC / DC cycles and lengthens the VGS0 pulses until a balance is established. If too much current flows into the load line 3, the signal VI3 drops over the DC / DC cycles and shortens the VGSO pulses until a balance ⁇ is.
  • the time-multiplexing control circuit 40 is provided with a ring counter fitted.
  • This ring counter generates periodic control ⁇ signals for driving the switches Sl, S2 and S3 of the individual load strings each for a full DC / DC cycle.
  • ⁇ additionally to the relevant output of the integrators suspendsin- is respectively 1, 2 and 3 is returned to the DC / DC control.
  • This thus receives the control signal VIX of theistsin ⁇ tegrators whose load line is currently active.
  • For selectively switching off the individual Inegratorauslandais switches are arranged between the output of the operational amplifier of the voltage integrators and the DC / DC control, which of the
  • Control signals VGS1 to VGS3 of the ring counter are actuated.
  • the corresponding integrator signal VII, VI2 and VI3 is forwarded only during the active phase of the respective strand to the DC / DC control.
  • each DC / DC cycle is assigned to a dedicated load string.
  • the coil L so it will be again charged the DC / DC power source from the DC / DC controller with any activa ⁇ ren of the individual strands on the right for this last phase value.
  • the ring counter is active in each clock period of the DC / DC and also the DC / DC control of the current source is supplied with a clock signal CLK. In other words, the coil L of the current Each time the individual strings are activated, the source of the DC / DC control is recharged to the desired value.
  • CLK clock signal
  • the control signal VGSO With a rising clock edge of a clock signal CLK, the control signal VGSO is activated, so that the coil L is energized. As a result, the point VX of the current source is pulled to the reference potential GND. Neglecting the diode DO, VLED shows the potential at point VX during the charging phase of the coil. This makes it possible to output with increasing clock edge of the control signal VGSO and the control signal VGS1 of the ring counter and thus to activate the first strand.
  • the period of time in which the switch SO is closed is determined by a factor k * VII. In this case, VII is the voltage delivered by the voltage integrator 1, which continues to increase during the time until the time T 1.
  • the time T6 corresponds to the time TO, the ring counter has cyclically controlled each load line at this time.
  • the integrator output potentials are the same at both times TO and T6. If, however, it is higher at T6 than at TO, this means that too little energy has been stored in the coil in the previous period for the associated load line. If the Poten ⁇ tial to T6 lower than at TO, too much energy is stored in the coil during the previous period and the "arrival time" of the switch SO can be reduced.
  • the switch SO Upon reaching the next rising clock edge at time T2, the switch SO is closed by the control signal VGSO he ⁇ neut and simultaneously activated the switch S2 by the output from the ring counter control signal VGS2. Thus, the charging line 2 is connected to the power source. The length of time in which the switch remains closed, is now by the factor k is multiplied with the predeterminedderssig ⁇ nal VI2 of the second voltage integrator. Upon reaching the predetermined value, the switch SO is opened, so that the current built up in the coil flows through the two ⁇ th charging line as the discharge current I load 2. This generates via the measuring resistor R2, the voltage signal Vsense2, which is integrated in the voltage integrator 2 and subtracted from the continuously integrated reference signal Ref2.
  • the second charging line is switched off and the third charging line activated by the ring counter.
  • the switch SO of the power source is closed again and a current is built up in the coil.
  • the duration of the closed switch SO for the third charging line is given by the proportionality constant k multiplied by the integrator signal VI3.
  • the switch SO is opened so that the built-up current in the coil flows through the load line 3 and charges the capacitor C3.
  • the integrated voltage signal Vsense3 is subtracted from the integrated reference signal REF3.
  • the period is shortened or extended to activate the switch SO.
  • the integrator ⁇ signal compared to the previous activation period is big ⁇ SSER. This indicates that the charging process is longer. If, on the other hand, too much current flowed through the corresponding load line, the time duration for the next charging pulse for the corresponding load line becomes shorter.
  • FIG. 13 shows a signal timing diagram, in which the ring counter enable se ⁇ tively by a suitable drive single load strands or disable can.
  • the ring counter enable se ⁇ tively by a suitable drive single load strands or disable can.
  • all three LED load strings are for the first cycle is activated, as shown by the corresponding control signals VGS1, VGS2 and VGS3.
  • the second ring counter ⁇ cycle the second LED string remains disabled.
  • control signals VGSO and VGS2 are suppressed at the appropriate times, their clock edges are deactivated and the level remains low.
  • the third LED string is turned off by suppressing the control signals VGSO and VGS3.
  • the control ⁇ circuit of the unit LED_PWM Control is designed such that it outputs control signals to the respective switch between the reference terminal and the integration capacitor of the voltage integrator. To switch off a load string, it is necessary to disable the reference signal for a full ⁇ permanent cycle of the ring counter in order to prevent further integration and thus a false output value in the integrator signal.
  • This embodiment is particularly suitable for a diskonti ⁇ ous operation mode in which the pressure built up in the coil L of the current source current during activation of the corresponding load strand returns to zero.
  • a controller for a continuous mode in which the current in the coil L does not return to zero is kom ⁇ more complicated. In these cases, the control circuit should only load all active load strings for successive cycles of
  • FIG. 10 shows an embodiment with a differently designed current source.
  • the power source is designed as a buck-type DC / DC converter, in contrast to the boost types shown so far.
  • the power source comprises two series-connected
  • Transistors SOP and SON which are controlled by control signals VGON and VGOP of a DC / DC voltage regulator.
  • a node VX lying between the transistors is connected via a coil to the individual load strings strand 1 to strand 3.
  • the LED strings are already supplied with current here when a current is established in the coil L by activating the transistor SOP by means of the control signal VGOP.
  • the control of the individual load strings via the switches Sl to S3 must already take place at the start of a cycle of the current ⁇ source and not only after switching off, as described for example in Figures 5 and 6. Otherwise, the operation of this arrangement works similarly as in the previously described embodiments.
  • individual load strings can be activated or deactivated. If at least one LED string is active per cycle of the current source, the switches of the DC / DC current source are operated. If all strings are disabled, the last string must remain active until the current in coil L has dropped to zero is. Similarly, in the manner described in Figure 7, the last active LED strand generates the remindkoppelsig ⁇ nal for controlling the DC / DC voltage regulator of the power source during one cycle of the power source in the chain of LED strands. If the time division multiplexer shown in FIG.
  • FIG. 14 shows a further embodiment of the invention, in which the proposed principle of control by means of time division multiplexing method is followed consistently.
  • a single voltage integrator is provided here, which is used jointly for the connected load strings. As shown, the arrangement comprises a
  • Each load string includes a load resistor connected in parallel with a capacitor Cl, C2 or C3.
  • a capacitor Cl, C2 or C3 In series with the parallel connection of the respective load and the associated th charge storage each diode Dl, D2 or D3 is provided, and a switch Sl, S2 and S3 connected.
  • the switches are controlled by corresponding control signals VGS1, VGS2 and VGS3, which in turn are generated by a ring counter. All switches are also connected to a common current sense resistor RS.
  • a voltage which results from the current through the respective activated load string and the resistance of the measuring resistor RS drops over the latter.
  • the voltage drop is fed to a common voltage Integra ⁇ tor.
  • This comprises an input resistor Rin, which is connected to the node of the measuring resistor RS and a reference resistor Rref for supplying different reference signals Refl, Ref2 and Ref3.
  • Rin and Rref also parallel charge storage CI1, CI2 and CI3 are connected, which serve as Integrato ⁇ ren.
  • the number of charge accumulators arranged in parallel corresponds to the number of load circuits connected in parallel in the exemplary embodiment. Depending may be connected via respective switches one of the capacitors to the output of the operational amplifier OP of the common voltage from the integrator just Activate ⁇ th load strand.
  • a switch between the reference ports and the refer- ence resistor Rref is provided so that, in operation, is the jewei ⁇ lig correct reference signal to the resistor Rref ⁇ closed.
  • the output of operational amplifier to its control signal VFB is connected to the corresponding Steuersig ⁇ naleingang of the DC / DC regulator.
  • the control signal VGS0 for actuating the switch SO of the current source is detected with each rising clock edge of the clock signal CLK. testifies.
  • the period of time in which the switch SO is closed and a current is built up in the coil L is set as a function of the control signal VFB.
  • the LED_PWM- control circuit PWM signals PWM1, PWM2 and PWM3 generated entspre ⁇ accordingly to be activated load strands strand 1, strand 2 and strand 3.
  • the power drive 1 is activated, it ⁇ the ring counter testifies the signal Statel and the LED_PWM control circuit receives the control signal PWM1.
  • the switch SO is opened, so that the current now built up in the coil L flows through the load line 1.
  • the load current I-lastl is the resistance RS into a voltage signal converted and subtracted from the previously aufintegr investigating by the reference signal REF1 signal in the voltage ⁇ sintegrator.
  • the second load current I load 2 In current sense resistor RS, the second load current I load 2 generates a voltage signal, which is subtracted via resistor Rin in capacitor CI2 from the previously integrated second reference signal Ref2. The ring counter deactivates the signal State2 and now adds the third load line.
  • This cycling of the various load strings is repeated for each load string to be activated after the control signal of the LED_PWM control circuit. If a load string is omitted, the corresponding control signal PWM is set to a low level during this time duration. As a result, the switches of the common voltage integrator remain open during this period and the DC / DC regulator is turned off during this time. The ring counter also does not generate a corresponding status signal.
  • FIG. 15 A further embodiment is shown in FIG. 15.
  • a digital evaluation logic is used to generate the control signal for the DC / DC regulator.
  • the common voltage integrator can be implemented with only a single capacitor CI. This is discharged before each activation of a single load string by a reset signal Reset.
  • the voltage integrator comprises in addition to an input resistor Rin, which is connected to a measuring resistor RS so ⁇ as a reference resistor Rref, to which the reference signals Refl, Ref2 or Ref3 can be applied.
  • a common capacitor CI serves to integrate the various reference signals and the voltage signal derived from the load current.
  • the operational amplifier of the voltage integrator is connected to a comparator, which generates a simple control signal UP / DOWN. This is fed to a memory unit, which consists of three counters in this embodiment.
  • Each counter is connected with its clock input CLKN to the output of the logic gate and thus evaluates the signal of the ring counter and the associated control signal PWM.
  • the controlled counter With each clock of this signal, that is at the end of the active time of a load string, the controlled counter is incremented or decremented in accordance with the supplied signal UP / DOWN.
  • only one capacitor is needed in the voltage integrator.
  • the duration values are stored in a downstream memory.
  • the supply circuit can also be reset without that an additional complex transient phase is necessary in a renewed activation of the supply circuit.
  • the values stored in the counters can be used directly to set the time duration for the control signal VGSO.
  • the accuracy of the time ⁇ duration of the depth of the meter used depends.

Abstract

Eine Versorgungsschaltung zur Versorgung von wenigstens zwei damit verbundenen Lasten umfasst eine getaktet betreibbare Stromquelle mit einem Steuereingang zur Stromeinstellung. Wenigstens zwei Laststränge sind parallel zwischen einen mit der Stromquelle gekoppelten Versorgungsanschluss und einen Referenzanschluss geschaltet. Jeder Laststrang weist dabei eine Last sowie einen parallel zu der Last geschalteten Ladungsspeicher auf. Ein Schalter dient zum selektiven Schalten des Strompfades des Laststranges. Weiterhin umfasst die gesteuerte Versorgungsschaltung einen Sensor zum Erfassen eines durch den geschalteten Laststrang fließenden Stroms sowie eine Steuerschaltung, die mit dem Schalter und dem Sensor eines jeden Laststranges gekoppelt ist.

Description

Beschreibung
Gesteuerte Versorgungsschaltung Die Erfindung betrifft eine gesteuerte Versorgungsschaltung zur Versorgung von wenigstens zwei damit verbundenen Lasten.
DC/DC-Wandler werden häufig als Schaltregler unter Verwendung von Spulen zur Bereitstellung einer vorgegebenen Spannung verwendet. Sie bilden damit Strom- oder Spannungsquellen und dienen zur Versorgung angeschlossener Lasten.
Figur 1A zeigt ein derartiges Beispiel, bei dem ein DC/DC- Wandler zur Versorgung mehrerer Laststränge oder Lastketten verwendet wird. Die einzelnen Laststränge sind parallel zu¬ einander an den DC/DC-Wandler angeschlossen und werden von ihm mit der Spannung VLED versorgt. Dazu empfängt der Wandler von jeder der Lastketten ein Steuersignal VS zur Einstellung der Ausgangsspannung VLED, wobei das Steuersignal im Wesent- liehen von einer über die jeweilige Last abfallende Spannung abgeleitet ist.
Die dargestellte Anordnung ist ausreichend, sofern die ange¬ schlossenen Lasten im Betrieb ungefähr den gleichen Span- nungsabfall aufweisen. Über die angeschlossenen gesteuerten Stromquellen fällt dann nur eine geringe Differenzspannung ab, die sich letztlich aus der vom eingeregelten DC/DC- Wandler zur Verfügung gestellten Spannung VLED und dem Spannungsabfall über die angeschlossene Last ergibt. Es gilt VS = VLED - Vd, wobei Vd der Spannungsabfall über die Last und VS der jeweilige Spannungsabfall über die gesteuerte Stromquelle ist . Bei modernen Bildschirmen wird eine rückwärtige Beleuchtung mittels LED-Strängen erzeugt. Auch für diese Anwendung werden DC/DC-Wandler zur Bereitstellung der notwendigen Versorgungsspannung und des notwendigen Versorgungsstroms eingesetzt. Für den Fall, bei dem keine lokal unterschiedliche Ausleuch¬ tung oder nur großflächige Sektoren mit unterschiedlicher Ausleuchtung benötigt werden, werden lediglich einige wenige Segmente zur Hintergrundbeleuchtung verwendet. Jedes dieser Segmente umfasst eine Vielzahl in Reihe geschalteter Leucht- dioden, die die LED-Stränge bilden. Jeder Strang kann dabei bis zu 150 in Reihe geschaltete Leuchtdioden umfassen, sodass über jeden Strang Spannungen von 100 bis 500 V abfallen.
Durch Prozessschwankungen oder eine unterschiedliche Anzahl LED 's können Spannungsunterschiede in den einzelnen Ketten mehrere 10 V betragen. Bei der Implementierung gemäß Figur 1A stellen sich so über einzelne gesteuerte Stromquellen inakzeptable hohe Verlustleistungen ein. Aus diesem Grund verwendet man für derartige lange LED-Ketten dedizierte Spannungswandler zur Ansteuerung. Figur 1B zeigt eine vereinfachte Ausführungsform, bei der für jeden einzelnen LED-Strang ein dedizierter DC/DC-Spannungswandler vorgesehen ist. Dieser umfasst eine Spule, einen Schalttransistor sowie eine Steuerschaltung. Durch ein Regelsignal Vsense steuert die Regelschaltung die EinschaltZeitdauer des Schalttransistors entsprechend, sodass im Betrieb ein vorgegebener Strom für jeden LED-Strang einzeln eingestellt wird. Jedoch ist diese Lösung gegenüber Figur 1A deutlich aufwändiger, da für jeden einzelnen Laststrang ein dedizierter DC/DC Wandler vorgesehen ist, die wegen der zu verwendenden Spulen und Schalttransistoren nicht nur einen erhöhten Platzbedarf besitzt, sondern auch zu einem gesteigerten Fertigungsaufwand und damit zu zusätzlichen Kosten führt.
Es besteht somit das Bedürfnis, eine gesteuerte Versorgungs- Schaltung anzugeben, bei der auch Laststränge mit unterschiedlichen Spannungsabfällen ohne große Verlustleistung betrieben werden können.
Diese Aufgabe wird mit dem Gegenstand des unabhängigen Pa- tentanspruchs gelöst. Weiterbildungen und Ausgestaltungen sind Gegenstand der Unteransprüche.
Nach dem erfindungsgemäßen Prinzip wird vorgeschlagen, mehrere parallel angeordnete Laststränge zwar gleichzeitig zu ak- tivieren, und anschließend zeitlich unterschiedlich, nach Vorgabe der Regelung zu deaktivieren. Sie werden folglich zeitlich versetzt wieder deaktiviert. Damit lässt sich für jede Last ein definierter Strom bei sich dabei ergebenden Versorgungsspannungen einstellen, so dass die Verluste mini- miert werden.
Eine gesteuerte Versorgungsschaltung zur Versorgung wenigstens zweier damit verbundener Lasten kann demzufolge eine getaktet betreibbare Stromquelle mit einem Steuereingang zur Stromeinstellung umfassen. Parallel zwischen einem mit der
Stromquelle gekoppelten Versorgungsanschluss und einem Refe- renzanschluss sind wenigstens zwei Laststränge geschaltet. Jeder dieser Laststränge weist dabei eine Last sowie einen parallel zu der Last geschalteten Ladungsspeicher auf. Zum selektiven Schalten des Strompfades des Laststranges ist ein Schalter vorgesehen. Die gesteuerte Versorgungsschaltung weist weiterhin einen Sensor zum jeweiligen Erfassen eines durch den Laststrang fließenden Stroms auf, wenn dieser durch den Schalter geschaltet ist. Eine Steuerschaltung, die mit dem Schalter eines jeden Laststranges, dem Sensor und der Stromquelle gekoppelt ist, ist ausgebildet, jeden Laststrang nach einer gemeinsamen Aktivierung selektiv in Abhängigkeit des durch die Last geflossenen Stromes nach geeigneter Zeit abzuschalten. Es wird dadurch erreicht, dass die in der
Stromquelle gespeicherte Energie in Form von Strompulsen auf die einzelnen Laststränge verteilt wird. In einer Ausführung umfasst die Stromquelle einen Energie¬ speicher, beispielsweise eine Spule, der während des Betrie¬ bes einen Strom an die Laststränge abgibt. Die getaktet be¬ triebene Stromquelle kann ausgeführt sein, den Energiespei¬ cher während einer ersten Zeitdauer zu befüllen, und die dar- in gespeicherte Energie während einer zweiten Zeitdauer an die parallel angeordneten Laststränge abzugeben.
In einer Ausführung wird in einer Spule der Stromquelle ein Strom aufgebaut und so magnetische Energie gespeichert, die anschließend an wenigstens einen der Laststränge in Form ei¬ nes Stromes abgegeben wird.
Durch den parallel zur Last verwendeten Ladungsspeicher werden bei der zeitlich gepulsten Ansteuerung eines jeden Last- Stranges Strompulse gespeichert und der durch die Last flie¬ ßende Strom geglättet. Damit ist eine ausreichende Spannungs¬ und Stromversorgung eines jeden Laststranges während seiner aktiven Phase, das heißt, während er mit Strom von der Stromquelle versorgt wird und während der passiven Phase, zu der der Strom aus dem Ladungsspeicher kommt, gewährleistet.
Der Sensor erfasst jeweils den durch den Schalter geschalteten und durch den Laststrang fließenden Strom und übermittelt diesen an die Steuerschaltung. Die Steuerschaltung steuert die Einschaltdauer eines jeden Laststranges und regelt zudem die getaktet betreibbare Stromquelle auf die Erfordernisse aller Laststränge ein. Durch die gepulste Ansteuerung ein- schließlich der zeitlich selektiven Abschaltung eines jeden Laststranges können die Laststränge selbst unterschiedliche Spannungsabfälle aufweisen und dennoch über einen einzelnen DC/DC-Wandler oder eine andere geeignete Stromquelle betrie¬ ben werden.
Die parallel zu der jeweiligen Last geschalteten Ladungsspei¬ cher dienen der Pufferung, der in Form von Strompulsen zugeführten Energie und erlauben es, unterschiedliche Lasten gleichzeitig mit einer Stromquelle zu koppeln.
In einer Ausgestaltung weist jeder der wenigstens zwei Laststränge einen Sensor zum Erfassen eines durch den jeweiligen Strang fließenden Stroms auf. In einer Ausführungsform der Erfindung weist jeder Laststrang eine Diode auf, vorzugsweise eine Schottky-Diode, die in Se¬ rie mit dem Schalter und der Parallelschaltung von Ladungsspeicher und Last angeschlossen ist. Dadurch wird verhindert, dass sich negative Spannungen bzw. Potenziale am Schalter während eines Betriebs einstellen, die durch einen unterschiedlichen Spannungsabfall der einzelnen parallel geschal¬ teten Lasten bewirkt werden. In einer weiteren Ausführungsform umfasst die Versorgungsschaltung eine Diode, die katho- denseitig an die wenigstens zwei Laststränge und anodenseitig an den Versorgungsanschluss angeschlossen ist. Diese optional vorhandene Diode - verhindert, dass der allen Lasten gemein¬ same Schaltungsknoten die Spannungssprünge relativ zum Refe¬ renzpotential mitmacht, die in der getaktet betreibbaren Stromquelle an ihrem Ausgang während des Betriebes auftreten. Ein ebenfalls optional vorhandener Ladungsspeicher, der parallel zu den wenigstens zwei Laststrängen zum Referenzpotential geschaltet ist, reduziert Spannungssprünge auf der Ver- sorgungsleitung während der Schaltphasenübergänge.
In einer Ausführungsform umfasst der Sensor einen Strom- Spannungswandler, wobei dieser zwischen dem Schalter des jeweiligen Laststranges und einem Referenzpotenzial angeordnet sein kann. Der Ausgang dieses Strom-Spannungswandlers stellt ein Signal an einen Spannungsintegrator dar. Das Referenzsignal stellt das zweite Signal an diesem Spannungsintegrator dar. Diese beiden Signale unterschiedlicher Polarität werden fortwährend aufintegriert und bilden am Integratorausgang ein Bewertungssignal für die Steuerschaltung.
Der Spannungsintegrator kann hierbei ein Operationsverstärker sowie einen zwischen einen Eingang und einen Ausgang des Operationsverstärkers geschalteten Ladungsspeicher umfassen. Der Spannungsintegrator kann zudem zu einer Bewertungssignalbildung aus dem Referenzsignal und einem Signal des Strom- Spannungswandlers ausgeführt sein. Mittels des Bewertungssig¬ nals lässt sich der AbschaltZeitpunkt einstellen. Darüber hinaus kann dadurch festgelegt werden, ob die Stromquelle im nächsten Zyklus für das Bedienen aller Lasten einen höheren oder niedrigeren Strom einstellen soll. Die erfindungsgemäße Anordnung bildet damit eine Regelschleife mit mehreren Last¬ strängen, die gepulst angesteuert werden. Mit Hilfe des Referenzsignals ist es zudem möglich, bewusst einen vorbestimmten Strom für den jeweiligen Laststrang einzustellen. Damit werden beispielsweise Leuchtstärkeeinstel- lungen durch eine veränderte Stromversorgung bei Leuchtdioden möglich .
In einer Ausführung ist die Steuerschaltung ausgebildet, Se- lektivlaststränge während bestimmter Ansteuerzyklen auszulas¬ sen bzw. anzusteuern. Damit lässt sich eine Pulsweiten modulierte Energiezuführung zu den einzelnen Laststrängen steuern . Im Folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele unter Bezugnahme auf die Zeichnung im Detail erläu¬ tert. Hierbei sind die Ausführungsbeispiele nicht auf ihre konkrete Darstellung beschränkt. Einzelne Elemente der Aus¬ führungsformen lassen sich kombinieren, ohne dass dies dem Grundprinzip der vorliegenden Erfindung zuwiderläuft. Wir- kungs- bzw. funktionsgleiche Bauelemente tragen darüber hin¬ aus die gleichen Bezugszeichen. So zeigen:
Figur 1A eine bekannte Ausführungsform einer Versorgungs- Schaltung,
Figur 1B eine weitere bekannte Ausführungsform einer Versorgungsschaltung, ein erstes Ausführungsbeispiel der Erfindung, ein Signal-Zeit-Diagramm zur Illustration verschie dener Signalverläufe in der Ausführungsform der Fi gur 2 , ein zweites Ausführungsbeispiel der Erfindung,
Figur 5 eine erste Ausführungsform, eine zweite Ausführungsform, eine dritte Ausführungsform, ein Signal-Zeit-Diagramm zur Illustration verschie dener Signalverläufe in der Ausführungsform der Fi gur 7 , Figur 9 ein Signal-Zeit-Diagramm in einer zweiten Betriebsart der Ausführungsform der Figur 7,
Figur 10 eine weitere Ausführungsform mit einer unterschied¬ lichen DC/DC-Stromquelle,
Figur 11 eine fünfte Ausführungsform,
Figur 12 ein Signal-Zeit-Diagramm zur Illustration verschiedener Signale während eines Betriebs der Ausfüh¬ rungsform gemäß Figur 11,
Figur 13 ein Signal-Zeit-Diagramm zur Darstellung einer selektiven Ansteuerung einzelner Stränge gemäß der Ausführungsform der Figur 11,
Figur 14 eine sechste Ausführungsform, und
Figur 15 eine siebte Ausführungsform. Figur 2 zeigt eine erste Ausgestaltung der Erfindung. Die gesteuerte Versorgungsschaltung umfasst eine getaktet betriebe¬ ne Stromquelle 10, die vorliegend eine DC/DC-Regelschaltung, einen Schalter SO sowie eine Spule L aufweist. Die DC/DC- Regelschaltung steuert den Schalter SO an, der zwischen einem Knoten VLX und dem Massepotential geschaltet ist. Die Spule L dient als Energiespeicher und ist zwischen einem Versorgungspotential VIN und dem Knoten VLX angeordnet. Der Knoten VLX bildet gleichzeitig einen Versorgungsanschluss für einen oder mehrere Laststränge. Im vorliegenden Beispiel sind vier Last¬ stränge parallel mit dem Knoten VLX verbunden, wobei ledig¬ lich aus Übersichtsgründen drei Laststränge dargestellt sind. Jeder Laststrang umfasst eine Last sowie einen parallel dazu angeordneten Ladungsspeicher Cl, C2 und C4. Im Betrieb fällt über die parallele Anordnung aus der jeweiligen Last, beispielsweise eine oder mehrere in Serie geschaltete LED- Bauelemente und den jeweiligen Kondensator eine Spannung ab, die mit V-Load-Block bezeichnet ist.
In Serie zu der Parallelschaltung aus den Lasten und den zugeordneten Ladungsspeichern ist jeweils eine Diode Dl, D2 oder D4 und ein Schalter Sl, S2 oder S4 angeschlossen. Diese Schalter werden von Steuersignalen VGS1, VGS2 und VGS3 angesteuert, die von Ausgängen Ql, Q2 und Q4 von Flip-Flop- Schaltungen erzeugt werden. Die RS Flip-Flops sind Teil einer SteuerSchaltung . Abhängig von dem jeweiligen Schaltzustand der Schalter Sl, S2 und S4 fließt ein Strom durch die Last durch den Kondensator und die angeschlossene Diode über den Schalter und einen da¬ mit verbundenen Strommesswiderstand Rl, R2 und R4 zur Masse. Mittels des Strommesswiderstandes Rl, R2 und R4 kann der je- weilige Stromwert im geschalteten Zustand des Schalters als Spannungssignal Vsensel, Vsense2 und Vsense4 erfasst werden. Die Strommesswiderstände wirken somit als Strom-/Spannungs- wandler. Das gemessene Signal wird einem Spannungsintegrator zugeführt, der dieses mit einem Referenzwert Referencel, Re- ference2 und Reference4 aufintegriert und als Bewertungssig¬ nal VII, VI2 und VI4 über einen Komparator der jeweiligen Flip-Flop-Schaltung der Steuerschaltung an ihren Rücksetzein- gang Rl, R2 oder R4 zuführt. Abhängig von dem Signal des Kom- parators wird die jeweilige Flip-Flop-Schaltung zurückge¬ setzt, wodurch der zugeordnete Schalter Sl, S2 oder S4 abgeschaltet wird. Gleichzeitig wird das am Datenausgang Q erzeugte Steuersignal einer jeden Flip-Flop-Schaltung einem logischen NOR-Gatter eingangsseitig zugeführt, welches daraufhin ein Steuersignal für die Pulsregelung erzeugt. Dazu ist der Ausgang des NOR- Gatters mit einer TON-Regelung zur Einstellung einer Pulslän- ge und einem logischen OR-Gatter verknüpft, dessen Ausgang wiederum an den Starteingang eines TON-Pulsgenerators für die DC/DC-Regelschaltung angeschlossen ist. Der TON-Pulsgenerator erzeugt ein rechteckiges Steuersignal. Dessen Dauer ist von der TON-Regelung abhängig. Eine als Sicherheitsfunktion in- tegrierte Überstromerkennung kann, beispielsweise bei Über¬ schreiten einer Grenze, die TON Periode abbrechen.
Ein zweiter Eingang des OR-Gatters ist mit einer Zeitschal¬ tung Max TOFF verbunden, die letztlich die maximale Dauer ei- ner Off-Phase einer Periode der DC/DC-Regelschaltung angibt. Damit wird verhindert, dass die TOFF-Phase, in der der DC/DC- Transistor SO abgeschaltet ist, zu groß wird. Eine TON- Regelung zur Regelung der TON-Phasendauer empfängt das Signal des NOR-Gatters und ein Referenzfrequenzsignal steuert den Pulsgenerator entsprechend an, um die DC/DC-Frequenz dem Referenzfrequenzsignal anzugleichen. Eine als Sicherheitsfunktion integrierte Überspannungserkennung kann, beispielsweise bei Überschreiten einer Grenze, die TON-Regelung zurücksetzen .
Für einen Betrieb der erfindungsgemäßen Anordnung wird nun vorgeschlagen, die einzelnen Laststränge 1 bis 4 gemeinsam zu aktivieren und nachfolgend abhängig von dem jeweiligen Strom, der durch die einzelnen Laststränge fließt, diese selektiv zu deaktivieren . Dazu wird die Spule L über die DC/DC-Regelschaltung und dem Pulsgenerator während einer ersten Phase, der TON-Phase der Periodendauer der DC/DC-Regelschaltung, angesteuert, in dem der Schalter SO geschlossen wird. Der Knoten VLX wird dadurch auf Masse geführt und Energie wird in der Spule gespeichert. Der Spulenstrom I-SPULE steigt bis zu einem Wert an, bei dem die DC/DC-Regelschaltung den Schalter SO öffnet. Die Zeitdauer der ersten Phasenperiode ist beispielsweise durch den Puls des TON-Pulsgenerators vorgegeben. Während der TON-Phase aber spätestens am Ende dieser Phase werden die Steuersignale an den Ausgängen der einzelnen Flip-Flops gesetzt und entspre¬ chende Steuersignale VGS1 bis VGS4 für das Einschalten der Schalter Sl, S2 und S4 abgegeben. Wenn der Schalter SO am Ende der TON-Phase den Knoten VXL freigibt, erhöht sich die Spannung am Knoten VXL soweit, sodass der in der Spule L ge- speicherte Strom über eine optionale Diode DO in die einzel¬ nen Laststränge LAST1, LAST2 und LAST4 fließen kann. Die Parallelschaltung aus den einzelnen Laststrängen führt dazu, dass der Laststrang mit dem geringsten Spannungsabfall V- Load-Block den meisten Strom erhält. Durch die anderen Last- stränge fließt entsprechend weniger bis gar kein Strom.
Die fließenden Ströme werden von den Strommesswiderständen in Sensorsignale Vsense umgesetzt und den Spannungsintegratoren zugeführt. Unter anderem die Strommesswiderstände und die Spannungsintegratoren bilden einen Sensor 60.
Diese integrieren fortwährend das anliegende Sensor- und Re- ferenzsignal und erzeugen daraus die Bewertungssignale VI, welche den Komparatoren zugeführt werden. Die Komparatoren wandeln die Signale in digitale Rücksetzsignale um und führen es den Flip-Flops zu, die daraufhin zurückgesetzt werden. Je nach Stromfluss durch die jeweiligen Laststränge erfolgt das Zurücksetzen und damit das Öffnen der Schalter Sl bis S4 zu unterschiedlichen Zeitpunkten, nämlich immer dann, wenn der Laststrang eine ausreichende Strommenge (vorgegeben durch das Referenzsignal) erhalten hat. Nach dem Abschalten eines ersten Laststranges erhalten die weiteren Stränge den übrigen Strom aus der Spule, bis auch hier ein Spannungsintegrator ein ausreichendes Bewertungssignal erzeugt, was zu einem Rücksetzsignal am Rücksetzeingang des RS-Flip-Flops führt.
Dieses Prozedere wiederholt sich, bis sämtliche Steuersignale VGS1 bis VGS4 der Flip-Flop-Schaltungen an den Datenausgängen Ql bis Q4 auf einem logisch niedrigen Pegel sind. Dadurch wird der Ausgang des NOR-Gatters logisch 1, wodurch über das angeschlossene OR-Gatter der Pulsgenerator der DC/DC-
Regelschaltung erneut angestoßen wird. Damit ist die TOFF- Phase beendet und die nächste TON-Phase für die DC/DC- Regelschaltung beginnt. Figur 3 zeigt ein Signalzeitdiagramm für die beiden aufeinanderfolgenden Zeitphasen TON und TOFF. Während der TON-Phase ist der DC/DC- Schalter SO geschlossen. Dadurch steigt der in der Spule L gespeicherte Spulenstrom I-SPULE bis zu seinem Scheitelwert an. Während dieser Phase kann kein Strom durch die Laststränge fließen, weil die Spannung an VLX durch den Schalter SO auf sehr niedrigem Potential gehalten wird. Entsprechend sind die Lastströme I-Last ebenso wie die Lastspan- nung VLED null.
Während, aber spätestens am Ende dieser Phase TON, werden die Schalter Sl, S2, der nicht dargestellte Schalter S3 des drit¬ ten Laststrangs sowie der Schalter S4 geschlossen.
Während der zweiten nachfolgenden Phase TOFF ist der DC/DC- Schalter SO geöffnet und der in der Spule gespeicherte Strom I-SPULE fließt über die jeweiligen Lasten zur Masse. Während dieser Phase reduziert sich der Spulenstrom I-SPULE abhängig von der über der jeweiligen Last abfallenden Spannung.
Zu Beginn der zweiten Phase TOFF sind durch die einzelnen Flip-Flop-Schalter innerhalb der Steuerschaltung die Schalter Sl, S2, S3 und S4 durch die Steuersignale VGS1 bis VGS4 ange- steuert. Der Ausgangsstrom IOUT ist nun hauptsächlich durch die Last mit dem geringsten Spannungsabfall und damit dem ge¬ ringsten Widerstand bestimmt.
Im Ausführungsbeispiel fließt der Hauptanteil des Spulen- Stroms während eines ersten Zeitraums lediglich durch die
Last 1 und zwar wegen ihres im Vergleich zu den anderen Lasten geringeren Widerstandes bzw. Spannungsabfalles. Der durch die Last fließende Strom nimmt mit der Zeit ab. Gleichzeitig wird durch den Strommesswiderstand im ersten Laststrang ein Steuersignal Vsensel erzeugt und dem Spannungsintegrator zu¬ geführt . Das Ausgangssignal des Integrators VII, welches während der ersten Zeitphase TON kontinuierlich anstieg, sinkt nun durch das Integral des Messsignals Vsensel ab. Dieses Bewertungs¬ signal VII, wird nun im Komparator mit einem Referenzwert verglichen und in ein digitales Resetsignal Rl gewandelt. Da¬ durch wird das erste Flip-Flop bei Erreichen einer vorbe¬ stimmten Schwelle zurückgesetzt und der Schalter Sl öffnet sich, wodurch durch diese Last 1 fließende Strom auf 0 zu¬ rückfällt .
Während der zweiten Teilphase erhält der dritte Laststrang den Hauptanteil des in der Spule gespeicherten Stromes. Zu Beginn der zweiten Teilphase wird das Messsignal im hier nicht dargestellten Spannungsintegrator des dritten Last- Stranges dominant gegenüber der Referenz und VI3 sinkt da¬ durch bis im nachfolgenden Komparator durch einen Vergleich mit einer Referenz das Resetsignal R3 erzeugt wird.
Während dieser zweiten Teilphase steigt zudem der Strom I- LAST2 im zweiten Laststrang an, sodass sich während eines überlappenden Zeitraumes die Laststränge 2 und 3 den von der Spule abgegebenen Strom teilen. Dies ist der Normalfall, da oftmals die Widerstände und damit die Spannungsabfälle der einzelnen Laststränge nicht weit auseinander liegen.
Am Ende der zweiten Teilphase der Phase TOFF wird durch das Bewertungssignal VGS3 das Resetsignal R3 erzeugt und der Schalter des nicht dargestellten dritten Laststranges abgeschaltet. Der von der Spule abgegebene Strom fließt nun fast vollständig über den zweiten Laststrang bis zum Ende der dritten Teilphase, an dem das Bewertungssignal VI2 die Kompa- ratorschwelle erreicht. Das zugeordnete zweite RS-Flip-Flop erzeugt ein logisch niedriges Signal, das den Schalter S2 öffnet. Der weitere in der Spule gespeicherte Strom fließt nun über den vierten Laststrang, wird vom Stromsensor erfasst und dem Spannungsintegrator zur Erzeugung des Bewertungssignals VI4 zugeführt.
Bei Erreichen der Komparatorschwelle wird nun auch dieser Laststrang abgeschaltet und die nächste TON-Phase zum erneu¬ ten Speichern von Energie in der Spule beginnt. Die zu den einzelnen Laststrängen parallel geschalteten Kondensatoren speichern während des Betriebes den überschüssigen Strom und geben ihn in den übrigen Phasen langsam ab. Daraus folgt der im unteren Bereich des Signalzeitdiagramms darge¬ stellte Verlauf der Spannungsabfälle V-Load-Blockl bis V- Load-Block4. Während der TON-Phase ist der Knoten VLX durch den geschlossenen Schalter SO auf Masse gelegt, wodurch sich im Wesentlichen eine Spannung 0 als VLED-Spannung einstellt. Mit Ausschalten von SO, springt die Spannung an Knoten VLX auf den Wert der Kondensatorspannung des Stranges mit der kleinsten Impedanz.
Für den Fall, dass die Spule nicht genügend Energie gespei¬ chert hat, sodass die letzte Last nicht ausreichend mit Strom versorgt werden kann, ist im Ausführungsbeispiel die Siche- rungsschaltung Max TOFF vorgesehen. Dieser gibt die Maximalzeit für die TOFF-Phase vor, nach der der Pulsgenerator aktiviert wird. Dadurch wird verhindert, dass bei einem zu großen Stromverbrauch der einzelnen Laststränge die DC/DC- Regelschaltung dauerhaft in der TOFF-Phase verbleibt.
Figur 4 zeigt eine weitere Ausführungsform der Erfindung, bei der zusätzlich ein PWM-Generator vorgesehen ist. Weiterhin sind zwischen den Knoten VLX und den einzelnen Laststrängen eine optionale Diode DO sowie ein parallel dazu geschalteter Kondensator CO angeordnet. Mittels entsprechender PWM- Steuersignale lassen sich spezifische Laststränge während ei¬ nes DC/DC-Zyklus deaktivieren. Zu diesem Zweck sind vor die Setzeingänge der Flip-Flop-Schaltungen der Steuerschaltung logische UND-Gatter geschaltet, an deren Eingängen PWM- Steuersignale CH1-PWM bis CH4-PWM sowie das Pulsgeneratorsig¬ nal anliegt. Durch entsprechende PWM-Steuersignale lassen sich so die Flip-Flop-Schaltungen während eines Zyklus selek- tiv deaktivieren beziehungsweise aktivieren. Bei einem PWM- Steuersignal , das das Flip-Flop eines Stanges deaktiviert muss zusätzlich auch die Referenz vom dazugehörigen Integrator abgeschaltet werden. Bei einer Änderung der PWM-Steuersignale kann es zweckmäßig sein, den im normalen Betrieb in der Spule gespeicherten Stromes zu ändern, um alle Lasten einschließlich beispielsweise neu hinzugekommener Laststränge mit ausreichend Energie zu versorgen. Umgekehrt wird der benötigte in der Spule L ge- speicherte Spulenstrom geringer, wenn einzelne Laststränge deaktiviert werden.
Hierfür ist ein zusätzlicher Speicher vorgesehen, in der die optimalen Scheitelwerte des Spulenstromes für die einzelnen PWM-Zustände abgelegt sind. Dieser Speicher ist mit dem TON- Pulsgenerator verbunden, sodass der Regelvorgang bei PWM- Statusänderung sehr viel schneller als über die Feedbackregelschleife mittels der TON-Regelung zu einem stabilen Resultat kommt. Nach einer Änderung des PWM-Zustandes kann auf diese Weise durch einen Vergleich des Spulenstroms mit einem gespeicherten Spulenstrom-Scheitelwert die Periodendauer ab¬ geleitet werden. Erst in darauffolgenden Perioden der DC/DC- Regelung erfolgt eine weitere Einstellung von TON und folg¬ lich der DC/DC-Periodendauer über die TON-Regelschaltung .
Diese für den CCM-Mode (Kontinuierlicher Strommodus) vorge- schlagene Schaltung kann zu wesentlich besserem Regelverhalten beitragen. Diese Betriebsart hat die Eigenschaft, dass der in der Spule L gespeicherte Spulenstrom während der TOFF- Phase nicht zu 0 wird. Um bei PWM-Statusänderungen auf weniger aktive Kanäle mit ausreichend guter Präzision regulieren zu können, wird zusätzlich eine Shunt-Schaltung vorgeschlagen, die ausgangsseitig zwischen den Knoten VLX und der Masse angeordnet ist. Für eine Änderung des PWM-Zustandes , insbe¬ sondere beim Abschalten eines oder mehrerer Laststränge, erlaubt die Shunt-Schaltung nun eine deutlich schnellere Ein- Stellung des maximalen Spulenstroms und des Spulenstroms, da überschüssiger Spulenstrom im Shunt abgebaut werden kann.
Für den besonderen Fall, dass alle Laststränge mit einer PWM- Statusänderung abgeschaltet werden, wird in einer TON-Phase ein erneutes Speichern von Strom in der Spule L nicht benötigt. Entsprechend bleibt der Schalter SO auch während der TON-Phase in einem offenen Zustand. Um zu verhindern, dass die Spannung VLED zu ungewünscht hohen Pegeln abweicht, wird der Shunt aktiviert, sodass der überflüssige Spulenstrom ab- gebaut werden kann. Dieser Shunt erlaubt es somit, unbenötig- te gespeicherte Spulenenergie aus einer vorangegangenen Peri¬ ode abzubauen, ohne diesen auf die einzelnen Laststränge verteilen zu müssen. Die beiden hier dargestellten Ausführungsformen aktivieren somit alle Laststränge gleichzeitig, schalten diese jedoch zu unterschiedlichen Zeiten wieder aus. Versorgungsschaltungen, die lediglich einen Laststrang für einen DC/DC-Zyklus unter- stützen und Lasten nacheinander für darauffolgende DC/DC- Zyklen aktivieren, haben deutlich längere Pausen für jeden Laststrang von einem Ladungspuls zum nächsten. Folglich müssen die den Lasten zugeordneten Kapazitäten vergrößert wer- den, wodurch die Kosten steigen und PWM-Zustandsänderungen langsamer umgesetzt werden können. Mit den vorgeschlagenen Ausführungen wird dies vermieden.
Figur 5 zeigt eine weitere Ausgestaltung. Die gesteuerte Ver- sorgungsschaltung umfasst eine getaktet betreibbare Strom¬ quelle 10 mit einem Versorgungsspannungsanschluss 12, einem Steueranschluss 11, einem Taktsignalanschluss IIa sowie einem Versorgungsanschluss 13. Mit dem Versorgungsanschluss 13 sind wie dargestellt drei Laststränge Strang 1 bis Strang 3 gekop- pelt. Zu diesem Zweck ist eine weitere Diode 20 zwischen dem Versorgungsanschluss 13 sowie den einzelnen Laststrängen 1, 2 und 3 geschaltet. Parallel dazu ist ein Pufferkondensator 30 angeordnet. Diode 20 und Kondensator 30 sind optional. Jeder Laststrang umfasst eine Last sowie einen parallel zu der jeweiligen Last geschalteten Ladungsspeicher Cl, C2, C3. Die einzelnen Lasten sind hier durch Widerstände angedeutet. Darunter fällt jedoch jegliche Art von Verbrauchern, die ihrerseits Serien- bzw. Reihenschaltungen bilden können. Mit dem Fußpunkt einer jeden Last sowie eines parallel dazu ange¬ ordneten Ladungsspeichers ist eine Diode, vorzugsweise eine Schottky-Diode Dl, D2, D3 gekoppelt. Die Kathode einer jeden Schottky-Diode ist wiederum mit einem Schalter Sl, S2 oder S3 verbunden, der seinerseits an einen Sensor 60 zum Erfassen eines Stromsignals angeschlossen ist. Die Reihenfolge dieser Serienschaltung hat jedoch keine Einschränkung. So können die Schottky-Dioden Dl, D2, D3 auch z. B. zwischen dem Knoten VLED und der Parallelschaltung von Pufferkondensator und Last geschalten werden. Im Besonderen umfasst der Sensor 60 einen Spannungsintegrator und einen Sensorwiderstand Rl, R2 bzw. R3, der mit dem jeweiligen Schalter Sl, S2 oder S3 und einem Referenzpotenzial GND verbunden ist. Demzufolge ist die Last im jeweiligen Strang zwischen dem Versorgungsanschluss 13 mit der Versorgungsspannung VLED und dem Massepotenzial GND geschaltet .
Der Sensor 60 gibt ein Signal an eine Zeit-Multiplex-Kon- trollschaltung 40 ab, die ihrerseits mit den jeweiligen
Schaltern Sl, S2 und S3 zur Zeit-Multiplex-Ansteuerung der einzelnen Laststränge gekoppelt ist. Außerdem erzeugt die Zeitmultiplexkontrollschaltung 40 ein Steuersignal am Steuereingang 11 der Stromquelle 10. Schließlich ist zur System- takterzeugung eine Anordnung 50 vorgesehen, die einerseits mit der Stromquelle sowie der Zeit-Multiplex- Kontrollschaltung 40 verbunden ist.
Die getaktet betreibbare Stromquelle umfasst eine DC/DC- Regelschaltung mit einem Steuersignaleingang 11. Der DC/DC- Regler steuert über sein Ausgangssignal einen Schalttransis¬ tor SO, der zwischen dem Massepotenzial GND und einer Spule L angeschlossen ist. Während eines Betriebs der DC/DC-Strom- quelle 10 wird der Schalter SO in periodischen Abständen ge- schaltet, sodass sich aufgrund der Induktivität in der Spule L ein magnetisches Feld aufbaut und damit Energie in der Spu¬ le gespeichert wird. Das Puls-Pausen Verhältnis, mit dem der Schalter SO betätigt wird, ist von Steuersignalen der Zeit- multiplexschaltung 40 abhängig. Durch den getakteten Betrieb wird die im Feld gespeicherte Energie über den Knoten VLX an den Stromausgangsanschluss 13 zur Versorgung der einzelnen Lasten in den Strängen 1, 2, und 3 abgegeben. Der Sensor 60 eines jeden Laststranges umfasst, wie bereits erläutert, den Stromsensor Rl, R2, R3 hier jeweils in Form eines Widerstandes. Ein Knoten zwischen dem jeweiligen Schalter eines jeden Laststranges und dem Widerstand erfasst die über den Widerstand abfallende Spannung Vsense und gibt diese an den Spannungsintegrator weiter. Der Spannungsintegrator integriert die Differenz der Signale Vsense und Reference. Davon abhängig gibt er ein Signal an die Zeit-Multiplex- Kontrollschaltung 40 ab.
Der Vergleich des Spannungssignals Vsense mit dem Referenz¬ signal Reference im Spannungsintegrator erlaubt es, das Ein¬ bzw. Ausschalten der Schalter Sl, S2 und S3 zu steuern. Entsprechend kann durch das Referenzsignal Reference ein durch den Laststrang 1 fließender Versorgungsstrom eingestellt werden. Je nach eingestelltem Referenzsignal steuert die Zeit- Multiplex-Kontrollschaltung somit die einzelnen Laststränge Strang 1, Strang 2, Strang 3 an und regelt zudem über den Steuereingang 11 die Stromquelle 10.
Während eines Betriebs der dargestellten Versorgungsschaltung schließt die DC/DC-Regelschaltung der Stromquelle 10 den Schalter SO für eine bestimmte Zeitdauer pro Periode, sodass sich ein Strom in der Spule L aufbaut und Energie gespeichert wird. Die Zeitdauer des "On"-Zustands des Schalters SO wird durch das Steuersignal am Steuereingang 11 vorgegeben.
Während dieser Zeit steigt die in der Spule L gespeicherte Energie an. Nach dem Abschalten des Schalters SO steuert die Zeit-Multiplex-Kontrollschaltung den Schalter Sl an, sodass ein Teil der in der Spule gespeicherten Energie im Lastrang 1 in der Last direkt verbraucht und zum Teil im Kondensator ge¬ speichert wird. Gleichzeitig wird die über die Last abfallen- de Spannung im Kondensator Cl gespeichert. Nach einer bestimmten Zeit, beispielsweise vorgegeben durch das Referenzsignal Reference, im ersten Sensor 60 öffnet die Zeit- Multiplex-Kontrollschaltung den Schalter Sl und schließt den Schalter S2.
Dadurch erfolgt ein zyklisches Durchschalten der einzelnen Stränge Strang 1, Strang 2 und Strang 3. Gleichzeitig erfasst die Zeit-Multiplex-Kontrollschaltung 40, falls die in der Spule L gespeicherte Energie zur Versorgung aller drei Strän¬ ge nicht ausreicht. Ist dies der Fall, wird im nächsten Zyk¬ lus der DC/DC-Spannungsregulator entsprechend angesteuert, sodass beispielsweise der Schalter SO eine längere Zeitperio¬ de im Status "On" verbleibt und die Spule somit mehr Energie speichert.
Durch die Schalter Sl, S2 und S3 lassen sich die einzelnen Laststränge zeitlich gemultiplext ansteuern. Um unterschied¬ liche Widerstände in den einzelnen Laststrängen zu ermögli- chen, sind dedizierte Speicherkondensatoren Cl, C2 und C3 für jeden Strang zweckmäßig. Diese sind parallel zum jeweiligen Laststrang geschaltet, sodass der jeweilige Knoten zwischen der Last und der nachgeschalteten Diode ein schwebendes Po¬ tenzial aufweist. Die Kondensatoren sind somit nicht zum Re- ferenzpotenzial GND geschaltet.
Durch die Zeit-Multiplex-Kontrollschaltung wird jeder einzelne Laststrang lediglich während einer geringen Zeit mit einem Strom beaufschlagt. Während des Betriebes nehmen die Konden- satoren den anfangs sehr hohen Strom der Spule L auf und sorgen so für einen gleichmäßigeren Verlauf des Laststroms. Ein differenzieller Widerstand der Last während des Betriebs des jeweiligen Laststrangs multipliziert mit der Kapazität der einzelnen Pufferkondensatoren ergibt eine Zeitkonstante, die im Wesentlichen einem Stromrippel im Strompfad eines jeden Laststranges entspricht. Bei einem 100 Ω Widerstand als Last und einer Schaltzeit von 10 \is wird eine Kapazität der Kon- densatoren Cl, C2, C3 von ca. 1 \iF benötigt, um eine 10 %-ige Stromschwankung zu realisieren. Die Kapazität der Kondensatoren wird daher so gewählt, dass die daraus resultierende Zeitkonstante, die sich aus dem Produkt des Widerstandes der Last und der Kondensatorkapazität ergibt, sehr viel größer ist als die Taktfrequenz der getaktet betreibbaren Stromquel¬ le 10.
Die vorhandenen Schottky-Dioden Dl, D2 und D3 verhindern, dass bei unterschiedlichen angeschlossenen Lasten während des Durchschaltens eines Laststranges mit kleinem Spannungsabfall die Drainspannung eines Schalters in einem Laststrang mit großem Spannungsabfall unter das Referenzpotential GND fällt. Dies hätte die Auswirkung, dass der Schalttransistor in Reversebetrieb leitend wird und den Pufferkondensator entlädt, sodass Laststränge mit großem Spannungsabfall nicht mit dem gewünschten Strom versorgt werden können.
Durch die Ausgestaltung der Schaltung mit den Dioden Dl, D2 und D3, vorzugsweise Schottky-Dioden, ist es möglich, den Spulenstrom in der Spule L über die einzelnen Laststränge mittels Zeitmultiplexings zu verteilen, auch wenn die einzel¬ nen Laststränge große Spannungsunterschiede zeigen.
Figur 6 zeigt eine weitere Ausgestaltung der Erfindung, bei der die einzelnen Lasten in den Laststrängen 1, 2 und 3 durch in Serie geschaltete Leuchtdioden implementiert sind. Der Sensor zum Erfassen des durch den jeweiligen Laststrang fließenden Stroms weist neben seinem Sensorwiderstand Rl, R2 oder R3 auch einen mit dem jeweiligen Messwiderstand verbundenen Spannungsintegrator auf. Der Spannungsintegrator um- fasst einen Operationsverstärker OP mit einem ersten, nicht- invertierenden Eingang, welcher an das Referenzpotenzial GND angeschlossen ist. Ein zweiter Eingang ist über einen Widerstand RH an einen Knoten zwischen dem Schalter Sl und dem Messwiderstand Rl geschaltet. Dieser empfängt das vom Strom abgeleitete Spannungssignal Vsensel. Zwischen dem zweiten
Eingang des Operationsverstärkers OP und dem Widerstand RH ist ein Knoten mit einem zweiten Widerstand RRl gekoppelt, an dem das Referenzsignal Referencel anliegt. Dieser Knoten ist über einen Kondensator CI1 auch mit dem Ausgang des Operati- onsverstärkers OP verbunden. In entsprechender Weise sind auch die Sensoren im zweiten Laststrang sowie im dritten Laststrang aufgebaut.
Im Betrieb wird wiederum die DC/DC-Regelschaltung der Strom- quelle angesteuert, der daraufhin den Schalter SO betätigt. Die in der Spule L gespeicherte Energie wird über die Diode DO an die durch die Zeitmultiplex-Kontrollschaltung 40 angesteuerten Laststränge verteilt. In dieser Ausführungsform sind die Schalter Sl, S2 und S3 durch Feldeffekttransistoren implementiert. Da diese, sofern die Drain-Source-Spannung negative Werte aufweist, eine in Rückwärtsrichtung gepolte Diode bilden, sind die Schalter nicht in einem geöffneten (d.h. sperrenden) Zustand, sofern der zugeordnete LED-Strang einen höheren Spannungsabfall auf¬ weist als der gerade von der Zeit-Multiplex-Kontrollschaltung angesteuerte LED-Strang. Aus diesem Grund sind zusätzlich die Schottky-Dioden Dl, D2 und D3 vorgesehen, um die einzelnen LED-Stränge voneinander zu separieren. Die ebenfalls vorhandene Diode DO könnte zwar weggelassen werden, reduziert je¬ doch die am Knoten VLX auftretenden Spannungsschwankungen auf der Versorgungsleitung zu den einzelnen Strängen.
Das Referenzsignal Referencel, Reference2 und Reference3, welches den einzelnen Spannungsintegratoren der jeweiligen Laststränge zugeführt wird, kann zur Einstellung der Leucht¬ stärke einer jeden LED-Serienschaltung verwendet werden. Zu diesem Zweck wird der resultierende Strom aus der Subtraktion Vsense/RI - Reference/RR im Kondensator CI aufintegriert . Das Ergebnis wird der Zeit-Multiplex-Kontrollschaltung zugeführt, die in Antwort darauf den jeweiligen Laststrang über den zugeordneten Schalter nur für die passende Zeitdauer aktiviert. Je nach Zeitdauer der aktivierten Schalter Sl, S2 oder S3 wird der Strom in den entsprechenden LED Strängen und somit die Helligkeit eingestellt. Mit anderen Worten wird die Zeit¬ dauer, in der ein jeweiliger Strang aktiv ist, durch die Differenzbildung aus dem integrierten Spannungssignal Vsense und dem Referenzsignal Referencel, Reference2 oder Reference3 eingestellt .
Eine weitere Ausführung mit einer Ausgestaltung einer Zeit- Multiplex-Kontrollschaltung 40 zur Ansteuerung der Stromquel- le ist in Figur 7 dargestellt.
Hierbei umfasst die Zeit-Multiplex-Kontrollschaltung mehrere Logikgatter, beispielsweise in Form von Flip-Flops, deren Ausgang das jeweilige Steuersignal VGS1, VGS2 oder VGS3 an die Schalter Sl, S2 oder S3 der LED-Stränge 1, 2 oder 3 ab¬ gibt. Zu diesem Zweck ist eine erste Logikschaltung LOGIKl ausgangsseitig mit dem Schalter Sl verbunden. Der Setzeingang S empfängt das Steuersignal VGS0, welches im Wesentlichen dem Ansteuersignal für den Schalter SO der Stromquelle ent¬ spricht. Ein weiterer Eingang empfängt das Steuersignal VC1, welches vom Komparator CPl durch einen Vergleich eines Referenzsignals VREF mit dem vom Spannungsintegrator 1 abgegebe- nen Spannungssignal VII erzeugt wird. Eine zweite Logikschal¬ tung LOGIK2 ist ausgangsseitig mit dem Schalter S2 verbunden und empfängt eingangsseitig das Steuersignal VGS1 sowie ein Komparatorsignal VC2. Der letzte LED-Strang Strang 3 ist demgegenüber leicht unterschiedlich aufgebaut. Hier ist der Aus- gang des Spannungsintegrators 3 direkt an den Steuereingang der DC/DC-Steuerung der Stromquelle angeschlossen. Ein Logikgatter LOGIK3 gibt das Steuersignal VGS3 an den Schalter S3, basierend auf dem zweiten Steuersignal VGS2 und dem DC/DC- Steuersignal VGSO.
Im Betrieb dieser Schaltung wird ein durch die einzelnen Stränge fließender Strom durch die Messwiderstände Rl, R2 und R3 erfasst und in eine entsprechende Spannung Vsensel, Vsen- se2 oder Vsense3 umgewandelt. Diese wird gemeinsam mit einem entsprechenden Referenzsignal REF1, REF2 und REF3 umgekehrten Vorzeichens einem Integrator zugeführt. Während das Referenz¬ signal den Kondensator mit einer Spannung auflädt, entlädt das erfasste Spannungssignal Vsense den Kondensator mit einer höheren Rate. Das resultierende vom Operationsverstärker ab- gegebene Spannungssignal VI wird in einem Komparator mit ei¬ nem Referenzsignal verglichen und dient zur Ansteuerung des jeweiligen Stranges sowie des nachfolgenden Stranges.
Im Einzelnen ist der Betrieb dieser Ausgestaltung wie folgt: Bei einer positiven Taktflanke des Taktsignals CLK schaltet eine Taktflanke den Schalter SO, sodass die damit verbundene Spule L mit einem Strom "geladen" wird. Die Zeitdauer wird dabei von der Ausgangsspannung des Spannungsintegrators 3 be- stimmt, wobei diese Zeitspanne maximal einen vorbestimmten Betrag einer Periodendauer des Taktsignals CLK beispielsweise 95 % aufweisen darf. Bei einer folgenden Taktflanke des Steuersignals VGSO sperrt der Transistor SO, während gleichzeitig über die Logik LOGIK1 ein Steuersignal VGS1 an den Schalter Sl des ersten Stranges abgegeben wird. Dadurch wird dieser Strang aktiviert und der Spulenstrom fließt durch die Diode Dl, den Schalter Sl und den Widerstand Rl . In der Parallelschaltung von Pufferkondensator und Last, teilt sich der Strom auf, wobei vorzugsweise der größere Anteil des Stromes den Pufferkondensator lädt. Der durch den Strang fließende Strom wird im Widerstand Rl gemessen und in ein Spannungssignal Vsensel umgewandelt. Das Spannungssignal wird im Spannungsintegrator integriert und hiervon das Referenzsignal Refl abgezogen. Sobald das Span¬ nungssignal Vsensel, korrespondierend zu dem durch den Strang 1 fließenden Strom das bis dato integrierte Referenzsignal Refl kompensiert hat, schaltet der Komparator CP1 sein Aus- gangssignal VC, wodurch der Schalter Sl durch die Logik wieder geöffnet wird.
Das Schaltsignal VGS1 wird gleichzeitig auch der Logik LOGIK2 zugeführt, die bei Abschaltflanke des Signals VGS1 das Steu- ersignal VGS2 an den Schalter S2 abgibt. Der Spulenstrom fließt nun durch den Strang 2 und lädt gleichzeitig den Kon¬ densator C2. Auch hier wird der durch den Strang fließende Strom vom Messsensor R2 erfasst und in ein Spannungssignal umgewandelt. Das Spannungssignal wird im Spannungsintegrator 2 aufintegriert und mit dem Referenzsignal Ref2 verarbeitet. Sobald das aufintegrierte Spannungssignal das bislang aufin¬ tegrierte Referenzsignal Ref2 kompensiert hat, schaltet der Komparator CP2 und erzeugt das Steuersignal VC2 zum Öffnen des Schalters S2 mittels der Logik LOGIK2. Die Taktflanke im Signal VGS2 ist das Startsignal für die Logik LOGIK3, die mit dem letzten Strang Strang 3 assoziiert ist. Diese erzeugt in Antwort auf das Steuersignal VGS2 das Steuersignal VGS3 und aktiviert damit den Strang 3. Auch hier fließt nun der Spu¬ lenstrom durch den Strang 3 und wird vom Messwiderstand R3 in ein Spannungssignal Vsense3 umgewandelt und im Spannungsin¬ tegrator aufintegriert . Im Gegensatz zu den Schaltern in Strang 1 und 2 wird jedoch der Schalter S3 von Strang 3 durch die nächste positive Flanke des Taktsignals CLK geöffnet, die eine Taktflanke des Steuersignals VGSO in der DC/DC-Steuerung zum Schließen des Schalters SO bewirkt.
Zu diesem Zeitpunkt wird auch das bislang aufintegrierte und verarbeitete Spannungssignal Vsense3 und das Referenzsignal Ref3 ausgewertet und vom Spannungsintegrator VI3 der DC/DC- Steuerung zugeführt. Für den Fall, dass nicht genug Strom durch den dritten Strang Strang 3 während der aktiven Zeit geflossen ist, führt dies zu einem Anstieg des Signals VI3. Dieser Anstieg wird von der DC/DC-Steuerung erfasst, sodass der nächste Puls des PWM-Generators der DC/DC-Steuerung zeit¬ lich länger dauert. Dadurch bleibt der Schalter SO länger ge- schlössen und die Spule L speichert entsprechend mehr Energie als im vorangegangenen Zyklus.
Wenn hingegen zu viel Strom durch den dritten LED-Strang geflossen ist, wird die Ausgangsspannung VI3 des Spannungsin- tegrators sinken, sodass der nächste Puls des PWM-Generators der DC/DC-Steuerung und das Steuersignal VGSO kürzer ausfal¬ len wird. Dadurch speichert die Spule L während des nächsten Zykluses eine geringere Energie. Durch die Kopplung des letzten Spannungsintegrators in der Kette mit der DC/DC-Steuerung wird eine stabile Regelschleife für die Versorgungsschaltung realisiert.
Figur 8 zeigt ein erstes Signal-Zeit-Diagramm für den so genannten diskontinuierlichen Betrieb, bei dem ein Spulenstrom I_Spule auf null absinkt, bevor das Steuersignal VGSO der DC/DC-Steuerung aktiviert wird.
Im ersten Abschnitt sind die Schaltsignale des Taktsignals CLK sowie die Steuersignale VGSO, VGS1, VGS2 und VGS3 zu er¬ kennen. Im dargestellten Ausführungsbeispiel ist durch die Regelschaltung das Steuersignal VGSO, in dem der Transistor SO aktiv ist, länger als eine Halbperiode des Taktsignals
CLK. Während der Zeit, in der das Steuersignal VGSO auf einem hohen Pegel verbleibt, steigt der Spulenstrom I- und die in der Spule gespeicherte Energie kontinuierlich an. Anschlie¬ ßend wird der Schalter VGSO geöffnet, und durch die Logik das Steuersignal VGS1 erzeugt. Dieses schaltet den ersten Pfad aktiv, sodass durch diesen der Strom I-Lastl fließt. Der Strom erzeugt im Messwiderstand das Spannungssignal Vsensel. Das fortwährend anliegende Referenzsignal Ref 1 lässt die Ausgangsspannung VII von Integratorl kontinuierlich ansteigen bis zu dem Zeitpunkt Tl, zu dem der erste Laststrang akti¬ viert wird. Der daraus resultierende Abfall der Ausgangsspan¬ nung von Integrator 1 erzeugt bei Erreichen der Komparatorre- ferenz einen Puls VC1 am Komparatorausgang, wodurch einerseits das Steuersignal VGS1 abgeschaltet wird und anderer- seits das Steuersignal VGS2 erzeugt wird.
Nun fließt der Spulenstrom durch den Laststrang 2 und bildet das Spannungssignal Vsense2. Das fortwährend anliegende Refe- renzsignal Ref 2 lässt die Ausgangsspannung von Integrator2 VI2 kontinuierlich ansteigen bis zum Zeitpunkt T2, zu dem der Laststrang 2 aktiviert wird. Der daraus resultierende Abfall der Ausgangsspannung von Integrator2 erzeugt bei Erreichen der Komparatorreferenz einen Puls am Komparatorausgang VC2, wodurch der zweite Laststrang abgeschaltet und der dritte Laststrang aktiviert wird. In der restlichen Zeit bis zum Ende der DC/DC-Periode, sinkt der Spulenstrom auf Null ab. Ist das Integral des Stromes in den dritten Laststrang unzurei- chend, steigt die Ausgangsspannung von Integrator3 von Perio¬ de zu Periode immer höher an und es wird von der DC/DC- Regelschaltung eine immer größere Energie in die Spule gela¬ den, bis es zu einer Balance kommt. In diesem eingeregelten Zustand, ist auch der Strang 3 mit der richtigen Energie be- dient und die Ausgangsspannung von Integrator3 hat weder eine Tendenz nach oben noch nach unten.
Einen anderen Fall, der als kontinuierlicher Modus bezeichnet wird zeigt Figur 9. Charakteristisch für diesen Fall ist, dass der Spulenstrom am Ende eines Zyklus nicht auf 0 ab¬ sinkt, sondern auf einem höheren Wert verbleibt.
Wenn die Spannung über den Laststrängen sehr groß gegenüber der Eingangsspannung VIN ist, dann ist das Steuersignal VGSO zum Ansteuern des Schalters SO der Stromquelle fast über die gesamte Periodendauer des Taktsignals CLK aktiv. Während die¬ ser Zeit baut sich der Strom in der Spule L auf und Energie wird dort gespeichert. Durch die fortwährend anliegenden Re¬ ferenzen Refl, Ref2 und Ref3 steigen die Integratorsignale VII, VI2 und VI3 der Spannungsintegratoren an. Bei der fallenden Flanke des Steuersignals VGSO wird der erste Last¬ strang mittels des Steuersignals VGS1 aktiviert. Der Spulen¬ strom fließt durch den ersten Laststrang und baut die in der Spule gespeicherte Energie ab. Der Strom fließt durch den Messwiderstand Rl und erzeugt das Spannungssignal Vsensel.
Das Spannungssignal wird integriert und kompensiert das bis dato aufintegrierte Referenzsignal bis zur Komparatorreferenz VREF. Bei Erreichen von VREF wird die fallende Flanke des Steuersignals VGS1 und die steigende Flanke des Steuersignals VGS2 erzeugt, wodurch der zweite Laststrang aktiviert wird. Bei Erreichen der Komparatorreferenz des Integratoroutput- signals 2 wird der zweite Laststrang deaktiviert und der dritte Laststrang hinzugeschaltet. Der dritte Laststrang wird bei der nächsten steigenden Taktflanke des Taktsignals CLK bzw. des Steuersignals VGSO wieder abgeschaltet. Das zu die¬ sem Zeitpunkt vom Integrator 3 abgegebene Signal VI3 regelt die zeitliche Länge der Aktivierung von VGSO.
Wenn ungenügend Strom in den Laststrang 3 fließt, steigt das Signal VI3 über die DC/DC-Zyklen und verlängert die VGS0- Pulse bis sich eine Balance einstellt. Wenn zu viel Strom in den Laststrang 3 fließt, sinkt das Signal VI3 über die DC/DC- Zyklen und verkürzt die VGSO-Pulse bis sich eine Balance ein¬ stellt.
Bei dieser Anordnung ist es möglich, einzelne LED-Stränge durch selektives Verändern des Referenzsignals zu beeinflus¬ sen. Der jeweils letzte Laststrang in der Kette vor der nächsten Taktflanke des Steuersignals VGSO bzw. des Taktsig¬ nals CLK gibt sein Integratorausgangssignal zur Einstellung der Länge des Steuersignals VGSO an die DC/DC-Regelung wei- ter.
Eine weitere Ausführungsform zeigt Figur 11. Bei dieser ist die Zeit-Multiplex-Steuerschaltung 40 mit einem Ringzähler ausgestattet. Dieser Ringzähler erzeugt periodische Steuer¬ signale zur Ansteuerung der Schalter Sl, S2 und S3 der einzelnen Laststränge jeweils für einen vollen DC/DC-Zyklus . Zu¬ sätzlich wird jeweils der relevante Ausgang der Spannungsin- tegratoren 1, 2 und 3 an die DC/DC-Steuerung zurückgeführt. Diese empfängt also das Steuersignal VIX des Spannungsin¬ tegrators dessen Laststrang gerade aktiv ist. Zum selektiven Wegschalten der einzelnen Inegratorausgänge sind zwischen dem Ausgang der Operationsverstärker der Spannungsintegratoren und der DC/DC-Steuerung Schalter angeordnet, die von den
Steuersignalen VGS1 bis VGS3 des Ringzählers betätigt werden. Damit wird das entsprechende Integratorsignal VII, VI2 und VI3 lediglich während der aktiven Phase des jeweiligen Stranges an die DC/DC-Regelung weitergeleitet.
Zur zeitlichen I-Last Steuerung eines jeden Laststranges ist zusätzlich eine LED PWM-Steuerung vorgesehen. Diese PWM Steuersignale steuern ein Aussetzen des Bedienens einzelner Laststränge mit Spulenstrom für ganze Ringzählerzyklen. Während dieser inaktiven Zyklen muss auch das Referenzsignal
vom Integrator weggeschalten werden. Dies geschieht mit
Schaltern zwischen dem Spannungsintegrator und dem Referenz- anschluss. Im Gegensatz zum vorangegangenen Ausführungsbeispiel ist bei dieser Ausführung jeder DC/DC-Zykus einem dedi- zierten Laststrang zugeordnet. Es wird also die Spule L der DC/DC-Stromquelle von der DC/DC-Steuerung bei jedem Aktivie¬ ren der einzelnen Stränge erneut auf den für diesen Laststrang richtigen Wert aufgeladen. Im Gegensatz zum vorangegangenen Ausführungsbeispiel ist der Ringzähler in jeder Taktperiode des DC/DC aktiv und auch die DC/DC Steuerung der Stromquelle wird mit einem Taktsignal CLK beaufschlagt. Mit anderen Worten wird die Spule L der Strom- quelle von der DC/DC-Steuerung bei jedem Aktivieren der einzelnen Stränge erneut auf den gewünschten Wert aufgeladen. Im Gegensatz dazu erfolgt ein Aufladen in der Ausführungsform der Figur 6 lediglich einmal während einer Periode und nicht vor jedem Aktivieren eines einzelnen Laststranges. Die Integratorausgänge der Spannungsintegratoren sind ebenfalls ge- zeitmultiplext , um die gewünschte Zeitdauer zum Aktivieren des Schalters SO einzustellen. Mit Blick auf das Signal-Zeit-Diagramm der Figur 12, die eine diskontinuierliche Betriebsart anzeigt, erfolgt der Betrieb dieser Anordnung wie folgt.
Mit einer steigenden Taktflanke eines Taktsignals CLK wird das Steuersignal VGSO aktiviert, sodass die Spule L mit Strom beaufschlagt wird. Dadurch wird der Punkt VX der Stromquelle auf das Referenzpotenzial GND gezogen. Unter Vernachlässigung der Diode DO zeigt VLED das Potential am Punkt VX während der Ladephase der Spule. Dadurch ist es möglich, mit steigender Taktflanke des Steuersignals VGSO auch das Steuersignal VGS1 des Ringzählers auszugeben und damit den ersten Strang zu aktivieren. Die Zeitdauer, in der der Schalter SO geschlossen ist, wird durch einen Faktor k * VII bestimmt. VII ist dabei die vom Spannungsintegrator 1 abgegebene Spannung, die sich während der Zeitdauer bis zum Zeitpunkt Tl weiterhin erhöht. Dies ergibt sich daraus, dass das Referenzsignal Refl auf¬ grund des geschlossenen Schalters vom Speicher CI1 aufinteg¬ riert wird. Bei Erreichen des zeitlichen Endes von TON des Aktivierungs¬ signals VGSO oder bei Erreichen eines Spulenstromes I-Spule, vorgegeben durch k*VIl, wird der Schalter SO geöffnet und die in der Spule L gespeicherte Energie entlädt sich über den Entladestrom I-Lastl des Stranges Sl. Der Entladestrom führt zu einem Spannungssignal Vsensel, welches aufintegriert wird und das bisher aufintegrierte Referenzsignal Refl kompen¬ siert .
Der Zeitpunkt T6 entspricht dem Zeitpunkt TO, der Ringzähler hat zu diesem Zeitpunkt jeden Laststrang einmal zyklisch angesteuert. Im eingeschwungenen Zustand sind die Integratorausgangspotentiale zu beiden Zeitpunkten TO und T6 gleich. Ist es indes zu T6 höher als zu TO, bedeutet dies, dass für den zugehörigen Laststrang zu wenig Energie in der Spule in der vorangegangenen Periode gespeichert wurde. Ist das Poten¬ tial zu T6 niedriger als zu TO, wurde in der vorangegangenen Periode zu viel Energie in der Spule gespeichert und die "An- Zeit" des Schalters SO kann verringert werden.
Bei Erreichen der nächsten steigenden Taktflanke zum Zeitpunkt T2 wird der Schalter SO durch das Steuersignal VGSO er¬ neut geschlossen und gleichzeitig der Schalter S2 durch das vom Ringzähler abgegebene Steuersignal VGS2 aktiviert. Damit wird der Ladestrang 2 an die Stromquelle angeschlossen. Die Zeitdauer, in der der Schalter SO geschlossen bleibt, wird jetzt durch den Faktor k multipliziert mit dem Spannungssig¬ nal VI2 des zweiten Spannungsintegrators vorgegeben. Bei Er- reichen des vorgegebenen Wertes wird der Schalter SO geöffnet, sodass der in der Spule aufgebaute Strom durch den zwei¬ ten Ladestrang als Entladestrom I-Last2 fließt. Dies erzeugt über den Messwiderstand R2 das Spannungssignal Vsense2, was im Spannungsintegrator 2 integriert und von dem fortwährend aufintegrierten Referenzsignal Ref2 abgezogen wird.
Bei Erreichen der nächsten steigenden Taktflanke wird der zweite Ladestrang abgeschaltet und der dritte Ladestrang durch den Ringzähler aktiviert. Gleichzeitig wird wieder der Schalter SO der Stromquelle geschlossen und ein Strom in der Spule aufgebaut. Die Zeitdauer des geschlossenen Schalters SO für den dritten Ladestrang ist gegeben durch die Proportiona- litätskonstante k multipliziert mit dem Integratorsignal VI3. Nach Ablauf dieser Zeitperiode wird der Schalter SO geöffnet, sodass der aufgebaute Strom in der Spule über den Laststrang 3 fließt und den Kondensator C3 auflädt. Das integrierte Spannungssignal Vsense3 wird vom integrierten Referenzsignal REF3 abgezogen.
Abhängig von dem Integratorsignal bei Beginn einer zugehörigen Taktflanke wird die Periodendauer zur Aktivierung des Schalters SO verkürzt bzw. ausgedehnt. Sofern die in der Spu- le gespeicherte Energie nicht ausreicht, ist das Integrator¬ signal gegenüber der vorangegangenen Aktivierungsperiode grö¬ ßer. Dies zeigt an, den Ladevorgang länger auszugestalten. Wenn hingegen zu viel Strom durch den entsprechenden Laststrang floss, wird die Zeitdauer für den nächsten Ladepuls für den entsprechenden Laststrang kürzer.
Durch die Einstellung des Referenzsignals für den jeweiligen Laststrang lässt sich insbesondere bei LED-Serienschaltungen ein LED-Strom und damit eine Helligkeit eines jeden LED- Strangs einstellen. Zudem ist es in der gezeigten Anordnung möglich, durch entsprechend erzeugte PWM-Signale einzelne Laststränge selektiv für ganze Perioden zu aktivieren bzw. zu deaktivieren . Figur 13 zeigt ein Signal-Zeit-Diagramm, bei der der Ringzähler durch eine geeignete Ansteuerung einzelne Laststränge se¬ lektiv aktivieren bzw. deaktivieren kann. Im Ausführungsbeispiel sind für den ersten Zyklus alle drei LED-Laststränge aktiviert, wie dies durch die entsprechenden Steuersignale VGS1, VGS2 und VGS3 dargestellt ist. Im zweiten Ringzähler¬ zyklus bleibt der zweite LED-Strang deaktiviert. Dazu werden die Steuersignale VGSO und VGS2 zu den entsprechenden Zeit- punkten unterdrückt, deren Taktflanken werden deaktiviert und der Pegel bleibt niedrig. Im dritten Zyklus schließlich wird der dritte LED-Strang ausgeschaltet, indem die Steuersignals VGSO und VGS3 unterdrückt werden. Im letzten Zyklus des Ring¬ zählers ist schließlich lediglich der dritte LED-Strang ak- tiv, die beiden ersten LED-Stränge 1 und 2 bleiben hingegen ausgeschaltet. Durch das Unterdrücken des Steuersignals VGSO wird ein Ladestrom verhindert. Gleichzeitig ist die Steuer¬ schaltung der Einheit LED_PWM Control derart ausgelegt, dass sie Ansteuersignale an die jeweiligen Schalter zwischen dem Referenzanschluss und dem Integrationskondensator des Spannungsintegrators abgibt. Zum Abschalten eines Laststranges ist es erforderlich, auch das Referenzsignal für einen voll¬ ständigen Zyklus des Ringzählers zu deaktivieren, um eine weitere Integration und damit einen falschen Ausgangswert im Integratorsignal zu verhindern.
Diese Ausgestaltung eignet sich besonders für einen diskonti¬ nuierlichen Betriebsmodus, bei dem der in der Spule L der Stromquelle aufgebaute Strom während der Aktivierung des ent- sprechenden Laststranges auf null zurückgeht.
Eine Steuerung für eine kontinuierliche Betriebsart, bei der der Strom in der Spule L nicht auf null zurückgeht, ist kom¬ plizierter. In diesen Fällen sollte die Steuerschaltung nur alle aktiven Laststränge für aufeinanderfolgende Zyklen der
DC/DC-Stromquelle mit Hilfe des Ringzählers rotierend ansteu¬ ern. Mit weniger aktiven Laststrängen wird jeder der aktiven Laststränge Strompulse mit einer höheren Frequenz erhalten. Der Spannungsintegrator muss mit seiner Rückkopplung zur DC/DC_Steuerschaltung die Höhe der Strompulse geeignet verringern, um den korrekten durchschnittlichen Strom zu ermitteln .
Figur 10 zeigt schließlich eine Ausführungsform mit einer unterschiedlich ausgebildeten Stromquelle. In dieser Ausgestaltung ist die Stromquelle als Buck-Typ DC/DC-Konverter ausgeführt, im Gegensatz zu den bislang gezeigten Boost-Typen. Hierzu umfasst die Stromquelle zwei in Reihe geschaltete
Transistoren SOP und SON, die durch Steuersignale VGON und VGOP eines DC/DC-Spannungsregulators angesteuert werden. Ein zwischen den Transistoren liegender Knoten VX ist über eine Spule an die einzelnen Laststränge Strang 1 bis Strang 3 an- geschlossen.
Gegenüber dem bislang beschriebenen System mit Boost-Typ- Stromquellen werden hier bereits die LED-Stränge mit Strom versorgt, wenn ein Strom durch Aktivieren des Transistors SOP mittels des Steuersignals VGOP in die Spule L aufgebaut wird. Damit muss die Ansteuerung der einzelnen Laststränge über die Schalter Sl bis S3 bereits zum Start eines Zyklus der Strom¬ quelle erfolgen und nicht erst nach dem Abschalten, wie dies beispielsweise in den Figuren 5 und 6 beschrieben ist. An- sonsten funktioniert der Betrieb dieser Anordnung ähnlich wie in den vorangehend beschriebenen Ausführungsformen.
In einer diskontinuierlichen Betriebsart lassen sich einzelne Laststränge aktivieren bzw. deaktivieren. Sofern wenigstens ein LED-Strang pro Zyklus der Stromquelle aktiv ist, werden die Schalter der DC/DC-Stromquelle bedient. Wenn alle Stränge deaktiviert werden, muss der letzte Strang so lange aktiv bleiben, bis der Strom in der Spule L auf null abgefallen ist. Ähnlich in der in Figur 7 beschriebenen Ausführungsform erzeugt der letzte aktive LED-Strang während eines Zyklus der Stromquelle in der Kette von LED-Strängen das Rückkoppelsig¬ nal zur Steuerung des DC/DC-Spannungsregulators der Strom- quelle. Wird die in Figur 10 dargestellte Zeitmultiplex-
Schaltung in ähnlicher Weise wie in Figur 11 implementiert, werden auch hier die einzelnen Stränge nacheinander durch den Ringzähler angesteuert. Bei einer Reduzierung der aktiven Laststränge erhält jeder aktive Laststrang einen Stromimpuls mit einer höheren Frequenz. Entsprechend werden die Strompul¬ se durch die Rückkopplung der Spannungsintegratoren an die DC/DC-Steuerschaltung verringert, um den korrekten durchschnittlichen Strom beizubehalten. Figur 14 zeigt eine weitere Ausführungsform der Erfindung, bei der das vorgeschlagene Prinzip einer Ansteuerung mittels Zeitmultiplexverfahrens konsequent weiterverfolgt wird. Im Besonderen ist hier ein einzelner Spannungsintegrator vorgesehen, der gemeinsam für die angeschlossenen Laststränge ver- wendet wird. Wie dargestellt, umfasst die Anordnung eine
Stromquelle mit einem DC/DC-Regulator, dem zur Steuerung ein Taktsignal CLK, ein Aktivierungssignal active sowie ein Span¬ nungssteuersignal VFB zugeführt wird. Letzteres dient zur Einstellung der Zeitdauer für das Steuersignal VGS0 während einer Taktperiode. Der DC/DC-Regulator ist ausgangsseitig an den Schalter SO angeschlossen, der über die Spule L mit dem Versorgungspotentialanschluss gekoppelt ist. Am Knoten VX sind über eine optionale Diode DO drei Laststränge Strang 1, Strang 2 und Strang 3 parallel angeordnet.
Jeder Laststrang umfasst einen Lastwiderstand, der parallel zu einer Kapazität Cl, C2 oder C3 geschaltet ist. In Serie zu der Parallelschaltung der jeweiligen Last und dem zugeordne- ten Ladungsspeicher ist jeweils eine Diode Dl, D2 oder D3 vorgesehen, und ein Schalter Sl, S2 und S3 angeschlossen. Die Schalter werden durch entsprechende Steuersignale VGS1, VGS2 und VGS3 angesteuert, die wiederum von einem Ringzähler erzeugt werden. Alle Schalter sind darüber hinaus mit einem gemeinsamen Strommesswiderstand RS verbunden. Über diesen fällt im Betrieb eines jeden Laststranges eine Spannung ab, die sich aus dem Strom durch den jeweils aktivierten Laststrang und dem Widerstand des Messwiderstandes RS ergibt.
Der Spannungsabfall wird einem gemeinsamen Spannungsintegra¬ tor zugeführt. Dieser umfasst einen Eingangswiderstand Rin, der an den Knoten des Messwiderstandes RS angeschlossen ist sowie einen Referenzwiderstand Rref zur Zuführung unter- schiedlicher Referenzsignale Refl, Ref2 und Ref3. Mit den beiden Widerständen Rin und Rref sind zudem parallele Ladungsspeicher CI1, CI2 und CI3 verbunden, die als Integrato¬ ren dienen. Die Anzahl der parallel angeordneten Ladungsspeicher entspricht der Anzahl der parallel geschalten Laststrän- ge im Ausführungsbeispiel. Abhängig von dem gerade aktivier¬ ten Laststrang kann über entsprechende Schalter einer der Kondensatoren mit dem Ausgangsoperationsverstärker OP des gemeinsamen Spannungsintegrators verbunden werden. Zudem ist ein Schalter zwischen den Referenzanschlüssen und dem Refe- renzwiderstand Rref vorgesehen, sodass im Betrieb das jewei¬ lig korrekte Referenzsignal an den Widerstand Rref ange¬ schlossen wird. Der Ausgang des Operationsverstärkers mit seinem Steuersignal VFB ist mit dem entsprechenden Steuersig¬ naleingang des DC/DC-Regulators verbunden.
Entsprechend dem Zeitdiagramm der Figur 13 wird mit jeder steigenden Taktflanke des Taktsignals CLK das Steuersignal VGS0 zur Ansteuerung des Schalters SO der Stromquelle er- zeugt. Die Zeitdauer, in der der Schalter SO geschlossen ist und damit ein Strom in der Spule L aufgebaut wird, wird in Abhängigkeit des Steuersignals VFB eingestellt. Zu dem Zweck einer Helligkeitssteuerung erzeugt die LED_PWM- Kontrollschaltung PWM-Signale PWM1, PWM2 und PWM3 entspre¬ chend der zu aktivierenden Laststränge Strang 1, Strang 2 und Strang 3. Wird beispielsweise Laststrang 1 aktiviert, so er¬ zeugt der Ringzähler das Signal Statel und die LED_PWM- Kontrollschaltung das Steuersignal PWM1. Diese beiden werden dem Logikgatter AND zugeführt, das daraufhin das Steuersignal active für den DC/DC-Regulator abgibt. Gleichzeitig wird die¬ ses Aktivsignal auf den jeweiligen Schalter des gemeinsamen Spannungsintegrators zugeführt. In Antwort auf diese Signale Statel und PWM1 wird der Schalter für das Referenzsignal REF1 und Kondensator CI1 geschlossen. Der DC/DC-Regulator erzeugt das Steuersignal VGSO mit steigender Taktflanke des Taktsig¬ nals CLK, wobei die Zeitdauer für das Steuersignal VGSO durch das Steuersignal VFB vorgegeben ist. Gleichzeitig aktiviert der Ringzähler mit seinem Signal Statel den Schalter Sl und damit den ersten Laststrang.
Nach Ablauf der vorgegebenen Zeitdauer wird der Schalter SO geöffnet, sodass der nun in der Spule L aufgebaute Strom über den Laststrang 1 fließt. Der Laststrom I-lastl wird am Wider- stand RS in ein Spannungssignal umgewandelt und im Spannung¬ sintegrator von dem bislang durch das Referenzsignal REF1 aufintegrierten Signal abgezogen.
Bei fallender Taktflanke des Signals Statel vom Ringzähler öffnet der Schalter Sl des ersten Laststranges sowie die
Schalter für das Referenzsignal Refl und dem Kondensator CI1. Das nun im Kondensator CI1 gespeicherte Signal wird im nächs¬ ten Zyklus für den Laststrang 1 ausgewertet, um erneut die Zeitdauer für das Steuersignal VGSO zu bestimmen. Gleichzei¬ tig erzeugt der Ringzähler das Steuersignal State2 und akti¬ viert damit den zweiten Laststrang. Das Logikgatter erzeugt das entsprechende Aktivsignal zusammen mit dem Steuersignal PWM2, aktiviert den DC/DC-Regulator und schließt die Schalter im gemeinsamen Spannungsintegrator für den Kondensator CI2 und das Referenzsignal Ref2. Der im Kondensator CI2 gespei¬ cherte Spannungswert des vorangegangenen Zyklus bildet das Steuersignal VFB, welches für die Zeitdauer des Signals VGSO des DC/DC-Regulators verwendet wird. Nach dem Stromaufbau in der Spule L wird der Schalter SO geöffnet und der Spulenstrom fließt als Laststrom I-Last2 durch den zweiten Laststrang.
In Strommesswiderstand RS erzeugt der zweite Laststrom I- Last2 ein Spannungssignal, welche über den Widerstand Rin im Kondensator CI2 vom bis dahin aufintegrierten zweiten Referenzsignal Ref2 subtrahiert wird. Der Ringzähler deaktiviert das Signal State2 und schaltet nun den dritten Laststrang hinzu .
Dieses zyklische Durchwechseln der verschiedenen Laststränge wiederholt sich für jeden Laststrang, der nach dem Steuersignal der LED_PWM-Kontrollsschaltung aktiviert werden soll. Wird ein Laststrang ausgelassen, so wird während dieser Zeit- dauer das entsprechende Steuersignal PWM auf einem niedrigen Pegel gelegt. Dadurch bleiben die Schalter des gemeinsamen Spannungsintegrators während dieser Zeitdauer geöffnet und der DC/DC-Regulator während dieser Zeit abgeschaltet. Der Ringzähler erzeugt ebenso wenig ein entsprechendes Statussig- nal .
Eine weitere Ausführungsform zeigt die Figur 15. Bei dieser wird eine digitale Auswertelogik benutzt, um das Steuersignal für den DC/DC-Regulator zu erzeugen. Dadurch kann der gemeinsame Spannungsintegrator lediglich mit einem einzelnen Kondensator CI implementiert werden. Dieser wird vor jedem Aktivieren eines einzelnen Laststranges durch ein Resetsignal Re- set entladen.
Der Spannungsintegrator umfasst neben einem Eingangswiderstand Rin, der einen Messwiderstand RS angeschlossen ist so¬ wie einen Referenzwiderstand Rref, an den die Referenzsignale Refl, Ref2 oder Ref3 angelegt werden können. Ein gemeinsamer Kondensator CI dient zum Aufintegrieren der verschiedenen Referenzsignale sowie des aus dem Laststrom abgeleiteten Spannungssignals. Ausgangsseitig ist der Operationsverstärker des Spannungsintegrators an einen Komparator angeschlossen, der ein einfaches Steuersignal UP/DOWN erzeugt. Dieses wird einer Speichereinheit zugeführt, die in dieser Ausführung aus drei Zählern besteht.
Jeder Zähler ist mit seinem Takteingang CLKN an den Ausgang des Logikgatters angeschlossen und wertet somit das Signal des Ringzählers und das dazugehörige Steuersignal PWM aus. Mit jedem Takt dieses Signals, das heißt am Ende der aktiven Zeit eines Laststranges wird der angesteuerte Zähler gemäß dem zugeführten Signal UP/DOWN inkrementiert beziehungsweise dekrementiert . Der Wert dieses Zählers, der in einem digita¬ len Multiplexer aufbereitet wird, bildet das digitale Steuer¬ signal digitalFB für den DC/DC-Regulator und bestimmt damit die Zeitdauer des Steuersignals VGSO im nächsten Zyklus. In dieser Implementation wird im Spannungsintegrator lediglich ein Kondensator benötigt. Eine Speicherung der Zeitdauerwerte erfolgt in einem nachgeschalteten Speicher. Dadurch lässt sich die Versorgungsschaltung auch zurücksetzen, ohne dass eine zusätzliche aufwändige Einschwingphase bei einem erneuten Aktivieren der Versorgungsschaltung notwendig ist. In diesen Fällen lassen sich die in den Zählern gespeicherten Werte direkt zur Einstellung der Zeitdauer für das Steuersig- nal VGSO nutzen. Andererseits ist die Genauigkeit der Zeit¬ dauer von der Tiefe der verwendeten Zähler abhängig. Anstatt des Komparators lässt sich diesbezüglich auch ein Ana- log/Digital-Wandler verwenden, der direkt das vom Operationsverstärker OP des Spannungsintegrators abgegebenen Signals in einen digitalen Wert umwandelt. Dieses ADC Ausgangssignal kann zum aktuellen Zählerstand entsprechend addiert den neuen Zählerstand für den nächsten Zyklus dieses Stranges ergeben.

Claims

Patentansprüche
1. Gesteuerte Versorgungsschaltung zur Versorgung von wenigstens zwei damit verbundener Lasten, umfassend:
- eine getaktet betreibbare Stromquelle (10) mit einem Steu¬ ereingang (11) zur Stromeinstellung;
wenigstens zwei Laststränge, die parallel zwischen einen mit der Stromquelle (10) gekoppelten Versorgungsanschluss (13) und einen Referenzanschluss (GND) geschaltet sind, wobei jeder Laststrang aufweist:
- eine Last sowie einen parallel zu der Last geschalteten Ladungsspeicher (Cl, C2, C3) ;
- einen Schalter (Sl, S2, S3) zum selektiven Schalten des Strompfades des Laststranges;
- einen Sensor (60) zum Erfassen eines Stromes, der durch den mit dem Schalter (Sl, S2, S3) geschalteten Laststrang (Lastl, Last2, Last3) fließt; und
eine Steuerschaltung (RS-Flip-Flop) , die mit dem Schalter (Sl, S2, S3) eines jeden Laststrangs (Lastl, Last2, Last3) und dem Sensor (60) gekoppelt ist, zum zyklischen Ansteu¬ ern der Laststränge durch ein gemeinsames Aktivieren eines jeden Laststranges und nachfolgendes Abschalten der Last¬ ränge in Abhängigkeit eines vom Sensor (60) abgegebenen Bewertungssignals .
Die Versorgungsschaltung nach Anspruch 1, bei der jeder der wenigstens zwei Laststränge einen Sensor (60) zum Er¬ fassen eines fließenden Stromes umfasst. 3. Die Versorgungsschaltung nach Anspruch 1 oder 2, bei der der Steuereingang (11) der Stromquelle (10) mit dem Sensor (60) gekoppelt ist. Die Versorgungsschaltung nach einem der Ansprüche 1 bis 3, bei der während einer ersten Phase eines Taktzyklus die Stromquelle aktiviert ist und während einer nachfolgenden zweiten Phase des Taktzyklus die Steuerschaltung die Last¬ stränge ansteuert.
Die Versorgungsschaltung nach einem der Ansprüche 1 bis 4, bei der jeder Laststrang weiterhin aufweist:
eine Diode (Dl, D2, D3) , vorzugsweise eine Schottky-Diode, die in Serie mit dem Schalter (Sl, S2, S3) und der Paral¬ lelschaltung von Ladungsspeicher und Last angeschlossen ist .
Die Versorgungsschaltung nach einem der Ansprüche 1 bis 5, umfassend wenigstens eines der folgenden Elemente:
ein eine Induktivität aufweisendes Element (L) , welches zwischen einem Versorgungspotentialanschluss (VIN) und den Laststrängen angeordnet ist;
eine Diode (DO), vorzugsweise eine Schottky-Diode, die ka- thodenseitig an die wenigstens zwei Laststränge und ano- denseitig an den Versorgungsanschluss (13) angeschlossen ist ;
einen Ladungsspeicher (CO), der parallel zu den wenigstens zwei Laststrängen geschaltet ist.
Die Versorgungsschaltung nach einem der Ansprüche 1 bis 6, wobei der Sensor einen Strom-Spannungswandler (Rl, R2, R3) umfasst, sowie einen Spannungsintegrator, der abhängig von einem Referenzsignal (Refl, Ref2, Ref3) und einem vom Sen¬ sor bereitgestellten aufintegrierten Signal ein Bewertungssignal (VII, VI2, VI3, VIX) an die Steuerschaltung abgibt .
8. Die Versorgungsschaltung nach Anspruch 7, bei der der Spannungsintegrator einen Operationsverstärker (OP) und einen zwischen einen Eingang und einen Ausgang des Operationsverstärkers geschalteten Ladungsspeicher (CI1, CI2, CI3) umfasst, wobei der Spannungsintegrator zur Differenzbildung aus dem Referenzsignal und einem Signal des Strom- Spannungswandlers (Rl, R2, R3) ausgeführt ist.
9. Die Versorgungsschaltung nach einem der Ansprüche 1 bis 8, bei der die Steuerschaltung wenigstens einen Kontrolleingang umfasst, zum selektiven Aktivieren oder Deaktivieren mindestens eines der wenigstens zwei Laststränge.
10. Die Versorgungsschaltung nach einem der Ansprüche 1 bis 9, bei der die getaktet betreibbare Stromquelle einen
DC/DC-Wandler umfasst.
11. Die Versorgungsschaltung nach Anspruch 10, bei der der DC/DC-Wandler einen Schalttransistor (SO) umfasst, der zwischen den Versorgungsanschluss (13) und den Referenzan- schluss (GND) geschaltet ist, wobei der DC/DC-Wandler ein¬ gerichtet ist, den Schalttransistor (SO) auf der Basis von Steuersignalen der Steuerschaltung zu steuern, welche an die Schalter (Sl, S2, S3) eines jeden Laststrangs (Lastl, Last2, Last3) geführt werden.
12. Die Versorgungsschaltung nach einem der Ansprüche 1 bis 11, bei der eine Kapazität der Ladungsspeicher (Cl, C2, C3) so gewählt ist, dass eine Zeitkonstante gegeben aus einem Widerstand der Last und der Kapazität des parallel zu der Last geschalteten Ladungsspeichers mindestens um den Faktor 5 größer ist als eine Schaltfrequenz der Stromquelle .
PCT/EP2012/070068 2011-10-31 2012-10-10 Gesteuerte versorgungsschaltung WO2013064345A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011117455.2 2011-10-31
DE102011117455A DE102011117455A1 (de) 2011-10-31 2011-10-31 Gesteuerte Versorgungsschaltung

Publications (2)

Publication Number Publication Date
WO2013064345A2 true WO2013064345A2 (de) 2013-05-10
WO2013064345A3 WO2013064345A3 (de) 2013-09-26

Family

ID=47016710

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/070068 WO2013064345A2 (de) 2011-10-31 2012-10-10 Gesteuerte versorgungsschaltung

Country Status (2)

Country Link
DE (1) DE102011117455A1 (de)
WO (1) WO2013064345A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8717001B2 (en) 2012-07-03 2014-05-06 Infineon Technologies Austria Ag Inrush current limiting circuit
DE102014206438A1 (de) * 2014-04-03 2015-06-03 Osram Gmbh Schaltungsanordnung zum Betreiben von n Lasten
CN107683630B (zh) * 2015-04-23 2020-11-10 港大科桥有限公司 Ac-dc单个电感器多个输出led驱动器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236894B2 (ja) * 2002-10-08 2009-03-11 株式会社小糸製作所 点灯回路
DE10259353A1 (de) * 2002-12-18 2004-07-22 Infineon Technologies Ag Verfahren, Schaltungsanordnung und Schaltregler-Kontrollbaustein zur Erzeugung einer Mehrzahl von geregelten Gleichspannungen
DE10344966A1 (de) * 2003-09-27 2005-04-21 Hella Kgaa Hueck & Co Gleichstromwandler und Verfahren zum Betreiben eines Gleichstromwandlers
JP4398411B2 (ja) * 2005-07-12 2010-01-13 株式会社小糸製作所 車両用灯具の点灯制御装置
JP2008130907A (ja) * 2006-11-22 2008-06-05 Samsung Electronics Co Ltd 光源点灯駆動装置
US7825644B1 (en) * 2007-04-02 2010-11-02 National Semiconductor Corporation System and method for providing a pulsating current output having ultra fast rise and fall times
GB2460072B (en) * 2008-05-15 2013-01-23 Nujira Ltd Multiple voltage level supply stage
US7928670B2 (en) * 2008-06-30 2011-04-19 Iwatt Inc. LED driver with multiple feedback loops
JP2010067557A (ja) * 2008-09-12 2010-03-25 Koito Mfg Co Ltd 車両用灯具の点消灯制御装置
US20110068700A1 (en) * 2009-09-21 2011-03-24 Suntec Enterprises Method and apparatus for driving multiple LED devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None

Also Published As

Publication number Publication date
DE102011117455A1 (de) 2013-05-02
WO2013064345A3 (de) 2013-09-26

Similar Documents

Publication Publication Date Title
DE102011015282B4 (de) Gesteuerte Versorgungsschaltung
DE102006034371B4 (de) Betriebsschaltung und Betriebsverfahren für Leuchtdioden
EP2340688B1 (de) Schaltung zum betreiben mindestens einer led
EP2548409B1 (de) Led-ansteuerung mit getakteter konstantstromquelle
DE102011077174B4 (de) Verfahren und Vorrichtung zur DC/DC-Wandlung mit digital gesteuerter adaptiver Pulsfrequenz-Modulation
DE102010008275B4 (de) Vorrichtung zur Energieversorgung von mehreren LED-Einheiten
EP2795999B1 (de) Betriebsschaltung und verfahren mit regelkreis-anpassung, zum betrieb von leuchtdioden
DE102013217455A1 (de) Schaltung und Verfahren zum Ansteuern von LEDs
DE102017115474A1 (de) System und Verfahren zum Steuern von Strom in einem Schaltregler
DE102014117578B4 (de) Vorsteuerungsschaltung für schnelles Analogdimmen in LED-Treibern
DE102016107609A1 (de) Bestromungseinrichtung und Beleuchtungsvorrichtung
DE112009002500B4 (de) Betriebsschaltung für LEDs und Verfahren zum Betreiben von LEDs
DE102007004877A1 (de) Schaltungsanordnung zur Ansteuerung von Leuchtdioden
AT519021B1 (de) Leistungsregelung von led, mittels mittelwert des led-stroms und bidirektionaler zähler
DE102012201383A1 (de) Ćuk-basierte Stromquelle
EP2031940A2 (de) LED-Clusteranordnung mit Konstantstromschalter
WO2013064345A2 (de) Gesteuerte versorgungsschaltung
DE112009002527B4 (de) Betriebsschaltung für Leuchtdioden, Verfahren zum Betreiben von Leuchtdioden und LED Beleuchtungsanlage für Leuchtdioden
DE19841270A1 (de) Ansteuerschaltung zum Erzeugen eines konstanten Stromes durch zumindest eine Leuchtdiode
AT16908U1 (de) PFC-Modul für lückenden Betrieb
DE102010038787A1 (de) Schaltungsanordnung und Verfahren zum Betreiben mindestens einer ersten und mindestens einer zweiten Led
DE102021118988A1 (de) Transientenunterdrückungssysteme und -verfahren in elektrischen Schaltkreisen
DE102016220202B3 (de) Verfahren zum Betreiben einer Serienschaltung aus Leuchtdioden im PWM-Dimmbetrieb, Steuervorrichtung und Kraftfahrzeug-Scheinwerfer
DE102014206438A1 (de) Schaltungsanordnung zum Betreiben von n Lasten
DE102022112757B4 (de) Intelligenter halbleiterschalter mit integrierter strommessfunktion

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12772107

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 12772107

Country of ref document: EP

Kind code of ref document: A2