WO2013046285A1 - 定電流駆動装置およびそれを用いた負荷駆動装置 - Google Patents

Abstract

　電流駆動される負荷（１０）が使用環境およびその個体バラツキ等により、その電圧降下に変動または固体差を生じる場合、負荷（１０）に所定の駆動電圧を供給しても、負荷（１０）の電圧降下変動に起因して必ず、定電流駆動装置（２６）の両端電圧が上昇する影響を受け、電力損失または、それによる発熱を生じる。そこで、負荷（１０）を流れる電流を第１の電流経路となる第１の電流駆動回路（２１）と、分流して第２の電流経路となり、第１の電流駆動回路（２１）と並列に配置された第２の電流駆動回路（２７）とに流し、第２の電流駆動回路（２７）に接続した分流電流設定用抵抗（４３）で発熱を分散することにより、定電流駆動装置（２６）での発熱を抑え、負荷（１０）に所定の定電流を流す構成とする。

Description

定電流駆動装置およびそれを用いた負荷駆動装置

　本発明は、負荷を定電流駆動する定電流駆動装置およびそれを用いた負荷駆動装置に関わるものである。特に、その応用例の一つとしては、発光ダイオード（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ：以下、ＬＥＤと記す）等の発光素子駆動装置および発光装置に関するものである。

　なお、負荷を定電流駆動する装置としては、発光素子駆動装置および発光装置に限定するものではない。

　従来の負荷駆動装置として、ＬＥＤ等の発光素子を備えた発光素子駆動装置および発光装置について、図１０、図１１に示す構成が提案されている（例えば、特許文献１参照）。

　図１０において、発光素子群１０Ａ，１０Ｂ，１０Ｃ（総称１０）はそれぞれ複数の例えばＬＥＤ素子から構成され、発光素子群１０のそれぞれのアノードが共通接続され、アノードからカソードへ順方向に電流が流れるように直列接続されている。この発光素子群１０のそれぞれのアノード側には、電力変換部６０で生成される電圧Ｖｏｕｔが供給される。また、発光素子群１０のそれぞれのカソード側には、電流駆動回路２０Ａ，２０Ｂ，２０Ｃ（総称２０）が接続され、各発光素子群１０を電流駆動している。

　また、発光素子群１０Ａ，１０Ｂ，１０Ｃと電流駆動回路２０Ａ，２０Ｂ，２０Ｃとのそれぞれの接続点は、電圧降下検出回路３０Ａ，３０Ｂ，３０Ｃ（総称３０）に接続され、各接続点の電位の検出結果は制御信号生成部４０に供給される。発光素子群１０の端子間電圧ＶＬＥＤは、ＬＥＤ素子の順方向電圧（ＶＦ）バラツキや駆動電流値や温度特性により変動するため、各接続点の電位は異なる電位となる。したがって、制御信号生成部４０は発光素子群１０Ａ，１０Ｂ，１０Ｃのうち順方向電圧による電圧降下が最も大きい、すなわち各接続点のうちで最も低い電位となる電位を特定し、この電位が電流駆動回路２０が所望の動作を果たせる一定以上の電位となるように電力変換部６０にフィードバックし、電力変換部６０で生成される電圧Ｖｏｕｔを調整する。すなわち、発光素子群１０の端子間電圧ＶＬＥＤが最も大きくなる発光素子群１０を駆動する電流駆動回路２０への印加電圧が駆動可能な必要最小限の電圧となるように電圧Ｖｏｕｔを調整することにより、発光素子駆動装置の電力を必要かつ最適なものとできるようにしている。

　図１１は、図１０における発光素子群１０および電流駆動回路２０の１系列について具体的に示した従来の定電流駆動装置を示す。

　発光素子群１０は、Ｎ個（Ｎは２以上の整数）のＬＥＤ素子３が直列接続され、アノード側端Ｐａには駆動電源１が接続され、電圧Ｖｏｕｔが供給され、カソード側端Ｐｃには、電流駆動回路２１と電流設定用抵抗２３とが直列接続されている。電流設定用抵抗２３の他端は接地端子２に接続されている。電流駆動回路２１は、駆動用ＭＯＳトランジスタ２４とオペアンプ２５とからなり、駆動用ＭＯＳトランジスタ２４のドレインがカソード側端Ｐｃに、ソースが電流設定用抵抗２３の一端であるノードＰｓにそれぞれ接続され、ゲートにはオペアンプ２５の出力が接続されている。オペアンプ２５の非反転入力には電流設定用電源３４が接続され、反転入力には駆動用ＭＯＳトランジスタ２４のソースが接続されている。オペアンプ２５は、電流設定用抵抗２３の両端の電圧、つまり、駆動用ＭＯＳトランジスタ２４のソースの電位が電流設定用電源３４の電圧Ｖｓと同じになるように駆動用ＭＯＳトランジスタ２４を駆動する。

特開２００７－２４２４７７号公報

　従来の発光素子駆動装置は、当該発光素子駆動装置を含めた発光装置全体としてのより効率的な駆動を可能ならしめるものであるが、発光素子群を構成する個々のＬＥＤ順方向電圧ＶＦの総和である端子間電圧ＶＬＥＤが、温度条件等の環境変化の影響で変動することや、個体バラツキによる複数系列の発光素子群間で電圧差異が発生することで、それぞれの電流駆動回路へ印加される電圧が大きくなることについては考慮されていない。つまり、最適化された系列以外の電流駆動回路の端子間電圧が大きく、消費電力は大きくなり、その結果、チップの発熱が大きくなるという課題があった。発光素子駆動装置の製品傾向としては、発光素子群および電流駆動回路の系列数が多くなったり、発光素子群を構成するＬＥＤ素子の直列数が多くなったりして、回路規模が大きくなり、電源電圧が大きくなる方向であり、その課題はより顕著になる。

　本発明の定電流駆動装置は、このような課題を解決するためになされたものであって、本発明は、駆動負荷の電圧降下の変動による、各電流駆動回路で生じる電力損失およびそれにより発生する各電流駆動回路での発熱を低減することを目的とする。

　本発明のある形態に係る負荷を電流で駆動する定電流駆動装置は、一端が第１の電源に接続される前記負荷の他端と接続される第１の端子と、一端が第２の電源に接続される、前記負荷に流す電流の電流値を設定する電流設定用素子の他端と接続される第２の端子と、前記負荷または前記電流設定用素子の他端と接続される分流電流設定用素子の他端と接続される第３の端子と、前記第１の端子と前記第２の端子との間に接続される第１の電流駆動回路と、前記第３の端子と前記第１の端子または前記第２の端子との間に接続される第２の電流駆動回路とを備え、前記負荷に流れる電流を前記第１の電流駆動回路と前記第２の電流駆動回路とに分流して流すように構成されている。

　前記第１の電流駆動回路は、第１のオペアンプと第１のトランジスタとからなり、前記第１のトランジスタは前記第１の端子と前記第２の端子との間に電流が流れるように接続され、前記第１のトランジスタの制御端子は、前記第１のオペアンプの出力と接続され、前記第１のオペアンプの一方の入力には、前記第２の端子が接続され、前記第１のオペアンプの他方の入力には、前記負荷に電流を流す電流値を設定する電流設定用電源が接続される第４の端子を備えた構成である。前記第２の電流駆動回路は、前記第１の端子または前記第２の端子と、前記第３の端子との間に流れる分流の是非を制御するスイッチング素子と、前記スイッチング素子のオン・オフを制御する分流制御回路とを備えた構成である。

　本発明によれば、負荷に流れる電流を第２の電流駆動回路に分流し、第２の電流駆動回路と直列接続された分流電流設定用素子で電圧降下を生じ、発熱を吸収することができる。これにより、第１の電流駆動回路へ流れる電流量を抑え、それにより発生する発熱を抑制することができる。これにより、同一半導体基板上に構成される定電流駆動装置の搭載数を増やすことや複数の駆動負荷の直列数を増やすことも電源電圧を高くすることも可能となり、多くの電流駆動回路や駆動負荷を搭載でき、システムの簡略化を図ることができる。

本発明の実施の形態１に係る定電流駆動装置を示す回路図である。 本発明の実施の形態２に係る定電流駆動装置を示す回路図である。 本発明の実施の形態３に係る定電流駆動装置を示す回路図である。 本発明の実施の形態４に係る定電流駆動装置を示す回路図である。 本発明の実施の形態５に係る定電流駆動装置を示す回路図である。 本発明の実施の形態６に係る定電流駆動装置を示す回路図である。 本発明の実施の形態７に係る定電流駆動装置を示す回路図である。 本発明の実施の形態７に係る定電流駆動装置を示す回路図である。 本発明の実施の形態８に係る定電流駆動装置を含む負荷駆動装置を示す回路図である。 従来の定電流駆動装置を含む負荷駆動装置を示す概略構成図である。 従来の負荷駆動装置における定電流駆動装置を示す回路図である。

　以下、本発明の実施の形態を、図面を参照しながら説明する。以下では、全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。

　（実施の形態１）
　図１は、本発明の実施の形態１に係る負荷を駆動する定電流駆動装置の構成例を示した回路図である。ここでは、発光素子群および電流駆動回路の１系列について具体的に示す。

　図１において、駆動負荷として、例えばＮ個（Ｎは２以上の整数）のＬＥＤ素子３が直列接続された発光素子群１０のアノード側端Ｐａは駆動電源１に接続され、電圧Ｖｏｕｔが供給され、カソード側端Ｐｃには、発光素子群１０を駆動する定電流駆動装置２６と電流設定用抵抗２３とが直列に接続され、電流設定用抵抗２３の一端は接地端子２に接続されている。カソード側端Ｐｃと電流設定用抵抗２３の他端であるノードＰｓとの間に接続される定電流駆動装置２６は、発光素子群１０を流れる電流の第１の電流経路となる第１の電流駆動回路２１と、当該第１の電流駆動回路２１と並列に配置され、分流して第２の電流経路となる第２の電流駆動回路２７とからなる。第２の電流駆動回路２７は接続点Ｐｄで分流電流設定用抵抗４３と直列接続され、カソード側端ＰｃとノードＰｓとの間に接続される。

　第１の電流駆動回路２１は、駆動用ＭＯＳトランジスタ２４とオペアンプ２５とからなり、駆動用ＭＯＳトランジスタ２４のドレインはカソード側端Ｐｃに、ソースはノードＰｓにそれぞれ接続され、ゲートにはオペアンプ２５の出力が接続されている。オペアンプ２５の非反転入力には電流設定用電源３４が接続され、設定電圧Ｖｓが印加され、反転入力には駆動用ＭＯＳトランジスタ２４のソース（ノードＰｓ）が接続されている。第１の電流駆動回路２１は、オペアンプ２５を動作させ、電流設定用抵抗２３の両端の電圧、つまり、ノードＰｓの電位Ｖｐｓが電流設定用電源３４の設定電圧Ｖｓと同じになるように駆動用ＭＯＳトランジスタ２４を駆動する。

　第２の電流駆動回路２７は、駆動用ＭＯＳトランジスタ２８とコンパレータ２９とからなり、駆動用ＭＯＳトランジスタ２８のドレインは分流電流設定用抵抗４３を介してカソード側端Ｐｃに、ソースはノードＰｓにそれぞれ接続され、ゲートにはコンパレータ２９の出力が接続されている。コンパレータ２９の非反転入力には分流電流制御用電源３５が接続され、設定電圧Ｖｃが印加され、反転入力にはカソード側端Ｐｃが接続されている。カソード側端Ｐｃの電位Ｖｐｃが分流電流制御用電源３５の電位Ｖｃ以下の場合は、駆動用ＭＯＳトランジスタ２８はオン状態であり、第２の電流駆動回路２７に電流が流れ、電位Ｖｐｃが電位Ｖｃより大きい場合は、駆動用ＭＯＳトランジスタ２８はオフ状態であり、第２の電流駆動回路２７に電流が流れない。

　第２の電流駆動回路２７を設けて、発光素子群１０を流れる電流を第１の電流駆動回路２１と分流して流すことにより、例えば、分流電流設定用抵抗４３を集積回路の外部に設けて発熱を逃がすことにより、第１の電流駆動回路２１および第２の電流駆動回路２７での電力損失、発熱を抑えることができる効果がある。

　なお、第２の電流駆動回路２７は分流電流設定用抵抗４３と直列接続され、カソード側端ＰｃとノードＰｓとの間に接続されるが、分流電流設定用抵抗４３をノードＰｓ側に設けても構わない。

　さらに、詳細の動作について説明する。発光素子群１０を流れる電流は第１の電流駆動回路２１と第２の電流駆動回路２７とに分流し、再び合流して電流設定用抵抗２３に流れる。発光素子群１０に流れる電流をＩＬＥＤ、第１の電流駆動回路２１に流れる電流をＩｃｔｒｌ、第２の電流駆動回路２７に流れる電流をＩｂｐ、電流設定用抵抗２３に流れる電流をＩｒｓとすると、
　Ｉｒｓ＝Ｉｃｔｒｌ＋Ｉｂｐ＝ＩＬＥＤ　・・・　（１）
が成立する。

　また、第１の電流駆動回路２１の駆動用ＭＯＳトランジスタ２４が動作している条件下において、オペアンプ２５が、ノードＰｓの電位Ｖｐｓを設定電圧Ｖｓに保ちつつ、電流設定用抵抗２３（抵抗値をＲｓとする）に流れる電流値をＩｒｓ＝Ｖｓ／Ｒｓにて定電流となるように駆動用ＭＯＳトランジスタ２４をフィードバック制御する。つまり、このとき、所定の駆動電流として設定される定電流ＩＬＥＤは、
　ＩＬＥＤ＝Ｉｒｓ＝Ｉｃｔｒｌ＋Ｉｂｐ＝Ｖｓ／Ｒｓ　・・・　（２）
で表される。

　実施の形態１においては、電流ＩＬＥＤを所定の定電流とするのは、駆動用ＭＯＳトランジスタ２４およびオペアンプ２５によるフィードバック制御によるものであるため、駆動用ＭＯＳトランジスタ２４に電流が流れている状態であることが必要動作条件となる。すなわち、
　Ｉｃｔｒｌ＞０　　　・・・　（３）
　Ｉｂｐ＜Ｖｓ／Ｒｓ　・・・　（４）
となる。

　さらに、駆動用ＭＯＳトランジスタ２４が正常に動作するためには、当該駆動用ＭＯＳトランジスタ２４の両端電圧Ｖｘ（電圧値もＶｘとする）は、Ｖｘ＝Ｖｐｃ－Ｖｐｓの必要最低電圧が存在し、これをＶｍｉｎとする。最低電圧Ｖｍｉｎは、駆動用ＭＯＳトランジスタ２４のオン抵抗（抵抗値をＲｏｎ１とする）と、所定の電流ＩＬＥＤとにより決まる値で、
　Ｖｍｉｎ＝Ｒｏｎ１×ＩＬＥＤ　・・・　（５）
が必要となる。

　第２の電流駆動回路２７において、駆動用ＭＯＳトランジスタ２８のオン抵抗の抵抗値をＲｏｎｂとし、分流電流設定用抵抗４３の抵抗値をＲｄとすると、第２の電流駆動回路２７に流れる電流Ｉｂｐは、
　Ｉｂｐ＝（Ｖｐｃ－Ｖｐｓ）／（Ｒｏｎｂ＋Ｒｄ）　・・・　（６）
となる。

　電流Ｉｂｐが式（４）を満足しない状態は、ＬＥＤ素子３のショートなどにより、想定以上に発光素子群１０の順方向電圧ＶＦの総和、すなわち、両端電圧ＶＬＥＤが低くなり、その結果、カソード側端Ｐｃの電位Ｖｐｃの上昇により、第２の電流駆動回路２７に流れる電流Ｉｂｐが所定値より増大（Ｉｂｐ＞Ｖｓ／Ｒｓ）した異常状態であることを示している。

　コンパレータ２９の入力である設定電圧Ｖｃは、そのような異常状態での必要以上の分流動作を停止するために設けられている。すなわち、カソード側端Ｐｃの電位Ｖｐｃの上昇による必要以上の異常電流が第２の電流駆動回路２７および発光素子群１０に生じることを防止する働きをする。

　そのような異常状態においては、第１の電流駆動回路２１への電流駆動を停止する制御を設けてもよい。その実施形態について、次に説明する。

　（実施の形態２）
　図２は、本発明の実施の形態２に係る負荷を駆動する定電流駆動装置２６Ａの構成例を示した回路図であり、実施の形態１に係る定電流駆動装置２６に、異常状態で第１の電流駆動回路２１Ａの電流駆動を停止する構成を追加したものである。基本的な構成は、実施の形態１と同じであるので、差異の構成についてのみ説明する。

　図２において、第２の電流駆動回路２７Ａ内におけるコンパレータ２９Ａの出力を第１の電流駆動回路２１Ａに、具体的にはオペアンプ２５の入力に供給する構成を有する。これにより、異常状態では、コンパレータ２９Ａの出力が駆動用ＭＯＳトランジスタ２８をオフ状態にし、第２の電流駆動回路２７Ａに電流が流れないようにするのに加えて、オペアンプ２５の出力を通して、駆動用ＭＯＳトランジスタ２４をオフ状態にし、第１の電流駆動回路２１Ａに電流が流れないようにする。つまり、実施の形態１において、第２の電流駆動回路２７の駆動を停止することにより、電流設定用抵抗２３へ流れる電流が一時的に減少し、ノードＰｓの電位Ｖｐｓが下がり、再び駆動用ＭＯＳトランジスタ２４に電流が流れ出すのを防ぐ働きをする。

　異常状態の発生条件は、式（４）、式（６）より、
　Ｉｂｐ＝（Ｖｐｃ－Ｖｐｓ）／（Ｒｏｎｂ＋Ｒｄ）＜Ｖｓ／Ｒｓ　・・・　（７）
となる。したがって、駆動用ＭＯＳトランジスタ２８のオン抵抗の抵抗値Ｒｏｎｂおよび分流電流設定用抵抗４３の抵抗値Ｒｄのパラメータ設定はこの条件を満足するように行う必要がある。

　実施の形態１および実施の形態２について、発熱の低減効果をパラメータの一例を用いて説明する。ここで例示するパラメータは本実施の形態の一例であり、本発明の構成を限定するものではない。

　（パラメータ）
・発光素子群１０に流れる電流：ＩＬＥＤ＝０．１Ａ、
・電流設定用抵抗２３の抵抗値：Ｒｓ＝５Ω、
・オペアンプ２５の設定電圧：Ｖｓ＝ＩＬＥＤ×Ｒｓ＝０．１Ａ×５Ω＝０．５Ｖ、
・駆動用ＭＯＳトランジスタ２４のオン抵抗：Ｒｏｎ１＝５Ω、
・駆動用ＭＯＳトランジスタ２４の両端に印加すべき必要最低電圧：
　Ｖｍｉｎ＝ＩＬＥＤ×Ｒｏｎ１＝０．１Ａ×５Ω＝０．５Ｖ、
・発光素子群１０のＬＥＤ直列接続数：１０個（Ｎ＝１０）、
・各ＬＥＤ素子３における個体バラツキおよび温度等の使用環境による順方向電圧ＶＦ値のバラツキ範囲：３．０Ｖ±０．２Ｖ（＝ＶＦ０±ΔＶＦと表記）、
・発光素子群１０の順方向電圧ＶＦの総和であるＶＬＥＤの最大値および最小値：
　ＶＬＥＤ［最大値］＝（ＶＦ０＋ΔＶＦ）×Ｎ＝３．２Ｖ×１０＝３２Ｖ
　ＶＬＥＤ［最小値］＝（ＶＦ０－ΔＶＦ）×Ｎ＝２．８Ｖ×１０＝２８Ｖ
・発光素子群１０の順方向電圧ＶＦの総和であるＶＬＥＤの変動値：
　ΔＶＬＥＤ＝ＶＬＥＤ［最大値］－ＶＬＥＤ［最小値］＝Ｎ×ΔＶＦ×２
＝３２Ｖ－２８Ｖ＝４Ｖ、
・発光素子群１０のアノード側端Ｐａに印加される駆動電圧：
　Ｖｏｕｔ＝ＶＬＥＤ［最大値］＋Ｖｍｉｎ＋Ｖｓ
＝３２Ｖ＋０．５Ｖ＋０．５Ｖ＝３３Ｖ、
・分流電流設定用抵抗４３の抵抗値：Ｒｄ＝４５Ω、
・駆動用ＭＯＳトランジスタ２８のオン抵抗：Ｒｏｎｂ＝５Ω
である。なお、発光素子群１０のアノード側端Ｐａに印加される上記駆動電圧Ｖｏｕｔ（＝３３Ｖ）は、変動を加味した最適な固定値であり、ＶＬＥＤがＶＦ変動による最大値となる場合の設定が必要となる。

　本実施の形態においては、第１の電流駆動回路２１Ａおよび第２の電流駆動回路２７Ａが同一半導体基板上に形成されており、駆動素子、すなわち、互いに並列に配置された駆動用ＭＯＳトランジスタ２４と駆動用ＭＯＳトランジスタ２８とが、電力損失および発熱課題に関わる素子であり、本実施の形態での電力損失の最大値をＷ’ｍａｘとして、これを算出する。

　電力損失が最大値Ｗ’ｍａｘとなるのは、（Ｖｐｃ－Ｖｐｓ）の最大時であり、これをＶｘｍａｘと表記すると、Ｖｘｍａｘは、
　Ｖｘｍａｘ
＝（ＶＬＥＤ［最大値］＋Ｖｍｉｎ＋Ｖｓ）－Ｖｓ－ＶＬＥＤ［最小値］
＝（ＶＬＥＤ［最大値］－ＶＬＥＤ［最小値］）＋Ｖｍｉｎ
＝ΔＶＬＥＤ＋Ｖｍｉｎ
＝４Ｖ＋０．５Ｖ＝４．５Ｖ　・・・　式（８）
より求まる。

　さらに、このときの電力損失の最大値Ｗ’ｍａｘ、すなわち、駆動用ＭＯＳトランジスタ２４および駆動用ＭＯＳトランジスタ２８での電力損失は、従来の電力損失の最大値（Ｗと記す）から発熱分散抵抗である分流電流設定用抵抗４３で生じる電力損失（Ｗｄと記す）分を差し引いたものである。ここに、電流Ｉｂｐは、
　Ｉｂｐ＝（Ｖｐｃ－Ｖｐｓ）／（Ｒｏｎｂ＋Ｒｄ）
＝Ｖｘｍａｘ／（Ｒｏｎｂ＋Ｒｄ）
＝４．５Ｖ／（４５Ω＋５Ω）＝０．０９Ａ
であるから、電力損失Ｗｄは、
　Ｗｄ＝Ｉｂｐ＾２×Ｒｄ
＝０．０９Ａ＾２×４５Ω＝０．３６４５Ｗ
である。ここに、「＾２」は２乗を意味する。

　従来の電力損失の最大値Ｗは、
　Ｗ＝ＩＬＥＤ×Ｖｘｍａｘ
＝０．１Ａ×４．５Ｖ＝０．４５Ｗ
であるから、求める電力損失の最大値Ｗ’ｍａｘは、
　Ｗ’ｍａｘ＝０．４５Ｗ－０．３６４５Ｗ＝０．０８５５Ｗ
となり、定電流駆動装置２６Ａでの電力損失は、従来の約２０％にまで低減できることになる。

　ここで、定電流駆動装置２６ＡがＩＣに実装される環境として、例えば紙フェノールのプリント基板を想定すると、その熱抵抗は約６０℃／Ｗである。したがって、駆動用ＭＯＳトランジスタの発熱量は、温度上昇としては、従来がΔＴ＝０．４５Ｗ×６０℃／Ｗ＝＋２７℃であったのに対し、本願ではΔＴ＝０．０８５５Ｗ×６０℃／Ｗ＝＋５．１３℃となり、温度上昇を大幅に抑えることができる。

　ここで、一般的に許容される温度上昇値を想定すると、制約は半導体のジャンクション温度が１２５℃を超えないとするのが一般的である。今、使用の周囲環境を７０℃と想定すると、許容温度上昇値は、１２５℃－７０℃＝５５℃となる。

　この場合、搭載可能な定電流駆動装置２６の系列数Ｍ（Ｍ：整数）は、
　Ｍ＝５５℃／５．１３℃≦１０（従来構成の場合は、Ｍ≦２）
までとなり、搭載可能な系列数を従来に比べて大幅に増やすことができる。

　また、系列数Ｍ＝１の場合の搭載可能なＬＥＤ素子の直列数Ｎ１は、
　Ｎ１＝１０×５５℃／５．１３℃≦１０７（従来構成の場合は、Ｎ１≦２０）
までとなり、搭載可能なＬＥＤ素子の直列数を大幅に増やすことができる。

　すなわち、本発明の実施の形態によれば、駆動負荷の電圧降下の変動（一例として、ＬＥＤ素子３の順方向電圧ＶＦバラツキ等に起因して発生する発光素子群１０を構成する個々のＬＥＤ素子３の順方向電圧ＶＦの総和ＶＬＥＤの変動）による、定電流駆動装置２６で生じる電力損失および、それにより発生する定電流駆動装置２６での発熱を大幅に低減できる。その結果として、（１）同一半導体基板上に構成される定電流駆動装置２６の搭載数の発熱による制約を緩和し、より多くの系列数の定電流駆動装置２６を同一ＩＣ上に搭載でき、システムの簡略化を図ることができる、（２）発熱制約となる課題の原因となった複数の駆動負荷間での電圧降下差異および使用環境または個体バラツキに起因する電圧降下変動の許容量が緩和されることとなり、ＬＥＤ素子３の直列数をより多く実現でき、システムの簡略化を図ることができる。

　なお、ここで説明した数値は、本発明を具体的に説明するために例示したものであり、本発明は例示された数値に限定されない。

　（実施の形態３）
　図３は、本発明の実施の形態３に係る負荷を駆動する定電流駆動装置の構成例を示した回路図である。実施の形態１からの変更点としては、定電流駆動装置２６を定電流駆動装置２６Ｂとし、第２の電流駆動回路２７Ｂを動作させる分流制御手段を異なるものにしている。実施の形態１と同一の構成のものは、その符号を同じとし、説明を省略し、差異の構成についてのみ説明する。

　第１の電流駆動回路２１の構成、動作は実施の形態１と同一のため、説明を省略する。

　第２の電流駆動回路２７Ｂは、駆動用ＭＯＳトランジスタ２８とコンパレータ２９Ｂとからなり、駆動用ＭＯＳトランジスタ２８のドレインは分流電流設定用抵抗４３を介してカソード側端Ｐｃに、ソースはノードＰｓにそれぞれ接続され、ゲートにはコンパレータ２９Ｂの出力が接続されている。コンパレータ２９Ｂの非反転入力には分流電流制御用電源３７が接続され、電流設定用電源３４の設定電圧Ｖｓに対し、設定電圧Ｖαだけ高い電位が非反転入力に印加され、反転入力には駆動用ＭＯＳトランジスタ２４のソース（ノードＰｓ）が接続されている。

　通常動作においては、オペアンプ２５とコンパレータ２９Ｂとの各々の反転入力が共にノードＰｓに接続されており、オペアンプ２５は実施の形態１と同様にノードＰｓの電位Ｖｐｓが電流設定用電源３４の設定電圧Ｖｓに等しくなるように制御されつつ、駆動用ＭＯＳトランジスタ２４をオン状態にしており、コンパレータ２９Ｂの非反転入力には、設定電圧Ｖｓより高い電位（Ｖｓ＋Ｖα）が印加されているため、駆動用ＭＯＳトランジスタ２８もコンパレータ２９Ｂのはたらきにより、オン状態にされている。つまり、発光素子群１０を流れる電流は第１の電流駆動回路２１と第２の電流駆動回路２７Ｂとに分流して流れている。集積回路の外部に設けた分流電流設定用抵抗４３に分流することにより、外部に発熱を逃がすことができ、第１の電流駆動回路２１および第２の電流駆動回路２７Ｂでの電力損失、発熱を抑えることが可能となる。

　ここで、実施の形態１でも記載の通り、ＬＥＤ素子３のショートなど、想定以上に順方向電圧ＶＦの総和ＶＬＥＤが低くなると、カソード側端Ｐｃの電位の上昇により、第２の電流経路である第２の電流駆動回路２７Ｂへの電流が増加し、第１の電流駆動回路２１の駆動用ＭＯＳトランジスタ２４に流れる電流Ｉｃｔｒｌが０となる。この状態では、電流設定用抵抗２３に流れる電流が所定値：Ｉｒｓ＝Ｖｓ／Ｒｓを超えるため、ノードＰｓの電位Ｖｐｓは上昇し、Ｖｐｓ＞Ｖｓとなり、Ｖｐｓ＞Ｖｓ＋Ｖαとなった時点で、コンパレータ２９Ｂのはたらきにより、駆動用ＭＯＳトランジスタ２８がオフし、第２の電流駆動回路２７Ｂには電流が流れないようになる。すなわち、カソード側端Ｐｃの電位の上昇による必要以上の異常電流が第２の電流経路および駆動負荷に生じることを防止できる。

　この実施の形態３では、設定電圧Ｖαは比較的微小な電圧であるため、ＩＣ内部で生成することが可能となり、実施の形態１で必要とした分流電流制御用電源３５を不要とするので、実施の形態１に比べて、より簡易な構成で、同一の効果を得ることができる。

　なお、本構成での発熱低減効果は、実施の形態１と同様であるので説明を省略する。

　上記のような異常状態において、第１の電流駆動回路２１への電流駆動を停止する制御を設けてもよい。その実施形態について、次に説明する。

　（実施の形態４）
　図４は、本発明の実施の形態４に係る負荷を駆動する定電流駆動装置２６Ｃの構成例を示した回路図であり、実施の形態３に係る定電流駆動装置２６Ｂに、異常状態で第１の電流駆動回路２１の電流駆動を停止する構成を追加したものである。基本的な構成は、実施の形態３と同じであるので、差異の構成についてのみ説明する。

　図４において、第２の電流駆動回路２７Ｃ内のコンパレータ２９Ｃの出力を第１の電流駆動回路２１Ｃに、具体的にはオペアンプ２５の入力に供給する構成を有する。これにより、異常状態では、コンパレータ２９Ｃの出力が駆動用ＭＯＳトランジスタ２８をオフ状態にし、第２の電流駆動回路２７Ｃに電流が流れないようにするのに加えて、オペアンプ２５の出力を通して、駆動用ＭＯＳトランジスタ２４をオフ状態にし、第１の電流駆動回路２１Ｃに電流が流れないようにする。

　実施の形態４と実施の形態３との相違は、実施の形態２と実施の形態１との相違と同様のため、動作の説明は省略する。

　（実施の形態５）
　図５は、本発明の実施の形態５に係る負荷を駆動する定電流駆動装置の構成例を示した回路図である。実施の形態３からの変更点としては、定電流駆動装置２６Ｂを定電流駆動装置２６Ｄとし、第２の電流駆動回路２７Ｄを動作させる分流制御手段を異なるものにしている。実施の形態３と同一の構成のものは、その符号を同じとし、説明を省略し、差異の構成についてのみ説明する。

　第１の電流駆動回路２１の構成、動作は実施の形態３と同一のため、説明を省略する。

　第２の電流駆動回路２７Ｄは、駆動用ＭＯＳトランジスタ２８とオペアンプ３６とからなり、駆動用ＭＯＳトランジスタ２８のドレインは分流電流設定用抵抗４３を介してカソード側端Ｐｃに、ソースはノードＰｓにそれぞれ接続され、ゲートにはオペアンプ３６の出力が接続されている。オペアンプ３６の非反転入力には分流電流制御用電源３７が接続され、電流設定用電源３４の設定電圧Ｖｓに対し、設定電圧Ｖαだけ高い電位が非反転入力に印加され、反転入力には駆動用ＭＯＳトランジスタ２４のソース（ノードＰｓ）が接続されている。

　通常動作においては、オペアンプ２５とオペアンプ３６との各々の反転入力が共にノードＰｓに接続されており、オペアンプ２５は実施の形態３と同様にノードＰｓの電位Ｖｐｓが電流設定用電源３４の設定電圧Ｖｓに等しくなるように制御されつつ、駆動用ＭＯＳトランジスタ２４をオン状態にしており、オペアンプ３６の非反転入力には、設定電圧Ｖｓより高い電位（Ｖｓ＋Ｖα）が印加されているため、駆動用ＭＯＳトランジスタ２８もオペアンプ３６のはたらきにより、オン状態にされている。つまり、発光素子群１０を流れる電流は第１の電流駆動回路２１と第２の電流駆動回路２７Ｄとに分流して流れている。集積回路の外部に設けた分流電流設定用抵抗４３に分流することにより、外部に発熱を逃がすことができ、第１の電流駆動回路２１および第２の電流駆動回路２７Ｄでの電力損失、発熱を抑えることが可能となる。

　ここで、実施の形態１でも記載の通り、ＬＥＤ素子３のショートなど、想定以上に順方向電圧ＶＦの総和ＶＬＥＤが低くなると、カソード側端Ｐｃの電位の上昇により、第２の電流経路である第２の電流駆動回路２７Ｄへの電流が増加し、第１の電流駆動回路２１の駆動用ＭＯＳトランジスタ２４に流れる電流Ｉｃｔｒｌが０となる。この状態では、電流設定用抵抗２３に流れる電流が所定値：Ｉｒｓ＝Ｖｓ／Ｒｓを超えるため、ノードＰｓの電位Ｖｐｓは上昇し、Ｖｐｓ＞Ｖｓとなるが、オペアンプ３６の非反転入力に与えられる電位により、Ｖｐｓは、Ｖｓ＋Ｖαより高い電位までは上昇しない。すなわち、
　ＩＬＥＤ＝（Ｖｓ＋Ｖα）／Ｒｓ
となる、当初の所定の電流値Ｖｓ／Ｒｓよりわずかに大きな一定の電流値で駆動を継続する構成となる。これにより、カソード側端Ｐｃの電位の上昇による必要以上の異常電流を第２の電流経路および駆動負荷に生じることを防止できる。

　なお、本構成での発熱低減効果は、実施の形態１と同様であるので説明を省略する。

　別途カソード側端Ｐｃの電位Ｖｐｃを検知し、カソード側端Ｐｃの電位上昇の程度が大きい場合には、本構成に加えて、第１の電流駆動回路２１および第２の電流駆動回路２７Ｄの双方を停止する制御を設けてもよい。その実施形態について、次に説明する。

　（実施の形態６）
　図６は、本発明の実施の形態６に係る負荷を駆動する定電流駆動装置２６Ｅの構成例を示した回路図であり、実施の形態５に係る定電流駆動装置２６Ｄに、異常状態で第１の電流駆動回路２１Ｅおよび第２の電流駆動回路２７Ｅの電流駆動を停止する構成を追加したものである。基本的な構成は、実施の形態５と同じであるので、差異の構成についてのみ説明する。

　実施の形態５に係る定電流駆動装置２６Ｄに対し、カソード側端Ｐｃの電位Ｖｐｃを検知するために、反転入力にカソード側端Ｐｃが接続され、電位Ｖｐｃが加えられ、非反転入力に所定の電源３９が接続され、電位Ｖｃｅが印加されたコンパレータ３８が追加されている。コンパレータ３８の出力は、オペアンプ２５とオペアンプ３６との両方に入力され、カソード側端Ｐｃの電位Ｖｐｃが異常状態で、所定の電源３９の電位Ｖｃｅより高くなった場合にオペアンプ２５とオペアンプ３６との出力を介して、駆動用ＭＯＳトランジスタ２４および駆動用ＭＯＳトランジスタ２８をオフ状態にし、負荷の電流駆動を停止する。

　なお、本構成での発熱低減効果は、実施の形態１と同様であるので説明を省略する。

　（実施の形態７）
　図７は、本発明の実施の形態７に係る負荷を駆動する定電流駆動装置２６Ｆの構成例を示した回路図であり、実施の形態１に係る第１の電流駆動回路２１に流れる電流の最小値を設定する回路を設けている。基本的な構成は、実施の形態１と同じであるので、差異の構成についてのみ説明する。

　本実施の形態においては、第１の電流駆動回路２１Ｆから電流Ｉｃｔｒｌの変動をモニタ可能な信号Ｐ２１を取り出してＩｃｔｒｌ最小電流制限回路５０に入力し、当該Ｉｃｔｒｌ最小電流制限回路５０の出力Ｐ２７を第２の電流駆動回路２７Ｆに入力する。

　ここで、ＬＥＤ素子３のショートなど、想定以上に順方向電圧ＶＦの総和ＶＬＥＤが低くなると、カソード側端Ｐｃの電位の上昇により、第２の電流経路である第２の電流駆動回路２７Ｆへの電流Ｉｂｐが増加し、第１の電流駆動回路２１Ｆに流れる電流Ｉｃｔｒｌは減少する。

　Ｉｃｔｒｌが設定電流Ｉｍｉｎになると、Ｉｃｔｒｌ最小電流制限回路５０は第２の電流駆動回路２７Ｆに流れる電流Ｉｂｐの上昇を止めるように制御する。これにより、電流Ｉｃｔｒｌの最小値が設定電流Ｉｍｉｎとなるよう制御される。

　本実施の形態では、異常状態でも第１の電流駆動回路２１Ｆの駆動用ＭＯＳトランジスタ２４に流れる電流はＩｃｔｒｌ≧Ｉｍｉｎ＞０となるため、オペアンプ２５によるフィードバック制御が維持できる。

　なお、本構成での発熱低減効果は、実施の形態１と同様であるので説明を省略する。

　また、本構成は、実施の形態１の構成から変更した例であるが、実施の形態２～実施の形態６の構成から変更しても、同様な効果を得ることができる。

　次に、Ｉｃｔｒｌ最小電流制限回路５０の一具体例について説明する。

　図８は、本発明の実施の形態７に係る負荷を駆動する定電流駆動装置２６Ｆにおいて、Ｉｃｔｒｌ最小電流制限回路５０の構成の具体例を示した回路図である。

　図８において、第１の電流駆動回路２１Ｆ内のオペアンプ２５の出力に電流制限ＭＯＳトランジスタ５１のゲートを接続する。電流制限ＭＯＳトランジスタ５１は、電流駆動能力が駆動用ＭＯＳトランジスタ２４のＱ分の１（例えば、ゲート幅が駆動用ＭＯＳトランジスタ２４のＱ分の１：ここにＱは１より大きい数）であり、ソースはノードＰｓに接続されており、ドレインは定電流回路５２およびスイッチＭＯＳトランジスタ５３のゲートに接続されている。定電流回路５２は、電流制限ＭＯＳトランジスタ５１に、制限電流Ｉｌｉｍを流している。スイッチＭＯＳトランジスタ５３のドレインは第２の電流駆動回路２７Ｆ内の駆動用ＭＯＳトランジスタ２８のゲートに、ソースは接地端子２にそれぞれ接続されている。

　ここで、ＬＥＤ素子３のショートなど、想定以上に順方向電圧ＶＦの総和ＶＬＥＤが低くなると、カソード側端Ｐｃの電位の上昇により、第２の電流経路である第２の電流駆動回路２７Ｆへの電流が増加し、第１の電流駆動回路２１Ｆの駆動用ＭＯＳトランジスタ２４に流れる電流Ｉｃｔｒｌは減少する。本実施の形態においては、第１の電流駆動回路２１Ｆの駆動用ＭＯＳトランジスタ２４に流れる電流Ｉｃｔｒｌが電流制限ＭＯＳトランジスタ５１に流れる電流ＩｌｉｍのＱ倍以下になると、スイッチＭＯＳトランジスタ５３がオンし、第２の電流駆動回路２７Ｆ内の駆動用ＭＯＳトランジスタ２８のゲート電圧を下げ、第２の電流駆動回路２７Ｆに流れる電流の増加を止める。これにより、第１の電流駆動回路２１Ｆに流れる電流Ｉｃｔｒｌの最小値Ｉｍｉｎは、電流制限ＭＯＳトランジスタ５１に流れる電流ＩｌｉｍのＱ倍となる。

　なお、本構成のＩｃｔｒｌ最小電流制限回路５０は一例でありこの構成に限定するものではない。

　（実施の形態８）
　本発明における実施の形態１～７においては、１系統の発光素子群を駆動する構成を用いて説明を行ってきた。

　背景技術でも述べた通り、２系統以上の複数系列の発光素子群を駆動する場合には、ＬＥＤ素子の順方向電圧ＶＦバラツキ等の影響が、各々の系列間での個体差によってより大きな影響となるため、本願発明における実施の形態は２系統以上の複数系列の発光素子群を駆動する場合にはさらに有効となる。

　図９は、本発明の実施の形態を用いて４系統からなる発光素子群を駆動する場合の構成図を示したものである。ここでは、実施の形態１を用いて説明するが、実施の形態２～７についても同様であり、説明を省略する。

　図９において、駆動負荷として、例えばＮ個（Ｎは２以上の整数）のＬＥＤ素子３が直列接続された発光素子群１１～１４のアノード側端Ｐａ１～Ｐａ４は駆動電源１に共通接続され、電圧Ｖｏｕｔが供給され、カソード側端Ｐｃ１～Ｐｃ４には、発光素子群１１～１４をそれぞれ駆動する定電流駆動装置２６１～２６４と電流設定用抵抗（抵抗値Ｒｓ１～Ｒｓ４）２３１～２３４とが直列に接続され、電流設定用抵抗２３１～２３４の一端は接地端子２に接続されている。カソード側端Ｐｃ１～Ｐｃ４と電流設定用抵抗２３１～２３４の他端であるノードＰｓ１～Ｐｓ４との間に接続される定電流駆動装置２６１～２６４は、発光素子群１１～１４を流れる電流の第１の電流経路となる第１の電流駆動回路２１と、当該第１の電流駆動回路２１と並列に配置され、分流して第２の電流経路となる第２の電流駆動回路２７とからなる。各第２の電流駆動回路２７はそれぞれ分流電流設定用抵抗（抵抗値Ｒｄ１～Ｒｄ４）４３１～４３４と直列接続され、カソード側端Ｐｃ１～Ｐｃ４とノードＰｓ１～Ｐｓ４との間に接続される。

　各第１の電流駆動回路２１のオペアンプの非反転入力には電流設定用電源３４が接続され、設定電圧Ｖｓが印加されており、各第２の電流駆動回路２７のコンパレータ非反転入力には分流電流制御用電源３５が接続され、設定電圧Ｖｃが印加されている。なお、ここでは、電流設定用電源３４および分流電流制御用電源３５は定電流駆動装置２６１～２６４に共通接続しているが個々の電源を接続しても構わない。

　電圧Ｖｏｕｔは、定電流駆動装置２６１～２６４が所望の動作を果たせる一定以上の電位となるように、発光素子群１１～１４のカソード側端Ｐｃ１～Ｐｃ４の電位をフィードバックして制御回路４５０により調整される。

　さらに、２系統以上の複数系列の発光素子群を駆動する場合に、電流駆動回路のうち、発光素子群の両端電圧が最大のものに応じてフィードバックして、電圧Ｖｏｕｔを調整することにより、電流駆動回路の両端に必要以上の電圧が印加されないため、当該電流駆動回路の電力損失を極めて小さくし、当該電流駆動回路の消費電力を必要最低限にすることができる。

　動作については、実施の形態１と同様であるので省略するが、第２の電流駆動回路２７へ分流して電流が流れることにより、分流電流設定用抵抗４３１～４３４で電力損失を分散させることにより、定電流駆動装置２６１～２６４での電力損失およびそれに起因する発熱を抑制することができ、各実施の形態の通りの以下の効果が得られる。

　（１）同一半導体基板上に構成される定電流駆動装置の搭載数の発熱による制約を緩和し、より多くの定電流駆動装置を同一ＩＣ上に搭載でき、システムの簡略化を図ることができる。

　（２）発熱制約となる課題の原因となった複数の駆動負荷間での電圧降下差異および使用環境または個体バラツキに起因する電圧降下変動の許容量が緩和されることとなり、ＬＥＤ素子の直列数をより多く実現でき、システムの簡略化を図ることができる。

　（３）複数の駆動負荷間での電圧降下差異および使用環境または個体バラツキに起因する電圧降下変動の許容量が緩和されるため、個々のＬＥＤ素子のＶＦバラツキを緩和でき、ＬＥＤの選別を不要とし、システムのコスト抑制にも寄与できる。

　本発明は、発光素子駆動装置、発光装置およびそれらを用いた表示パネル駆動装置などに利用できる。

１０～１４　発光素子群
２１，２１Ａ～２１Ｆ　第１の電流駆動回路
２３　電流設定用抵抗
２４，２８　駆動用ＭＯＳトランジスタ
２５，３６　オペアンプ
２６，２６Ａ～２６Ｆ　定電流駆動装置
２７，２７Ａ～２７Ｆ　第２の電流駆動回路
２９，２９Ａ～２９Ｃ，３８　コンパレータ
３４　電流設定用電源
３５　分流電流制御用電源
４３　分流電流設定用抵抗
５０　Ｉｃｔｒｌ最小電流制限回路
５１　電流制限ＭＯＳトランジスタ
５２　定電流回路
５３　スイッチＭＯＳトランジスタ

Claims (25)

1. 　負荷を電流で駆動する定電流駆動装置であって、
   　一端が第１の電源に接続される前記負荷の他端と接続される第１の端子と、
   　一端が第２の電源に接続される、前記負荷に流す電流の電流値を設定する電流設定用素子の他端と接続される第２の端子と、
   　前記負荷または前記電流設定用素子の他端と接続される分流電流設定用素子の他端と接続される第３の端子と、
   　前記第１の端子と前記第２の端子との間に接続される第１の電流駆動回路と、
   　前記第３の端子と、前記第１の端子または前記第２の端子との間に接続される第２の電流駆動回路とを備え、
   　前記負荷に流れる電流を前記第１の電流駆動回路と前記第２の電流駆動回路とに分流して流すことを特徴とする定電流駆動装置。
2. 　前記第１の電流駆動回路は、第１のオペアンプと第１のトランジスタとからなり、
   　前記第１のトランジスタは前記第１の端子と前記第２の端子との間に電流が流れるように接続され、前記第１のトランジスタの制御端子は、前記第１のオペアンプの出力と接続され、前記第１のオペアンプの一方の入力には、前記第２の端子が接続され、前記第１のオペアンプの他方の入力には、前記負荷に電流を流す電流値を設定する電流設定用電源が接続される第４の端子を備えていることを特徴とする請求項１記載の定電流駆動装置。
3. 　前記第２の電流駆動回路は、
   　前記第１の端子または前記第２の端子と、前記第３の端子との間に流れる分流の是非を制御するスイッチング素子と、
   　前記スイッチング素子のオン・オフを制御する分流制御回路とを備えていることを特徴とする請求項２記載の定電流駆動装置。
4. 　前記スイッチング素子は第２のトランジスタであり、前記第２のトランジスタの制御端子は、前記分流制御回路である第１のコンパレータの出力と接続され、前記第１のコンパレータの一方の入力には、前記第１の端子が接続され、前記第１のコンパレータの他方の入力には、分流電流制御用電源が接続される第５の端子を備えていることを特徴とする請求項３記載の定電流駆動装置。
5. 　前記スイッチング素子は第２のトランジスタであり、前記第２のトランジスタの制御端子は、前記分流制御回路である第１のコンパレータの出力と接続され、前記第１のコンパレータの一方の入力には、前記第２の端子が接続され、前記第１のコンパレータの他方の入力には、前記電流設定用電源の電位より高い電位を有する第３の電源が接続される第５の端子を備えていることを特徴とする請求項３記載の定電流駆動装置。
6. 　前記第１のコンパレータの出力を前記第１のオペアンプに入力し、前記第１のトランジスタのオン・オフを制御可能としたことを特徴とする請求項４または５のいずれかに記載の定電流駆動装置。
7. 　前記スイッチング素子は第２のトランジスタであり、前記第２のトランジスタの制御端子は、前記分流制御回路である第２のオペアンプの出力と接続され、前記第２のオペアンプの一方の入力には、前記第２の端子が接続され、前記第２のオペアンプの他方の入力には、前記電流設定用電源の電位より高い電位を有する第３の電源が接続される第５の端子を備えていることを特徴とする請求項３記載の定電流駆動装置。
8. 　一方の入力が前記第１の端子に接続され、他方の入力が前記第１の端子の電位検知のため比較される電位検知用電源が接続される第６の端子に接続される第２のコンパレータをさらに備え、
   　前記第２のコンパレータの出力を前記第１のオペアンプおよび前記第２のオペアンプに入力し、前記第１のトランジスタおよび前記第２のトランジスタのオン・オフを制御可能としたことを特徴とする請求項７記載の定電流駆動装置。
9. 　前記第１の電流駆動回路を流れる最小電流に対応した電流を流す定電流回路と、
   　制御端子が前記第１のオペアンプの出力と接続され、一端が前記第２の端子と接続され、他端が前記定電流回路の一端と接続された電流制限トランジスタと、
   　前記定電流回路の一端と接続され、前記第１の電流駆動回路に前記最小電流が流れたとき、前記第２の電流駆動回路に流れる分流電流を制御する制御回路とをさらに備えていることを特徴とする請求項３記載の定電流駆動装置。
10. 　前記第１の電流駆動回路の最小電流を設定する最小電流設定回路をさらに備えていることを特徴とする請求項１記載の定電流駆動装置。
11. 　前記最小電流設定回路は、前記第１の電流駆動回路を流れる電流をモニタし、前記第１の電流駆動回路を流れる電流が設定した前記最小電流になったとき、前記第２の電流駆動回路に流れる分流電流を制御する最小電流制限回路を備えていることを特徴とする請求項１０記載の定電流駆動装置。
12. 　一端が第１の電源に接続され、電流で駆動される負荷と、
    　一端が第２の電源に接続され、前記負荷に流す電流の電流値を設定する電流設定用素子と、
    　前記負荷の他端と前記電流設定用素子の他端との間に接続された第１の電流駆動回路と、
    　前記負荷の他端と前記電流設定用素子の他端との間に、分流電流設定用素子と直列接続され、かつ前記第１の電流駆動回路と並列に接続された第２の電流駆動回路とを備え、
    　前記負荷に流れる電流を前記第１の電流駆動回路と前記第２の電流駆動回路とに分流して流すことを特徴とする負荷駆動装置。
13. 　前記負荷は直列接続された複数の発光素子であることを特徴とする請求項１２記載の負荷駆動装置。
14. 　前記電流設定用素子および前記分流電流設定用素子は抵抗であることを特徴とする請求項１２記載の負荷駆動装置。
15. 　前記第１の電流駆動回路は、第１のオペアンプと第１のトランジスタとからなり、
    　前記第１のトランジスタは前記負荷の他端と前記電流設定用素子の他端との間に電流が流れるように接続され、前記第１のトランジスタの制御端子は、前記第１のオペアンプの出力と接続され、前記第１のオペアンプの一方の入力には、前記電流設定用素子の他端が接続され、前記第１のオペアンプの他方の入力には、前記負荷に電流を流す電流値を設定する電流設定用電源が接続されていることを特徴とする請求項１２記載の負荷駆動装置。
16. 　前記第２の電流駆動回路は、
    　前記負荷の他端または前記電流設定用素子の他端と、前記分流電流設定用素子一端との間に流れる分流の是非を制御するスイッチング素子と、
    　前記スイッチング素子のオン・オフを制御する分流制御回路とを備えていることを特徴とする請求項１５記載の負荷駆動装置。
17. 　前記スイッチング素子は第２のトランジスタであり、前記第２のトランジスタの制御端子は、前記分流制御回路である第１のコンパレータの出力と接続され、前記第１のコンパレータの一方の入力には、前記負荷の他端が接続され、前記第１のコンパレータの他方の入力には、分流電流制御用電源が接続されたことを特徴とする請求項１６記載の負荷駆動装置。
18. 　前記スイッチング素子は第２のトランジスタであり、前記第２のトランジスタの制御端子は、前記分流制御回路である第１のコンパレータの出力と接続され、前記第１のコンパレータの一方の入力には、前記電流設定用素子の他端が接続され、前記第１のコンパレータの他方の入力には、前記電流設定用電源の電位より高い電位を有する第３の電源が接続されたことを特徴とする請求項１６記載の負荷駆動装置。
19. 　前記第１のコンパレータの出力を前記第１のオペアンプに入力し、前記第１のトランジスタのオン・オフを制御可能としたことを特徴とする請求項１７または１８のいずれかに記載の負荷駆動装置。
20. 　前記スイッチング素子は第２のトランジスタであり、前記第２のトランジスタの制御端子は、前記分流制御回路である第２のオペアンプの出力と接続され、前記第２のオペアンプの一方の入力には、前記電流設定用素子の他端が接続され、前記第２のオペアンプの他方の入力には、前記電流設定用電源の電位より高い電位を有する第３の電源が接続されたことを特徴とする請求項１６記載の負荷駆動装置。
21. 　一方の入力が前記負荷の他端に接続され、他方の入力が前記負荷の他端の電位検知のため比較される電位検知用電源が接続された第２のコンパレータをさらに備え、
    　前記第２のコンパレータの出力を前記第１のオペアンプおよび前記第２のオペアンプに入力し、前記第１のトランジスタおよび前記第２のトランジスタのオン・オフを制御可能としたことを特徴とする請求項２０記載の負荷駆動装置。
22. 　前記第１の電流駆動回路を流れる最小電流に対応した電流を流す定電流回路と、
    　制御端子が前記第１のオペアンプの出力と接続され、一端が前記第２の端子と接続され、他端が前記定電流回路の一端と接続された電流制限トランジスタと、
    　前記定電流回路の一端と接続され、前記第１の電流駆動回路に前記最小電流が流れたとき、前記第２の電流駆動回路に流れる分流電流を制御する制御回路とをさらに備えていることを特徴とする請求項１５記載の負荷駆動装置。
23. 　前記第１の電流駆動回路の最小電流を設定する最小電流設定回路をさらに備えていることを特徴とする請求項１２記載の負荷駆動装置。
24. 　前記最小電流設定回路は、前記第１の電流駆動回路を流れる電流をモニタし、前記第１の電流駆動回路を流れる電流が設定した前記最小電流になったとき、前記第２の電流駆動回路に流れる分流電流を制御する最小電流制限回路を備えていることを特徴とする請求項２３記載の負荷駆動装置。
25. 　直列接続された複数の発光素子を含む発光素子群を複数含む発光装置と、
    　前記発光素子群のそれぞれの一端に接続された複数の定電流駆動装置と、
    　前記定電流駆動装置のそれぞれの一端に接続された、前記発光素子群それぞれに流す電流の電流値を設定する複数の電流設定用素子とを備え、
    　前記定電流駆動装置のそれぞれは、前記発光素子群の一端と前記電流設定用素子の一端との間に接続された第１の電流駆動回路と、前記発光素子群の一端と前記電流設定用素子の一端との間に、分流電流設定用素子と直列接続され、かつ前記第１の電流駆動回路と並列に接続された第２の電流駆動回路とからなり、
    　前記発光素子群のそれぞれに流れる電流を前記定電流駆動装置のそれぞれの前記第１の電流駆動回路と前記第２の電流駆動回路とに分流して流すことを特徴とする負荷駆動装置。

Images