WO2013030861A1 - テクスチャマッピング装置 - Google Patents

テクスチャマッピング装置 Download PDF

Info

Publication number
WO2013030861A1
WO2013030861A1 PCT/JP2011/004759 JP2011004759W WO2013030861A1 WO 2013030861 A1 WO2013030861 A1 WO 2013030861A1 JP 2011004759 W JP2011004759 W JP 2011004759W WO 2013030861 A1 WO2013030861 A1 WO 2013030861A1
Authority
WO
WIPO (PCT)
Prior art keywords
texture
texture image
pixel
cache memory
area
Prior art date
Application number
PCT/JP2011/004759
Other languages
English (en)
French (fr)
Inventor
鳥居　晃
加藤　義幸
雅樹 濱田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2011/004759 priority Critical patent/WO2013030861A1/ja
Publication of WO2013030861A1 publication Critical patent/WO2013030861A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/04—Texture mapping

Definitions

  • the present invention relates to a texture mapping apparatus that draws a figure in units of tiles (units of non-overlapping rectangular areas) and performs a process of attaching a texture image to the figure.
  • the present invention has been made to solve the above-described problems, and an object thereof is to obtain a texture mapping apparatus that realizes high-speed texture mapping processing with a simple circuit configuration.
  • the texture mapping device is a texture mapping device that draws a figure in units of tiles and performs a texture image pasting process on the figure, and a reference area calculation unit that calculates a texture image area to be referenced for each tile area;
  • a texture image reading means for reading the texture image area calculated by the reference area calculating means;
  • a cache memory for holding the texture image read by the texture image reading means;
  • a pixel for generating a graphic pixel included in the tile area
  • a text generation unit that calculates an address on a cache memory corresponding to each pixel of a graphic generated by the pixel generation unit, and reads data of the calculated address from the cache memory to determine a drawing color of the pixel
  • a catcher joining means in which a pixel writing means for drawing the data of pixels determined by texture joining means to the frame buffer.
  • the texture mapping apparatus calculates a texture image area to be referenced for each tile area, and transfers the texture image in this area to the cache memory. This eliminates the need for cache memory hit determination processing for each pixel, so that texture mapping processing can be performed at high speed with a simple circuit configuration as compared with a case where a complex texture cache mechanism is provided.
  • FIG. 1 is a configuration diagram illustrating a texture mapping apparatus according to the present embodiment.
  • the illustrated texture mapping apparatus 1 includes a control unit 11, a reference area calculation unit 12, a texture image reading unit 13, a cache memory 14, a pixel generation unit 15, a texture pasting unit 16, and a pixel writing unit 17. Further, the texture mapping apparatus 1 is connected with a CPU 2 that gives an instruction to the texture mapping apparatus 1 and an external memory 3 that holds a texture image 31 and is used as a frame buffer 32.
  • the control unit 11 is a control unit as the texture mapping device 1 that performs drawing control in units of tiles in accordance with an instruction from the CPU 2.
  • the reference area calculation unit 12 is a reference area calculation unit that calculates the area of the texture image 31 to be referred to.
  • the texture image reading unit 13 is a texture image reading unit that reads the region of the texture image 31 calculated by the reference region calculation unit 12.
  • the cache memory 14 is a cache memory that holds the texture image read by the texture image reading unit 13.
  • the pixel generation unit 15 is a pixel generation unit that generates pixels of a graphic included in the tile area.
  • the texture pasting unit 16 calculates an address on the cache memory 14 corresponding to each pixel generated by the pixel generation unit 15 of the graphic, and reads the data at the address from the cache memory 14 to determine the drawing color of the pixel. Means.
  • the pixel writing unit 17 is a pixel writing unit that draws pixel data obtained by the texture pasting unit 16 in the frame buffer 32.
  • the CPU 2 stores the texture image 31 to be pasted in the external memory 3, and then sets parameters for the texture mapping apparatus 1 and instructs the start of drawing.
  • the texture image 31 (FIG. 2A) is subjected to coordinate transformation processing using a 3 ⁇ 3 transformation matrix, and a deformed figure as shown in FIG. is there.
  • the CPU 2 designates the vertex coordinates of the square before deformation, the 3 ⁇ 3 transformation matrix, and the address of the texture image 31 to be pasted to the texture mapping apparatus 1.
  • These parameters may be sequentially set by the CPU 2 for the texture mapping apparatus 1 or may be stored on the external memory 3 and read by the texture mapping apparatus 1.
  • Texture mapping apparatus 1 starts drawing in response to an instruction from CPU 2.
  • the texture mapping apparatus 1 is configured to perform drawing by dividing a figure into tile-shaped regions.
  • FIG. 3 shows an example of dividing a figure to be drawn into tile areas.
  • the tile area 1 is drawn in the frame buffer 32, and thereafter, the tile area 2 to the tile area 9 are similarly drawn.
  • the size of the tile area is a predetermined fixed size (for example, 32 ⁇ 32 pixels or 64 ⁇ 64 pixels).
  • the control unit 11 When the texture mapping apparatus 1 starts drawing, the control unit 11 performs a coordinate conversion process on the vertex coordinates defining the figure using a designated conversion matrix, and obtains the vertex coordinates of the deformed figure. After that, the graphic is divided into tile areas as shown in FIG. 3 from the vertex coordinates of the converted graphic. The control unit 11 first instructs the reference region calculation unit 12 and the pixel generation unit 15 to perform processing on the tile region 1.
  • FIG. 4 is a diagram for explaining drawing of the tile area 1 in the examples of FIGS. 2 and 3.
  • the reference region calculation unit 12 calculates a reference region of the texture image 31 corresponding to the target tile region 1. For this purpose, first, corresponding coordinates (texture coordinates) on the texture image 31 are obtained for the four corner points of the tile region 1 (FIGS. 4A and 4B). This process is performed by obtaining an inverse matrix of the designated transformation matrix and multiplying the inverse matrix by the XY coordinate values of the four corners of the tile area.
  • the reference area calculation unit 12 determines the coordinates of the intersection of the quadrangular side constituted by the obtained four points and the outer periphery of the texture image 31 for the points located outside the texture image 31 among the obtained four points. Calculate and move to that position (FIG. 4C). Then, the four circumscribed rectangular regions (regions defined by the minimum and maximum values of the XY coordinate values) after the movement are set as reference regions (FIG. 4D).
  • the reference area calculation unit 12 When the reference area is obtained, the reference area calculation unit 12 outputs information on the reference area to the texture image reading unit 13 and instructs the texture image reading unit 13 to read the area of the texture image 31.
  • the texture image reading unit 13 reads the texture image for the designated reference area from the external memory 3 in accordance with the instruction from the reference area calculation unit 12, and stores it in the cache memory 14 (FIG. 4 (e)). At this time, the texture image reading unit 13 stores the upper left coordinates (u0, v0) on the texture image of the reference area so as to be located at the origin of the cache memory 14. Then, the texture pasting unit 16 is notified that the upper left coordinate is the reference coordinate.
  • the pixel generation unit 15 receives an instruction from the control unit 11, generates pixels of the graphic included in the tile area 1 from the vertex coordinates of the graphic after coordinate conversion, and assigns the XY coordinate value of each pixel to the texture pasting unit 16. Output to. However, the output to the texture pasting unit 16 is performed after the texture image for the reference area has been stored in the cache memory 14. The texture pasting unit 16 receives the XY coordinate value of the pixel from the pixel generation unit 15, and reads the texel (texture image pixel) corresponding to the pixel from the cache memory 14.
  • texture coordinates are obtained by multiplying the inverse matrix of the designated transformation matrix by the XY coordinate value of the pixel, and then the reference coordinates notified from the texture image reading unit 13 are subtracted from the texture coordinates.
  • the address on the cache memory 14 is obtained and read.
  • the texture pasting unit 16 Since all the texture images that can be referred to are stored in the cache memory 14 at the time when the texture pasting unit 16 performs processing, the cache hit determination process is unnecessary, and the corresponding address in the cache memory 14 is simply read out. Thus, the corresponding texel data can be obtained.
  • the texture pasting unit 16 reads the corresponding texel from the cache memory 14, the texture pasting unit 16 sets the color of the texel as the pixel drawing color and outputs it to the pixel writing unit 17 together with the XY coordinates.
  • the pixel writing unit 17 When the pixel writing unit 17 receives pixel data from the texture pasting unit 16, the pixel writing unit 17 draws the pixel at the corresponding coordinate position of the frame buffer 32 on the external memory 3. At that time, if necessary, drawing is performed after performing pixel calculation processing such as alpha blending processing. Then, when the pixel generation unit 15 outputs all the pixels of the graphic included in the tile region 1 and the processing in the texture pasting unit 16 and the pixel writing unit 17 is completed, the drawing of the tile region 1 in the frame buffer 32 is completed. (FIG. 4 (f)).
  • FIG. 5 is a diagram for explaining the drawing of the tile area 2 in the examples of FIGS. 2 and 3.
  • the reference region calculation unit 12 calculates a reference region of the texture image corresponding to the target tile region 2.
  • the calculation method of the reference area is the same as the process in the tile area 1 (FIGS. 5A, 5B, 5C, and 5D).
  • the reference area calculation unit 12 obtains the reference area, the reference area calculation unit 12 outputs information on the reference area to the texture image reading unit 13 and instructs the texture image reading unit 13 to read the texture image.
  • the image is read from the external memory 3 and stored in the cache memory 14 (FIG. 5 (e)).
  • the texture image reading unit 13 stores the upper left coordinates (u1, v1) on the texture image of the reference area so as to be located at the origin of the cache memory 14. Then, the texture pasting unit 16 is notified that the upper left coordinate is the reference coordinate.
  • the pixel generation unit 15 receives an instruction from the control unit 11, generates a pixel of the graphic included in the tile area 2 from the vertex coordinates of the graphic after coordinate conversion, and assigns the XY coordinate value for each pixel to the texture pasting unit 16. Output to. However, the output to the texture pasting unit 16 is performed after the texture image for the reference area has been stored in the cache memory 14.
  • the texture pasting unit 16 receives the XY coordinate value of the pixel from the pixel generation unit 15 and reads the texel corresponding to the pixel from the cache memory 14. This process is the same as the process in the tile area 1 described above. However, the values (u1, v1) newly notified from the texture image reading unit 13 are used as the reference coordinates for obtaining the address on the cache memory 14 from the texture coordinates.
  • the subsequent processing is the same as the processing in the tile area 1, and the pixel generation unit 15 outputs all the pixels of the graphic included in the tile area 2, and when the processing in the texture pasting unit 16 and the pixel writing unit 17 is completed, Drawing of the tile area 2 in the frame buffer is completed (FIG. 5 (f)).
  • the texture mapping apparatus 1 completes the operation, and the frame buffer 32 is shown in FIG. The drawing result is obtained.
  • the example described above is an example when the reference area of the texture image is smaller than the cache memory 14.
  • the read texture image may be stored in the cache memory 14 as it is.
  • the reference area is larger than the cache memory 14, it cannot be stored in the cache memory 14 as it is.
  • FIG. 6A a texture image is reduced and rotated, and is pasted and drawn on a figure deformed as shown in FIG. 2B.
  • FIG. 7 shows the division of the figure into tile areas in the example of FIG. In this case, since the area is divided into four tile areas, the control unit 11 instructs the reference area calculation unit 12 and the pixel generation unit 15 to sequentially process the areas from the tile area 1 to the tile area 4. .
  • FIG. 8 is a diagram for explaining the drawing of the tile area 1 in the examples of FIGS. 6 and 7.
  • the processing in the reference area calculation unit 12 is the same as the processing in the above example (FIGS. 8A, 8B, 8C, and 8D).
  • the texture image reading unit 13 reads the texture image for the reference area designated by the reference area calculation unit 12 from the external memory 3 and stores it in the cache memory 14. However, at this time, it is detected that the reference area is larger than the size of the cache memory 14, and the read texture image is reduced and stored in the cache memory 14 (FIG. 8 (e)).
  • the unit of reduction is a power-of-two unit, and the reduction is performed so that it becomes the maximum size within the range that fits in the size of the cache memory 14. In this example, the reduction is 1/2. Further, it is desirable to perform a filtering process at the time of reduction.
  • the texture image reading unit 13 stores the upper left coordinates (u2, v2) on the texture image of the reference area so as to be located at the origin of the cache memory 14. Then, the texture pasting unit 16 is notified that the upper left coordinate is the reference coordinate and that the texture image is reduced to 1 ⁇ 2.
  • the processing in the pixel generation unit 15 is the same as the processing in the above example.
  • the texture pasting unit 16 receives the XY coordinate value of the pixel from the pixel generation unit 15 and reads out the texel corresponding to the pixel from the cache memory 14. This process is similar to the process in the above example. However, when the address on the cache memory 14 is obtained from the texture coordinates, the address is calculated considering that the texture image is reduced. That is, after subtracting the reference coordinates (u2, v2) from the texture coordinates, the corresponding coordinate memory address is obtained by halving the coordinate value.
  • the subsequent processing is the same as the processing shown in the above example.
  • the processing in the texture pasting unit 16 and the pixel writing unit 17 is completed.
  • the drawing of the tile area 1 in the frame buffer is completed (FIG. 8 (f)).
  • the texture mapping apparatus 1 completes the operation and the frame buffer shown in FIG. A drawing result is obtained.
  • FIG. 9 a texture image (FIG. 9A) is reduced in the horizontal direction, rotated and pasted to a deformed figure as shown in FIG. 9B for drawing.
  • FIG. 10 shows the division of the figure into tile areas in the example of FIG.
  • the control unit 11 instructs the reference area calculation unit 12 and the pixel generation unit 15 to sequentially process the areas from the tile area 1 to the tile area 6.
  • FIG. 11 is a diagram for explaining the drawing of the tile area 1 in the examples of FIGS. 9 and 10.
  • the processing in the reference area calculation unit 12 is the same as the processing in the above example (FIGS. 11A, 11B, 11C, and 11D).
  • the texture image reading unit 13 reads the texture image for the reference area designated by the reference area calculation unit 12 from the external memory 3 and stores it in the cache memory 14. However, at this time, it is detected that the reference area is larger in the horizontal direction than the size of the cache memory 14, and the read texture image is reduced and stored in the cache memory 14 (FIG. 11 (e)).
  • the unit of reduction is a power-of-two unit, and the reduction is performed so that the maximum size is achieved within the range of the cache memory 14 in the vertical and horizontal directions. In this example, the reduction is 1/2 in the horizontal direction, and no reduction is performed in the vertical direction.
  • the texture image reading unit 13 stores the upper left coordinates (u3, v3) on the texture image of the reference area so as to be located at the origin of the cache memory 14. Then, the texture pasting unit 16 is notified that the upper left coordinates are used as reference coordinates, that the texture image has been reduced to 1/2 in the horizontal direction, and that the vertical direction has not been reduced.
  • the processing in the pixel generation unit 15 is the same as the processing in the above example.
  • the texture pasting unit 16 receives the XY coordinate value of the pixel from the pixel generation unit 15 and reads the texel corresponding to the pixel from the cache memory 14. This process is the same as the process in the above example. However, when obtaining the address on the cache memory 14 from the texture coordinates, the address is calculated considering that the texture image has been reduced to different sizes in the vertical and horizontal directions. That is, after subtracting the reference coordinates (u2, v2) from the texture coordinates, the coordinate value in the horizontal direction (u coordinate) is halved, and the coordinate value in the vertical direction (v coordinate) is used as it is. An address on the memory 14 is obtained.
  • the subsequent processing is the same as the processing shown in the above example, and when the pixel generation unit 15 outputs all the pixels of the graphic included in the tile area 1 and the processing in the texture pasting unit 16 and the pixel writing unit 17 is completed, Drawing of the tile area 1 in the frame buffer 32 is completed (FIG. 11 (f)).
  • the texture mapping apparatus 1 completes the operation and is shown in FIG. 9B in the frame buffer. A drawing result is obtained.
  • a texture image area that can be referred to is obtained for each tile area and transferred to the cache memory 14 in advance, so that the hit determination process of the cache memory 14 is not required for each pixel.
  • the texture cache mechanism is provided, there is an effect that the texture mapping process can be performed at high speed with a simple circuit configuration. Further, even in the case of a configuration in which a plurality of pixels are processed in parallel, it can be dealt with by configuring the cache memory 14 so that it can be read in parallel.
  • the cache memory 14 may be configured as a double buffer, and the reference area of the next tile area may be read out in parallel while performing the pasting process for each pixel.
  • a texture image that is one pixel larger in the vertical direction and the horizontal direction is read out and pasted for each pixel, four points around the corresponding cache memory address.
  • the texels may be read out and subjected to interpolation processing using a bilinear filter.
  • the texture mapping apparatus in the texture mapping apparatus that draws a figure in units of tiles and performs the process of pasting the texture image onto the figure, the texture image to be referenced for each tile area
  • a reference area calculating means for calculating an area
  • a texture image reading means for reading the texture image area calculated by the reference area calculating means
  • a cache memory for holding the texture image read by the texture image reading means
  • a tile area in the texture mapping apparatus that draws a figure in units of tiles and performs the process of pasting the texture image onto the figure, the texture image to be referenced for each tile area.
  • the pixel generation means for generating the pixels of the contained graphic, and the address on the cache memory corresponding to each pixel generated by the pixel generation means for the graphic is calculated, and the data of the calculated address is read from the cache memory and the pixel drawing Since there is a texture pasting means for determining the pixel data and a pixel writing means for drawing the pixel data obtained by the texture pasting means to the frame buffer, it is not necessary to perform cache memory hit determination processing for each pixel. Compared to the case where the texture cache mechanism is provided, the texture mapping process can be performed at high speed with a simple circuit configuration.
  • the texture image reading means reduces the read texture image by a power of 2 when the area of the texture image to be read is larger than the size of the cache memory. Since the data is stored in the cache memory, it can be realized with a cache memory of a certain size.
  • the texture image reading means reduces the texture image to be read out at different reduction ratios in the vertical direction and the horizontal direction. Even when the reduction ratio differs vertically and horizontally, a cache memory of a certain size can be used.
  • the texture image reading unit reads a texture image region that is one pixel more than the region calculated by the reference region calculating unit, and the texture pasting unit Since the four pixels around the cache memory address corresponding to are read out and the bilinear filtering process is executed, it is possible to obtain a rendering result in which the connection between the regions is smooth.
  • any component of the embodiment can be modified or any component of the embodiment can be omitted within the scope of the invention.
  • the texture mapping apparatus relates to a configuration that draws a figure in units of tiles and performs a process of attaching a texture image to the figure, and is used for an image generation apparatus that performs texture mapping. Is suitable.
  • 1 texture mapping device 2 CPU, 3 external memory, 11 control unit, 12 reference area calculation unit, 13 texture image reading unit, 14 cache memory, 15 pixel generation unit, 16 texture pasting unit, 17 pixel writing unit, 31 texture image 32 frame buffer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

　参照領域算出部１２は、タイル領域ごとに参照するテクスチャイメージの領域を算出する。テクスチャイメージ読出し部１３は、算出されたテクスチャイメージの領域を読出し、キャッシュメモリ１４に転送する。テクスチャ貼付け部１６は、ピクセル生成部１５で生成したピクセルごとに対応するキャッシュメモリ１４上のアドレスのデータをキャッシュメモリ１４から読み出してピクセルの描画色を決定する。ピクセル書込み部１７は、テクスチャ貼付け部１６で求めたピクセルのデータをフレームバッファ３２へ描画する。

Description

テクスチャマッピング装置
　本発明は、タイル単位（重複しない矩形領域単位）に図形の描画を行い、図形へのテクスチャイメージの貼付け処理を行うテクスチャマッピング装置に関するものである。
　イメージを図形へ貼付けるテクスチャマッピング処理を行う装置において、外部メモリ上に格納されたテクスチャイメージを読み出す際のアクセス時間を隠匿するために、テクスチャキャッシュを使用する方法がある。これは、読み出したテクスチャイメージを小容量の高速なキャッシュメモリへ保持しておき、その後参照されるテクスチャイメージのデータがキャッシュメモリ上に存在する場合にはそのデータを使用し、キャッシュメモリ上に存在しない場合には外部メモリから読出し、キャッシュメモリへ保持しておく方式である。
　また、キャッシュシステムに先入れ先出しバッファを追加することにより性能を高める方式が提案されている（例えば、特許文献１参照）。
特表２００２－５０４２５１号公報
　しかしながら、上記の特許文献１記載のキャッシュシステムを含め、従来のピクセルごとにテクスチャキャッシュのヒット判定を行う方式では、高速化を実現するためには高度な判定処理が必要となり、回路規模も大きくなる。また、描画の高速化のために複数のピクセルを並列に処理する構成である場合は、テクスチャキャッシュのヒット判定も並列に行う必要があるため、さらに回路が大きく複雑になるという課題があった。
　この発明は上記のような問題点を解決するためになされたもので、単純な回路構成で高速なテクスチャマッピング処理を実現するテクスチャマッピング装置を得ることを目的とする。
　この発明に係るテクスチャマッピング装置は、タイル単位に図形の描画を行い、図形へテクスチャイメージの貼付け処理を行うテクスチャマッピング装置において、タイル領域ごとに参照するテクスチャイメージの領域を算出する参照領域算出手段と、参照領域算出手段において算出されたテクスチャイメージの領域を読出すテクスチャイメージ読出し手段と、テクスチャイメージ読出し手段で読み出したテクスチャイメージを保持するキャッシュメモリと、タイル領域に含まれる図形のピクセルを生成するピクセル生成手段と、ピクセル生成手段で生成した図形のピクセルごとに対応するキャッシュメモリ上のアドレスを計算し、当該計算したアドレスのデータを前記キャッシュメモリから読み出してピクセルの描画色を決定するテクスチャ貼付け手段と、テクスチャ貼付け手段にて求めたピクセルのデータをフレームバッファへ描画するピクセル書込み手段とを備えたものである。
　この発明に係るテクスチャマッピング装置は、タイル領域ごとに参照するテクスチャイメージの領域を算出し、この領域のテクスチャイメージをキャッシュメモリに転送するようにしたものである。これにより、ピクセルごとにキャッシュメモリのヒット判定処理が不要となるため、複雑なテクスチャキャッシュ機構を備える場合と比較し、単純な回路構成で高速にテクスチャマッピング処理を行うことができる。
この発明の実施の形態１のテクスチャマッピング装置の構成図である。 この発明の実施の形態１のテクスチャマッピング装置におけるテクスチャイメージとテクスチャマッピング後の描画結果を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置における描画する図形をタイル領域に分けた例を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置におけるタイル領域１の描画を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置におけるタイル領域２の描画を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置における参照領域がキャッシュメモリよりも大きい場合のテクスチャイメージとテクスチャマッピング後の描画結果を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置における図６の例の図形のタイル領域への分割を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置における図６の例のタイル領域１の描画を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置における参照領域がキャッシュメモリよりも大きく、縦横で縮小率が異なる場合のテクスチャイメージとテクスチャマッピング後の描画結果を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置における図９の例の図形のタイル領域への分割を示す説明図である。 この発明の実施の形態１のテクスチャマッピング装置における図９の例のタイル領域１の描画を示す説明図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、本実施の形態によるテクスチャマッピング装置を示す構成図である。
　図示のテクスチャマッピング装置１は、制御部１１、参照領域算出部１２、テクスチャイメージ読出し部１３、キャッシュメモリ１４、ピクセル生成部１５、テクスチャ貼付け部１６、ピクセル書込み部１７を備えている。また、テクスチャマッピング装置１には、テクスチャマッピング装置１に指示を出すＣＰＵ２と、テクスチャイメージ３１の保持やフレームバッファ３２として使用される外部メモリ３が接続されている。
　制御部１１は、ＣＰＵ２からの指示に従い、タイル単位で描画制御を行うテクスチャマッピング装置１としての制御部である。参照領域算出部１２は、参照するテクスチャイメージ３１の領域を算出する参照領域算出手段である。テクスチャイメージ読出し部１３は、参照領域算出部１２で算出されたテクスチャイメージ３１の領域を読出すテクスチャイメージ読出し手段である。キャッシュメモリ１４は、テクスチャイメージ読出し部１３で読出されたテクスチャイメージを保持するキャッシュメモリである。ピクセル生成部１５は、タイル領域に含まれる図形のピクセルを生成するピクセル生成手段である。テクスチャ貼付け部１６は、図形のピクセル生成部１５で生成したピクセルごとに対応するキャッシュメモリ１４上のアドレスを計算し、そのアドレスのデータをキャッシュメモリ１４から読み出してピクセルの描画色を決定するテクスチャ貼付け手段である。ピクセル書込み部１７は、テクスチャ貼付け部１６にて求めたピクセルのデータをフレームバッファ３２へ描画するピクセル書込み手段である。
　次に、実施の形態１のテクスチャマッピング装置の動作について説明する。
　まず、ＣＰＵ２は、予め貼付けるテクスチャイメージ３１を外部メモリ３へ格納し、その後、テクスチャマッピング装置１に対して、パラメータを設定し、描画開始を指示する。
　以下、図２の描画を行う場合を例として説明する。この例は、テクスチャイメージ３１（図２（ａ））に対して３×３の変換行列による座標変換処理を施し、図２（ｂ）のように変形した図形をフレームバッファ３２へ描画するものである。
　この例では、ＣＰＵ２からテクスチャマッピング装置１に対し、変形前の四角形の頂点座標、３×３の変換行列、貼付けるテクスチャイメージ３１のアドレスが指定される。なお、これらのパラメータは、ＣＰＵ２がテクスチャマッピング装置１に対して逐次設定しても良いし、外部メモリ３上に格納してテクスチャマッピング装置１が読み出すよう構成しても良い。
　テクスチャマッピング装置１は、ＣＰＵ２からの指示により描画を開始する。なお、テクスチャマッピング装置１は、図形をタイル形状の領域毎に分割して描画を行う構成となっている。図３に、描画する図形をタイル領域に分ける例を示す。図３の例では、タイル領域１についてフレームバッファ３２に描画を行い、その後同様にタイル領域２からタイル領域９までの描画を行う。なお、タイル領域の大きさは、予め決められた固定の大きさである（例えば、３２×３２ピクセルや６４×６４ピクセルなど）。
　テクスチャマッピング装置１が描画を開始すると、制御部１１が図形を定義する頂点座標に対し、指定された変換行列で座標変換処理を行い、変形後の図形の頂点座標を求める。その後、変換後の図形の頂点座標から、図３に示した様に図形をタイル領域毎に分割する。そして、制御部１１はまず、参照領域算出部１２およびピクセル生成部１５に対して、タイル領域１について処理を行うことを指示する。
　図４は、図２および図３の例におけるタイル領域１の描画を説明するための図である。
　参照領域算出部１２は、制御部１１から指示を受けると、対象であるタイル領域１に対応するテクスチャイメージ３１の参照領域を算出する。そのために、まずタイル領域１の四隅の点について、テクスチャイメージ３１上での対応する座標（テクスチャ座標）を求める（図４（ａ）、（ｂ））。この処理は、指定された変換行列の逆行列を求め、この逆行列にタイル領域四隅のＸＹ座標値をかけることにより行う。
　次に、参照領域算出部１２は、求めた４点のうち、テクスチャイメージ３１外に位置する点については、求めた４点で構成される四角形の辺とテクスチャイメージ３１外周との交点の座標を計算し、その位置に移動する（図４（ｃ））。そして、この移動後の４点の外接矩形領域（ＸＹ座標値のそれぞれ最小値および最大値で定義される領域）を、参照領域とする（図４（ｄ））。
　参照領域算出部１２は、参照領域を求めると、テクスチャイメージ読出し部１３へ参照領域の情報を出力し、テクスチャイメージ３１の領域を読み出すよう指示を出す。テクスチャイメージ読出し部１３は、参照領域算出部１２からの指示に従い、指定された参照領域分のテクスチャイメージを外部メモリ３から読出し、キャッシュメモリ１４へと格納する（図４（ｅ））。この際に、テクスチャイメージ読出し部１３は、参照領域のテクスチャイメージ上での左上座標（ｕ０，ｖ０）が、キャッシュメモリ１４の原点に位置するように格納する。そして、この左上座標を基準座標とすることをテクスチャ貼付け部１６へ通知する。
　一方、ピクセル生成部１５は、制御部１１から指示を受け、座標変換後の図形の頂点座標からタイル領域１に含まれる図形のピクセルを生成し、ピクセル毎にそのＸＹ座標値をテクスチャ貼付け部１６へ出力する。ただし、テクスチャ貼付け部１６への出力は、キャッシュメモリ１４へ参照領域分のテクスチャイメージの格納が完了してから行う。
　テクスチャ貼付け部１６は、ピクセル生成部１５からピクセルのＸＹ座標値が入力され、そのピクセルに対応するテクセル（テクスチャイメージのピクセル）をキャッシュメモリ１４から読み出す。この処理は、まず指定された変換行列の逆行列に、ピクセルのＸＹ座標値をかけることによりテクスチャ座標求め、次に、テクスチャイメージ読出し部１３から通知されている基準座標をテクスチャ座標から減算することで、キャッシュメモリ１４上のアドレスを求め、読み出す。
　テクスチャ貼付け部１６が処理を行う時点において、参照され得るテクスチャイメージは全てキャッシュメモリ１４上に格納されているため、キャッシュのヒット判定処理は不要であり、単にキャッシュメモリ１４の対応するアドレスを読み出すことで、対応するテクセルデータを得ることができる。
　テクスチャ貼付け部１６は、キャッシュメモリ１４から対応するテクセルを読み出したら、そのテクセルの色をピクセルの描画色とし、ＸＹ座標と共にピクセル書込み部１７へ出力する。
　ピクセル書込み部１７は、テクスチャ貼付け部１６からピクセルのデータを受け取ると、外部メモリ３上のフレームバッファ３２の対応する座標位置へそのピクセルを描画する。その際に、必要であればアルファブレンディング処理等のピクセル演算処理を施してから描画を行う。
　そして、ピクセル生成部１５がタイル領域１に含まれる図形の全てのピクセルを出力し、テクスチャ貼付け部１６およびピクセル書込み部１７における処理が完了すると、フレームバッファ３２へのタイル領域１の描画が完了する（図４（ｆ））。
　タイル領域１の描画が完了すると、次に制御部１１は、参照領域算出部１２およびピクセル生成部１５に対して、タイル領域２について処理を行うことを指示する。図５は、図２および図３の例におけるタイル領域２の描画を説明するための図である。
　参照領域算出部１２は、制御部１１から指示を受けると、対象であるタイル領域２に対応するテクスチャイメージの参照領域を算出する。参照領域の算出方法は、前記のタイル領域１における処理と同様である（図５（ａ）、（ｂ）、（ｃ）、（ｄ））。参照領域算出部１２は、参照領域を求めると、テクスチャイメージ読出し部１３へ参照領域の情報を出力し、テクスチャイメージを読み出すよう指示を出し、テクスチャイメージ読出し部１３は指定された参照領域分のテクスチャイメージを外部メモリ３から読出し、キャッシュメモリ１４へと格納する（図５（ｅ））。この際に、テクスチャイメージ読出し部１３は、参照領域のテクスチャイメージ上での左上座標（ｕ１，ｖ１）が、キャッシュメモリ１４の原点に位置するように格納する。そして、この左上座標を基準座標とすることをテクスチャ貼付け部１６へ通知する。
　一方、ピクセル生成部１５は、制御部１１から指示を受け、座標変換後の図形の頂点座標からタイル領域２に含まれる図形のピクセルを生成し、ピクセル毎にそのＸＹ座標値をテクスチャ貼付け部１６へ出力する。ただし、テクスチャ貼付け部１６への出力は、キャッシュメモリ１４へ参照領域分のテクスチャイメージの格納が完了してから行う。
　テクスチャ貼付け部１６は、ピクセル生成部１５からピクセルのＸＹ座標値を入力され、そのピクセルに対応するテクセルをキャッシュメモリ１４から読み出す。この処理は前記のタイル領域１における処理と同様である。ただし、テクスチャ座標からキャッシュメモリ１４上のアドレスを求める際の基準座標は、テクスチャイメージ読出し部１３から新たに通知されている値（ｕ１、ｖ１）を使用する。
　以降の処理も前記タイル領域１における処理と同様であり、ピクセル生成部１５がタイル領域２に含まれる図形の全てのピクセルを出力し、テクスチャ貼付け部１６およびピクセル書込み部１７における処理が完了すると、フレームバッファへのタイル領域２の描画が完了する（図５（ｆ））。
　タイル領域２の描画が完了し、同様にタイル領域３からタイル領域９までの全てのタイル領域について処理が完了するとテクスチャマッピング装置１は動作を完了し、フレームバッファ３２に図２（ｂ）で示した描画結果が得られる。
　以上説明した例は、テクスチャイメージの参照領域がキャッシュメモリ１４よりも小さい場合の例である。このような場合には読み出したテクスチャイメージをそのままキャッシュメモリ１４へ格納すれば良い。しかしながら、参照領域がキャッシュメモリ１４よりも大きい場合は、そのままではキャッシュメモリ１４に格納することができない。
　以下に、参照領域がキャッシュメモリ１４よりも大きい場合の動作を、図６の描画を行う場合を例として説明する。この例は、テクスチャイメージ（図６（ａ））を縮小・回転して図２（ｂ）のように変形した図形へ貼付けて描画するものである。
　図７は、図６の例における図形のタイル領域への分割を示したものである。この場合、４つのタイル領域に分割されるため、制御部１１はタイル領域１からタイル領域４までの領域について順次、参照領域算出部１２およびピクセル生成部１５に対して処理を行うよう指示を出す。
　図８は、図６および図７の例におけるタイル領域１の描画を説明するための図である。参照領域算出部１２における処理は前記の例における処理と同様である（図８（ａ）、（ｂ）、（ｃ）、（ｄ））。
　テクスチャイメージ読出し部１３は、参照領域算出部１２より指定された参照領域分のテクスチャイメージを外部メモリ３から読出し、キャッシュメモリ１４へと格納する。ただし、この際に、参照領域がキャッシュメモリ１４のサイズよりも大きいことを検知し、読み出したテクスチャイメージを縮小してからキャッシュメモリ１４上へ格納する（図８（ｅ））。なお、縮小の単位は２のべき乗単位とし、キャッシュメモリ１４のサイズに収まる範囲で最大の大きさとなるように縮小を行う。この例の場合は１／２の縮小となる。また、縮小の際にはフィルタリング処理を施すことが望ましい。
　テクスチャイメージ読出し部１３は、参照領域のテクスチャイメージ上での左上座標（ｕ２，ｖ２）が、キャッシュメモリ１４の原点に位置するように格納する。そして、この左上座標を基準座標とすることと、テクスチャイメージが１／２へ縮小されていることをテクスチャ貼付け部１６へ通知する。
　ピクセル生成部１５における処理は前記の例における処理と同様である。
　テクスチャ貼付け部１６は、ピクセル生成部１５からピクセルのＸＹ座標値を入力され、そのピクセルに対応するテクセルをキャッシュメモリ１４から読み出す。
　この処理は前記の例における処理と同様である。ただし、テクスチャ座標からキャッシュメモリ１４上のアドレスを求める際に、テクスチャイメージが縮小されていることを考慮してアドレスを計算する。すなわち、テクスチャ座標から基準座標（ｕ２、ｖ２）を減算した後に、座標値を１／２とすることで対応するキャッシュメモリ１４上のアドレスを求める。
　以降の処理も前記の例で示した処理と同様であり、ピクセル生成部１５がタイル領域１に含まれる図形の全てのピクセルを出力し、テクスチャ貼付け部１６およびピクセル書込み部１７における処理が完了すると、フレームバッファへのタイル領域１の描画が完了する（図８（ｆ））。
　タイル領域２の描画が完了し、同様にタイル領域２からタイル領域４までの全てのタイル領域について処理が完了するとテクスチャマッピング装置１は動作を完了し、フレームバッファに図６（ｂ）で示した描画結果が得られる。
　次に、参照領域がキャッシュメモリ１４よりも大きく、縦方向と横方向で縮小率が異なる場合の動作を、図９の描画を行う場合を例として説明する。この例は、テクスチャイメージ（図９（ａ））を横方向に縮小し、回転して図９（ｂ）のように変形した図形へ貼付けて描画するものである。
　図１０は、図９の例における図形のタイル領域への分割を示したものである。この場合、６つのタイル領域に分割されるため、制御部１１はタイル領域１からタイル領域６までの領域について順次、参照領域算出部１２およびピクセル生成部１５に対して処理を行うよう指示を出す。
　図１１は、図９および図１０の例におけるタイル領域１の描画を説明するための図である。
　参照領域算出部１２における処理は前記の例における処理と同様である（図１１（ａ）、（ｂ）、（ｃ）、（ｄ））。テクスチャイメージ読出し部１３は、参照領域算出部１２より指定された参照領域分のテクスチャイメージを外部メモリ３から読出し、キャッシュメモリ１４へと格納する。ただし、この際に、参照領域がキャッシュメモリ１４のサイズよりも横方向に大きいことを検知し、読み出したテクスチャイメージを縮小してからキャッシュメモリ１４上へ格納する（図１１（ｅ））。なお、縮小の単位は２のべき乗単位とし、縦方向および横方向のそれぞれでキャッシュメモリ１４のサイズに収まる範囲で最大の大きさとなるように縮小を行う。この例の場合は横方向に１／２の縮小となり、縦方向は縮小を行わない。
　テクスチャイメージ読出し部１３は、参照領域のテクスチャイメージ上での左上座標（ｕ３，ｖ３）が、キャッシュメモリ１４の原点に位置するように格納する。そして、この左上座標を基準座標とすることと、テクスチャイメージが横方向に１／２へ縮小されていることと、縦方向は縮小されていないことをテクスチャ貼付け部１６へ通知する。
　ピクセル生成部１５における処理は前記の例における処理と同様である。
　テクスチャ貼付け部１６は、ピクセル生成部１５からピクセルのＸＹ座標値を入力され、そのピクセルに対応するテクセルをキャッシュメモリ１４から読み出す。この処理は上記例における処理と同様である。ただし、テクスチャ座標からキャッシュメモリ１４上のアドレスを求める際に、テクスチャイメージが縦方向および横方向それぞれ異なる大きさに縮小されていることを考慮してアドレスを計算する。すなわち、テクスチャ座標から基準座標（ｕ２，ｖ２）を減算した後に、横方向（ｕ座標）の座標値を１／２とし、縦方向（ｖ座標）の座標値はそのまま使用することで対応するキャッシュメモリ１４上のアドレスを求める。
　以降の処理も上記例で示した処理と同様であり、ピクセル生成部１５がタイル領域１に含まれる図形の全てのピクセルを出力し、テクスチャ貼付け部１６およびピクセル書込み部１７における処理が完了すると、フレームバッファ３２へのタイル領域１の描画が完了する（図１１（ｆ））。
　タイル領域２の描画が完了し、同様にタイル領域２からタイル領域４までの全てのタイル領域について処理が完了するとテクスチャマッピング装置１は動作を完了し、フレームバッファに図９（ｂ）で示した描画結果が得られる。
　以上のように、タイル領域ごとに、参照され得るテクスチャイメージの領域を求め、予めキャッシュメモリ１４へ転送しておくことにより、ピクセルごとにキャッシュメモリ１４のヒット判定処理が不要となるため、複雑なテクスチャキャッシュ機構を備える場合と比較し、単純な回路構成で高速にテクスチャマッピング処理を行うことができるという効果がある。また、複数のピクセルを並列処理する構成にする場合でも、キャッシュメモリ１４を並列に読み出せるよう構成することで対応可能である。
　また、テクスチャイメージの読出しは、矩形領域をまとめて読み出すように構成したため、外部メモリとしてＤＤＲ－ＳＤＲＡＭ等を使用する場合に、バースト転送により効率良く読み出すことができるという効果がある。
　なお、あるタイル領域の処理後に次のタイル領域の処理を行う際に、テクスチャイメージの参照領域が重複する部分を検出し、重複する部分は外部メモリ３からの読出しを行わずに、キャッシュメモリ１４内でデータをコピーするよう構成しても良い。
　また、キャッシュメモリ１４をダブルバッファ構成とし、ピクセルごとの貼付け処理を行っている間に次のタイル領域の参照領域を平行して読み出す構成としても良い。
　また、テクスチャイメージ３１の参照領域を読み出す際に、縦方向および横方向に１画素分多くのテクスチャイメージを読み出しておき、ピクセルごとに貼り付けを行う際に、対応するキャッシュメモリアドレスの周囲４点のテクセルを読出してバイリニアフィルタによる補間処理を施すよう構成しても良い。
　以上説明したように、実施の形態１のテクスチャマッピング装置によれば、タイル単位に図形の描画を行い、図形へテクスチャイメージの貼付け処理を行うテクスチャマッピング装置において、タイル領域ごとに参照するテクスチャイメージの領域を算出する参照領域算出手段と、参照領域算出手段において算出されたテクスチャイメージの領域を読出すテクスチャイメージ読出し手段と、テクスチャイメージ読出し手段で読み出したテクスチャイメージを保持するキャッシュメモリと、タイル領域に含まれる図形のピクセルを生成するピクセル生成手段と、図形のピクセル生成手段で生成したピクセルごとに対応するキャッシュメモリ上のアドレスを計算し、計算したアドレスのデータをキャッシュメモリから読み出してピクセルの描画色を決定するテクスチャ貼付け手段と、テクスチャ貼付け手段にて求めたピクセルのデータをフレームバッファへ描画するピクセル書込み手段とを備えたので、ピクセルごとにキャッシュメモリのヒット判定処理が不要となるため、複雑なテクスチャキャッシュ機構を備える場合と比較し、単純な回路構成で高速にテクスチャマッピング処理を行うことができる。
　また、実施の形態１のテクスチャマッピング装置によれば、テクスチャイメージ読出し手段は、読み出すテクスチャイメージの領域がキャッシュメモリのサイズよりも大きい場合には、読み出したテクスチャイメージを２のべき乗単位で縮小してキャッシュメモリへ格納するようにしたので、一定の大きさのキャッシュメモリで実現することができる。
　また、実施の形態１のテクスチャマッピング装置によれば、テクスチャイメージ読出し手段は、読み出すテクスチャイメージを縮小する際に、縦方向および横方向で別々の縮小率で縮小するようにしたので、テクスチャイメージの縮小率が縦横で異なる場合でも一定の大きさのキャッシュメモリで対応することができる。
　また、実施の形態１のテクスチャマッピング装置によれば、テクスチャイメージ読出し手段は、参照領域算出手段にて算出された領域よりも１画素分多くのテクスチャイメージ領域を読出し、テクスチャ貼付け手段は、ピクセル毎に対応するキャッシュメモリアドレスの周囲４点の画素を読み出してバイリニアフィルタリング処理を実行するようにしたので、領域間のつながりが滑らかな描画結果を得ることができる。
　なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
　以上のように、この発明に係るテクスチャマッピング装置は、タイル単位に図形の描画を行い、図形へのテクスチャイメージの貼付け処理を行う構成に関するものであり、テクスチャマッピングを行う画像生成装置に用いるのに適している。
　１　テクスチャマッピング装置、２　ＣＰＵ、３　外部メモリ、１１　制御部、１２　参照領域算出部、１３　テクスチャイメージ読出し部、１４　キャッシュメモリ、１５　ピクセル生成部、１６　テクスチャ貼付け部、１７　ピクセル書込み部、３１　テクスチャイメージ、３２　フレームバッファ。

Claims (4)

  1. 　タイル単位に図形の描画を行い、当該図形へテクスチャイメージの貼付け処理を行うテクスチャマッピング装置において、
    　タイル領域ごとに参照する前記テクスチャイメージの領域を算出する参照領域算出手段と、
    　前記参照領域算出手段において算出されたテクスチャイメージの領域を読出すテクスチャイメージ読出し手段と、
    　前記テクスチャイメージ読出し手段で読み出したテクスチャイメージを保持するキャッシュメモリと、
    　前記タイル領域に含まれる図形のピクセルを生成するピクセル生成手段と、
    　前記ピクセル生成手段で生成した図形のピクセルごとに対応する前記キャッシュメモリ上のアドレスを計算し、当該計算したアドレスのデータを前記キャッシュメモリから読み出してピクセルの描画色を決定するテクスチャ貼付け手段と、
    　前記テクスチャ貼付け手段にて求めたピクセルのデータをフレームバッファへ描画するピクセル書込み手段とを備えたことを特徴とするテクスチャマッピング装置。
  2. 　テクスチャイメージ読出し手段は、読み出すテクスチャイメージの領域がキャッシュメモリのサイズよりも大きい場合には、読み出したテクスチャイメージを２のべき乗単位で縮小して前記キャッシュメモリへ格納することを特徴とする請求項１記載のテクスチャマッピング装置。
  3. 　テクスチャイメージ読出し手段は、読み出すテクスチャイメージを縮小する際に、縦方向および横方向で別々の縮小率で縮小することを特徴とする請求項２記載のテクスチャマッピング装置。
  4. 　テクスチャイメージ読出し手段は、参照領域算出手段にて算出された領域よりも１画素分多くのテクスチャイメージ領域を読出し、
    　テクスチャ貼付け手段は、ピクセル毎に対応するキャッシュメモリアドレスの周囲４点の画素を読み出してバイリニアフィルタリング処理を実行することを特徴とする請求項１記載のテクスチャマッピング装置。
PCT/JP2011/004759 2011-08-26 2011-08-26 テクスチャマッピング装置 WO2013030861A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/004759 WO2013030861A1 (ja) 2011-08-26 2011-08-26 テクスチャマッピング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/004759 WO2013030861A1 (ja) 2011-08-26 2011-08-26 テクスチャマッピング装置

Publications (1)

Publication Number Publication Date
WO2013030861A1 true WO2013030861A1 (ja) 2013-03-07

Family

ID=47755429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/004759 WO2013030861A1 (ja) 2011-08-26 2011-08-26 テクスチャマッピング装置

Country Status (1)

Country Link
WO (1) WO2013030861A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309472A (ja) * 1993-04-23 1994-11-04 Mitsubishi Precision Co Ltd テクスチャ・マッピングの方法及びテクスチャ・マッピング装置
JPH1011594A (ja) * 1996-06-27 1998-01-16 Sony Corp 画像生成装置およびデータ圧縮方法
JP2002504251A (ja) * 1998-04-09 2002-02-05 エススリー・インコーポレイテッド 無停止要求テクスチャキャッシュシステム及び方法
JP2003308544A (ja) * 2002-04-18 2003-10-31 Taito Corp ミップマップデータの高速読出方式
JP2008276798A (ja) * 1996-12-30 2008-11-13 Nvidia Internatl Inc タイルリニアホストテクスチャストレージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309472A (ja) * 1993-04-23 1994-11-04 Mitsubishi Precision Co Ltd テクスチャ・マッピングの方法及びテクスチャ・マッピング装置
JPH1011594A (ja) * 1996-06-27 1998-01-16 Sony Corp 画像生成装置およびデータ圧縮方法
JP2008276798A (ja) * 1996-12-30 2008-11-13 Nvidia Internatl Inc タイルリニアホストテクスチャストレージ
JP2002504251A (ja) * 1998-04-09 2002-02-05 エススリー・インコーポレイテッド 無停止要求テクスチャキャッシュシステム及び方法
JP2003308544A (ja) * 2002-04-18 2003-10-31 Taito Corp ミップマップデータの高速読出方式

Similar Documents

Publication Publication Date Title
JP6392370B2 (ja) 様々なレンダリング及びラスタライゼーション・パラメータ下でビューポートを変化させるための、オブジェクトの効率的再レンダリング方法
KR102338831B1 (ko) 구성가능한 변환 파라미터들을 갖는 다중 공간 렌더링
CN100504923C (zh) 用于纹理视讯处理的纹理引擎、图形处理器及方法
CN105487848B (zh) 一种3d应用的显示刷新方法及系统
JP2007514230A5 (ja)
WO2002027661A2 (en) Method and apparatus for the anti-aliasing supersampling
KR20070055618A (ko) 내장형 디바이스의 플렉시블 안티에일리어싱
CN110582797A (zh) 用于多级绘制后图像变换的方法和系统
US20180174349A1 (en) Adaptive partition mechanism with arbitrary tile shape for tile based rendering gpu architecture
JP5907930B2 (ja) 複数の画素をテクスチャ処理するための画像処理方法、プログラム及びグラフィック装置
JP4198087B2 (ja) 画像生成装置および画像生成方法
CN106251291A (zh) 利用OpenGL与OpenCL协作实现图像缩放的方法及系统
TW201426633A (zh) 圖形處理器可程式化著色器的紋理資料結構與其運作方法
JP3959862B2 (ja) テクスチャマッピング方法及びその装置
TWI395152B (zh) 繪圖處理單元及處理邊框顏色資訊之方法
JP4532746B2 (ja) ３ｄパイプラインを使用したストレッチ・ブリッティングのための方法および装置
US6914609B2 (en) Multiple scan line sample filtering
CN107038729A (zh) 一种基于OpenGL‑ES的数字仪表盘绘制方法
WO2023202367A1 (zh) 图形处理器、系统、装置、设备及方法
JP2003091736A (ja) 描画処理装置、描画処理プログラムを記録した記録媒体、描画処理プログラム、描画処理方法
JP2011217057A (ja) レンズ歪み除去装置、方法およびプログラム
US20130235057A1 (en) Area-based dependency chain analysis of shaders and command stream
WO2013030861A1 (ja) テクスチャマッピング装置
CN107146193A (zh) 一种应用于图像处理的基于双显卡的gpu并行计算方法
JP2002157604A (ja) テクスチャ描画方法、エンタテインメント装置および記録媒体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11871801

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11871801

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP