WO2012175569A1 - Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung - Google Patents

Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2012175569A1
WO2012175569A1 PCT/EP2012/061872 EP2012061872W WO2012175569A1 WO 2012175569 A1 WO2012175569 A1 WO 2012175569A1 EP 2012061872 W EP2012061872 W EP 2012061872W WO 2012175569 A1 WO2012175569 A1 WO 2012175569A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
potting
semiconductor chip
carrier substrate
semiconductor
Prior art date
Application number
PCT/EP2012/061872
Other languages
English (en)
French (fr)
Inventor
Christina Keith
Bert Braune
Michael Kruppa
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/127,049 priority Critical patent/US9281458B2/en
Publication of WO2012175569A1 publication Critical patent/WO2012175569A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Definitions

  • the invention relates to an optoelectronic
  • Semiconductor device having a carrier substrate and a semiconductor chip applied thereto. Furthermore, the present invention relates to a method for producing such a semiconductor device.
  • Semiconductor components which comprise a carrier substrate and a semiconductor chip applied thereto often additionally have a potting material which surrounds the semiconductor chip.
  • potting materials include silicone or epoxy known.
  • silicone has a disadvantageous gas permeability, so in the environment of the
  • Potting material to the carrier substrate pass through and can reach, for example, there applied conductor tracks. As a result, however, corrosion of the conductor tracks can disadvantageously occur.
  • Epoxy as potting material has a good
  • epoxy is disadvantageously not light stable.
  • a yellowing and / or cracking of the potting material can occur in the case of a potting material made of epoxy, which are based on a radiation influence of the potting material with UV light. It is an object of the present invention
  • Object of the present invention to provide a manufacturing method for such an improved semiconductor device.
  • the optoelectronic device in one embodiment, the optoelectronic
  • Semiconductor device a carrier substrate and at least one semiconductor chip arranged thereon.
  • the semiconductor chip has an active layer suitable for generating radiation.
  • On the carrier substrate are for electrical
  • the semiconductor chip is covered with a potting material, which is at least a first, a second and a third
  • Potting layer has.
  • Potting materials differ from each other in their material composition and / or in their optical and / or chemical properties.
  • the tracks may be a body or layer formed with a metal prone to corrosion, such as silver.
  • the carrier substrate may be formed as a lead frame made of the metal or one
  • the potting material thus consists of various materials
  • the conductor tracks of the carrier substrate usually have silver.
  • silver is susceptible to silver corrosion due to sulfur containing compounds and noxious gases that can pass through a silicone potting material. Due to the Dreilach Anlagenmannguss can due to the selection
  • the layers of potting material for example, have a different matrix material, such as
  • the layers may be introduced through into the matrix material
  • one of the layers of the potting material has an additional pigment, while the other layers of the potting compound
  • the semiconductor device is an optoelectronic
  • the optoelectronic semiconductor component comprises a semiconductor chip, preferably a radiation-emitting semiconductor chip, for example an LED.
  • the active layer of the semiconductor chip preferably contains a pn junction, a double heterostructure, a
  • Single quantum well structure SQW, Single quantum well
  • MQW multiple quantum well structure
  • Dimensionality of quantization includes, among other things, quantum wells, quantum wires and quantum dots, and each one
  • the semiconductor chip preferably comprises a
  • the semiconductor chip in particular the active layer, preferably contains an I I I / V semiconductor material.
  • III / V semiconductor materials are used for radiation generation in the
  • the semiconductor chip has a plurality of semiconductor layers epitaxially deposited on one another, in which the active layer
  • the vertical direction is
  • the mounting surface is preferably a flat bottom surface of a cavity of the housing.
  • the vertical direction is one
  • the potting material accordingly comprises a layer stack of different potting layers.
  • the individual potting layers each have a height in the vertical direction, which can be adapted to the desired properties.
  • the semiconductor chip is preferably arranged on the carrier substrate.
  • the semiconductor chip is fastened to the carrier substrate, for example, by means of a connection layer.
  • the tie layer is an adhesive layer.
  • the first potting layer is arranged directly on the carrier substrate and at least partially encloses the semiconductor chip.
  • the semiconductor chip is thus arranged in the first potting layer, wherein the semiconductor chip has a height that is greater than the height of the first potting layer.
  • the second potting layer can be arranged directly on the first potting layer and also the
  • the added height of the first potting layer and the second potting layer may be less than the height of the
  • Potting layer and the second potting layer protrudes in the vertical direction.
  • the second potting layer on the side facing away from the carrier substrate preferably a major surface.
  • Carrier substrate smaller than a distance of the active layer of the semiconductor chip from the carrier substrate.
  • the third potting layer can be arranged on the second potting layer and enclose the semiconductor chip finally.
  • the second potting layer is thus arranged between the first and the third potting layer.
  • the added height of the first potting layer, the second potting layer and the third potting layer therefore projects beyond the height of the potting layer
  • the first encapsulation layer adjoins directly to the carrier substrate.
  • Potting layer thus advantageously protects the tracks of the carrier substrate from corrosion.
  • the first potting layer thus advantageously prevents the
  • the first potting layer preferably has a gas impermeability to noxious gases of more than 80%, preferably more than 90%, particularly preferably more than 95%.
  • Potting layer an epoxy layer.
  • An epoxy layer is characterized by a particularly good gas tightness, but has a low light stability.
  • Forming a first potting layer of epoxy on the carrier substrate, which is followed by a second and third potting layer, may have the advantage of such
  • Epoxy layer are exploited. At the same time is the
  • Epoxy layer can be prevented.
  • the height of the first encapsulation layer and the height of the second encapsulation layer are formed such that the main surface of the second encapsulation layer remote from the carrier substrate intervenes between the first encapsulation layer
  • Carrier substrate and the active layer of the semiconductor chip is located. Such an arrangement reflects
  • the underlying epoxy layer are protected from light-induced yellowing and cracking.
  • the second potting layer protects the first potting layer against degradation, which may arise, for example, from back-reflecting radiation.
  • the second potting layer has a
  • Wavelength range preferably of 80%, preferably of 90%.
  • the pigments are any organic radicals. In accordance with at least one embodiment, the pigments are any organic radicals.
  • the second one is especially advantageous for increasing the reflectivity.
  • the second one is especially advantageous for increasing the reflectivity.
  • a silicone layer is characterized in particular by a light stability for radiation in the UV and in the visible wavelength range. Due to the first epoxy encapsulation layer, gases passing through the silicone layer can be prevented from reaching the carrier substrate and the printed conductors applied thereto, so that sufficient protection against corrosion is made possible.
  • the third potting layer which is arranged on the side of the second potting layer facing away from the first potting layer, comprises a highly transparent, light-stable material. In particular, the third potting layer is arranged downstream of a radiation exit side of the semiconductor chip, so that the third potting layer
  • Potting layer the radiation generated in the semiconductor chip is coupled out of the semiconductor device. Due to the highly transparent and light-stable material of the third potting layer, an efficient light extraction from the component and an aging-resistant component can be realized.
  • the third casting layer covers the
  • the material of the third potting layer is preferably 80%, preferably 90%, particularly preferably 95%
  • light-stable is to be understood as meaning that the material of the third potting layer does not or hardly has any effect over a certain period upon irradiation with UV light
  • the material of the third potting layer is UV stable.
  • the third is
  • the third potting layer is a clear potting compound in which preferably no pigments or particles are contained.
  • this includes
  • Semiconductor component a housing having a cavity in which the semiconductor chip is arranged, wherein the potting material is introduced into the cavity and the semiconductor chip
  • the housing encloses.
  • the housing encloses, for example, at least
  • the carrier substrate is preferably a metal carrier, for
  • a leadframe made of, for example, a copper substrate having at least one
  • Precious metal layer consists, for example, of silver can be formed). Furthermore, it is possible for the carrier substrate to be a printed circuit board, for example a printed circuit board (PCB).
  • the potting material preferably completely encloses the semiconductor chip. Preferably, the potting material completely fills the cavity of the housing, so that a surface of the housing with a surface of the potting material is flat.
  • a method for producing a semiconductor component comprises the following
  • Carrier substrate which at least partially surrounds the semiconductor chip
  • a semiconductor device produced in this way is characterized by a triple encapsulation, which has the advantages of a
  • Epoxidvergusses with the advantages of a Silikonvergusses connects.
  • a potting material can be achieved, which is characterized by a suitable gas-tightness and light stability.
  • a semiconductor chip is enclosed in succession with the different materials of the individual potting layers. The different ones
  • a housing having a cavity wherein the semiconductor chip and the potting layers are introduced into the cavity.
  • this encloses the
  • Figures 1A and 1B are each a schematic cross-section of an embodiment of an inventive
  • Figure 2 is a schematic cross section of a
  • Components such as layers, structures,
  • FIG. 2 shows a cross section of a semiconductor component which comprises a semiconductor chip 1 in a housing 4.
  • the housing 4 has in particular a cavity 4a, in which the semiconductor chip 1 is arranged.
  • Base of the cavity 4a is formed by a carrier substrate 2, on which for electrical contacting of the
  • Semiconductor chips 1 conductor tracks are arranged.
  • the semiconductor chip 1 is, for example, by means of an adhesive
  • Layer for example, an adhesive or a solder layer, mounted on one of the conductor tracks of the carrier substrate 2.
  • On the carrier substrate 2 is one of this conductor track
  • the cavity 4 a of the housing 4 has oblique side surfaces, which for the reflection of the semiconductor chip of the first
  • the semiconductor chip 1 has an active layer for generating radiation.
  • the semiconductor chip 1 is enveloped by a potting material 5, which is introduced into the cavity 4 a of the housing 4.
  • a conventionally used potting material for wrapping the semiconductor chip 1 comprises, for example, silicone or
  • Silicone is characterized by a particularly good light stability and is therefore insensitive to degradation by, for example, UV radiation.
  • silicone has a disadvantageous gas permeability, so that noxious gases or sulfur-containing compounds from the environment of the semiconductor device through the silicone
  • arranged conductor tracks can penetrate. This can adversely corrosion to the tracks of the
  • Carrier substrate occur.
  • Ox, H20 or H2S can diffuse through the potting material made of silicone to the conductor tracks of the carrier substrate. It can be used as a corrosion product
  • epoxy as potting material has a gas-tightness, but adversely affects degradation effects
  • the semiconductor chip is coated with a potting material having a first, a second and a third potting layer.
  • a potting material having a first, a second and a third potting layer.
  • FIGS. 1A and 1B Semiconductor devices are illustrated in conjunction with FIGS. 1A and 1B.
  • FIG. 1A shows a semiconductor component in FIG.
  • a semiconductor chip 1 is on a housing 4, which has a cavity 4a, a semiconductor chip 1 is on a
  • Carrier substrate 2 is arranged.
  • the carrier substrate forms the bottom surface of the cavity 4a.
  • the carrier substrate 2 has conductor tracks for electrically contacting the semiconductor chip 1 on a surface facing the semiconductor chip.
  • the semiconductor chip 1 is fastened with an underside by means of a solder layer 2a.
  • the semiconductor chip 1 is electrically conductively connected to a further conductor track of the carrier substrate 2 by means of a bonding wire 3.
  • the semiconductor chip 1 has a radiation exit side 1b, from which the largest part of the radiation generated in an active layer 1 a of the semiconductor chip 1 emerges.
  • the carrier substrate 2 is integrated in the housing 4
  • the carrier substrate 2 is enclosed by the housing material of the housing 4, wherein a
  • Top side on which the semiconductor chip is applied, at least partially free of housing material.
  • the carrier substrate for example by means
  • Conductor tracks of the carrier substrate 2 protrude through the housing 4 in a lateral direction, so that so an external electrical contact is made possible (not
  • the carrier substrate 2 is for example a printed circuit board or a so-called leadframe.
  • Carrier substrate 2 preferably have silver or a
  • the semiconductor chip 1 is potted with a potting material.
  • a first potting layer is introduced directly into the cavity 4 a of the housing 4. Since the semiconductor chip 1 has already been applied to the carrier substrate 2, the first encapsulation layer 5a will be laterally adjacent to the first encapsulation layer 5a
  • the first potting layer 5a envelops the
  • Potting layer 5a is preferably formed thin, so that the semiconductor chip 1 for the most part the first
  • Potting layer 5a projects in the vertical direction.
  • the first potting layer 5a is preferably an epoxy layer, which is characterized by a particularly good
  • Gas impermeability characterizes. As a result, diffusion of the gases to the surface of the conductor track of the carrier substrate 2 can be prevented. Accordingly, the first encapsulation layer 5a forms a gas barrier, which prevents the penetration of noxious gases or compounds containing sulfur into the carrier substrate and to the strip conductors. As a result, it is advantageously possible to prevent corrosion, for example silver corrosion in the case of silver-containing conductor tracks.
  • a second potting layer 5b is applied to the first potting layer 5a.
  • the second potting layer is also thin, so that the semiconductor chip 1 projects beyond the second potting layer 5b in the vertical direction for the most part.
  • the added height of the first potting layer 5a and the second potting layer 5b is less than the height of the semiconductor chip 1, preferably less than half the height of the semiconductor chip 1.
  • the active layer 1a is not of the first and second
  • the second potting layer 5b preferably has a main surface 51b on the side facing away from the carrier substrate 2.
  • a distance of the main surface 51b from the support substrate 2 is smaller than a distance of the active layer 1a of the semiconductor chip from the support substrate 2.
  • the main surface 51b of the second potting layer is between the support substrate 2 and the active layer 1a of the semiconductor chip 2.
  • the second potting layer is for example one
  • Silicone layer which preferably contains a white pigment.
  • this white pigment can advantageously the
  • Reflectivity of the second potting layer can be increased, which advantageously the underlying epoxy layer can be protected from light and thus from light-induced yellowing. In particular, so can the
  • Potting layer 5c applied, which completely envelopes the semiconductor chip 1 on the upper side.
  • the third potting layer 5c completely fills the cavity of the housing so that a surface 4b of the housing and a surface 51 of the third potting layer 5c form a flat surface.
  • the third potting layer 5c projects beyond the
  • the third potting layer 5c is preferably one
  • Silicone layer which is formed of a highly transparent light-stable material. This can be an effective
  • Semiconductor chips 1 generated radiation can be achieved.
  • the third potting layer 5c is a clear potting of silicone, which covers the semiconductor chip 1 against the environment.
  • the potting material of the embodiment of Figure 1B is thus composed of three potting layers 5a, 5b, 5c
  • the potting layers of the potting material are designed such that partially desired Properties are guaranteed. So can one
  • Potting material is made possible, which is gas-impermeable due to the lowermost epoxy layer and an efficient due to the overlying silicone layers
  • the middle silicone layer protects the lower epoxy layer from degradation, so that overall an age-stable, radiation-efficient and potted component can be produced.
  • the invention is not limited by the description based on the embodiments of these, but includes each new feature and any combination of features, which in particular any combination of features in the

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein optoelektronisches Halbleiterbauelement angegeben, das ein Trägersubstrat (2) und zumindest einen darauf angeordneten Halbleiterchip (1) umfasst. Der Halbleiterchip (1) weist eine zur Strahlungserzeugung geeignete aktive Schicht (1a) auf. Auf dem Trägersubstrat (2) sind zur elektrischen Kontaktierung des Halbleiterchips (1) Leiterbahnen angeordnet. Der Halbleiterchip (1) ist mit einem Vergussmaterial (5) umhüllt. Das Vergussmaterial (5) weist zumindest eine erste, eine zweite und eine dritte Vergussschicht (5a, 5b, 5c) auf, die sich in ihrer Materialzusammensetzung und/oder in ihren optischen und/oder chemischen Eigenschaften voneinander unterscheiden. Weiter ist ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements angegeben.

Description

Beschreibung
Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
Die Erfindung betrifft ein optoelektronisches
Halbleiterbauelement mit einem Trägersubstrat und einem darauf aufgebrachten Halbleiterchip. Weiter betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements.
Halbleiterbauelemente, die ein Trägersubstrat und einen darauf aufgebrachten Halbleiterchip umfassen, weisen oftmals zusätzlich ein Vergussmaterial auf, das den Halbleiterchip umhüllt. Als Vergussmaterialien sind unter anderem Silikon oder Epoxid bekannt. Silikon weist jedoch nachteilig eine Gasdurchlässigkeit auf, sodass in der Umgebung des
Halbleiterbauelements auftretendes Gas durch das
Vergussmaterial zum Trägersubstrat hindurch treten und beispielsweise zu dort aufgebrachten Leiterbahnen gelangen kann. Dadurch kann jedoch nachteilig eine Korrosion der Leiterbahnen auftreten.
Epoxid als Vergussmaterial dagegen weist zwar eine gute
Gasdichtigkeit auf, sodass ein Durchdringen des Epoxid- Vergussmaterials mit Schadgasen verhindert werden kann.
Jedoch ist Epoxid nachteilig nicht lichtstabil. Insbesondere können bei einem Vergussmaterial aus Epoxid eine Vergilbung und/oder eine Rissbildung des Vergussmaterials auftreten, die auf einem Strahleneinfluss des Vergussmaterials mit UV-Licht basieren . Es ist Aufgabe der vorliegenden Erfindung, ein
Halbleiterbauelement anzugeben, das die oben genannten
Nachteile vermeidet, wodurch sich vorteilhafterweise ein alterungsstabiles Halbleiterbauelement ergibt, das
insbesondere ein Vergussmaterial aufweist, das sich durch eine verbesserte Gasdichtigkeit und gleichzeitig durch eine verbesserte Lichtstabilität auszeichnet. Weiter ist es
Aufgabe vorliegender Erfindung, ein Herstellungsverfahren für ein derart verbessertes Halbleiterbauelement anzugeben.
Diese Aufgaben werden durch ein Halbleiterbauelement
beziehungsweise ein Verfahren mit den Merkmalen der
unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen des Halbleiterbauelements und des Herstellungsverfahrens sind Gegenstand der abhängigen Ansprüche.
In einer Ausführungsform weist das optoelektronische
Halbleiterbauelement ein Trägersubstrat und zumindest einen darauf angeordneten Halbleiterchip auf. Der Halbleiterchip weist eine zur Strahlungserzeugung geeignete aktive Schicht auf. Auf dem Trägersubstrat sind zur elektrischen
Kontaktierung des Halbleiterchips Leiterbahnen angeordnet. Der Halbleiterchip ist mit einem Vergussmaterial umhüllt, das zumindest eine erste, eine zweite und eine dritte
Vergussschicht aufweist. Die Vergussschichten des
Vergussmaterials unterscheiden sich voneinander in ihrer Materialzusammensetzung und/oder in ihren optischen und/oder chemischen Eigenschaften. Bei den Leiterbahnen kann es sich zum Beispiel um einen Körper oder eine Schicht handeln, die mit einem zur Korrosion neigenden Metall wie Silber gebildet ist. So kann das Trägersubstrat zum Beispiel als Leiterrahmen ausgebildet sein, der aus dem Metall besteht oder eine
Schicht aus diesem Metall aufweist. Das Vergussmaterial setzt sich somit aus verschiedenen
Vergussschichten zusammen, deren Materialien entsprechend der gewünschten Eigenschaften ausgewählt sind. Dadurch besteht vorteilhafterweise die Möglichkeit, ein Vergussmaterial zu erzeugen, das eine Mehrzahl von gewünschten Eigenschaften aufweist, was herkömmlicherweise bei einem einstückig
ausgebildeten Vergussmaterial aufgrund der eingeschränkten Materialauswahl nicht möglich ist. Die Verwendung eines derartigen Dreifachschichtvergusses verbindet beispielsweise die Vorteile der Gasdichtigkeit eines Epoxidvergusses mit dem Vorteil der Lichtstabilität eines Silikonvergusses.
Die Leiterbahnen des Trägersubstrats weisen meist Silber auf. Silber ist jedoch anfällig für Silberkorrosion aufgrund von schwefelhaltigen Verbindungen und Schadgasen, die durch ein Vergussmaterial aus Silikon hindurch treten können. Durch den Dreifachschichtverguss kann aufgrund der Auswahl
verschiedener Materialien mit verschiedensten
Materialeigenschaften eine Silberkorrosion der Leiterbahnen mit Vorteil vermieden werden, indem eine der Schichten des Vergussmaterials eine Gasdichtigkeit aufweist.
Die Schichten des Vergussmaterials weisen beispielsweise ein unterschiedliches Matrixmaterial auf, wie beispielsweise
Silikon oder Epoxid. Zusätzlich oder alternativ können sich die Schichten durch in das Matrixmaterial eingebrachte
Partikel oder Pigmente unterscheiden. Beispielsweise weist eine der Schichten des Vergussmaterials ein zusätzliches Pigment auf, während die anderen Schichten des
Vergussmaterials keine derartigen Pigmente enthalten. Das Halbleiterbauelement ist ein optoelektronisches
Halbleiterbauelement, das die Umwandlung von elektronisch erzeugten Daten oder Energien in Lichtemission ermöglicht oder umgekehrt. Beispielsweise umfasst das optoelektronische Halbleiterbauelement einen Halbleiterchip, vorzugsweise einen Strahlungsemittierenden Halbleiterchip, beispielsweise eine LED.
Die aktive Schicht des Halbleiterchips enthält vorzugsweise einen pn-Übergang, eine Doppelheterostruktur, eine
Einfachquantentopfstruktur (SQW, Single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der
Dimensionalität der Quantisierung. Sie umfasst unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede
Kombination dieser Strukturen.
Der Halbleiterchip umfasst vorzugsweise eine
Halbleiterschichtenfolge aus Halbleitermaterial. Insbesondere enthält der Halbleiterchip, insbesondere die aktive Schicht, vorzugsweise ein I I I /V-Halbleitermaterial . III/V- Halbleitermaterialien sind zur Strahlungserzeugung im
ultravioletten, über den sichtbaren bis in den infraroten Spektralbereich besonders geeignet. Der Halbleiterchip weist eine Mehrzahl von aufeinander epitaktisch abgeschiedenen Halbleiterschichten auf, in denen die aktive Schicht
angeordnet ist. Beispielsweise sind die Schichten des
Halbleiterchips auf einem Aufwachssubstrat aufgewachsen, das anschließend zumindest teilweise oder vollständig abgelöst worden ist. Gemäß zumindest einer Ausführungsform sind die
Vergussschichten des Vergussmaterials in vertikaler Richtung übereinander angeordnet. Die vertikale Richtung ist
beispielsweise senkrecht zu einer Montagefläche des
Halbleiterchips gerichtet. Die Montagefläche ist bevorzugt eine ebene Bodenfläche einer Kavität des Gehäuses.
Vorzugsweise ist die vertikale Richtung eine
Hauptabstrahlungsrichtung des optoelektronischen
Halbleiterbauelements. Das Vergussmaterial umfasst demnach einen Schichtenstapel aus unterschiedlichen Vergussschichten. Die einzelnen Vergussschichten weisen in vertikaler Richtung jeweils eine Höhe auf, die an die gewünschten Eigenschaften angepasst sein kann. Der Halbleiterchip ist vorzugsweise auf dem Trägersubstrat angeordnet. Der Halbleiterchip ist beispielsweise mittels einer Verbindungsschicht mit dem Trägersubstrat befestigt. Bevorzugt ist die Verbindungsschicht eine adhäsive Schicht. Beispielsweise ist die erste Vergussschicht direkt auf dem Trägersubstrat angeordnet und umschließt den Halbleiterchip zumindest teilweise. Der Halbleiterchip ist demnach in der ersten Vergussschicht angeordnet, wobei der Halbleiterchip eine Höhe aufweist, die größer ist als die Höhe der ersten Vergussschicht. Die zweite Vergussschicht kann direkt auf der ersten Vergussschicht angeordnet sein und ebenfalls den
Halbleiterchip zumindest teilweise umschließen. Hierbei kann die addierte Höhe der ersten Vergussschicht und der zweiten Vergussschicht geringer sein als die Höhe des
Halbleiterchips, sodass der Halbleiterchip die erste
Vergussschicht und die zweite Vergussschicht in vertikaler Richtung überragt. Alternativ oder ergänzend weist die zweite Vergussschicht auf der dem Trägersubstrat abgewandten Seite vorzugsweise eine Hauptfläche auf. Bevorzugt ist in der vertikalen Richtung ein Abstand der Hauptfläche von dem
Trägersubstrat kleiner als ein Abstand der aktiven Schicht des Halbleiterchips von dem Trägersubstrat.
Die dritte Vergussschicht kann auf der zweiten Vergussschicht angeordnet sein und den Halbleiterchip abschließend umhüllen. Die zweite Vergussschicht ist demnach zwischen der ersten und der dritten Vergussschicht angeordnet. Die addierte Höhe der ersten Vergussschicht, der zweiten Vergussschicht und der dritten Vergussschicht überragt demnach die Höhe des
Halbleiterchips, sodass der Halbleiterchip von der ersten Vergussschicht, der zweiten Vergussschicht und der dritten Vergussschicht vollständig umschlossen ist.
Gemäß zumindest einer Ausführungsform ist die dem
Trägersubstrat zugewandte erste Vergussschicht als
Gasbarriere ausgebildet. Dadurch kann ein Vergussmaterial erzielt werden, das zumindest bereichsweise eine
Gasdichtigkeit aufweist. Die erste Vergussschicht grenzt dabei direkt an das Trägersubstrat an. Die erste
Vergussschicht schützt so vorteilhafterweise die Leiterbahnen des Trägersubstrats vor Korrosion. Die erste Vergussschicht unterbindet also mit Vorteil die
Diffusion und das Vordringen von in der Umgebung auftretenden Gasen zu den Leiterbahnen des Trägersubstrats. Vorzugsweise weist die erste Vergussschicht eine Gasundurchlässigkeit für Schadgase von über 80 %, bevorzugt von über 90 %, besonders bevorzugt von über 95 % auf.
Gemäß zumindest einer Ausführungsform ist die erste
Vergussschicht eine Epoxidschicht . Eine Epoxidschicht zeichnet sich durch eine besonders gute Gasdichtigkeit auf, weist jedoch eine geringe Lichtstabilität auf. Durch
Ausbilden einer ersten Vergussschicht aus Epoxid auf dem Trägersubstrat, der eine zweite und dritte Vergussschicht nachgeordnet ist, kann der Vorteil einer derartigen
Epoxidschicht ausgenutzt werden. Gleichzeitig ist die
Epoxidschicht nicht der Strahlungsaustrittsseite des
Halbleiterchips ausgesetzt, da diese lediglich an
Seitenflächen des Halbleiterchips angeordnet ist, wodurch so ein Vergilben beziehungsweise eine Rissbildung der
Epoxidschicht verhindert werden kann.
Gemäß zumindest einer Ausführungsform sind in der zweiten Vergussschicht, die auf der von dem Trägersubstrat
abgewandten Seite der ersten Vergussschicht angeordnet ist, Pigmente enthalten, die die Reflektivität der zweiten
Vergussschicht erhöhen. Vorzugsweise sind die Höhe der ersten Vergussschicht und die Höhe der zweiten Vergussschicht derart ausgebildet, dass sich die dem Trägersubstrat abgewandte Hauptfläche der zweiten Vergussschicht zwischen dem
Trägersubstrat und der aktiven Schicht des Halbleiterchips befindet. Eine derartige Anordnung reflektiert
vorteilhafterweise die von der aktiven Schicht erzeugte elektromagnetische Strahlung in Richtung einer
Strahlungsaustrittsseite des Halbleiterchips und erhöht somit den Auskopplungsgrad der erzeugten Strahlung. Durch die erhöhte Reflektivität der zweiten Vergussschicht kann
vorteilhafterweise die darunterliegende Epoxidschicht vor lichtbedingter Vergilbung und Rissbildung geschützt werden. Insbesondere schützt die zweite Vergussschicht die erste Vergussschicht vor Degradation, die beispielsweise durch zurückreflektierende Strahlung entstehen kann. Vorteilhafterweise weist die zweite Vergussschicht eine
Reflektivität von 60 % für Strahlung im sichtbaren
Wellenlängenbereich, vorzugsweise von 80 %, bevorzugt von 90 % auf.
Gemäß zumindest einer Ausführungsform sind die Pigmente
Weißpigmente. Derartig eingebrachte Weißpigmente sind
insbesondere zur Erhöhung der Reflektivität vorteilhaft. Gemäß zumindest einer Ausführungsform ist die zweite
Vergussschicht eine Silikonschicht. Eine Silikonschicht zeichnet sich insbesondere durch eine Lichtstabilität für Strahlung im UV- und im sichtbaren Wellenlängenbereich aus. Durch die Silikonschicht hindurch tretende Gase können dabei aufgrund der ersten Vergussschicht aus Epoxid daran gehindert werden, zu dem Trägersubstrat und den darauf aufgebrachten Leiterbahnen zu gelangen, sodass ein ausreichender Schutz vor Korrosion ermöglicht wird. Gemäß zumindest einer Ausführungsform umfasst die dritte Vergussschicht, die auf der von der ersten Vergussschicht abgewandten Seite der zweiten Vergussschicht angeordnet ist, ein hoch transparentes lichtstabiles Material. Insbesondere ist die dritte Vergussschicht einer Strahlungsaustrittsseite des Halbleiterchips nachgeordnet, sodass durch die dritte
Vergussschicht die im Halbleiterchip erzeugte Strahlung aus dem Halbleiterbauelement ausgekoppelt wird. Aufgrund des hochtransparenten und lichtstabilen Materials der dritten Vergussschicht kann eine effiziente Lichtauskopplung aus dem Bauelement sowie ein alterungsstabiles Bauelement realisiert werden. Die dritte Vergussschicht deckt dabei den
Halbleiterchip gegen die Umgebung ab. Unter hochtransparent ist insbesondere zu verstehen, dass das Material der dritten Vergussschicht vorzugsweise zu 80 %, bevorzugt zu 90 %, besonders bevorzugt zu 95 %
strahlungsdurchlässig für Strahlung im UV- oder im sichtbaren Spektralbereich ist.
Unter lichtstabil ist insbesondere zu verstehen, dass das Material der dritten Vergussschicht bei Bestrahlung mit UV- Licht über eine gewisse Dauer keine oder kaum
Vergilbungseffekte oder Rissbildungseffekte aufweist.
Vorzugsweise ist das Material der dritten Vergussschicht UV- stabil .
Gemäß zumindest einer Ausführungsform ist die dritte
Vergussschicht eine Silikonschicht. Beispielsweise ist die dritte Vergussschicht ein Klarverguss, in der bevorzugt keine Pigmente oder Partikel enthalten sind.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauelement ein Gehäuse mit einer Kavität, in der der Halbleiterchip angeordnet ist, wobei das Vergussmaterial in der Kavität eingebracht ist und den Halbleiterchip
umschließt . Das Gehäuse umschließt dabei beispielsweise zumindest
bereichsweise das Trägersubstrat, sodass eine Bodenfläche der Kavität von dem Trägersubstrat beziehungsweise von den
Leiterbahnen des Trägersubstrats gebildet wird. Das Trägersubstrat ist vorzugsweise ein Metallträger, zum
Beispiel ein Leiterrahmen („leadframe" auf Englisch), der zum Beispiel aus einem Kupfersubstrat mit zumindest einer
Edelmetallschicht besteht, die beispielsweise aus Silber gebildet sein kann) . Ferner ist es möglich, dass es sich bei dem Trägersubstrat um eine Leiterplatte, beispielsweise eine bedruckte Leiterplatte (PCB, Printed Circuit Board) handelt. Das Vergussmaterial umschließt den Halbleiterchip bevorzugt vollständig. Bevorzugt füllt das Vergussmaterial die Kavität des Gehäuses vollständig aus, sodass eine Oberfläche des Gehäuses mit einer Oberfläche des Vergussmaterials eben ausgebildet ist.
Gemäß zumindest einer Ausführungsform umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements folgende
Verfahrensschritte :
- Bereitstellen eines Trägersubstrats mit darauf
aufgebrachten Leiterbahnen,
- Aufbringen und elektrisches Kontaktieren eines
Halbleiterchips auf dem Trägersubstrat,
- Aufbringen einer ersten Vergussschicht auf dem
Trägersubstrat, die den Halbleiterchip zumindest teilweise umschließt,
- Aufbringen einer zweiten Vergussschicht auf der ersten Vergussschicht, die den Halbleiterchip zumindest teilweise umschließt, und
- Aufbringen einer dritten Vergussschicht auf der zweiten Vergussschicht, die den Halbleiterchip zumindest teilweise umschließt, wobei sich die erste Vergussschicht, die zweite Vergussschicht und die dritte Vergussschicht in ihrer
Materialzusammensetzung und/oder in ihren optischen und/oder chemischen Eigenschaften voneinander unterscheiden.
Die in Verbindung mit dem Halbleiterbauelement angeführten Merkmale und Vorteile finden auch in Zusammenhang mit dem Herstellungsverfahren Anwendung und umgekehrt. Ein derart hergestelltes Halbleiterbauelement zeichnet sich durch einen Dreifachverguss aus, der die Vorteile eines
Epoxidvergusses mit den Vorteilen eines Silikonvergusses verbindet. Insbesondere kann so ein Vergussmaterial erzielt werden, das sich durch eine geeignete Gasdichtigkeit und Lichtstabilität auszeichnet. Hierzu wird ein Halbleiterchip nacheinander mit den verschiedenen Materialien der einzelnen Vergussschichten umschlossen. Die unterschiedlichen
Materialien werden dabei nacheinander in vertikaler Richtung übereinander aufgebracht.
Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauelement ein Gehäuse mit einer Kavität auf, wobei der Halbleiterchip und die Vergussschichten in die Kavität eingebracht werden. Vorzugsweise umschließt dabei das
Vergussmaterial den Halbleiterchip vollständig und schließt die Kavität des Gehäuses eben ab. Weitere Vorteile und vorteilhafte Weiterbildungen der
Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 und 2 beschriebenen Ausführungsbeispielen.
Es zeigen:
Figuren 1A und 1B jeweils einen schematischen Querschnitt eines Ausführungsbeispiels eines erfindungsgemäßen
Halbleiterbauelements im Herstellungsverfahren, und Figur 2 einen schematischen Querschnitt eines
Halbleiterbauelements gemäß dem Stand der Technik. In den Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Bestandteile und deren
Größenverhältnisse untereinander sind nicht als
maßstabsgerecht anzusehen. Vielmehr können einzelne
Bestandteile wie beispielsweise Schichten, Strukturen,
Komponenten und Bereiche zur besseren Darstellbarkeit
und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
In Figur 2 ist ein Querschnitt eines Halbleiterbauelements gezeigt, das einen Halbleiterchip 1 in einem Gehäuse 4 umfasst. Das Gehäuse 4 weist insbesondere eine Kavität 4a auf, in der der Halbleiterchip 1 angeordnet ist. Eine
Grundfläche der Kavität 4a ist durch ein Trägersubstrat 2 gebildet, auf dem zur elektrischen Kontaktierung des
Halbleiterchips 1 Leiterbahnen angeordnet sind.
Zur elektrischen Kontaktierung des Halbleiterchips 1 ist der Halbleiterchip 1 beispielsweise mittels einer adhäsiven
Schicht, zum Beispiel einem Kleber oder einer Lotschicht, auf einer der Leiterbahnen des Trägersubstrats 2 befestigt. Auf dem Trägersubstrat 2 ist eine von dieser Leiterbahn
elektrisch isolierte zweite Leiterbahn angeordnet, wobei ein oberseitiger Anschlussbereich des Halbleiterchips 1 mittels eines Bonddrahtes 3 mit dieser weiteren Leiterbahn elektrisch leitend verbunden ist.
Die Kavität 4a des Gehäuses 4 weist schräge Seitenflächen auf, die zur Reflexion der von dem Halbleiterchip 1
emittierten Strahlung dienen. Der Halbleiterchip 1 weist eine aktive Schicht zur Strahlungserzeugung auf. Der Halbleiterchip 1 ist mit einem Vergussmaterial 5 umhüllt, das in der Kavität 4a des Gehäuses 4 eingebracht ist. Ein herkömmlicherweise verwendetes Vergussmaterial zur Umhüllung des Halbleiterchips 1 weist beispielsweise Silikon oder
Epoxid auf. Silikon zeichnet sich durch eine besonders gute Lichtstabilität auf und ist demnach unempfindlich gegenüber einer Degradation durch beispielsweise UV-Strahlung. Jedoch weist Silikon nachteilig eine Gasdurchlässigkeit auf, sodass Schadgase oder schwefelhaltige Verbindungen aus der Umgebung des Halbleiterbauelements durch das Silikon hindurch
diffundieren und so zum Trägersubstrat und den darauf
angeordneten Leiterbahnen vordringen können. Dadurch kann nachteilig eine Korrosion an den Leiterbahnen des
Trägersubstrats auftreten.
Als Schadgase oder schädliche Verbindungen können hierbei beispielsweise Ox, H20 oder H2S durch das Vergussmaterial aus Silikon zu den Leiterbahnen des Trägersubstrats hindurch diffundieren. Dabei kann als Korrosionsprodukt bei
silberhaltigen Leiterbahnen Ag2S entstehen, wodurch sich nachteilig die Leiterbahnen verdunkeln. Zudem können so die Leiterbahnen empfindlich werden gegen mechanische Einflüsse, wodurch diese brechlich werden, was sich negativ auf die Lebensdauer derartiger Bauelemente auswirken.
Epoxid als Vergussmaterial weist zwar eine Gasdichtigkeit auf, zeigt jedoch nachteilig Degradationseffekte bei
Bestrahlung mit beispielsweise UV-Licht. Insbesondere tritt bei Bestrahlen eines Epoxidvergusses eine Vergilbung des Vergussmaterials und/oder eine Rissbildung in dem
Vergussmaterial auf, was nachteilig die Lebensdauer
derartiger Halbleiterbauelemente reduziert. Um diesen Nachteil der herkömmlicherweise verwendeten
Vergussmaterialien entgegenzutreten, wird erfindungsgemäß der Halbleiterchip mit einem Vergussmaterial umhüllt, das eine erste, eine zweite und eine dritte Vergussschicht aufweist. Ein derartiger Herstellungsprozess und ein derartiges
Halbleiterbauelement sind in Verbindung mit den Figuren 1A und 1B dargestellt.
Figur 1A zeigt ein Halbleiterbauelement im
Herstellungsverfahren. In einem Gehäuse 4, das eine Kavität 4a aufweist, ist ein Halbleiterchip 1 auf einem
Trägersubstrat 2 angeordnet. Das Trägersubstrat bildet die Bodenfläche der Kavität 4a. Das Trägersubstrat 2 weist auf einer dem Halbleiterchip zugewandten Oberfläche Leiterbahnen zur elektrischen Kontaktierung des Halbleiterchips 1 auf. Auf einer der Leiterbahnen ist der Halbleiterchip 1 mit einer Unterseite mittels einer Lotschicht 2a befestigt. Oberseitig ist der Halbleiterchip 1 mittels eines Bonddrahtes 3 mit einer weiteren Leiterbahn des Trägersubstrats 2 elektrisch leitend verbunden.
Der Halbleiterchip 1 weist eine Strahlungsaustrittsseite lb auf, aus der der größte Teil der in einer aktiven Schicht la des Halbleiterchips 1 erzeugten Strahlung austritt.
Seitenflächen der Kavität 4a sind schräg ausgebildet, sodass seitlich emittierte Strahlung an diesen Seitenflächen in Richtung Auskoppelseite des Bauelements reflektiert wird.
Das Trägersubstrat 2 ist in dem Gehäuse 4 integriert
angeordnet. Insbesondere ist das Trägersubstrat 2 von dem Gehäusematerial des Gehäuses 4 umschlossen, wobei eine
Oberseite, auf der der Halbleiterchip aufgebracht ist, zumindest teilweise frei von Gehäusematerial ist. Die elektrische Kontaktierung des Halbleiterchips 1 erfolgt über das Trägersubstrat beziehungsweise den Leiterbahnen des
Trägersubstrats . Hierzu ist das Trägersubstrat 2 beispielsweise mittels
Durchkontaktierungen durch das Gehäusematerial des Gehäuses 4 von extern elektrisch kontaktierbar (nicht dargestellt) .
Alternativ kann das Trägersubstrat 2 und/oder die
Leiterbahnen des Trägersubstrats 2 durch das Gehäuse 4 in lateraler Richtung hindurch ragen, sodass so eine externe elektrische Kontaktierung ermöglicht wird (nicht
dargestellt) . Derartige Kontaktiertechniken des
Trägersubstrats beziehungsweise der Leiterbahnen des
Trägersubstrats von extern sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erörtert.
Das Trägersubstrat 2 ist beispielsweise eine Leiterplatte oder ein so genanntes Leadframe. Die Leiterbahnen des
Trägersubstrats 2 weisen vorzugsweise Silber oder eine
Silberlegierung auf.
Im anschließenden Verfahrensschritt wird der Halbleiterchip 1 mit einem Vergussmaterials vergossen. Hierzu wird, wie in Figur 1B dargestellt, eine erste Vergussschicht direkt in die Kavität 4a des Gehäuses 4 eingebracht. Da der Halbleiterchip 1 bereits auf dem Trägersubstrat 2 aufgebracht ist, wird die erste Vergussschicht 5a dabei lateral neben dem
Halbleiterchip direkt auf das Trägersubstrat 2 aufgebracht. Hierbei umhüllt die erste Vergussschicht 5a den
Halbleiterchip 1 in lateraler Richtung. Die erste
Vergussschicht 5a ist dabei bevorzugt dünn ausgebildet, sodass der Halbleiterchip 1 zum größten Teil die erste
Vergussschicht 5a in vertikaler Richtung überragt. Die erste Vergussschicht 5a ist vorzugsweise eine Epoxidschicht , die sich durch eine besonders gute
Gasundurchlässigkeit auszeichnet. Dadurch kann eine Diffusion der Gase zur Oberfläche der Leiterbahn des Trägersubstrats 2 unterbunden werden. Die erste Vergussschicht 5a bildet demnach eine Gasbarriere, die das Vordringen von Schadgasen oder schwefelhaltigen Verbindungen zum Trägersubstrat und zu den Leiterbahnen verhindert. Dadurch kann vorteilhafterweise eine Korrosion, beispielsweise eine Silberkorrosion bei silberhaltigen Leiterbahnen, verhindert werden.
Nachfolgend ist eine zweite Vergussschicht 5b auf der ersten Vergussschicht 5a aufgebracht. Die zweite Vergussschicht ist ebenfalls dünn ausgebildet, sodass der Halbleiterchip 1 die zweite Vergussschicht 5b in vertikaler Richtung zum größten Teil überragt. Vorzugsweise ist die addierte Höhe der ersten Vergussschicht 5a und der zweiten Vergussschicht 5b geringer als die Höhe des Halbleiterchips 1, bevorzugt geringer als die Hälfte der Höhe des Halbleiterchips 1. Vorzugsweise wird die aktive Schicht la nicht von der ersten und zweiten
Vergussschicht 5a, 5b umschlossen. Vorzugsweise weist die zweite Vergussschicht 5b auf der dem Trägersubstrat 2 abgewandten Seite eine Hauptfläche 51b auf. Bevorzugt ist in der vertikalen Richtung ein Abstand der Hauptfläche 51b von dem Trägersubstrat 2 kleiner als ein Abstand der aktiven Schicht la des Halbleiterchips von dem Trägersubstrat 2. Mit anderen Worten befindet sich die Hauptfläche 51b der zweiten Vergussschicht zwischen dem Trägersubstrat 2 und der aktiven Schicht la des Halbleiterchips 2.
Die zweite Vergussschicht ist beispielsweise eine
Silikonschicht, die vorzugsweise ein Weißpigment enthält. Durch dieses Weißpigment kann vorteilhafterweise die
Reflektivität der zweiten Vergussschicht erhöht werden, wodurch mit Vorteil die darunterliegende Epoxidschicht vor Lichteinstrahlung und somit vor lichtbedingter Vergilbung geschützt werden kann. Insbesondere kann so die
darunterliegende Epoxidschicht vor Degradation geschützt werden .
Auf der zweiten Vergussschicht 5b ist eine dritte
Vergussschicht 5c aufgebracht, die den Halbleiterchip 1 oberseitig vollständig umhüllt. Insbesondere füllt die dritte Vergussschicht 5c die Kavität des Gehäuses vollständig aus, sodass eine Oberfläche 4b des Gehäuses und eine Oberfläche 51 der dritten Vergussschicht 5c eine ebene Fläche ausbilden. Die dritte Vergussschicht 5c überragt dabei den
Halbleiterchip 1 in vertikaler Richtung vollständig und ist insbesondere direkt über der Strahlungsaustrittsseite des Halbleiterchips 1 aufgebracht. Die dritte Vergussschicht 5c ist vorzugsweise eine
Silikonschicht, die aus einem hochtransparenten lichtstabilen Material gebildet ist. Dadurch kann eine effektive
Lichtauskopplung der in der aktiven Schicht des
Halbleiterchips 1 erzeugten Strahlung erzielt werden.
Insbesondere ist die dritte Vergussschicht 5c ein Klarverguss aus Silikon, der den Halbleiterchip 1 gegen die Umgebung abdeckt .
Das Vergussmaterial des Ausführungsbeispiels der Figur 1B setzt sich somit aus drei Vergussschichten 5a, 5b, 5c
zusammen, die in vertikaler Richtung übereinander angeordnet sind. Die Vergussschichten des Vergussmaterials sind dabei derart ausgebildet, dass bereichsweise gewünschte Eigenschaften gewährleistet werden. So kann ein
Vergussmaterial ermöglicht werden, das aufgrund der untersten Epoxidschicht gasundurchdringlich ist und aufgrund der darüber angeordneten Silikonschichten eine effiziente
Lichtauskopplung ermöglicht. Die mittlere Silikonschicht schützt dabei die untere Epoxidschicht vor Degradation, sodass insgesamt ein alterungsstabiles, strahlungseffizientes und vergossenes Bauelement erzeugt werden kann. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den
Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombinationen selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben sind.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 105010.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauelement, das ein
Trägersubstrat (2) und zumindest einen drauf angeordneten Halbleiterchip (1) umfasst, wobei
der Halbleiterchip (1) eine zur Strahlungserzeugung geeignete aktive Schicht (la) aufweist,
auf dem Trägersubstrat (2) Leiterbahnen zur elektrischen Kontaktierung des Halbleiterchips (1) angeordnet sind,
- der Halbleiterchip (1) mit einem Vergussmaterial (5) umhüllt ist, und
das Vergussmaterial (5) zumindest eine erste
Vergussschicht (5a) , eine zweite Vergussschicht (5b) und eine dritte Vergussschicht (5c) aufweist, die sich in ihrer
Materialzusammensetzung und/oder in ihren optischen und/oder chemischen Eigenschaften voneinander unterscheiden.
2. Halbleiterbauelement nach Anspruch 1, wobei
die Vergussschichten (5a, 5b, 5c) des Vergussmaterials (5) in vertikaler Richtung übereinander angeordnet sind.
3. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, wobei
die zweite Vergussschicht (5b) zwischen der ersten
Vergussschicht (5a) und der dritten Vergussschicht (5c) angeordnet ist.
4. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, wobei
die dem Trägersubstrat (2) zugewandte erste Vergussschicht (5a) als Gasbarriere ausgebildet ist.
5. Halbleiterbauelement nach Anspruch 4, wobei die erste Vergussschicht (5a) eine Epoxidschicht ist.
6. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, wobei
in der zweiten Vergussschicht (5b) , die auf der von dem
Trägersubstrat (2) abgewandten Seite der ersten
Vergussschicht (5a) angeordnet ist, Pigmente enthalten sind, die die Reflektivität der zweiten Vergussschicht (5b)
erhöhen .
7. Halbleiterbauelement nach Anspruch 6, wobei
die Pigmente Weißpigmente sind.
8. Halbleiterbauelement nach Anspruch 6 oder 7, wobei
die zweite Vergussschicht (5b) eine Silikonschicht ist.
9. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, wobei
die zweite Vergussschicht (5b) auf der dem Trägersubstrat (2) abgewandten Seite eine Hauptfläche (51b) aufweist, die sich zwischen dem Trägersubstrat (2) und einer aktiven Schicht (la) des Halbleiterchips (1) befindet.
10. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, wobei
die dritte Vergussschicht (5c) , die auf der von der ersten Vergussschicht (5a) abgewandten Seite der zweiten
Vergussschicht (5b) angeordnet ist, ein hochtransparentes lichtstabiles Material umfasst.
11. Halbleiterbauelement nach Anspruch 10, wobei
die dritte Vergussschicht (5c) eine Silikonschicht ist.
12. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, das ein Gehäuse (4) mit einer Kavität (4a) umfasst, in der der Halbleiterchip (1) angeordnet ist, wobei das Vergussmaterial (5) in der Kavität (4a) eingebracht ist und den Halbleiterchip (1) umschließt.
13. Verfahren zum Herstellen eines Halbleiterbauelements, das folgende Verfahrensschritte umfasst:
Bereitstellen eines Trägersubstrats (2) mit darauf
aufgebrachten Leiterbahnen,
Aufbringen und elektrisches Kontaktieren eines
Halbleiterchips (1) auf dem Trägersubstrat (2),
Aufbringen einer ersten Vergussschicht (5a) auf dem
Trägersubstrat (2), die den Halbleiterchip (1) zumindest teilweise umschließt,
Aufbringen einer zweiten Vergussschicht (5b) auf der ersten Vergussschicht (5a), die den Halbleiterchip (1) zumindest teilweise umschließt, und
Aufbringen einer dritten Vergussschicht (5c) auf der zweiten Vergussschicht (5b), die den Halbleiterchip (1) zumindest teilweise umschließt, wobei
sich die erste Vergussschicht (5a) , die zweite Vergussschicht (5b) und die dritte Vergussschicht (5c) in ihrer
Materialzusammensetzung und/oder in ihren optischen und/oder chemischen Eigenschaften voneinander unterscheiden.
14. Verfahren nach Anspruch 13, wobei
das Halbleiterbauelement ein Gehäuse (4) mit einer Kavität (4a) aufweist, und der Halbleiterchip (1) und die
Vergussschichten (5a, 5b, 5c) in die Kavität (4a) eingebracht werden .
15. Verfahren nach Anspruch 13 oder 14, wobei eine Höhe der ersten Vergussschicht (5a) und eine Höhe der zweiten Vergussschicht (5b) derart ausgebildet werden, dass die zweite Vergussschicht (5b) auf der dem Trägersubstrat (2) abgewandten Seite eine Hauptfläche (51b) aufweist, die sich zwischen dem Trägersubstrat (2) und einer aktiven Schicht (la) des Halbleiterchips (1) befindet.
PCT/EP2012/061872 2011-06-20 2012-06-20 Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung WO2012175569A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/127,049 US9281458B2 (en) 2011-06-20 2012-06-20 Optoelectronic semiconductor component and method for the production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011105010.1 2011-06-20
DE102011105010A DE102011105010A1 (de) 2011-06-20 2011-06-20 Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
WO2012175569A1 true WO2012175569A1 (de) 2012-12-27

Family

ID=46331305

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/061872 WO2012175569A1 (de) 2011-06-20 2012-06-20 Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (1) US9281458B2 (de)
DE (1) DE102011105010A1 (de)
WO (1) WO2012175569A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105010A1 (de) * 2011-06-20 2012-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015112042B4 (de) 2015-07-23 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Leuchtvorrichtung
DE102016106833A1 (de) * 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Bauelement mit Reflektor und Verfahren zur Herstellung von Bauelementen
EP3451804B1 (de) 2017-08-28 2020-04-01 Goodrich Actuation Systems Limited Vergussverfahren
DE102018111175A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren
US11738482B2 (en) * 2020-11-16 2023-08-29 Jack Armstrong Method of potting electrical components into complex finished forms

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006544A1 (en) * 2004-07-09 2006-01-19 Matsushita Electric Industrial Co., Ltd. Light-emitting device
US20080231181A1 (en) * 2007-03-22 2008-09-25 Siew It Pang Phosphor Converted LED with Improved Uniformity and Having Lower Phosphor Requirements
WO2010145893A2 (de) * 2009-06-17 2010-12-23 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755734A1 (de) * 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
DE19918370B4 (de) * 1999-04-22 2006-06-08 Osram Opto Semiconductors Gmbh LED-Weißlichtquelle mit Linse
DE19935329A1 (de) * 1999-07-28 2001-02-01 Bayer Ag Harnstoffgruppen aufweisende Polyamine, Verfahren zu ihrer Herstellung wie ihre Verwendung als Härter für Epoxidharze
JP3721935B2 (ja) * 2000-04-19 2005-11-30 住友電気工業株式会社 光学装置
DE10245930A1 (de) * 2002-09-30 2004-04-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Bauelement-Modul
DE10245945A1 (de) * 2002-09-30 2004-04-08 Osram Opto Semiconductors Gmbh Lichtquellenmodul sowie Verfahren zu dessen Herstellung
JP2005310756A (ja) * 2004-03-26 2005-11-04 Koito Mfg Co Ltd 光源モジュールおよび車両用前照灯
KR20060000313A (ko) * 2004-06-28 2006-01-06 루미마이크로 주식회사 대입경 형광 분말을 포함하는 색변환 발광 장치 그의 제조방법 및 그에 사용되는 수지 조성물
US8134292B2 (en) * 2004-10-29 2012-03-13 Ledengin, Inc. Light emitting device with a thermal insulating and refractive index matching material
US8324641B2 (en) * 2007-06-29 2012-12-04 Ledengin, Inc. Matrix material including an embedded dispersion of beads for a light-emitting device
US7910940B2 (en) * 2005-08-05 2011-03-22 Panasonic Corporation Semiconductor light-emitting device
CN101361202B (zh) * 2006-01-16 2010-12-08 松下电器产业株式会社 半导体发光装置
US8735920B2 (en) * 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
JP5205724B2 (ja) * 2006-08-04 2013-06-05 日亜化学工業株式会社 発光装置
DE102006059994A1 (de) * 2006-12-19 2008-06-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR100826396B1 (ko) * 2007-01-18 2008-05-02 삼성전기주식회사 Ｌｅｄ 칩 패키지
JP2008218511A (ja) * 2007-02-28 2008-09-18 Toyoda Gosei Co Ltd 半導体発光装置及びその製造方法
DE102007021904A1 (de) * 2007-02-28 2008-09-04 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung mit Gehäusekörper
US20090321758A1 (en) * 2008-06-25 2009-12-31 Wen-Huang Liu Led with improved external light extraction efficiency
JP5245614B2 (ja) * 2008-07-29 2013-07-24 豊田合成株式会社 発光装置
JP4808244B2 (ja) * 2008-12-09 2011-11-02 スタンレー電気株式会社 半導体発光装置およびその製造方法
US20110062469A1 (en) * 2009-09-17 2011-03-17 Koninklijke Philips Electronics N.V. Molded lens incorporating a window element
DE102009051746A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP2011171376A (ja) * 2010-02-16 2011-09-01 Olympus Corp 発光装置
DE102010023955A1 (de) * 2010-06-16 2011-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102010027253B4 (de) * 2010-07-15 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010038396B4 (de) * 2010-07-26 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Leuchtvorrichung damit
JP2012033823A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 発光装置およびその製造方法
DE102010034915A1 (de) * 2010-08-20 2012-02-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Streukörper
DE102011105010A1 (de) * 2011-06-20 2012-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006544A1 (en) * 2004-07-09 2006-01-19 Matsushita Electric Industrial Co., Ltd. Light-emitting device
US20080231181A1 (en) * 2007-03-22 2008-09-25 Siew It Pang Phosphor Converted LED with Improved Uniformity and Having Lower Phosphor Requirements
WO2010145893A2 (de) * 2009-06-17 2010-12-23 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil

Also Published As

Publication number Publication date
US20140217444A1 (en) 2014-08-07
US9281458B2 (en) 2016-03-08
DE102011105010A1 (de) 2012-12-20

Similar Documents

Publication Publication Date Title
WO2012175569A1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP1540745A2 (de) Leadframe-basiertes gehäuse, oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung
EP2617070A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
EP2345074A1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102013215650B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
EP1525619A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
DE102018118697A1 (de) Bauelement mit Begrenzungselement
EP1700349B1 (de) Verfahren zum herstellen einer mehrzahl strahlungsemittierender und/oder strahlungsempfangender halbleiterbauelemente
DE102004047640A1 (de) Optoelektronisches Bauelement und Gehäuse für ein optoelektronisches Bauelement
EP3304605B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE202004005228U1 (de) Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement
WO2021224015A1 (de) Optoelektronisches bauelment und verfahren zu dessen herstellung
EP2614538A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2023237531A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102016106570A1 (de) Lichtemittierender Halbleiterchip, lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements
WO2019141435A1 (de) Bauteil und verfahren zur herstellung eines bauteils
WO2021043901A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
WO2020144280A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102010052835A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102004047061A1 (de) Gehäuse für mindestens einen optoelektronischen Halbleiterchip, Verfahren zum Herstellen einer von Vielzahl Gehäusen, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2020245048A1 (de) Bauelement mit korrosionsschutz und verfahren zur herstellung eines bauelements mit korrosionsschutz

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12729110

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14127049

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12729110

Country of ref document: EP

Kind code of ref document: A1