WO2020144280A1 - Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2020144280A1
WO2020144280A1 PCT/EP2020/050428 EP2020050428W WO2020144280A1 WO 2020144280 A1 WO2020144280 A1 WO 2020144280A1 EP 2020050428 W EP2020050428 W EP 2020050428W WO 2020144280 A1 WO2020144280 A1 WO 2020144280A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor chip
mounting surface
optoelectronic component
carrier
Prior art date
Application number
PCT/EP2020/050428
Other languages
English (en)
French (fr)
Inventor
Thomas Reeswinkel
Jens Eberhard
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/421,950 priority Critical patent/US20220029074A1/en
Priority to DE112020000393.0T priority patent/DE112020000393A5/de
Priority to CN202080008617.1A priority patent/CN113272975A/zh
Publication of WO2020144280A1 publication Critical patent/WO2020144280A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Definitions

  • One task to be solved is to provide an optoelectronic component which is particularly stable in aging.
  • Another object to be achieved is to provide a method for producing such an optoelectronic component.
  • this comprises
  • the carrier comprises, for example, a lead frame and a housing body.
  • the lead frame preferably comprises at least two sections that are electrically insulated from one another.
  • the two sections are preferred in the intended operation of the component
  • the lead frame can be embedded in the housing body.
  • the sections of the lead frame can be electrically insulated from one another by the housing body.
  • the lead frame includes
  • the housing body includes
  • the housing body is preferably reflective for Light in the visible spectral range.
  • the carrier can also be a ceramic carrier.
  • this comprises
  • optoelectronic component an optoelectronic
  • the semiconductor chip emits in
  • the optoelectronic component is in particular an LED.
  • the optoelectronic component can be part of a headlight of a motor vehicle.
  • a semiconductor chip is understood here and in the following to mean an element that can be handled and electrically contacted separately.
  • a semiconductor chip is created, in particular, by singulation from a composite wafer.
  • side surfaces of such a semiconductor chip then have, for example, traces from the dicing process of the wafer assembly.
  • a semiconductor chip preferably comprises exactly one originally contiguous area of a semiconductor layer sequence that has grown in the wafer composite.
  • the semiconductor layer sequence of the semiconductor chip is preferably designed to be coherent.
  • the dimension of the semiconductor chip, measured parallel to the main plane of extent of the semiconductor chip, is
  • the semiconductor layer sequence of the semiconductor chip is based, for example, on a II IV compound semiconductor material, in particular on a nitride compound semiconductor material.
  • the semiconductor layer sequence comprises an active layer in which the electromagnetic primary radiation is generated during normal operation.
  • the active layer contains in particular at least one pn junction and / or at least one quantum well structure in the form of a single one
  • Quantum wells SQW for short, or in the form of a multi-quantum well structure, MQW for short.
  • this comprises
  • Encapsulation serves in the intended operation of the
  • Component in particular for protecting the optoelectronic semiconductor chip and / or the carrier against external influences, such as against the penetration of gases or moisture or
  • Encapsulation is preferably at least partially transparent to the primary radiation.
  • the semiconductor chip is fastened on a mounting surface of the carrier and is connected to the carrier in an electrically conductive manner.
  • the mounting surface of the carrier is, for example, flat and / or flat within the scope of the manufacturing tolerance.
  • the mounting surface can be metallic in some areas.
  • the mounting area is preferably larger than the semiconductor chip, for example at least twice as large.
  • the semiconductor chip can be glued to the mounting surface, for example by means of a silicone-based adhesive, or can be soldered on.
  • the semiconductor chip is preferably surrounded by a barrier.
  • the barrier can be part of the carrier and is formed, for example, from the housing body.
  • the Barrier the semiconductor chip in a direction away from the mounting surface.
  • the carrier comprises a recess.
  • the barrier delimits the recess in the lateral direction.
  • the mounting surface forms a bottom surface of the
  • the semiconductor chip is arranged in the recess in the carrier on the mounting surface.
  • the semiconductor chip is preferably in the lateral direction from the barrier
  • the semiconductor chip can be electrically conductively connected to the sections of the lead frame of the carrier.
  • the optoelectronic component can then be contacted externally, for example, via a rear side of the carrier opposite the mounting surface.
  • one or more further electronic components can be on the
  • Mounting surface for example, be arranged in the region of the recess.
  • Mounting surface for example, be arranged in the region of the recess.
  • the encapsulation can be sectioned directly on the
  • the mounting surface For example, the mounting surface in the area next to the semiconductor chip is directly on the
  • the encapsulation preferably fills the
  • the encapsulation preferably borders on the barrier in the lateral direction.
  • the semiconductor chip can in the Encapsulation be embedded. For example, that is
  • the first layer is preferably arranged between the mounting surface and the second layer.
  • the first layer is arranged between the mounting surface and the second layer along the entire lateral extent of the encapsulation or almost along the entire lateral extent of the encapsulation.
  • the second layer covers the first layer when viewed in a plan view of the mounting surface
  • the first layer preferably covers all areas of the mounting surface
  • the first layer completely covers these areas. In a particularly preferred manner, in a top view of the mounting surface, the first layer considers the entire mounting surface.
  • the first layer can directly adjoin the semiconductor chip and / or the mounting surface.
  • the first layer and / or the second layer can be at least partially transparent to the primary radiation emitted by the semiconductor chip.
  • Encapsulation can include one or more additional layers
  • the second layer is preferably not direct Contact to the mounting surface.
  • the second layer is preferably spaced from the mounting surface by the first layer and, if present, by the housing body.
  • the first layer and the second layer are each based on a silicone.
  • the first and / or the second layer consist of a silicone.
  • the first and second layers can be based on the same silicone or consist of the same.
  • Possible silicones for the first and / or second layer include: thermally curable, addition-crosslinked 2-component silicones, or dimethylsiloxane-based elastomers. Silicones are also called polysiloxanes.
  • the first layer is preferably that of
  • the first layer and the second layer directly adjoin one another in the region of an interface.
  • the interface is preferably an optically perceptible boundary between the first layer and the second layer.
  • the interface is under the
  • the interface preferably covers all areas of the mounting surface laterally next to the
  • the interface indicates in particular that the first layer and the second layer are in succession and were applied independently.
  • the interface indicates that the silicone of the first layer was partially or completely cured before the silicone of the second layer was applied.
  • the interface can also be an interface, for example with a thickness of at most 10 nm or at most 5 nm.
  • the first layer and the second layer are not formed in one piece with one another or are not formed from one casting.
  • the first layer and the second layer can each be formed in one piece or from a single casting.
  • the material structure of the silicone is, for example, different from the material structure of the
  • Silicones inside the first layer and / or inside the second layer are silicones inside the first layer and / or inside the second layer.
  • the silicone is more cross-linked at the interface or has more
  • the carrier is a housing body and one of a
  • Encapsulation prefers the recess.
  • the interface and preferably also the second layer in particular run exclusively within the recess.
  • the interface is completely through in the lateral direction
  • this includes
  • optoelectronic semiconductor chip and an encapsulation.
  • Semiconductor chip is fastened on a mounting surface of the carrier and is connected to the carrier in an electrically conductive manner.
  • the encapsulation reshapes the semiconductor chip and at least partially covers the mounting surface.
  • the encapsulation comprises a first layer and a second layer, the first layer being arranged between the mounting surface and the second layer.
  • the first layer and the second layer are each based on a silicone.
  • the first layer and the second layer directly adjoin one another in the area of an interface.
  • the present invention is based inter alia on the
  • silver offers a very high reflectivity for those emitted by the semiconductor chip
  • silver is very sensitive to corrosion, especially to gases such as HgS.
  • gases such as HgS.
  • the surface of the silver changes color
  • the component is more stable to light and color than normal aging, but is sensitive to corrosive gases. This can be particularly the case when using the
  • Illuminants in a tunnel become problematic.
  • VOC volatile organic compounds
  • the silicones can therefore be selected optimized for other properties.
  • the present optoelectronic component is therefore configured
  • the semiconductor chip is embedded in the first layer.
  • the first layer completely covers the semiconductor chip in a plan view of the mounting surface.
  • the first layer can, for example, form-fit and / or directly on the
  • facing sides of the semiconductor chip are then preferably completely covered by the first layer.
  • the semiconductor chip when viewed in a plan view of the mounting surface, is covered, in particular completely covered, by the interface.
  • the entire side of the first layer facing away from the mounting surface is preferably in direct contact with the second
  • the second layer can be thinner than the first layer
  • the maximum thickness of the second layer is at most half or at most a quarter or at most a fifth of the maximum thickness of the first layer.
  • the thickness is understood as an extension perpendicular to the mounting surface.
  • the maximum thickness of the second layer is at most 100 gm or at most 50 gm or at most 10 pm or at most 5 pm or at most 1 pm. Since the barrier effect is mainly achieved through the interface, a high thickness of the second layer is not necessary.
  • the first layer and the second layer are based on the same silicone.
  • the first layer and the second layer can have the same material composition within the scope of the manufacturing tolerance.
  • the first layer and the second layer are based on different ones
  • the silicone of the second layer has a smaller refractive index than the silicone of the first layer. This is advantageous with regard to the efficiency of coupling out radiation generated by the component from the component.
  • the refractive index for the radiation generated by the component is meant here.
  • Low refractive index silicones are generally less dense to gases than high refractive index silicones. This is not a problem in the present invention because the interface efficiently prevents gases from diffusing.
  • the refractive index of the silicone of the second layer is, for example, at least 0.03 or at least 0.06 or at least 0.12 smaller than the refractive index of the silicone of the first layer.
  • the silicone of the second layer has a higher permeability for gases, for
  • the permeability of the silicone of the second layer which is given in the unit pg ⁇ cnr 2 ⁇ min -1 , is at least 50% or at least 100% or at least 200% or at least 500% greater than that of the silicone of the first layer.
  • each path runs from the outside of the component to the first layer or into the first layer, which path runs exclusively through
  • the interface extends over the entire mounting surface of the carrier.
  • the interface between the first layer and the second layer completely covers the mounting surface. In this way, the risk of diffusion of harmful gases down to the mounting surface is reduced.
  • the mounting surface is at least partially formed from silver and / or a silver alloy and / or copper.
  • the lead frame is in the area of the mounting surface with silver or one
  • Silver alloy or copper coated For example, areas of the mounting surface are formed laterally next to the semiconductor chip made of silver / silver alloy / copper. At least 25% or at least 50% of the area of the Mounting surface formed laterally next to the semiconductor chip made of silver or silver alloy or copper.
  • silver-containing mounting surface provides a high degree of reflection for the radiation striking the carrier.
  • an adhesive with which the semiconductor chip is glued to the mounting surface has silver particles. So it's one
  • the mounting surface can be formed at least partially from silver or a silver alloy, but also from non-corrosion-sensitive substances, such as gold.
  • the silver-containing adhesive enables the semiconductor chip to be electrically and / or thermally connected to the mounting surface.
  • the first layer is surface-treated in the region of the interface.
  • the surface of the first layer that is exposed before the application of the second layer is surface-treated.
  • Surface treatment can in particular be a plasma treatment. At the interface, for example, remains of the surface treatment are then present and detectable. The remains can be, for example, amino groups.
  • the chemical treatment can also be achieved by the surface treatment
  • the first layer and / or the second layer are part of the first layer and / or the second layer.
  • Converter particles and scattering particles in the first and / or second layer at most 1% by weight.
  • first layer and / or the second layer may have converter particles or
  • Scatter particles include the from the semiconductor chip
  • Converter particles and / or scattering particles in the first and / or second layer can then be at least 10% by weight or at least 30% by weight or at least 50% by weight.
  • this comprises
  • optoelectronic component further an inorganic
  • Capsule layer at least partially, preferred
  • the capsule layer preferably also completely covers the semiconductor chip, for example all sides of the semiconductor chip that do not face the mounting surface. It also covers the
  • Capsule layer prefers the areas of the mounting surface laterally next to the semiconductor chip.
  • the capsule layer is preferably simply coherent.
  • the inorganic capsule layer has or consists of one or more oxides or oxynitrides or nitrides.
  • the oxide or oxides or oxynitrides or nitrides can have one or more elements from the following group: silicon, aluminum, titanium, zinc, indium, tin, niobium, tantalum, hafnium, zirconium, yttrium, Germanium.
  • the inorganic capsule layer comprises silicon oxide, aluminum oxide, titanium oxide,
  • Zinc oxide indium oxide, tin oxide, tantalum oxide, niobium oxide,
  • the inorganic capsule layer can by physical
  • PVD Vapor deposition
  • Vapor deposition such as PECVD, or
  • ALD Atomic layer deposition
  • the inorganic capsule layer is arranged between the encapsulation and the carrier.
  • the inorganic capsule layer can be arranged between the first layer of the encapsulation and the carrier.
  • the capsule layer can be applied directly to the semiconductor chip and / or the mounting surface.
  • the first layer of the encapsulation can in turn be applied directly to the capsule layer.
  • the capsule layer can cover, for example, completely cover all sides of the carrier and / or the semiconductor chip facing the first layer of the encapsulation.
  • the capsule layer has a thickness of between 5 nm and 500 nm, preferably between 5 nm and 100 nm, particularly preferably between 15 nm and 75 nm.
  • Numbers refer, for example, to a maximum thickness of the capsule layer.
  • An inorganic capsule layer is fundamentally particularly tight against harmful gases, such as HgS.
  • harmful gases such as HgS.
  • such an inorganic capsule layer shows weaknesses at mechanically or geometrically difficult points, for example on Transition from the lead frame to the housing body or in the area of an adhesive with which the semiconductor chip is applied to the carrier, or in the area of undercuts.
  • the mounting surface may corrode.
  • Encapsulation a particularly aging-stable component can be realized.
  • the optoelectronic semiconductor chip a volume emitter, for example a sapphire chip or a flip chip.
  • the semiconductor chip in particular still includes that
  • the growth substrate on which the semiconductor layer sequence of the semiconductor chip has grown.
  • the growth substrate can be sapphire. In the intended operation of the semiconductor chip is then a
  • Semiconductor chips emit radiation. For example, at least 20% of the main emissions side and at least 10% of the sides in operation in the
  • the semiconductor chip decoupled.
  • the semiconductor chip is mounted on the mounting surface so that the Main emission side of the mounting surface is facing away.
  • the side surfaces of the semiconductor chip run across or
  • Semiconductor chip is a surface emitter in which there are almost none over side surfaces of the semiconductor chip
  • Primary radiation is coupled out. For example, at least 90% of those generated in a surface emitter
  • the main emission side is preferably the
  • the semiconductor chip is electrically conductively connected to the carrier via at least one contact wire.
  • the contact wire can, for example, on an area of the mounting surface laterally next to the
  • the semiconductor chip can be electrically conductively connected to the carrier via one or more contact wires.
  • the contact wire is embedded in the first layer, in particular completely embedded.
  • the contact wire preferably does not protrude into the second layer.
  • the contact wire is covered by the interface, in particular completely covered.
  • the contact wire in a form-fitting manner.
  • the first layer can be in direct contact with the contact wire.
  • the contact wire comprises or consists of silver or a silver alloy.
  • the contact wire is coated with silver or a silver alloy.
  • a method for producing an optoelectronic component is specified.
  • the method is particularly suitable for producing an optoelectronic component as just described. This means that all of the features disclosed in connection with the optoelectronic component are also disclosed for the method and vice versa.
  • the method for producing an optoelectronic component comprises a step A), in which a carrier with a mounting surface
  • step B) a
  • a silicone-based first layer is formed on the mounting surface.
  • step D a silicone-based second layer is formed directly on a side of the first layer facing away from the mounting surface. This is done on silicone
  • the carrier includes, for example, a recess, a bottom surface of the recess forming the mounting surface.
  • the recess is laterally delimited by a barrier of the wearer.
  • the barrier is formed in particular by the housing body.
  • the semiconductor chip is applied in particular in the region of the recesses to the mounting surface.
  • the recess is preferably deeper than the semiconductor chip is thick. After the semiconductor chip has been applied, the semiconductor chip preferably does not project beyond the barrier.
  • the semiconductor chip therefore does not protrude from the recess.
  • step C all areas of the mounting surface that are not covered by the semiconductor chip are completely made of the first material
  • the semiconductor chip is particularly preferably completely embedded in the first material. This means that the semiconductor chip does not protrude from the first layer formed in this way.
  • step D) a second material
  • the second material for example
  • the second material can, for example, by spray coating
  • the second material is applied directly to the first layer
  • step D) can be the same
  • step C If the first material was not fully cured in step C), it can be fully cured together with the second material after step D).
  • the first material and the second material are based on
  • the first and the second material can each consist of mixtures
  • polysiloxanes for example components of a 2-component silicone, or consist of them.
  • the polysiloxane polymers initially have predominantly hardly any cross-branched, for example predominantly difunctional, polymer molecules / units.
  • the components crosslink to further functionalities and form multiply crosslinked polymer molecule chains, so that a network is formed and the differentiability of the individual, previously present polymer molecules is no longer possible, since they are linked to another polysiloxane at least in three positions.
  • the first and second layers of the finished component are then based on these cross-linked polysiloxanes in comparison with the starting materials.
  • steps A) to D) are carried out in the order given and in succession.
  • a surface of the first layer facing away from the mounting surface is surface-treated,
  • Exposing the surface of the first layer to a noble gas plasma such as an argon plasma, or another plasma.
  • a noble gas plasma such as an argon plasma, or another plasma.
  • the surface treatment does not result
  • Treatment with ammonia can also be done.
  • the degree of crosslinking of the first and / or second silicone in the surface treatment can be advantageous.
  • the area of the treated surface of the first silicone or the interface created there when the second silicone is applied can be increased.
  • an inorganic capsule layer is applied to the mounting surface, and preferably also to the semiconductor chip, before step C).
  • Capsule layer is applied, for example, using a PVD or (PE) CVD process or ALD process.
  • the inorganic capsule layer is, for example, on all exposed areas of the semiconductor chip and / or Mounting surface applied.
  • the capsule layer can be applied directly to the semiconductor chip and / or the mounting surface.
  • the first layer can be formed directly on the capsule layer.
  • At least 50% or at least 75% or at least 85% or at least 90% or at least 95% or at least 99% of the polymers of the second material are silane and / or silanol functionalized. This means that these polymers have at least one functional group in the form of a silane functionality or silanol functionality.
  • the polymers are in particular:
  • Polysiloxane polymers for example with predominantly
  • Silane functionalities are
  • Hydroxysiloxane groups These functional groups can be combined with the functional groups, for example by means of a
  • Curing is still present, the silicone of the first layer reacts, thereby forming a locally more cross-linked interface at this point compared to the hardened base materials.
  • silane is the silane and / or
  • silane functionalized polymers may be the silane-containing component more commercially Trade 2K silicones, for example a pure substance, such as CAS 68037-59-2, CAS 68951-93-9 or CAS 7031-67-8.
  • the second material is applied, for example, by dip or spray coating.
  • At least 3% or at least 10% or at least 50% or at least 75% of the functionalities / functional groups of the silane or silanol-functionalized polymers are silane or silanol functionalities.
  • Silane and / or silanol-functionalized polymers which then do not crosslink can then be gently removed and recycled if necessary using cleaning processes.
  • Residual reactivity for example by plasma treatment, a strongly cross-linked interface can be realized.
  • the thickness of the resulting, second, silicone-based layer can be small.
  • Silanol functionalities can also arise from silane functionalities only in situ, that is, preferably after application or during / after the mixing of the second material, owing to the large surface area and small layer thickness. This happens, for example, by reacting with air humidity. After the second material has been applied, it preferably acts for a longer time, for example at least 30 minutes, if appropriate with the addition of heat.
  • At least 3 mol% or at least 10 mol% or at least 50 mol% or at least 75 mol% of the functionalizations of the polymers of the second material are, for example, a mixture in the range from 1: 1 to 100: 1 of polysiloxanes or a mixed, commercial 2K silicone or a pure substance such as CAS 68037-59-2 can represent, silane and / or silanol functionalized.
  • the carrier is provided in a carrier assembly comprising a plurality of carriers connected to one another.
  • the carrier association is after the
  • FIG. 1 and 2 show exemplary embodiments of an optoelectronic component in cross-sectional view
  • Figure 4 shows a position in an embodiment of the
  • the component 100 comprises a carrier 1 and an optoelectronic semiconductor chip 2.
  • the carrier 1 comprises a lead frame 13 which is in a housing body 12
  • the lead frame 13 has two sections which are electrically insulated from one another and spaced apart by the housing body 12. The two
  • Sections of the leadframe 13 are at different potentials during normal operation.
  • the lead frame 13 comprises copper, for example.
  • the housing body 12 is preferably reflective for a primary radiation generated by the semiconductor chip 2 during operation.
  • the housing body 12 is based on an epoxy resin or a plastic, in particular a white plastic.
  • the carrier 1 comprises a mounting surface 10 on which the
  • the mounting surface 10 forms a bottom surface of a recess in the carrier 1
  • the semiconductor chip 2 is arranged in the recess of the carrier and does not protrude from the recess.
  • the mounting surface 10 is section by a
  • the semiconductor chip 2 is designed as a volume emitter.
  • the semiconductor chip 2 comprises a semiconductor layer sequence which is based on an I I I-V connection semiconductor material.
  • the semiconductor chip 2 for example primary radiation in the blue spectral range or in the UV range. Furthermore, the semiconductor chip 2 comprises the growth substrate on which the
  • the semiconductor chip 2 is, for example, with the growth substrate first on the
  • the semiconductor chip 2 is fixed on the mounting surface 10 with the aid of an adhesive layer 21, which is based, for example, on silicone.
  • the semiconductor chip 2 is connected in an electrically conductive manner to the two sections of the lead frame 13 via contact wires 20.
  • An encapsulation 3 is applied to the mounting surface 10 and around the semiconductor chip 2.
  • the encapsulation 3 fills the recess in the carrier 1.
  • the encapsulation 3 comprises a first layer 31 and a second layer 32. Both the first layer 31 and the second layer 32 are based on a silicone.
  • the first layer 31 is between the second Layer 32 and the mounting surface 10 are arranged.
  • Semiconductor chip 2 is completely embedded in the first layer 31 and does not protrude into the second layer 32.
  • the contact wires 20 are likewise embedded in the first layer 31 and do not protrude into the second layer 32.
  • the second layer 32 is significantly thinner than the first layer 31.
  • the maximum thickness of the second layer 32 is at most a quarter of the maximum thickness of the first layer 31.
  • the first 31 and second layer 32 can be based on the same silicone.
  • the layers 31, 32 can each consist of silicone and within the scope of
  • the first layer 31 preferably has converter particles or scattering particles.
  • the second layer 32 is applied directly to the surface of the first layer 31 facing away from the carrier 1.
  • the second layer 32 covers all areas of the first layer 31 that are not the carrier 1 or the
  • An interface 30 is formed between the first layer 31 and the second layer 32, which can be seen, for example, with the naked eye or under the microscope.
  • Interface 30 can in particular be a thin interface.
  • the interface 30 completely covers the semiconductor chip 2 and the mounting surface 10 in a plan view of the mounting surface 10.
  • the interface 30 between the first layer 31 and the second layer 32 forms a good barrier against gases such as H2S.
  • the barrier effect of the interface 30 is greater than the barrier effect of the first layer 31 and the second layer 32.
  • the interface 30 can be used to prevent or suppress harmful gases from penetrating as far as the assembly surface 10, and there to cause corrosion of the
  • the interface 30 also protects against the penetration of volatile organic compounds (VOC), which could change color when irradiated with the primary radiation, and which could falsify the color impression emitted by the component 100.
  • VOC volatile organic compounds
  • FIG. 2 shows a second exemplary embodiment of the optoelectronic component 100.
  • the component 100 of FIG. 2 is essentially constructed in the same way as the component 100 of FIG. 1.
  • an inorganic capsule layer 4 is also applied between the first layer 31 and the carrier 1.
  • the inorganic capsule layer 4 comprises, for example, SiOg or Al2O3.
  • the capsule layer 4 is in direct contact with the mounting surface 10 and the semiconductor chip 2. In particular, it covers the
  • Capsule layer 4 all sides of the semiconductor chip 2 that are not facing the mounting surface 10.
  • the capsule layer 4 can be applied directly to the mounting surface 10 and the semiconductor chip 2.
  • the encapsulation layer 4 also encapsulates the contact wires 20.
  • the encapsulation layer 4 has, for example, a thickness of between 5 nm and 200 nm.
  • the capsule layer 4 forms a further good barrier against harmful gases.
  • the capsule layer 4 can easily tear open at edges or steps or in the region of the adhesive layer 21.
  • the encapsulation 3 covers the interface 30 between the two layers 31, 32 in this case also the cracks within the capsule layer 4, which makes the component 100 particularly durable.
  • FIG. 3A shows a first position of a
  • FIG. 3B shows a second position of the method, in which a semiconductor chip 2 in the region of the
  • the semiconductor chip 2 is also connected to the carrier 1 in an electrically conductive manner via contact wires 20.
  • FIG. 3C shows a position in the method in which a silicon-based first layer 31 is formed on the mounting surface 10 and around the semiconductor chip 2.
  • the recess was partially made with a silicone or a silicone-based first
  • the first material was applied in a liquid or viscous state.
  • the first material was then fully or partially cured, as a result of which the first layer 31 was formed.
  • FIG. 3C also shows how the
  • FIG. 3D shows a fourth position in the method after the surface treatment of the first layer 31 has been completed.
  • a second silicone-based material is now applied directly to the entire surface-treated surface of the first layer 31.
  • the second material is also preferably applied in a liquid or viscous state.
  • the second material is then cured to form a second layer 32.
  • the first layer 31 can also be finally cured.
  • An interface 30 is formed between the first layer 31 and the immediately adjacent second layer 32, which has a particularly high barrier effect for gases.
  • Figure 3D shows
  • FIG. 4 shows a position during the application of the second material to the first layer 31 of FIG. 3D.
  • the second material comprises or consists of polysiloxane polymers.
  • Some of these polymers have silane functionalities, that is, hydrogen atoms that are bonded directly to Si atoms.
  • silane functionalities can, at least in part, give rise to silanol functionalities under reaction with water, that is to say OH groups which are bonded directly to a Si atom.
  • the polymers can already be provided with silanol functionalities.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

In mindestens einer Ausführungsform umfasst das optoelektronische Bauelement (100) einen Träger (1), einen optoelektronischen Halbleiterchip (2) und eine Verkapselung (3). Der Halbleiterchip ist auf einer Montagefläche (10) des Trägers befestigt und mit dem Träger elektrisch leitend verbunden. Die Verkapselung umformt den Halbleiterchip und überdeckt die Montagefläche zumindest teilweise. Die Verkapselung umfasst eine erste Schicht (31) und eine zweite Schicht (32), wobei die erste Schicht zwischen der Montagefläche und der zweiten Schicht angeordnet ist. Die erste Schicht und die zweite Schicht basieren jeweils auf einem Silikon. Die erste Schicht und die zweite Schicht grenzen im Bereich einer Grenzfläche direkt aneinander.

Description

Beschreibung
OPTOELEKTRONISCHES BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG
EINES OPTOELEKTRONISCHEN BAUELEMENTS
Es werden ein optoelektronisches Bauelement sowie ein
Verfahren zur Herstellung eines optoelektronischen
Bauelements angegeben.
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauelement anzugeben, das besonders alterungsstabil ist. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen optoelektronischen Bauelements anzugeben .
Diese Aufgaben werden unter anderem durch den Gegenstand und das Verfahren der unabhängigen Patentansprüche gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen sind
Gegenstand der abhängigen Patentansprüche.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauelement einen Träger. Der Träger umfasst beispielsweise einen Leiterrahmen und einen Gehäusekörper.
Der Leiterrahmen umfasst bevorzugt zumindest zwei voneinander elektrisch isolierte Abschnitte. Den zwei Abschnitten sind im bestimmungsgemäßen Betrieb des Bauelements bevorzugt
unterschiedliche Polaritäten zugeordnet. Der Leiterrahmen kann in dem Gehäusekörper eingebettet sein. Die Abschnitte des Leiterrahmens können durch den Gehäusekörper voneinander elektrisch isoliert sein. Der Leiterrahmen umfasst
beispielsweise Kupfer. Der Gehäusekörper umfasst
beispielsweise einen Kunststoff oder ein Epoxid oder besteht daraus. Bevorzugt ist der Gehäusekörper reflektierend für Licht im sichtbaren Spektralbereich. Alternativ kann der Träger aber auch ein Keramikträger sein.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauelement einen optoelektronischen
Halbleiterchip. Der Halbleiterchip emittiert im
bestimmungsgemäßen Betrieb bevorzugt elektromagnetische
Primärstrahlung, beispielsweise im sichtbaren Spektralbereich oder im UV-Bereich oder im infraroten Bereich. Bei dem optoelektronischen Bauelement handelt es sich insbesondere um eine LED. Das optoelektronische Bauelement kann Teil eines Scheinwerfers eines Kraftfahrzeuges sein.
Unter einem Halbleiterchip wird hier und im Folgenden ein separat handhabbares und elektrisch kontaktierbares Element verstanden. Ein Halbleiterchip entsteht insbesondere durch Vereinzelung aus einem Waferverbund. Insbesondere weisen Seitenflächen eines solchen Halbleiterchips dann zum Beispiel Spuren aus dem Vereinzelungsprozess des Waferverbunds auf.
Ein Halbleiterchip umfasst bevorzugt genau einen ursprünglich zusammenhängenden Bereich einer im Waferverbund gewachsenen Halbleiterschichtenfolge. Die Halbleiterschichtenfolge des Halbleiterchips ist bevorzugt zusammenhängend ausgebildet.
Die Ausdehnung des Halbleiterchips, gemessen parallel zur Haupterstreckungsebene des Halbleiterchips, ist
beispielsweise höchstens 5 % oder höchstens 10 % oder
höchstens 20 % größer als die Ausdehnung der
Halbleiterschichtenfolge gemessen parallel zur
Haupterstreckungsebene des Halbleiterchips.
Die Halbleiterschichtenfolge des Halbleiterchips basiert beispielsweise auf einem I I I-V-Verbindungshalbleitermaterial , insbesondere auf einem Nitrid-Verbindungshalbleitermaterial. Die Halbleiterschichtenfolge umfasst eine aktive Schicht in der im bestimmungsgemäßen Betrieb die elektromagnetische Primärstrahlung erzeugt wird. Die aktive Schicht beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine QuantentopfStruktur in Form eines einzelnen
Quantentopfs, kurz SQW, oder in Form einer Multi- QuantentopfStruktur, kurz MQW.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauelement eine Verkapselung. Die
Verkapselung dient im bestimmungsgemäßen Betrieb des
Bauelements insbesondere zum Schutz des optoelektronischen Halbleiterchips und/oder des Trägers vor äußeren Einflüssen, wie vor dem Eindringen von Gasen oder Feuchtigkeit oder
Schadstoffen oder vor mechanischen Einflüssen. Die
Verkapselung ist bevorzugt zumindest teilweise durchlässig für die Primärstrahlung.
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip auf einer Montagefläche des Trägers befestigt und mit dem Träger elektrisch leitend verbunden. Die Montagefläche des Trägers ist beispielsweise im Rahmen der Herstellungstoleranz eben und/oder flach ausgebildet. Die Montagefläche kann bereichsweise metallisch ausgebildet sein. Die Montagefläche ist bevorzugt größer als der Halbleiterchip, zum Beispiel zumindest doppelt so groß. Der Halbleiterchip kann auf der Montagefläche aufgeklebt sein, beispielsweise mittels eines silikonbasierten Klebstoffes, oder aufgelötet sein.
In einer lateralen Richtung, parallel zur Montagefläche, ist der Halbleiterchip bevorzugt von einer Barriere umgeben. Die Barriere kann Teil des Trägers sein und ist beispielsweise aus dem Gehäusekörper gebildet. Bevorzugt überragt die Barriere den Halbleiterchip in eine Richtung weg von der Montagefläche. Mit anderen Worten umfasst der Träger eine Ausnehmung. Die Barriere begrenzt die Ausnehmung in lateraler Richtung. Die Montagefläche bildet eine Bodenfläche der
Ausnehmung. Der Halbleiterchip ist in der Ausnehmung des Trägers auf der Montagefläche angeordnet. Bevorzugt ist der Halbleiterchip in lateraler Richtung von der Barriere
beabstandet .
Der Halbleiterchip kann mit den Abschnitten des Leiterrahmens des Trägers elektrisch leitend verbunden sein. Über eine der Montagefläche gegenüberliegende Rückseite des Trägers kann das optoelektronische Bauelement dann zum Beispiel extern kontaktiert werden.
Neben dem optoelektronischen Halbleiterchip können ein oder mehrere weitere elektronische Bauelemente auf der
Montagefläche, zum Beispiel im Bereich der Ausnehmung, angeordnet sein. Zum Beispiel sind ein weiterer
optoelektronischer Halbleiterchip und/oder eine ESD- Schutzdiode auf der Montagefläche befestigt.
Gemäß zumindest einer Ausführungsform umformt die
Verkapselung den Halbleiterchip und überdeckt die
Montagefläche zumindest teilweise, bevorzugt vollständig. Die Verkapselung kann abschnittsweise direkt auf der
Montagefläche aufliegen. Zum Beispiel liegt die Montagefläche im Bereich neben dem Halbleiterchip direkt auf der
Montagefläche auf. Bevorzugt füllt die Verkapselung die
Ausnehmung des Trägers, in der der Halbleiterchip angeordnet ist, auf. Die Verkapselung grenzt in lateraler Richtung bevorzugt an die Barriere. Der Halbleiterchip kann in der Verkapselung eingebettet sein. Zum Beispiel ist die
Verkapselung direkt auf den Halbleiterchip aufgebracht.
Gemäß zumindest einer Ausführungsform umfasst die
Verkapselung eine erste Schicht und eine zweite Schicht. Die erste Schicht ist bevorzugt zwischen der Montagefläche und der zweiten Schicht angeordnet. Insbesondere ist entlang der gesamten lateralen Ausdehnung der Verkapselung oder nahezu entlang der gesamten lateralen Ausdehnung der Verkapselung die erste Schicht zwischen der Montagefläche und der zweiten Schicht angeordnet.
Beispielsweise überdeckt die zweite Schicht die erste Schicht in einer Draufsicht auf die Montagefläche betrachtet
größtenteils oder vollständig. Zum Beispiel sind alle
Bereiche der ersten Schicht, die nicht dem Träger oder dem Halbleiterchip zugewandt sind, von der zweiten Schicht bedeckt. Die erste Schicht überdeckt in Draufsicht auf die Montagefläche betrachtet bevorzugt alle Bereiche der
Montagefläche, insbesondere alle metallischen oder
korrosionsanfälligen Bereiche der Montagefläche, lateral neben dem Halbleiterchip. Insbesondere überdeckt die erste Schicht diese Bereiche vollständig. Besonders bevorzugt überdeckt in Draufsicht auf die Montagefläche betrachtet die erste Schicht die gesamte Montagefläche.
Die erste Schicht kann direkt an den Halbleiterchip und/oder die Montagefläche grenzen. Die erste Schicht und/oder die zweite Schicht können zumindest teilweise durchlässig für die vom Halbleiterchip emittierte Primärstrahlung sein. Die
Verkapselung kann eine oder mehrere weitere Schichten
umfassen oder nur aus der ersten und zweiten Schicht
bestehen. Die zweite Schicht ist bevorzugt nicht in direktem Kontakt zur Montagefläche. Bevorzugt ist die zweite Schicht überall durch die die erste Schicht und, falls vorhanden, durch den Gehäusekörper von der Montagefläche beabstandet.
Gemäß zumindest einer Ausführungsform basieren die erste Schicht und die zweite Schicht jeweils auf einem Silikon. Zum Beispiel bestehen die erste und/oder die zweite Schicht aus einem Silikon. Die erste und die zweite Schicht können auf demselben Silikon basieren oder daraus bestehen. Alternativ ist es auch denkbar, dass das Silikon der zweiten Schicht sich von dem Silikon der ersten Schicht unterscheidet.
Mögliche Silikone für die erste und/oder zweite Schicht sind unter anderem: thermisch-härtbare, additionsvernetzte 2- Komponenten-Silikone, beziehungsweise Dimethylsiloxan- basierte Elastomere. Silikone werden auch als Polysiloxane bezeichnet. Die erste Schicht ist bevorzugt die der
Montagefläche nächstliegende, auf Silikon basierende Schicht in dem Bauelement.
Gemäß zumindest einer Ausführungsform grenzen die erste Schicht und die zweite Schicht im Bereich einer Grenzfläche direkt aneinander. Die Grenzfläche ist bevorzugt eine optisch wahrnehmbare Grenze zwischen der ersten Schicht und der zweiten Schicht. Die Grenzfläche ist im Rahmen der
Herstellungstoleranz zum Beispiel einfach zusammenhängend, also frei von Unterbrechungen, in denen die erste Schicht nicht an die zweite Schicht grenzt. In Draufsicht auf die Montagefläche betrachtet überdeckt die Grenzfläche bevorzugt alle Bereich der Montagefläche lateral neben dem
Halbleiterchip .
Die Grenzfläche deutet insbesondere darauf hin, dass die erste Schicht und die zweite Schicht nacheinander und unabhängig voneinander aufgebracht wurden. Insbesondere deutet die Grenzfläche darauf hin, dass das Silikon der ersten Schicht teilweise oder vollständig ausgehärtet wurde, bevor das Silikon der zweiten Schicht aufgebracht wurde. Bei der Grenzfläche kann es sich auch um eine Grenzschicht, beispielsweise mit einer Dicke von höchstens 10 nm oder höchstens 5 nm, handeln. Mit anderen Worten sind die erste Schicht und die zweite Schicht nicht einstückig miteinander ausgebildet beziehungsweise sind nicht aus einem Guss gebildet. Die erste Schicht und die zweite Schicht können für sich jeweils aber einstückig oder aus einem Guss gebildet sein .
An oder in der Grenzfläche zwischen der ersten Schicht und der zweiten Schicht ist die Materialstruktur des Silikons zum Beispiel unterschiedlich von der Materialstruktur des
Silikons im Inneren der ersten Schicht und/oder im Inneren der zweiten Schicht. Beispielsweise ist das Silikon an der Grenzfläche stärker vernetzt oder weist mehr
Verknüpfungspunkte auf oder weist eine höhere Dichte auf als im Inneren der ersten und/oder zweiten Schicht.
Falls der Träger einen Gehäusekörper und eine von einer
Barriere umgebene Ausnehmung aufweist, so füllt die
Verkapselung bevorzugt die Ausnehmung auf. Die Grenzfläche und bevorzugt auch die zweite Schicht verlaufen insbesondere ausschließlich innerhalb der Ausnehmung. Zum Beispiel ist die Grenzfläche in lateraler Richtung vollständig durch die
Barriere begrenzt.
In mindestens einer Ausführungsform umfasst das
optoelektronische Bauelement einen Träger, einen
optoelektronischen Halbleiterchip und eine Verkapselung. Der Halbleiterchip ist auf einer Montagefläche des Trägers befestigt und mit dem Träger elektrisch leitend verbunden.
Die Verkapselung umformt den Halbleiterchip und überdeckt die Montagefläche zumindest teilweise. Die Verkapselung umfasst eine erste Schicht und eine zweite Schicht, wobei die erste Schicht zwischen der Montagefläche und der zweiten Schicht angeordnet ist. Die erste Schicht und die zweite Schicht basieren jeweils auf einem Silikon. Die erste Schicht und die zweite Schicht grenzen im Bereich einer Grenzfläche direkt aneinander .
Die vorliegende Erfindung beruht unter anderem auf der
Erkenntnis, dass viele optoelektronische Bauelemente einen zumindest teilweise mit Silber beschichteten Träger
aufweisen. Silber bietet neben einer guten elektrischen und thermischen Anbindung für den Halbleiterchip eine sehr hohe Reflektivität für die von dem Halbleiterchip emittierte
Strahlung, insbesondere für sichtbares Licht. Dadurch kann die Effizienz des Bauteils erhöht werden. Insbesondere bei Halbleiterchips in Form von Volumenemittern, zum Beispiel bei Saphirchips, kann ein Großteil des vom Halbleiterchip
emittierten Lichts im Betrieb auf den Träger treffen. Silber ist jedoch sehr korrosionsempfindlich, vor allem gegenüber Gasen wie HgS. Die Oberfläche des Silbers verfärbt sich bei
Kontakt mit einem solchen Gas dann dunkel (braun/schwarz ) . Dadurch wird weniger Licht reflektiert und die Reflexion wird zudem wellenlängenabhängig. Folglich emittiert das Bauelement dann weniger Licht und/oder eine veränderte Lichtfarbe.
Zur Verkapselung und zum Schutz des Trägers und des
Halbleiterchips werden häufig Silikone als Verkapselung eingesetzt. Diese sind deutlich lichtstabiler als
beispielsweise Epoxidharze. Jedoch ist die Gasdurchlässigkeit von Silikonen meist relativ hoch, so dass Schadgase, wie HgS, leicht zur Silberoberfläche Vordringen können. Das Bauelement ist im Ergebnis also zwar licht- und farbstabiler gegenüber normaler Alterung, jedoch empfindlich gegenüber korrosiven Gasen. Dies kann insbesondere bei der Verwendung des
optoelektronischen Bauelements im Straßenverkehr, zum
Beispiel als Scheinwerfer in einem Fahrzeug oder als
Beleuchtungsmittel in einem Tunnel, problematisch werden.
Bei der vorliegenden Erfindung wird insbesondere von der Idee Gebrauch gemacht, eine mehrschichtig aufgebaute
Silikonverkapselung zu verwenden. An der Grenzfläche zwischen den Schichten führen Grenzflächeneffekte zu einer deutlich verringerten Diffusion von Schadgasen in Richtung Träger oder in Richtung Halbleiterchip. Die Grenzfläche weist
erstaunlicherweise eine gegenüber dem Bulkmaterial der
Schichten erheblich höhere Barrierewirkung auf. Zudem hat die Grenzfläche auch eine hohe Barrierewirkung gegenüber
flüchtigen, organischen Verbindungen (VOC) . Dadurch wird die Gefahr eines durch eingedrungene, organische Verbindungen verursachten Helligkeitsabfalls reduziert.
Vorteilhaft ist auch, dass die Silikone der ersten Schicht und der zweiten Schicht dann nicht auf eine geringe
Durchlässigkeit für Gase oder flüchtige, organische
Verbindungen optimiert werden müssen, denn die hohe
Barrierewirkung wird durch die Grenzfläche erreicht. Die Silikone können daher auf andere Eigenschaften optimiert ausgewählt werden.
Das vorliegende optoelektronische Bauelement ist also
insbesondere aufgrund der Grenzfläche zwischen der ersten Schicht und der zweiten Schicht alterungsstabiler als üblicherweise verwendete Bauelemente und eignet sich zur Verwendung in Kraftfahrzeugen oder in
Straßenbeleuchtungs orrichtungen .
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip in der ersten Schicht eingebettet. Insbesondere überdeckt in einer Draufsicht auf die Montagefläche betrachtet die erste Schicht den Halbleiterchip vollständig. Die erste Schicht kann zum Beispiel formschlüssig und/oder direkt an dem
Halbleiterchip anliegen. Alle nicht der Montagefläche
zugewandten Seiten des Halbleiterchips sind dann bevorzugt vollständig von der ersten Schicht überdeckt.
Gemäß zumindest einer Ausführungsform ist in einer Draufsicht auf die Montagefläche betrachtet der Halbleiterchip von der Grenzfläche überdeckt, insbesondere vollständig überdeckt. Bevorzugt ist die gesamte der Montagefläche abgewandte Seite der ersten Schicht in direktem Kontakt mit der zweiten
Schicht. Dadurch dass die Grenzfläche den Halbleiterchip überdeckt, ist die Wahrscheinlichkeit für eine Diffusion von Schadgasen zum Halbleiterchip reduziert.
Die zweite Schicht kann dünner als die erste Schicht
ausgebildet sein. Beispielsweise beträgt die maximale Dicke der zweiten Schicht höchstens die Hälfte oder höchstens ein Viertel oder höchstens ein Fünftel der maximalen Dicke der ersten Schicht. Die Dicke wird dabei als Ausdehnung senkrecht zur Montagefläche verstanden. Zum Beispiel beträgt die maximale Dicke der zweiten Schicht höchstens 100 gm oder höchstens 50 gm oder höchstens 10 pm oder höchstens 5 pm oder höchstens 1 pm. Da die Barrierewirkung überwiegend durch die Grenzfläche erreicht wird, ist eine hohe Dicke der zweiten Schicht nicht nötig. Gemäß zumindest einer Ausführungsform basieren die erste Schicht und die zweite Schicht auf dem gleichen Silikon. Die erste Schicht und die zweite Schicht können im Rahmen der Herstellungstoleranz die gleiche Materialzusammensetzung aufweisen .
Gemäß zumindest einer Ausführungsform basieren die erste Schicht und die zweite Schicht auf unterschiedlichen
Silikonen .
Gemäß zumindest einer Ausführungsform weist das Silikon der zweiten Schicht einen kleineren Brechungsindex auf als das Silikon der ersten Schicht. Dies ist im Hinblick auf die Effizienz der Auskopplung von einer vom Bauelement erzeugten Strahlung aus dem Bauelement hinaus vorteilhaft. Hier ist der Brechungsindex für die vom Bauelement erzeugte Strahlung gemeint .
Silikone mit niedrigem Brechungsindex sind im Allgemeinen weniger dicht für Gase als Silikone mit hohem Brechungsindex. Dies ist bei der vorliegenden Erfindung wenig problematisch, denn die Grenzfläche verhindert effizient eine Diffusion von Gasen .
Der Brechungsindex des Silikons der zweiten Schicht ist beispielsweise zumindest 0,03 oder zumindest 0,06 oder zumindest 0,12 kleiner als der Brechungsindex des Silikons der ersten Schicht.
Gemäß zumindest einer Ausführungsform weist das Silikon der zweiten Schicht eine höhere Permeabilität für Gase, zum
Beispiel für Wasserdampf und/oder HgS, auf als die erste Schicht. Zum Beispiel ist die Permeabilität des Silikons der zweiten Schicht, die in der Einheit pg · cnr2 · min-1 angegeben wird, zumindest 50% oder zumindest 100% oder zumindest 200% oder zumindest 500% größer als die des Silikons der ersten Schicht .
Gemäß zumindest einer Ausführungsform verläuft jeder Pfad von außerhalb des Bauelements zur ersten Schicht beziehungsweise in die erste Schicht, der ausschließlich durch
silikonbasiertes Material verläuft, auch durch die
Grenzfläche und damit auch durch die zweite Schicht. Das heißt, jeder ausschließlich durch Silikon verlaufender Pfad, entlang dessen Schadstoffe von außerhalb des Bauelements in die erste Schicht und von da aus weiter zur Montagefläche gelangen könnten, kreuzt auch die Grenzfläche und ist somit durch die Grenzfläche gut geschützt.
Gemäß zumindest einer Ausführungsform erstreckt sich die Grenzfläche über die gesamte Montagefläche des Trägers. In einer Draufsicht auf die Montagefläche betrachtet überdeckt die Grenzfläche zwischen der ersten Schicht und der zweiten Schicht also die Montagefläche vollständig. Auf diese Weise ist die Gefahr einer Diffusion von Schadgasen bis hin zur Montagefläche verringert.
Gemäß zumindest einer Ausführungsform ist die Montagefläche zumindest teilweise aus Silber und/oder einer Silberlegierung und/oder Kupfer gebildet. Insbesondere ist der Leiterrahmen im Bereich der Montagefläche mit Silber oder einer
Silberlegierung oder Kupfer beschichtet. Zum Beispiel sind Bereiche der Montagefläche lateral neben dem Halbleiterchip aus Silber/Silberlegierung/Kupfer gebildet. Bevorzugt sind zumindest 25 % oder zumindest 50 % der Fläche der Montagefläche lateral neben dem Halbleiterchip aus Silber oder Silberlegierung oder Kupfer gebildet. Durch eine
silberhaltige Montagefläche ist ein hoher Reflexionsgrad für die auf den Träger treffende Strahlung gegeben.
Gemäß zumindest einer Ausführungsform weist ein Klebstoff, mit dem der Halbleiterchip auf die Montagefläche geklebt ist, Silberpartikel auf. Es handelt sich also um einen
Silberleitklebstoff. Die Montagefläche kann in diesem Fall zumindest teilweise aus Silber oder einer Silberlegierung gebildet sein, jedoch auch aus nicht korrosionsempfindlichen Stoffen, wie zum Beispiel Gold. Durch den silberhaltigen Klebstoff kann eine elektrische und/oder thermische Anbindung des Halbleiterchips an die Montagefläche erfolgen.
Gemäß zumindest einer Ausführungsform ist die erste Schicht im Bereich der Grenzfläche oberflächenbehandelt. Insbesondere wird die vor dem Aufbringen der zweiten Schicht freiliegende Fläche der ersten Schicht oberflächenbehandelt. Die
Oberflächenbehandlung kann insbesondere eine Plasmabehandlung sein. An der Grenzfläche sind dann beispielsweise Überreste der Oberflächenbehandlung vorhanden und nachweisbar. Bei den Überresten kann es sich zum Beispiel um Aminogruppen handeln. Auch kann durch die Oberflächenbehandlung die chemische
Oberflächenstruktur des Silikons der ersten Schicht verändert sein. Durch die Oberflächenbehandlung der ersten Schicht im Bereich der Grenzfläche kann eine mechanisch besonders zuverlässige Verbindung zwischen der ersten Schicht und der zweiten Schicht gewährleistet werden.
Gemäß zumindest einer Ausführungsform sind die erste Schicht und/oder die zweite Schicht im Rahmen der
Herstellungstoleranz frei von Konvertermaterialien und/oder frei von Streumaterialien. Zum Beispiel sind in der ersten Schicht und/oder zweiten Schicht nur vernachlässigbare
Konzentrationen an Konverterpartikeln oder Streupartikel vorhanden. Beispielsweise beträgt der Massenanteil an
Konverterpartikeln und Streupartikeln in der ersten und/oder zweiten Schicht höchstens 1 Gew.-%.
Alternativ ist es aber auch denkbar, dass die erste Schicht und/oder die zweite Schicht Konverterpartikel oder
Streupartikel umfassen, um die von dem Halbleiterchip
emittierte Primärstrahlung zumindest teilweise zu
konvertieren oder zu streuen. Der Massenanteil an
Konverterpartikeln und/oder Streupartikeln in der ersten und/oder zweiten Schicht kann dann bei zumindest 10 Gew.-% oder zumindest 30 Gew.-% oder zumindest 50 Gew.-% liegen.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauelement weiter eine anorganische
Kapselschicht, die zumindest teilweise, bevorzugt
vollständig, die Montagefläche überdeckt. Bevorzugt überdeckt die Kapselschicht auch den Halbleiterchip, zum Beispiel alle Seiten des Halbleiterchips, die nicht der Montagefläche zugewandt sind, vollständig. Außerdem überdeckt die
Kapselschicht bevorzugt die Bereiche der Montagefläche lateral neben dem Halbleiterchip. Die Kapselschicht ist bevorzugt einfach zusammenhängend ausgebildet.
Gemäß zumindest einer Ausführungsform weist die anorganische Kapselschicht ein oder mehrere Oxide oder Oxinitride oder Nitride auf oder besteht daraus. Das oder die Oxide oder Oxinitride oder Nitride können ein oder mehrere Elemente der folgenden Gruppe aufweisen: Silizium, Aluminium, Titan, Zink, Indium, Zinn, Niob, Tantal, Hafnium, Zirkon, Yttrium, Germanium. Beispielsweise umfasst die anorganische Kapselschicht Siliziumoxid, Aluminiumoxid, Titanoxid,
Zinkoxid, Indiumoxid, Zinnoxid, Tantaloxid, Nioboxid,
Hafniumoxid, Zirkonoxid, Yttriumoxid, Siliziumnitrid,
Aluminiumnitrid oder Germaniumnitrid oder besteht daraus. Die anorganische Kapselschicht kann mittels physikalischer
Gasphasenabscheidung (PVD) oder chemischer
Gasphasenabscheidung, wie beispielsweise PECVD, oder
Atomlagenabscheidung (ALD) , aufgebracht werden.
Gemäß zumindest einer Ausführungsform ist die anorganische Kapselschicht zwischen der Verkapselung und dem Träger angeordnet. Insbesondere kann die anorganische Kapselschicht zwischen der ersten Schicht der Verkapselung und dem Träger angeordnet sein. Die Kapselschicht kann unmittelbar auf den Halbleiterchip und/oder die Montagefläche aufgebracht sein. Die erste Schicht der Verkapselung kann wiederum unmittelbar auf die Kapselschicht aufgebracht sein. Die Kapselschicht kann beispielsweise alle der ersten Schicht der Verkapselung zugewandten Seiten des Trägers und/oder des Halbleiterchips überdecken, insbesondere vollständig überdecken.
Gemäß zumindest einer Ausführungsform weist die Kapselschicht eine Dicke zwischen einschließlich 5 nm und 500 nm, bevorzugt zwischen einschließlich 5 nm und 100 nm, besonders bevorzugt zwischen einschließlich 15 nm und 75 nm auf. Die
Zahlenangaben beziehen sich zum Beispiel auf eine maximale Dicke der Kapselschicht.
Eine anorganische Kapselschicht ist grundsätzlich besonders dicht gegenüber Schadgasen, wie HgS. Allerdings zeigt eine solche anorganische Kapselschicht Schwächen an mechanisch oder geometrisch schwierigen Stellen, beispielsweise am Übergang vom Leiterrahmen zum Gehäusekörper oder im Bereich eines Klebstoffs, mit dem der Halbleiterchip auf dem Träger aufgebracht ist, oder im Bereich von Hinterschneidungen.
Durch mechanische oder thermomechanische Spannungen, zum Beispiel beim Verarbeiten oder Auflöten des Bauelements, können Risse in der anorganischen Kapselschicht entstehen, durch die die Schadgase hindurchdiffundieren können. Im
Bereich der Risse kann es dann zu Korrosion der Montagefläche kommen .
Diese Schwächen der anorganischen Kapselschicht werden durch die Verkapselung mit den zumindest zwei silikonbasierten Schichten überdeckt. Insgesamt kann somit durch die
Kombination der anorganischen Kapselschicht und der
Verkapselung ein besonders alterungsstabiles Bauelement realisiert werden.
Gemäß zumindest einer Ausführungsform ist der
optoelektronische Halbleiterchip ein Volumenemitter, zum Beispiel ein Saphir-Chip oder ein Flip-Chip. In diesem Fall umfasst der Halbleiterchip insbesondere noch das
Aufwachsubstrat, auf dem die Halbleiterschichtenfolge des Halbleiterchips gewachsen ist. Bei dem Aufwachsubstrat kann es sich um Saphir handeln. Im bestimmungsgemäßen Betrieb des Halbleiterchips wird dann sowohl über eine
Hauptemissionsseite als auch über quer zur
Hauptemissionsseite verlaufende Seitenflächen des
Halbleiterchips Strahlung emittiert. Beispielsweise werden über die Hauptemissionsseite zumindest 20 % und über die Seitenflächen jeweils zumindest 10 % der im Betrieb im
Halbleiterchip erzeugten Primärstrahlung aus dem
Halbleiterchip ausgekoppelt. Der Halbleiterchip ist auf der Montagefläche insbesondere so montiert, dass die Hauptemissionsseite der Montagefläche abgewandt ist. Die Seitenflächen des Halbleiterchips verlaufen quer oder
senkrecht zur Montagefläche.
Alternativ ist es auch denkbar, dass es sich bei dem
Halbleiterchip um einen Oberflächenemitter handelt, bei dem über Seitenflächen des Halbleiterchips nahezu keine
Primärstrahlung ausgekoppelt wird. Beispielsweise werden bei einem Oberflächenemitter zumindest 90 % der erzeugten
Strahlung über die Hauptemissionsseite ausgekoppelt. Die Hauptemissionsseite ist in diesem Fall bevorzugt der
Montagefläche des Trägers abgewandt. Bei einem
Oberflächenemitter ist das Aufwachsubstrat der
Halbleiterschichtenfolge bevorzugt abgelöst.
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip über zumindest einen Kontaktdraht mit dem Träger elektrisch leitend verbunden. Der Kontaktdraht kann beispielsweise an einem Bereich der Montagefläche lateral neben dem
Halbleiterchip angelötet sein. Der Halbleiterchip kann über ein oder mehrere Kontaktdrähte mit dem Träger elektrisch leitend verbunden sein.
Gemäß zumindest einer Ausführungsform ist der Kontaktdraht in der ersten Schicht eingebettet, insbesondere vollständig eingebettet. Der Kontaktdraht ragt bevorzugt nicht in die zweite Schicht hinein. In einer Draufsicht betrachtet ist der Kontaktdraht von der Grenzfläche überdeckt, insbesondere vollständig überdeckt. Beispielsweise umformt die erste
Schicht den Kontaktdraht formschlüssig. Die erste Schicht kann in direktem Kontakt mit dem Kontaktdraht stehen. Gemäß zumindest einer Ausführungsform umfasst der Kontaktdraht Silber oder eine Silberlegierung oder besteht daraus. Beispielsweise ist der Kontaktdraht mit Silber oder einer Silberlegierung beschichtet.
Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben. Das Verfahren eignet sich insbesondere zur Herstellung eines wie eben beschriebenen optoelektronischen Bauelements. Das heißt, sämtliche in Verbindung mit dem optoelektronischen Bauelement offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zur Herstellung eines optoelektronischen Bauelements einen Schritt A) , in dem ein Träger mit einer Montagefläche
bereitgestellt wird. In einem Schritt B) wird ein
optoelektronischer Halbleiterchip auf die Montagefläche aufgebracht und elektrisch mit dem Träger verbunden. In einem Schritt C) wird eine auf Silikon basierende erste Schicht auf der Montagefläche ausgebildet. Dazu wird ein auf Silikon basierendes erstes Material in einem flüssigen oder
zähflüssigen Zustand auf die Montagefläche aufgebracht und anschließend zumindest teilweise ausgehärtet. Die erste
Schicht umformt anschließend den Halbleiterchip. In einem Schritt D) wird eine auf Silikon basierende zweite Schicht direkt auf einer der Montagefläche abgewandten Seite der ersten Schicht ausgebildet. Dazu wird ein auf Silikon
basierendes zweites Material in einem flüssigen oder
zähflüssigen Zustand direkt auf die erste Schicht aufgebracht und anschließend ausgehärtet. Unter einem flüssigen oder zähflüssigen Material wird
vorliegend zum Beispiel ein Material mit einer Viskosität von höchstens 10^ mPa· s oder höchstens 10^ mPa· s verstanden.
Der Träger umfasst zum Beispiel eine Ausnehmung, wobei eine Bodenfläche der Ausnehmung die Montagefläche bildet. Lateral ist die Ausnehmung von einer Barriere des Trägers begrenzt. Die Barriere wird insbesondere durch den Gehäusekörper gebildet. Der Halbleiterchip wird insbesondere im Bereich der Ausnehmungen auf die Montagefläche aufgebracht. Die
Ausnehmung ist bevorzugt tiefer als der Halbleiterchip dick ist. Nach dem Aufbringen des Halbleiterchips überragt der Halbleiterchip die Barriere bevorzugt nicht. Der
Halbleiterchip ragt also nicht aus der Ausnehmung heraus.
Beim Aufbringen des ersten Materials im Schritt C) wird beispielsweise die Ausnehmung teilweise mit dem ersten
Material aufgefüllt, wobei der Halbleiterchip in dem ersten Material eingebettet wird. Bevorzugt werden im Schritt C) alle Bereiche der Montagefläche, die nicht vom Halbleiterchip überdeckt sind, vollständig von dem ersten Material
überdeckt. Besonders bevorzugt wird der Halbleiterchip vollständig in dem ersten Material eingebettet. Das heißt, der Halbleiterchip ragt dann nicht aus der so geformten ersten Schicht heraus.
Anschließend wird im Schritt D) ein zweites Material
unmittelbar auf eine freiliegende Oberfläche, insbesondere auf die gesamte freiliegende Oberfläche, der ersten Schicht aufgebracht. Das zweite Material wird beispielsweise
ebenfalls in die Ausnehmung des Trägers eingefüllt. Das zweite Material kann zum Beispiel durch Spray-Coating
aufgebracht werden. Das zweite Material wird direkt auf die erste Schicht
aufgebracht, so dass die zweite Schicht und die erste Schicht im Bereich einer Grenzfläche unmittelbar aneinander grenzen. Das zweite Material im Schritt D) kann die gleiche
Zusammensetzung wie das erste Material im Schritt C)
aufweisen. Wurde im Schritt C) das erste Material nicht vollständig ausgehärtet, so kann dieses nach dem Schritt D) zusammen mit dem zweiten Material vollständig ausgehärtet werden .
Das erste Material und das zweite Material basieren auf
Silikon beziehungsweise basieren auf Polysiloxan. Das erste und das zweite Material können jeweils Gemische aus
verschiedenen Polysiloxanen, zum Beispiel Komponenten eines 2K-Silikons, aufweisen oder draus bestehen. Die Polysiloxan- Polymere weisen dabei zum Beispiel zunächst überwiegend kaum querverzweigte, zum Beispiel überwiegend difunktionelle, Polymermoleküle/Einheiten auf. Durch Aushärten vernetzten die Komponenten an weiteren Funktionalitäten und bilden mehrfach vernetzte Polymermolekülketten, so dass ein Netzwerk entsteht und die Differenzierbarkeit der einzelnen, zuvor vorliegenden Polymermoleküle nicht mehr gegeben ist, da sie zumindest an drei Positionen mit einem anderen Polysiloxan verknüpft sind. Auf diesen im Vergleich zu den Ausgangsmaterialien vernetzten Polysiloxanen basieren dann die erste und zweite Schicht des fertigen Bauelements.
Gemäß zumindest einer Ausführungsform werden die Schritte A) bis D) in der angegebenen Reihenfolge und nacheinander ausgeführt . Gemäß zumindest einer Ausführungsform wird nach dem Schritt C) und vor dem Schritt D) eine der Montagefläche abgewandte Oberfläche der ersten Schicht oberflächenbehandelt,
insbesondere plasmabehandelt. Bevorzugt wird die gesamte, nach dem Schritt C) freiliegende Oberfläche der ersten
Schicht oberflächenbehandelt. Zum Beispiel wird die
Oberfläche der ersten Schicht einem Edelgasplasma, wie einem Argonplasma, oder einem anderen Plasma ausgesetzt. Durch die Oberflächenbehandlung entstehen zum Beispiel nicht
abgesättigte Bindungen (Radikale) sowie Hydroxyl-,
Hydroperoxid- , Carboxyl- und/oder Carbonyl-Gruppen, wodurch eine Verbindung zu dem nachfolgend aufgebrachten zweiten Material einfacher ausgebildet werden kann. Bei eine
Behandlung mit Ammoniak können zum Beispiel zudem
Aminofunktionalitäten entstehen.
Es wird zudem davon ausgegangen, dass die
Oberflächenbehandlung der ersten Schicht für die
Barrierewirkung der sich später ergebenden Grenzfläche zwischen der ersten Schicht und der zweiten Schicht
vorteilhaft ist. Durch die Oberflächenbehandlung kann der Vernetzungsgrad des ersten und/oder zweiten Silikons im
Bereich der behandelten Oberfläche des ersten Silikons beziehungsweise der beim Aufbringen des zweiten Silikons dort entstehenden Grenzfläche erhöht werden.
Gemäß zumindest einer Ausführungsform wird vor dem Schritt C) eine anorganische Kapselschicht auf die Montagefläche, und bevorzugt auch auf den Halbleiterchip, aufgebracht. Die
Kapselschicht wird beispielsweise mithilfe eines PVD- oder ( PE- ) CVD-Verfahrens oder ALD-Verfahrens aufgebracht. Die anorganische Kapselschicht wird beispielsweise auf alle freiliegenden Bereiche des Halbleiterchips und/oder der Montagefläche aufgebracht. Die Kapselschicht kann dabei unmittelbar auf den Halbleiterchip und/oder die Montagefläche aufgebracht werden. Im Schritt C) kann die erste Schicht unmittelbar auf der Kapselschicht ausgebildet werden.
Gemäß zumindest einer Ausführungsform sind zumindest 50 % oder zumindest 75 % oder zumindest 85 % oder zumindest 90 % oder zumindest 95 % oder zumindest 99 % der Polymere des zweiten Materials Silan- und/oder Silanol-funktionalisiert . Das heißt, diese Polymere weisen zumindest eine funktionelle Gruppe in Form einer Silan-Funktionalität oder Silanol- Funktionalität auf.
Bei den Polymeren handelt es sich insbesondere um
Polysiloxan-Polymere, zum Beispiel mit überwiegend
difunktionellen Einheiten. Silan-Funktionalitäten sind
Hydrosiloxan-Gruppen, Silanol Funktionalitäten sind
Hydroxysiloxan-Gruppen . Diese funktionellen Gruppen können mit den funktionellen Gruppen, zum Beispiel durch eine
Plasma-Behandlung gebildet oder durch unvollständiges
Aushärten noch präsent, des Silikons der ersten Schicht reagieren und dadurch eine im Vergleich zu den für sich ausgehärten Grundmaterialien an dieser Stelle eine lokal stärker vernetzte Grenzfläche ausbilden.
Beispielsweise handelt es sich bei den Silan- und/oder
Silanol-funktionalisierten Polymeren um
Poly (dimethylsiloxane-co-methylhydrosiloxane) oder um
Poly (dimethylsiloxane-co-methylhydroxysiloxane) oder um
Silanol-Verbindungen . Die Polymere können Trimethylsilyl- terminiert sein. Bei den Silan-funktionalisierten Polymeren kann es sich um die Silan-enthaltene Komponente kommerzieller 2K-Silikone handeln, zum Beispiel um eine Reinsubstanz, wie CAS 68037-59-2, CAS 68951-93-9 oder CAS 7031-67-8.
Beim Aufbringen des zweiten Materials hat dieses
beispielsweise eine Viskosität zwischen einschließlich 10 mPa· s und 10000 mPa-s. Das zweite Material wird zum Beispiel durch Tauch- oder Sprühbeschichtung aufgebracht.
Gemäß zumindest einer Ausführungsform sind durchschnittlich mindestens 3 % oder mindestens 10 % oder mindestens 50 % oder mindestens 75 % der Funktionalitäten/ funktionellen Gruppen der Silan- oder Silanol-funktionalisierten Polymere Silan oder Silanol-Funktionalitäten .
Silan- und/oder Silanol-funktionalisierte Polymere, die dann nicht vernetzten, können anschließend gegebenenfalls durch Reinigungsprozesse schonend entfernt und recycelt werden. Durch die Wahl des zweiten Materials mit einer hohen Anzahl an Silan- und/oder Silanol-funktionalisierten Polymeren kann auf der Oberfläche des ersten Silikons mit einer
Restreaktivität, beispielsweise durch Plasmabehandlung, eine stark vernetzte Grenzfläche realisiert werden. Die Dicke der resultierenden, zweiten, Silikon basierten Schicht kann dabei gering ausfallen.
Silanol-Funktionalitäten können auch erst in situ, das heißt bevorzugt nach Aufbringen oder beim/nach dem Anrühren des zweiten Materials aus Silan-Funktionalitäten auf Grund der großen Oberfläche und geringen Schichtdicke entstehen. Dies geschieht zum Beispiel durch Reaktion mit Luftfeuchtigkeit. Nach dem Aufbringen des zweiten Materials wirkt dieses bevorzugt für eine längere Zeit, zum Beispiel zumindest 30 Minuten, gegebenenfalls unter Wärmezufuhr, ein.
Es können danach auch weitere Schichten
aufgebracht/ausgebildet werden, um mehrere Grenzflächen zu erhalten. Alle im Zusammenhang mit der zweiten Schicht offenbarten Merkmale sind entsprechend auch für die weiteren Schichten offenbart.
Gemäß zumindest einer Ausführungsform sind zumindest 3 mol% oder zumindest 10 mol% oder zumindest 50 mol% oder zumindest 75 mol% der Funktionalisierungen der Polymere des zweiten Materials, welches zum Beispiel ein Gemisch im Bereich von 1:1 bis zu 100:1 aus Polysiloxanen oder ein gemischtes, kommerzielles 2K-Silikon oder auch eine Reinsubstanz wie z.B. CAS 68037-59-2 darstellen kann, Silan- und/oder Silanol- funktionalisiert .
Gemäß zumindest einer Ausführungsform wird der Träger in einem Trägerverbund, umfassend mehrere miteinander verbundene Träger, bereitgestellt. Der Trägerverbund wird nach dem
Schritt D) vereinzelt.
Weitere Vorteile und vorteilhafte Ausgestaltungen und
Weiterbildungen des optoelektronischen Bauelements sowie des Verfahrens zur Herstellung des optoelektronischen Bauelements ergeben sich aus den folgenden, in Zusammenhang mit den
Figuren dargestellten Ausführungsbeispielen. Gleiche,
gleichartige oder gleich wirkende Elemente sind in den
Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 und 2 Ausführungsbeispiele eines optoelektronischen Bauelements in Querschnittsansicht,
Figuren 3A bis 3D verschiedene Positionen in einem
Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Bauelements,
Figur 4 eine Position in einem Ausführungsbeispiel des
Verfahrens .
In der Figur 1 ist ein erstes Ausführungsbeispiel des optoelektronischen Bauelements 100 in Querschnittsansicht gezeigt. Das Bauelement 100 umfasst einen Träger 1 und einen optoelektronischen Halbleiterchip 2. Der Träger 1 umfasst einen Leiterrahmen 13, der in einem Gehäusekörper 12
eingebettet ist. Der Leiterrahmen 13 weist vorliegend zwei Abschnitte auf, die durch den Gehäusekörper 12 elektrisch voneinander isoliert und beabstandet sind. Die beiden
Abschnitte des Leiterrahmens 13 liegen im bestimmungsgemäßen Betrieb auf unterschiedlichen Potenzialen. Der Leiterrahmen 13 umfasst beispielsweise Kupfer.
Der Gehäusekörper 12 ist bevorzugt reflektierend für eine vom Halbleiterchip 2 im Betrieb erzeugte Primärstrahlung. Zum Beispiel basiert der Gehäusekörper 12 auf einem Epoxidharz oder einem Kunststoff, insbesondere einem weißen Kunststoff. Der Träger 1 umfasst eine Montagefläche 10, auf der der
Halbleiterchip 2 montiert ist. Die Montagefläche 10 bildet eine Bodenfläche einer Ausnehmung des Trägers 1. Die
Ausnehmung ist lateral von einer Barriere aus dem
Gehäusekörper 12 umgeben. Der Halbleiterchip 2 ist in der Ausnehmung des Trägers angeordnet und ragt nicht aus der Ausnehmung hinaus .
Die Montagefläche 10 ist abschnittsweise durch eine
Silberbeschichtung 11 gebildet.
Der Halbleiterchip 2 ist vorliegend als Volumenemitter ausgebildet. Beispielsweise umfasst der Halbleiterchip 2 eine Halbleiterschichtenfolge, die auf einem I I I-V-Verbindungs- Halbleitermaterial basiert. Eine aktive Schicht in der
Halbleiterschichtenfolge erzeugt im bestimmungsgemäßen
Betrieb des Halbleiterchips 2 beispielsweise Primärstrahlung im blauen Spektralbereich oder im UV-Bereich. Ferner umfasst der Halbleiterchip 2 das Aufwachsubstrat, auf dem die
Halbleiterschichtenfolge gewachsen ist. Der Halbleiterchip 2 ist zum Beispiel mit dem Aufwachsubstrat voran auf die
Montagefläche 10 aufgebracht. Dabei ist der Halbleiterchip 2 vorliegend mithilfe einer Klebeschicht 21, die zum Beispiel auf Silikon basiert, auf der Montagefläche 10 fixiert. Über Kontaktdrähte 20 ist der Halbleiterchip 2 elektrisch leitend mit den zwei Abschnitten des Leiterrahmens 13 verbunden.
Auf die Montagefläche 10 und um den Halbleiterchip 2 ist eine Verkapselung 3 aufgebracht. Die Verkapselung 3 füllt die Ausnehmung des Trägers 1 auf. Die Verkapselung 3 umfasst eine erste Schicht 31 und eine zweite Schicht 32. Sowohl die erste Schicht 31 als auch die zweite Schicht 32 basieren auf einem Silikon. Dabei ist die erste Schicht 31 zwischen der zweiten Schicht 32 und der Montagefläche 10 angeordnet. Der
Halbleiterchip 2 ist vollständig in der ersten Schicht 31 eingebettet und ragt nicht in die zweite Schicht 32 hinein. Ebenso sind die Kontaktdrähte 20 in der ersten Schicht 31 eingebettet und ragen nicht bis hinein in die zweite Schicht 32.
Die zweite Schicht 32 ist wesentlich dünner als die erste Schicht 31. Beispielsweise ist die maximale Dicke der zweiten Schicht 32 höchstens ein Viertel der maximalen Dicke der ersten Schicht 31. Die erste 31 und zweite Schicht 32 können auf dem gleichen Silikon basieren. Die Schichten 31, 32 können jeweils aus Silikon bestehen und im Rahmen der
Herstellungstoleranz frei von Konverterpartikeln oder
Streupartikeln sein. Bevorzugt weist aber die erste Schicht 31 Konverterpartikel oder Streupartikel auf.
Die zweite Schicht 32 ist unmittelbar auf die dem Träger 1 abgewandte Oberfläche der ersten Schicht 31 aufgebracht.
Insbesondere bedeckt die zweite Schicht 32 alle Bereiche der ersten Schicht 31, die nicht dem Träger 1 oder dem
Halbleiterchip 2 zugewandt sind.
Zwischen der ersten Schicht 31 und der zweiten Schicht 32 ist eine Grenzfläche 30 ausgebildet, die zum Beispiel mit dem bloßen Auge oder unter dem Mikroskop erkennbar ist. Die
Grenzfläche 30 kann insbesondere eine dünne Grenzschicht sein. Die Grenzfläche 30 überdeckt in einer Draufsicht auf die Montagefläche 10 betrachtet den Halbleiterchip 2 und die Montagefläche 10 vollständig.
Die Grenzfläche 30 zwischen der ersten Schicht 31 und der zweiten Schicht 32 bildet eine gute Barriere gegen Gase, wie H2S. Die Barrierewirkung der Grenzfläche 30 ist dabei größer als die Barrierewirkung der ersten Schicht 31 und der zweiten Schicht 32. Durch die Grenzfläche 30 kann verhindert oder unterdrückt werden, dass Schadgase bis zur Montagefläche 10 Vordringen, und dort zu einer Korrosion der
Silberbeschichtung 11 führen. Auch schützt die Grenzfläche 30 vor dem Eindringen von flüchtigen organischen Verbindungen (VOC) , die sich bei Bestrahlung mit der Primärstrahlung verfärben könnten, und den von dem Bauelement 100 emittierten Farbeindruck verfälschen könnten.
In der Figur 2 ist ein zweites Ausführungsbeispiel des optoelektronischen Bauelements 100 gezeigt. Das Bauelement 100 der Figur 2 ist im Wesentlichen so aufgebaut wie das Bauelement 100 der Figur 1. In der Figur 2 ist aber zwischen der ersten Schicht 31 und dem Träger 1 noch eine anorganische Kapselschicht 4 aufgebracht. Die anorganische Kapselschicht 4 umfasst beispielsweise SiOg oder AI2O3. Die Kapselschicht 4 ist dabei in direktem Kontakt mit der Montagefläche 10 und dem Halbleiterchip 2. Insbesondere überdeckt die
Kapselschicht 4 alle Seiten des Halbleiterchips 2, die nicht der Montagefläche 10 zugewandt sind. Die Kapselschicht 4 kann direkt auf die Montagefläche 10 und den Halbleiterchip 2 aufgebracht sein. Neben dem Halbleiterchip 2 verkapselt die Kapselschicht 4 auch die Kontaktdrähte 20. Die Kapselschicht 4 weist beispielsweise eine Dicke zwischen einschließlich 5 nm und 200 nm auf.
Die Kapselschicht 4 bildet neben der Verkapselung 3 eine weitere gute Barriere gegen Schadgase. Allerdings kann die Kapselschicht 4 an Kanten oder Stufen oder im Bereich der Klebeschicht 21 leicht aufreißen. Die Verkapselung 3 mit der Grenzfläche 30 zwischen den beiden Schichten 31, 32 überdeckt für diesen Fall auch die Risse innerhalb der Kapselschicht 4, was das Bauelement 100 besonders langlebig macht.
In der Figur 3A ist eine erste Position eines
Ausführungsbeispiels des Verfahrens zur Herstellung eines optoelektronischen Bauelements gezeigt. In dieser Position ist ein Träger 1 wie im Zusammenhang mit den vorherigen
Ausführungsbeispielen beschrieben bereitgestellt.
In der Figur 3B ist eine zweite Position des Verfahrens gezeigt, in der ein Halbleiterchip 2 im Bereich der
Ausnehmung auf die Montagefläche 10 montiert ist. Auch ist der Halbleiterchip 2 über Kontaktdrähte 20 elektrisch leitend an dem Träger 1 angeschlossen.
In der Figur 3C ist eine Position in dem Verfahren gezeigt, in dem eine auf Silikon basierende erste Schicht 31 auf der Montagefläche 10 und um den Halbleiterchip 2 verlaufend ausgebildet ist. Dazu wurde die Ausnehmung teilweise mit einem Silikon oder einem auf Silikon basierenden ersten
Material aufgefüllt, so dass der Halbleiterchip 2 vollständig in dem silikonbasierten ersten Material eingebettet wurde.
Das erste Material wurde dabei in einem flüssigen oder zähflüssigen Zustand aufgebracht. Anschließend wurde das erste Material ganz oder teilweise ausgehärtet, wodurch sich die erste Schicht 31 gebildet hat.
In der Figur 3C ist außerdem zu erkennen, wie die
freiliegende Oberfläche der ersten Schicht 31
oberflächenbehandelt wird (dargestellt durch senkrechte
Pfeile) . Beispielsweise wird die Oberfläche der ersten
Schicht 31 einem Plasma, wie einem Argonplasma, ausgesetzt. Figur 3D zeigt eine vierte Position in dem Verfahren, nachdem die Oberflächenbehandlung der ersten Schicht 31 abgeschlossen wurde. Auf die gesamte, oberflächenbehandelte Oberfläche der ersten Schicht 31 ist nun ein auf Silikon basierendes zweites Material unmittelbar aufgebracht. Auch das zweite Material wird bevorzugt in einem flüssigen oder zähflüssigen Zustand aufgebracht. Anschließend wird das zweite Material zu einer zweiten Schicht 32 ausgehärtet. Dabei kann auch die erste Schicht 31 endgültig ausgehärtet werden. Zwischen der ersten Schicht 31 und der unmittelbar angrenzenden zweiten Schicht 32 ist eine Grenzfläche 30 ausgebildet, die eine besonders hohe Barrierewirkung für Gase hat. Figur 3D zeigt
gleichzeitig das fertige optoelektronische Bauelement der Figur 1.
Figur 4 zeigt eine Position während des Aufbringens des zweiten Materials auf die erste Schicht 31 der Figur 3D. Das zweite Material umfasst oder besteht aus Polysiloxan- Polymeren. Einige dieser Polymere weisen Silan- Funktionalitäten auf, das heißt Wasserstoffatome, die direkt an Si-Atome gebunden sind. Aus diesen Silan-Funktionalitäten können unter Reaktion mit Wasser zumindest teilweise Silanol- Funktionalitäten entstehen, also OH-Gruppen, die direkt an ein Si-Atom gebunden sind. Alternativ können die Polymere bereits mit Silanol-Funktionalitäten bereitgestellt werden.
Die Silan- und/oder Silanol-Funktionalitäten können nun an u.a. durch die Plasmabehandlung gebildeten funktionellen Gruppen der ersten Schicht 31 anbinden und so bildet sich eine Grenzfläche 30 mit einem höheren Vernetzungsgrad. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2019 100 612.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 Träger
2 optoelektronischer Halbleiterchip 3 Verkapselung
4 Kapselschicht
10 Montagefläche
11 Silberbeschichtung
12 Gehäusekörper
13 Leiterrahmen
20 Kontaktdraht
21 Klebeschicht
30 Grenzfläche
31 erste Schicht
32 zweite Schicht
100 optoelektronisches Bauelement

Claims

Patentansprüche
1. Optoelektronisches Bauelement (100), umfassend
- einen Träger (1);
- einen optoelektronischen Halbleiterchip (2);
- eine Verkapselung (3); wobei
- der Halbleiterchip (2) auf einer Montagefläche (10) des Trägers (1) befestigt ist und mit dem Träger (1) elektrisch leitend verbunden ist,
- die Verkapselung (3) den Halbleiterchip (2) umformt und die Montagefläche (10) zumindest teilweise überdeckt,
- die Verkapselung (3) eine erste Schicht (31) und eine zweite Schicht (32) umfasst,
- die erste Schicht (31) zwischen der Montagefläche (10) und der zweiten Schicht (32) angeordnet ist,
- die erste Schicht (31) und die zweite Schicht (32) jeweils auf einem Silikon basieren,
- die erste Schicht (31) und die zweite Schicht (32) im
Bereich einer Grenzfläche (30) direkt aneinander grenzen.
2. Optoelektronisches Bauelement (100) nach Anspruch 1, wobei
- die Montagefläche (10) zumindest teilweise aus Silber und/oder einer Silberlegierung und/oder Kupfer gebildet ist,
- die erste Schicht (31) alle Bereiche der Montagefläche (10) lateral neben dem Halbleiterchip (2) überdeckt,
- jeder Pfad von außerhalb des Bauelements (100) zur ersten Schicht (31), der ausschließlich durch silikonbasiertes
Material verläuft, auch durch die Grenzfläche (30) verläuft.
3. Optoelektronisches Bauelement (100) nach Anspruch 1 oder 2, wobei
- der Halbleiterchip (2) in der ersten Schicht (31)
eingebettet ist, - in einer Draufsicht auf die Montagefläche betrachtet der Halbleiterchip (2) von der Grenzfläche (30) überdeckt ist.
4. Optoelektronisches Bauelement (100) nach einem der
vorhergehenden Ansprüche,
wobei die erste Schicht (31) und die zweite Schicht (32) auf dem gleichen Silikon basieren.
5. Optoelektronisches Bauelement (100) nach einem der
Ansprüche 1 bis 3, wobei die erste Schicht (31) und die zweite Schicht (32) auf unterschiedlichen Silikonen basieren.
6. Optoelektronisches Bauelement (100) nach Anspruch 5, wobei das Silikon der zweiten Schicht (32) einen kleineren
Brechungsindex aufweist als das der ersten Schicht (31) .
7. Optoelektronisches Bauelement (100) nach Anspruch 5 oder 6, wobei das Silikon der zweiten Schicht (32) eine höhere Permeabilität für Gase aufweist als das der ersten Schicht (31) .
8. Optoelektronisches Bauelement (100) nach einem der
vorhergehenden Ansprüche,
wobei sich die Grenzfläche (30) über die gesamte
Montagefläche (10) des Trägers (1) erstreckt.
9. Optoelektronisches Bauelement (100) nach einem der
vorhergehenden Ansprüche,
wobei die erste Schicht (31) im Bereich der Grenzfläche (30) oberflächenbehandelt ist.
10. Optoelektronische Bauelement (100) nach einem der
vorhergehenden Ansprüche, weiter umfassend eine anorganische Kapselschicht (4), die zumindest teilweise die Montagefläche (10) überdeckt.
11. Optoelektronisches Bauelement (100) nach Anspruch 10, wobei die anorganische Kapselschicht (4) zwischen der
Verkapselung (3) und dem Träger (1) angeordnet ist.
12. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche,
wobei der Halbleiterchip (2) ein Volumenemitter ist.
13. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei
- der Halbleiterchip (2) über zumindest einen Kontaktdraht (20) mit dem Träger (1) elektrisch leitend verbunden ist,
- der Kontaktdraht (20) in der ersten Schicht eingebettet ist und in einer Draufsicht betrachtet von der Grenzfläche (30) überdeckt ist.
14. Optoelektronisches Bauelement (100) nach dem
vorhergehenden Anspruch,
wobei der Kontaktdraht (20) Silber umfasst oder daraus besteht .
15. Verfahren zur Herstellung eines optoelektronischen
Bauelements (100) umfassend die Schritte:
A) Bereitstellen eines Trägers (1) mit einer Montagefläche (10) ;
B) Aufbringen eines optoelektronischen Halbleiterchips (2) auf die Montagefläche (10) und elektrisches Verbinden des Halbleiterchips (2) mit dem Träger (1);
C) Ausbilden einer auf Silikon basierenden ersten Schicht (31) auf der Montagefläche (10) durch Aufbringen eines auf Silikon basierenden ersten Materials in einem flüssigen oder zähflüssigen Zustand auf die Montagefläche (10) und durch zumindest teilweises Aushärten des ersten Materials, wobei
- die erste Schicht (31) anschließend den Halbleiterchip (2) umformt ;
D) Ausbilden einer auf Silikon basierenden zweiten Schicht (32) direkt auf einer der Montagefläche (10) abgewandten Seite der ersten Schicht (31) durch Aufbringen eines auf Silikon basierenden zweiten Materials in einem flüssigen oder zähflüssigen Zustand direkt auf der ersten Schicht (31) und anschließendes Aushärten des zweiten Materials.
16. Verfahren nach Anspruch 15,
wobei nach dem Schritt C) und vor dem Schritt D) eine der Montagefläche (10) abgewandte Oberfläche der ersten Schicht (31) oberflächenbehandelt wird.
17. Verfahren nach Anspruch 15 oder 16,
wobei vor dem Schritt C) eine anorganische Kapselschicht (4) auf die Montagefläche (10) aufgebracht wird.
18. Verfahren nach einem der Ansprüche 15 bis 16, wobei
- zumindest 50 % der Polymere des zweiten Materials Silan- und/oder Silanol-funktionalisiert sind,
- durchschnittlich mindestens 3 % der Funktionalitäten der Silan- und/oder Silanol-funktionalisierten Polymere Silan oder Silanol-Funktionalitäten sind.
19. Verfahren nach Anspruch 18, wobei
- zumindest 75 % der Polymere des zweiten Materials Silan- und/oder Silanol-funktionalisiert sind - durchschnittlich mindestens 50 % der Funktionalitäten der Silan- und/oder Silanol-funktionalisierten Polymere Silan oder Silanol-Funktionalitäten sind.
20. Verfahren nach einem der Ansprüche 15 bis 19,
wobei der Träger (1) in einem Trägerverbund, umfassend mehrere miteinander verbundene Träger (1), bereitgestellt wird und wobei der Trägerverbund nach dem Schritt D) vereinzelt wird.
PCT/EP2020/050428 2019-01-11 2020-01-09 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements WO2020144280A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/421,950 US20220029074A1 (en) 2019-01-11 2020-01-09 Optoelectronic Component and Method for Producing an Optoelectronic Component
DE112020000393.0T DE112020000393A5 (de) 2019-01-11 2020-01-09 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
CN202080008617.1A CN113272975A (zh) 2019-01-11 2020-01-09 光电子组件和用于制造光电子组件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019100612.0 2019-01-11
DE102019100612.0A DE102019100612A1 (de) 2019-01-11 2019-01-11 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
WO2020144280A1 true WO2020144280A1 (de) 2020-07-16

Family

ID=69174450

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/050428 WO2020144280A1 (de) 2019-01-11 2020-01-09 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Country Status (4)

Country Link
US (1) US20220029074A1 (de)
CN (1) CN113272975A (de)
DE (2) DE102019100612A1 (de)
WO (1) WO2020144280A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444225B2 (en) * 2020-09-08 2022-09-13 Dominant Opto Technologies Sdn Bhd Light emitting diode package having a protective coating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146169A1 (en) * 2006-04-21 2009-06-11 Seoul Semiconductor Co., Ltd. Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method
EP2784833A1 (de) * 2013-03-29 2014-10-01 Nichia Corporation Lichtemittierende Vorrichtung und Verfahren zu deren Herstellung
US20150274894A1 (en) * 2012-05-18 2015-10-01 Sumitomo Osaka Cement Co., Ltd Surface-modified metal oxide particle material, dispersion liquid, silicone resin composition, silicone resin composite body, optical semiconductor light emitting device, lighting device, and liquid crystal imaging device
DE102017107957A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012201447A1 (de) * 2012-02-01 2013-08-01 Osram Gmbh LED-Modul
JP6033557B2 (ja) * 2012-03-06 2016-11-30 日東電工株式会社 封止シート、および、それを用いた発光ダイオード装置の製造方法
KR102188500B1 (ko) * 2014-07-28 2020-12-09 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
JP6536560B2 (ja) * 2016-12-27 2019-07-03 日亜化学工業株式会社 発光装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146169A1 (en) * 2006-04-21 2009-06-11 Seoul Semiconductor Co., Ltd. Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method
US20150274894A1 (en) * 2012-05-18 2015-10-01 Sumitomo Osaka Cement Co., Ltd Surface-modified metal oxide particle material, dispersion liquid, silicone resin composition, silicone resin composite body, optical semiconductor light emitting device, lighting device, and liquid crystal imaging device
EP2784833A1 (de) * 2013-03-29 2014-10-01 Nichia Corporation Lichtemittierende Vorrichtung und Verfahren zu deren Herstellung
DE102017107957A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Also Published As

Publication number Publication date
US20220029074A1 (en) 2022-01-27
CN113272975A (zh) 2021-08-17
DE102019100612A1 (de) 2020-07-16
DE112020000393A5 (de) 2021-09-23

Similar Documents

Publication Publication Date Title
EP2617070A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
EP1803163B1 (de) Optoelektronisches bauelement mit einer drahtlosen kontaktierung
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP2577754B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements und eines verbunds
DE102009025266B4 (de) Optoelektronisches Halbleiterbauteil
WO2006002614A1 (de) Reflektierendes schichtsystem mit einer mehrzahl von schichten zur aufbringung auf ein iii/v-verbindungshalbleitermaterial
WO2006034703A1 (de) Optoelektronisches bauelement und gehäuse für ein optoelektronisches bauelement
DE102013110114A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102018118697A1 (de) Bauelement mit Begrenzungselement
EP1700349B1 (de) Verfahren zum herstellen einer mehrzahl strahlungsemittierender und/oder strahlungsempfangender halbleiterbauelemente
WO2009039816A1 (de) Strahlungsemittierendes bauelement mit glasabdeckung und verfahren zu dessen herstellung
WO2016202934A1 (de) Leuchtdiode und verfahren zur herstellung einer leuchtdiode
EP3304605B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102016115921B9 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE202004005228U1 (de) Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement
DE102018103748A1 (de) Strahlungsemittierendes bauteil und verfahren zur herstellung eines strahlungsemittierenden bauteils
DE102011105010A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2020144280A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2020052973A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2020245048A1 (de) Bauelement mit korrosionsschutz und verfahren zur herstellung eines bauelements mit korrosionsschutz
WO2018234103A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE112014002703B4 (de) Optoelektronisches Halbleiterbauteil
WO2021043901A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102004019973B4 (de) Verfahren zum Herstellen eines kontaminationsgeschützten, optoelektronischen Bauelements und kontaminationsgeschütztes, optoelektronisches Bauelement
WO2020083692A1 (de) Optoelektronisches bauteil, dessen herstellungsverfahren und beleuchtungsvorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20700970

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112020000393

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20700970

Country of ref document: EP

Kind code of ref document: A1