WO2012169458A1

WO2012169458A1 - パターン検査方法およびパターン検査装置

Info

Publication number: WO2012169458A1
Application number: PCT/JP2012/064365
Authority: WO
Inventors: 万人五十嵐
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2011-06-09
Filing date: 2012-06-04
Publication date: 2012-12-13
Anticipated expiration: 2013-12-09

Abstract

　大型セル領域（１１０）と小型セル領域（１２０）とを含む共取り基板（１００）に設けられたソースラインに含まれるオープン欠陥ラインおよびショート欠陥ラインを、第１検査ヘッド（Ｈ１）および第２検査ヘッド（Ｈ２）を有するパターン検査装置を用いて検出する。その際、大型セル領域（１１０）上においては、第１検査ヘッド（Ｈ１）および第２検査ヘッド（Ｈ２）を並走して走査させつつ、パターン検査を行なう。また、小型セル領域（１１０）上においては、第１検査ヘッド（Ｈ１）の軌道と第２検査ヘッド（Ｈ２）の軌道とを一部重複させるべく、第１検査ヘッド（Ｈ１）および第２検査ヘッド（Ｈ２）を時間差をもって走査しつつ、パターン検査を行なう。

Description

パターン検査方法およびパターン検査装置

　本発明は、複数の導電ラインを含む配線パターンに含まれる欠陥ラインを検出するパターン検査方法およびパターン検査装置に関し、より特定的には、大型セル領域と小型セル領域とを含む検査対象基板に設けられた複数の導電ラインに含まれる欠陥ラインを検出するパターン検査方法およびパターン検査装置に関する。

　液晶パネルや半導体メモリ等においては、互いに並行して配置された複数の導電ラインが行状および列状に基板上に積層形成される。たとえば、液晶パネルにあっては、ゲートラインやＣｓラインと呼ばれる導電ラインが複数行状に配置された層と、ソースラインと呼ばれる導電ラインが複数列状に配置された層とが、ガラス基板の主表面上に層間絶縁膜を介して積層形成される。

　これら導電ラインは、所望の形状に精緻にパターニングされていることが必要である。しかしながら、これら導電ラインは、いずれもそのライン幅が非常に狭くかつ隣り合う導電ライン間の配置ピッチも非常に小さいため、製造時における何らかの不具合等により、形成された導電ラインのパターンに欠陥（すなわち形状異常）が生じてしまう場合がある。そのため、製造途中において、形成された導電ラインのパターンに欠陥がないかパターン検査が実施され、当該パターン検査において欠陥が生じている箇所が特定されることで適宜リペアが実施される。

　なお、上記欠陥には、主として、導電ラインの一部に断線が生じてしまうオープン欠陥や、導電ライン間に短絡が生じてしまうショート欠陥（特に、層間絶縁膜を介して異種の導電ライン間が短絡してしまうものをクロスショート欠陥と称する場合がある）が含まれる。

　上述したパターン検査方法が開示された文献としては、たとえば特開２００８－１０２０３１号公報（特許文献１）や、特開２００６－２００９９４号公報（特許文献２）、特開２００９－２２９４６７号公報（特許文献３）等がある。これら公報に開示のパターン検査方法は、いずれも導電ラインに離間して給電電極および検出電極を対向配置することでこれらの間に形成される静電結合を利用して非接触でパターン検査を行なうものであり、具体的には、給電電極から導電ラインに交流電圧を印加し、これによって導電ラインに誘起される交流電圧を検出電極を用いて検出し、得られた検出波形の波形解析を行なうことで導電ラインのパターン検査が実施される。

　このうち、上記特開２００８－１０２０３１号公報には、導電ラインの延在方向に沿って配置された１つの給電電極と１つの検出電極とからなるセンサを導電ラインの両端に一対配置し、それぞれの給電電極から印加される交流電圧の位相を１８０°異ならしめることにより、これら一対のセンサが共働することで感度よくオープン欠陥を含む導電ライン（以下、オープン欠陥ラインと称する）が検出できることが記載されている。

　また、上記特開２００８－１０２０３１号公報には、導電ラインの延在方向と交差する方向に沿って配置された２つの給電電極とその間に配置された１つの検出電極とからなるセンサを用いることにより、当該センサによって感度よくショート欠陥を含む導電ライン（以下、ショート欠陥ラインと称する）が検出できることが記載されている（なお、以下においては、クロスショート欠陥を含む導電ラインを特にクロスショート欠陥ラインと称する場合もある）。

　さらには、上記特開２００８－１０２０３１号公報には、上述した２種類のセンサをそれぞれ導電ラインの延在方向と交差する方向に走査させることにより、短時間で効率的にオープン欠陥ラインおよびショート欠陥ラインの検出ができることが記載されている。

特開２００８－１０２０３１号公報特開２００６－２００９９４号公報特開２００９－２２９４６７号公報

　ところで、近年においては、液晶パネルの生産効率の向上を図るとともにガラス基板の利用効率を高めるために、大型のガラス基板にサイズの異なるセル領域を複数配し、各種加工を行なった後に当該ガラス基板を裁断することでこれらセル領域を切り出して個々に液晶パネルのＴＦＴ（thin　film　transistor）基板として利用することが行なわれている。当該サイズの異なる複数のセル領域を含む基板は、一般に共取り基板と称され、当該共取り基板を用いた液晶パネルの生産工程にあっても、通常の基板（同サイズのセル領域のみを含む基板）を用いる場合と同様に、上述したガラス基板の裁断前にパターン検査が実施される必要がある。

　一方で、近年においては、液晶パネルの大型化が飛躍的に進んでおり、そのため上述したゲートライン、Ｃｓラインおよびソースラインも長尺のものとなっている。そのため、パターン検査における検査精度を十分に維持するためには、上述したセンサに含まれる給電電極をこれら導電ラインの延在方向に沿って長尺化することが必要不可欠であり、その結果、上述したセンサが設けられる一対の検査ヘッドも必然的に大型化する傾向にある。

　そのため、共取り基板を用いた生産工程におけるパターン検査工程において、大型セル領域内に位置する長尺の導電ラインにおける検査精度を高めるために一対の検査ヘッドを大型化した場合には、小型セル領域内に位置する短尺の導電ラインのパターン検査時において、一対の検査ヘッド同士が物理的に干渉することで接触してしまい、一対の検査ヘッドを短尺の導電ラインの両端部上に配置することができず、パターン検査が行なえない問題が生じてしまう。

　これを解決するためには、異なる長さの導電ラインに対応して、一対の検査ヘッドをパターン検査装置に複数組具備させることが考えられるが、そのように構成した場合には、パターン検査装置の装置構成が非常に複雑化してしまう問題が生じてしまう。

　したがって、本発明は、上述した問題を解決すべくなされたものであり、大型セル領域と小型セル領域とを含む検査対象基板に設けられた導電ラインに含まれる欠陥ラインを簡便に検出することができるパターン検査方法およびパターン検査装置を提供することを目的とする。

　本発明に基づくパターン検査方法は、大型セル領域と小型セル領域とを含む検査対象基板に設けられた導電ラインに含まれるオープン欠陥ラインおよびショート欠陥ラインを第１検査ヘッドおよび第２検査ヘッドを有するパターン検査装置を用いて検出する方法である。上記大型セル領域には、互いに並行して配置された複数の長尺の第１導電ラインを含む第１配線パターンが位置しており、上記小型セル領域には、互いに並行して配置された複数の短尺の第２導電ラインを含む第２配線パターンが位置している。なお、ショート欠陥ラインには、隣り合う同種の導電ライン間に短絡が生じてしまう欠陥と、異種の導電ライン間が短絡してしまう欠陥とが含まれる。

　上記パターン検査装置は、一の導電ラインに検査信号を印加することで当該一の導電ラインから得られる検出信号に基づいて欠陥ラインを検出する第１センサと、一の導電ラインに検査信号を印加することで当該一の導電ラインとは異なる他の導電ラインから得られる検出信号に基づいて欠陥ラインを検出する第２センサとを含んでいる。上記第１センサは、共働すべく上記第１検査ヘッドおよび上記第２検査ヘッドの双方に対を成して設けられており、上記第２センサは、上記第１検査ヘッドおよび上記第２検査ヘッドの双方に設けられている。

　そして、上記本発明に基づくパターン検査方法は、以下のステップＡおよびＢを備えている。

　Ａ：上記大型セル領域上において、上記第１検査ヘッドおよび上記第２検査ヘッドが上記第１導電ラインの個々の端部上を同時に通過することとなるように、上記第１検査ヘッドおよび上記第２検査ヘッドを上記第１導電ラインの延在方向と交差する方向に沿って並走して走査しつつ、上記第１配線パターンに含まれるオープン欠陥ラインを上記第１センサにて検出するとともに、上記第１配線パターンに含まれるショート欠陥ラインを上記第２センサにて検出するステップ。

　Ｂ：上記小型セル領域上において、上記第１検査ヘッドの軌道と上記第２検査ヘッドの軌道とを一部重複させるべく、上記第１検査ヘッドおよび上記第２検査ヘッドが上記第２導電ラインの個々の端部上を時間差をもって通過することとなるように、上記第１検査ヘッドおよび上記第２検査ヘッドを上記第２導電ラインの延在方向と交差する方向に沿って走査しつつ、上記第２配線パターンに含まれるオープン欠陥ラインおよびショート欠陥ラインをいずれも上記第２センサにて検出するステップ。

　本発明に基づくパターン検査装置は、大型セル領域と小型セル領域とを含む検査対象基板に設けられた導電ラインに含まれるオープン欠陥ラインおよびショート欠陥ラインを検出するものでって、第１検査ヘッドと、第２検査ヘッドと、第１センサと、第２センサと、走査機構と、制御部とを備えている。上記大型セル領域には、互いに並行して配置された複数の長尺の第１導電ラインを含む第１配線パターンが位置しており、上記小型セル領域には、互いに並行して配置された複数の短尺の第２導電ラインを含む第２配線パターンが位置している。なお、ショート欠陥ラインには、隣り合う同種の導電ライン間に短絡が生じてしまう欠陥と、異種の導電ライン間が短絡してしまう欠陥とが含まれる。

　上記第１検査ヘッドおよび上記第２検査ヘッドは、上記検査対象基板の主表面に対向配置されるものであり、上記走査機構は、上記検査対象基板の上記主表面上における上記第１検査ヘッドおよび上記第２検査ヘッドの位置を相対的に変化させることで上記第１検査ヘッドおよび上記第２検査ヘッドを走査させるものである。上記第１センサは、一の導電ラインに検査信号を印加することで当該一の導電ラインから得られる検出信号に基づいて欠陥ラインを検出するためのものであり、上記第２センサは、一の導電ラインに検査信号を印加することで当該一の導電ラインとは異なる他の導電ラインから得られる検出信号に基づいて欠陥ラインを検出するためのものである。上記第１センサは、共働すべく上記第１検査ヘッドおよび上記第２検査ヘッドの双方に対を成して設けられており、上記第２センサは、上記第１検査ヘッドおよび上記第２検査ヘッドの双方に設けられている。

　そして、上記本発に基づくパターン検査装置にあっては、上記制御部が、上記大型セル領域上において、上記第１検査ヘッドおよび上記第２検査ヘッドが上記第１導電ラインの個々の端部上を同時に通過することとなるように、上記第１検査ヘッドおよび上記第２検査ヘッドを上記第１導電ラインの延在方向と交差する方向に沿って並走して走査させつつ、上記第１配線パターンに含まれるオープン欠陥ラインを上記第１センサにて検出するとともに、上記第１配線パターンに含まれるショート欠陥ラインを上記第２センサにて検出し、上記小型セル領域上において、上記第１検査ヘッドの軌道と上記第２検査ヘッドの軌道とを一部重複させるべく、上記第１検査ヘッドおよび上記第２検査ヘッドが上記第２導電ラインの個々の端部上を時間差をもって通過することとなるように、上記第１検査ヘッドおよび上記第２検査ヘッドを上記第２導電ラインの延在方向と交差する方向に沿って走査させつつ、上記第２配線パターンに含まれるオープン欠陥ラインおよびショート欠陥ラインをいずれも上記第２センサにて検出するように、上記第１センサ、上記第２センサおよび上記走査機構を駆動制御する。

　本発明によれば、大型セル領域と小型セル領域とを含む検査対象基板に設けられた導電ラインに含まれる欠陥ラインを簡便に検出することができるパターン検査方法およびパターン検査装置とすることができる。

本発明の実施の形態１におけるパターン検査装置の概略平面図である。図１に示すパターン検査装置の概略側面図である。図１および図２に示す検査ヘッドの構成を示す模式図である。本発明の実施の形態１におけるパターン検査方法の概略を示す模式図である。本発明の実施の形態１におけるパターン検査方法において、大型セル領域内に位置するソースラインにおいてオープン欠陥ラインが検出される様子を示す図である。本発明の実施の形態１におけるパターン検査方法において、大型セル領域内に位置するソースラインにおいてショート欠陥ラインが検出される様子を示す図である。本発明の実施の形態１におけるパターン検査方法において、大型セル領域内に位置するソースラインにおいてゲートラインに対してのクロスショート欠陥ラインが検出される様子を示す図である。本発明の実施の形態１におけるパターン検査方法において、小型セル領域内に位置するソースラインにおいてオープン欠陥ラインが検出される様子を示す図である。本発明の実施の形態１におけるパターン検査方法において、小型セル領域内に位置するソースラインにおいてショート欠陥ラインが検出される様子を示す図である。本発明の実施の形態１におけるパターン検査方法において、小型セル領域内に位置するソースラインにおいてゲートラインに対してのクロスショート欠陥ラインが検出される様子を示す図である。本発明の実施の形態１におけるパターン検査方法において、小型セル領域内に位置するソースラインにおいてオープン欠陥ラインが検出される様子をより詳細に示す図である。本発明の実施の形態１におけるパターン検査方法の第１変形例の概略を示す模式図である。本発明の実施の形態１におけるパターン検査方法の第２変形例の概略を示す模式図である。本発明の実施の形態２におけるパターン検査装置の概略平面図である。本発明の実施の形態２におけるパターン検査方法の概略を示す模式図である。

　以下、本発明の実施の形態について、図を参照して詳細に説明する。以下に示す実施の形態１および２においては、液晶パネルの製造工程において使用される共取り基板に形成されたソースラインに含まれるオープン欠陥ラインおよびショート欠陥ライン（ゲートラインに対してのクロスショート欠陥ラインを含む）を検査するパターン検査方法およびパターン検査装置に本発明を適用した場合を例示して説明を行なう。なお、同一のまたは共通する部分には図中同一の符号を付し、その説明は繰り返さない。

　（実施の形態１）
　図１は、本発明の実施の形態１におけるパターン検査装置の概略平面図であり、図２は、図１に示すパターン検査装置の概略側面図である。また、図３は、図１および図２に示す検査ヘッドの構成を示す模式図である。まず、これら図１および図２を参照して、本発明の実施の形態１におけるパターン検査装置の構成について説明する。

　図１および図２に示すように、パターン検査装置１Ａは、検査対象基板である共取り基板１００が載置されるステージ１０と、一対の検査ヘッドである第１検査ヘッドＨ１および第２検査ヘッドＨ２が取付けられたガントリ２０とを備えている。ガントリ２０は、第１検査ヘッドＨ１および第２検査ヘッドＨ２を支持するアーム２１と、ステージ１０を挟み込む位置に設置された一対のレール２２とを含んでおり、当該アーム２１の両端が一対のレール２２に移動可能に支持されている。

　第１検査ヘッドＨ１の下面には、パターン検査に使用される第１センサＳ１Ａおよび第２センサＳ２Ａが設けられており、第２検査ヘッドＨ２の下面には、パターン検査に使用される第１センサＳ１Ｂおよび第２センサＳ２Ｂが設けられている（図３参照）。なお、これら第１センサＳ１Ａ，Ｓ１Ｂおよび第２センサＳ２Ａ，Ｓ２Ｂの詳細については、後述することとする。

　また、パターン検査装置１Ａは、ガントリ２０を駆動することでガントリ２０に取付けられた第１検査ヘッドＨ１および第２検査ヘッドＨ２をステージ１０上において走査させるための走査機構７０と、上述した第１センサＳ１Ａ，Ｓ１Ｂおよび第２センサＳ２Ａ，Ｓ２Ｂならびに走査機構７０を駆動制御する制御部８０とをさらに備えている。

　ステージ１０は、共取り基板１００が載置される載置面をその上面に有しており、当該載置面が図中に示すＸＹ平面に平行となるように設置されている。

　第１検査ヘッドＨ１および第２検査ヘッドＨ２は、それぞれ上述した走査機構７０によって図中に示すＸ軸方向に沿って移動可能に構成されており、これにより図中に示すＸ１方向およびＸ２方向にそれぞれ移動する。また、第１検査ヘッドＨ１および第２検査ヘッドＨ２が取付けられたガントリ２０のアーム２１は、上述した走査機構７０によって図中に示すＹ軸方向に沿って移動可能に構成されており、これにより図中に示すＹ１方向に移動する。なお、アーム２１、第１検査ヘッドＨ１および第２検査ヘッドＨ２を駆動するための具体的な走査機構７０としては、たとえばリニアモータやボールネジ等、公知の駆動機構が使用可能である。

　また、パターン検査装置１Ａには、図中に示すＺ軸方向に沿って第１検査ヘッドＨ１と共取り基板１００との間の距離および第２検査ヘッドＨ２と共取り基板１００との間の距離を所定の距離に保つための機構が設けられている。当該機構としては、エア圧力センサやレーザセンサ等を含み、これらセンサの検出結果に基づいてステージ１０を昇降させる昇降機構が使用可能である。

　以上により、第１検査ヘッドＨ１および第２検査ヘッドＨ２は、いずれもステージ１０上に載置された共取り基板１００の主表面上において、当該共取り基板１００の主表面と所定の距離だけ離間した状態で走査可能に構成されることになる。なお、Ｙ軸方向に沿った走査は、ステージ１０が駆動されることで行なってもよいし、Ｚ軸方向の調整は、ガントリ２０または第１検査ヘッドＨ１および第２検査ヘッドＨ２が駆動されることで行なってもよい。

　共取り基板１００は、当該共取り基板１００に含まれるセル領域を切り出す前のガラス基板であり、大型セル領域１１０と、小型セル領域１２０とを有している。大型セル領域１１０には、互いに並行して配置された長尺の複数の第１導電ラインを含む第１配線パターンが位置しており、小型セル領域１２０には、互いに並行して配置された長尺の複数の第２導電ラインを含む第２配線パターンが位置している。上記大型セル領域１１０内に位置する第１導電ラインには、列状に配置されたソースライン１１１および行状に配置されたゲートライン１１２が含まれ（図５等参照）、上記小型セル領域１２０内に位置する第２導電ラインには、列状に配置されたソースライン１２１および行状に配置されたゲートライン１２２が含まれる（図８等参照）。

　図３に示すように、第１センサＳ１Ａは、第１検査ヘッドＨ１に設けられており、検査対象であるソースライン１１１の延在方向に沿って延びる比較的大きい面積を有する平板状の給電電極３１と、当該ソースライン１１１の一端部に配置される比較的小さい面積を有する平板状の検出電極５１とを有している。給電電極３１は、ソースライン１１１の一端部近傍に非接触で交流電圧を印加するための電極であり、交流電源４１に接続されている。検出電極５１は、ソースライン１１１の上記一端部に誘起された交流電圧を非接触で検出するための電極であり、増幅器６１に接続されている。

　一方、第１センサＳ１Ｂは、第２検査ヘッドＨ２に設けられており、検査対象であるソースライン１１１の延在方向に沿って延びる比較的大きい面積を有する平板状の給電電極３３と、ソースライン１１１の他端部に配置される比較的小さい面積を有する平板状の検出電極５３とを有している。給電電極３３は、ソースライン１１１の他端部近傍に非接触で交流電圧を印加するための電極であり、交流電源４３に接続されている。検出電極５３は、ソースライン１１１の上記他端部に誘起された交流電圧を非接触で検出するための電極であり、増幅器６３に接続されている。

　このように、第１センサＳ１Ａ，Ｓ１Ｂは、一のソースラインに検査信号としての交流電圧を印加することで当該一のソースラインから得られる検出信号としての交流電圧に基づいて欠陥ラインを検出するためのものであり、増幅器６１，６３で増幅された信号を制御部８０等に設けられた信号処理部において処理することで欠陥ラインが特定されることになる。本実施の形態においては、これら第１センサＳ１Ａ，Ｓ１Ｂが、大型セル領域１１０内に位置するソースライン１１１に含まれるオープン欠陥ラインの検出にのみ使用される。

　なお、第１センサＳ１Ａ，Ｓ１Ｂに含まれる給電電極３１，３３のそれぞれから印加される交流電圧のレベルを同じとして位相を１８０°異ならしめることにより、オープン欠陥がないソースライン１１１においては、同時に印加されたこれら逆相の交流電圧が相互に打ち消しあうことになるため、ノイズ成分が有効に除去されて検出電極５１，５３に印加される交流電圧が安定的にほぼ「０」を示すことになり、オープン欠陥があるソースライン１１１においては、同時に印加されたこれら逆相の交流電圧の打ち消し合いが阻害されることになるため、検出電極５１，５３に印加される交流電圧が大きく振れることになる。したがって、このようにすれば、これら一対の第１センサＳ１Ａ，Ｓ１Ｂが共働することで感度よくオープン欠陥ラインを検出することができる。

　また、図３に示すように、第２センサＳ２Ａは、第１検査ヘッドＨ１に設けられており、検査対象であるソースライン１１１，１２１に隣接するソースラインの延在方向に沿って延びる比較的大きい面積を有する一対の平板状の給電電極３２ａ，３２ｂと、検査対象であるソースライン１１１，１２１の一端部に配置される比較的小さい面積を有する平板状の検出電極５２とを有している。給電電極３２ａ，３２ｂは、検査対象であるソースライン１１１，１２１に隣接するソースラインの一端部近傍に非接触で交流電圧を印加するための電極であり、それぞれ交流電源４２に接続されている。検出電極５２は、検査対象であるソースライン１１１，１２１の上記一端部に誘起された交流電圧を非接触で検出するための電極であり、増幅器６２に接続されている。

　一方、第２センサＳ２Ｂは、第２検査ヘッドＨ２に設けられており、検査対象であるソースライン１１１，１２１に隣接するソースラインの延在方向に沿って延びる比較的大きい面積を有する一対の平板状の給電電極３４ａ，３４ｂと、検査対象であるソースライン１１１，１２１の他端部に配置される比較的小さい面積を有する平板状の検出電極５４とを有している。給電電極３４ａ，３４ｂは、検査対象であるソースライン１１１，１２１に隣接するソースラインの他端部近傍に非接触で交流電圧を印加するための電極であり、それぞれ交流電源４４に接続されている。検出電極５４は、検査対象であるソースライン１１１，１２１の上記他端部に誘起された交流電圧を非接触で検出するための電極であり、増幅器６４に接続されている。

　このように、第２センサＳ２Ａ，Ｓ２Ｂは、一のソースラインに検査信号としての交流電圧を印加することで当該一のソースラインとは異なるソースラインから得られる検出信号としての交流電圧に基づいて欠陥ラインを検出するためのものであり、増幅器６２，６４で増幅された信号を制御部８０等に設けられた信号処理部において処理することで欠陥ラインが特定されることになる。本実施の形態においては、これら第２センサＳ２Ａ，Ｓ２Ｂが、大型セル領域１１０内に位置するソースライン１１１に含まれるショート欠陥ラインの検出（クロスショート欠陥ラインの検出を含む）と、小型セル領域１２０内に位置するソースライン１２１に含まれるオープン欠陥ラインの検出およびショート欠陥ラインの検出（ゲートライン１２２に対するショート欠陥であるクロスショート欠陥ラインの検出を含む）に使用される。

　図４は、本実施の形態におけるパターン検査方法の概略を示す模式図である。図５ないし図７は、本実施の形態におけるパターン検査方法において、大型セル領域内に位置するソースラインにおいて各種欠陥ラインが検出される様子を示す図である。また、図８ないし図１０は、本実施の形態におけるパターン検査方法において、小型セル領域内に位置するソースラインにおいて各種欠陥ラインが検出される様子を示す図である。以下においては、これら図４ないし図１０を参照して、本実施の形態におけるパターン検査方法について説明する。

　図４に示すように、本実施の形態におけるパターン検査方法においては、図中において矢印ＳＣ１～ＳＣ３で示す如くの合計３回の走査をこの順で行なうことにより、パターン検査が実施される。当該３回の走査は、いずれも第１検査ヘッドＨ１および第２検査ヘッドＨ２が取付けられたガントリ２０のアーム２１を図中に示すＹ軸方向に沿って移動させることで行ない、各回の走査の間には、必要に応じて第１検査ヘッドＨ１および第２検査ヘッドＨ２を図中に示すＸ軸方向に沿って個別に移動させる。

　ここで、本実施の形態においては、共取り基板１００の大型セル領域１１０上において第１検査ヘッドＨ１および第２検査ヘッドＨ２を走査させる際には、これらを同時に並走して走査させており、共取り基板１００の小型セル領域１２０上において第１検査ヘッドＨ１および第２検査ヘッドＨ２を走査させる際には、これらを個別に走査させている。これは、大型セル領域１１０内に位置するソースライン１１１に含まれるオープン欠陥ラインの検出の際の検査精度を高めるために、給電電極３１，３３をソースライン１１１の延在方向に沿って長尺化した結果、第１検査ヘッドＨ１および第２検査ヘッドＨ２がそれぞれ大型化し、小型セル領域１２０内に位置するソースライン１２１に含まれる欠陥ラインの検出の際に、第１検査ヘッドＨ１および第２検査ヘッドＨ２が物理的に干渉することで接触してしまい、これらをソースライン１２１の両端部上に配置することができないためである。

　しかしながら、本実施の形態の如く、共取り基板１００の小型セル領域１２０上において、第１検査ヘッドＨ１の軌道および第２検査ヘッドＨ２の軌道とを一部重複させるべく、これら第１検査ヘッドＨ１および第２検査ヘッドＨ２がソースライン１２１の個々の端部上を時間差を持って通過することとなるように、個別に走査させることにより、上述した物理的な干渉が生じないことになる。その結果、小型セル領域１２０内に位置するソースライン１２１に含まれるオープン欠陥ラインの検出を第１センサＳ１Ａ，Ｓ１Ｂで行なえないことになるが、本実施の形態におけるパターン検査方法にあっては、これを第１検査ヘッドＨ１および第２検査ヘッドＨ２に設けられた一対の第２センサＳ２Ａ，Ｓ２Ｂで行なうこととしている。

　図４ないし図７に示すように、１回目の走査においては、共取り基板１００の大型セル領域１１０のソースライン１１１の延在方向と直交する方向における端部であってかつソースライン１１１の延在方向に沿った両端部上に第１検査ヘッドＨ１および第２検査ヘッドＨ２が配置され、ソースライン１１１の延在方向と直交する方向（すなわちＹ軸方向）に向けて第１検査ヘッドＨ１および第２検査ヘッドＨ２が走査される。その際、第１検査ヘッドＨ１および第２検査ヘッドＨ２がソースライン１１１の個々の端部上を同時に通過することとなるように、第１検査ヘッドＨ１および第２検査ヘッドＨ２が並走して走査される。

　この１回目の走査においては、大型セル領域１１０内に位置するソースライン１１１に含まれる欠陥ラインが上述した第１検査ヘッドＨ１および第２検査ヘッドＨ２に設けられた第１センサＳ１Ａ，Ｓ１Ｂおよび第２センサＳ２Ａ，Ｓ２Ｂによって特定される。なお、第２センサＳ２Ａ，Ｓ２Ｂのうち、一方のみを使用した場合にも十分な検出精度が得られる場合には、第１検査ヘッドＨ１に設けられた第２センサＳ２Ａのみを使用することとし、第２検査ヘッドＨ２に設けられた第２センサＳ２Ｂは使用しないこととしてもよい。

　具体的には、図５（Ａ）に示すように、大型セル領域１１０内に位置するソースライン１１１にオープン欠陥Ａ１を含むオープン欠陥ラインが含まれる場合には、当該オープン欠陥ラインの端部上を第１検査ヘッドＨ１および第２検査ヘッドＨ２が通過する際に、図５（Ｂ）および図５（Ｃ）に示すように、第１センサＳ１Ａ，Ｓ１Ｂに含まれる検出電極５１，５３によって検出される交流電圧が大きく変化し、これを上述した処理回路部において波形解析することで高いＳ／Ｎ比（信号対ノイズ比）で検出することが可能となる。これにより、オープン欠陥ラインの特定が行なわれることになる。ここで、その際のＳ／Ｎ比は、ソースライン１１１の長さや給電電極３１，３３の長さにもよるが、概ね１５０程度である。

　また、図６（Ａ）に示すように、大型セル領域１１０内に位置するソースライン１１１にショート欠陥Ａ２（ここでは、ソースライン１１１同士のショート欠陥）を含むショート欠陥ラインが含まれる場合には、たとえば、当該ショート欠陥ラインの一端部上を第１検査ヘッドＨ１が通過する際に、図６（Ｂ）に示すように、第２センサＳ２Ａに含まれる検出電極５１によって検出される交流電圧が大きく変化し、これを上述した処理回路部において波形解析することで高いＳ／Ｎ比で検出することが可能となる。これにより、ショート欠陥ラインの特定が行なわれることになる。

　また、図７（Ａ）に示すように、大型セル領域１１０内に位置するソースライン１１１にゲートライン１１２に対してのクロスショート欠陥Ａ３を含むクロスショート欠陥ラインが含まれる場合には、たとえば、当該クロスショート欠陥ラインの一端部上を第１検査ヘッドＨ１が通過する際に、図７（Ｂ）に示すように、第２センサＳ２Ａに含まれる検出電極５１によって検出される交流電圧が大きく変化し、これを上述した処理回路部において波形解析することで高いＳ／Ｎ比で検出することが可能となる。これにより、クロスショート欠陥ラインの特定が行なわれることになる。ここで、図６および図７に示すように、ショート欠陥がある場合とクロスショート欠陥がある場合とでは、波形の振れ方に違いがあり、上記波形解析によってこれらを峻別することが可能である。

　図４および図８ないし図１０に示すように、２回目の走査においては、共取り基板１００の小型セル領域１２０のソースライン１２１の延在方向と直交する方向における端部であってかつソースライン１２１の延在方向に沿った一端部上に第１検査ヘッドＨ１が配置され、ソースライン１２１の延在方向と直交する方向（すなわちＹ軸方向）に向けて第１検査ヘッドＨ１が走査される。その際、第１検査ヘッドＨ１がソースライン１２１の個々の一端部上を通過することとなるように、第１検査ヘッドＨ１が単独で走査される。

　また、図４および図８ないし図１０に示すように、３回目の走査においては、共取り基板１００の小型セル領域１２０のソースライン１２１の延在方向と直交する方向における端部であってかつソースライン１２１の延在方向に沿った他端部上に第２検査ヘッドＨ２が配置され、ソースライン１２１の延在方向と直交する方向（すなわちＹ軸方向）に向けて第２検査ヘッドＨ２が走査される。その際、第２検査ヘッドＨ２がソースライン１２１の個々の他端部上を通過することとなるように、第２検査ヘッドＨ２が単独で走査される。

　この２回目および３回目の走査においては、小型セル領域１２０内に位置するソースライン１２１に含まれる欠陥ラインが上述した第１検査ヘッドＨ１および第２検査ヘッドＨ２に設けられた第２センサＳ２Ａ，Ｓ２Ｂによって特定される。なお、本実施の形態においては、第１検査ヘッドＨ１および第２検査ヘッドＨ２に設けられた第１センサＳ１Ａ，Ｓ１Ｂは、ここでは使用しない。

　具体的には、図８（Ａ）に示すように、小型セル領域１２０内に位置するソースライン１２１にオープン欠陥Ｂ１を含むオープン欠陥ラインが含まれる場合には、当該オープン欠陥ラインの端部上を第１検査ヘッドＨ１および第２検査ヘッドＨ２が通過する際に、図８（Ｂ）および図８（Ｃ）に示すように、第２センサＳ２Ａ，Ｓ２Ｂに含まれる検出電極５１，５３によって検出される交流電圧が大きく変化し、これを上述した処理回路部において波形解析することで高いＳ／Ｎ比で検出することが可能となる。これにより、オープン欠陥ラインの特定が行なわれることになる。ここで、その際のＳ／Ｎ比は、ソースライン１２１の長さや給電電極３１，３３の長さにもよるが、概ね１５～３０程度である。

　また、図９（Ａ）に示すように、小型セル領域１２０内に位置するソースライン１２１にショート欠陥Ｂ２（ここでは、ソースライン１２１同士のショート欠陥）を含むショート欠陥ラインが含まれる場合には、当該ショート欠陥ラインの一端部上を第１検査ヘッドＨ１が通過する際に、図９（Ｂ）および図９（Ｃ）に示すように、第２センサＳ２Ａに含まれる検出電極５１によって検出される交流電圧が大きく変化し、これを上述した処理回路部において波形解析することで高いＳ／Ｎ比で検出することが可能となる。これにより、ショート欠陥ラインの特定が行なわれることになる。ただし、図８および図９に示すように、オープン欠陥がある場合とショート欠陥がある場合とでは、波形の振れ方に大きな違いがなく、上記波形解析によってこれらを峻別することは困難である。

　また、図１０（Ａ）に示すように、小型セル領域１２０内に位置するソースライン１２１にゲートライン１２２に対してのクロスショート欠陥Ｂ３を含むクロスショート欠陥ラインが含まれる場合には、当該クロスショート欠陥ラインの一端部上を第１検査ヘッドＨ１が通過する際に、図１０（Ｂ）および図１０（Ｃ）に示すように、第２センサＳ２Ａに含まれる検出電極５１によって検出される交流電圧が大きく変化し、これを上述した処理回路部において波形解析することで高いＳ／Ｎ比で検出することが可能となる。これにより、クロスショート欠陥ラインの特定が行なわれることになる。ここで、図８ないし図１０に示すように、オープン欠陥およびショート欠陥がある場合とクロスショート欠陥がある場合とでは、波形の振れ方に違いがあり、上記波形解析によってこれらを峻別することが可能である。

　なお、第１検査ヘッドＨ１および第２検査ヘッドＨ２の上述した如くの検出動作や、これら第１検査ヘッドＨ１および第２検査ヘッドＨ２を共取り基板１００上において上述した如くに走査させるための走査機構７０の動作は、いずれも上述した制御部８０によってこれらが駆動制御されることで実現される。

　また、図１１は、本実施の形態におけるパターン検査方法において、小型セル領域内に位置するソースラインにおいてオープン欠陥ラインが検出される様子をより詳細に示す図である。上述したように、本実施の形態におけるパターン検査方法においては、第１検査ヘッドＨ１および第２検査ヘッドＨ２が、いずれも小型セル領域１２０内に位置するソースライン１２１の片側の端部寄りの部分上のみを通過することになるため、当該端部とは反対側に位置する端部の近傍にオープン欠陥が存在している場合には、これらのいずれか単独のみを走査させただけではその検出が困難になる。

　しかしながら、本実施の形態におけるパターン検査方法においては、第１検査ヘッドＨ１および第２検査ヘッドＨ２が時間差をもってソースライン１２１の一端部上および他端部上を通過することになるため、図１１（Ａ）ないし図１１（Ｃ）に示すように、少なくとも第１検査ヘッドＨ１および第２検査ヘッドＨ２に設けられた第２センサＳ２Ａ，Ｓ２Ｂのいずれかによって感度よくオープン欠陥ラインが検出されることになるため、これらの検出結果をあわせて総合判断することにより、どのような位置にあるオープン欠陥であってもこれが検出できることになる。

　以上において説明したように、本実施の形態におけるパターン検査装置１Ａおよびパターン検査方法を採用して共取り基板１００に含まれるソースライン１１１，１２１の欠陥検査を行なうことにより、第１検査ヘッドＨ１および第２検査ヘッドＨ２の物理的干渉を回避しつつ高精度にかつ簡便に欠陥パターンを検出することが可能になる。

　なお、実際のパターン検査工程においては、上述した欠陥ラインを特定するパターン検査が実施された後に、当該欠陥ラインのどの位置に欠陥があるのかを特定するパターン検査がさらに実施されることになる。このパターン検査については、その詳細な説明はここでは省略するが、欠陥ラインの延在方向に沿って上述した第１センサまたは第２センサに近似の構成の非接触式センサを走査させることで電気的に欠陥位置を特定する手法や、画像処理技術を用いて欠陥位置を特定する手法等、公知の手法が適用できる。当該手法を利用すれば、本実施の形態におけるパターン検査方法に従って検出された小型セル領域におけるオープン欠陥ラインおよびショート欠陥ライン（ここでは、クロスショート欠陥ラインを除く）の峻別が、当該手法によるパターン検査において行なえることになる。

　図１２は、本実施の形態におけるパターン検査方法の第１変形例の概略を示す模式図である。図１２に示すように、本第１変形例に係るパターン検査方法においては、図中において矢印ＳＣ１～ＳＣ３で示す如くの合計３回の走査をこの順で行なうことにより、パターン検査が実施される。当該３回の走査のうち、１回目および２回目の走査は、上述した本実施の形態におけるそれと同様であり、３回目の走査は、その走査方向が反対向きである。このようにすれば、往路において１回目および２回目の走査が行なわれ、復路において３回目の走査が行なわれることになり、タクトタイムを短縮できる効果が得られる。

　図１３は、本実施の形態におけるパターン検査方法の第２変形例の概略を示す模式図である。図１３に示すように、本第２変形例に係るパターン検査方法においては、共取り基板１００に２つの小型セル領域１２０が形成されており、図中において矢印ＳＣ１～ＳＣ５で示す如くの合計５回の走査をこの順で行なうことにより、パターン検査が実施される。このうち、２つの小型セル領域１２０上において実施されるそれぞれ２回の走査は、同様の走査である。このように、複数回走査を繰り返すこととすれば、共取り基板１００に３つ以上のセル領域がある場合にも、これを簡便にパターン検査することができる。

　（実施の形態２）
　図１４は、本発明の実施の形態２におけるパターン検査装置の概略平面図であり、図１５は、本実施の形態におけるパターン検査方法の概略を示す模式図である。次に、これら図１４および図１５を参照して、本発明の実施の形態２におけるパターン検査装置の構成およびパターン検査方法について説明する。

　図１４に示すように、パターン検査装置１Ｂに設けられたガントリ２０は、アーム２１に加え、一対のサブアーム２３を有しており、第１検査ヘッドＨ１および第２検査ヘッドＨ２は、一対のサブアーム２３に個別に取付けられており、一対のサブアーム２３は、アーム２１に取付けられている。

　第１検査ヘッドＨ１および第２検査ヘッドＨ２は、それぞれ走査機構７０によって図中に示すＹ軸方向に沿って移動可能に構成されており、これにより図中に示すＹ２方向およびＹ３方向にそれぞれ移動する。また、第１検査ヘッドＨ１および第２検査ヘッドＨ２が取付けられたガントリ２０の一対のサブアーム２３は、上述した走査機構７０によって図中に示すＸ軸方向に沿って移動可能に構成されており、これにより図中に示すＸ１およびＸ２方向にそれぞれ移動する。さらに、一対のサブアーム２３が取付けられたガントリ２０のアーム２１は、走査機構７０によって図中に示すＹ軸方向に沿って移動可能に構成されており、これにより図中に示すＹ１方向に移動する。なお、アーム２１、第１検査ヘッドＨ１、第２検査ヘッドＨ２および一対のサブアーム２３を駆動するための具体的な走査機構７０としては、たとえばリニアモータやボールネジ等、公知の駆動機構が使用可能である。

　このように構成することにより、図１４において破線で示すように、第１検査ヘッドＨ１および第２検査ヘッドＨ２の位置をＸ軸方向に沿って異ならしめるのみならずＹ軸方向に沿っても異ならしめることができるため、これら第１検査ヘッドＨ１および第２検査ヘッドＨ２を物理的干渉を避けつつＹ軸方向に沿って重なるように配置することが可能になる。

　したがって、図１５に示すように、本実施の形態におけるパターン検査方法にあっては、図中において矢印ＳＣ１，ＳＣ２で示す如くの合計２回の走査をこの順で行なうことにより、２回目の走査において、第１検査ヘッドＨ１と第２検査ヘッドＨ２とを個別に走査させることなく、１度の走査で同時に時間差をもって小型セル領域１２０の両端部上を通過するように走査させることが可能になるため、上述した実施の形態１の如くの３回目の走査が不要になり、タクトタイムを短縮できる効果が得られる。

　以上において説明した本発明の実施の形態１および２においては、液晶パネルの製造工程において使用される共取り基板に形成されたソースラインに含まれるオープン欠陥ラインおよびショート欠陥ライン（ゲートラインに対してのクロスショート欠陥ラインを含む）を検査する場合を例示して説明を行なったが、当然に共取り基板に形成されたゲートラインおよびＣｓラインに含まれるオープン欠陥ラインおよびショート欠陥ラインを検査する場合や、共取り基板に形成されたソースラインに含まれるＣｓラインに対してのクロスショート欠陥ラインを検査する場合等にも本発明を適用することができる。

　また、本発明は、液晶パネルの製造工程において使用される共取り基板に形成された導電ラインのパターン検査のみならず、半導体メモリの製造工程において使用される共取り基板に形成された導電ラインのパターン検査等にも適用することができる。

　このように、今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は請求の範囲によって画定され、また請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

　１Ａ，１Ｂ　パターン検査装置、１０　ステージ、２０　ガントリ、２１　アーム、２２　レール、２３　サブアーム、３１，３２ａ，３２ｂ，３３，３４ａ，３４ｂ　給電電極、４１～４４　交流電源、５１～５４　検出電極、６１～６４　増幅器、７０　走査機構、８０　制御部、１００　共取り基板、１１０　大型セル領域、１１１　ソースライン、１１２　ゲートライン、１２０　小型セル領域、１２１　ソースライン、１２２　ゲートライン、Ａ１，Ｂ１　オープン欠陥、Ａ２，Ｂ２　ショート欠陥、Ａ３，Ｂ３　クロスショート欠陥、Ｈ１　第１検査ヘッド、Ｈ２　第２検査ヘッド、Ｓ１Ａ，Ｓ１Ｂ　第１センサ、Ｓ２Ａ，Ｓ２Ｂ　第２センサ。

Claims

　検査対象基板（１００）に設けられた大型セル領域（１１０）内に位置する互いに並行して配置された複数の長尺の第１導電ライン（１１１）を含む第１配線パターンと、前記検査対象基板（１００）に設けられた小型セル領域（１２０）内に位置する互いに並行して配置された複数の短尺の第２導電ライン（１２１）を含む第２配線パターンと、に含まれるオープン欠陥ラインおよびショート欠陥ラインを、第１検査ヘッド（Ｈ１）および第２検査ヘッド（Ｈ２）を有するパターン検査装置を用いて検出する、パターン検査方法であって、
　前記パターン検査装置は、一の導電ラインに検査信号を印加することで当該一の導電ラインから得られる検出信号に基づいて欠陥ラインを検出する第１センサ（Ｓ１Ａ，Ｓ１Ｂ）と、一の導電ラインに検査信号を印加することで当該一の導電ラインとは異なる他の導電ラインから得られる検出信号に基づいて欠陥ラインを検出する第２センサ（Ｓ２Ａ，Ｓ２Ｂ）とを含み、
　前記第１センサ（Ｓ１Ａ，Ｓ１Ｂ）は、共働すべく前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）の双方に対を成して設けられ、
　前記第２センサ（Ｓ２Ａ，Ｓ２Ｂ）は、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）の双方に設けられ、
　前記大型セル領域（１１０）上において、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）が前記第１導電ライン（１１１）の個々の端部上を同時に通過することとなるように、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）を前記第１導電ライン（１１１）の延在方向と交差する方向に沿って並走して走査しつつ、前記第１配線パターンに含まれるオープン欠陥ラインを前記第１センサ（Ｓ１Ａ，Ｓ１Ｂ）にて検出するとともに、前記第１配線パターンに含まれるショート欠陥ラインを前記第２センサ（Ｓ２Ａ，Ｓ２Ｂ）にて検出するステップと、
　前記小型セル領域（１２０）上において、前記第１検査ヘッド（Ｈ１）の軌道と前記第２検査ヘッド（Ｈ２）の軌道とを一部重複させるべく、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）が前記第２導電ライン（１２１）の個々の端部上を時間差をもって通過することとなるように、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）を前記第２導電ライン（１２１）の延在方向と交差する方向に沿って走査しつつ、前記第２配線パターンに含まれるオープン欠陥ラインおよびショート欠陥ラインをいずれも前記第２センサ（Ｓ２Ａ，Ｓ２Ｂ）にて検出するステップとを備えた、パターン検査方法。
　検査対象基板（１００）に設けられた大型セル領域（１１０）内に位置する互いに並行して配置された複数の長尺の第１導電ライン（１１１）を含む第１配線パターンと、前記検査対象基板（１００）に設けられた小型セル領域（１２０）内に位置する互いに並行して配置された複数の短尺の第２導電ライン（１２１）を含む第２配線パターンと、に含まれるオープン欠陥ラインおよびショート欠陥ラインを検出する、パターン検査装置であって、
　前記検査対象基板（１００）の主表面に対向配置される第１検査ヘッド（Ｈ１）および第２検査ヘッド（Ｈ２）と、
　共働すべく前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）の双方に対を成して設けられ、一の導電ラインに検査信号を印加することで当該一の導電ラインから得られる検出信号に基づいて欠陥ラインを検出するための第１センサ（Ｓ１Ａ，Ｓ１Ｂ）と、
　前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）の双方に設けられ、一の導電ラインに検査信号を印加することで当該一の導電ラインとは異なる他の導電ラインから得られる検出信号に基づいて欠陥ラインを検出するための第２センサ（Ｓ２Ａ，Ｓ２Ｂ）と、
　前記検査対象基板（１００）の前記主表面上における前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）の位置を相対的に変化させることで前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）を走査させる走査機構（７０）と、
　前記第１センサ（Ｓ１Ａ，Ｓ１Ｂ）および前記第２センサ（Ｓ２Ａ，Ｓ２Ｂ）を駆動制御するとともに、前記走査機構（７０）を駆動制御する制御部（８０）とを備え、
　前記制御部（８０）は、前記大型セル領域（１１０）上において、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）が前記第１導電ライン（１１１）の個々の端部上を同時に通過することとなるように、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）を前記第１導電ライン（１１１）の延在方向と交差する方向に沿って並走して走査させつつ、前記第１配線パターンに含まれるオープン欠陥ラインを前記第１センサ（Ｓ１Ａ，Ｓ１Ｂ）にて検出するとともに、前記第１配線パターンに含まれるショート欠陥ラインを前記第２センサ（Ｓ２Ａ，Ｓ２Ｂ）にて検出し、前記小型セル領域（１２０）上において、前記第１検査ヘッド（Ｈ１）の軌道と前記第２検査ヘッド（Ｈ２）の軌道とを一部重複させるべく、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）が前記第２導電ライン（１２１）の個々の端部上を時間差をもって通過することとなるように、前記第１検査ヘッド（Ｈ１）および前記第２検査ヘッド（Ｈ２）を前記第２導電ライン（１２１）の延在方向と交差する方向に沿って走査させつつ、前記第２配線パターンに含まれるオープン欠陥ラインおよびショート欠陥ラインをいずれも前記第２センサ（Ｓ２Ａ，Ｓ２Ｂ）にて検出するように、前記第１センサ（Ｓ１Ａ，Ｓ１Ｂ）、前記第２センサ（Ｓ２Ａ，Ｓ２Ｂ）および前記走査機構（７０）を駆動制御する、パターン検査装置。