WO2012152978A1 - Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen - Google Patents

Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen Download PDF

Info

Publication number
WO2012152978A1
WO2012152978A1 PCT/ES2012/070339 ES2012070339W WO2012152978A1 WO 2012152978 A1 WO2012152978 A1 WO 2012152978A1 ES 2012070339 W ES2012070339 W ES 2012070339W WO 2012152978 A1 WO2012152978 A1 WO 2012152978A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
digital
tuning
itune
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/ES2012/070339
Other languages
English (en)
French (fr)
Inventor
Francesc Serra Graells
Josep María MARGARIT TAULE
Michele DEI
Lluis TERÉS TERÉS
María Teresa MONTOJO SUPERVIELLE
Germán VERGARA OGANDO
Rodrigo Linares Herrero
Raúl GUTIÉRREZ ÁLVAREZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEW INFRARED TECHNOLOGIES SL
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
NEW INFRARED TECHNOLOGIES SL
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEW INFRARED TECHNOLOGIES SL, Consejo Superior de Investigaciones Cientificas CSIC filed Critical NEW INFRARED TECHNOLOGIES SL
Publication of WO2012152978A1 publication Critical patent/WO2012152978A1/es
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/941—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated using an optical detector
    • H03K17/943—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated using an optical detector using a plurality of optical emitters or detectors, e.g. keyboard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N3/155—

Definitions

  • the present invention refers to an integrated circuit for the digital tuning of temporal contrast in image sensors. Introduces a new topology for tuning the internal temporal contrast of the active pixels of the focal plane based on digital signals of variable frequency. Compared to current technology, the invention has the advantage of increasing the robustness of said tuning against possible variations in both the integration technology and the operating temperature of the circuit. In addition, the invention also introduces greater flexibility to implement dynamic tuning in real time.
  • the main field of application of the present invention are the sectors of communications information technologies.
  • the present invention describes a specific micro-electronic device for the digital capture of dynamic images. These images are broken down into pixels, whose individual value is obtained from the reading of a monolithic or hybrid optical sensor. The matrix grouping of these sensors constitutes the focal plane of the image to be captured.
  • the semiconductor market is currently experiencing a growing demand for portable devices capable of capturing dynamic images in adverse conditions, such as applications such as automotive night navigation, medical diagnosis or strategic equipment.
  • These imaging devices are based on focal plane arrays (Focal Pla ⁇ e Array, FPA) formed by active pixel sensors (Active Pixel Sensor, APS), each containing both the optical sensor element, which captures the incident lighting power and converts it to an equivalent current Isens, as well as its individual signal pre-processing circuit.
  • FPA focal plane arrays
  • active pixel sensors Active Pixel Sensor, APS
  • Modern design techniques for APS cells include partially (as reflected in US5461425, US6707410, US7023369) or completely (US6741198 patent) the analog-digital converter (Analog-to-Digital Converter, ADC) within the APS itself, resulting in to digital active pixels (Digital Pixel Sensor, DPS) that
  • REPLACEMENT SHEET (Rule 26) They supply the digital reading of your dout lighting directly to your output. Given the constraints of physical space within the active pixel, the most commonly adopted ADC architectures for DPS cells are predictive, compared to direct alternatives (eg parallel) and algorithmic (eg successive approximations), since they allow simplifying the parts ADC analog.
  • said ADC is usually implemented using time-based conversion techniques (time to first spike) (US5565915, US6271785, US6377303 , US6525304, US6559788, US6969879, US7071982, US7164114) or of type "event counting (spike counting) (patent US7095439).
  • the advantage of the second strategy is the low digital switching activity during analog-digital conversion, with the consequent electronic noise reduction Regardless of the ADC technique chosen at the DPS level, it is convenient to try to reduce the redundant information in the Isens stream before its analog-digital conversion in order to reduce the capacity needed for the dout reading channel
  • the temporal contrast (US5576767), which suppresses the com Low frequency speakers of image sequences.
  • said temporal contrast requires the insertion of a high-pass filter between the signal picked up by the Isens optical sensor and the effective Ieff signal that reaches the ADC stage.
  • the filter cutoff frequency marks the boundary between the redundant components and the useful information of the dynamic image, thus being of particular importance.
  • said tuning is implemented at the circuit level by means of a very low value Itune programmable current (typically ⁇ lnA).
  • the main disadvantages of this analog tuning mechanism are: dispersion due to the variability of the integration technology, sensitivity to the operating temperature of the circuit, and corruption due to couplings (crosstalk) originating in one or several neighboring DPS cells.
  • the integrated circuit presented in this invention report tries to resolve these undesired effects on the analog tuning of the temporal contrast within the DPS cell by means of an alternative tuning topology based on digital signals of variable frequency (typically ⁇ 1KHz).
  • This new strategy allows to increase the robustness of said tuning against possible variations of both the integration technology and the operating temperature of the circuit, as well as allowing the tuning of each DPS cell to be isolated to avoid coupling (crosstalk) between plane pixels
  • REPLACEMENT SHEET (Rule 26) focal.
  • the invention also introduces greater flexibility in order to implement a variable tuning in real time depending on the content and evolution of the images.
  • the present invention consists of an integrated circuit for digital tuning of the temporal contrast in image sensors comprising a digital active pixel (DPS) that incorporates, an optical sensor, a step filter. High for temporary contrast, an ADC, and a Phase-Locked Loop (PLL) loop for digital high-pass filter tuning. Said PLL is responsible for generating locally within each DPS cell the Itune tuning current necessary for the temporary high-pass contrast filter according to the ftune frequency of the external digital control signals.
  • DPS digital active pixel
  • ADC Analog torator
  • PLL Phase-Locked Loop
  • the invention makes it possible to increase the robustness of the tuning of the temporal contrast of each DPS, since at the focal plane level one or more digital clocks of ftune frequency are distributed instead of Itune analog current of weaker integrity.
  • the high-pass filter and its corresponding PLL a low sensitivity of the tuning of the temporal contrast with respect to the variations of both the integration technology and the operating temperature can be obtained.
  • the digital tuning PLL block incorporates a phase and frequency detector (Phase-Frequency Detector, PFD), a load pump (Charge-Pump, CP), a loop capacity, a voltage-current converter (V / I), and a current-controlled oscillator (Current-Controlled Oscillator, CCO).
  • PFD phase and frequency detector
  • CP load pump
  • V / I voltage-current converter
  • CCO Current-Controlled Oscillator
  • the operating principle of the digital tuning PLL block of the temporal contrast is as follows: the ftune frequency of the digital control signals external to the DPS cell is compared with the internal frequency of the local CCO itself by means of the PFD; the resulting phase error signal is sent to the CP to be amplified in the capacity in the form of Vtune tuning voltage; said voltage is then converted to the Itune current using the V / I converter; The resulting tuning current is derived to the high-pass filter for the tuning of the temporal contrast but also to the CCO. Thanks to the closed loop operation with negative feedback of the entire PLL block and
  • REPLACEMENT SHEET (Rule 26) ensuring adequate time constants, the oscillation frequency of the CCO is coupled to the ftune frequency of the external digital control signals. Therefore, by ensuring a pairing by design of the high-pass filter and the CCO, a tuning of the cutoff frequency of the temporal contrast can be obtained as a function of the ftune external frequency itself. Unlike the tuning discussed in the State of the Art, in the new scheme of the present invention it is not necessary to distribute within the focal plane the analog current of tuning Itune, since it is generated locally within each DPS cell depending on of the ftune frequency of the digital control signals external to the focal plane.
  • the change of the analogical to digital domain of the tuning of the temporal contrast already allows intrinsically increasing its integrity against couplings (crosstalk) due to other DPS cells.
  • the Itune current generated by the scheme of the new invention may be slightly different in each DPS cell if required by each high-pass filter, if not possible by the inventions of the State of the Art. Therefore, the new digital tuning system of the temporal contrast also allows compensation of the drifts caused by deviations from the integration technology or by the simple fluctuation of the operating temperature of the focal plane.
  • the integrated circuit for the digital tuning of the temporal contrast in image sensors described in the present application comprises at least one digital active pixel where each digital active pixel comprises at least:
  • An optical sensor that outputs an Isens current as a function of an incident lighting power captured by the sensor;
  • phase hitch loop that generates an Itune current from a ftune frequency signal generated by an external digital control signals, the Itune current being the tuning current of the tunable high-pass filter.
  • the circuit phase hitch loop at least comprises:
  • a phase and frequency detector that receives as input the ftune frequency signal from the external control digital signals and a fcco frequency signal from a current controlled oscillator and generates a digital phase error signal as output ;
  • a load pump that receives the digital phase error signal as input and generates a current error signal at the output;
  • a loop capacity that receives the current error signal as input and integrates it in the form of Vtune voltage;
  • a voltage-current converter that transforms the Vtune voltage that receives at the input into the output Itune current, the Itune current being the current that tunes the tunable high-pass filter;
  • the current-controlled oscillator that receives the output Itune current from the current-voltage converter as input and generates the fcco frequency signal as output.
  • the high-pass filter tunable by the Itune current and the oscillator controlled by the same Itune current are constituted by the same basic technological structures and operate at the same temperature.
  • the integrated circuit for the digital tuning of the temporal contrast comprises an analog / digital converter located at the output of the tunable high-pass filter to generate a digital readout value of dout lighting from the effective current Ieff input
  • Figure 1 Shows a general scheme of the focal plane matrix formed by active digital pixels. The same structure describes the internal structure of the DPS cell as it is currently manufactured.
  • Figure 2 Shows the new topology for the digital tuning of the temporal contrast proposed in the invention.
  • Figure 3 Shows the internal structure of the PLL for the digital tuning of the high-pass filter.
  • Figure 4b Shows an example of realization of the PLL for the digital tuning circuit of the temporal contrast proposed in the invention.
  • Figure 5 Shows the operation of the embodiment example of the new topology for the digital tuning of the temporal contrast proposed in the invention and described in Figure 4.
  • Figure 6 Shows an example of the electrical simulation results of the example of realization of the new topology for the digital tuning of the temporal contrast proposed in the invention.
  • FIG 1 shows an embodiment of a device belonging to the state of the art where the focal plane matrix (101) is formed by active sensor pixels (102), each containing both the optical sensor element (104), which captures the incident lighting power (103) and converts it to an equivalent current Isens (105), as well as its individual signal preprocessing circuit.
  • Said device comprises having the analog-digital converter (108) within the APS itself (102), giving rise to active digital pixels (102) that directly supply the digital reading of its dout lighting (109) directly at its output. It also comprises a high-pass filter (106) between the signal picked up by the Isens optical sensor (105) and the effective Ieff signal (107) that reaches the ADC stage (108).
  • FIG. 2 shows an example of embodiment of the present invention for DPS cells (102), in which a possible circuit implementation of the new digital tuning of the temporal contrast by PLL (201) is detailed, also including the high-pass filter itself (106).
  • This exemplary embodiment has been electrically designed and simulated for a 0.35 ⁇ CMOS technology powered at 3.3V, although the same invention is valid for a more modern 0.15pm CMOS technology powered at 1.8V.
  • Said exemplary embodiment circuit comprises a digital active pixel that incorporates, an optical sensor (104), a high-pass filter (106) for temporal contrast, an ADC (108), and a phase-locked loop (PLL) ( 201) for the digital tuning of the high-pass filter (106).
  • Said PLL (201) is responsible for generating locally in each DPS cell (102) the Itune tuning current (110) necessary for the high-pass filter (106) of temporal contrast according to the ftune frequency (202) of the external digital signals of control.
  • FIG. 3 shows the exemplary embodiment with a more detailed view of the PLL.
  • the digital tuning block PLL (201) incorporates a phase and frequency detector (PFD) (302), a load pump (CP) (303), a loop capacity (304), a voltage converter -current (V / I) (306), and a current-controlled oscillator (CCO) (301).
  • PFD phase and frequency detector
  • CP load pump
  • 304 loop capacity
  • V / I voltage converter -current
  • CCO current-controlled oscillator
  • the operating principle of the embodiment of the invention is the following: the ftune frequency (202) of the digital control signals external to the DPS cell (102) is compared with the internal frequency of the local CCO (301) itself by means of the PFD (302); the resulting phase error signal is sent to the CP (303) to be amplified in capacity (304) in the form of Vtune tuning voltage (305); said voltage is then converted to the Itune current (110) using the V / I converter (306); The resulting tuning current is derived to the high-pass filter (106) for the tuning of the temporal contrast but also to the CCO (301).
  • the oscillation frequency of the CCO (301) is coupled to the ftune frequency (202) of the external digital signals of control. Therefore, by ensuring a pairing by design of the high-pass filter (106) and the CCO (301), a tuning of the cut-off frequency of the temporal contrast can be obtained as a function of the ftune (202) external frequency itself.
  • the high-pass filter block (106), more specifically shown in Figure 4a, is implemented in this case by a low-pass filter that feeds the low frequency components Ibias (401) to be subtracted from the Isens signal (105) generated by the optical sensor (104) in order to obtain the effective Ieff signal (107).
  • This effective signal is integrated into Cint (412) to be sent to the analog-digital conversion stage in the form of Veff voltage (413).
  • the low-pass filter of feedback is carried out in this case by means of logarithmic domain design techniques and consists of: the input compressor implemented by the MOS field effect transistor type N (Ntype MOS)
  • REPLACEMENT SHEET (Rule 26) Faithful Effect Transistor, NMOSFET) MI (409) responsible for calculating the logarithmic equivalent voltage Vsens (408); the low-pass MOS-C network implemented through NMOSFET M3 (406) and the NMOS Cbias (404) capability itself that performs Vsens filtering (408) in the logarithmic domain to obtain Vbias (403); and finally the expander M2 (402) that obtains the low frequency components Ibias (401) back in the current domain to be extracted from Isens (105).
  • the current mirrors formed by transistors M5 (405), M6 (410) and M7 (411) have a dual functionality: carry out the symmetric subtraction of Ibias (401) at the output, as well as optionally copy said Ibias (401) ) to be reused as polarization current in other circuits of the DPS cell (102).
  • the analog tuning of the temporal contrast is given by the Itune current level (110) which, by means of the NMOSFET M4 (407), is responsible for modulating the non-linear resistance of the M3 device (406) in order to control the cutoff frequency of the high-pass filter (106) of the temporal contrast.
  • the tuning Itune (110) current level is generated locally through the implementation proposed in Figure 4b for the PLL block (201) and which is composed: a logic gate type ⁇ OR (416) and a logic gate type NAND (417) for the PFD function (302) with corresponding digital slow-forward (418) and fast-forward (419) phase and frequency forward signals; the MOS type-P M8 (420) and N-type M9 (421) transistors that implement the CP (303) responsible for loading and unloading the MOS loop capacity (304) and thus controlling the tuning voltage Vtune (305); the MOS type-P transistors MIO (422), Mil (423) and M12 (424) that perform the V / I conversion (306) to generate the Itune tuning current (110) from both the high-pass filter (106 ) for temporal contrast such as the current controlled oscillator (301); and finally the current controlled oscillator (301) implemented in this case by the relaxation network M13 (425), M14 (426), M15 (427), Ccco (431) and the switches (4
  • the basic operating principle of the embodiment of the invention is illustrated by the schedule of Figure 5. Based on the phase and frequency difference between the digital echo signals (432), the internal oscillator (301), and tune2 ( 415), from the external tuning, the digital slow reverse (418) and fast forward (419) digital controls are generated. Since the zero crossing threshold Vth (501) of the relaxation oscillator is fixed as well as the tunnel-defined crossing interval (414), the Vcco frequency change (430), and consequently echo (432), it is done by modulating the current

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Comprende al menos un píxel activo digital que tiene un sensor óptico que genera una corriente Isens en función de una potencia de iluminación, un filtro paso-alto sintonizable por corriente que genera una corriente efectiva Ieff a partir de la corriente Isens y un lazo de enganche de fase que genera una corriente Itune a partir de una señal de frecuencia ftune generada por unas señales digitales externas de control, siendo la corriente Itune la corriente de sintonización del filtro paso-alto sintonizable.

Description

CIRCUITO INTEGRADO PARA LA SINTONÍA DIGITAL DEL CONTRASTE TEMPORAL EN SENSORES DE IMAGEN
OBJETO DE LA INVENCIÓN
La presente invención, tal y como se expresa en el enunciado de esta memoria descriptiva se refiere a un circuito integrado para la sintonía digital del contraste temporal en sensores de imagen. Introduce una nueva topología para la sintonía del contraste temporal interno de los píxeles activos del plano focal basada en señales digitales de frecuencia variable. Frente a la tecnología actual, la invención presenta la ventaja de aumentar la robustez de dicha sintonía frente a posibles variaciones tanto de la tecnología de integración como de la temperatura de operación del circuito. Además, la invención también introduce una mayor flexibilidad para implementar sintonías dinámicas en tiempo real .
El principal campo de aplicación de la presente invención son los sectores de las tecnologías de la información de las comunicaciones. Así la presente invención describe un dispositivo microeiectrónico específico para la captura digital de imágenes dinámicas. Dichas imágenes se descomponen en píxeles, cuyo valor individual se obtiene de la lectura de un sensor óptico monolítico o híbrido. La agrupación en matriz de estos sensores constituye el plano focal de la imagen a capturar.
ANTECENDENTES DE LA INVENCIÓN
El mercado de los semiconductores está experimentando en estos días una creciente demanda de dispositivos portátiles capaces de capturar imágenes dinámicas en condiciones adversas, como pueden ser aplicaciones como navegación nocturna en automoción, diagnóstico médico o equipamiento estratégico. Estos dispositivos de imagen se basan en matrices de plano focal (Focal Plañe Array, FPA) formadas por píxeles activos sensores (Active Pixel Sensor, APS), cada uno conteniendo tanto el elemento sensor óptico, que capta la potencia de iluminación incidente y la convierte a una corriente equivalente Isens, así como su circuito individual de pre-procesado de señal. Las técnicas de diseño modernas para celdas APS incluyen parcialmente (tal como reflejan las patentes US5461425, US6707410, US7023369) o completamente (patente US6741198) el convertidor analógico-digital (Analog-to-Digital Converter, ADC) dentro del propio APS, dando lugar a píxeles activos digitales (Digital Pixel Sensor, DPS) que
1
HOJA DE REEMPLAZO (Regla 26) suministran directamente a su salida la lectura digital de su iluminación dout. Dadas las restricciones de espacio físico dentro del píxel activo, las arquitecturas ADC mas adoptadas en la actualidad para celdas DPS son de tipo predictivo, frente a las alternativas directas (p.e. paralela) y algorítmicas (p.e. aproximaciones sucesivas), ya que permiten simplificar las partes analógicas del ADC.
Así mismo y con el fin de reducir el consumo de potencia por píxel, dicho ADC suele implementarse mediante técnicas de conversión basadas en tiempo, ya sean de tipo "tiempo a primer suceso" (time to first spike) (patentes US5565915, US6271785, US6377303, US6525304, US6559788, US6969879, US7071982, US7164114) o de tipo "conteo de sucesos (spike counting) (patente US7095439). La ventaja de la segunda estrategia es la baja actividad de conmutación digital durante la conversión analógica- digital, con la consiguiente reducción del ruido electrónico. Independientemente de la técnica de ADC escogida a nivel de DPS, es conveniente intentar reducir la información redundante en la corriente Isens antes de su conversión analógica-digital con el fin de disminuir la capacidad necesaria para el canal de lectura de dout. En este sentido, una de las técnicas más empleadas para eliminar redundancia en imágenes dinámicas es el contraste temporal (patente US5576767), que suprime las componentes de baja frecuencia de las secuencias de imágenes. Para el caso particular del DPS, dicho contraste temporal requiere la inserción de un filtro paso-alto entre la señal captada por el sensor óptico Isens y la señal efectiva Ieff que llega a la etapa ADC. En la práctica, la frecuencia de corte del filtro marca la frontera entre las componentes redundantes y la información útil de la imagen dinámica, siendo por tanto su sintonía de especial importancia. En general, dicha sintonía se implementa a nivel de circuito mediante una corriente programable Itune de muy bajo valor (típicamente <lnA). Las principales desventajas de este mecanismo analógico de sintonía son: dispersión debido a la variabilidad de la tecnología de integración, sensibilidad respecto a la temperatura de operación del circuito, y corrupción debido a acoplamientos (crosstalk) originados en una o varias celdas DPS vecinas.
El circuito integrado presentado en esta memoria de invención trata de resolver estos efectos indeseados en la sintonía analógica del contraste temporal dentro de la celda DPS por medio de una topología alternativa de sintonía basada en señales digitales de frecuencia variable (típicamente <lKHz). Esta nueva estrategia permite aumentar la robustez de dicha sintonía frente a posibles variaciones tanto de la tecnología de integración como de la temperatura de operación del circuito, así como permite aislar las sintonías de cada celda DPS para evitar acoplamiento (crosstalk) entre píxeles del plano
HOJA DE REEMPLAZO (Regla 26) focal. Además, la invención también introduce una mayor flexibilidad de cara a implementar una sintonía variable en tiempo real en función del propio contenido y evolución de las imágenes.
DESCRIPCIÓN DE LA INVENCIÓN
Para lograr los objetivos y evitar los inconvenientes indicados anteriormente, la presente invención consiste en un circuito integrado para la sintonía digital del contraste temporal en sensores de imagen que comprende un píxel activo digital (DPS) que incorpora, un sensor óptico, un filtro paso-alto para el contraste temporal, un ADC, y un lazo de enganche de fase (Phase-Locked Loop, PLL) para la sintonía digital de filtro paso-alto. Dicho PLL se encarga de generar localmente dentro de cada celda DPS la corriente de sintonía Itune necesaria para el filtro paso-alto de contraste temporal según la frecuencia ftune de las señales digitales externas de control.
En comparación con las referencias del estado de la técnica actual ya mencionadas anteriormente la invención permite incrementar la robustez de la sintonía del contraste temporal de cada DPS, ya que a nivel de plano focal se distribuye uno o varios relojes digitales de frecuencia ftune en vez de una corriente analógica Itune de integridad más débil. Así mismo, mediante el aparejamiento por diseño del filtro paso-alto y de su PLL correspondiente se puede obtener una baja sensibilidad de la sintonía del contraste temporal respecto a las variaciones tanto de la tecnología de integración como de la temperatura de operación.
A su vez, el bloque PLL de sintonía digital incorpora un detector de fase y frecuencia (Phase-Frequency Detector, PFD), una bomba de carga (Charge-Pump, CP), una capacidad de lazo, un convertidor tensión-corriente (V/I), y un oscilador controlado por corriente (Current-Controlled Oscillator, CCO).
El principio de funcionamiento del bloque PLL de sintonía digital del contraste temporal es el siguiente: la frecuencia ftune de las señales digitales de control externas a la celda DPS se compara con la propia frecuencia interna del CCO local mediante el PFD; la señal de error en fase resultante se envía a la CP para ser amplificada en la capacidad en forma de tensión de sintonía Vtune; dicha tensión se convierte luego a la corriente Itune utilizando el convertidor V/I; la corriente de sintonía resultante se deriva hacia el filtro paso-alto para la sintonía del contraste temporal pero también hacia el CCO. Gracias a la operación en lazo cerrado con realimentación negativa de todo el bloque PLL y
HOJA DE REEMPLAZO (Regla 26) asegurando unas constantes de tiempo adecuadas, la frecuencia de oscilación del CCO se engancha a la frecuencia ftune de las señales digitales externas de control. Por lo tanto, asegurando un aparejamiento por diseño del filtro paso-alto y del CCO, se puede obtener una sintonía de la frecuencia de corte del contraste temporal en función de la propia frecuencia externa ftune. A diferencia de la sintonía comentada en el Estado de la Técnica Actual, en el nuevo esquema de la presente invención no es necesario distribuir dentro del plano focal la corriente analógica de sintonía Itune , puesto que ésta se genera localmente dentro de cada celda DPS en función de la frecuencia ftune de las señales digitales de control externas al plano focal. El cambio del dominio analógico al digital de la sintonía del contraste temporal ya permite aumentar intrínsecamente su integridad frente a acoplamientos (crosstalk) debidos a otras celdas DPS. Además, la corriente Itune generada mediante el esquema de la nueva invención, puede ser ligeramente diferente en cada celda DPS si así lo requiere cada filtro paso-alto, caso no posible mediante las invenciones del Estado de la Técnica. Por lo tanto, el nuevo sistema de sintonía digital del contraste temporal también permite la compensación de las derivas causadas por desviaciones de la tecnología de integración o por la simple fluctuación de la temperatura de operación del plano focal.
Así pues, el circuito integrado para la sintonía digital del contraste temporal en sensores de imagen descrito en la presente solicitud comprende al menos un píxel activo digital donde cada píxel activo digital comprende al menos:
i) Un sensor óptico que genera como salida una corriente Isens en función de una potencia de iluminación incidente captada por el sensor; ii) Un filtro paso-alto sintonizable por corriente que genera una corriente efectiva Ieff a partir de la corriente Isens de entrada, siendo la corriente efectiva Ieff la salida del circuito integrado que proporciona una medida del contraste temporal del píxel activo digital;
que adicionalmente comprende un lazo de enganche de fase que genera una corriente Itune a partir de una señal de frecuencia ftune generada por una señales digitales externas de control, siendo la corriente Itune la corriente de sintonización del filtro paso- alto sintonizable.
En una realización de la invención, el lazo de enganche de fase del circuito al menos comprende:
4
HOJA DE REEMPLAZO (Regla 26) W
ii¡) un detector de fase y frecuencia que recibe como entrada la señal de frecuencia ftune procedente de las señales digitales externas de control y una señal de frecuencia fcco procedente de un oscilador controlado por corriente y genera como salida una señal digital de error de fase; iv) una bomba de carga que recibe como entrada la señal digital de error de fase y genera una señal de error en corriente a la salida; v) una capacidad de lazo que recibe como entrada la señal de error en corriente y la integra en forma de tensión Vtune; vi) un convertidor tensión-corriente que transforma la tensión Vtune que recibe a la entrada en la corriente Itune de salida, siendo la corriente Itune la corriente que sintoniza el filtro paso-alto sintonizable; vii) el oscilador controlado por corriente que recibe como entrada la corriente Itune de salida del convertidor-tensión corriente y genera como salida la señal de frecuencia fcco. En otra realización de la invención, el filtro paso-alto sintonizable por la corriente Itune y el oscilador controlado por la misma corriente Itune están constituidos por las mismas estructuras tecnológicas básicas y operan a la misma temperatura.
En otra realización de la invención, el circuito integrado para la sintonía digital del contraste temporal comprende un convertidor analógico/digital situado a la salida del filtro paso-alto sintonizable para generar un valor de lectura digital de iluminación dout a partir de la corriente efectiva Ieff de entrada.
BREVE DESCRIPCIÓN DE LAS FIGURAS
Figura 1 : Muestra un esquema general de la matriz de plano focal formada por píxeles activos digitales. En la misma figura se describe la estructura interna de la celda DPS tal y cómo se fabrica actualmente.
Figura 2: Muestra la nueva topología para la sintonía digital del contraste temporal propuesta en la invención.
Figura 3: Muestra la estructura interna del PLL para la sintonía digital del filtro paso-alto.
5
HOJA DE REEMPLAZO (Regla 26) Figura 4a : Muestra un ejemplo de realización del filtro paso alto sintonizable para el circuito de sintonía digital del contraste temporal propuesto en la invención.
Figura 4b: Muestra un ejemplo de realización del PLL para el circuito de sintonía digital del contraste temporal propuesto en la invención. Figura 5: Muestra el funcionamiento del ejemplo de realización de la nueva topología para la sintonía digital del contraste temporal propuesta en la invención y descrita en la Figura 4.
Figura 6: Muestra un ejemplo de los resultados de simulación eléctrica del ejemplo de realización de la nueva topología para la sintonía digital del contraste temporal propuesta en la invención.
DESCRIPCIÓN DE VARIOS EJEMPLOS DE REALIZACIÓN DE LA INVENCIÓN
Seguidamente se realizan, con carácter ilustrativo y no limitativo, una descripción de varios ejemplos de realización de la invención, haciendo referencia a la numeración adoptada en las figuras.
La figura 1 muestra un ejemplo de realización de un dispositivo perteneciente al estado de la técnica donde la matriz de plano focal (101) está formada por píxeles activos sensores (102), cada uno conteniendo tanto el elemento sensor óptico (104), que capta la potencia de iluminación incidente (103) y la convierte a una corriente equivalente Isens (105), así como su circuito individual de pre-procesado de señal. Dicho dispositivo comprende tener el convertidor analógico-digital (108) dentro del propio APS (102), dando lugar a píxeles activos digitales (102) que suministran directamente a su salida la lectura digital de su iluminación dout (109). Además comprende un filtro paso-alto (106) entre la señal captada por el sensor óptico Isens (105) y la señal efectiva Ieff (107) que llega a la etapa ADC (108).
La figura 2 muestra un ejemplo de realización de la presente invención para celdas DPS (102), en el que se detalla una posible implementación circuital de la nueva sintonía digital del contraste temporal mediante PLL (201), incluyendo también el propio filtro paso-alto (106). Este ejemplo de realización se ha diseñado y simulado eléctricamente para una tecnología CMOS de 0.35μιη alimentada a 3.3V, aunque la misma invención es válida para una tecnología CMOS más moderna de 0.15pm alimentada a 1.8V.
6
HOJA DE REEMPLAZO (Regla 26) Dicho ejemplo de realización circuito comprende un píxel activo digital que incorpora, un sensor óptico (104), un filtro paso-alto (106) para el contraste temporal, un ADC (108), y un lazo de enganche de fase (PLL) (201) para la sintonía digital del filtro paso-alto (106). Dicho PLL (201) se encarga de generar localmente en cada celda DPS (102) la corriente de sintonía Itune (110) necesaria para el filtro paso-alto (106) de contraste temporal según la frecuencia ftune (202) de las señales digitales externas de control.
La figura 3 muestra el ejemplo de realización con una vista del PLL más detallada. Así, el bloque PLL (201) de sintonía digital incorpora a su vez un detector de fase y frecuencia (PFD) (302), una bomba de carga (CP) (303), una capacidad de lazo (304), un convertidor tensión-corriente (V/I) (306), y un oscilador controlado por corriente (CCO) (301).
El principio de funcionamiento del ejemplo de realización de la invención es el siguiente: la frecuencia ftune (202) de las señales digitales de control externas a la celda DPS (102) se compara con la propia frecuencia interna del CCO (301) local mediante el PFD (302); la señal de error en fase resultante se envía a la CP (303) para ser amplificada en la capacidad (304) en forma de tensión de sintonía Vtune (305); dicha tensión se convierte luego a la corriente Itune (110) utilizando el convertidor V/I (306); la corriente de sintonía resultante se deriva hacia el filtro paso-alto (106) para la sintonía del contraste temporal pero también hacia el CCO (301). Gracias a la operación en lazo cerrado con realimentación negativa de todo el bloque PLL (201) y asegurando unas constantes de tiempo adecuadas, la frecuencia de oscilación del CCO (301) se engancha a la frecuencia ftune (202) de las señales digitales externas de control. Por lo tanto, asegurando un aparejamiento por diseño del filtro paso-alto (106) y del CCO (301), se puede obtener una sintonía de la frecuencia de corte del contraste temporal en función de la propia frecuencia externa ftune (202).
Según se muestra en las figura 4a y 4b, el bloque filtro paso-alto (106), más concretamente mostrado en la figura 4a, para el contraste temporal se implementa en este caso mediante un filtro paso-bajo que realimenta las componentes de baja frecuencia Ibias (401) para ser sustraídas de la señal Isens (105) generada por el sensor óptico (104) con el fin de obtener la señal efectiva Ieff (107). Esta señal efectiva se integra en Cint (412) para ser enviada a la etapa de conversión analógico-digital en forma de tensión Veff (413). El filtro paso-bajo de realimentación se realiza en este caso mediante técnicas de diseño del dominio logarítmico y se compone de: el compresor de entrada implementado mediante el transistor MOS de efecto campo tipo N (Ntype MOS
HOJA DE REEMPLAZO (Regla 26) Fiel Effect Transistor, NMOSFET) MI (409) encargado de calcular la tensión equivalente logarítmica Vsens (408); la red MOS-C paso-bajo implementada mediante el NMOSFET M3 (406) y la propia capacidad NMOS Cbias (404) que realiza el filtrado de Vsens (408) en el dominio logarítmico para obtener Vbias (403); y finalmente el expansor M2 (402) que obtiene las componentes de baja frecuencia Ibias (401) de vuelta en el dominio de la corriente para ser extraídas de Isens (105). Los espejos de corriente formados por los transistores M5 (405), M6 (410) y M7 (411) tienen una doble funcionalidad: llevar a cabo la sustracción simétrica de Ibias (401) a la salida, así como copiar opcionalmente dicha Ibias (401) para ser reutilizadas como corriente de polarización en otros circuitos de la celda DPS (102). Para este ejemplo de realización del filtro paso-alto, la sintonía analógica del contraste temporal viene dada por el nivel de corriente Itune (110) que, mediante el NMOSFET M4 (407), se encarga de modular la resistencia no-lineal del dispositivo M3 (406) con el fin de controlar la frecuencia de corte del filtro paso-alto (106) del contraste temporal. Justamente, el nivel de corriente Itune (110) de sintonía se genera localmente a través de la implementación propuesta en la figura 4b para el bloque PLL (201) y que se compone: una puerta lógica tipo ÑOR (416) y otra de tipo NAND (417) para la función de PFD (302) con las correspondientes señales digitales de retroceso slow (418) y de avance fast (419) de fase y frecuencia; los transistores MOS tipo-P M8 (420) y tipo-N M9 (421) que implementan la CP (303) encargada de cargar y descargar la capacidad MOS de lazo (304) y controlar así la tensión de sintonía Vtune (305); los transistores MOS tipo-P MIO (422), Mil (423) y M12 (424) que llevan a cabo la conversión V/I (306) para generar la corriente de sintonía Itune (110) tanto del filtro paso-alto (106) para contraste temporal como del oscilador controlado por corriente (301); y finalmente el propio oscilador controlado por corriente (301) implementado en este caso por la red de relajación M13 (425), M14 (426), M15 (427), Ccco (431) y los interruptores (428,429) que generan la frecuencia de la señal digital eco (432) a través de su representación analógica Vcco (430).
El principio básico de funcionamiento del ejemplo de realización de la invención se ilustra mediante el cronograma de la Figura 5. En base a la diferencia de fase y frecuencia entre las señales digitales eco (432), del oscilador interno (301), y tune2 (415), de la sintonía externa, se generan los controles digitales de retroceso slow (418) y de avance fast (419). Dado que el umbral de cruce por cero Vth (501) del oscilador de relajación es fijo así como el intervalo de cruce definido por túnel (414), el cambio de frecuencia de Vcco (430), y en consecuencia de eco (432), se realiza mediante la modulación de la corriente
HOJA DE REEMPLAZO (Regla 26) Itune (110) que controla a su vez al propio filtro paso-alto (106) de contraste temporal. En consecuencia, la frecuencia fe de corte a -3dB de dicho filtro paso-alto (106) de contraste temporal se sintoniza automáticamente a fc=(l/n)*(Ccco/Cbias)*ln(l+Y)/(l+l/X)*ftune. En base al circuito descrito en la Figura 4 y el principio de operación de la Figura 5, los resultados de la simulación eléctrica para el caso de diseño (Ccco/Cbias)=15, X=l e Y=2 se presentan en la Figura 6. El gráfico demuestra la linealidad que presenta la frecuencia fe (601) de corte a -3dB del filtro paso-alto (106) de contraste temporal de la celda DPS (102) respecto a la frecuencia ftune (202) de las señales digitales externas de sintonía. Además, dicha linealidad se mantiene en un amplio rango de frecuencias no solo para el caso típico de la tecnología CMOS empleada y para temperatura ambiente de 27°C (602), sino también para 60°C (603) y para el caso más lento de la tecnología CMOS (604). Esta robustez no se obtiene mediante la solución clásica del Estado de la Técnica actual ilustrada en la Figura 1.
9
HOJA DE REEMPLAZO (Regla 26)

Claims

REIVINDICACIONES
1. Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen que comprende al menos un píxel activo digital donde cada píxel activo digital comprende al menos:
i) Un sensor óptico que genera como salida una corriente Isens en función de una potencia de iluminación incidente captada por el sensor;
ii) Un filtro paso-alto sintonizable por corriente que genera una corriente efectiva Ieff a partir de la corriente Isens de entrada, siendo la corriente efectiva Ieff la salida del circuito integrado que proporciona una medida del contraste temporal del píxel activo digital,
caracterizado porque comprende un lazo de enganche de fase que genera una corriente Itune a partir de una señal de frecuencia ftune generada por una señales digitales externas de control, siendo la corriente Itune la corriente de sintonización del filtro paso- alto sintonizable.
2. Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen, según la reivindicación 1, caracterizado porque el lazo de enganche de fase al menos comprende:
i) Un detector de fase y frecuencia que recibe como entrada la señal de frecuencia ftunes procedente de las señales digitales externas de control y una señal de frecuencia fcco procedente de un oscilador controlado por corriente y genera como salida una señal digital de error de fase;
ii) Una bomba de carga que recibe como entrada la señal digital de error de fase y genera una señal de error en corriente a la salida;
iii) Una capacidad de lazo que recibe como entrada la señal de error en corriente y la integra en forma de tensión Vtune.
iv) Un convertidor tensión-corriente que transforma la tensión Vtune que recibe a la entrada en la corriente Itune de salida, siendo la corriente Itune la corriente que sintoniza el filtro paso-alto sintonizable;
10
HOJA DE REEMPLAZO (Regla 26) v) el oscilador controlado por corriente que recibe como entrada la corriente Itune de salida del convertidor-tensión corriente y genera como salida la señal de frecuencia fcco.
3. Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen, según la reivindicación 2, caracterizado porque el filtro paso-alto sintonizable por la corriente Itune y el oscilador controlado por la misma corriente Itune están constituidos por las mismas estructuras tecnológicas básicas y operan a la misma temperatura.
4. Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen, según la reivindicación 1, caracterizado porque comprende un convertidor analógico/digital situado a la salida del filtro paso-alto sintonizable que genera un valor de lectura digital de iluminación dout a partir de la corriente efectiva Ieff de entrada.
11
HOJA DE REEMPLAZO (Regla 26)
PCT/ES2012/070339 2011-05-11 2012-05-11 Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen Ceased WO2012152978A1 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ESP201130750 2011-05-11
ES201130750A ES2392298B1 (es) 2011-05-11 2011-05-11 Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen

Publications (1)

Publication Number Publication Date
WO2012152978A1 true WO2012152978A1 (es) 2012-11-15

Family

ID=47138829

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2012/070339 Ceased WO2012152978A1 (es) 2011-05-11 2012-05-11 Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen

Country Status (2)

Country Link
ES (1) ES2392298B1 (es)
WO (1) WO2012152978A1 (es)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US20020196170A1 (en) * 2001-06-20 2002-12-26 Mcilrath Lisa G. High resolution, low power, wide dynamic range imager with embedded pixel processor and DRAM storage
US20030189657A1 (en) * 2002-04-04 2003-10-09 Tarik Hammadou Image sensor circuit and method
US20050270084A1 (en) * 2004-06-04 2005-12-08 Cheng-Hsiao Lai Digital pixel sensor and operating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US20020196170A1 (en) * 2001-06-20 2002-12-26 Mcilrath Lisa G. High resolution, low power, wide dynamic range imager with embedded pixel processor and DRAM storage
US20030189657A1 (en) * 2002-04-04 2003-10-09 Tarik Hammadou Image sensor circuit and method
US20050270084A1 (en) * 2004-06-04 2005-12-08 Cheng-Hsiao Lai Digital pixel sensor and operating method thereof

Also Published As

Publication number Publication date
ES2392298A1 (es) 2012-12-07
ES2392298B1 (es) 2013-10-15

Similar Documents

Publication Publication Date Title
US11917316B2 (en) Image sensor including pixel circuits
KR102673399B1 (ko) 촬상 장치
CN104969539B (zh) 固体摄像器件、固体摄像器件驱动方法和电子设备
KR20220070191A (ko) 전원 잡음 제거 능력을 갖는 이미지 센서
US9363454B2 (en) Solid-state imaging unit and electronic apparatus with a signal charge accumulated in a photoelectric conversion section is divided to be read in predetermined times of intermediate transfer operations and a complete transfer operation
JP6405541B2 (ja) 固体撮像装置
US9570486B2 (en) Solid-state imaging device and switching circuit
US10197448B2 (en) Low cost and high performance bolometer circuitry and methods
US9544521B2 (en) Imaging device
US8379127B2 (en) Pixel sensor array including comparator and image sensor including the same
JP7453868B2 (ja) イメージセンサ及びイメージセンサを備えるイメージングシステム
US10264203B2 (en) Image sensor, electronic device, control device, control method, and program
US20160309100A1 (en) Solid-state imaging device
TW201540073A (zh) 用於改善位元線之電源供應拒斥比之前饋技術
US20200162688A1 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
TWI487097B (zh) Solid state camera device
US8587708B2 (en) Image sensors with low noise mode for pixel array current bias
JPWO2020054162A1 (ja) 撮像装置および撮像方法
TW201707442A (zh) 具有電流鏡之緩衝直接注入讀出中的影像滯後緩解
ES2392298B1 (es) Circuito integrado para la sintonía digital del contraste temporal en sensores de imagen
Kavusi et al. A 0.18 μm CMOS 1000 frames/sec, 138dB Dynamic Range Readout Circuit for 3D-IC IR Focal Plane Arrays
JPWO2020054373A1 (ja) 撮像装置および撮像方法
ES2328779A1 (es) Circuito integrado para la lectura digital de sensores de imagen de alta velocidad.
TWI543618B (zh) 像素電路
US20140204189A1 (en) Photo-detector device for electro-optical sensors with variable light dynamics

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12782388

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12782388

Country of ref document: EP

Kind code of ref document: A1