WO2012115288A1 - 멀티드롭버스 시스템 및 임피던스 정합방법 - Google Patents

멀티드롭버스 시스템 및 임피던스 정합방법 Download PDF

Info

Publication number
WO2012115288A1
WO2012115288A1 PCT/KR2011/001117 KR2011001117W WO2012115288A1 WO 2012115288 A1 WO2012115288 A1 WO 2012115288A1 KR 2011001117 W KR2011001117 W KR 2011001117W WO 2012115288 A1 WO2012115288 A1 WO 2012115288A1
Authority
WO
WIPO (PCT)
Prior art keywords
impedance
branch
line
node
equation
Prior art date
Application number
PCT/KR2011/001117
Other languages
English (en)
French (fr)
Inventor
정덕균
윤여환
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to PCT/KR2011/001117 priority Critical patent/WO2012115288A1/ko
Publication of WO2012115288A1 publication Critical patent/WO2012115288A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination

Definitions

  • the present invention relates to a multidropbus system, and more particularly to an impedance matching technique of a multidropbus system.
  • the present invention relates to a bus system of an impedance matched bi-directional multi drop structure, a memory system and a memory module using the same.
  • the multi-drop bus is a signaling system that transmits data between a central master and a plurality of slave modules. Often, multidrop buses are applied to parallel buses between multiple DRAM modules and memory controllers.
  • the reflection signal is generated due to impedance mismatch when a plurality of branches are configured.
  • BER bit error rate
  • an impedance mismatch generates a reflected wave causing mutual signal interference, which causes Inter-Symbol Interference (ISI).
  • ISI Inter-Symbol Interference
  • reflected waves causing mutual signal interference seriously degrade signal integrity, which makes it impossible to secure a bandwidth of a high bit rate ( ⁇ 2Gbps). After all, it is necessary to match the impedance at the branching node to prevent reflection of the signal.
  • each receiving end should be able to receive a signal of the same signal strength and the same power from the master driver. If all receivers are identical, this can be achieved by making the side branch currents the same, which requires optimizing the current distribution ratio and input / output impedance ratio at each branch node.
  • F. Aryanfar et al. May 2010, IEEE Transaction on Circuit and System II, Vol. 57, No. 339. There is a technique described in the paper "A Low-cost Resonance Mitigation Technique for Multidrop Memory Interfaces" published on page 342.
  • a technique proposed by F. Aryanfar et al. A so-called passive resonance mitigation method, uses a coupled transmission line to reduce signal emission in mismatched multidrop buses by using a frequency selective attenuation method. resonance mitigation technique).
  • Jaejun Lee et al has a technical limitation that the maximum branch number is limited to 2 or 3, and has a problem in that it does not fundamentally solve the distortion caused by the reflected wave.
  • FIG. 1A is a diagram illustrating a method of curing impedance mismatch by inserting a resistor into a branch node according to the related art.
  • the resistance value of the matching insertion resistance increases in proportion to the number of branches. If the number of branches increases, the resistance value of the matching insertion resistance may explosively increase. As a result, signal loss is caused together with increased power loss, resulting in deterioration of the overall characteristics of the transmission line.
  • FIG. 1b is a view showing a technique for adjusting the impedance itself of the line as a prior art.
  • a first object of the present invention is to provide a method capable of minimizing reflection of signals at a plurality of branch nodes to ensure sufficient signal margin at the receiving end of the multidrop bus and at the same time minimizing bit error rate.
  • a second object of the present invention is to provide a method capable of transmitting a signal of uniform signal intensity and uniform power to a receiving end connected to each branch node of a multidrop bus in addition to the first object.
  • the present invention provides a hybrid impedance matching method that can adjust line impedance together while using a resistor in each node branch.
  • the mixed impedance matching method according to the present invention can transmit uniform power to the slave and has an effect of properly adjusting the line impedance.
  • the present invention solves the problem of excessively increasing the width of the microstrip line on the circuit board since the line impedance is not drastically reduced, unlike the prior art. It has the advantage of being uniform.
  • FIG. 1A illustrates a method of healing impedance mismatch by inserting a resistor in a branch node according to the prior art
  • Figure 1b is a view showing a technique for adjusting the impedance itself of the line as a prior art.
  • Figure 2 illustrates a multidrop bus model for impedance matching in accordance with the present invention.
  • 5A and 5B illustrate four dropverses, respectively, in accordance with a preferred embodiment of the present invention.
  • Fig. 6 is a chart showing the resistance value of the resistance to be applied in the case where there is no final branch reduction and in the case where 4-drop bus is applied according to the preferred embodiment of the present invention.
  • Fig. 7 shows a circuit model showing the case of forward propagation in accordance with the preferred embodiment of the present invention.
  • 8A and 8B show a forward propagation circuit model and a reverse propagation circuit model for a multidrop bus using reversible theorem.
  • FIG 9 illustrates a circuit model for defining V INC, back in accordance with the present invention.
  • FIG. 10 is a diagram showing the number N of branches and the voltage ratio when changing Z 0 / Z F in a multidrop bus according to the present invention.
  • Fig. 11 is a diagram showing a voltage ratio and a power ratio in a four-dropbus structure as a preferred embodiment of the present invention.
  • FIG. 12 illustrates an embodiment of a test board implementing the multidropbus according to the present invention.
  • Fig. 13 is a diagram showing the relationship between line width and line impedance in the multidrop bus according to the present invention.
  • FIG. 14 is a diagram showing a transmission line trace of a test board implementing the multidrop bus according to the present invention.
  • 15 is a view showing the results of TDR measurement for a multidropbus system according to the present invention.
  • Fig. 16 shows measurement waveforms during forward propagation of a multidrop bus according to the present invention
  • Figure 17 is a chart showing measured voltage swings and ratios in a preferred embodiment of a multidrop bus according to the present invention.
  • 19 and 20 show waveforms and eye diagrams in reverse propagation for a multidropbus test circuit in accordance with the present invention
  • the k-th branch is connected to the k-th slave.
  • the node connected to the bus is called the k-th node, and the line impedance between the k-th node and the (k-1) th node is Z.
  • L , k Where Z is the line impedance between the master and k-th node.
  • L , N Z F
  • the multidrop bus is a resistor R connected in series with the bus line between node k and node k-1.
  • T , k Resistor R in series with the kth branch B , k And the line impedance of each branch is equally Z 0 And the bus line impedance Z L , k Is
  • the resistance R T , k is
  • FIG. 2 illustrates a multidrop bus model for impedance matching according to the present invention.
  • FIG. 2 shows a multidropbus with N identical side branches.
  • the side branch line impedance is fixed to Z 0 , and all receivers are properly matched.
  • the signal propagation direction from the master to the branch will be referred to as forward, and conversely, the signal propagation direction from the branch to the master will be referred to as backward.
  • branching and node numbering will be numbered in ascending order from the bus end point to the master.
  • Each branch is a zero branch, a first branch, a second branch,... , Numbered to the (N-1) th branch.
  • the line impedance is sequentially converted from the master to Z L , N , Z L , N-1 ,. , Z L , 1 .
  • the line near the master is represented by the front line
  • the impedances Z L and N of the front line are represented by Z F.
  • Impedance matching is achieved if the condition of Equation 1 is satisfied at any node k (1 ⁇ k ⁇ N ⁇ 1). 3 is a view showing a node in branch k.
  • equation (1) is converted to equation (2).
  • Equation 5 is obtained from Equations 3 and 4.
  • Equation 8 is obtained from Equations 6 and 7 below.
  • the line impedance cannot be arbitrarily determined for each segment, and must be set within a range of conditions defined by Equations 11 and 12.
  • the resistors R B , 1 and R T , 1 of the final segment Z L , 1 consisting of a branch and a first branch form a symmetrical structure.
  • only one resistor may be used.
  • 4 is a diagram illustrating only one resistor according to the present invention.
  • the front line impedance is determined, the impedance of the remaining segment lines is determined by the resistance values satisfying the equations (11) and (12), and impedance matching is performed using equations (9) and (10). It is desirable to calculate the resistance value.
  • 5A and 5B illustrate four drop buses according to a preferred embodiment of the present invention, respectively, with and without final branch reduction.
  • the line impedances used are 1 ⁇ 4Z 0 , 1 ⁇ 3Z 0 , 1 ⁇ 2Z 0 , 2 / 3Z 0 , Z 0 , respectively, 12.5 ⁇ , 16.7 ⁇ , 25 ⁇ , 33.3 Corresponds to ⁇ and 50 ⁇ .
  • Fig. 6 is a chart showing the resistance value of the resistance to be applied when there is no final branch reduction in the case of applying the 4-drop bus according to the preferred embodiment of the present invention.
  • rows 12.5-16.7-25-50 at the top show a case where no matching resistor is used at all, and rows 50-50-50-50 at the bottom show a case where the line impedance is fixed. Data.
  • the multidropbus impedance technique according to the present invention can achieve impedance matching in a direction of minimizing a change in resistance value while appropriately adjusting line impedance.
  • the ratio of the voltage swing of the transmission signal and the reflection signal is the ratio of the front line impedance and the branch line impedance (Z 0 / Z F ) and the branch.
  • N the number of the branch line impedance
  • branch current is denoted by I RX , fwd .
  • Fig. 7 is a circuit model showing the case of forward propagation according to the preferred embodiment of the present invention. Referring to FIG. 7, when the output impedance of the master side driver is terminated with Z F , the current and voltage at the front line input side are as follows.
  • Equation 16 The received voltage at the branch side is expressed by Equation 16.
  • Equation 15 may be obtained by modifying Equations 18 and 19. Substituting Equation 15 into Equation 18 provides an expression of the voltage ratio.
  • Equation 21 the power ratio to the front line input is represented by Equation 21 except for the loss in the driver output resistance.
  • Equations 20 and 21 the delivery voltage and power ratio are determined by the ratio Z 0 / Z F and the number N of branches, regardless of the individual impedance values of the intermediate segment lines. It can be seen that the ratios in equations (20) and (21) are twice the values in equations (18) and (19). This accounts for the voltage drop and power loss at the matched source resistor Z F.
  • Equations 20 and 21 have valid features.
  • the power efficiency of the multidrop bus according to the present invention can be calculated by comparing the power ratio in Equation 21 with respect to a lossless value of 1 / N. Referring to Equation 21, it can be seen that in order to achieve the maximum power efficiency, the front line impedance Z F should be made N times the branch line impedance Z 0 . If Z F is large, the bus is lossy, suggesting that a matching resistor is required for impedance matching and uniform power transfer.
  • circuit model at the time of forward propagation shown in Fig. 7 can be shown again using reversible theorem.
  • 8A and 8B show a forward propagation circuit model and a reverse propagation circuit model for a multidrop bus using reversible theorem. From equations (16) and (18), the relationship between V S and I RX is expressed by equation (22).
  • V INC, back is defined as the input voltage at the branch line input under assuming no reflection, V INC, back may be represented by Equation 26 below.
  • 9 is a circuit model for defining V INC, back according to the present invention.
  • Equation 26 back cannot be measured directly , but can be measured by matching Z 0 in a separate copy circuit. Substituting Equation 26 into Equation 25 is as follows.
  • the signal transmission rate and the power transmission rate are determined by the number N of branches and the impedance ratio Z 0 / Z F in both directions. Since the voltage ratio does not depend on the lime impedance, the setting value is not limited and may be freely changed as long as the relations of the equations (11) and (12) are satisfied.
  • the line impedance can be determined to minimize the number of resistors for impedance matching.
  • the voltage ratio in the forward and reverse directions is set by the sensitivity of the detection circuit.
  • FIG. 10 is a diagram showing the number N of branches and the voltage ratio when Z 0 / Z F is changed in the multidrop bus according to the present invention.
  • the forward signal voltage ratio is inversely proportional to N and proportional to Z 0 / Z F.
  • the reverse voltage ratio is inversely proportional to N.
  • the reverse voltage ratio is therefore not dependent on the Z 0 / Z F, not improved by sikindago increasing the value of Z 0 / Z F for a given N value.
  • the minimum allowable value of the reverse voltage ratio adds a limit to the maximum allowable value of branch N.
  • this limitation can be solved by the method described below.
  • FIG. 11 is a diagram showing a voltage ratio and a power ratio in a four-dropbus structure as a preferred embodiment of the present invention.
  • the application of the method according to the invention depends on the technique of implementing a nonstandard impedance line.
  • the line width must be changed.
  • the dependence of the line impedance on error in numerical parameters such as the width of the transmission line, the thickness of the transmission line, and the thickness of the insulator is similar to that of the 50 ⁇ standard line. For example, if a tolerance of about 10% occurs in the impedance value, the impedance mismatch caused by this is not so large. If the tolerance is ⁇ (
  • the reflection coefficient at the match is approximately 1 ⁇ 2 of the impedance tolerance as follows.
  • the reflected wave may be ignored because a tolerance within 5% occurs.
  • the resistor for impedance matching should be placed as close as possible to the branch node.
  • a dynamic on-die termination technique can be applied.
  • the master increases the termination resistance to implement open or high impedance circuits when receiving data from the branch.
  • test board for confirming the effectiveness of the impedance matching technique of the multidrop bus according to the present invention was constructed.
  • the test board consists of a layer for ground routing and a ground plane on top of a typical six-layer FR4 PCB.
  • 12 is a diagram showing an embodiment of a test board implementing the multidropbus according to the present invention.
  • 13 is a diagram showing the relationship between line width and line impedance in the multidrop bus according to the present invention. According to the diagram shown in Fig. 13, the line impedance can be adjusted by changing the width of the line.
  • FIG. 14 is a diagram illustrating a transmission line trace of a test board implementing the multidrop bus according to the present invention. It is necessary to short-circuit the master side matching resistors (Z 0 -Z F ) and perform time-domain reflectometry (TDR) to determine whether reflected waves are generated by measuring the front line impedance.
  • TDR time-domain reflectometry
  • the signal of the flat portion corresponds to a line of a 50? Connection cable and an input connector side test board.
  • the step signal is applied to the front line, no reflected wave is generated in the forward direction so that the signal remains flat.
  • signal generator outputs can be connected to the master input ports and the outputs measured at branches 0, 2 and 3.
  • the first branch is terminated with 50 ⁇ .
  • Fig. 16 shows measurement waveforms during forward propagation of a multidrop bus according to the present invention.
  • the waveforms for the 25-33-50-50 and 33.3-33.3-50-50 buslines are shown.
  • Figure 17 is a chart showing measured voltage swings and ratios in a preferred embodiment of a multidrop bus according to the present invention.
  • 18 is a diagram showing an eye diagram of the multi-drop bus forward propagation according to the present invention.
  • signal generator outputs can be connected to each branch port and the received signal measured at the master port.
  • 19 and 20 show waveforms and eye diagrams during reverse propagation of a multidropbus test circuit according to the present invention.
  • the multidrop bus according to the present invention When the multidrop bus according to the present invention is applied to a memory such as DRAM or SDRM, it is possible to minimize the reflection of the signal at the branch node to secure sufficient signal margin at the receiving end and to minimize the bit error rate.
  • the reflected wave that causes the ISI is not generated, thereby securing the signal integrity, thereby securing the bandwidth required in the next-generation memory system requiring a transmission rate of several GBPS or more.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 각각의 노드 브랜치에서 저항을 사용하면서도 라인 임피던스를 함께 조정할 수 있는 혼합형(hybrid) 임피던스 정합 방법을 제공한다. 본 발명에 따른 혼합형 임피던스 정합 방법은 슬레이브에 균일한 전력을 전송할 수 있고, 라인 임피던스를 적절히 조절할 수 있는 효과가 있다.

Description

멀티드롭버스 시스템 및 임피던스 정합방법
본 발명은 멀티드롭버스 시스템에 관한 것으로서, 특히 멀티드롭버스 시스템의 임피던스 정합 기술에 관한 것이다. 본 발명은 임피던스 매칭된 양방향 멀티 드롭(impedance matched bi-directional multi drop) 구조의 버스 시스템, 이를 이용한 메모리 시스템 및 메모리 모듈에 관한 것이다.
멀티드롭버스(multi-drop bus)는 중앙 마스터(control master)와 복수개의 슬레이브 모듈(slave module) 사이에서 데이터 전송을 하는 신호체계이다. 흔히, 멀티드롭버스는 복수 디램(DRAM)모듈과 메모리 콘트롤러 사이의 병렬버스에 적용된다.
그런데, 멀티드롭버스 설계에 있어 주의할 점은, 복수개의 브랜치를 구성할 경우에 임피던스 부정합(mismatch)으로 인하여 반사신호가 발생한다는 점이다. 그 결과, 수신단에는 신호마진(signal margin)에 있어 열화(degrade)가 발생하게 되고 비트 에러율(BER; bit error rate)이 증가하는 문제가 발생하게 된다.
다시 설명하면, 임피던스 부정합으로 인해 상호 신호 간섭을 유발하는 반사파가 발생하고, 이로 인하여 Inter-Symbol Interference(ISI)가 발생하게 된다. 즉, 상호 신호 간섭을 유발하는 반사파는 신호 무결성(signal integrity)을 심각하게 훼손하며, 이는 높은 비트전송속도 (≥ 2Gbps)의 대역폭 확보가 불가능하게 된다. 결국, 신호의 반사를 방지하기 위해서는 브랜치 노드(branching node)에서 임피던스를 정합하는 것이 필수적이다.
멀티드롭버스 시스템에 있어서 중요한 또 다른 파라미터는 신호전력을 균일하게 하는 것이다. 즉, 각각의 수신단은 마스터 드라이버(master driver)로부터 동일한 신호강도와 동일한 전력의 신호를 수신할 수 있어야 한다. 만일 모든 수신기가 동일하다면 사이드 분기 전류를 동일하도록 함으로써 구현할 수 있는데, 이를 위해서는 각각의 분기노드에서의 전류 분배율과 입출력 임피던스 비율을 최적화하는 것이 필요하다.
분기노드에서 임피던스 정합을 정확하게 하지 아니하고 멀티드롭버스에서의 신호 왜곡을 처리하는 종래기술로서, 에프 아리안파르(F. Aryanfar) 등이 2010년 5월 IEEE Transaction on Circuit and System Ⅱ 저널 제57권 제339페이지 내지 제342페이지에 발표한 논문 "A Low-cost Resonance Mitigation Technique for Multidrop Memory Interfaces"의 기술이 있다. 에프 아리안파르(F. Aryanfar) 등이 제안하는 기술은, 결합 전송 선로(coupled transmission line)를 이용해서 주파수 선택 감쇄 방법으로 부정합 멀티드롭버스에서의 신호발사를 경감시키는, 소위 수동공명완화방법(passive resonance mitigation technique)을 사용하고 있다.
또 다른 종래기술로서, 이재준(Jaejun Lee) 등이 2010년 5월 IEEE Transactions on Circuits and Systems Ⅱ 저널 제57권 제334페이지 내지 제338페이지에 발표한 논문 "Multi-slot Main Memory System for Post DDR3"이 있는데, 이들은 부분 임피던스 정합에 기초하여 새로운 버스 토폴로지(bus topology)를 사용한 신호 반사 경감방법을 제안하고 있다.
그러나, 상기 이재준(Jaejun Lee) 등이 제안하는 종래기술은 최대 분기숫자가 2 또는 3으로 한정되는 기술적 한계를 지니고 있으며, 근본적으로 반사파에 의한 왜곡을 해결하지는 못하는 문제점을 지니고 있다.
표준 임피던스 라인에서 임피던스 정합을 이루고 동시에 균일한 전력 분포를 이루기 위한 기술로서, 각각의 분기노드에 적절한 저항을 삽입함으로써 임피던스 부정합을 치유하는 방법이 있다.
도1a는 종래기술에 따라 분기노드에 저항을 삽입하여 임피던스 부정합을 치유하는 방법을 나타낸 도면이다. 그런데, 도1a에 도시한 방법은 정합용 삽입 저항의 저항값이 분기의 개수에 따라 비례해서 증가하게 되는데, 만일 분기의 개수가 증가하면 정합용 삽입저항의 저항값이 폭발적으로 증가할 수 있다. 그 결과, 전력 손실 증가와 함께 신호손실이 야기되어 전송 선로의 전체적인 특성이 열화되게 된다.
또 다른 종래기술로서 선로의 임피던스 자체를 조정하는 방법이 있는데, 알. 에스페르-차인(R. Esper-Chain) 등이 2005년 1월 IEEE Transactions on Circuit and System Ⅱ 저널 제52권 제5쪽 내지 제9쪽에 발표한 논문 "A Gigabit Multidrop Serial Backplane for High-Speed Digital systems Based on Assymetrical Power Splitter"에 상술되어 있다. 도1b는 종래기술로서 선로의 임피던스 자체를 조정하는 기술을 나타낸 도면이다.
알. 에스페르-차인 등이 제안한 종래기술은 각각의 노드에서 입력 전송선로의 특성 임피던스를 출력 전송선로의 병렬 임피던스 값에 고정하도록 하는 기술인데, 저항을 사용하지 않으므로 전력손실 등의 문제는 없으나, 분기 개수가 그다지 많지 않은 경우에도 설정되어야 할 임피던스 값이 너무 작아져서 실질적으로 구현하는데 어려움이 있다.
예를 들어, 통상적인 분기 라인 임피던스를 Z0 = 50Ω 으로 할 때에, 도2에 표시한 전송선로에서 최소선로임피던스는 Z0/4 = 12.5Ω 이 되므로 라인 폭을 8배 정도로 증대시켜야 하게 되어, 결국 실질적으로 인쇄회로기판(PCB)를 구현할 때에 선로의 폭이 너무나 두꺼워지게 되는 제약이 발생한다.
따라서, 본 발명의 제1 목적은 복수개의 분기노드에서의 신호의 반사를 최소화하여 멀티드롭 버스의 수신단 측에서 충분한 신호마진을 확보할 수 있도록 함과 동시에 비트에러율을 최소화할 수 있는 방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 멀티드롭버스의 각 분기 노드에 접속된 수신단에 균일한 신호강도와 균일한 전력의 신호를 전송할 수 있는 방법을 제공하는 데 있다.
본 발명의 제3 목적은 상기 제1 목적 및 제2 목적에 부가하여, 적절한 크기의 저항값을 갖는 저항을 이용해서 임피던스 정합을 구현할 수 있는 멀티드롭버스 시스템을 제공하는 데 있다.
본 발명은 각각의 노드 브랜치에서 저항을 사용하면서도 라인 임피던스를 함께 조정할 수 있는 혼합형(hybrid) 임피던스 정합 방법을 제공한다. 본 발명에 따른 혼합형 임피던스 정합 방법은 슬레이브에 균일한 전력을 전송할 수 있고, 라인 임피던스를 적절히 조절할 수 있는 효과가 있다.
본 발명은 종래기술과 달리 라인 임피던스가 급격히 감소하지 않으므로 회로 보드 상에서 마이크로스트립 라인의 폭을 지나치게 증가시켜야 하는 문제를 해소함과 동시에, 임피던스 정합을 위한 저항의 저항값이 과도하게 증가하지 않으므로 전력전송을 균일하게 할 수 있는 장점이 있다.
도1a는 종래기술에 따라 분기노드에 저항을 삽입하여 임피던스 부정합을 치유하는 방법을 나타낸 도면.
도1b는 종래기술로서 선로의 임피던스 자체를 조정하는 기술을 나타낸 도면.
도2는 본 발명에 따른 임피던스 정합을 위한 멀티드롭 버스 모델을 나타낸 도면.
도3은 브랜치 k에서의 노드 모습을 나타낸 도면.
도4는 본 발명에 따라 나타낸 최종 브랜치에 대한 도면.
도5a 및 도5b는 각각 본 발명의 양호한 실시예에 따라 4-드롭버스를 예시한 도면.
도6은 본 발명의 양호한 실시예에 따라 4-드롭버스를 적용한 경우, 최종 브랜치 감축이 없는 경우와 있는 경우에 있어서는 적용하여야 할 저항의 저항값을 나타낸 도표.
도7은 본 발명의 양호한 실시예에 따라 순방향 전파의 경우를 나타낸 회로모델을 나타낸 도면.
도8a와 도8b는 가역정리를 이용해서 멀티드롭버스에 대한 순방향 전파회로모델과 역방향 전파회로모델을 도시한 도면.
도9는 본 발명에 따른 VINC,back을 정의하는 회로 모델을 나타낸 도면.
도10은 본 발명에 따른 멀티드롭버스에서 Z0/ZF를 변화시킬 때 브랜치의 갯수 N과 전압비를 나타낸 도면.
도11은 본 발명의 양호한 실시예로서, 4-드롭버스 구조에서의 전압비 및 전력비를 나타낸 도면.
도12는 본 발명에 따른 멀티드롭버스를 구현한 테스트 보드의 실시예를 나타낸 도면.
도13은 본 발명에 따른 멀티드롭버스에 있어 라인폭과 라인 임피던스의 관계를 나타낸 도표.
도14는 본 발명에 따른 멀티드롭버스를 구현한 테스트 보드의 전송선 트레이스를 나타낸 도면.
도15는 본 발명에 따른 멀티드롭버스 시스템에 대해 TDR 측정을 한 결과를 나타낸 도면.
도16은 본 발명에 따른 멀티드롭버스의 순방향 전파시의 측정파형을 나타낸 도면.
도17은 본 발명에 따른 멀티드롭버스의 양호한 실시예에서 측정된 전압스윙 및 비율을 나타낸 도표.
도18은 본 발명에 따른 멀티드롭버스의 순방향 전파시의 아이다이어그램을 나타낸 도면.
도19 및 도20은 본 발명에 따른 멀티드롭버스 테스트 회로에 대한 역방향 전파시의 파형과 아이 다이어그램을 나타낸 도면.
본 발명은 N개(k = 0, 1, 2, …, N-1)의 슬레이브를, 마스터가 연결된 버스에 접속시켜 신호를 주고받는 멀티드롭 버스에 있어서, 제k 슬레이브를 연결한 제k 브랜치가 버스에 접속되는 노드를 제k 노드라 하고, 제k 노드와 제(k-1) 노드 사이의 라인 임피던스를 ZL ,k 라 하고, 마스터와 제k 노드 사이의 라인 임피던스를 ZL , N = ZF (프론트 라인 임피던스)라 할 때, 상기 멀티드롭 버스는 제k 노드와 제(k-1) 노드 사이의 버스 라인에 직렬연결된 저항 RT ,k와 제k 브랜치에 직렬연결된 저항 RB ,k을 구비하고, 각각의 브랜치의 라인 임피던스는 균일하게 Z0로 하고, 상기 버스 라인 임피던스 ZL ,k 는
Figure PCTKR2011001117-appb-I000001
와
Figure PCTKR2011001117-appb-I000002
를 제한조건으로 충족하고,
상기 저항 RT ,k은
Figure PCTKR2011001117-appb-I000003
를 충족하고, 상기 저항 RB ,k는
Figure PCTKR2011001117-appb-I000004
를 충족하는 것을 특징으로 하는 멀티드롭버스를 제공한다.
이하에서는, 임피던스 정합을 위한 멀티드롭 버스 모델을 설명하고 어떠한 전송선로 구성에 대해서도 임피던스 정합을 달성할 수 있는 본 발명에 따른 임피던스 정합 기술을 상세히 설명하기로 한다.
도2는 본 발명에 따른 임피던스 정합을 위한 멀티드롭 버스 모델을 나타낸 도면이다. 도2는 N개의 동일한 사이드 브랜치(side branch)를 구비한 멀티드롭버스를 나타낸 도면이다. 여기서, 사이드 브랜치 라인 임피던스를 Z0로 고정하였으며, 모든 수신단은 적절히 정합된 것으로 한다.
이하 설명에서, 마스터로부터 브랜치로의 신호 전파 방향을 순방향(forward)이라 부르기로 하고, 반대로 브랜치로부터 마스터로 향하는 신호 전파 방향을 역방향(backward)이라 부르기로 한다.
또한, 브랜치와 노드 넘버링을 위해서는 버스의 끝점으로부터 마스터로 향한 방향으로 오름차순으로 넘버링을 하기로 한다. 각각의 브랜치(branch)는 제0 브랜치, 제1 브랜치, 제2 브랜치, … , 제(N-1) 브랜치로 넘버링 하기로 한다. 따라서, 마스터로부터 가장 멀리 떨어진 브랜치는 k = 0 이 되고, 가장 근접한 브랜치는 k = N - 1 이 된다.
도2를 참조하면, 라인 임피던스를 마스터로부터 차례로 ZL ,N, ZL ,N-1, … , ZL ,1로 나타내기로 한다. 또한, 마스터에 근접한 라인을 프론트 라인이라 나타내고, 프론트 라인의 임피던스 ZL ,N을 ZF로 표시한다.
본 발명의 목적은, 주어진 라인 임피던스에 대해서, 반사파가 없고 전력 전송을 균일하게 하기 위한 도2의 브랜치 저항값들을 결정하는 방법을 제공하는데 있다. 순방향 임피던스 정합을 달성한 경우에도, 역방향 신호에 대하여 임피던스 정합이 반드시 달성되는 것은 아님에 유의한다. 역방향 신호에 대한 임피던스 부정합으로 인하여 발생하는 모든 반사는 결국 순방향 전파 방향을 향하게 되는데, 순방향 전파에 대해서는 임피던스 정합을 완료하였으므로 2차적인 반사를 야기하지는 않는다.
결국 임피던스 정합이 달성된 브랜치 종단에서 모든 반사파는 흡수되게 된다. 그 결과, 마스터에서 흡수되는 역방향 신호는 반사파에 의해 신호 왜곡이 일어나지 않는다. 따라서, 본 발명에서는 순방향 임피던스 정합 만을 고려하기로 한다. 임의 노드 k (1≤k≤N-1)에서 수학식 1의 조건을 만족하면 임피던스 정합을 달성하게 된다. 도3은 브랜치 k에서의 노드 모습을 나타낸 도면이다.
수학식 1
Figure PCTKR2011001117-appb-M000001
한편, 최종 마지막 단의 브랜치(k = 0)에서 수학식 1은 수학식 2로 변환된다.
수학식 2
Figure PCTKR2011001117-appb-M000002
모든 종단 수신기에 균일한 전력을 전송하기 위해서는, 각각의 사이드 브랜치에서의 신호 전류 성분의 크기가 모두 같아야 한다.
수학식 3
Figure PCTKR2011001117-appb-M000003
결국, 각각의 세그먼트에서 트렁크 라인 전류는 수학식 4로 표현된다.
수학식 4
Figure PCTKR2011001117-appb-M000004
수학식 3과 수학식 4로 부터 수학식 5를 얻게 된다.
수학식 5
Figure PCTKR2011001117-appb-M000005
한편, 아래의 수학식 6과 수학식 7로부터 수학식 8을 얻게 된다.
수학식 6
Figure PCTKR2011001117-appb-M000006
수학식 7
Figure PCTKR2011001117-appb-M000007
수학식 8
Figure PCTKR2011001117-appb-M000008
수학식 1, 수학식 2, 수학식 8로부터 저항값은 아래의 수학식 9와 수학식 10으로 표현된다.
수학식 9
Figure PCTKR2011001117-appb-M000009
수학식 10
Figure PCTKR2011001117-appb-M000010
한편, 수학식 9와 수학식 10의 저항갑은 음수가 될 수 없으므로, 라인 임피던스에 대하여 아래와 같은 조건을 도출할 수 있다.
수학식 11
Figure PCTKR2011001117-appb-M000011
수학식 12
Figure PCTKR2011001117-appb-M000012
따라서, 각각의 세그먼트에 대해서 라인 임피던스는 임의로 결정할 수 없으며, 수학식 11과 수학식 12에 의해 한정하는 조건의 범위 내에서 설정되어야 한다.특히, ZL ,1 = Z0 인 경우에, 제0 브랜치와 제1 브랜치로 구성된 최종 세그먼트 ZL , 1 의 저항 RB ,1 및 RT ,1은 대칭구조를 이루게 된다. 이 경우, 도3에서와 같이 두개의 저항으로 나타내는 대신에 하나의 저항만으로 나타낼 수 있다. 도4는 본 발명에 따라 저항 하나만으로 나타낸 도면이다.
수학식 13
Figure PCTKR2011001117-appb-M000013
본 발명의 양호한 실시예로서, 프론트 라인 임피던스를 결정하고, 수학식 11과 수학식 12를 만족하는 저항값으로 나머지 세그먼트 라인의 임피던스를 결정해서, 수학식 9와 수학식 10을 사용해서 임피던스 정합을 위한 저항값을 산출하는 것이 바람직하다.
도5a 및 도5b는 각각 본 발명의 양호한 실시예에 따라 4-드롭버스를 예시한 것으로서, 각각 최종 브랜치 감축을 한 경우와 그렇지 않은 경우를 나타낸 도면이다.
본 발명의 일 실시예로서 예시한 4-드롭버스의 경우, 사용된 라인 임피던스는 ¼Z0, ⅓Z0, ½Z0, 2/3Z0, Z0가 되며, 각각 12.5Ω, 16.7Ω, 25Ω, 33.3Ω, 50Ω에 대응된다.
도6은 본 발명의 양호한 실시예에 따라 4-드롭버스를 적용한 경우, 최종 브랜치 감축이 없는 경우와 있는 경우에 있어서는 적용하여야 할 저항의 저항값을 나타낸 도표이다. 도6을 참조하면, 상단의 12.5 - 16.7 - 25 - 50 행은 정합용 저항을 전혀 사용하지 않은 경우를 나타내고 있고, 제일 하단의 50 - 50 - 50 - 50 행은 라인 임피던스를 고정시키는 경우를 나타낸 데이터이다.
도6을 참조하면, 본 발명에 따른 멀티드롭버스 임피던스 기술은 라인 임피던스를 적절히 조정하면서 저항값의 변화를 최소화하는 방향으로 임피던스 정합을 달성할 수 있음을 확인할 수 있다.
이하에서는, 본 발명에 따른 순방향과 역방향 신호전파에 있어서 전압 및 전력 전송 관계를 설명한다.
본 발명에 따른 임피던스 정합기술은 전송신호와 반사신호의 전압스윙(voltage swing)의 비율, 즉 전송 전력과 반사 전력의 비는 프론트 라인 임피던스와 브랜치 라인 임피던스의 비(Z0/ZF)와 브랜치의 개수 N에 의해 결정되는 특징이 있다.
균일한 전력전송을 위하여 만족하여야 할 임피던스와 저항값에 대한 본 발명에 따른 제한 조건 하에서, 모든 브랜치 전류의 크기는 동일하고, 모든 브랜치 수신기는 동일한 전력을 수신한다. 이하, 브랜치 전류를 IRX , fwd라 나타낸다.
도7은 본 발명의 양호한 실시예에 따라 순방향 전파의 경우를 나타낸 회로모델이다. 도7을 참조하면, 마스터측 구동기의 출력 임피던스를 ZF로 종단처리한 경우, 프론트 라인 입력측에서의 전류와 전압은 다음과 같다.
수학식 14
Figure PCTKR2011001117-appb-M000014
수학식 15
Figure PCTKR2011001117-appb-M000015
브랜치 측에서의 수신 전압은 수학식 16과 같이 표현된다.
수학식 16
Figure PCTKR2011001117-appb-M000016
만일 N개의 브랜치가 있다면 전류는 다음과 같이 표현된다.
수학식 17
Figure PCTKR2011001117-appb-M000017
수학식 14와 수학식 17을 결합하면 수학식 18을 얻게 된다.
수학식 18
Figure PCTKR2011001117-appb-M000018
따라서, 구동기 전압전원에 대한 전력비율은 다음식으로 표현된다.
수학식 19
Figure PCTKR2011001117-appb-M000019
여기서, PS는 전압전원에 의해 전달되는 전력이고 PRX는 수신전력이다. 많은 경우에 있어서 종단 저항은 구동회로 내에 실장되게 되며, 이로 인해서 VS,fwd를 직접 측정하는 것이 용이하지 않다. 이 경우 수학식 18과 수학식 19를 수정해서 VTX,fwd를 구할 수 있다. 수학식 15를 수학식 18에 대입하면 전압 비율의 식을 얻을 수 있다.
수학식 20
Figure PCTKR2011001117-appb-M000020
그 결과, 프론트 라인 입력에 대한 전력비율은, 구동기 출력 저항에서의 손실을 제외하면, 수학식 21로 표시된다.
수학식 21
Figure PCTKR2011001117-appb-M000021
수학식 20과 수학식 21로부터 배송전압 및 전력 비율은, 중간 세그먼트 라인의 개별 임피던스 값에 관계없이, 비율 Z0/ZF과 브랜치의 갯수 N에 의해 결정됨을 알 수 있다. 수학식 20과 수학식 21에서의 비율은 수학식 18과 19에서의 값의 두배임을 알 수 있다. 이는 정합된 소스 저항 ZF에서의 전압강하 및 전력손실을 설명한다.
그러나, 마스터 방향으로 신호가 반사되지 않으므로, 이와 같은 정합소스종단(matched source termination)이 필요하지 않다. 출력저항을 영(zero)으로 설정하면, 출력저항에서의 전력손실을 방지하는 것이 가능하다. 이 경우, 수학식 18과 수학식 19에서의 비율은 두배로 변하게 된다. 이 경우에도 수학식 20과 수학식 21은 유효한 특징이 있다.
본 발명에 따른 멀티드롭버스의 전력효율은 수학식 21에서의 전력비율을 1/N의 비손실값에 대해 비교함으로써 산출될 수 있다. 수학식 21을 참조하면, 최대전력효율을 달성하기 위해서는 프론트 라인 임피던스 ZF를 브랜치 라인 임피던스 Z0의 N배로 만들어야 함을 알 수 있다. ZF가 큰 경우 버스는 손실을 지니게 되며 임피던스 정합과 균일 전력 전송을 위해서 정합저항이 필요함을 암시한다.
역방향 전파의 경우에 마스터측을 향해 전파하는 과정에서, 브랜치측 구동기에서 발진한 신호들은 브랜치 노드에서 반사를 겪게된다. 그러나, 모든 반사파는 결국 브랜치 종단(branch termination)에서 흡수되므로 마스터측에서 수신되는 신호는 반사에 의해 왜곡되지 않는다. 이러한 반사로 인해서, 임피던스 부정합 포인트에서 전송계수를 일일이 계산하여야 한다. 그런데, 멀티드롭버스는 수동 선형 소자로만 구성되므로 가역정리(reciprocity theorem)를 적용해서 이미 앞서 순방향전파시에 계산하였던 결과를 역방향 전파시에 응용할 수 있다. 마스터측 수신기에서 ZF로 정합되었다고 가정한다.
도7에 도시한 순방향 전파시의 회로모델은 가역정리를 이용해서 다시 도시할 수 있다. 도8a와 도8b는 가역정리를 이용해서 멀티드롭버스에 대한 순방향 전파회로모델과 역방향 전파회로모델을 도시한 도면이다. 수학식 16과 수학식 18로부터 VS와 IRX의 관계식은 수학식 22로 표현된다.
수학식 22
Figure PCTKR2011001117-appb-M000022
도8b에 나타낸 역방향 전파시에는 구동기와 수신포트가 서로 뒤바뀌게 된다. 그렇지만, 역방향 전파시에는 가역정리에 따라 다음 관계식이 성립한다.
수학식 23
Figure PCTKR2011001117-appb-M000023
마스터측 전압과 전류의 관계식은 다음과 같이 주어진다.
수학식 24
Figure PCTKR2011001117-appb-M000024
수학식 23과 수학식 24로부터 VS,back에 대한 전압비율은 수학식 25로 주어진다.
수학식 25
Figure PCTKR2011001117-appb-M000025
결국 역방향 전압비율은 브랜치의 개수 N에 의해 결정되며, 라인 임피던스값과 Z0/ZF에 관계가 없음을 알 수 있다. VINC,back을 무반사를 가정할 때의 브랜치 라인 입력에서의 입력전압이라 정의하면, VINC,back은 아래의 수학식 26으로 나타낼 수 있다. 도9는 본 발명에 따른 VINC,back을 정의하는 회로 모델이다.
수학식 26
Figure PCTKR2011001117-appb-M000026
여기서, VINC,back은 직접 측정할 수는 없지만 별도의 복제회로에서 Z0으로 정합을 함으로써 측정할 수 있다. 수학식 26을 수학식 25에 대입하면 다음과 같다.
수학식 27
Figure PCTKR2011001117-appb-M000027
같은 방식으로, 역방향 전파의 경우에 전력전송비율은 다음의 수학식으로 표현된다.
수학식 28
Figure PCTKR2011001117-appb-M000028
여기서, PINC는 무반사를 가정할 때에 브랜치 라인 입력에서의 발산전력을 나타낸다. 본 발명에 따른 멀티드롭버스 임피던스 정합기술은 양방향에서 신호전달비율과 전력전달비율이 브랜치의 갯수 N과 임피던스비율 Z0/ZF에 의해 결정된다. 전압비율이 라임 임피던스에 의존성을 보이지 않으므로, 설정값에 제한이 있지 않으며, 수학식 11과 수학식 12의 관계식을 만족하는 한 자유롭게 변경할 수 있다.
본 발명의 양호한 실시예로서, 라인 임피던스는 임피던스 정합용 저항의 수자를 최소화할 수 있도록 결정할 수 있다. 멀티드롭버스 라인을 설계하는데 있어서, 순방향 및 역방향으로의 전압비율은 검출회로의 감도에 의해 설정된다.
도10은 본 발명에 따른 멀티드롭버스에서 Z0/ZF를 변화시킬 때 브랜치의 갯수 N과 전압비를 나타낸 도면이다. 여기서, 순방향 신호 전압비는 N에 반비례하고 Z0/ZF에 비례한다. 반면에 역방향 전압비는 N에 반비례한다. 결국, 브랜치 N의 갯수가 주어졌을 때에 프론트 라인 임피던스 ZF를 조절해서 순방향 신호 전압비를 원하는 범위 내에 설정할 수 있다.
그런데, 역방향 전압비가 Z0/ZF에 의존성을 보이지 않으므로, 주어진 N 값에 대해 Z0/ZF의 값을 증가시킨다고 해서 개선되지 않는다. 따라서, 역방향 전압비의 최소 허용값은 브랜치 N의 최대 허용값에 제한을 부가하게 된다. 그러나, 이러한 제한은 후술하는 방법에 의해 해결될 수 있다.
도11은 본 발명의 양호한 실시예로서, 4-드롭버스 구조에서의 전압비 및 전력비를 나타낸 도면이다. 본 발명에 따른 방법을 적용하기 위해서는 비표준 임피던스 라인을 구현하는 기술에 달려있다. 본 발명에 따른 멀티드롭버스의 정합기술을 적용하기 위해서는 라인폭을 변화시켜야 한다. 또한, 전송라인의 폭, 전송라인의 두께, 절연체의 두께와 같은 수치적 파라미터에 있어서의 오차에 대한 라인 임피던스의 의존송은 50Ω 표준라인의 경우와 유사하다. 예를들어, 임피던스 값에 있어 10% 정도의 공차가 발생한 경우 이로 인한 임피던스 부정합은 그다지 크지 않다. 공차를 ε(|ε| << 1) 라 하면 이상적 임피던스 Z1과 실제 임피던스 사이의 관계식은 다음과 같다.
수학식 29
Figure PCTKR2011001117-appb-M000029
정합에서의 반사계수는 다음과 같이 임피던스 공차의 ½ 정도가 된다.
수학식 30
Figure PCTKR2011001117-appb-M000030
수학식 30을 참조하면, 예를 들어 임피던스 공차가 10%인 경우 반사파는 5% 이내의 공차가 발생하게 되므로 무시할 수 있다.
본 발명에 따른 방법을 구현하기 위해서 임피던스 정합을 위한 저항은 가능한 브랜치 노드에 근접하도록 놓여져야 한다. 그러나, 실질적으로 인쇄회로기판 상에 커넥터 접속을 위한 트레이스들로 공간이 여의치 않으므로 하나의 브랜치 노드에 두 개의 저항을 부착하는 것이 용이하지 않다. 더욱이, 기생 인덕턴스 또는 캐피시턴스 외에도 저항의 크기의 불연속으로 인해 신호 전송 경로가 교란될 수 있으므로 내장형 기판 기술을 적용하는 것이 바람직하다. 즉, 본 발명의 양호한 실시예로서, 수동소자를 전연층 내부에 내장하는 기술을 적용할 수 있다. 이와 같이 함으로써, 회로 공간을 절약하는 것은 물론이고 기생 성분을 줄여서 신호에 잡음이 게재되는 것을 방지할 수 있다.
본 발명에 따른 버스 기술의 양호한 실시예로서, 동적 온 다이 터미네이션(dynamic on-die termination) 기술을 적용할 수 있다. 동적 온 다이 터미네이션 기술을 적용할 경우 마스터는 터미네이션 저항값을 증가시켜서 브랜치측으로부터 데이터를 수신하고자 할 때 오픈(open) 또는 하이 임피던스(high impedance) 회로를 구현하게 된다.
본 발명에 따른 멀티드롭버스의 임피던스 정합기술의 효용성을 확인하기 위한 테스트 회로를 구성하였다. 테스트 보드는 최상층에 라우팅을 위한 층과 접지판을 일반 6층 FR4 PCB 위에 구성한다. 도12는 본 발명에 따른 멀티드롭버스를 구현한 테스트 보드의 실시예를 나타낸 도면이다. 도13은 본 발명에 따른 멀티드롭버스에 있어 라인폭과 라인 임피던스의 관계를 나타낸 도표이다. 도13에 나타낸 도표에 따라 라인의 폭을 변경함으로써 라인 임피던스를 조절할 수 있다.
도14는 본 발명에 따른 멀티드롭버스를 구현한 테스트 보드의 전송선 트레이스를 나타낸 도면이다. 프론트 라인 임피던스를 측정해서 반사파가 발생하는지 여부를 확인하기 위해서 마스터측 정합 저항(Z0-ZF)을 단락시키고 시영역 반사파 측정(TDR; time-domain reflectometry)을 수행하는 것이 필요하다.
도15는 본 발명에 따른 멀티드롭버스 시스템에 대해 TDR 측정을 한 결과를 나타낸 도면이다. 도15를 참조하면, 평평한 부위의 신호는 50Ω 접속 케이블과 입력 커넥터측 테스트 보드의 라인에 대응된다. 스텝 신호가 프론트 라인에 인가되면, 순방향으로 반사파가 발생하지 않아 신호는 평평한 형태를 그대로 유지한다.
순방향 전파의 경우, 마스터측 입력포트에 신호생성기 출력을 연결하고 0, 2, 3번 브랜치에서 출력을 측정할 수 있다. 여기서 제1 브랜치는 50Ω으로 터미네이션시킨다.
도16은 본 발명에 따른 멀티드롭버스의 순방향 전파시의 측정파형을 나타낸 도면이다. 도16을 참조하면, 25-33-50-50 및 33.3-33.3-50-50 버스라인에 대한 파형이 도시되어 있다. 도17은 본 발명에 따른 멀티드롭버스의 양호한 실시예에서 측정된 전압스윙 및 비율을 나타낸 도표이다. 도18은 본 발명에 따른 멀티드롭버스의 순방향 전파시의 아이다이어그램을 나타낸 도면이다.
역방향 전파의 경우 신호발생기 출력을 각각의 브랜치 포트에 연결하고 마스터 포트에서 수신신호를 측정할 수 있다. 도19 및 도20은 본 발명에 따른 멀티드롭버스 테스트 회로에 대한 역방향 전파시의 파형과 아이 다이어그램을 나타낸 도면이다.
본 발명에 따른 멀티드롭버스를 DRAM, SDRM 등 메모리에 적용할 경우 분기 노드에서의 신호의 반사를 최소화하여 수신단 측에서 충분한 신호마진을 확보할 수 있도록 함과 동시에 비트에러율을 최소화할 수 있다. 또한, 양방향 멀티 드롭 버스 구조를 채용하면서도 ISI를 유발하는 반사파가 발생하지 않도록 함으로써 신호 무결성을 확보하여 수 GBPS 이상의 전송속도가 요구되는 차세대 메모리 시스템에서 요구되는 대역폭을 확보할 수 있는 효과가 있다.

Claims (3)

  1. N개(k = 0, 1, 2, …, N-1)의 슬레이브를, 마스터가 연결된 버스에 접속시켜 신호를 주고받는 멀티드롭 버스에 있어서, 제k 슬레이브를 연결한 제k 브랜치가 버스에 접속되는 노드를 제k 노드라 하고, 제k 노드와 제(k-1) 노드 사이의 라인 임피던스를 ZL ,k 라 하고, 마스터와 제k 노드 사이의 라인 임피던스를 ZL , N = ZF (프론트 라인 임피던스)라 할 때, 상기 멀티드롭 버스는
    제k 노드와 제(k-1) 노드 사이의 버스 라인에 직렬연결된 저항 RT ,k와;
    제k 브랜치에 직렬연결된 저항 RB ,k;
    을 구비하고,
    각각의 브랜치의 라인 임피던스는 균일하게 Z0로 하고;
    상기 버스 라인 임피던스 ZL ,k 는
    Figure PCTKR2011001117-appb-I000005
    와
    Figure PCTKR2011001117-appb-I000006
    를 제한조건으로 충족하고,
    상기 저항 RT ,k은
    Figure PCTKR2011001117-appb-I000007
    를 충족하고,
    상기 저항 RB ,k는
    Figure PCTKR2011001117-appb-I000008
    를 충족하는 것을 특징으로 하는 멀티드롭버스.
  2. 제1항에 있어서, 상기 프론트 라인 임피던스 ZF를 브랜치 라인 임피던스 Z0의 1/N배 이상으로 설정하는 것을 특징으로 하는 멀티드롭버스.
  3. 제1항에 있어서, k = 0, 1 브랜치에 대해 ZL ,1 = Z0 조건이 충족되는 경우, 제1 노드와 제0 노드 사이의 버스 라인에 연결되는 직렬저항( RT , 1)과 제1 브랜치에 연결되는 저항(RB ,1)을 생략하고, 제1 노드와 ZL ,2 사이에 하나의 저항 RTX ,1만을 구비하고, RTX ,1의 저항값은 RTX ,1 = ZL ,2 - Z0/2 로 설정하는 것을 특징으로 하는 멀티드롭버스.
PCT/KR2011/001117 2011-02-21 2011-02-21 멀티드롭버스 시스템 및 임피던스 정합방법 WO2012115288A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2011/001117 WO2012115288A1 (ko) 2011-02-21 2011-02-21 멀티드롭버스 시스템 및 임피던스 정합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2011/001117 WO2012115288A1 (ko) 2011-02-21 2011-02-21 멀티드롭버스 시스템 및 임피던스 정합방법

Publications (1)

Publication Number Publication Date
WO2012115288A1 true WO2012115288A1 (ko) 2012-08-30

Family

ID=46721049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/001117 WO2012115288A1 (ko) 2011-02-21 2011-02-21 멀티드롭버스 시스템 및 임피던스 정합방법

Country Status (1)

Country Link
WO (1) WO2012115288A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536604B1 (en) 2016-01-06 2017-01-03 International Business Machines Corporation Impedance matching system for DDR memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571535B1 (ko) * 2000-11-15 2006-04-14 인텔 코오퍼레이션 전자기 커플링 버스 시스템용 심볼 방식 시그널링
KR100691583B1 (ko) * 2004-12-31 2007-03-09 학교법인 포항공과대학교 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
KR100943861B1 (ko) * 2008-06-12 2010-02-24 주식회사 하이닉스반도체 임피던스 매칭된 양방향 멀티 드롭 버스 시스템, 그를이용한 메모리 시스템 및 메모리 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571535B1 (ko) * 2000-11-15 2006-04-14 인텔 코오퍼레이션 전자기 커플링 버스 시스템용 심볼 방식 시그널링
KR100691583B1 (ko) * 2004-12-31 2007-03-09 학교법인 포항공과대학교 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
KR100943861B1 (ko) * 2008-06-12 2010-02-24 주식회사 하이닉스반도체 임피던스 매칭된 양방향 멀티 드롭 버스 시스템, 그를이용한 메모리 시스템 및 메모리 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536604B1 (en) 2016-01-06 2017-01-03 International Business Machines Corporation Impedance matching system for DDR memory

Similar Documents

Publication Publication Date Title
JP5436985B2 (ja) 内蔵型低電圧差動信号インターフェース付の高速ディジタル・ガルヴァニック・アイソレータ
US5836785A (en) Apparatus and method to uniquely identify similarly connected electrical devices
WO2011093547A1 (ko) 부하 임피던스 변화에 둔감한 전력 증폭기
US6051989A (en) Active termination of a conductor for bi-directional signal transmission
US5570037A (en) Switchable differential terminator
US9734113B2 (en) Peripheral component interconnect express (PCI-E) signal transmission apparatus and image forming apparatus using the same
US20100066409A1 (en) Bidirectional Signal Separation Module for a Bus Converter
KR100756745B1 (ko) 종단저항을 이용한 ｃａｎ 통신 복구 시스템
US6566904B2 (en) Pad calibration circuit with on-chip resistor
US7889752B2 (en) Dual ported network physical layer
US6328480B1 (en) Connectors for providing fibre optic connection to Ethernet devices having twisted-pair connections
US5341400A (en) Method and apparatus for automatically sensing and configuring a termination in a bus-based network
JPS6367845A (ja) 一定の電気特性を有するバス構造
WO2012115288A1 (ko) 멀티드롭버스 시스템 및 임피던스 정합방법
US5202940A (en) Modular electro-optic bus coupler system
WO2022242273A1 (zh) 基于rlgc电路模型的衰减可调电路及芯片
US6880078B2 (en) Xaui extender card
WO2013027898A1 (ko) 저전력 고속의 송수신 장치
US20080071948A1 (en) Programmable interface for single and multiple host use
WO2016076478A1 (ko) 의도된 미스매칭을 이용한 하이브리드 커플러
US20100277145A1 (en) System for accounting for switch impendances
JPH10190709A (ja) デバイスシステムおよび通信方法
EP0632392B1 (en) Semiconductor process, power supply and temperature compensated system bus integrated interface architecture with precision receiver
US11035900B2 (en) Scan-chain testing via deserializer port
WO2016082427A1 (zh) 基带单元背板、基带单元以及分布式基站

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11859105

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11859105

Country of ref document: EP

Kind code of ref document: A1