WO2012107290A1 - Optoelektronischer halbleiterchip mit verkapselter spiegelschicht - Google Patents

Optoelektronischer halbleiterchip mit verkapselter spiegelschicht Download PDF

Info

Publication number
WO2012107290A1
WO2012107290A1 PCT/EP2012/051145 EP2012051145W WO2012107290A1 WO 2012107290 A1 WO2012107290 A1 WO 2012107290A1 EP 2012051145 W EP2012051145 W EP 2012051145W WO 2012107290 A1 WO2012107290 A1 WO 2012107290A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor chip
semiconductor
layer sequence
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/051145
Other languages
English (en)
French (fr)
Inventor
Lutz Höppel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2012107290A1 publication Critical patent/WO2012107290A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies

Definitions

  • the present application relates to a so-called thin-film LED chip in which the
  • Carrier substrate side facing the semiconductor layer sequence is provided with a mirror layer to deflect in the direction of the carrier substrate emitted radiation in the direction of the radiation exit surface and thereby the
  • silver is particularly suitable as the material for the mirror layer, since it is characterized by high reflection, but silver is, on the other hand, sensitive to corrosion.
  • Optoelectronic semiconductor chips are usually contacted via a bonding pad, which is arranged on the carrier surface opposite the radiation exit surface. This has the disadvantage that part of the
  • Radiation exit surface is shadowed by the Bondpad.
  • Semiconductor chip are a first and second electrical
  • Connection layer disposed on one of the radiation exit surface opposite back of the LED chip and isolated from each other by means of a separating layer, wherein a portion of the second electrical
  • Terminal layer extends from the back side of the semiconductor chip through an opening of the active layer toward the front side of the semiconductor chip.
  • the present application has for its object to provide an improved optoelectronic semiconductor chip, wherein the contact is designed such that the entire surface of the semiconductor chip can be used for light emission and no significant shadowing of
  • optoelectronic semiconductor chip a carrier substrate and a semiconductor layer sequence containing a first semiconductor region of a first conductivity type, a second semiconductor region of a second conductivity type and an active layer disposed therebetween.
  • the first semiconductor region faces the carrier substrate and is preferably a p-type semiconductor region.
  • the second semiconductor region faces the radiation exit surface of the semiconductor chip and is preferably an n-type semiconductor region.
  • the optoelectronic semiconductor chip is preferably a so-called thin-film semiconductor chip, in which the original growth substrate is detached from the semiconductor layer sequence and the semiconductor layer sequence at the
  • a mirror layer is advantageously arranged, which is a
  • the mirror layer may comprise or consist of aluminum or silver, for example. Particularly preferred is silver as a material for the mirror layer, since silver is characterized by a high
  • the optoelectronic semiconductor chip comprises an electrically insulating transparent encapsulation layer, which covers the side edges of the mirror layer and the
  • the electrically insulating transparent encapsulation layer protects the mirror layer from corrosion.
  • the side flanks of the semiconductor layer sequence are electrically insulated by the transparent encapsulation layer.
  • the optoelectronic semiconductor chip has a bonding pad, which laterally displaces the semiconductor layer sequence
  • the bonding pad is thus not arranged in particular on the radiation exit surface of the semiconductor layer sequence, but next to the semiconductor layer sequence over the carrier substrate.
  • the bondpad is preferred
  • the bondpad may also comprise a plurality of sub-layers, for example a Ti / Pt / Au layer sequence.
  • a contact layer is at least on partial regions of
  • Radiation exit surface arranged.
  • the contact layer on the radiation exit surface is electrically conductively connected to the bond pad by means of an electrical connection layer.
  • Connecting layer is on the transparent
  • the optoelectronic semiconductor chip has no significant shading of the radiation exit surface since
  • Semiconductor layer sequence is arranged on the carrier substrate. Within the semiconductor layer sequence are no
  • the semiconductor layer sequence preferably has a projection over the mirror layer on all side flanks of the semiconductor chip.
  • a gap which is formed between the semiconductor layer sequence and a layer sequence applied to the carrier substrate, advantageously adjoins the side flanks of the mirror layer.
  • Gap is beneficial from the transparent
  • the transparent encapsulation layer is advantageously prepared by means of atomic layer deposition (ALD - atomic layer deposition).
  • Methods can advantageously produce very dense layers with low defect density. Furthermore, this one has
  • the transparent encapsulation layer preferably comprises an aluminum oxide, a zirconium oxide, a titanium oxide, a hafnium oxide or a silicon oxide. These materials are advantageously transparent and electrically insulating.
  • Encapsulation layer may in particular also several
  • the transparent encapsulation layer may contain one or more layers of Al 2 O 3 , ZrC> 2, T1O 2 or HfC> 2, wherein a protective layer of SiO 2 is applied to the at least one sublayer. In this way, on the one hand, a good protection of
  • connection layer and the side edges of the semiconductor chip achieved. Furthermore, by means of the transparent encapsulation layer, an electrical insulation between metallic layers applied to the carrier substrate, which leads to the electrical connection of the first
  • the transparent encapsulation layer preferably has a thickness of 1 ⁇ or less. If the transparent
  • Encapsulation layer has multiple sub-layers, is under the thickness of the total thickness of the transparent
  • the contact layer is preferably transparent.
  • the fact that the contact layer is transparent occurs in comparison to an absorbent contact layer such as a metal layer no shading of
  • the transparent conductive oxide is indium tin oxide (ITO).
  • Contact layer structured such that it covers only portions of the radiation exit surface. This is advantageous in particular if the surface of the semiconductor layer sequence serving as the radiation exit surface is for
  • Auscooppel Modell or roughening has.
  • the radiation extraction from the uncovered by the contact layer portions of the radiation exit surface is particularly efficient.
  • the contact layer may in particular have one or more contact webs extending over the radiation exit surface.
  • a uniform current injection is advantageously effected in the semiconductor layer sequence. This is advantageous in particular when the electrical connection layer adjoins only one corner or one side edge of the semiconductor layer sequence.
  • the contact webs preferably form a lattice structure.
  • the contact webs can have an edge web which runs around the edge of the radiation exit surface in order to supply the stream in particular also to the edge regions of the web Impress semiconductor chips. Starting from the edge web, one or more contact webs advantageously extend over the radiation exit surface in order to achieve the most uniform possible current injection into the semiconductor layer sequence. The extending over the radiation exit surface
  • contact webs can form a rectangular grid.
  • the electrical connection layer has a transparent conductive oxide. In this case are advantageous both the electric
  • the electrical connection layer may in particular comprise indium tin oxide.
  • the electrical connection layer has the same material as the contact layer, so that, for example, both the contact layer and the electrical connection layer have a transparent conductive oxide such as indium tin oxide.
  • the semiconductor layer sequence preferably has a lateral extent of 300 ⁇ or less.
  • the semiconductor layer sequence can be a rectangular or
  • Shadowing would occur because the bondpad is on a
  • the semiconductor layer sequence has a plurality of partial regions arranged next to one another, wherein the partial regions are separated from one another by one or more trenches.
  • the at least one trench preferably runs a metallic contact strip, which connects the bonding pad with the electrical connection layer electrically conductive.
  • a metallic contact strip may emanate from a bonding pad, wherein at least one subregion of the semiconductor layer sequence is in each case connected to each of the contact strips by means of the electrical
  • Connection layer is connected. In this way, for example, several sub-areas of a
  • the total lateral extent of the chip in this case can be much greater than the lateral extent of the
  • Subregions preferably take place via a single bond pad, which is connected in each case to the electrical connection layer by means of the contact strip extending in the at least one trench between the semiconductor regions.
  • FIG. 1 shows a schematic representation of a cross section through an optoelectronic semiconductor chip according to a first exemplary embodiment
  • Figures 2A to 21 is a schematic representation of a
  • FIG. 3 shows a schematic representation of a plan view of an optoelectronic semiconductor chip according to a second exemplary embodiment
  • FIG. 4 shows a schematic illustration of a plan view of an optoelectronic semiconductor chip according to a third exemplary embodiment, a schematic representation of a cross section through an optoelectronic semiconductor chip according to a fourth exemplary embodiment
  • Figures 6A to 6E is a schematic representation of a
  • FIG. 7 shows a schematic representation of a plan view of an optoelectronic semiconductor chip according to a fifth exemplary embodiment. Same or equivalent components are in the
  • the optoelectronic semiconductor chip 1 shown schematically in cross section in FIG. 1 contains a
  • semiconductor region 3 of a first conductivity type and a second semiconductor region 5 of a second conductivity type are semiconductor regions 3 of a first conductivity type and a second semiconductor region 5 of a second conductivity type.
  • the first semiconductor region 3 is a p-type semiconductor region and the second semiconductor region 5 is an n-type semiconductor region. Between the first semiconductor region 3 is a p-type semiconductor region and the second semiconductor region 5 is an n-type semiconductor region. Between the first semiconductor region 3 and the second semiconductor region 5 is an n-type semiconductor region.
  • an active region 4 is arranged.
  • the active zone 4 of the optoelectronic semiconductor chip 1 is preferably an active zone suitable for the emission of radiation.
  • the active zone 4 may be a pn junction, a double heterostructure, a simple
  • Quantum well structure or multiple quantum well structure may be formed.
  • the semiconductor layer sequence 2 of the semiconductor chip 1 is preferably based on an I I I-V compound semiconductor material, in particular on an arsenide, nitride or phosphide compound semiconductor material.
  • an I I I-V compound semiconductor material in particular on an arsenide, nitride or phosphide compound semiconductor material.
  • III-V compound semiconductor material does not necessarily have a
  • the optoelectronic semiconductor chip 1 has a
  • Carrier substrate 11 which is preferably not equal to the growth substrate of the semiconductor layer sequence 2 and, for example, by means of a connection layer 12, which may be in particular a solder layer of a metal or a metal alloy, is connected to the semiconductor chip 1.
  • the carrier substrate 11 may alternatively also be produced galvanically. Preferably that is
  • Carrier substrate 11 electrically conductive and serves for
  • the carrier substrate 11 preferably comprises silicon, nickel, copper or molybdenum.
  • a mirror layer 6 is arranged downstream of the first semiconductor region 3 on the side facing the carrier substrate 11 and can, in particular, adjoin the semiconductor layer sequence 2. It is also possible that between the first semiconductor region 3 and the Mirror layer 6 is an intermediate layer,
  • a thin adhesive layer (not shown).
  • Mirror layer 6 are, for example, the connection layer 12, in particular a solder layer made of a metal or a metal alloy, a contact metallization 13, which may in particular be a Ti / Pt / Au layer sequence, and a barrier layer 14, which may be, for example can be a TiW (N) layer.
  • connection layer 12 in particular a solder layer made of a metal or a metal alloy
  • contact metallization 13 which may in particular be a Ti / Pt / Au layer sequence
  • a barrier layer 14 which may be, for example can be a TiW (N) layer.
  • Barrier layer 14 in particular prevents diffusion of constituents of the mirror layer 6 in the
  • the mirror layer 6 contains in particular silver, aluminum or a metal alloy with silver or aluminum. These materials are characterized by a high reflectivity in the visible spectral range and a good electrical
  • the mirror layer 6 on the one hand has the function of the active layer 4 in the direction of
  • Carrier substrate 11 emitted radiation for
  • the electrical contacting of the second semiconductor region 5 takes place by means of a contact layer 7 which, at least on partial regions of the radiation exit surface 15 of the
  • Semiconductor chips 1 is arranged. The surface of the
  • Radiation exit surface 15 of the semiconductor chip 1 forms, preferably has a roughening or decoupling structure 18th on to the radiation extraction from the
  • the contact layer 7 is preferably transparent.
  • transparent contact layer 7 has in particular
  • Radiation exit surface 15 is transparent, the
  • Semiconductor chip 1 advantageously not or only slightly affected.
  • the contact layer 7 covers only partial regions of the radiation exit surface 15.
  • the transparent contact layer 7 may have one or more contact webs (not shown) extending over the radiation exit surface 15, which may in particular form a lattice structure.
  • Encapsulation layer 10 on the one hand has the function that
  • Mirror layer 6 to protect against corrosion.
  • the mirror layer 6 is protected by the encapsulation layer 10 from oxidation or the ingress of moisture.
  • the side edges 16 of the mirror layer 6 are preferably surrounded on all sides by the encapsulation layer 10, so that the Mirror layer 6 at any point directly to the
  • the transparent encapsulation layer 10 preferably has at least one of the materials Al 2 O 3 , ZrC> 2 , T1O 2 , HfO 2 or S1O 2 .
  • the transparent encapsulation layer 10 preferably has at least one of the materials Al 2 O 3 , ZrC> 2 , T1O 2 , HfO 2 or S1O 2 .
  • the transparent encapsulation layer 10 preferably has at least one of the materials Al 2 O 3 , ZrC> 2 , T1O 2 , HfO 2 or S1O 2 .
  • the transparent encapsulation layer 10 preferably has at least one of the materials Al 2 O 3 , ZrC> 2 , T1O 2 , HfO 2 or S1O 2 .
  • Encapsulation layer 10 at least two partial layers
  • the encapsulation layer 10 may comprise a base layer of aluminum oxide, zirconium oxide, titanium oxide or hafnium oxide and a top layer of silicon oxide. Such a transparent encapsulation layer 10 protects the mirror layer 6 in a particularly effective manner
  • the thickness of the transparent encapsulation layer 10 is
  • Encapsulation layer 10 is made of several layers, the thickness of the encapsulation layer 10 is to be understood as the total thickness. In a particularly preferred embodiment, the
  • Semiconductor layer sequence 2 extend.
  • the side edges 16 of the mirror layer 6 are in this embodiment
  • the distance between the side edges 21 of the semiconductor layer sequence 2 and the side edges 16 of the mirror layer 6 is preferably between 0.5 ⁇ and 5 ⁇ , more preferably about 3 ⁇ . In this way, the mirror layer 6 is particularly effectively protected.
  • the contact layer 7 on the radiation exit surface 15 is connected to a bonding pad 9 by means of an electrical connection layer 8.
  • the bonding pad 9 is arranged in a lateral direction away from the semiconductor layer sequence 2 and in particular does not cover the radiation exit surface 15
  • the electrical connection layer 8 extends from an edge region of the radiation exit surface 15, to which the electrical connection layer 8 is connected to the transparent contact layer 7, over a partial region of the encapsulation layer 10 which covers the side edges 21 of the semiconductor layer sequence 2, except for a region of the encapsulation layer 10 covering the carrier substrate 11 with the layers 12, 13, 14 applied thereon.
  • Bondpad 9 is on a range of electrical
  • Connection layer 8 is arranged, which is spaced from the side edges 21 of the semiconductor layer sequence 2 and extends parallel to the main plane of the semiconductor layer sequence 2 on the above the carrier substrate 11 arranged encapsulation layer 10.
  • the electrical connection layer 8 preferably contains a transparent conductive oxide, in particular indium tin oxide.
  • the electrical connection layer can therefore be formed in particular from the same material as the transparent contact layer 7 on the radiation exit surface of the
  • the electrical connection layer 8 is advantageously transparent. This has the advantage that radiation, which is transparent Encapsulation layer 10 penetrates at the side edges 21 of the semiconductor chip, is not absorbed, which could lead to heating of the semiconductor chip and to a reduction in efficiency.
  • FIG. 1 An exemplary embodiment of a production method for producing the optoelectronic semiconductor chip illustrated in FIG. 1 is explained below with reference to FIGS. 2A to 21.
  • Method is the semiconductor layer sequence 2, the first semiconductor region 3, the active zone 4 and the second
  • Semiconductor region 5 has been grown on a growth substrate 20.
  • the growth preferably takes place epitaxially, in particular by means of MOVPE.
  • Semiconductor layer sequence 2 may be, for example
  • Nitride compound semiconductor materials and the growth substrate 20 may be a sapphire substrate.
  • Semiconductor region 3 is preferably a p-type
  • Semiconductor region and the second semiconductor region 5 is preferably an n-type semiconductor region.
  • a mirror layer 6 is applied to the growth substrate 20
  • Mirror layer 6 preferably contains silver.
  • the barrier layer 14 has been applied, which may contain, for example, TiW (N).
  • the barrier layer 14 has the function of diffusion of the Material of the mirror layer in subsequent
  • the barrier layer 14 is followed by a contact metallization 13, which may have a plurality of partial layers, in particular a Ti / Pt / Au layer sequence.
  • the layer sequence produced in this way is on the side opposite the growth substrate 20,
  • connection layer 12 with a carrier substrate 11 has been connected.
  • the carrier substrate 11 may in particular be electrically conductive and has
  • connection layer 12 may be, for example, a
  • Be solder layer in particular an AuSn solder layer.
  • the growth substrate 20 has been detached from the semiconductor layer sequence 2.
  • the optoelectronic semiconductor chip 1 is shown rotated by 180 ° in comparison to the previous figures, since now the carrier substrate 11 opposite the original growth substrate 20 acts as the sole carrier of the semiconductor chip 1.
  • the growth substrate 20, in particular a sapphire substrate, may, for. B. by means of a laser lift-off process of the semiconductor layer sequence 2 are replaced.
  • Decoupling structure 18 can be produced for example by etching with KOH. In this way, the
  • the semiconductor layer sequence 2 becomes a mesa structure
  • Structuring is preferably carried out by photolithography, it being possible for example to use H 3 PO 4 as etchant.
  • Process step is the mirror layer 6 with a
  • Etching process has been structured such that it has a smaller lateral extent than the semiconductor layer sequence 2.
  • the semiconductor layer sequence 2 preferably has a projection on all sides over the mirror layer 6. On the side edges 16 of the mirror layer 6 so each adjacent to a gap between the
  • the side edges 16 of the mirror layer 6 are spaced from the side edges 21 of the semiconductor layer sequence 2. The distance is
  • the layer sequence produced in this way is an electrical step in the intermediate step shown in FIG. 2G insulating transparent encapsulation layer 10 has been applied.
  • the transparent encapsulation layer 10 preferably contains at least one of the materials Al 2 O 3 , ZrO 2 , TiO 2 , HfC> 2 or S1O 2.
  • the transparent encapsulation layer 10 is preferably produced by means of atomic layer deposition (ALD). With this procedure for
  • Layer deposition can be advantageously deposited particularly pure and dense layers. Furthermore, this method has the advantage that a layer deposition is possible even in comparatively small spaces,
  • a layer 7, 8 is made of a transparent conductive oxide
  • conductive oxide layer 7, 8 may in particular be an ITO layer and, for example, have a thickness of about 250 nm.
  • Another part 8 of the transparent conductive oxide layer extends from an edge region of the transparent
  • Encapsulation layer 10 provided side edge 21 of
  • the transparent contact layer 7 and the electrical connection layer 8 are thus made of the same material and can be applied and / or structured in particular in the same step.
  • Optoelectronic semiconductor chip 1 is in a further process step on the range of electrical
  • Connecting layer 8 which is parallel to the main plane of the
  • the bonding pad 9 may include one or more metal layers
  • FIG. 3 shows an embodiment of the optoelectronic semiconductor chip 1 in a plan view.
  • the contact webs 17 form a lattice structure on the radiation exit surface 15.
  • the exemplary embodiment is a rectangular lattice, in which the contact lugs 17 are arranged in, for example, eight rows and eight columns.
  • the structuring of the transparent contact layer 7 to contact webs 17, in particular to a lattice structure has the advantage that on the one hand a good flow expansion is achieved, d. H. the current is impressed uniformly over the entire cross-sectional area of the semiconductor layer sequence into the semiconductor chip 1. Furthermore, remain between the contact areas, where the
  • Radiation exit surface 15 is free of the contact layer 7, so in this way a particularly good
  • Contact layer 7 is by means of an electrical
  • Connecting layer 8 electrically conductively connected to a bonding pad 9.
  • the electrical connection layer 8 is like the transparent contact layer 7 of a transparent
  • conductive oxide in particular ITO formed.
  • the electrical connection layer 8 has a region 8a in which it is in an edge region of the
  • Electrical connection layer 8 extends over the provided with the encapsulation layer 10 side edges 21 of the semiconductor chip 1.
  • a third region 8c of the electrical Connection layer is on a parallel to the main plane of the semiconductor layer sequence extending region of
  • the transparent encapsulation layer 10 is arranged.
  • the bonding pad 9 is arranged laterally offset from the semiconductor layer sequence.
  • the electrical connection layer 8 and the bonding pad 9 are in a corner of the optoelectronic
  • Radiation exit surface 15 is not from the bonding pad.
  • This type of electrical contacting is particularly advantageous for optoelectronic semiconductor chips 1, whose side length is about 300 ⁇ or less. In such comparatively small optoelectronic
  • Semiconductor chips 1 would be absorbed by absorbing material of the bonding pad 9 in an arrangement of the bonding pad 9 on the radiation exit surface 15, a significant portion of the emitted radiation.
  • FIG. 4 shows a further exemplary embodiment of the invention
  • Semiconductor layer sequence are each configured as in the embodiment shown in Figure 3.
  • the optoelectronic semiconductor chip 1 has a central bonding pad 9 which is disposed on the electrical connection layer 8 is arranged, which is guided over the side edges of the regions 22 of the semiconductor layer sequence respectively to the transparent contact layers 7.
  • a central bonding pad 9 which is disposed on the electrical connection layer 8 is arranged, which is guided over the side edges of the regions 22 of the semiconductor layer sequence respectively to the transparent contact layers 7.
  • the trenches 19 extending from the bond pad 9 metallic
  • Contact strip 23 which may be formed for example of the same material as the bonding pad and
  • Bondpad can be made. The electric
  • Connecting layer 8 contacts the contact layer 7 not only at the corners of the portions 22 of the
  • the partial regions 22 of the semiconductor layer sequence preferably each have a side length of 300 ⁇ m or less.
  • FIG. 5 shows a further exemplary embodiment of the invention
  • Optoelectronic semiconductor chip 1 shown in a cross section.
  • the optical semiconductor chip 1 shown in a cross section.
  • the contact layer 7 is applied to the surface of the second semiconductor region 5, which is preferably provided with a coupling-out structure 18, which is preferably an n-type semiconductor region.
  • the contact layer 7 preferably comprises a transparent conductive oxide such as ITO and can
  • Encapsulation layer 10 These process steps correspond to those previously described in connection with FIGS. 2E to 2G
  • a metallization such as a Ti / Pt / Au layer sequence, applied and structured, which the electrical
  • Connecting layer 8 and the bonding pad 9 forms.
  • the optoelectronic semiconductor chip is essentially as shown in FIG.
  • the metallization which forms the bonding pad 9 in addition to the semiconductor layer sequence 2, therefore also extends beyond the side flanks of the semiconductor chip 1 provided with the electrically insulating encapsulation layer 10 as far as the radiation exit area 15, where it abuts the transparent contact layer 7 and electrically connects it to the bonding pad 9.

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) angegeben, umfassend ein Trägersubstrat (11), eine Halbleiterschichtenfolge (2), die einen ersten Halbleiterbereich (3) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (5) eines zweiten Leitungstyps und eine dazwischen angeordnete aktive Schicht (4) enthält, eine zwischen dem Trägersubstrat (11) und der Halbleiterschichtenfolge (2) angeordnete Spiegelschicht (6), eine elektrisch isolierende transparente Verkapselungsschicht (10), welche Seitenflanken (16) der Spiegelschicht (6) und Seitenflanken (21) der Halbleiterschichtenfolge (2) bedeckt, ein Bondpad (9), das lateral versetzt von der Halbleiterschichtenfolge (2) angeordnet ist, eine Kontaktschicht (7) zur elektrischen Kontaktierung des zweiten Halbleiterbereichs (5), die zumindest auf Teilbereichen der Strahlungsaustrittsfläche (15) angeordnet ist, und eine elektrische Verbindungsschicht (8), welche das Bondpad (9) mit der Kontaktschicht (7) elektrisch leitend verbindet, und auf der transparenten Verkapselungsschicht (10) über die Seitenflanken (21) der Halbleiterschichtenfolge (2) zu dem Bondpad (9) geführt ist.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP MIT VERKAPSELTER SPIEGELSCHICHT Die Erfindung betrifft einen optoelektronischen
Halbleiterchip .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 010 504.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Insbesondere betrifft die vorliegende Anmeldung einen so genannten Dünnfilm-Leuchtdiodenchip, bei dem das
ursprüngliche Aufwachssubstrat der Halbleiterschichtenfolge abgelöst ist und stattdessen die Halbleiterschichtenfolge an einer dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit einem Träger verbunden ist, der nicht gleich dem Aufwachssubstrat ist. Bei einem derartigen Dünnfilm- Leuchtdiodenchip ist es vorteilhaft, wenn die dem
Trägersubstrat zugewandte Seite der Halbleiterschichtenfolge mit einer Spiegelschicht versehen ist, um in die Richtung des Trägersubstrats emittierte Strahlung in die Richtung der Strahlungsaustrittsfläche umzulenken und dadurch die
Strahlungsausbeute zu erhöhen.
Für den sichtbaren Spektralbereich ist insbesondere Silber als Material für die Spiegelschicht geeignet, da es sich durch eine hohe Reflexion auszeichnet, wobei Silber aber andererseits empfindlich gegenüber Korrosion ist.
Optoelektronische Halbleiterchips werden in der Regel über ein Bondpad kontaktiert, das auf der dem Trägersubstrat gegenüberliegenden Strahlungsaustrittsfläche angeordnet ist. Dies hat den Nachteil, dass ein Teil der
Strahlungsaustrittsfläche von dem Bondpad abgeschattet wird.
Aus der Druckschrift WO2008/131735 AI ist eine alternative Art zur Kontaktierung eines optoelektronischen
Halbleiterchips bekannt. Bei dem darin beschriebenen
Halbleiterchip sind eine erste und zweite elektrische
Anschlussschicht an einer der Strahlungsaustrittsfläche gegenüberliegenden Rückseite des Leuchtdiodenchips angeordnet und mittels einer Trennschicht voneinander isoliert, wobei sich ein Teilbereich der zweiten elektrischen
Anschlussschicht von der Rückseite des Halbleiterchips durch einen Durchbruch der aktiven Schicht hindurch in Richtung zur Vorderseite des Halbleiterchips hin erstreckt. Eine derartige Kontaktierung eines Halbleiterchips hat den Vorteil, dass die Strahlungsaustrittsfläche frei von einem Bondpad ist und somit die emittierte Strahlung nicht abgeschattet wird.
Allerdings geht bei dieser Art der Kontaktierung ein Teil der Licht emittierenden Fläche aufgrund der durch die aktive Schicht hindurch geführte Durchkontaktierung verloren.
Der vorliegenden Anmeldung liegt die Aufgabe zugrunde, einen verbesserten optoelektronischen Halbleiterchip anzugeben, bei dem die Kontaktierung derart gestaltet ist, dass die gesamte Fläche des Halbleiterchips zur Lichtemission genutzt werden kann und keine signifikante Abschattung der
Strahlungsaustrittsfläche erfolgt. Weiterhin soll vorteilhaft gleichzeitig die in dem Halbleiterchip enthaltene
Spiegelschicht vor Korrosion geschützt werden.
Diese Aufgaben werden durch einen optoelektronischen
Halbleiterchip gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind
Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausgestaltung umfasst der
optoelektronische Halbleiterchip ein Trägersubstrat und eine Halbleiterschichtenfolge, die einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines zweiten Leitungstyps und eine dazwischen angeordnete aktive Schicht enthält.
Der erste Halbleiterbereich ist dem Trägersubstrat zugewandt und ist vorzugsweise ein p-Typ-Halbleiterbereich . Der zweite Halbleiterbereich ist der Strahlungsaustrittsfläche des Halbleiterchips zugewandt und ist vorzugweise ein n-Typ- Halbleiterbereich.
Der optoelektronische Halbleiterchip ist vorzugsweise ein so genannter Dünnfilm-Halbleiterchip, bei dem das ursprüngliche Aufwachssubstrat von der Halbleiterschichtenfolge abgelöst ist und die Halbleiterschichtenfolge an der dem
ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit dem Trägersubstrat verbunden ist.
Zwischen dem Trägersubstrat und der Halbleiterschichtenfolge ist vorteilhaft eine Spiegelschicht angeordnet, die ein
Metall oder eine Metalllegierung aufweist. Die Spiegelschicht kann beispielsweise Aluminium oder Silber aufweisen oder daraus bestehen. Besonders bevorzugt ist Silber als Material für die Spiegelschicht, da sich Silber durch eine hohe
Reflexion im sichtbaren Spektralbereich auszeichnet. Die
Spiegelschicht bildet vorteilhaft außerdem einen elektrischen Kontakt zu dem ersten Halbleiterbereich aus. Weiterhin umfasst der optoelektronische Halbleiterchip eine elektrisch isolierende transparente Verkapselungsschicht, welche die Seitenflanken der Spiegelschicht und die
Seitenflanken der Halbleiterschichtenfolge bedeckt. Die elektrisch isolierende transparente Verkapselungsschicht schützt die Spiegelschicht vor Korrosion. Außerdem werden durch die transparente Verkapselungsschicht die Seitenflanken der Halbleiterschichtenfolge elektrisch isoliert. Der optoelektronische Halbleiterchip weist ein Bondpad auf, das von der Halbleiterschichtenfolge lateral versetzt
angeordnet ist. Das Bondpad ist also insbesondere nicht auf der Strahlungsaustrittsfläche der Halbleiterschichtenfolge angeordnet, sondern neben der Halbleiterschichtenfolge über dem Trägersubstrat. Das Bondpad wird bevorzugt durch
mindestens eine Metallschicht gebildet. Das Bondpad kann auch mehrere Teilschichten umfassen, beispielsweise eine Ti/Pt/Au- Schichtenfolge . Zur elektrischen Kontaktierung des zweiten Halbleiterbereichs ist eine Kontaktschicht zumindest auf Teilbereichen der
Strahlungsaustrittsfläche angeordnet .
Die Kontaktschicht auf der Strahlungsaustrittsfläche ist mittels einer elektrischen Verbindungsschicht mit dem Bondpad elektrisch leitend verbunden. Die elektrische
Verbindungsschicht ist auf der transparenten
Verkapselungsschicht über die Seitenflanken der
Halbleiterschichtenfolge zu dem Bondpad geführt.
Der optoelektronische Halbleiterchip weist keine signifikante Abschattung der Strahlungsaustrittsfläche auf, da
insbesondere das Bondpad nicht auf der Strahlungsaustrittsfläche, sondern neben der
Halbleiterschichtenfolge auf dem Trägersubstrat angeordnet ist. Innerhalb der Halbleiterschichtenfolge sind keine
Kontaktstrukturen durch die aktive Schicht hindurch geführt. Somit kann vorteilhaft die gesamte Fläche der aktiven Schicht zur Strahlungserzeugung genutzt werden.
Bei einer vorteilhaften Ausgestaltung weist die
Spiegelschicht eine kleinere laterale Ausdehnung als die Halbleiterschichtenfolge auf, wobei sich Teilbereiche der transparenten Verkapselungsschicht unter Teilbereiche der Halbleiterschichtenfolge erstrecken. Auf diese Weise wird ein besonders guter Schutz der Spiegelschicht vor Oxidation und/oder dem Eindringen von Feuchtigkeit erzielt.
Vorzugsweise weist die Halbleiterschichtenfolge an allen Seitenflanken des Halbleiterchips einen Überstand über die Spiegelschicht auf. An die Seitenflanken der Spiegelschicht grenzt vorteilhaft ein Zwischenraum an, der zwischen der Halbleiterschichtenfolge und einer auf das Trägersubstrat aufgebrachten Schichtenfolge ausgebildet ist. Dieser
Zwischenraum wird vorteilhaft von der transparenten
Verkapselungsschicht aufgefüllt.
Insbesondere bei dieser Ausgestaltung wird die transparente Verkapselungsschicht vorteilhaft mittels Atomlagenabscheidung (ALD - Atomic Layer Deposition) hergestellt. Mit diesem
Verfahren lassen sich vorteilhaft sehr dichte Schichten mit geringer Defektdichte erzeugen. Weiterhin hat dieses
Verfahren den Vorteil, dass es eine Schichtabscheidung in vergleichsweise kleinen Zwischenräumen ermöglicht,
insbesondere in dem an die Seitenflanken der Spiegelschicht angrenzenden Zwischenraum zwischen der Halbleiterschichtenfolge und der auf das Trägersubstrat aufgebrachten Schichtenfolge.
Die transparente Verkapselungsschicht weist vorzugsweise ein Aluminiumoxid, ein Zirkonoxid, ein Titanoxid, ein Hafniumoxid oder ein Siliziumoxid auf. Diese Materialien sind vorteilhaft transparent und elektrisch isolierend. Die
Verkapselungsschicht kann insbesondere auch mehrere
Teilschichten umfassen, die vorzugsweise jeweils eines dieser Materialien enthalten. Beispielsweise kann die transparente Verkapselungsschicht eine oder mehrere Schichten aus AI2O3, ZrC>2, T1O2 oder HfC>2 enthalten, wobei auf die mindestens eine Teilschicht eine Schutzschicht aus S1O2 aufgebracht ist. Auf diese Weise wird zum einen ein guter Schutz der
Spiegelschicht vor Oxidation, dem Eindringen von Wasser und mechanischen Beschädigungen erzielt. Zum anderen wird eine gute elektrische Isolation zwischen der elektrischen
Verbindungsschicht und den Seitenflanken des Halbleiterchips erzielt. Weiterhin wird vorteilhaft mittels der transparenten Verkapselungsschicht eine elektrische Isolation zwischen auf das Trägersubstrat aufgebrachten metallischen Schichten, welche zum elektrischen Anschluss des ersten
Halbleiterbereichs dienen, und der elektrischen
Verbindungsschicht erzielt.
Die transparente Verkapselungsschicht weist vorzugsweise eine Dicke von 1 μπι oder weniger auf. Falls die transparente
Verkapselungsschicht mehrere Teilschichten aufweist, ist unter der Dicke die Gesamtdicke der transparenten
Verkapselungsschicht zu verstehen.
Die Kontaktschicht ist vorzugsweise transparent. Dadurch, dass die Kontaktschicht transparent ist, tritt im Vergleich zu einer absorbierenden Kontaktschicht wie beispielsweise einer Metallschicht keine Abschattung der
Strahlungsaustrittsfläche durch die Kontaktschicht auf.
Dadurch wird die Strahlungsauskopplung und somit die
Effizienz des optoelektronischen Halbleiterchips vorteilhaft erhöht. Bei einer vorteilhaften Ausgestaltung weist die
Kontaktschicht ein transparentes leitendes Oxid auf.
Besonders bevorzugt handelt es sich bei dem transparenten leitenden Oxid um Indium-Zinn-Oxid (ITO) .
Bei einer weiteren vorteilhaften Ausgestaltung ist die
Kontaktschicht derart strukturiert, dass sie nur Teilbereiche der Strahlungsaustrittsfläche bedeckt. Dies ist insbesondere dann vorteilhaft, wenn die als Strahlungsaustrittsfläche dienende Oberfläche der Halbleiterschichtenfolge zur
Verbesserung der Strahlungsauskoppelung eine
Auskoppelstruktur oder Aufrauung aufweist. In diesem Fall ist die Strahlungsauskopplung aus den von der Kontaktschicht unbedeckten Teilbereichen der Strahlungsaustrittsfläche besonders effizient.
Die Kontaktschicht kann insbesondere einen oder mehrere über die Strahlungsaustrittsfläche verlaufende Kontaktstege aufweisen. Durch die Kontaktstege wird vorteilhaft eine gleichmäßige Stromeinprägung in die Halbleiterschichtenfolge bewirkt. Dies ist insbesondere dann vorteilhaft, wenn die elektrische Verbindungsschicht nur an eine Ecke oder an eine Seitenflanke der Halbleiterschichtenfolge angrenzt. Die Kontaktstege bilden vorzugsweise eine Gitterstruktur aus. Insbesondere können die Kontaktstege einen um den Rand der Strahlungsaustrittsfläche umlaufenden Randsteg aufweisen, um den Strom insbesondere auch in die Randbereiche des Halbleiterchips einzuprägen. Ausgehend von dem Randsteg verlaufen vorteilhaft ein oder mehrere Kontaktstege über die Strahlungsaustrittsfläche, um eine möglichst gleichmäßige Stromeinprägung in die Halbleiterschichtenfolge zu erzielen. Die über die Strahlungsaustrittsfläche verlaufenden
Kontaktstege können insbesondere ein rechtwinkliges Gitter ausbilden .
Bei einer vorteilhaften Ausgestaltung weist die elektrische Verbindungsschicht ein transparentes leitendes Oxid auf. In diesem Fall sind vorteilhaft sowohl die elektrisch
isolierende Verkapselungsschicht , welche die Seitenflanken des Halbleiterchips bedeckt, als auch die darüber geführte elektrische Verbindungsschicht transparent. Dies hat den Vorteil, dass insbesondere keine Strahlung an den
Seitenflanken des Halbleiterchips absorbiert wird, was zu einer Erwärmung und Verminderung der Effizienz des
Halbleiterchips führen würde. Die elektrische Verbindungsschicht kann insbesondere Indium- Zinn-Oxid aufweisen. Insbesondere ist es möglich, dass die elektrische Verbindungsschicht das gleiche Material wie die Kontaktschicht aufweist, sodass beispielsweise sowohl die Kontaktschicht als auch die elektrische Verbindungsschicht ein transparentes leitendes Oxid wie beispielsweise Indium- Zinn-Oxid aufweisen.
Die Halbleiterschichtenfolge weist vorzugsweise eine laterale Ausdehnung von 300 μπι oder weniger auf. Insbesondere kann die Halbleiterschichtenfolge einen rechteckigen oder
quadratischen Querschnitt mit Seitenlängen von 300 μπι oder weniger aufweisen. Für derart kleine optoelektronische
Halbleiterchips ist die hierein beschriebene Art der Verkapselung und Kontaktierung besonders vorteilhaft, da bei der herkömmlichen Kontaktierung mit einem Bondpad auf der Strahlungsaustrittsfläche eine vergleichsweise große
Abschattung auftreten würde, da das Bondpad auf einer
vergleichsweise kleinen Strahlungsaustrittsfläche einen relativ großen Anteil der Fläche bedeckt.
Bei einer Ausgestaltung weist die Halbleiterschichtenfolge mehrere nebeneinander angeordnete Teilbereiche auf, wobei die Teilbereiche durch einen oder mehrere Gräben voneinander getrennt sind.
Bei dieser Ausgestaltung verläuft in dem mindestens einen Graben vorzugsweise ein metallischer Kontaktstreifen, der das Bondpad mit der elektrischen Verbindungsschicht elektrisch leitend verbindet. Beispielsweise können von einem Bondpad mehrere metallische Kontaktstreifen ausgehen, wobei an jeden der Kontaktstreifen jeweils mindestens ein Teilbereich der Halbleiterschichtenfolge mittels der elektrischen
Verbindungsschicht angeschlossen ist. Auf diese Weise können beispielsweise mehrere Teilbereiche einer
Halbleiterschichtenfolge, bei der die Teilbereiche
vorteilhaft jeweils eine laterale Ausdehnung von 300 μπι oder weniger aufweisen, zu einem vergleichsweise großen
optoelektronischen Halbleiterchip kombiniert werden. Die gesamte laterale Ausdehnung des Chips kann in diesem Fall wesentlich größer als die laterale Ausdehnung der
Teilbereiche sein. Die Kontaktierung der mehreren
Teilbereiche erfolgt vorzugsweise über ein einziges Bondpad, das mittels des in dem mindestens einen Graben zwischen den Halbleiterbereichen verlaufenden Kontaktstreifens jeweils an die elektrische Verbindungsschicht angeschlossen ist. Die Erfindung wird im Folgenden anhand von
Ausführungsbeispielen im Zusammenhang mit den Figuren 1 bis 7 näher erläutert.
Es zeigen: eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem ersten Ausführungsbeispiel,
Figuren 2A bis 21 eine schematische Darstellung eines
Verfahrens zur Herstellung des optoelektronischen Halbleiterchips gemäß dem ersten
Ausführungsbeispiel anhand von Zwischenschritten,
Figur 3 eine schematische Darstellung einer Aufsicht auf einen optoelektronischen Halbleiterchip gemäß einem zweiten Ausführungsbeispiel,
Figur 4 eine schematische Darstellung einer Aufsicht auf einen optoelektronischen Halbleiterchip gemäß einem dritten Ausführungsbeispiel, eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem vierten Ausführungsbeispiel,
Figuren 6A bis 6E eine schematische Darstellung eines
Verfahrens zur Herstellung des optoelektronischen Halbleiterchips gemäß dem vierten
Ausführungsbeispiel anhand von Zwischenschritten und Figur 7 eine schematische Darstellung einer Aufsicht auf einen optoelektronischen Halbleiterchip gemäß einem fünften Ausführungsbeispiel. Gleiche oder gleich wirkenden Bestandteile sind in den
Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen .
Der in Figur 1 schematisch im Querschnitt dargestellte optoelektronische Halbleiterchip 1 enthält eine
Halbleiterschichtenfolge 2, die einen ersten
Halbleiterbereich 3 eines ersten Leitungstyps und einen zweiten Halbleiterbereich 5 eines zweiten Leitungstyps aufweist. Vorzugsweise ist der erste Halbleiterbereich 3 ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 5 ein n-Typ-Halbleiterbereich . Zwischen dem ersten
Halbleiterbereich 3 und dem zweiten Halbleiterbereich 5 ist eine aktive Zone 4 angeordnet.
Die aktive Zone 4 des optoelektronischen Halbleiterchips 1 ist vorzugsweise eine zur Emission von Strahlung geeignete aktive Zone. Die aktive Zone 4 kann zum Beispiel als pn- Übergang, als Doppelheterostruktur, als Einfach-
Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein.
Die Halbleiterschichtenfolge 2 des Halbleiterchips 1 basiert vorzugsweise auf einem I I I-V-Verbindungshalbleitermaterial , insbesondere auf einem Arsenid-, Nitrid- oder Phosphid- Verbindungshalbleitermaterial . Beispielsweise kann die
Halbleiterschichtenfolge 2 InxAlyGa]_-x-yN, InxAlyGa]__x_yP oder InxAlyGa]__x_yAs , jeweils mit 0 < x < 1, 0 < y < 1 und x + y < 1, enthalten. Dabei muss das III-V- Verbindungshalbleitermaterial nicht zwingend eine
mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere
Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im
wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Der optoelektronische Halbleiterchip 1 weist ein
Trägersubstrat 11 auf, das vorzugsweise nicht gleich dem Aufwachssubstrat der Halbleiterschichtenfolge 2 ist und beispielsweise mittels einer Verbindungsschicht 12, bei der es sich insbesondere um eine Lotschicht aus einem Metall oder einer Metalllegierung handeln kann, mit dem Halbleiterchip 1 verbunden ist. Das Trägersubstrat 11 kann alternativ auch galvanisch hergestellt sein. Vorzugsweise ist das
Trägersubstrat 11 elektrisch leitfähig und dient zur
elektrischen Kontaktierung des ersten Halbleiterbereichs 3. Das Trägersubstrat 11 weist vorzugsweise Silizium, Nickel, Kupfer oder Molybdän auf.
Um die Strahlungsausbeute des optoelektronischen
Halbleiterchips 1 zu verbessern, ist zwischen der
Halbleiterschichtenfolge 2 und dem Trägersubstrat 11 eine Spiegelschicht 6 angeordnet. Die Spiegelschicht 6 ist dem ersten Halbleiterbereich 3 an der dem Trägersubstrat 11 zugewandten Seite nachgeordnet und kann insbesondere an die Halbleiterschichtenfolge 2 angrenzen. Es ist auch möglich, dass zwischen dem ersten Halbleiterbereich 3 und der Spiegelschicht 6 eine Zwischenschicht angeordnet ist,
beispielsweise eine dünne Haftvermittlerschicht (nicht dargestellt) . Zwischen dem Trägersubstrat 11 und der
Spiegelschicht 6 sind beispielsweise die Verbindungsschicht 12, insbesondere eine Lotschicht aus einem Metall oder einer Metalllegierung, eine Kontaktmetallisierung 13, bei der es sich insbesondere um eine Ti/Pt/Au-Schichtenfolge handeln kann, und eine Barriereschicht 14 angeordnet, bei der es sich beispielsweise um eine TiW (N) -Schicht handeln kann. Die
Barriereschicht 14 verhindert insbesondere eine Diffusion von Bestandteilen der Spiegelschicht 6 in die
Kontaktmetallisierung 13 oder die Verbindungsschicht 12 und umgekehrt . Die Spiegelschicht 6 enthält insbesondere Silber, Aluminium oder eine Metalllegierung mit Silber oder Aluminium. Diese Materialien zeichnen sich durch eine hohe Reflektivität im sichtbaren Spektralbereich und eine gute elektrische
Leitfähigkeit aus. Die Spiegelschicht 6 hat zum einen die Funktion, von der aktiven Schicht 4 in Richtung des
Trägersubstrats 11 emittierte Strahlung zur
Strahlungsauskoppelfläche 15 zu reflektieren. Weiterhin dient die Spiegelschicht 6 auch zur elektrischen Kontaktierung des ersten Halbleiterbereichs 3.
Die elektrische Kontaktierung des zweiten Halbleiterbereichs 5 erfolgt mittels einer Kontaktschicht 7, die zumindest auf Teilbereichen der Strahlungsaustrittsfläche 15 des
Halbleiterchips 1 angeordnet ist. Die Oberfläche der
Halbleiterschichtenfolge 2, welche die
Strahlungsaustrittsfläche 15 des Halbleiterchips 1 ausbildet, weist vorzugsweise eine Aufrauung oder Auskoppelstruktur 18 auf, um die Strahlungsauskopplung aus der
Halbleiterschichtenfolge 2 zu verbessern.
Die Kontaktschicht 7 ist vorzugweise transparent. Die
transparente Kontaktschicht 7 weist insbesondere ein
transparentes leitendes Oxid auf, beispielweise Indium-Zinn- Oxid. Dadurch, dass die Kontaktschicht 7 auf der
Strahlungsaustrittsfläche 15 transparent ist, wird die
Auskopplung von Strahlung aus dem optoelektronischen
Halbleiterchip 1 vorteilhaft nicht oder nur unwesentlich beeinträchtigt .
Um die Strahlungsauskopplung aus der
Strahlungsaustrittsfläche 15 durch die Kontaktschicht 7 so wenig wie möglich zu beeinträchtigen, ist es besonders vorteilhaft, wenn die Kontaktschicht 7 nur Teilbereiche der Strahlungsaustrittsfläche 15 bedeckt. Insbesondere kann die transparente Kontaktschicht 7 einen oder mehrere über die Strahlungsaustrittsfläche 15 verlaufende Kontaktstege (nicht dargestellt) aufweisen, die insbesondere eine Gitterstruktur ausbilden können.
Bei dem Halbleiterchip 1 sind die Seitenflanken 21 der
Halbleiterschichtenfolge 2 und die Seitenflanken 16 der
Spiegelschicht 6 von einer elektrisch isolierenden
transparenten Verkapselungsschicht 10 bedeckt. Die
Verkapselungsschicht 10 hat zum einen die Funktion, die
Spiegelschicht 6 vor Korrosion zu schützen. Insbesondere wird die Spiegelschicht 6 durch die Verkapselungsschicht 10 vor Oxidation oder dem Eindringen von Feuchtigkeit geschützt. Die Seitenflanken 16 der Spiegelschicht 6 sind vorzugsweise allseitig von der Verkapselungsschicht 10 umgeben, sodass die Spiegelschicht 6 an keiner Stelle direkt an das
Umgebungsmedium angrenzt.
Die transparente Verkapselungsschicht 10 weist vorzugsweise mindestens eines der Materialien AI2O3, ZrC>2, T1O2, Hf02 oder S1O2 auf. Bei einer Ausgestaltung kann die transparente
Verkapselungsschicht 10 mindestens zwei Teilschichten
aufweisen. Beispielsweise kann die Verkapselungsschicht 10 eine Grundschicht aus Aluminiumoxid, Zirkonoxid, Titanoxid oder Hafniumoxid und eine Deckschicht aus Siliziumoxid aufweisen. Eine derartige transparente Verkapselungsschicht 10 schützt die Spiegelschicht 6 besonders effektiv vor
Korrosion und/oder dem Eindringen von Feuchtigkeit. Die Dicke der transparenten Verkapselungsschicht 10 beträgt
vorzugsweise 1 μπι oder weniger. Wenn die transparente
Verkapselungsschicht 10 mehrlagig ausgeführt ist, ist unter der Dicke der Verkapselungsschicht 10 die Gesamtdicke zu verstehen . Bei einer besonders bevorzugten Ausgestaltung weist die
Spiegelschicht 6 eine kleinere laterale Ausdehnung als die Halbleiterschichtenfolge 2 auf, sodass sich Teilbereiche 10a der transparenten Verkapselungsschicht 10 unter die
Halbleiterschichtenfolge 2 erstrecken. Die Seitenflanken 16 der Spiegelschicht 6 sind bei dieser Ausgestaltung
vorteilhaft von den Seitenflanken 21 der
Halbleiterschichtenfolge 2 beabstandet. Der Abstand zwischen den Seitenflanken 21 der Halbleiterschichtenfolge 2 und den Seitenflanken 16 der Spiegelschicht 6 beträgt bevorzugt zwischen 0,5 μπι und 5 μπι, besonders bevorzugt etwa 3 μπι. Auf diese Weise wird die Spiegelschicht 6 besonders effektiv geschützt . Die Kontaktschicht 7 auf der Strahlungsaustrittsfläche 15 ist mittels einer elektrischen Verbindungsschicht 8 mit einem Bondpad 9 verbunden. Das Bondpad 9 ist in lateraler Richtung von der Halbleiterschichtenfolge 2 beabstandet angeordnet und bedeckt insbesondere nicht die Strahlungsaustrittsfläche 15. Um das Bondpad 9 mit der Kontaktschicht 7 zu verbinden, ist die elektrische Verbindungsschicht 8 auf der transparenten Verkapselungsschicht 10 über die Seitenflanken 21 der
Halbleiterschichtenfolge 2 zu dem Bondpad geführt.
Insbesondere verläuft die elektrische Verbindungsschicht 8 von einem Randbereich der Strahlungsaustrittsfläche 15, an dem die elektrische Verbindungsschicht 8 an die transparente Kontaktschicht 7 angeschlossen ist, über einen Teilbereich der Verkapselungsschicht 10, welcher die Seitenflanken 21 der Halbleiterschichtenfolge 2 bedeckt, bis auf einen Bereich der Verkapselungsschicht 10, der das Trägersubstrat 11 mit den darauf aufgebrachten Schichten 12, 13, 14 bedeckt. Das
Bondpad 9 ist auf einem Bereich der elektrischen
Verbindungsschicht 8 angeordnet, der von den Seitenflanken 21 der Halbleiterschichtenfolge 2 beabstandet ist und parallel zu Hauptebene der Halbleiterschichtenfolge 2 auf der oberhalb des Trägersubstrats 11 angeordneten Verkapselungsschicht 10 verläuft .
Die elektrische Verbindungsschicht 8 enthält vorzugsweise ein transparentes leitendes Oxid, insbesondere Indium-Zinn-Oxid. Die elektrische Verbindungsschicht kann also insbesondere aus dem gleichen Material gebildet sein wie die transparente Kontaktschicht 7 auf der Strahlungsaustrittsfläche des
Halbleiterchips. Bei dieser Ausgestaltung ist die elektrische Verbindungsschicht 8 vorteilhaft transparent. Dies hat den Vorteil, dass Strahlung, welche die transparente Verkapselungsschicht 10 an den Seitenflanken 21 des Halbleiterchips durchdringt, nicht absorbiert wird, was zu einer Erwärmung des Halbleiterchips und zu einer Verminderung der Effizienz führen könnte.
Ein Ausführungsbeispiel eines Herstellungsverfahrens zur Herstellung des in Figur 1 dargestellten optoelektronischen Halbleiterchips wird im Folgenden anhand der Figuren 2A bis 21 erläutert.
Bei dem in Figur 2A dargestellten Zwischenschritt des
Verfahrens ist die Halbleiterschichtenfolge 2, die den ersten Halbleiterbereich 3, die aktive Zone 4 und den zweiten
Halbleiterbereich 5 umfasst, auf ein Aufwachssubstrat 20 angewachsen worden. Das Aufwachsen erfolgt vorzugsweise epitaktisch, insbesondere mittels MOVPE . Die
Halbleiterschichtenfolge 2 kann beispielsweise
Nitridverbindungs-Halbleitermaterialien enthalten und das Aufwachssubstrat 20 ein Saphirsubstrat sein. Der erste
Halbleiterbereich 3 ist vorzugsweise ein p-Typ-
Halbleiterbereich und der zweite Halbleiterbereich 5 ist vorzugsweise ein n-Typ-Halbleiterbereich .
Bei dem in Figur 2B dargestellten Zwischenschritt ist eine Spiegelschicht 6 auf die dem Aufwachssubstrat 20
gegenüberliegende Grenzfläche der Halbleiterschichtenfolge 2 aufgebracht worden. Die Spiegelschicht 6 grenzt also
vorzugsweise an den p-Typ-Halbleiterbereich 3 an. Die
Spiegelschicht 6 enthält vorzugsweise Silber.
Auf die Spiegelschicht 6 ist eine Barriereschicht 14
aufgebracht worden, die beispielsweise TiW (N) enthalten kann. Die Barriereschicht 14 hat die Funktion, eine Diffusion des Materials der Spiegelschicht in nachfolgende
Metallisierungsschichten und umgekehrt zu unterbinden.
Auf die Barriereschicht 14 folgt eine Kontaktmetallisierung 13, die mehrere Teilschichten aufweisen kann, insbesondere eine Ti/Pt/Au-Schichtenfolge .
Die auf diese Weise hergestellte Schichtenfolge ist an der dem Aufwachssubstrat 20 gegenüberliegenden Seite,
beispielsweise mittels einer Verbindungsschicht 12, mit einem Trägersubstrat 11 verbunden worden. Das Trägersubstrat 11 kann insbesondere elektrisch leitfähig sein und weist
vorzugsweise Silizium, Nickel, Kupfer oder Molybdän auf. Die Verbindungsschicht 12 kann beispielsweise eine
Lotschicht, insbesondere eine AuSn-Lotschicht sein.
Alternativ wäre es auch möglich, das Trägersubstrat 11 direkt galvanisch auf der Kontaktmetallisierung 13 abzuscheiden. In diesem Fall wäre keine Verbindungsschicht 12 notwendig.
Bei dem in Figur 2C dargestellten Zwischenschritt ist das Aufwachssubstrat 20 von der Halbleiterschichtenfolge 2 abgelöst worden. Der optoelektronische Halbleiterchip 1 ist im Vergleich zu den vorherigen Figuren um 180° gedreht dargestellt, da nun das dem ursprünglichen Aufwachssubstrat 20 gegenüberliegende Trägersubstrat 11 als alleiniger Träger des Halbleiterchips 1 fungiert. Das Aufwachssubstrat 20, insbesondere ein Saphirsubstrat, kann z. B. mittels eines Laser-Lift-Off-Prozesses von der Halbleiterschichtenfolge 2 abgelöst werden.
Bei dem in Figur 2D dargestellten Zwischenschritt ist die nun freigelegte Oberfläche des zweiten Halbleiterbereichs 5 mit einer Auskoppelstruktur 18 versehen worden. Die
Auskoppelstruktur 18 kann beispielsweise durch Ätzen mit KOH hergestellt werden. Auf diese Weise wird die
Strahlungsauskopplung der von der aktiven Schicht 4
emittierten Strahlung verbessert, da die Oberfläche des zweiten Halbleiterbereichs 5 im fertigen Halbleiterchip als Strahlungsaustrittsfläche 15 dient.
Bei dem in Figur 2E dargestellten Zwischenschritt ist die Halbleiterschichtenfolge 2 zu einer Mesa-Struktur
strukturiert worden. Dabei sind Randbereiche der
Halbleiterschichtenfolge 2 bis zur Spiegelschicht 6
abgetragen worden, um ein Halbleiterschichtenfolge 2 mit einer gewünschten Form und Größe herzustellen. Die
Strukturierung erfolgt vorzugsweise fotolithografisch, wobei als Ätzmittel beispielsweise H3PO4 verwendet werden kann.
Bei einem nachfolgenden in Figur 2F dargestellten
Verfahrensschritt ist die Spiegelschicht 6 mit einem
Ätzprozess derart strukturiert worden, dass sie eine kleinere laterale Ausdehnung als die Halbleiterschichtenfolge 2 aufweist. Die Halbleiterschichtenfolge 2 weist vorzugsweise allseitig einen Überstand über die Spiegelschicht 6 auf. An die Seitenflanken 16 der Spiegelschicht 6 grenzt also jeweils ein Zwischenraum an, der zwischen der
Halbleiterschichtenfolge 2 und der Barriereschicht 14
ausgebildet ist. Insbesondere weisen die Seitenflanken 16 der Spiegelschicht 6 einen Abstand zu den Seitenflanken 21 der Halbleiterschichtenfolge 2 auf. Der Abstand beträgt
vorzugsweise zwischen 0,5 μπι und 5 μπι.
Auf die auf diese Weise hergestellte Schichtenfolge ist bei dem in Figur 2G dargestellten Zwischenschritt eine elektrisch isolierende transparente Verkapselungsschicht 10 aufgebracht worden. Die transparente Verkapselungsschicht 10 enthält bevorzugt zumindest eines der Materialien AI2O3, Zr02, T1O2, HfC>2 oder S1O2. Die transparente Verkapselungsschicht 10 wird vorzugsweise mittels Atomlagenabscheidung (ALD - Atomic Layer Deposition) hergestellt. Mit diesem Verfahren zur
Schichtabscheidung können vorteilhaft besonders reine und dichte Schichten abgeschieden werden. Weiterhin hat dieses Verfahren den Vorteil, dass eine Schichtabscheidung auch in vergleichsweise kleinen Zwischenräumen möglich ist,
insbesondere in den an die Seitenflanken 16 der
Spiegelschicht 6 angrenzenden Zwischenräumen zwischen der Halbleiterschichtenfolge 2 und der Barriereschicht 14. Bei dem in Figur 2H dargestellten weiteren Zwischenschritt ist die als Strahlungsauskoppelfläche 15 dienende Oberfläche des zweiten Halbleiterbereichs 5 von der transparenten elektrischen Verkapselungsschicht befreit worden. Dies kann beispielsweise durch Ätzen mittels gepufferter Flusssäure (BOE - Buffered Oxide Etch) erfolgen. Weiterhin kann die
Oberfläche des zweiten Halbleiterbereichs 5 durch induktiv gekoppeltes Plasmaätzen (ICP) behandelt werden, um das spätere Aufbringen einer Kontaktschicht vorzubereiten. Bei dem in Figur 21 dargestellten Zwischenschritt ist eine Schicht 7, 8 aus einem transparenten leitenden Oxid
aufgebracht und strukturiert worden. Die transparente
leitende Oxidschicht 7, 8 kann insbesondere eine ITO-Schicht sein und beispielsweise eine Dicke von etwa 250 nm aufweisen.
Ein Teil 7 der transparenten leitenden Oxidschicht, der auf der Strahlungsaustrittsfläche 15 abgeschieden worden ist, bildet eine transparente Kontaktschicht 7 zur elektrischen Kontaktierung des zweiten Halbleiterbereichs 5 aus.
Ein weiterer Teil 8 der transparenten leitenden Oxidschicht erstreckt sich von einem Randbereich der transparenten
Kontaktschicht 7 über eine mit der transparenten
Verkapselungsschicht 10 versehene Seitenflanke 21 der
Halbleiterschichtenfolge hinweg bis auf einen parallel zur Hauptebene der Halbleiterschichtenfolge 2 verlaufenden
Bereich der Verkapselungsschicht 10, der auf der
Barriereschicht 14 angeordnet ist. Dieser Teil der
transparenten leitenden Oxidschicht bildet die elektrische Verbindungsschicht 8. Bei dieser Ausgestaltung sind die transparente Kontaktschicht 7 und die elektrische Verbindungsschicht 8 also aus dem gleichen Material hergestellt und können insbesondere im gleichen Arbeitsschritt aufgebracht und/oder strukturiert werden .
Zur Fertigstellung des in Figur 1 dargestellten
optoelektronischen Halbleiterchips 1 wird in einem weiteren Verfahrensschritt auf den Bereich der elektrischen
Verbindungsschicht 8, der parallel zur Hauptebene der
Halbleiterschichtenfolge 2 in einem neben der
Halbleiterschichtenfolge 2 angeordneten Bereich auf der
Verkapselungsschicht 10 verläuft, ein Bondpad 9 aufgebracht. Das Bondpad 9 kann eine oder mehrere Metallschichten
aufweisen, insbesondere eine Ti/Pt/Au-Schichtenfolge .
In Figur 3 ist ein Ausführungsbeispiel des optoelektronischen Halbleiterchips 1 in einer Aufsicht dargestellt. Bei diesem Ausführungsbeispiel ist die transparente Kontaktschicht 7, die über die Strahlungsaustrittsfläche 15 verläuft, nicht ganzflächig aufgebracht, sondern weist eine Vielzahl von Kontaktstegen 17 auf. Die Kontaktstege 17 bilden auf der Strahlungsaustrittsfläche 15 eine Gitterstruktur aus. Bei der Gitterstruktur handelt es sich bei dem Ausführungsbeispiel um ein rechtwinkliges Gitter, bei dem die Kontaktstege 17 in beispielsweise acht Zeilen und acht Spalten angeordnet sind.
Die Strukturierung der transparenten Kontaktschicht 7 zu Kontaktstegen 17, insbesondere zu einer Gitterstruktur, hat den Vorteil, dass einerseits eine gute Stromaufweitung erzielt wird, d. h. dass der Strom gleichmäßig über die gesamte Querschnittsfläche der Halbleiterschichtenfolge in den Halbleiterchip 1 eingeprägt wird. Weiterhin verbleiben zwischen den Kontaktstegen Bereiche, in denen die
Strahlungsaustrittsfläche 15 frei von der Kontaktschicht 7 ist, sodass auf diese Weise eine besonders gute
Strahlungsauskopplung erzielt wird. Die aus den Kontaktstegen 17 gebildete transparente
Kontaktschicht 7 ist mittels einer elektrischen
Verbindungsschicht 8 mit einem Bondpad 9 elektrisch leitend verbunden. Die elektrische Verbindungsschicht 8 ist wie die transparente Kontaktschicht 7 aus einem transparenten
leitenden Oxid, insbesondere ITO, gebildet.
Die elektrische Verbindungsschicht 8 weist einen Bereich 8a auf, in dem sie in einem Randbereich der
Strahlungsaustrittsfläche 15 an die transparente
Kontaktschicht 7 anschließt. Ein weiterer Teil 8b der
elektrischen Verbindungsschicht 8 verläuft über die mit der Verkapselungsschicht 10 versehenen Seitenflanken 21 des Halbleiterchips 1. Ein dritter Bereich 8c der elektrischen Verbindungsschicht ist auf einem parallel zur Hauptebene der Halbleiterschichtenfolge verlaufenden Bereich der
transparenten Verkapselungsschicht 10 angeordnet. Auf diesem Bereich 8c der elektrischen Verbindungsschicht 8 ist das Bondpad 9 lateral von der Halbleiterschichtenfolge versetzt angeordnet .
Vorzugsweise sind die elektrische Verbindungsschicht 8 und das Bondpad 9 in einer Ecke des optoelektronischen
Halbleiterchips 1 angeordnet. Dadurch, dass das Bondpad 9 lateral versetzt von der Halbleiterschichtenfolge angeordnet ist, wird die Strahlungsauskopplung durch die
Strahlungsaustrittsfläche 15 nicht von dem Bondpad 9
beeinträchtigt. Diese Art der elektrischen Kontaktierung ist besonders vorteilhaft für optoelektronische Halbleiterchips 1, deren Seitenlänge etwa 300 μπι oder weniger beträgt. Bei derartigen vergleichsweise kleinen optoelektronischen
Halbleiterchips 1 würde bei einer Anordnung des Bondpads 9 auf der Strahlungsaustrittsfläche 15 ein signifikanter Teil der emittierten Strahlung durch absorbierende Material des Bondpads 9 absorbiert werden.
In Figur 4 ist ein weiteres Ausführungsbeispiel des
optoelektronischen Halbleiterchips 1 in einer Aufsicht dargestellt, bei dem die Halbleiterschichtenfolge mehrere voneinander separierte Teilbereiche 22 aufweist, die jeweils als Mesa strukturiert sind und durch Gräben 19 voneinander getrennt sind. Die Teilbereiche 22 der
Halbleiterschichtenfolge sind jeweils wie bei dem in Figur 3 dargestellten Ausführungsbeispiel ausgestaltet.
Der optoelektronische Halbleiterchip 1 weist ein zentrales Bondpad 9 auf, das auf der elektrischen Verbindungsschicht 8 angeordnet ist, welche über die Seitenflanken der Bereiche 22 der Halbleiterschichtenfolge jeweils zu den transparenten Kontaktschichten 7 geführt ist. Zusätzlich verlaufen in den Gräben 19 von dem Bondpad 9 ausgehende metallische
Kontaktstreifen 23, welche beispielsweise aus dem gleichen Material wie das Bondpad gebildet sein können und
insbesondere in dem gleichen Verfahrensschritt wie das
Bondpad hergestellt werden können. Die elektrische
Verbindungsschicht 8 kontaktiert die Kontaktschicht 7 jeweils nicht nur an den Ecken der Teilbereiche 22 der
Halbleiterschichtenfolge, sondern jeweils auch an den den Kontaktstreifen 23 zugewandten Seitenflanken der Teilbereiche 22 der Halbleiterschichtenfolge. Auf diese Weise wird die Stromeinprägung in die Randbereiche der jeweiligen
Teilbereiche 22 der Halbleiterschichtenfolge weiter
verbessert .
Bei dem in Figur 4 dargestellten Ausführungsbeispiel weisen die Teilbereiche 22 der Halbleiterschichtenfolge vorzugsweise jeweils eine Seitenlänge von 300 μπι oder weniger auf.
Dadurch, dass in dem optoelektronischen Halbleiterchip 1 mehrere derartige Teilbereiche 22 zu einem gemeinsamen optoelektronischen Halbleiterchip kombiniert sind, kann ein vergleichsweise großer optoelektronischer Halbleiterchip 1 realisiert werden, bei dem in alle Teilbereiche 22 eine gleichmäßige Stromeinprägung erfolgt.
In Figur 5 ist ein weiteres Ausführungsbeispiel des
optoelektronischen Halbleiterchips 1 in einem Querschnitt dargestellt. Bei diesem Ausführungsbeispiel ist die
elektrische Verbindungsschicht 8 nicht aus dem gleichen
Material wie die transparente Kontaktschicht 7, sondern aus dem gleichen Material wie das Bondpad 9 gebildet. Die elektrische Verbindungsschicht 8 und das Bondpad 9 können beispielsweise jeweils eine Ti/Au/Pt-Schichtenfolge aufweisen und insbesondere gleichzeitig aufgebracht und/oder
strukturiert werden.
Ein Verfahren zur Herstellung des in Figur 5 dargestellten optoelektronischen Halbleiterchips 1 wird im Folgenden im Zusammenhang mit den Figuren 6A bis 6E anhand von
Zwischenschritten erläutert. Bei dem Verfahren werden
zunächst die zuvor im Zusammenhang mit den Figuren 2A bis 2D erläuterten Zwischenschritte durchgeführt, die an dieser Stelle daher nicht noch einmal erläutert werden.
Bei dem in Figur 6A dargestellten Zwischenschritt wird auf die zuvor mit einer Auskoppelstruktur 18 versehene Oberfläche des zweiten Halbleiterbereichs 5, der vorzugsweise ein n-Typ- Halbleiterbereich ist, die Kontaktschicht 7 aufgebracht. Die Kontaktschicht 7 weist vorzugsweise ein transparentes leitendes Oxid wie beispielsweise ITO auf und kann
beispielsweise eine Dicke von etwa 250 nm aufweisen.
Vorzugsweise wird die Oberfläche des zweiten
Halbleiterbereichs 5 vor dem Aufbringen der transparenten Kontaktschicht 7 mit induktivem Plasmaätzen behandelt, um den elektrischen Anschluss der transparenten Kontaktschicht 7 an das Halbleitermaterial des zweiten Halbleiterbereichs 5 zu verbessern. Im Gegensatz zu dem im Zusammenhang mit den
Figuren 2A bis 21 beschriebenen Herstellungsverfahren wird bei diesem Ausführungsbeispiel die transparente
Kontaktschicht 7 also bereits vor der Strukturierung der Halbleiterschichtenfolge 2 aufgebracht.
Nachfolgend erfolgen das in Figur 6B dargestellte
Strukturieren der Halbleiterschichtenfolge 2 zu einer Mesa- Struktur, die in Figur 6C dargestellte Strukturierung der Spiegelschicht 6 und das in Figur 6D dargestellte Aufbringen der transparenten elektrisch isolierenden
Verkapselungsschicht 10. Diese Verfahrensschritte entsprechen den zuvor im Zusammenhang mit den Figuren 2E bis 2G
dargestellten Verfahrensschritten und werden daher nicht nochmals näher erläutert.
Bei dem in Figur 6E dargestellten Zwischenschritt ist eine Öffnung in der Verkapselungsschicht 10 erzeugt worden, um die mit der transparenten Kontaktschicht 7 bedeckte
Strahlungsaustrittsfläche 15 des optoelektronischen
Halbleiterchips 1 freizulegen. Um den in Fig. 5 dargestellten optoelektronischen
Halbleiterchip 1 fertig zu stellen, wird nachfolgend eine Metallisierung, beispielsweise eine Ti/Pt/Au-Schichtenfolge, aufgebracht und strukturiert, welche die elektrische
Verbindungsschicht 8 und das Bondpad 9 ausbildet.
In Figur 7 ist eine Aufsicht auf ein weiteres
Ausführungsbeispiel des optoelektronischen Halbleiterchips 1 dargestellt. Der optoelektronische Halbleiterchip ist im Wesentlichen wie das in Figur 3 dargestellte
Ausführungsbeispiel ausgebildet, wobei die elektrische
Verbindungsschicht 8 aber nicht aus dem gleichen Material wie die transparente Kontaktschicht 7, sondern aus dem gleichen Material wie das Bondpad 9 gebildet ist. Die Metallisierung, die neben der Halbleiterschichtenfolge 2 das Bondpad 9 ausbildet, verläuft also auch über die mit der elektrisch isolierenden Verkapselungsschicht 10 versehenen Seitenflanken des Halbleiterchips 1 bis zur Strahlungsaustrittsfläche 15, wo sie an die transparente Kontaktschicht 7 angrenzt und diese elektrisch mit dem Bondpad 9 verbindet.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
Optoelektronischer Halbleiterchip (1), umfassend
- ein Trägersubstrat (11),
- eine Halbleiterschichtenfolge (2), die einen ersten Halbleiterbereich (3) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (5) eines zweiten Leitungstyps und eine dazwischen angeordnete aktive Schicht (4) enthält, wobei der erste Halbleiterbereich (3) dem
Trägersubstrat (11) und der zweite Halbleiterbereich (5) einer Strahlungsaustrittsfläche (15) des Halbleiterchips (1) zugewandt ist,
- eine zwischen dem Trägersubstrat (11) und der
Halbleiterschichtenfolge (2) angeordnete Spiegelschicht (6), die ein Metall oder eine Metalllegierung aufweist,
- eine elektrisch isolierende transparente
Verkapselungsschicht (10), welche Seitenflanken (16) der Spiegelschicht (6) und Seitenflanken (21) der
Halbleiterschichtenfolge (2) bedeckt,
- ein Bondpad (9), das lateral versetzt von der
Halbleiterschichtenfolge (2) angeordnet ist,
- eine Kontaktschicht (7) zur elektrischen Kontaktierung des zweiten Halbleiterbereichs (5), die zumindest auf Teilbereichen der Strahlungsaustrittsfläche (15)
angeordnet ist, und
- eine elektrische Verbindungsschicht (8), welche das Bondpad (9) mit der Kontaktschicht (7) elektrisch leitend verbindet, und auf der transparenten
Verkapselungsschicht (10) über die Seitenflanken (21) der Halbleiterschichtenfolge (2) zu dem Bondpad (9) geführt ist.
2. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die Spiegelschicht (6) eine kleinere laterale Ausdehnung als die Halbleiterschichtenfolge (2)
aufweist, und sich Teilbereiche (10a) der transparenten Verkapselungsschicht (10) unter die
Halbleiterschichtenfolge (2) erstrecken.
3. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die transparente Verkapselungsschicht (10) eine mittels Atomlagenabscheidung hergestellte Schicht ist.
4. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die transparente Verkapselungsschicht (10) ein Aluminiumoxid, ein Zirkonoxid, ein Titanoxid, ein
Hafniumoxid oder ein Siliziumoxid enthält.
5. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die transparente Verkapselungsschicht (10) eine Dicke von 1 μπι oder weniger aufweist.
6. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die Kontaktschicht (7) transparent ist.
7. Optoelektronischer Halbleiterchip nach Anspruch 6,
wobei die Kontaktschicht (7) ein transparentes leitendes Oxid aufweist.
8. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche, wobei die Strahlungsaustrittsfläche (15) der Halbleiterschichtenfolge eine Auskoppelstruktur (18) oder Aufrauung zur Verbesserung der
Strahlungsauskoppelung aufweist.
9. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die Kontaktschicht (7) derart strukturiert ist, dass sie nur Teilbereiche der Strahlungsaustrittsfläche (15) bedeckt.
10. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die Kontaktschicht (7) einen oder mehrere über die Strahlungsaustrittsfläche (15) verlaufende Kontaktstege (17) aufweist.
11. Optoelektronischer Halbleiterchip nach Anspruch 10,
wobei die Kontaktstege (17) eine Gitterstruktur
ausbilden .
12. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die elektrische Verbindungsschicht (8) ein
transparentes leitendes Oxid aufweist.
13. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die Halbleiterschichtenfolge (2) eine laterale Ausdehnung von 300 μπι oder weniger aufweist.
14. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche, bei dem die Halbleiterschichtenfolge (2) mehrere nebeneinander angeordnete Teilbereiche (22) aufweist, wobei die Teilbereiche (22) durch mindestens einen Graben (19) voneinander getrennt sind.
Optoelektronischer Halbleiterchip nach Anspruch 14, wobei in dem mindestens einen Graben (19) ein
metallischer Kontaktstreifen (23) verläuft, der das Bondpad (9) mit der elektrischen Verbindungsschicht ( elektrisch leitend verbindet.
PCT/EP2012/051145 2011-02-07 2012-01-25 Optoelektronischer halbleiterchip mit verkapselter spiegelschicht Ceased WO2012107290A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011010504A DE102011010504A1 (de) 2011-02-07 2011-02-07 Optoelektrischer Halbleiterchip
DE102011010504.2 2011-02-07

Publications (1)

Publication Number Publication Date
WO2012107290A1 true WO2012107290A1 (de) 2012-08-16

Family

ID=45531412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/051145 Ceased WO2012107290A1 (de) 2011-02-07 2012-01-25 Optoelektronischer halbleiterchip mit verkapselter spiegelschicht

Country Status (3)

Country Link
DE (1) DE102011010504A1 (de)
TW (1) TW201236195A (de)
WO (1) WO2012107290A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658548B2 (en) 2016-03-18 2020-05-19 Osram Oled Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
CN114175286A (zh) * 2019-05-28 2022-03-11 奥斯兰姆奥普托半导体有限责任公司 具有发射电磁辐射的半导体器件的装置及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN104157768B (zh) * 2014-07-22 2017-09-29 李媛 一种具有导电衬底的led芯片电极结构
EP4089746A1 (de) * 2021-05-11 2022-11-16 Excellence Opto. Inc. Vertikale leuchtdiodenstruktur mit einer zum testen und schützen von seitenwänden fähigen metallschicht

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091388A1 (en) * 2004-03-18 2005-09-29 Matsushita Electric Industrial Co., Ltd. Nitride based led with a p-type injection region
US20050281303A1 (en) * 2004-06-18 2005-12-22 Naochika Horio Semiconductor light emitting device and manufacturing method thereof
WO2008131735A1 (de) 2007-04-26 2008-11-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102008028886A1 (de) * 2008-06-18 2009-12-24 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
DE102008057350A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358163C (zh) * 2002-08-01 2007-12-26 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
US7348193B2 (en) * 2005-06-30 2008-03-25 Corning Incorporated Hermetic seals for micro-electromechanical system devices
US8410510B2 (en) * 2007-07-03 2013-04-02 Nichia Corporation Semiconductor light emitting device and method for fabricating the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091388A1 (en) * 2004-03-18 2005-09-29 Matsushita Electric Industrial Co., Ltd. Nitride based led with a p-type injection region
US20070181895A1 (en) * 2004-03-18 2007-08-09 Hideo Nagai Nitride based led with a p-type injection region
US20050281303A1 (en) * 2004-06-18 2005-12-22 Naochika Horio Semiconductor light emitting device and manufacturing method thereof
WO2008131735A1 (de) 2007-04-26 2008-11-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102008028886A1 (de) * 2008-06-18 2009-12-24 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
DE102008057350A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658548B2 (en) 2016-03-18 2020-05-19 Osram Oled Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
CN114175286A (zh) * 2019-05-28 2022-03-11 奥斯兰姆奥普托半导体有限责任公司 具有发射电磁辐射的半导体器件的装置及其制造方法
US12218109B2 (en) 2019-05-28 2025-02-04 Osram Opto Semiconductors Gmbh Arrangement having semiconductor components that emit electromagnetic radiation and production method therefor

Also Published As

Publication number Publication date
DE102011010504A1 (de) 2012-08-09
TW201236195A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
EP2695207B1 (de) Optoelektronischer halbleiterchip
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2559076B1 (de) Leuchtdiodenchip mit stromaufweitungsschicht
EP2122697B1 (de) Strahlung emittierender halbleiterkörper mit einer für die emittierte strahlung durchlässigen, elektrisch leitenden kontaktschicht
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102006015788A1 (de) Optoelektronischer Halbleiterchip
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
DE102010045784A1 (de) Optoelektronischer Halbleiterchip
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2014114524A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2019020424A1 (de) Optoelektronischer halbleiterchip, hochvolthalbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102014111482B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP2697835A1 (de) Verfahren zur herstellung eines halbleiterkörpers
DE102014114194A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102012110775A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102017117645A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016103353B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12701123

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12701123

Country of ref document: EP

Kind code of ref document: A1