WO2012104979A1 - 単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール - Google Patents

単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール Download PDF

Info

Publication number
WO2012104979A1
WO2012104979A1 PCT/JP2011/051966 JP2011051966W WO2012104979A1 WO 2012104979 A1 WO2012104979 A1 WO 2012104979A1 JP 2011051966 W JP2011051966 W JP 2011051966W WO 2012104979 A1 WO2012104979 A1 WO 2012104979A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
connection wiring
side connection
layer
resist material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/051966
Other languages
English (en)
French (fr)
Inventor
三宅俊正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Frontech Ltd
Original Assignee
Fujitsu Frontech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Frontech Ltd filed Critical Fujitsu Frontech Ltd
Priority to PCT/JP2011/051966 priority Critical patent/WO2012104979A1/ja
Priority to TW100148870A priority patent/TW201236126A/zh
Publication of WO2012104979A1 publication Critical patent/WO2012104979A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/053—Tails
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs

Definitions

  • the present invention relates to a single layer COF (Chip 0n Film) type driver chip module. More specifically, the input wiring side of a plurality of single layer COF type driver chips as a driving device mounted on a display panel such as a liquid crystal panel is provided.
  • the present invention relates to a single-layer COF type driver chip module that can be integrated and mounted on a control board such as a display panel without using a two-layer FPC.
  • COF type driver chip module in which two drivers are mounted on a flexible substrate, a plurality of input wirings are arranged in parallel in the gate electrode arrangement direction, and each driver has an input wiring (for example, , See Patent Document 2).
  • FIG. 4 is a diagram showing an example in which a two-layer FPC must be used to combine the input wiring portions of two conventional drivers into one connector connecting input terminal portion.
  • two drivers 2 (2a, 2b) are mounted on a two-layer FPC1.
  • the respective input wiring portions 3 (3a, 3b) are connected to each other at the connection portion 4 for each input wiring to form one input terminal portion 5.
  • FIG. 5 is a diagram showing another example in which a two-layer FPC must be used to combine the input wiring portions of two conventional drivers into one connector connecting input terminal portion.
  • the figure shows input wiring sections 7 and 7 for connecting the input wiring sections 7 and 7 of the driver 2 (2a, 2b) mounted on two single-layer FPCs 6 to one input connector 8, respectively.
  • a two-layer FPC 9 is interposed between the input connector 8 and the input connector 8.
  • the two-layer FPC 9 includes an input wiring portion 11 (11a, 11b), a connecting portion 12, and the input wiring portion 3 (3a, 3b), the connecting portion 4, and the input terminal portion 5 shown in FIG.
  • An input terminal portion 13 is formed.
  • the input connector 8 is a connector for the control board 14, and the control board 14 is a control board such as a liquid crystal panel.
  • FIG. 6 is a diagram illustrating an example in which two conventional drivers are connected to a connector without using a two-layer FPC.
  • the two drivers each independently connect the input wiring portion 7 to the connector 8, the drivers themselves can be mounted on the single-layer FPC 6.
  • two input connectors 8 are required on the control board 14, and the control board 14 increases the cost.
  • a two-layer FPC must be used to combine the input wiring portions of two drivers into one connector connection input terminal portion.
  • a two-layer FPC is more expensive than a single-layer FPC.
  • the present invention solves the above-described conventional problems, and can be mounted on a control board such as a display panel by integrating the input wiring sides of a plurality of single-layer COF type driver chips without using a two-layer FPC.
  • An object of the present invention is to provide a single layer COF type driver chip module.
  • a single layer COF type driver chip module of the present invention is connected to a single layer flexible substrate, a plurality of semiconductor chips mounted on the single layer flexible substrate, and a plurality of the semiconductor chips, respectively.
  • a plurality of output-side connection wiring portions printed on the single-layer flexible substrate and coated with a resist material, and connected to the plurality of semiconductor chips, respectively, and individually drawn out of the single-layer flexible substrate.
  • a plurality of input side connection wiring portions that are printed on the plurality of individual substrate extension portions and coated with a resist material, and one of the plurality of input side connection wiring portions is used as a reference.
  • the other input side connection wiring part bends the individual board extension part with the surface coated with the resist material inside.
  • each input side A resist material removing portion is formed in which the resist material is removed in advance in a portion where each input-side connection wiring of the connecting wiring portion is correspondingly opposed, and a conductive adhesive is formed on the resist material removing portion. Preliminarily intervening, and through the conductive adhesive, each input side connection wiring of each of the above input side connection wiring portions is electrically connected at a correspondingly opposed portion.
  • the single-layer flexible substrate is configured to form a driver chip module including a plurality of output-side connection wiring portions and one input-side connection wiring portion serving as a reference.
  • the input wiring side of a plurality of COF type driver chips can be integrated without using a two-layer FPC, so that the driver chip can be mounted on a single-layer FPC, thereby reducing the cost of the driver chip module.
  • the driver chip can be mounted on a single-layer FPC, thereby reducing the cost of the driver chip module.
  • reel material can be used, so it is possible to work with an automatic bonding machine, reducing the work cost, both the parts cost and the work cost. The production cost can be reduced.
  • FIG. 6 is a diagram illustrating a modified example of the first embodiment. 6 is a plan view showing a configuration of a single-layer COF type driver chip module according to Embodiment 2.
  • FIG. It is a figure which shows an example which must use 2 layer FPC in order to put together the input wiring part of the conventional two drivers in one input terminal part for connector connection. It is a figure which shows the other example which must use 2 layer FPC in order to put together the input wiring part of the conventional two drivers to one input terminal part for connector connection. It is a figure which shows the example in the case of connecting two conventional drivers to a connector, without using 2 layer FPC.
  • FIG. 1 is a view showing a main part of a manufacturing process of a single-layer COF (Chip 0n Film) type driver chip module according to the first embodiment
  • FIG. 1 (b) is a view showing a completed view thereof.
  • the single-layer COF type driver chip module 15 of this example includes a single-layer flexible board 16 and a plurality of (examples shown in FIG. 1) mounted on the single-layer flexible board 16. 2) semiconductor chips 17 (17a, 17b).
  • the output wiring 18 on the output side 18 (19a, 19b) is printed on the single-layer flexible substrate 16 described above.
  • the inner ends of the individual output side connection wirings of the output side connection wiring part 19 are respectively connected to the output side of the semiconductor chip 17 (17a, 17b).
  • two substrate individual extending portions 22 (22 a and 22 b) that are separately drawn out are formed.
  • the input side connection wiring portions 24 (24a, 24b) are printed and wired continuously to the main body portion 23 on which the semiconductor chip 17 of the single-layer flexible substrate 16 is mounted and the individual substrate extension portion 22.
  • each input side connection wiring 31 (31a, 31b) of the input side connection wiring section 24 is connected to the input side of the semiconductor chip 17 (17a, 17b).
  • a resist material coating surface 25 is formed on the entire surface of the single-layer flexible substrate 16 from the semiconductor chip 17, the output-side connection wiring portion 19, and the input-side connection wiring portion 23.
  • a single-layer FPC Flexible Printed Circuits
  • a reel material can be adopted, so that the above configuration can be easily realized by an operation with an automatic bonding machine.
  • one input side connection wiring part 22 as a reference for example, the input side connection wiring part 22a
  • another input side connection wiring part 22 FIG. 1A
  • the input-side connecting wiring portion 22b has the individual substrate extending portion bent by about 90 ° with the resist material coating surface 25 inside.
  • an overlapping portion 26 is formed in a state where the tip end portion is overlapped with the resist material coating surface 25 of the input side connection wiring portion 22a as a reference.
  • the input side connection wirings of the input side connection wiring portions 22a and 22b are individually connected in the portion corresponding to the overlapping portion 26 described above.
  • the resist material removing portion 28 from which the resist material on the resist material coating surface 25 has been removed is formed in the opposing portion 27.
  • ACF is an electrically conductive adhesive having anisotropic conductivity that retains insulation in the plane direction and conductivity in the thickness direction.
  • the conductive adhesive 29 is attached to the resist material removal portions 28 of both the input side connection wiring portions 22a and 22b in order to show the attachment position of the conductive adhesive 29.
  • the resist material removal portions 28 of both the input side connection wiring portions 22a and 22b are attached to show the attachment position of the conductive adhesive 29.
  • only one of them is sufficient.
  • each input side connection wiring 31 (31a, 31b) of each of the input side connection wiring portions 22 (22a, 22b) individually corresponds.
  • the opposite portions are electrically connected via the conductive adhesive 29.
  • the single-layer flexible substrate 16 includes a driver chip module including two output side connection wiring portions 19a and 19b and one input side connection wiring portion 22a as a reference. Form. That is, the single layer COF type driver chip module 15 is completed.
  • FIG. 2 is a diagram showing a modification of the first embodiment.
  • the same components and functional parts as those shown in FIGS. 1A and 1B are assigned the same reference numerals as those in FIGS. 1A and 1B.
  • the printed wiring of the input side connection wiring portion 22b is formed at a finer pitch than in the case of FIGS. 1 (a) and 1 (b).
  • the width of the individual board extending portion 22b on which the input side connecting wiring portion 22b is arranged is narrowed according to the minute printed wiring. As a result, as shown in FIG. 2, when the individual board extending portion 22b is bent by 90 °, the width of the portion overlapping the reference individual board extending portion 22a is narrowed. Thus, there is an effect that the single-layer COF type driver chip module 30 can be miniaturized.
  • FIG. 3 is a plan view showing a configuration of a single layer COF type driver chip module according to the second embodiment.
  • the same components and functions as those shown in FIGS. 1 (a) and 1 (b) are given the same numbers as those in FIGS. 1 (a) and 1 (b).
  • the single-layer COF type driver chip module 31 shown in FIG. 3 has three semiconductor chips 17 (17a, 17b, 17c) mounted on the single-layer flexible substrate 16. Corresponding to the three semiconductor chips 17, three output side connection wiring portions 19 (19 a, 19 b, 19 c) are printed on the output side 18.
  • the input side connection wiring part 24 (24a, 24b, 24c) is printed wiring continuously from the main body part 23 on which the semiconductor chip 17 of the single-layer flexible substrate 16 is mounted and the board individual extension part 22. Has been.
  • each input side connection wiring 31 (31a, 31b, 31c) of the input side connection wiring section 24 is connected to the input side of the semiconductor chip 17 (17a, 17b, 17c), respectively.
  • a resist material coating surface 25 is formed on the entire surface of the single-layer flexible substrate 16 from the semiconductor chip 17, the output connection wiring portion 19, and the input connection wiring portion 23.
  • one input side connection wiring portion 22b among the three input side connection wiring portions 22 is used as a reference.
  • another input side connection wiring portion 22c is bent to the right by 90 ° with the resist material coating surface 25 inside and the input side connection wiring portion 22c. It overlaps with the part 22b.
  • the other input side connection wiring portion 22a is bent by 90 ° to the left with the resist material coating surface 25 inside, and the overlapping portion of the input side connection wiring portions 22b and 22c. At the position shifted in the direction of the input side 21 that does not overlap with the input side 26, the input side connection wiring portion 22b is overlaid.
  • a resist material removing portion 28 is provided in a portion 27 where each input-side connection wiring is individually opposed in advance.
  • a conductive adhesive 29 is formed and attached.
  • each input side connection wiring 31 (31a, 31b, 31c) of each of the input side connection wiring portions 22 (22a, 22b, 22c). ) are electrically connected via the conductive adhesive 29 at the portions corresponding to each other.
  • the single-layer flexible substrate 16 forms a driver chip module including three output side connection wiring portions 19a, 19b, and 19c and a reference input side connection wiring portion 22b. That is, the single layer COF type driver chip module 31 is completed.
  • the present invention is not limited to this, and when four or more semiconductor chips 17 are mounted.
  • the input side connection wiring part 22 can be comprised by one piece.
  • the present invention can be used for a single layer COF type driver chip module in which the input wiring sides of a plurality of single layer COF type driver chips are integrated without using a two layer FPC.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

　複数個の単層ＣＯＦ型ドライバチップの入力配線側を２層ＦＰＣを用いずに一体化した単層ＣＯＦ型ドライバチップモジュールを提供する。単層フレキシブル基板１６にそれぞれ２個の出力側接続配線部１９と入力側接続配線部２４がプリント配線され、２個の半導体チップ１７が実装され、レジスト材被膜面２５が形成される。２つの入力側接続配線部２４は、本体部２３から個別に分かれて引き出されて形成されている基板個別延出部２２にプリント配線されている。入力側接続配線部２４ｂはレジスト材被膜面２５を内側にして基板個別延出部２２ｂを９０°折り曲げられ、その先端部は入力側接続配線部２４ａのレジスト材被膜面２５との重ね合わせ部２６を形成する。重ね合わせ部２６の接続配線３１の対向部分２７には予めレジスト材除去部２８が形成され、導電性接着剤２９が貼着され、表裏からの押圧により接続配線３１が接続されて一体化している。

Description

単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール
　本発明は、単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュールに係わり、更に詳しくは液晶パネル等の表示パネルに実装される駆動装置としての複数個の単層ＣＯＦ型ドライバチップの入力配線側を２層ＦＰＣを用いずに一体化して表示パネル等の制御基板に実装可能な形態にした単層ＣＯＦ型ドライバチップモジュールに関する。
　従来、２つのドライバチップが１つのフレキシブル基板に実装され、その２つのドライバチップに形成された入力端子に接続される配線の一部が共用化されているＣＯＦ型ドライバチップモジュールが提案されている（例えば、特許文献１参照）。
　また、フレキシブル基板に２つのドライバが実装され、各入力配線がゲート電極の配列方向に複数並設され、各ドライバごとに入力配線を有しているＣＯＦ型ドライバチップモジュールが提案されている（例えば、特許文献２参照）。
　ところで、従来、ＣＯＦ型としてフレキシブル基板に２個のドライバチップを実装した場合、それらの入力配線部を１個の入力端子部に纏めるためには、パターンの関係上、２層のＦＰＣ(Flexible Printed Circuits）を使用しなければならなかった。
　図４は、従来の２個のドライバの入力配線部を１個のコネクタ接続用入力端子部に纏めるために２層ＦＰＣを使用しなければならない１例を示す図である。同図は、２層ＦＰＣ１に２個のドライバ２（２ａ、２ｂ）が実装されている。そして、それぞれの入力配線部３（３ａ、３ｂ）が、接続部４で入力配線１本ごとに相互に接続されて、１個の入力端子部５を形成している。
　図５は、従来の２個のドライバの入力配線部を１個のコネクタ接続用入力端子部に纏めるために２層ＦＰＣを使用しなければならない他の例を示す図である。同図は、２個の単層ＦＰＣ６にそれぞれ実装されたドライバ２（２ａ、２ｂ）の入力配線部７及び７を、１個の入力コネクタ８に接続するために、入力配線部７及び７と入力コネクタ８との間に２層ＦＰＣ９を介在させている。
　この２層ＦＰＣ９には、図４に示した入力配線部３（３ａ、３ｂ）、接続部４、及び入力端子部５と同様な、入力配線部１１（１１ａ、１１ｂ）、接続部１２、及び入力端子部１３が形成されている。なお、入力コネクタ８は制御基板１４のコネクタであり、制御基板１４は例えば液晶パネル等の制御基板である。
　図６は、従来の２個のドライバを２層のＦＰＣを使用しないでコネクタに接続する場合の例を示す図である。この場合は２個のドライバは、それぞれ単独でその入力配線部７をコネクタ８に接続することになるので、ドライバそのものは単層ＦＰＣ６に実装することができる。しかし、制御基板１４の方に入力コネクタ８が２個必要となり、制御基板１４がコスト高を招くことになる。
特開２００６－０９３３３１号公報 特開２００７－２５８５１８号公報
　上記のように、従来は、２個のドライバの入力配線部を１個のコネクタ接続用入力端子部に纏めるためには、２層ＦＰＣを用いなければならない。しかし、２層ＦＰＣは単層ＦＰＣよりも高価である。
　そればかりでなく、２層ＦＰＣはリール材が存在しない。そのためドライバチップを実装する際に自動ボンディング機を使用することができない。したがって、個別の実装作業となるため、材料的にも作業的にも高コストであるという課題がある。
　そうかといって、２層ＦＰＣを使用しないで２個のドライバの入力配線部をコネクタに接続しようとすると、コネクタが２個必要となって制御基板側のコストが増加する。
　本発明は、上記従来の課題を解決するものであって、複数個の単層ＣＯＦ型ドライバチップの入力配線側を２層ＦＰＣを用いずに一体化して表示パネル等の制御基板に実装可能な形態にした単層ＣＯＦ型ドライバチップモジュールを提供することを目的とする。
　上記課題を解決するために、本発明の単層ＣＯＦ型ドライバチップモジュールは、単層フレキシブル基板と、該単層フレキシブル基板に実装された複数の半導体チップと、複数の上記半導体チップにそれぞれ接続され、上記単層フレキシブル基板にプリント配線されてレジスト材で被膜された複数の出力側接続配線部と、複数の上記半導体チップにそれぞれ接続され、上記単層フレキシブル基板の個別に分かれて引き出されて形成されている複数の基板個別延出部にプリント配線されてレジスト材で被膜された複数の入力側接続配線部と、を有し、複数の上記入力側接続配線部のうち、基準とする１つの上記入力側接続配線部に対し、他の上記入力側接続配線部は上記レジスト材で被膜された面を内側にして上記基板個別延出部を折り曲げられ、その先端部を基準とする１つの上記入力側接続配線部の上記レジスト材で被膜された面に重ね合わせた状態の重ね合わせ部を形成し、該重ね合わせ部において、それぞれの上記入力側接続配線部の個々の入力側接続配線が個々に対応して対向する部分の上記レジスト材が予め除去されたレジスト材除去部を形成しており、該レジスト材除去部には導電性接着剤が予め介装されており、該導電性接着剤を介して、それぞれの上記入力側接続配線部の個々の入力側接続配線が個々に対応して対向する部分で電気的に接続されていることにより、上記単層フレキシブル基板は複数の上記出力側接続配線部と、基準とする１つの上記入力側接続配線部とからなるドライバチップモジュールを形成する、ように構成される。
　本発明は、複数個のＣＯＦ型ドライバチップの入力配線側を２層ＦＰＣを用いずに一体化できるので、ドライバチップを単層ＦＰＣに実装することができ、これにより、ドライバチップモジュールを安価な単層ＦＰＣで実現可能となるだけでなく、単層ＦＰＣであればリール材を採用できるので自動ボンディング機での作業が可能となって作業コストを抑えることができ、部品コストと作業コストの両面で製作費用を低減させることができるという効果を奏する。
(a)は本発明の実施例１に係る単層ＣＯＦ型ドライバチップモジュールの製造過程の要部を示す図、(b)はその完成平面図を示す図である。 実施例１の変形例を示す図である。 実施例２に係る単層ＣＯＦ型ドライバチップモジュールの構成を示す平面図である。 従来の２個のドライバの入力配線部を１個のコネクタ接続用入力端子部に纏めるために２層ＦＰＣを使用しなければならない１例を示す図である。 従来の２個のドライバの入力配線部を１個のコネクタ接続用入力端子部に纏めるために２層ＦＰＣを使用しなければならない他の例を示す図である。 従来の２個のドライバを２層のＦＰＣを使用しないでコネクタに接続する場合の例を示す図である。
　以下、本発明の実施の形態について、詳細に説明する。
　図１は、実施例１に係る単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュールの製造過程の要部を示す図であり、図１(b)はその完成図を示す図である。図１(a),(b)に示すように、本例の単層ＣＯＦ型ドライバチップモジュール１５は、単層フレキシブル基板１６と、その単層フレキシブル基板１６に実装された複数（図１の例では２個）の半導体チップ１７（１７ａ、１７ｂ）を備えている。
　上記の単層フレキシブル基板１６には、出力側１８に出力側接続配線部１９（１９ａ、１９ｂ）がプリント配線されている。出力側接続配線部１９の個々の出力側接続配線の内側端部は、それぞれ半導体チップ１７（１７ａ、１７ｂ）の出力側に接続されている。
　また、単層フレキシブル基板１６の入力側２１には、個別に分かれて引き出された２つの基板個別延出部２２（２２ａ、２２ｂ）が形成されている。単層フレキシブル基板１６の半導体チップ１７が実装されている本体部２３と基板個別延出部２２とに連続して、入力側接続配線部２４（２４ａ、２４ｂ）がプリント配線されている。
　入力側接続配線部２４の個々の入力側接続配線３１（３１ａ、３１ｂ）の内側端部は、それぞれ半導体チップ１７（１７ａ、１７ｂ）の入力側に接続されている。これらの半導体チップ１７、出力側接続配線部１９、及び入力側接続配線部２３が配設されている上から、単層フレキシブル基板１６の全面に、レジスト材被膜面２５が形成されている。
　上記の単層フレキシブル基板１６には、例えば単層ＦＰＣ(Flexible Printed Circuits)を用いることができる。単層ＦＰＣであれば、リール材を採用できるので自動ボンディング機での作業で上記の構成を容易に実現することができる。
　次に、上記２つの入力側接続配線部２２のうち基準とする１つの入力側接続配線部２２、例えば入力側接続配線部２２ａに対し、他の入力側接続配線部２２（図１(a),(b)の場合は入力側接続配線部２２ｂ）は、図１(b)に示すように、レジスト材被膜面２５を内側にして基板個別延出部をほぼ９０°折り曲げられる。そして、その先端部を、基準とする入力側接続配線部２２ａのレジスト材被膜面２５に重ね合わせた状態の重ね合わせ部２６が形成される。
　この折り曲げと重ね合わせに先立って、図１(a)に示すように、上記の重ね合わせ部２６に対応する部分において、入力側接続配線部２２ａ及び２２ｂそれぞれの個々の入力側接続配線が個々に対応して対向する部分２７に、レジスト材被膜面２５のレジスト材が除去されたレジスト材除去部２８が形成される。
　そして、このレジスト材除去部２８には導電性接着剤２９が予め貼着される。なお、導電性接着剤２９としては、ＡＣＦ(Anisotropic Conductive Film）を用いる。ＡＣＦは面方向に絶縁性を保持し、厚み方向に導電性を持つ異方性の導電性を持つ導電性接着剤である。
　また、図１(a)では、導電性接着剤２９の貼着位置を示すため、入力側接続配線部２２ａ及び２２ｂ双方のレジスト材除去部２８に導電性接着剤２９を貼着したように示しているが、実際には、いずれか一方のみでよい。
　こののち、図１(b)に示すように、入力側接続配線部２２ｂをレジスト材被膜面２５を内側にして基板個別延出部２２ｂをほぼ９０°折り曲げると、図１(a)に示す入力側接続配線部２２ａ及び２２ｂのレジスト材除去部２８が導電性接着剤２９を介して重ね合わせられる。
　ここで、重ね合わせ部２６を表裏から押圧装置を用いて押圧すれば、入力側接続配線部２２（２２ａ、２２ｂ）それぞれの個々の入力側接続配線３１（３１ａ、３１ｂ）が個々に対応して対向する部分で、導電性接着剤２９を介して、電気的に接続される。
　これにより、図１(b)に示すように、単層フレキシブル基板１６は、２つの出力側接続配線部１９ａ、１９ｂと、基準とする１つの入力側接続配線部２２ａとからなるドライバチップモジュールを形成する。すなわち、単層ＣＯＦ型ドライバチップモジュール１５が完成する。
　図２は、実施例１の変形例を示す図である。なお、図２には、図１(a),(b)に示した構成と同一の構成及び機能部分には図１(a),(b)と同一の番号を付与して示している。図２に示す単層ＣＯＦ型ドライバチップモジュール３０は、入力側接続配線部２２ｂのプリント配線が図１(a),(b)の場合よりも細かいピッチで形成されている。
　プリント配線が細かい分に応じて、入力側接続配線部２２ｂが配設されている基板個別延出部２２ｂの幅が細く形成されている。これにより、図２に示すように、基板個別延出部２２ｂを９０°折り曲げたとき、基準の基板個別延出部２２ａと重なる部分の幅が狭くなるので、その狭くなった分だけ入力側２１の端子を短くできる、つまり単層ＣＯＦ型ドライバチップモジュール３０を小型化できるという効果がある。
　図３は、実施例２に係る単層ＣＯＦ型ドライバチップモジュールの構成を示す平面図である。なお、図３には図１(a),(b)に示した構成と同一の構成及び機能部分には図１(a),(b)と同一の番号を付与して示している。
　図３示す単層ＣＯＦ型ドライバチップモジュール３１は、単層フレキシブル基板１６に、３個の半導体チップ１７（１７ａ、１７ｂ、１７ｃ）が実装されている。この３個の半導体チップ１７に対応して、出力側１８には、３つの出力側接続配線部１９（１９ａ、１９ｂ、１９ｃ）がプリント配線されている。
　各出力側接続配線部１９の個々の出力側接続配線の内側端部が、それぞれ半導体チップ１７（１７ａ、１７ｂ、１７ｃ）の出力側に接続されていることは、図１の場合と同様である。
　また、単層フレキシブル基板１６の入力側２１には、３個の半導体チップ１７に対応して、３つの基板個別延出部２２（２２ａ、２２ｂ、２２ｃ）が形成されている。この場合も、単層フレキシブル基板１６の半導体チップ１７が実装されている本体部２３と基板個別延出部２２とに連続して、入力側接続配線部２４（２４ａ、２４ｂ、２４ｃ）がプリント配線されている。
　入力側接続配線部２４の個々の入力側接続配線３１（３１ａ、３１ｂ、３１ｃ）の内側端部は、それぞれ半導体チップ１７（１７ａ、１７ｂ、１７ｃ）の入力側に接続されている。
　これらの半導体チップ１７、出力側接続配線部１９、及び入力側接続配線部２３が配設されている上から、単層フレキシブル基板１６の全面に、レジスト材被膜面２５が形成されている。
　ここで、上記３つの入力側接続配線部２２のうち１つの入力側接続配線部２２ｂを基準とすることにする。この入力側接続配線部２２ｂに対し、他の１つの入力側接続配線部２２ｃを、レジスト材被膜面２５を内側にして基板個別延出部２２ｃを９０°右方に折り曲げて、入力側接続配線部２２ｂに重ねる。
　他のもう１つの入力側接続配線部２２ａを、レジスト材被膜面２５を内側にして基板個別延出部２２ａを９０°左方に折り曲げて、入力側接続配線部２２ｂと２２ｃとの重ね合わせ部２６に重複しない入力側２１方向にずれた位置で、入力側接続配線部２２ｂに重ねる。
　いずれの重ね合わせ部２６においても、折り曲げと重ね合わせに先立って、図１の場合と同様に、予め個々の入力側接続配線が個々に対応して対向する部分２７に、レジスト材除去部２８が形成され、導電性接着剤２９が貼着されている。
　この場合も、２つの重ね合わせ部２６を表裏から押圧装置を用いて押圧すれば、入力側接続配線部２２（２２ａ、２２ｂ、２２ｃ）それぞれの個々の入力側接続配線３１（３１ａ、３１ｂ、３１ｃ）が個々に対応して対向する部分で、導電性接着剤２９を介して、電気的に接続される。
　これにより、図３に示すように、単層フレキシブル基板１６は、３つの出力側接続配線部１９ａ、１９ｂ、１９ｃと、基準の入力側接続配線部２２ｂとからなるドライバチップモジュールを形成する。すなわち、単層ＣＯＦ型ドライバチップモジュール３１が完成する。
　なお、上記の実施例では単層フレキシブル基板１６に実装された半導体チップ１７が２個の場合と３個の場合を示したが、これに限ることなく、半導体チップ１７を４個以上実装した場合でも、図３に示す手法を用いれば、入力側接続配線部２２を１個で構成することができる。
　本発明は、複数個の単層ＣＯＦ型ドライバチップの入力配線側を２層ＦＰＣを用いずに一体化した単層ＣＯＦ型ドライバチップモジュールに利用することができる。
　　１　２層ＦＰＣ
　　２（２ａ、２ｂ）　ドライバ
　　３（３ａ、３ｂ）　入力配線部
　　４　接続部
　　５　入力端子部
　　６　単層ＦＰＣ
　　７　入力配線部
　　８　入力コネクタ
　　９　２層ＦＰＣ
　１１（１１ａ、１１ｂ）　入力配線部
　１２　接続部
　１３　入力端子部
　１４　制御基板
　１５　単層ＣＯＦ型ドライバチップモジュール
　１６　単層フレキシブル基板
　１７（１７ａ、１７ｂ）　半導体チップ
　１８　出力側
　１９（１９ａ、１９ｂ）　出力側接続配線部
　２１　入力側
　２２（２２ａ、２２ｂ）　基板個別延出部
　２３　本体部
　２４（２４ａ、２４ｂ）　入力側接続配線部
　２５　レジスト材被膜面
　２６　重ね合わせ部
　２７　対向部分
　２８　レジスト材除去部
　２９　導電性接着剤
　３０、３１　単層ＣＯＦ型ドライバチップモジュール

Claims (3)

  1. 　単層フレキシブル基板と、
    　該単層フレキシブル基板に実装された複数の半導体チップと、
    　複数の前記半導体チップにそれぞれ接続され、前記単層フレキシブル基板にプリント配線されてレジスト材で被膜された複数の出力側接続配線部と、
    　複数の前記半導体チップにそれぞれ接続され、前記単層フレキシブル基板の個別に分かれて引き出されて形成されている複数の基板個別延出部にプリント配線されてレジスト材で被膜された複数の入力側接続配線部と、
    　を有し、
    　複数の前記入力側接続配線部のうち、基準とする１つの前記入力側接続配線部に対し、他の前記入力側接続配線部は前記レジスト材で被膜された面を内側にして前記基板個別延出部を折り曲げられ、その先端部を基準とする１つの前記入力側接続配線部の前記レジスト材で被膜された面に重ね合わせた状態の重ね合わせ部を形成し、
    　該重ね合わせ部において、それぞれの前記入力側接続配線部の個々の入力側接続配線が個々に対応して対向する部分の前記レジスト材が予め除去されたレジスト材除去部を形成しており、
    　該レジスト材除去部には導電性接着剤が予め介装されており、
    　該導電性接着剤を介して、それぞれの前記入力側接続配線部の個々の入力側接続配線が個々に対応して対向する部分で電気的に接続されていることにより、
    　前記単層フレキシブル基板は複数の前記出力側接続配線部と、基準とする１つの前記入力側接続配線部とからなるドライバチップモジュールを形成する、
    　ことを特徴とする単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール。
  2. 　前記導電性接着剤は、ＡＣＦ（Anisotropic Conductive Film）である、ことを特徴とする請求項１に記載の単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール。
  3. 　前記単層フレキシブル基板は、単層ＦＰＣ(Flexible Printed Circuits)である、ことを特徴とする請求項１または２に記載の単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール。
PCT/JP2011/051966 2011-01-31 2011-01-31 単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール Ceased WO2012104979A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2011/051966 WO2012104979A1 (ja) 2011-01-31 2011-01-31 単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール
TW100148870A TW201236126A (en) 2011-01-31 2011-12-27 Single-layer chip-on-film (cof) type driver chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/051966 WO2012104979A1 (ja) 2011-01-31 2011-01-31 単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール

Publications (1)

Publication Number Publication Date
WO2012104979A1 true WO2012104979A1 (ja) 2012-08-09

Family

ID=46602224

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/051966 Ceased WO2012104979A1 (ja) 2011-01-31 2011-01-31 単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール

Country Status (2)

Country Link
TW (1) TW201236126A (ja)
WO (1) WO2012104979A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426180A (ja) * 1990-05-22 1992-01-29 Nec Corp フレキシブル配線フイルム
JPH0448676A (ja) * 1990-06-14 1992-02-18 Hitachi Chem Co Ltd フレキシブル印刷配線板
JPH0831477A (ja) * 1994-07-11 1996-02-02 Kiyousera Elco Kk Ｆｐｃ基板、及び該ｆｐｃ基板と基板の接続装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426180A (ja) * 1990-05-22 1992-01-29 Nec Corp フレキシブル配線フイルム
JPH0448676A (ja) * 1990-06-14 1992-02-18 Hitachi Chem Co Ltd フレキシブル印刷配線板
JPH0831477A (ja) * 1994-07-11 1996-02-02 Kiyousera Elco Kk Ｆｐｃ基板、及び該ｆｐｃ基板と基板の接続装置

Also Published As

Publication number Publication date
TW201236126A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
JP6528272B2 (ja) 接続用基板および表示装置
CN102113421B (zh) 柔性基板和电路构造体
TWI476738B (zh) 軟性顯示面板及其組裝方法
JP4938239B2 (ja) 表示装置
US20110169792A1 (en) Display panel
US7349054B2 (en) Method of mounting flexible circuit boards, and display device
CN113178132A (zh) 覆晶薄膜组、显示面板及显示模组
CN102834855B (zh) 显示装置
US7420821B2 (en) Electronic module and driving circuit board therefor
KR101842065B1 (ko) 연성 회로 기판
CN101238759A (zh) 电路部件、电极连接构造以及具备它们的显示装置
JPH0422075A (ja) 配線接続装置
JP2002141620A (ja) フレキシブル配線基板
JPH09203907A (ja) 液晶表示装置及びその製造装置
JP2004109969A (ja) 液晶表示装置
JP5091513B2 (ja) 液晶表示装置
WO2012104979A1 (ja) 単層ＣＯＦ（Chip 0n Film）型ドライバチップモジュール
JP2017167208A (ja) 表示装置
WO2016158747A1 (ja) 部品実装用フレキシブル基板および表示装置
JP2008216466A (ja) 表示装置およびその製造方法
JP4874612B2 (ja) 液晶表示モジュール
JP2009016578A (ja) フレキシブル配線基板、該フレキシブル配線基板を用いた半導体装置、および該半導体装置を備えた表示装置
JP2002236458A (ja) 表示装置の実装構造
KR20000071304A (ko) 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈
JP2017195216A (ja) 回路基板、集積回路付き回路基板および回路基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11857677

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11857677

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP