WO2012099340A2 - 가변이득증폭 장치 - Google Patents

가변이득증폭 장치 Download PDF

Info

Publication number
WO2012099340A2
WO2012099340A2 PCT/KR2011/009877 KR2011009877W WO2012099340A2 WO 2012099340 A2 WO2012099340 A2 WO 2012099340A2 KR 2011009877 W KR2011009877 W KR 2011009877W WO 2012099340 A2 WO2012099340 A2 WO 2012099340A2
Authority
WO
WIPO (PCT)
Prior art keywords
current
output
mirror
switching element
voltage
Prior art date
Application number
PCT/KR2011/009877
Other languages
English (en)
French (fr)
Other versions
WO2012099340A3 (ko
Inventor
노세범
Original Assignee
알피니언메디칼시스템 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110137378A external-priority patent/KR101330197B1/ko
Application filed by 알피니언메디칼시스템 주식회사 filed Critical 알피니언메디칼시스템 주식회사
Publication of WO2012099340A2 publication Critical patent/WO2012099340A2/ko
Publication of WO2012099340A3 publication Critical patent/WO2012099340A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45295—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45492—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and the resistor being implemented by one or more controlled transistors

Definitions

  • Embodiments of the present invention relate to a variable gain amplifier. More specifically, a variable gain amplifier (VGA) is used to variably amplify the gain in an analog front end (AFE), such as an ultrasound diagnostic device.
  • AFE analog front end
  • the present invention relates to a variable gain amplifier provided in an image processing apparatus for an ultrasonic device to be enlarged.
  • an ultrasound system includes a probe including a plurality of conversion elements to transmit and receive an ultrasound signal.
  • a probe including a plurality of conversion elements to transmit and receive an ultrasound signal.
  • an ultrasonic signal is generated and transmitted to the human body.
  • the ultrasonic signal transmitted to the human body is reflected at the boundary of the internal tissue of the human body, and the ultrasonic echo signal transmitted to the conversion element from the boundary of the human tissue is converted into an electrical signal.
  • An ultrasound image signal for an ultrasound image of the tissue is formed by amplifying and signal processing the converted electrical signal.
  • the ultrasonic echo signal received through the probe is conventionally amplified through the preamplifier, which may also be referred to as an AFE.
  • variable gain amplifier of the preamplifier unit does not have a wide gain range and an input range, and thus, there is a problem in processing, for example, various ranges of signals or color images in an ultrasound system.
  • Embodiments of the present invention provide an image processing apparatus for an ultrasonic device and a method of driving the apparatus, by which a ratio of an output current to an input voltage, that is, Gm may be adjusted by using a switching element such as an N-channel MOS-FET.
  • the purpose is to provide.
  • a variable gain amplifier device includes: a first current mirror configured to mirror a current on a first path and a current on a second path provided from a power source; Receives a first driving voltage and a second driving voltage and receives the first path and the second path output current output from the first current mirror and the magnitude of the current on the first path bypassed by the first driving voltage.
  • a current control unit controlling to generate from the first current mirror;
  • a termination current generator for receiving a current on the bypassed first path and a current on the second path and outputting a termination current having a predetermined magnitude;
  • the control voltage is input to compensate the current flowing between the first path and the second path so that a compensation current flows between the bypassed output terminal on the first path and the bypassed output terminal on the second path.
  • a compensation current controller for controlling a termination current having a predetermined size to be input to the termination current generator;
  • a driving voltage generator configured to receive an external reference voltage and provide the first driving voltage and the second driving voltage with a predetermined difference to the current controller;
  • a control voltage generator configured to receive the feedback from the differential current generator terminal to generate the control voltage compared to an internal reference voltage and provide the control voltage to the compensation current controller;
  • a Gm controller having a second current mirror to receive the difference current and the control current to mirror the difference current and the control current.
  • the variable gain amplifier includes: a voltage-current converter configured to receive a voltage and convert the voltage into a control current; And a cell current mirror having the same structure as that of the first current mirror, a cell current controller having the same structure as the current control unit, a cell termination current generating unit having the same structure as the termination current generating unit, and a cell compensation structure having the same structure as the compensation current controller. Further comprising a Gm cell unit having a current controller, wherein the first driving voltage and the second driving voltage input to the cell current controller has a predetermined value having a predetermined difference, the control voltage input to the cell compensation current controller It may be received from the control voltage generator.
  • the driving voltage generation unit includes a first comparison amplifier, a first switching device, a first resistor, a second resistor, and a third term, wherein the first switching device receives an electric power input through a current input to generate an output.
  • One end of the first resistor element is connected to a current output terminal of the first switching element to generate the first driving voltage at a current output terminal of the first switching element, and to be external to the first input terminal of the first comparison amplifier.
  • a reference voltage is input, one end of the second resistance element and a second input end of the first comparison amplifier are connected in parallel to the other end of the first resistance element, and the first comparison amplifier includes a first reference amplifier of the first comparison amplifier.
  • An output is generated according to the voltage difference between the first input terminal and the voltage of the second input terminal, but the driving terminal of the first switching device is connected to the output terminal of the first comparison amplifier, and the third resistance device is connected to the other end of the second resistance device.
  • the second driving voltage may be generated at the other end of the second resistance element by being connected thereto.
  • the first current mirror includes a first mirror switching element and a second mirror switching element, wherein the first mirror switching element includes a current input terminal connected to the power input and a current output terminal output on a first path (that is, the first mirror switching element).
  • An output of the first mirror switching element is connected to the current output terminal of the first mirror switching element, and the second mirror switching element has a current input terminal connected to the power input and the second mirror.
  • the driving stage of the switching element may be connected to the driving stage of the first mirror switching element so that the current output terminal forms an output (ie, a twelfth output) on the second path.
  • the current controller includes a second switching device and a third switching device, wherein the second switching device receives the output on the first path from the first mirror at a current input terminal and is input to the driving terminal. Generates an output controlled by the second switching element, the current output terminal of the second switching element is input to the termination current generating unit, and the third switching element is driven by receiving an output on the second path from the first mirror at the current input terminal. An output controlled by the second driving voltage input to the stage may be generated, and the current output terminal of the third switching device may be input to the termination current generator.
  • the terminating current generator includes a first current source and a second current source, the first current source is connected to the output of the current controller on the first path, and the second current source is output of the current controller on the second path. It is connected to the, it can output a termination current of a predetermined size.
  • the compensation current control unit includes a fourth switching device, wherein the fourth switching device includes a current input terminal connected to an input terminal of the termination current generator on the first path, and a current output terminal of an input terminal of the termination current generator on the second path.
  • the control voltage may be connected to a control terminal, and the compensation current flowing between the first path and the second path may be controlled by receiving the control voltage.
  • the fourth switching element is composed of a MOSFET and is compensated between the drain connected to the input terminal of the first current source and the source connected to the input terminal of the second current source by the control voltage input to the gate of the fourth switching element.
  • the current can be controlled to flow.
  • the control voltage generation unit includes a second comparison amplifier, the first input terminal of the second comparison amplifier feeds back from the differential current generating terminal and the second input terminal inputs an internal reference voltage.
  • the control voltage may be generated according to a difference between the voltage of the first input terminal and the voltage of the second input terminal of the second comparison amplifier.
  • the second current mirror includes a twenty-first mirror switching element and a twenty-second mirror switching element, wherein the twenty-first mirror switching element receives the differential current from the first current mirror, and a current output terminal is equal to the differential current.
  • An output having a magnitude (ie, a twenty-first output) the driving end of the twenty-first mirror switching element is connected to the driving end of the twenty-second mirror switching element, and the twenty-second mirror switching element is connected to the current input terminal.
  • a current may be input to form an output having the same magnitude as the control current (ie, the twenty-second output), and a driving end of the twenty-second mirror switching element may be connected to the current input end.
  • the second current mirror may be output by mirroring the twenty-first output and the twenty-second output by the capacitance of the twenty-second mirror switching element compared to the capacitance of the twenty-first mirror switching element.
  • FIG. 1 is a block diagram illustrating an image processing apparatus for an ultrasound apparatus according to an exemplary embodiment of the present invention.
  • VGA variable gain amplifier
  • FIG. 3 is a diagram illustrating the structure of the Gm controller 210 shown in FIG. 2.
  • FIG. 4 is a diagram illustrating a circuit diagram of the Gm controller 210 illustrated in FIG. 3.
  • FIG. 5 is a diagram illustrating a circuit diagram of the Gm cell unit 220.
  • FIG. 1 is a block diagram illustrating an image processing apparatus for an ultrasound apparatus according to an exemplary embodiment of the present invention.
  • an image processing apparatus 100 for an ultrasound apparatus may include a probe 110, a probe front, an analog front end AFE, a reception beamformer 130, and an image signal processor. 140 may be configured to include.
  • the probe 110 transmits and receives an ultrasonic wave
  • the AFE 120 receives an ultrasonic wave received from the probe 110 and amplifies and outputs the ultrasonic wave using a variable gain amplifier (VGA).
  • VGA variable gain amplifier
  • the signal amplified and output by the VGA provided in the AFE 120 may be provided to the image signal processor 140 or may be provided to the image signal processor 140 via the reception beam former 130.
  • VGA variable gain amplifier
  • the VGA of the AFE may include a voltage-current converter 200, a Gm controller 210, and a Gm cell unit 220.
  • the voltage-current converter 200 receives an ultrasonic wave received signal voltage and converts it into a current, and outputs the current.
  • a voltage-to-current converter using non-inverting current feedback may be used.
  • the Gm controller 210 receives the output current output from the voltage-to-current converter 200 to convert a switching element (eg, an N-channel MOSFET (Metal-Oxide Semiconductor Field Effect Transistor)) in the Gm cell unit 220. Generate and output a control voltage (VGC) for control. Since the magnitude of the current is nonlinear according to the gate voltage input to the gate terminal of the switching element such as the N-channel MOS FET in the Gm cell unit 220, the amplification of the current proportional to the voltage of the ultrasonic receiving signal. It is necessary to generate a control voltage for controlling the Gm cell unit 220 by the Gm controller 210 so that a signal is generated in the Gm cell unit 220.
  • a switching element eg, an N-channel MOSFET (Metal-Oxide Semiconductor Field Effect Transistor)
  • VCC control voltage
  • the Gm cell unit 220 may include a switching element such as an N-channel MOSFET for adjusting the output current relative to the control voltage, and output current according to an input signal input to the driving terminal of the switching element, that is, the control voltage VGC. Adjust (Iout) to provide load (R L ).
  • a switching element such as an N-channel MOSFET for adjusting the output current relative to the control voltage, and output current according to an input signal input to the driving terminal of the switching element, that is, the control voltage VGC. Adjust (Iout) to provide load (R L ).
  • the reception beamformer 130 is, for example, an A / D converter for converting an analog signal amplified by VGA into a digital signal, a delay circuit for delaying the time of the signal of the A / D converter and outputting a signal output from the delay circuit.
  • the adder may include an adder, which is added to the image signal processor. Of course, various changes may be possible in this regard.
  • the image signal processor 140 may include a controller, and for example, may process a signal provided from the reception beamformer and display the same on the display unit under the control of the controller. To this end, for example, 8-bit data may be received and converted into 6-bit data, and outputted, or ultrasound tomographic image processing, information processing using the Doppler effect, and 3D image processing may be performed.
  • FIG. 3 is a diagram illustrating the structure of the Gm controller 210 shown in FIG. 2.
  • the Gm controller 210 includes a first current mirror 310, a current controller 320, a termination current generator 330, a compensation current controller 340, a driving voltage generator 350, and a control voltage generator 360. And a second current mirror 370.
  • the first current mirror 310 mirrors the current on the first path and the current on the second path provided from the power source.
  • the current controller 320 receives the first driving voltage and the second driving voltage and receives the output current a1 and the second path output current a2 of the first path output from the first current mirror 310.
  • the magnitude of the current b1 on the first path bypassed by the first driving voltage is controlled and the magnitude of the current b2 on the second path bypassed by the second driving voltage is controlled. By controlling the difference to occur, it is controlled to generate a differential current corresponding to the difference between the currents bypassed from the first current mirror 310.
  • the termination current generator 330 receives the current b1 on the first path and the current b2 on the second path that are bypassed, and outputs the termination currents c1 and c2 having a predetermined magnitude.
  • the compensation current controller 340 receives the control voltage and compensates the current flowing between the current b1 on the first path and the current b2 on the second path to bypass the output terminal bypassed on the first path and the bypass on the second path. By controlling the compensation current to flow between the output terminal is passed so that the termination current of a predetermined size is input to the termination current generator 330.
  • the driving voltage generator 350 receives the external reference voltage and provides the first control voltage and the second driving voltage having a predetermined difference to the current controller 320.
  • the control voltage generator 360 receives the feedback from the differential current generating terminal to generate a control voltage by comparing the internal reference voltage (V ref2 ) and provides the control voltage to the compensation current controller 340.
  • the second current mirror 370 receives the differential current and the control current to mirror the differential current and the control current.
  • FIG. 4 is a diagram illustrating a circuit diagram of the Gm controller 210 illustrated in FIG. 3.
  • the Gm controller 210 receives the output current I CONT of the voltage-current converter 200 and converts it into a control voltage VGC to provide it to the Gm cell unit 220. It may have a configuration.
  • the Gm controller 210 may include, for example, a plurality of amplifiers, MOSFETs, and bipolar junction transistors (BJTs) in order to improve noise and low power.
  • the Gm controller 210 includes a first comparison amplifier Amp1, a second comparison amplifier Amp2, a first switching element Q1, a second switching element Q2, a third switching element Q3, and a fourth switching element.
  • Q4 the first resistance element R1, the second resistance element R2, the third resistance element R2, the first current source I1, the second current source I2, the first current mirror 310, and It may be configured to include a second current mirror 370.
  • the first switching element Q1 receives the power input VDD from a current input terminal (drain) to generate an output, and outputs the first resistance element (source) to the current output terminal (source) of the first switching element Q1.
  • One end of R1 and a driving terminal (gate, gate) of the second switching element Q2 are connected in parallel.
  • the external reference voltage Vref is input to the first input terminal ((+) terminal) of the first comparison amplifier Amp1, and one end and the first of the second resistor element R2 are connected to the other end of the first resistor element R1.
  • the second input terminal (-) terminal of the comparison amplifier Amp1 is connected in parallel.
  • the first comparison amplifier Amp1 generates an output voltage according to the voltage difference between the voltage of the first input terminal of the first comparison amplifier Amp1 and the voltage of the second input terminal, and the first switching device at the output terminal of the first comparison amplifier Amp1.
  • the drive end of Q1 is connected.
  • One end of the third resistance element R3 and the driving end of the third switching element Q3 are connected in parallel to the other end of the second resistance element R2.
  • the first current mirror 310 receives a power input VDD to generate an eleventh output current a1 on the mirrored first path and a twelfth output current a2 on the second path.
  • the first current mirror 310 includes an eleventh mirror switching element Q5 and a twelfth mirror switching element Q6.
  • the eleventh mirror switching element Q5 has a current input terminal (source) connected to a power input, an eleventh output current is generated at the current output terminal (drain), and the driving terminal (gate) of the eleventh mirror switching element Q5 is an eleventh. It is connected to the current output terminal (drain) of the mirror switching element Q5.
  • the twelfth mirror switching element Q6 has a current input terminal (source) connected to a power input VDD, and the driving stage (gate) of the twelfth mirror switching element Q6 has a driving stage of the eleventh mirror switching element Q5. It is connected to the (gate) to generate a twelfth output current in the current output terminal (drain).
  • the second switching element Q2 receives the eleventh output current from the current input terminal (collector) and generates an output controlled by the voltage of the driving terminal (base), and the current output terminal (Q2) of the second switching element Q2.
  • the emitter is connected in parallel with the input terminal of the first current source I1 and the current input terminal (source) of the fourth switching element Q4.
  • the twelfth output of the first current mirror 310 includes a current input terminal (collector) of the third switching element Q3, a first input terminal ((+) input terminal) of the second comparative amplifier Amp2, and a second current mirror 320. It is connected in parallel with the first input terminal of.
  • the third switching element Q3 generates an output controlled by the voltage of the driving stage (base), and the current input terminal and the second current source I2 of the second current source I2 are connected to the current output terminal (emitter) of the third switching element Q3.
  • the current output terminals (drains) of the four switching elements Q4 are connected in parallel.
  • An internal reference voltage Vref2 (for example, a voltage of 2 V) is input to the second input terminal ((-) terminal) of the second comparison amplifier Amp2, and the second comparison amplifier Amp2 is connected to the second comparison amplifier Amp2.
  • the control voltage VGC is generated according to the difference between the voltage of the first input terminal and the voltage of the second input terminal, and the driving terminal (gate) of the fourth switching device Q4 is connected to the output terminal of the second comparison amplifier Amp2.
  • the second current mirror 320 receives currents from the control current Icon and the twelfth output, respectively, and the current received from the external control current Icon and the twelfth output current terminal is mirrored to form the twenty-first output current and the first. 22 Generates output current.
  • the second current mirror 320 includes a twenty-first mirror switching element Q7 and a twenty-second mirror switching element Q8.
  • a current input terminal (drain) is connected to the first input terminal ((+) input terminal) of the second comparative amplifier Amp2, and a twenty-first output current is generated at the current output terminal (source).
  • the driving terminal (gate) of the 21th mirror switching element Q7 is connected to the driving terminal (gate) of the 22nd mirror switching element Q8.
  • a control current Icon is input to a current input terminal (drain), a twenty-second output current is generated at a current output terminal (source), and a driving stage of the twenty-second mirror switching element Q8 is generated. (Gate) is connected to the current input terminal (drain).
  • the 21st output current and the 22nd output current are mirrored and output by the area of the 22nd mirror switching element Q8 relative to the area of the 21st mirror switching element Q7. If the area of the twenty-first mirror switching element Q7 is twice the area of the twenty-second mirror switching element Q8, the magnitude of the output twenty-first output current is twice the magnitude of the twenty-second output current.
  • the 21st output current terminal of the second current mirror 320, the 22nd output current terminal and the other ends of the third resistance element R3 are arranged in parallel. Connected.
  • the fourth switching device Q4 may be composed of other devices, the fourth switching device Q4 may be formed of a MOSFET, and the input terminal of the first current source I1 may be controlled by a control voltage input to the gate of the fourth switching device Q4. The amount of current flowing between the drain and the source connected to both ends between the input terminal of the second current source and I2, respectively, is controlled.
  • FIG. 5 is a diagram illustrating a circuit diagram of the Gm cell unit 220.
  • the Gm cell unit 220 may include a cell current mirror 510, a cell current controller 530, a cell termination current generator 540, and a cell compensation current controller 550.
  • the cell current mirror 510, the cell current controller 530, the cell termination current generator 540, and the cell compensation current controller 550 may include the first current mirror 310 and the current controller of the Gm controller 210. 320, the termination current generator 330 and the compensation current controller 340 may have the same structure.
  • the first driving voltage and the second driving voltage input to the cell current controller 530 have a predetermined value having a predetermined difference
  • the control voltage input to the cell compensation current controller 550 is the control voltage generator 360. From).
  • the first driving voltage and the second driving voltage are applied such that the potential difference between the first driving voltage and the second driving voltage has a fixed voltage of, for example, 100 mV, and the control current ( By inputting Icont) into the second current mirror 370, the differential current corresponding to 2 * Icont may be output by the mirror action.
  • the cell current mirror 510, the cell current controller 530, the cell termination current generator 540, and the cell compensation current controller 550 of the Gm cell unit 220 are configured by the first current mirror of the Gm controller 210.
  • the same output current Iout as the differential current 2 * Icont may be output. . Therefore, if the differential current (2 * Icont) is set to 100 [kW], the transconductance Gm is calculated to be 100 [kW] / 100 [mV] and has a value of 1 [m mho]. ) Is set to 200 [ ⁇ A], and Gm becomes 2 [m mho]. Of course, the setting of the differential current 2 * Icont is made by the control current Icont, where Icont may be obtained proportionally from the control voltage Vcont by the voltage-current converter 200.
  • another current mirror 520 may be added to the Gm cell unit 220, but this may be omitted.
  • the cell current mirror 510 may include a ninth switching element Q9 and a tenth switching element Q10.
  • another current mirror 520 that may be added may include an eleventh switching element Q11 and a twelfth switching element Q12.
  • the current controller 320 may be composed of a thirteenth switching element Q13 and a fourteenth switching element Q14.
  • the cell termination current generator 540 may include a sixteenth switching element Q16 and a seventeenth switching element Q17.
  • the cell compensation current controller 550 may be configured of a fifteenth switching element Q15.
  • the cell current mirror 510, the cell current controller 530, the cell termination current generator 540, and the cell compensation current controller 550 are the first current mirror 310 and the current controller 320 of the Gm controller 210. Since the terminal current generator 330 and the compensation current controller 340 have the same structure, the cell current mirror 510, the cell current controller 530, the cell termination current generator 540, and the cell compensation current controller Operation 550 may also perform the same operation as that of the first current mirror 310, the current controller 320, the termination current generator 330, and the compensation current controller 340.
  • the Gm cell unit 120 may include a fifteenth switching element Q 15 that functions as a variable resistor, and adjusts the output current Iout according to the control voltage VGC of the Gm controller 110 to load R. L ) can be provided.
  • the cell current mirror 510 mirrors the current on the first path and the current on the second path provided from the power source.
  • the cell current controller 530 receives the first driving voltage INP and the second driving voltage INN and outputs the output current a1 and the second path output current of the first path output from the cell current mirror 510.
  • A2) is input to control the magnitude of the current e1 on the first path bypassed by the first driving voltage and the magnitude of the current e2 on the second path bypassed by the second driving voltage.
  • the output current Iout corresponding to the difference between the currents bypassed is controlled to be output from the cell current mirror 510 by controlling the difference in the amount of the current being passed.
  • the cell termination current generator 540 receives the current e1 on the bypassed path and the current e2 on the second path and outputs termination currents f1 and f2 of a predetermined magnitude.
  • the cell termination current generating unit 540 may be composed of two current sources. Each current source applies a constant bias voltage to the gate driving stage as shown in FIG. 5, and a current is input to the current input terminal (drain) and the current is supplied. An n-channel MOSFET may be used so that current is output to the output terminal (source), but the present invention is not limited thereto.
  • the cell termination current generator 540 may be configured in the same manner as the two current sources as well as the first current source I1 and the second current source I2 of the Gm controller 110.
  • the cell compensation current controller 550 receives a control voltage and compensates a current flowing between the current e1 on the first path and the current e2 on the second path to bypass the output terminal on the first path and the second path on the second path.
  • the compensation current flows between the output terminals bypassed to control the terminal current having a predetermined size to be input to the cell termination current generator 540.
  • the Gm controller 110 is configured to generate the differential current by the same mechanism as the output current Iout of the Gm cell unit 120, and the Gm controller 110 determines the difference determined according to the magnitude of the control current Icon.
  • a control voltage is generated by feeding back according to the magnitude of the current, and the output current Iout can be amplified by controlling the Gm cell unit 120 using the same mechanism based on the generated control voltage.
  • the switching elements Q 1 to Q 17 illustrated in the embodiment of the present invention may use various elements instead of only the elements illustrated in the present embodiment.
  • switching elements such as a MOSFET or a FET, a bipolar junction transistor (BJT), an insulted gate bipolar transistor (IGBT), and a junction gate FET (JFET) may be used.
  • BJT bipolar junction transistor
  • IGBT insulted gate bipolar transistor
  • JFET junction gate FET
  • a gate of a FET series device or a base of a BJT or IGBT series device may be collectively used as a driving stage of a switching device.
  • the npn type BJT described the collector as the current input stage and the emitter as the current output stage.
  • the drain may be implemented as the current input stage and the source as the current output stage.
  • the switching element exemplified by the n-channel MOSFET is implemented as the npn type BJT
  • the drain of the n-channel MOSFET can be implemented as the collector of the pnp type BJT and the source of the n-channel MOSFET as the emitter of the npn type BJT.
  • this may be implemented by another switching element (for example, pnp type BJT).
  • pnp type BJT the source of the p-channel MOSFET can be implemented by the emitter of the pnp type BJT, and the drain of the p-channel MOSFET can be implemented by the collector of the pnp type BJT.
  • switching elements illustrated in FIGS. 3 and 4 may be implemented to perform similar operations even with various switching elements.
  • the resistor may be used in place of a resistance element that is a higher concept of the resistance. That is, it may be implemented as an active resistive element using a semiconductor element, not a passive resistive element.
  • the first current source and the second current source may also be designed in various ways in addition to the switching element.
  • the ratio of the output current to the input voltage, that is, Gm is controlled by using a switching element such as an N-channel MOS-FET. It is a useful invention to produce the effect of providing a method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시예에 따른 가변이득증폭 장치는 전압을 제공받아 전류로 변환하여 출력하는 전압-전류 변환부; 상기 전압-전류 변환기의 출력 전류를 이용해 전달 컨덕턴스(Gm) 조절을 위한 제어전압을 생성하여 출력하는 Gm 컨트롤러; 및 상기 제어전압이 입력되는 스위칭소자를 포함하며, 상기 스위칭소자에 입력되는 입력 전압에 따라 출력 전류를 조절하여 출력하는 Gm 셀부를 포함하는 것을 특징으로 한다.

Description

가변이득증폭 장치
본 발명의 실시예는 가변이득증폭 장치에 관한 것이다. 더 상세하게는 예컨대 초음파 진단기 등의 아날로그 프론트 엔드(AFE)에는 이득을 가변 증폭하기 가변이득증폭기(VGA)가 사용되는데, 가변이득증폭기의 전달 컨덕턴스(Gm) 특성을 조절하여 아날로그 신호의 동작 범위를 확대하려는 초음파 기기용 영상처리장치에 구비된 가변이득증폭 장치에 관한 것이다.
이하의 부분에서 기술되는 내용은 본 발명의 실시예와 관련되는 배경 정보를 제공할 뿐 종래기술을 구성하는 것이 아님을 밝혀둔다.
일반적으로, 초음파 시스템은 초음파 신호를 송신 및 수신하기 위해 다수의 변환소자를 포함하는 프로브를 구비한다. 각 변환소자가 전기적으로 자극되면 초음파 신호가 생성되어 인체로 전달된다. 인체에 전달된 초음파 신호는 인체 내부 조직의 경계에서 반사되고, 인체 조직의 경계로부터 변환소자에 전달되는 초음파 에코신호는 전기적 신호로 변환된다. 변환된 전기적 신호를 증폭 및 신호처리하여 조직의 초음파 영상을 위한 초음파 영상신호가 형성된다.
이와 같이 변환된 전기적 신호를 증폭하기 위하여 종래에는 프로브를 통해 수신한 초음파 에코신호를 프리 앰프부를 통해 증폭시키고 있는데, 프리 앰프부는 AFE로 지칭되기도 한다.
그런데, 종래의 프리 앰프부의 가변이득증폭기는 이득 범위(gain range) 및 입력 범위(input range)가 넓지 않아 초음파 시스템에서 예컨대 다양한 범위의 신호 또는 컬러 영상 등을 처리하는 데에 문제점이 있다.
본 발명의 실시예는 입력 전압 대비 출력 전류의 비, 즉 Gm을 가령 N채널 MOS-FET 등의 스위칭소자를 이용해 조절함으로써 동작 범위를 넓힐 수 있는 초음파 기기용 영상처리장치 및 그 장치의 구동 방법을 제공함에 그 목적이 있다.
전술한 목적을 달성하기 위해 본 발명의 일 실시예는, 가변이득증폭 장치에 있어서, 전원으로부터 제공되는 제1경로 상의 전류와 제2경로 상의 전류를 미러화하는 제1전류미러; 제1구동전압 및 제2구동전압을 수신하고 상기 제1전류미러에서 출력되는 제1경로 및 상기 제2경로 출력전류를 입력받아 상기 제1구동전압에 의해 바이패스되는 제1경로상의 전류의 크기를 제어하고 상기 제2구동전압에 의해 바이패스되는 제2경로상의 전류의 크기를 제어하되 바이패스되는 전류의 양에서 차이가 발생하도록 제어하여 바이패스되는 각 전류 사이의 차이에 해당하는 차분전류가 상기 제1전류미러로부터 발생하도록 제어하는 전류제어부; 상기 바이패스되는 제1경로 상의 전류와 제2경로 상의 전류를 입력받아 기설정된 크기의 종단전류를 출력하는 종단전류발생부; 제어전압을 입력받아 상기 제1경로 및 상기 제2경로 사이에 흐르는 전류를 보상하여 상기 제1경로 상의 바이패스되는 출력단과 상기 제2경로 상의 바이패스되는 출력단 사이에 보상전류가 흐르도록 제어하여 상기 기설정된 크기의 종단전류가 종단전류발생부로 입력되도록 제어하는 보상전류제어부; 외부기준전압을 수신하여 상기 전류제어부로 소정의 차이를 갖는 상기 제1구동전압 및 상기 제2구동전압을 제공하는 구동전압 발생부; 상기 차분전류 발생 단자로부터 피드백받아 내부기준전압과 비교하여 상기 제어전압을 발생하고 상기 보상전류제어부로 상기 제어전압을 제공하는 제어전압 발생부; 및 상기 차분전류 및 제어전류를 수신하여 상기 차분전류 및 상기 제어전류가 미러화되도록 하는 제2전류미러를 구비하는 Gm 컨트롤러를 포함하는 것을 특징으로 하는 가변이득증폭 장치를 제공한다.
상기 가변이득증폭 장치는, 전압을 제공받아 상기 제어전류로 변환하여 출력하는 전압-전류 변환부; 및 상기 제1전류미러와 동일한 구조의 셀 전류미러, 상기 전류제어부와 동일한 구조의 셀전류 제어부, 상기 종단전류발생부와 동일한 구조의 셀종단전류 발생부 및 상기 보상전류제어부와 동일한 구조의 셀보상전류 제어부를 구비하는 Gm 셀부를 더 포함하되, 상기 셀전류 제어부로 입력되는 제1구동전압 및 제2구동전압은 소정의 차이를 갖는 일정한 값을 갖고, 상기 셀보상전류 제어부로 입력되는 제어전압은 상기 제어전압 발생부로부터 수신할 수 있다.
상기 구동전압 발생부는, 제1비교증폭기, 제1스위칭소자, 제1저항소자, 제2저항소자 및 제3항소자를 포함하되, 상기 제1스위칭소자는 전류입력단으로 전원입력을 공급받아 출력을 발생하고, 상기 제1스위칭소자의 전류출력단에 상기 제1저항소자의 일단이 연결되어 상기 제1스위칭소자의 전류출력단에서 상기 제1구동전압이 발생하고, 상기 제1비교증폭기의 제1입력단에는 외부기준전압이 입력되고, 상기 제1저항소자의 타단에 상기 제2저항소자의 일단 및 상기 제1비교증폭기의 제2입력단이 병렬로 연결되고, 상기 제1비교증폭기는 상기 제1비교증폭기의 제1입력단의 전압 및 제2입력단의 전압 차이에 따른 출력이 발생하되 상기 제1비교증폭기의 출력단에는 상기 제1스위칭소자의 구동단이 연결되고, 상기 제2저항소자의 타단에 상기 제3저항소자의 일단이 연결되어 상기 제2저항소자의 타단에서 상기 제2구동전압이 발생할 수 있다.
상기 제1전류미러는, 제1미러스위칭소자 및 제2미러스위칭소자를 구비하되, 상기 제1미러스위칭소자는 전류입력단이 상기 전원입력에 연결되고 전류출력단이 제1경로 상의 출력(즉, 제11출력)을 형성하고 상기 제1미러스위칭소자의 구동단은 상기 제1미러스위칭소자의 전류출력단에 연결되고, 상기 제2미러스위칭소자는, 전류입력단이 상기 전원입력에 연결되고 상기 제2미러스위칭소자의 구동단은 상기 제1미러스위칭소자의 구동단에 연결되어 전류출력단이 제2경로 상의 출력(즉, 제12출력)을 형성할 수 있다.
상기 전류제어부는 제2스위칭소자 및 제3스위칭소자를 포함하되, 상기 제2스위칭소자는 전류입력단에서 상기 제1미러로부터 상기 제1경로상의 출력을 공급받아 구동단에 입력되는 상기 제1구동전압에 의해 제어되는 출력을 발생하고, 상기 제2스위칭소자의 전류출력단은 상기 종단전류발생부로 입력되고, 상기 제3스위칭소자는 전류입력단에서 상기 제1미러로부터 상기 제2경로상의 출력을 공급받아 구동단에 입력되는 상기 제2구동전압에 의해 제어되는 출력을 발생하고, 상기 제3스위칭소자의 전류출력단은 상기 종단전류발생부로 입력될 수 있다.
상기 종단전류발생부는 제1전류원 및 제2전류원을 포함하고, 상기 제1전류원은 상기 제1경로 상의 상기 전류제어부의 출력에 연결되고, 상기 제2전류원은 상기 제2경로 상의 상기 전류제어부의 출력에 연결되어, 기설정된 크기의 종단전류를 출력할 수 있다.
상기 보상전류제어부는 제4스위칭소자를 포함하고, 제4스위칭소자는 전류입력단이 상기 제1경로 상의 상기 종단전류발생부의 입력단에 연결되고, 전류출력단이 상기 제2경로 상의 상기 종단전류발생부의 입력단에 연결되고, 구동단으로 상기 제어전압을 입력받아 상기 제1경로 및 상기 제2경로 사이에 흐르는 보상전류를 제어할 수 있다.
상기 제4스위칭소자는 MOSFET로 구성되고, 상기 제4스위칭소자의 게이트에 입력되는 상기 제어전압에 의해 상기 제1전류원의 입력단에 연결된 드레인과 상기 제2전류원의 입력단에 연결된 소스 사이 사이에 상기 보상전류가 흐르도록 제어할 수 있다.
상기 제어전압발생부는 제2비교증폭기를 포함하고, 상기 제2비교증폭기의 제1입력단에는 상기 차분전류 발생 단자로부터 피드백받고 제2입력단에는 내부기준전압이 입력되어, 상기 제2비교증폭기는 상기 제2비교증폭기의 제1입력단의 전압 및 제2입력단의 전압 차이에 따른 상기 제어전압을 발생할 수 있다.
상기 제2전류미러는, 제21미러스위칭소자 및 제22미러스위칭소자를 구비하되, 상기 제21미러스위칭소자는 상기 제1전류미러로부터 상기 차분전류를 수신하고, 전류출력단이 상기 차분전류와 같은 크기를 갖는 출력(즉, 제21출력)을 형성하고, 상기 제21미러스위칭소자의 구동단은 상기 제22미러스위칭소자의 구동단에 연결되고, 상기 제22미러스위칭소자는 전류입력단에 상기 제어전류가 입력되고 상기 제어전류와 같은 크기를 갖는 출력(즉, 제22출력)을 형성하고, 상기 제22미러스위칭소자의 구동단은 상기 전류입력단에 연결될 수 있다.
상기 제2전류미러는 상기 제21미러스위칭소자의 용량 대비 상기 제22미러스위칭소자의 용량에 의해 상기 제21출력 및 상기 제22출력이 미러화되어 출력될 수 있다.
본 발명의 실시예에 의하면, 입력 전압 대비 출력 전류의 비, 즉 Gm을 가령 N채널 MOS-FET 등의 스위칭소자를 이용해 조절함으로써 동작 범위를 넓힐 수 있는 초음파 기기용 영상처리장치 및 그 장치의 구동 방법을 제공하는 효과가 있다.
또한, Gm 셀부의 회고구성과 동일한 원리의 회로를 사용하여 Gm 컨트롤러를 구성하여 Gm 셀부를 제어하는 제어전압을 발생함으로써 스위칭소자의 비선형 출력특성을 극복하여 동작범위를 확대하는 효과가 있다.
도 1은 본 발명의 실시예에 따른 초음파 기기용 영상처리장치를 도시한 블록도이다.
도 2는 AFE(120) 안에 있는 가변이득증폭기(VGA)의 구조를 나타내는 블록다이어그램이다.
도 3은 도 2에 나타낸 Gm 컨트롤러(210)의 구조를 예시한 도면이다.
도 4는 도 3에 나타낸 Gm 컨트롤러(210)의 회로도를 예시한 도면이다.
도 5는 Gm 셀부(220)의 회로도를 예시한 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예에 따른 초음파 기기용 영상처리장치를 도시한 블록도이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 초음파 기기용 영상처리장치(100)는 프로브(110, Probe), 아날로그 프론트 엔드(AFE, 120), 수신 빔 포머(130) 및 영상신호처리부(140)를 포함하여 구성될 수 있다.
프로브(110)는 초음파를 송수신하며, AFE(120)는 프로브(110)로부터 초음파 수신신호를 제공받아 가변이득증폭기(VGA)를 이용하여 증폭하여 출력한다.
AFE(120) 내에 구비된 VGA에 의해 증폭 출력되는 신호는 영상신호처리부(140)로 제공되거나 수신 빔 포머(130)를 경유하여 영상신호처리부(140)로 제공될 수 있다.
도 2는 AFE(120) 안에 있는 가변이득증폭기(VGA)의 구조를 나타내는 블록다이어그램이다.
좀더 구체적으로 살펴보면, AFE의 VGA는 도 2에 도시된 바와 같이, 전압-전류 변환부(200), Gm 컨트롤러(210) 및 Gm 셀부(220)를 포함할 수 있다.
전압-전류 변환부(200)는 초음파 수신신호 전압을 입력받아 전류로 변환하여 출력하며, 가령 비반전전류귀환을 이용하는 전압-전류 변환기가 사용될 수도 있다.
또한, Gm 컨트롤러(210)는 전압-전류 변환부(200)에서 출력되는 출력 전류를 제공받아 Gm 셀부(220) 내의 스위칭소자(예컨대, N-채널 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor))를 제어하기 위한 제어전압(VGC)을 생성하여 출력한다. Gm 셀부(220) 내의 N채널 MOS FET와 같은 스위칭소자의 게이트 단자로 입력되는 게이트 전압에 따라 전류의 크기가 비선형(non-leaner)의 특성을 보이기 때문에, 초음파 수신신호 전압에 비례하는 전류의 증폭신호가 Gm 셀부(220)에서 발생하도록 Gm 컨트롤러(210)에 의하여 Gm 셀부(220)를 제어하는 제어전압을 생성할 필요가 있다.
Gm 셀부(220)는 제어전압 대비 출력전류를 조절하기 위한 N채널 MOSFET와 같은 스위칭소자를 포함할 수 있으며, 스위칭소자의 구동단으로 입력되는 입력 신호, 즉, 제어전압(VGC)에 따라 출력 전류(Iout)를 조절하여 부하(RL)로 제공하게 된다.
수신 빔 포머(130)는, 예컨대 VGA에 의해 증폭된 아날로그 신호를 디지털 신호로 변환하는 A/D 변환기, A/D 변환기의 신호의 시간을 지연시켜 출력하는 지연회로 및 지연회로에서 출력되는 신호를 합산하여 영상신호처리부로 제공하는 가산기 등을 포함할 수 있다. 물론 이와 관련해서는 다양한 변경이 가능할 수 있을 것이다.
영상신호처리부(140)는 제어부를 포함할 수 있으며, 제어부의 제어 하에 가령 수신 빔 포머에서 제공되는 신호를 처리하여 디스플레이부에 표시한다. 이를 위하여 예컨대 8비트 데이터를 제공받아 6비트 데이터로 변환하여 출력하거나, 초음파 단층 화상 처리, 도플러 효과를 이용한 정보 처리 및 3차원 영상 처리 등을 기능을 수행할 수 있을 것이다.
도 3은 도 2에 나타낸 Gm 컨트롤러(210)의 구조를 예시한 도면이다.
Gm 컨트롤러(210)는 제1전류미러(310), 전류제어부(320), 종단전류발생부(330), 보상전류제어부(340), 구동전압 발생부(350), 제어전압 발생부(360) 및 제2전류미러(370)를 포함하여 구성될 수 있다.
제1전류미러(310)는 전원으로부터 제공되는 제1경로 상의 전류와 제2경로 상의 전류를 미러화한다.
전류제어부(320)는 제1구동전압 및 제2구동전압을 수신하고 제1전류미러(310)에서 출력되는 제1경로의 출력전류(a1) 및 제2경로 출력전류(a2)를 입력받아 제1구동전압에 의해 바이패스되는 제1경로상의 전류(b1)의 크기를 제어하고 제2구동전압에 의해 바이패스되는 제2경로상의 전류(b2)의 크기를 제어하되 바이패스되는 전류의 양에서 차이가 발생하도록 제어하여 바이패스되는 각 전류 사이의 차이에 해당하는 차분전류가 제1전류미러(310)로부터 발생하도록 제어한다.
종단전류발생부(330)는 바이패스되는 제1경로 상의 전류(b1)와 제2경로 상의 전류(b2)를 입력받아 기설정된 크기의 종단전류(c1, c2)를 출력한다.
보상전류제어부(340)는 제어전압을 입력받아 제1경로 상의 전류(b1) 및 제2경로 상의 전류(b2) 사이에 흐르는 전류를 보상하여 제1경로 상의 바이패스되는 출력단과 제2경로 상의 바이패스되는 출력단 사이에 보상전류가 흐르도록 제어하여 기설정된 크기의 종단전류가 종단전류발생부(330)로 입력되도록 제어한다.
구동전압 발생부(350)는 외부기준전압을 수신하여 전류제어부(320)로 소정의 차이를 갖는 제1구동전압 및 제2구동전압을 제공한다.
제어전압 발생부(360)는 차분전류 발생 단자로부터 피드백받아 내부기준전압과(Vref2) 비교하여 제어전압을 발생하고 보상전류제어부(340)로 제어전압을 제공한다.
제2전류미러(370)는 차분전류 및 제어전류를 수신하여 차분전류 및 제어전류가 미러화되도록 한다.
도 4는 도 3에 나타낸 Gm 컨트롤러(210)의 회로도를 예시한 도면이다.
도 2 내지 도 4를 참조하면, Gm 컨트롤러(210)는 전압-전류 변환부(200)의 출력 전류(ICONT)를 제공받아 제어전압(VGC)으로 변환하여 Gm 셀부(220)에 제공하기 위한 구성을 가질 수 있다. Gm 컨트롤러(210)는, 가령 저전력이면서 노이즈 특성을 좋게 하기 위하여 복수의 증폭기와 MOSFET 및 BJT(Bipolar junction transistor) 등을 포함할 수 있을 것이다.
Gm 컨트롤러(210)는 제1비교증폭기(Amp1), 제2비교증폭기(Amp2), 제1스위칭소자(Q1), 제2스위칭소자(Q2), 제3스위칭소자(Q3), 제4스위칭소자(Q4), 제1저항소자(R1), 제2저항소자(R2), 제3저항소자(R2), 제1전류원(I1), 제2전류원(I2), 제1전류미러(310) 및 제2전류미러(370)를 포함하여 구성될 수 있다.
제1스위칭소자(Q1)는 전원입력(VDD)을 전류입력단(드레인, Drain)으로 공급받아 출력을 발생하고, 제1스위칭소자(Q1)의 전류출력단(소스, Source)에 제1저항소자(R1)의 일단 및 제2스위칭소자(Q2)의 구동단(게이트, Gate)이 병렬로 연결된다.
제1비교증폭기(Amp1)의 제1입력단((+) 단자)에는 외부기준전압(Vref)이 입력되고, 제1저항소자(R1)의 타단에 제2저항소자(R2)의 일단 및 제1비교증폭(Amp1)기의 제2입력단((-) 단자)이 병렬로 연결된다.
여기서 제1비교증폭기(Amp1)는 제1비교증폭기(Amp1)의 제1입력단의 전압 및 제2입력단의 전압 차이에 따른 출력전압이 발생하고 제1비교증폭기(Amp1)의 출력단에는 제1스위칭소자(Q1)의 구동단이 연결된다.
제2저항소자(R2)의 타단에 제3저항소자(R3)의 일단 및 제3스위칭소자(Q3)의 구동단이 병렬로 연결된다.
제1전류미러(310)는 전원입력(VDD)을 공급받아 미러화된 제1경로 상의 제11출력전류(a1) 및 제2경로상의 제12출력전류(a2)가 발생한다.
제1전류미러(310)는 제11미러스위칭소자(Q5) 및 제12미러스위칭소자(Q6)를 구비한다. 제11미러스위칭소자(Q5)는 전류입력단(소스)이 전원입력에 연결되고 전류출력단(드레인)에서 제11출력전류가 발생하고 제11미러스위칭소자(Q5)의 구동단(게이트)은 제11미러스위칭소자(Q5)의 전류출력단(드레인)에 연결된다.
제12미러스위칭소자(Q6)는, 전류입력단(소스)이 전원입력(VDD)에 연결되고 제12미러스위칭소자(Q6)의 구동단(게이트)은 제11미러스위칭소자(Q5)의 구동단(게이트)에 연결되어 전류출력단(드레인)에서 제12출력전류가 발생한다.
제2스위칭소자(Q2)는 전류입력단(콜렉터, Collector)으로 제11출력전류를 공급받아 구동단(베이스)의 전압에 의해 제어되는 출력을 발생하고, 제2스위칭소자(Q2)의 전류출력단(에미터)에는 제1전류원(I1)의 입력단 및 제4스위칭소자(Q4)의 전류입력단(소스)이 병렬로 연결된다.
제1전류미러(310)의 제12출력에는 제3스위칭소자(Q3)의 전류입력단(콜렉터), 제2비교증폭기(Amp2)의 제1입력단((+)입력단) 및 제2전류미러(320)의 제1입력단과 병렬 연결된다.
제3스위칭소자(Q3)는 구동단(베이스)의 전압에 의해 제어되는 출력을 발생하고, 제3스위칭소자(Q3)의 전류출력단(에미터)에는 제2전류원(I2)의 전류입력단 및 제4스위칭소자(Q4)의 전류출력단(드레인)이 병렬로 연결된다.
제2비교증폭기(Amp2)의 제2입력단((-) 단자)에는 내부기준전압(Vref2, 예컨대 2 V의 전압)이 입력되고, 제2비교증폭기(Amp2)는 제2비교증폭기(Amp2)의 제1입력단의 전압 및 제2입력단의 전압 차이에 따른 제어전압(VGC)이 발생하고 제2비교증폭기(Amp2)의 출력단에는 제4스위칭소자(Q4)의 구동단(게이트)이 연결된다.
제2전류미러(320)는 제어전류(Icont)와 제12출력으로부터 각각 전류를 수신하고, 외부 제어전류(Icont) 및 제12출력전류 단자로부터 수신된 전류가 미러화되어 제21출력전류 및 제22출력전류를 발생한다.
제2전류미러(320)는 제21미러스위칭소자(Q7) 및 제22미러스위칭소자(Q8)를 구비한다.
제21미러스위칭소자(Q7)는 전류입력단(드레인)이 제2비교증폭기(Amp2)의 제1입력단((+) 입력단)에 연결되고 전류출력단(소스)에서 제21출력전류가 발생하고, 제21미러스위칭소자(Q7)의 구동단(게이트)은 제22미러스위칭소자(Q8)의 구동단(게이트)에 연결된다.
또한, 제22미러스위칭소자(Q8)는 전류입력단(드레인)에 제어전류(Icont)가 입력되고 전류출력단(소스)에서 제22출력전류가 발생하고, 제22미러스위칭소자(Q8)의 구동단(게이트)은 전류입력단(드레인)에 연결된다.
여기서, 제2전류미러는 제21미러스위칭소자(Q7)의 면적 대비 제22미러스위칭소자(Q8)의 면적에 의해 제21출력전류 및 제22출력전류가 미러화되어 출력된다. 만일 제21미러스위칭소자(Q7)의 면적이 제22미러스위칭소자(Q8)의 면적의 2배이면 출력되는 제21출력전류의 크기는 제22출력전류의 크기의 2배가 된다.
제1전류원(I1)의 출력단에는 제2전류원(I2)의 출력단, 제2전류미러(320)의 제21출력전류 단자, 제22출력전류 단자 및 제3저항소자(R3)의 타단이 병렬로 연결된다.
또한, 제4스위칭소자(Q4)는 다른 소자로 구성될 수도 있으나, MOSFET로 구성되는 것이 바람직하며, 제4스위칭소자(Q4)의 게이트에 입력되는 제어전압에 의해 제1전류원(I1)의 입력단과 제2전류원(I2)의 입력단 사이의 양단에 각각 연결된 드레인 및 소스 사이를 흐르는 전류의 양이 제어된다.
도 5는 Gm 셀부(220)의 회로도를 예시한 도면이다.
Gm 셀부(220)는 셀 전류미러(510), 셀전류 제어부(530), 셀종단전류 발생부(540) 및 셀보상전류 제어부(550)를 포함하여 구성할 수 있다.
여기서, 셀 전류미러(510), 셀전류 제어부(530), 셀종단전류 발생부(540) 및 셀보상전류 제어부(550)는 Gm 컨트롤러(210)의 제1전류미러(310), 전류제어부(320), 종단전류발생부(330) 및 보상전류제어부(340)와 각각 동일한 구조를 가질 수 있다.
이때, 셀전류 제어부(530)로 입력되는 제1구동전압 및 제2구동전압은 소정의 차이를 갖는 일정한 값을 갖고, 셀보상전류 제어부(550)로 입력되는 제어전압은 제어전압 발생부(360)로부터 수신한다.
Gm 컨트롤러(210)의 기능을 간략하게 살펴보면, 예컨대 제1구동전압과 제2구동전압의 전위차가 가령 100 mV의 고정된 전압을 갖도록 제1구동전압과 제2구동전압을 인가하고, 제어전류(Icont)를 제2전류미러(370)에 입력시킴으로써 미러작용에 의하여 2*Icont에 해당되는 차분전류가 출력되도록 설정할 수 있다. 전술하였듯이, Gm 셀부(220)의 셀 전류미러(510), 셀전류 제어부(530), 셀종단전류 발생부(540) 및 셀보상전류 제어부(550)가 Gm 컨트롤러(210)의 제1전류미러(310), 전류제어부(320), 종단전류발생부(330) 및 보상전류제어부(340)와 각각 동일한 구조를 가지므로 차분전류(2*Icont)와 동일한 출력전류(Iout)이 출력될 수 있다. 따라서, 차분전류(2*Icont)를 100 [㎂]로 설정하면, 트랜스 컨덕턴스인 Gm은 100 [㎂]/100 [mV]로 계산되어 1 [m mho]의 값을 갖게 되며, 차분전류(Icont)를 200 [㎂]가 되도록 설정하면 Gm은 2 [m mho]이 된다. 물론, 차분전류(2*Icont)의 설정은 제어전류(Icont)에 의해 이루어지게 되며, 이때 Icont는 전압-전류 변환부(200)에 의하여 제어전압(Vcont)로부터 비례적으로 얻어질 수 있다.
도 5에서 Gm 셀부(220)에 또 하나의 전류미러(520)가 추가될 수 있음을 보이고 있으나 이는 생략도 가능하다.
도 5에 도시하듯이, 셀 전류미러(510)는 제9스위칭소자(Q9)와 제10위칭소자(Q10)로 구성될 수 있다. 또한, 추가될 수 있는 또 하나의 전류미러(520)는 제11스위칭소자(Q11)와 제12위칭소자(Q12)로 구성될 수 있다.
전류제어부(320)는 제13스위칭소자(Q13)와 제14위칭소자(Q14)로 구성될 수 있다. 셀종단전류 발생부(540)는 제16스위칭소자(Q16)와 제17위칭소자(Q17)로 구성될 수 있다. 또한 셀보상전류 제어부(550)는 제15위칭소자(Q15)로 구성될 수 있다.
셀 전류미러(510), 셀전류 제어부(530), 셀종단전류 발생부(540) 및 셀보상전류 제어부(550)가 Gm 컨트롤러(210)의 제1전류미러(310), 전류제어부(320), 종단전류발생부(330) 및 보상전류제어부(340)와 각각 동일한 구조를 가지므로 셀 전류미러(510), 셀전류 제어부(530), 셀종단전류 발생부(540) 및 셀보상전류 제어부(550)의 동작도 제1전류미러(310), 전류제어부(320), 종단전류발생부(330) 및 보상전류제어부(340)와 각각 동일한 동작을 할 수 있다.
Gm 셀부(120)는 가변저항 역할을 수행하는 제15스위칭소자(Q15)를 포함할 수 있으며, Gm 컨트롤러(110)의 제어전압(VGC)에 따라 출력 전류(Iout)를 조절하여 부하(RL)에 제공할 수 있다.
셀 전류미러(510)는 전원으로부터 제공되는 제1경로 상의 전류와 제2경로 상의 전류를 미러화한다.
셀전류 제어부(530)는 제1구동전압(INP) 및 제2구동전압(INN)을 수신하고 셀 전류미러(510)에서 출력되는 제1경로의 출력전류(a1) 및 제2경로 출력전류(a2)를 입력받아 제1구동전압에 의해 바이패스되는 제1경로상의 전류(e1)의 크기를 제어하고 제2구동전압에 의해 바이패스되는 제2경로상의 전류(e2)의 크기를 제어하되 바이패스되는 전류의 양에서 차이가 발생하도록 제어하여 바이패스되는 각 전류 사이의 차이에 해당하는 출력전류(Iout)가 셀 전류미러(510)로부터 출력하도록 제어한다.
셀종단전류 발생부(540)는 바이패스되는 제1경로 상의 전류(e1)와 제2경로 상의 전류(e2)를 입력받아 기설정된 크기의 종단전류(f1, f2)를 출력한다. 셀종단전류 발생부(540)는 두개의 전류원으로 구성될 수 있으며, 각각의 전류원은 도 5에 도시한 바와 같이 일정한 바이어스 전압을 게이트 구동단에 인가하고 전류입력단(드레인)으로 전류가 입력되고 전류출력단(소스)로 전류가 출력되도록 n채널 MOSFET를 사용할 수도 있으나 본 발명이 이에 한정되지는 않는다. 또한 Gm 컨트롤러(110)의 제1전류원(I1) 및 제2전류원(I2)도 셀종단전류 발생부(540)는 두개의 전류원과 동일한 방법으로 구성할 수 있다.
셀보상전류 제어부(550)는 제어전압을 입력받아 제1경로 상의 전류(e1) 및 제2경로 상의 전류(e2) 사이에 흐르는 전류를 보상하여 제1경로 상의 바이패스되는 출력단과 제2경로 상의 바이패스되는 출력단 사이에 보상전류가 흐르도록 제어하여 기설정된 크기의 종단전류가 셀종단전류 발생부(540)로 입력되도록 제어한다.
이와 같이, Gm 셀부(120)의 출력전류(Iout)와 동일한 메커니즘으로 차분전류를 발생하도록 Gm 컨트롤러(110)를 구성하고, Gm 컨트롤러(110)는 제어전류(Icont)의 크기에 따라 결정되는 차분전류의 크기에 따라 피드백하여 제어전압을 발생하고, 여기서 발생하는 제어전압에 의하여 동일한 메커니즘으로 Gm 셀부(120)를 제어함으로써 출력전류(Iout)을 증폭할 수 있다.
한편, 본 발명의 실시예에서 예시한 스위칭소자들(Q1 ~ Q17)은 본 실시예에서 예시된 소자만을 사용하는 것이 아니라 다양한 소자를 사용할 수 있다. 예컨대, MOSFET 또는 FET, BJT(Bipolar Junction Transistor), IGBT(Insulatied Gate Bipolar Transistor), JFET(Junction gate FET) 등의 스위칭소자들 중 적어도 하나로 이루어질 수 있다.
그러므로, 예를 들어, FET 계열 소자의 게이트 또는 BJT, IGBT 계열 소자의 베이스는 스위칭소자의 구동단으로 통칭하여 사용될 수 있다.
또한, 여기서 npn형 BJT는 콜렉터를 전류입력단, 에미터를 전류출력단으로 설명하였으나 이를 n채널 MOSFET로 구현하는 경우에는 드레인이 전류입력단, 소스가 전류출력단으로 구현할 수 있다. 반대로 n채널 MOSFET로 예시된 스위칭소자를 npn형 BJT로 구현하는 경우에는 n채널 MOSFET의 드레인을 pnp형 BJT의 콜렉터로, n채널 MOSFET의 소스를 npn형 BJT의 에미터로 하여 구현할 수 있다.
또한, 도 3, 4에 예시된 p채널 MOSFET의 경우에도 이를 다른 스위칭소자(예컨대 pnp형 BJT)로 구현할 수도 있다. 예를 들어, pnp형 BJT로 구현하는 경우 p채널 MOSFET의 소스는 pnp형 BJT의 에미터, p채널 MOSFET의 드레인은 pnp형 BJT의 콜렉터로 구현이 가능하다.
이와 같이, 도 3, 4에 예시된 스위칭 소자는 다양한 스위칭 소자로 대체하여도 비슷한 동작을 하도록 구현할 수 있다.
또한, 본 발명의 실시예에서 저항은 그 저항의 상위 개념인 저항소자로 대체하여 사용될 수 있을 것이다. 즉, 수동형 저항소자가 아니라, 반도체소자를 사용한 능동형 저항소자로 구현될 수도 있을 것이다. 더 나아가, 제1 전류원 및 제2 전류원부 또한 스위칭소자 이외에 다양한 방식으로 변경되어 설계될 수 있을 것이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명은 입력 전압 대비 출력 전류의 비, 즉 Gm을 가령 N채널 MOS-FET 등의 스위칭소자를 이용해 조절함으로써 동작 범위를 넓힐 수 있는 초음파 기기용 영상처리장치 및 그 장치의 구동 방법을 제공하는 효과를 발생하는 유용한 발명이다.
CROSS-REFERENCE TO RELATED APPLICATION
본 특허출원은 2011년 01월 21일 한국에 출원한 특허출원번호 제 10-2011-0006451 호 및 2011년 12월 19일 한국에 출원한 특허출원번호 제 10-2011-0137378 호에 대해 미국 특허법 119(a)조(35 U.S.C § 119(a))에 따라 우선권을 주장하면, 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다. 아울러, 본 특허출원은 미국 이외에 국가에 대해서도 위와 동일한 이유로 우선권을 주장하면 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다.

Claims (11)

  1. 가변이득증폭 장치에 있어서,
    전원으로부터 제공되는 제1경로 상의 전류와 제2경로 상의 전류를 미러화하는 제1전류미러;
    제1구동전압 및 제2구동전압을 수신하고 상기 제1전류미러에서 출력되는 제1경로 및 상기 제2경로 출력전류를 입력받아 상기 제1구동전압에 의해 바이패스되는 제1경로상의 전류의 크기를 제어하고 상기 제2구동전압에 의해 바이패스되는 제2경로상의 전류의 크기를 제어하되 바이패스되는 전류의 양에서 차이가 발생하도록 제어하여 바이패스되는 각 전류 사이의 차이에 해당하는 차분전류가 상기 제1전류미러로부터 발생하도록 제어하는 전류제어부;
    상기 바이패스되는 제1경로 상의 전류와 제2경로 상의 전류를 입력받아 기설정된 크기의 종단전류를 출력하는 종단전류발생부;
    제어전압을 입력받아 상기 제1경로 및 상기 제2경로 사이에 흐르는 전류를 보상하여 상기 제1경로 상의 바이패스되는 출력단과 상기 제2경로 상의 바이패스되는 출력단 사이에 보상전류가 흐르도록 제어하여 상기 기설정된 크기의 종단전류가 종단전류발생부로 입력되도록 제어하는 보상전류제어부;
    외부기준전압을 수신하여 상기 전류제어부로 소정의 차이를 갖는 상기 제1구동전압 및 상기 제2구동전압을 제공하는 구동전압 발생부;
    상기 차분전류 발생 단자로부터 피드백받아 내부기준전압과 비교하여 상기 제어전압을 발생하고 상기 보상전류제어부로 상기 제어전압을 제공하는 제어전압 발생부; 및
    상기 차분전류 및 제어전류를 수신하여 상기 차분전류 및 상기 제어전류가 미러화되도록 하는 제2전류미러
    를 구비하는 Gm 컨트롤러를 포함하는 것을 특징으로 하는 가변이득증폭 장치.
  2. 제1항에 있어서,
    상기 가변이득증폭 장치는,
    전압을 제공받아 상기 제어전류로 변환하여 출력하는 전압-전류 변환부; 및
    상기 제1전류미러와 동일한 구조의 셀 전류미러, 상기 전류제어부와 동일한 구조의 셀전류 제어부, 상기 종단전류발생부와 동일한 구조의 셀종단전류 발생부 및 상기 보상전류제어부와 동일한 구조의 셀보상전류 제어부를 구비하는 Gm 셀부
    를 더 포함하되,
    상기 셀전류 제어부로 입력되는 제1구동전압 및 제2구동전압은 소정의 차이를 갖는 일정한 값을 갖고, 상기 셀보상전류 제어부로 입력되는 제어전압은 상기 제어전압 발생부로부터 수신하는 것을 특징으로 하는 가변이득증폭 장치.
  3. 제1항에 있어서,
    상기 구동전압 발생부는, 제1비교증폭기, 제1스위칭소자, 제1저항소자, 제2저항소자 및 제3항소자를 포함하되,
    상기 제1스위칭소자는 전류입력단으로 전원입력을 공급받아 출력을 발생하고, 상기 제1스위칭소자의 전류출력단에 상기 제1저항소자의 일단이 연결되어 상기 제1스위칭소자의 전류출력단에서 상기 제1구동전압이 발생하고,
    상기 제1비교증폭기의 제1입력단에는 외부기준전압이 입력되고, 상기 제1저항소자의 타단에 상기 제2저항소자의 일단 및 상기 제1비교증폭기의 제2입력단이 병렬로 연결되고,
    상기 제1비교증폭기는 상기 제1비교증폭기의 제1입력단의 전압 및 제2입력단의 전압 차이에 따른 출력이 발생하되 상기 제1비교증폭기의 출력단에는 상기 제1스위칭소자의 구동단이 연결되고,
    상기 제2저항소자의 타단에 상기 제3저항소자의 일단이 연결되어 상기 제2저항소자의 타단에서 상기 제2구동전압이 발생하는 것을 특징으로 하는 가변이득증폭 장치.
  4. 제1항에 있어서,
    상기 제1전류미러는, 제11미러스위칭소자 및 제12미러스위칭소자를 구비하되,
    상기 제11미러스위칭소자는 전류입력단이 상기 전원입력에 연결되고 전류출력단이 제1경로 상의 출력(즉, 제11출력)을 형성하고 상기 제11미러스위칭소자의 구동단은 상기 제11미러스위칭소자의 전류출력단에 연결되고,
    상기 제12미러스위칭소자는, 전류입력단이 상기 전원입력에 연결되고 상기 제12미러스위칭소자의 구동단은 상기 제11미러스위칭소자의 구동단에 연결되어 전류출력단이 제2경로 상의 출력(즉, 제12출력)을 형성하는 것을 특징으로 하는 가변이득증폭 장치.
  5. 제1항에 있어서,
    상기 전류제어부는 제2스위칭소자 및 제3스위칭소자를 포함하되,
    상기 제2스위칭소자는 전류입력단에서 상기 제1미러로부터 상기 제1경로상의 출력을 공급받아 구동단에 입력되는 상기 제1구동전압에 의해 제어되는 출력을 발생하고, 상기 제2스위칭소자의 전류출력단은 상기 종단전류발생부로 입력되고,
    상기 제3스위칭소자는 전류입력단에서 상기 제1미러로부터 상기 제2경로상의 출력을 공급받아 구동단에 입력되는 상기 제2구동전압에 의해 제어되는 출력을 발생하고, 상기 제3스위칭소자의 전류출력단은 상기 종단전류발생부로 입력되는 것을 특징으로 하는 가변이득증폭 장치.
  6. 제1항에 있어서,
    상기 종단전류발생부는 제1전류원 및 제2전류원을 포함하고,
    상기 제1전류원은 상기 제1경로 상의 상기 전류제어부의 출력에 연결되고, 상기 제2전류원은 상기 제2경로 상의 상기 전류제어부의 출력에 연결되어, 기설정된 크기의 종단전류를 출력하는 것을 특징으로 하는 가변이득증폭 장치.
  7. 제1항에 있어서,
    상기 보상전류제어부는 제4스위칭소자를 포함하고,
    제4스위칭소자는 전류입력단이 상기 제1경로 상의 상기 종단전류발생부의 입력단에 연결되고, 전류출력단이 상기 제2경로 상의 상기 종단전류발생부의 입력단에 연결되고, 구동단으로 상기 제어전압을 입력받아 상기 제1경로 및 상기 제2경로 사이에 흐르는 보상전류를 제어하는 것을 특징으로 하는 가변이득증폭 장치.
  8. 제7항에 있어서,
    상기 제4스위칭소자는 MOSFET로 구성되고,
    상기 제4스위칭소자의 게이트에 입력되는 상기 제어전압에 의해 상기 제1전류원의 입력단에 연결된 드레인과 상기 제2전류원의 입력단에 연결된 소스 사이 사이에 상기 보상전류가 흐르도록 제어하는 것을 특징으로 하는 가변이득증폭 장치.
  9. 제1항에 있어서,
    상기 제어전압발생부는 제2비교증폭기를 포함하고,
    상기 제2비교증폭기의 제1입력단에는 상기 차분전류 발생 단자로부터 피드백받고 제2입력단에는 내부기준전압이 입력되어, 상기 제2비교증폭기는 상기 제2비교증폭기의 제1입력단의 전압 및 제2입력단의 전압 차이에 따른 상기 제어전압을 발생하는 것을 특징으로 하는 가변이득증폭 장치.
  10. 제1항에 있어서,
    상기 제2전류미러는, 제21미러스위칭소자 및 제22미러스위칭소자를 구비하되,
    상기 제21미러스위칭소자는 상기 제1전류미러로부터 상기 차분전류를 수신하고, 전류출력단이 상기 차분전류와 같은 크기를 갖는 출력(즉, 제21출력)을 형성하고, 상기 제21미러스위칭소자의 구동단은 상기 제22미러스위칭소자의 구동단에 연결되고,
    상기 제22미러스위칭소자는 전류입력단에 상기 제어전류가 입력되고 상기 제어전류와 같은 크기를 갖는 출력(즉, 제22출력)을 형성하고, 상기 제22미러스위칭소자의 구동단은 상기 전류입력단에 연결되는 것을 특징으로 하는 가변이득증폭 장치.
  11. 제10항에 있어서,
    상기 제2전류미러는 상기 제21미러스위칭소자의 면적 대비 상기 제22미러스위칭소자의 면적에 의해 상기 제21출력 및 상기 제22출력이 미러화되어 출력되는 것을 특징으로 하는 가변이득증폭 장치.
PCT/KR2011/009877 2011-01-21 2011-12-20 가변이득증폭 장치 WO2012099340A2 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2011-0006451 2011-01-21
KR20110006451 2011-01-21
KR1020110137378A KR101330197B1 (ko) 2011-01-21 2011-12-19 가변이득증폭 장치
KR10-2011-0137378 2011-12-19

Publications (2)

Publication Number Publication Date
WO2012099340A2 true WO2012099340A2 (ko) 2012-07-26
WO2012099340A3 WO2012099340A3 (ko) 2012-09-20

Family

ID=46516193

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/009877 WO2012099340A2 (ko) 2011-01-21 2011-12-20 가변이득증폭 장치

Country Status (1)

Country Link
WO (1) WO2012099340A2 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147523A (ja) * 1993-06-30 1995-06-06 Sgs Thomson Microelettronica Spa 可変利得増幅器
KR20040050589A (ko) * 2002-12-10 2004-06-16 한국전자통신연구원 가변 이득 증폭기
KR20040051366A (ko) * 2002-12-12 2004-06-18 한국전자통신연구원 가변 이득 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147523A (ja) * 1993-06-30 1995-06-06 Sgs Thomson Microelettronica Spa 可変利得増幅器
KR20040050589A (ko) * 2002-12-10 2004-06-16 한국전자통신연구원 가변 이득 증폭기
KR20040051366A (ko) * 2002-12-12 2004-06-18 한국전자통신연구원 가변 이득 증폭기

Also Published As

Publication number Publication date
WO2012099340A3 (ko) 2012-09-20

Similar Documents

Publication Publication Date Title
US6118340A (en) Low noise differential input, differential output amplifier and method
EP0664605B1 (en) Amplifier device
KR100903405B1 (ko) 전압인가 전류측정 장치 및 그것에 사용되는 스위치부착 전류 버퍼
JP3410901B2 (ja) 増幅回路
US7123080B2 (en) Differential amplification input circuit
US6696887B2 (en) Transistor-based interface circuitry
US4068184A (en) Current mirror amplifier
GB2502122A (en) Differential amplifier with digital gain control
Snoeij A 36V 48MHz JFET-Input Bipolar Operational Amplifier with 150µV Maximum Offset and Overload Supply Current Control
US6222416B1 (en) Signal amplifier circuit with symmetrical inputs and outputs
JPH05206758A (ja) 差動入力部および１電源を備え、周波数補償用キャパシタンスを有する計測用集積増幅器
WO2012099340A2 (ko) 가변이득증폭 장치
US6292033B1 (en) Precision, low-power transimpedance circuit with differential current sense inputs and single ended voltage output
EP0160035A1 (en) IGFET OPERATIONAL AMPLIFIER WITH HIGH EFFICIENCY.
KR940003086B1 (ko) D/a 컨버터
KR101330197B1 (ko) 가변이득증폭 장치
US7432766B2 (en) Front end for an instrumentation amplifier
US4618832A (en) Differential amplifier with improved power supply rejection ratio
US7253689B2 (en) Low distortion amplifier
JP4839572B2 (ja) 入力回路
USRE30173E (en) Current mirror amplifier
US20030107431A1 (en) Balancing gate-leakage current in differential pair circuits
EP3713082B1 (en) Amplification circuit
US20200259475A1 (en) Interface circuit and corresponding method
JP2000155139A (ja) 電流検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11856046

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11856046

Country of ref document: EP

Kind code of ref document: A2