WO2012091531A2 - Light-emitting diode chip and method for manufacturing same - Google Patents

Light-emitting diode chip and method for manufacturing same Download PDF

Info

Publication number
WO2012091531A2
WO2012091531A2 PCT/KR2012/000005 KR2012000005W WO2012091531A2 WO 2012091531 A2 WO2012091531 A2 WO 2012091531A2 KR 2012000005 W KR2012000005 W KR 2012000005W WO 2012091531 A2 WO2012091531 A2 WO 2012091531A2
Authority
WO
WIPO (PCT)
Prior art keywords
refractive index
emitting diode
light emitting
buffer layer
crystalline
Prior art date
Application number
PCT/KR2012/000005
Other languages
French (fr)
Korean (ko)
Other versions
WO2012091531A3 (en
Inventor
최원진
박정원
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100140167A external-priority patent/KR101078469B1/en
Priority claimed from KR1020100140163A external-priority patent/KR20120078008A/en
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Publication of WO2012091531A2 publication Critical patent/WO2012091531A2/en
Publication of WO2012091531A3 publication Critical patent/WO2012091531A3/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present application relates to a light emitting diode chip, and more particularly, to a light emitting diode chip having a refractive index buffer layer and a method of manufacturing the same.
  • LED devices are photoelectric conversion devices that emit light by applying a forward current to both ends of a P-N junction.
  • the light emitting diode device is released as a commercial product through an epi wafer fabrication process, a chip production process, a packaging process, and a module process.
  • light emitting diode elements have been applied to devices that require high power, such as lighting fixtures. Accordingly, researches on light emitting diode devices have been actively conducted in fields related to light emission efficiency such as internal quantum efficiency and light extraction efficiency.
  • Techniques for increasing luminous efficiency in light emitting diodes have been studied in various ways in each process. For example, in the epi wafer fabrication process, techniques for reducing crystal defects that cause non-luminescence and techniques for promoting efficient recombination of electrons and holes in the active layer have been studied. In addition, in the chip production process, chip shape design technology, flip chip process optimization technology, vertical chip manufacturing technology and the like for increasing light extraction efficiency have been studied. In addition, in the packaging process and the module process, techniques for improving heat emission that affect photoelectric conversion efficiency have been studied.
  • the light extraction efficiency refers to the rate at which photons generated in the active layer region of the light emitting diode device are emitted to the outside.
  • photons generated in the active layer are reflected by a certain amount due to the difference in refractive index at the interface between the substrate and the epi layer while being emitted to the outside.
  • the extinction rate of the photon may increase, thereby lowering the light extraction efficiency.
  • photons generated in the active layer are generally emitted to the upper surface of the chip, about 20% to the substrate below the chip, and about 72% of the light is dissipated within the chip.
  • photons generated in the active layer are generally emitted to the upper surface of the chip, about 20% to the substrate below the chip, and about 72% of the light is dissipated within the chip.
  • An object of the present invention is to provide a light emitting diode chip having a structure capable of increasing emission efficiency to the outside with respect to light emitted from a light emitting diode device and reaching a lower crystalline substrate, and a manufacturing method thereof.
  • a method of manufacturing a light emitting diode chip including: (a) forming a plurality of light emitting diode devices on a crystalline wafer; (b) forming a refractive index buffer layer by irradiating a laser into a cutting target surface of the crystalline wafer on which the plurality of light emitting diode elements are formed; And (c) cutting the crystalline wafer to separate the plurality of light emitting diode devices from each other, wherein the formed refractive index buffer layer is outside the crystalline wafer with respect to light generated from the light emitting diode devices separated from each other. It is characterized by inducing the release of.
  • a method of manufacturing a light emitting diode chip including: (a) forming a light emitting structure on which a light emitting diode device is disposed; And (b) forming a refractive index buffer layer that is transparent to at least one of the side and bottom of the crystalline substrate.
  • a method of manufacturing a light emitting diode chip including: (a) forming a plurality of light emitting diode devices on a crystalline wafer; (b) forming a transmissive refractive index buffer layer on the bottom of the crystalline wafer; And (c) cutting the crystalline wafer to separate the plurality of light emitting diode devices from each other.
  • the light emitting diode chip according to the embodiment of the present invention for achieving the above object is a light emitting diode chip formed by separating the crystalline wafer on which a plurality of light emitting diode elements are disposed, is formed on the cut surface of the crystalline wafer separated from each other It characterized in that it comprises a refractive index buffer layer.
  • a light emitting diode chip for achieving the above object is a crystalline substrate; A light emitting diode device disposed on the crystalline substrate; And a refractive index buffer layer formed on at least one of a side surface and a bottom surface of the crystalline substrate, wherein the refractive index buffer layer transmits light to the outside of the crystalline substrate with respect to light generated by the light emitting diode device. It is done.
  • a refractive index buffer layer in the form of a film or a pattern may be formed on the side or bottom of the light emitting diode chip.
  • the light emitting diode chip according to the present invention can improve light extraction efficiency by reducing reflection at the interface between the crystalline wafer and the air.
  • the method of manufacturing a light emitting diode chip according to the present invention may form an amorphous material layer from the crystalline wafer when the crystalline wafer on which the plurality of light emitting diode elements are formed is separated by a laser to separate the plurality of light emitting diode elements from each other. .
  • a new method it is possible to easily form the refractive index buffer layer that can improve the light emission efficiency.
  • Figure 1 schematically shows the shape of a light emitting diode chip that can be applied to the present invention.
  • FIG. 2 schematically illustrates a light emitting diode chip according to embodiments of the present invention.
  • Figure 3 schematically shows the function of the refractive index buffer layer applied to the present invention.
  • FIG. 4 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to an embodiment of the present invention.
  • FIG. 5 schematically illustrates an example of forming a refractive index buffer layer in the light emitting diode chip manufacturing method of FIG. 4.
  • FIG. 6 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention.
  • FIG. 7 and 8 are cross-sectional views illustrating examples of a method of manufacturing the light emitting diode chip shown in FIG. 6.
  • FIG. 9 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention.
  • a manufacturing process of a light emitting diode (LED) chip includes an epi wafer manufacturing process, a chip production process, a packaging process, and a module process.
  • a compound semiconductor is grown epitaxially on a crystalline wafer used as a substrate to form an N-type semiconductor layer for providing electrons, an active layer, and a P-type semiconductor layer for providing holes.
  • the active layer emits light by combining electrons provided in the N-type semiconductor layer and holes provided in the P-type semiconductor layer.
  • an N-type electrode and a P-type electrode are electrically connected to the N-type semiconductor layer and the P-type semiconductor layer.
  • a plurality of light emitting diode elements formed on the epi wafer are cut into individual chips.
  • the individual LED chips and the leads are manufactured and packaged so that the light is emitted to the outside.
  • the packaged LED chip is attached to a predetermined frame such as a printed circuit board.
  • Embodiments of the present application mainly disclose a technique for increasing the light emission efficiency of the light emitting diode chip in the chip production process, it is not excluded that the techniques of the embodiments are applied in other processes of the manufacturing process of the light emitting diode chip no.
  • the refractive index buffer layer is a layer positioned between two material layers having different refractive indices, and means a material layer having a refractive index between the refractive index values of the two material layers.
  • the refractive index buffer layer serves to reduce the total reflection at the interface between two material layers when light travels from the high refractive index layer to the low refractive index layer by the law of refraction.
  • Figure 1 schematically shows the shape of a light emitting diode chip that can be applied to the present invention.
  • FIG. 1A is a plan view schematically illustrating a crystalline wafer on which a plurality of light emitting diode (LED) devices are formed
  • FIG. 1B is a light emitting diode chip separated from the crystalline wafer of FIG. 1A. A schematic diagram of the details.
  • LED light emitting diode
  • a plurality of light emitting diode elements 110 are formed on a crystalline wafer 100 through the above-described epi wafer manufacturing process. Specifically, on the crystalline wafer 100, an N-type semiconductor layer providing electrons to the active layer, a P-type semiconductor layer providing holes to the active layer, and an N-side electrode electrically connected to the N-type semiconductor layer; A P-side electrode electrically connected to the P-type semiconductor layer is formed.
  • the N-type semiconductor layer, the active layer, and the P-type semiconductor layer included in the light emitting diode device 110 may be variously formed according to the material of the crystalline wafer.
  • the N-type semiconductor layer, the active layer and the P-type semiconductor layer may be formed of a gallium nitride (GaN) -based compound semiconductor having different doping levels.
  • GaN gallium nitride
  • the N-type semiconductor layer, the active layer, and the P-type semiconductor layer may be formed of an aluminum gallium indium phosphorus (AlGaInP) compound semiconductor having different doping levels.
  • AlGaInP aluminum gallium indium phosphorus
  • the plurality of light emitting diode elements 110 formed on the crystalline wafer 100 are separated into light emitting diode chips 120 as shown in FIG. 1B through dicing.
  • Dicing can be carried out using a diamond pencil, a diamond saw, a laser or the like.
  • each of the plurality of light emitting diode chips 120 has a form in which the light emitting diode elements 110 are formed on a separate substrate 122.
  • the substrate 122 refers to a portion of the crystalline wafer 100 separated to correspond to the individual light emitting diode chips 120.
  • FIG. 2 schematically illustrates a light emitting diode chip according to embodiments of the present invention.
  • FIGS. 2A and 2B are schematic views schematically illustrating a light emitting diode chip according to embodiments of the present invention
  • FIG. 2C shows A of FIG. It is sectional drawing cut
  • FIG.2 (d) is sectional drawing which cut
  • the illustrated LED chip 220 includes a crystalline substrate 222, a light emitting diode element 210 and a refractive index buffer layer 224 formed on a crystalline substrate. It includes.
  • the light emitting diode device 210 includes a P-type semiconductor layer, an active layer, and an N-type semiconductor layer.
  • the refractive index buffer layer 224 is formed on one or more of the side and bottom surfaces of the crystalline substrate 222 and is translucent.
  • the refractive index buffer layer 224 may be a layer covering at least one or more of the side and bottom surfaces of the crystalline substrate 222, as shown in the example of FIG. 2C.
  • the refractive index buffer layer 224 may have a refractive index smaller than the refractive index of the crystalline substrate 222 and larger than the refractive index of air.
  • the refractive index buffer layer 224 may be formed of indium tin oxide (ITO), indium phosphate oxide (InPOx), indium arsenic oxide (glass), and sodium chloride (Sodium Chloride). , NaCl), titanium oxide (TiO2), quartz (Quartz) or a combination thereof. It has a refractive index of about 1.46 for glass, about 1.5 for sodium chloride, about 1.5 for titanium oxide, and about 1.46 for quartz.
  • the LED chip 230 is substantially the same as the LED chip 220 except that the refractive index buffer layer 234 is disposed in a continuous or discontinuous pattern. same.
  • the refractive index buffer layer 234 may be formed in a pattern on at least one or more of the side and bottom of the crystalline substrate 222.
  • the pattern can be either a continuous pattern or a discontinuous pattern.
  • FIGS. 2B and 2D illustrate an example in which the refractive index buffer layer 234 is formed in a local region in a discontinuous pattern on the side and bottom of the crystalline substrate 222.
  • the refractive index buffer layer 234 may have a refractive index smaller than that of the crystalline substrate 222 and larger than that of air.
  • the refractive index buffer layers 224 and 234 may be an amorphous material layer pattern composed of the same components as the crystalline substrate 222.
  • the refractive index buffer layer 124 may be formed of amorphous sapphire.
  • the refractive index buffer layers 224 and 234 induce light emission from the light emitting diode devices 210 and 212 to the outside of the crystalline substrate 222 to improve light emission efficiency.
  • Figure 3 schematically shows the function of the refractive index buffer layer applied to the present invention.
  • the function of the refractive index buffer layer is described as the total reflection theory, which is one of several theories related to the refractive index.
  • a part of the light generated from the light emitting diode element 212 proceeds to the lower crystalline substrate 222. do.
  • the ratio of light I 3 emitted to the outside of the light emitting diode chip 330 among the light I 1 in the crystalline substrate 222 must be increased.
  • the light is both at the interface of the two media. Reflection occurs, which is called total reflection.
  • the total reflection occurs several times in the light emitting diode chip, the light inside the light emitting diode chip is trapped inside the light emitting diode chip without being emitted to the outside and may be extinguished.
  • the refractive index buffer layer 234 When the refractive index buffer layer 234 does not exist, the following phenomenon may occur when light traveling in the crystalline substrate 222 reaches an interface with air.
  • the critical angle i c1 at which total reflection occurs the larger the refractive index n1 of the crystalline substrate is, the smaller the critical angle is. Therefore, referring to FIG. 3, light propagating in the crystalline substrate 222 is formed at an interface with air. The probability of being reflected back into the crystalline substrate 222 is relatively increased.
  • the refractive index buffer layer 234 may be disposed in, for example, a local region of the crystalline substrate 222.
  • the refractive index n 3 of the refractive index buffer layer 234 is smaller than the refractive index n 1 of the crystalline substrate 222 and larger than the refractive index n 2 of air.
  • the refractive index buffer layer 234 increases the critical angle at the interface when the light inside the crystalline substrate 222 proceeds to the outside, and thus, the light propagating within the substrate 222 into the outside air. Can increase the emission probability.
  • the refractive index buffer layer 234 may be formed of amorphous sapphire. Amorphous sapphire is an optically small medium because it is crystallographically irregularly arranged than single crystal sapphire. Therefore, the refractive index is relatively low.
  • Equation (1) assuming that light propagates in a material having a refractive index greater than 1, it can be seen that the reflectance at the interface with a vacuum increases as the refractive index of the material increases. have.
  • the reflectance at the interface with the air is lower when the refractive index buffer layer 234 is at the interface with the air than when the crystalline substrate 222 is at the interface with the air. Therefore, in the case where the refractive index buffer layer 234 and the air form an interface, the transmittance from the interface to the air increases.
  • the light emitting diode chip according to the embodiment of the present application includes a refractive index buffer layer positioned on at least one of the side and the bottom of the crystalline substrate and translucent. As a result, light emitted from the light emitting diode device and traveling inside the crystalline substrate may be increased to be emitted to the outside air through the side or bottom of the crystalline substrate.
  • FIG. 4 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to an embodiment of the present invention.
  • the illustrated method of manufacturing a light emitting diode chip includes a light emitting diode device forming step (S410), a refractive index buffer layer forming step (S420), and a light emitting diode device separating step (S430).
  • a plurality of light emitting diode (LED) devices are formed on the crystalline wafer.
  • a refractive index buffer layer is formed by irradiating a laser into a cutting target surface of the crystalline wafer in which a plurality of light emitting diode elements are separated from each other.
  • the refractive index buffer layer may be formed by melting and cooling a predetermined region of the crystalline wafer when the laser is irradiated onto the crystalline wafer.
  • the refractive index buffer layer formed may include an amorphous material layer pattern.
  • the laser may be irradiated inside the crystalline wafer along a cutting plane in which the plurality of light emitting diode elements are separated from each other.
  • the beam of the laser is selected to have a wavelength that can penetrate the interior of the crystalline wafer, and the laser beam is controlled to be focused inside the crystalline wafer.
  • the region inside the wafer to which the laser beam is irradiated is melted, and the melted region may be controlled to form an amorphous material layer in an amorphous state after cooling.
  • Controlling to form an amorphous material layer can be achieved by adjusting the process conditions such as the area of the region melted by the laser, the irradiation interval of the pulse laser, the laser output, the irradiation time, the laser moving speed, the irradiation depth, the number of irradiations, and the like. have.
  • the rate of cooling after melting decreases, thereby increasing the probability that the molten region will have a crystalline state after cooling, while the area irradiated by the laser As it decreases, it is found that the rate of cooling after melting increases, thus increasing the probability that the molten region will have an amorphous state after cooling.
  • a plurality of light emitting diodes may be formed along side surfaces of the plurality of light emitting diode elements in a continuous or discontinuous pattern of various shapes.
  • the formed refractive index buffer layer performs a function of inducing emission from the light emitting diode devices separated from each other to the outside of the crystalline wafer to improve light emission efficiency.
  • the refractive index buffer layer may be smaller than the refractive index of the crystalline wafer and larger than the refractive index of air.
  • the crystalline wafers on which the plurality of light emitting diode devices are formed are cut to separate the plurality of light emitting diode devices.
  • a method of mechanically cutting using a diamond saw or a diamond pencil may be used, and a method of cutting by irradiating a laser may be used.
  • various known methods may be applied.
  • the refractive index buffer layer forming step S420 and the light emitting diode device separating step S430 may be performed simultaneously or sequentially.
  • the crystalline wafer is cut using a laser, and the laser is irradiated to melt the inside of the cut surface of the crystalline wafer.
  • the region melted by the laser is then controlled to form an amorphous material layer after cooling.
  • an external force may be applied to the molten and cooled region of the crystalline wafer through irradiation of the laser, and thus, the crystalline wafer may be cut.
  • FIG. 5 schematically illustrates an example of forming a refractive index buffer layer in the light emitting diode chip manufacturing method of FIG. 4.
  • FIG. 5 illustrates a method of forming a refractive index buffer layer using a laser and a method of separating a light emitting diode chip
  • FIG. 5 (b) illustrates a method of separating a light emitting diode chip using a laser as a comparative example.
  • a laser 519 is applied to a predetermined region 517 inside the crystalline wafer 510 that distinguishes the first light emitting diode element 520 and the second light emitting diode element 530 from each other.
  • the predetermined region 517 may be locally located inside the crystalline wafer 510.
  • the predetermined area 517 may be irradiated with a laser 519 to have a continuous or discontinuous pattern along the cut surface 515 of the crystalline wafer 510.
  • the predetermined region 517 formed inside the crystalline wafer 510 may be formed of an amorphous material layer through melting and cooling processes, and the amorphous material layer may be a refractive index buffer layer.
  • the irradiation of the laser 519 may apply an external force to the inside of the crystalline wafer, so that the crystalline wafer is cut along the cutting plan surface 515, the first light emitting diode element 520 and the second The light emitting diode elements 530 are separated from each other.
  • the laser 519 is irradiated so that the third light emitting diode element 540 and the fourth light emitting diode element 550 are separated from each other.
  • melting occurs over a relatively wide area from the surface of the crystalline wafer 510 to the bottom.
  • the relatively wide melting region 518 may have a relatively slow cooling rate, and may have a crystal structure in which crystalline and amorphous mixtures are mixed even after cooling.
  • FIG. 6 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention.
  • 7 and 8 are cross-sectional views illustrating examples of a method of manufacturing the light emitting diode chip shown in FIG. 6.
  • the illustrated method of manufacturing a light emitting diode chip includes a light emitting diode device forming step (S610) and a refractive index buffer layer forming step (S620).
  • a light emitting diode device is formed on a crystalline substrate.
  • the forming of the light emitting diode devices may include forming a plurality of light emitting diode devices on the crystalline wafer (S612) and separating the plurality of light emitting diode devices by cutting the crystalline wafer (S614).
  • a light emitting diode element 710 may be formed on the crystalline substrate 722 as shown in FIGS. 7A and 8A through the light emitting diode element forming step S610.
  • a refractive index buffer layer that is translucent is formed on at least one of a side surface and a bottom surface of the crystalline substrate.
  • the refractive index buffer layer may have a refractive index smaller than that of the crystalline substrate and larger than the refractive index of air.
  • a method of forming a refractive index buffer layer may be provided on at least one of the side and bottom of the crystalline substrate to form a thin film having a refractive index smaller than that of the crystalline substrate and larger than that of air. Can be.
  • the thin film may be applied by one or more of a coating method, an evaporation method, a chemical vapor deposition method, a sputtering method, and the like.
  • the thin film may be formed of indium tin oxide (ITO), indium phosphate (Indium Phosphorus Oxide, InPOx), indium arsenic oxide (Indium Arsenic Oxide), glass (sodium chloride, NaCl), It may be made of titanium oxide (TiO 2), quartz, or a combination thereof.
  • FIG. 7B schematically illustrates a refractive index buffer layer 724 formed in the form of a layer on the side and bottom of the crystalline substrate 722.
  • the refractive index buffer layer 724 is formed on both the side surface and the bottom surface of the crystalline substrate 722, the refractive index buffer layer 724 may be formed on either the side surface or the bottom surface.
  • the refractive index buffer layer may be formed by a method of forming a thin film and then patterning the formed thin film using a lithography process and an etching process as shown in the example of FIG. 7C. By such patterning, the refractive index buffer layer may be formed in a continuous or discontinuous pattern on one or more of the side and bottom of the crystalline substrate.
  • the refractive index buffer layer melts one or more surface regions of the side and bottom of the crystalline substrate 722 on which the light emitting diode element 710 is formed, as shown in the example of FIG. It may be formed by a method of properly cooling to form the amorphous material layer 824.
  • the high cooling rate results in insufficient diffusion and bonding time for rearrangement of the members, and consequently the lack of binding structure in the stoichiometric regular form.
  • the bonding structure of the amorphous material layer is not regular compared to the crystalline, it may be an optically small medium.
  • the formed amorphous material layer may have a lower refractive index than the crystalline substrate. Melting of the surface area may be performed using a laser or a rapid thermal process.
  • the refractive index buffer layer locally melts one or more surface regions of the side and bottom of the crystalline substrate 722, as in the example shown in FIG. Can be formed.
  • FIG. 9 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention.
  • the method of manufacturing a light emitting diode chip includes a plurality of light emitting diode device forming steps (S910), a refractive index buffer layer forming step (S920) on a bottom surface of a wafer, and a light emitting diode device separating step (S930).
  • a plurality of light emitting diode devices are formed on the crystalline wafer.
  • a transparent refractive index buffer layer is formed on the bottom surface of the crystalline wafer.
  • a refractive index buffer layer is formed on the bottom surface of the crystalline wafer in a state where a plurality of light emitting diode elements are formed on the crystalline wafer.
  • the refractive index buffer layer of the bottom surface of the wafer may be formed by forming a thin film having a refractive index smaller than that of the crystalline substrate and larger than the refractive index of air on the bottom surface of the crystalline wafer.
  • the refractive index buffer layer on the bottom of the wafer may be formed by appropriately cooling the molten region to form an amorphous material layer.
  • the refractive index buffer layer on the bottom may be formed in the form of a layer, and may also be formed in the form of a continuous or discontinuous pattern.
  • a plurality of light emitting diode devices are formed on the top, and a plurality of light emitting diode devices are separated by cutting a crystalline wafer having a refractive index buffer layer formed on a bottom surface thereof.
  • Table 1 is prepared by the method shown in Figure 4 of the present invention and a light emitting diode chip (sequences 1-7) that do not include a refractive index buffer layer by being separated from the crystalline wafer using a diamond saw in a conventional manner
  • This table compares the light output of light emitting diode chips (numbers 8-17) with refractive index buffer layers formed on their side surfaces.
  • the light emitting diode chips according to serial numbers 1 to 17 were manufactured in the same package, and then the light output was tested.
  • the light emission wavelength of the light emitting diode chip was a blue wavelength of about 450 nm.
  • the refractive index when comparing the light output of the light emitting diode chip according to serial numbers 1 to 7 manufactured according to the conventional method and the light emitting diode chip according to serial numbers 8 to 17 manufactured according to an embodiment of the present invention, the refractive index It can be seen that the light emitting diode chip of the present application including the buffer layer exhibits about 4% to 6% improved light output.

Abstract

Disclosed is a light-emitting diode chip having superior light-emitting efficiency, and a method for manufacturing same. The method for manufacturing a light-emitting diode chip according to the present invention comprises the following steps: (a) forming a plurality of light-emitting diode elements on a crystalline wafer; (b) allowing the inside of a surface to be cut of the crystalline wafer, on which the plurality of light-emitting diode elements are formed, to be irradiated with a laser beam so as to form a refraction buffering layer; and (c) cutting the crystalline wafer to separate the plurality of light-emitting diode elements from each other.

Description

발광 다이오드 칩 및 그 제조 방법Light emitting diode chip and manufacturing method thereof
본 출원은 발광 다이오드 칩에 관한 것으로, 보다 구체적으로는 굴절률 완충층을 갖는 발광 다이오드 칩 및 이의 제조 방법에 관한 것이다.The present application relates to a light emitting diode chip, and more particularly, to a light emitting diode chip having a refractive index buffer layer and a method of manufacturing the same.
발광 다이오드(light emitting diode, LED) 소자는 P-N 접합의 양단에 순방향의 전류를 인가하여 광을 방출하도록 하는 광전 변환 소자이다. Light emitting diode (LED) devices are photoelectric conversion devices that emit light by applying a forward current to both ends of a P-N junction.
일반적으로, 발광 다이오드 소자는 에피 웨이퍼 제조 공정, 칩 생산 공정, 패키징 공정 및 모듈 공정을 거쳐 상용 제품으로 출시된다. 최근에는 조명 기구와 같이 고출력을 요구하는 장치에 발광 다이오드 소자가 적용되고 있다. 이에 따라 발광 다이오드 소자의 연구는 내부 양자 효율, 광추출 효율 등과 같은 발광 효율에 관련된 분야에서 활발하게 진행되고 있다. In general, the light emitting diode device is released as a commercial product through an epi wafer fabrication process, a chip production process, a packaging process, and a module process. Recently, light emitting diode elements have been applied to devices that require high power, such as lighting fixtures. Accordingly, researches on light emitting diode devices have been actively conducted in fields related to light emission efficiency such as internal quantum efficiency and light extraction efficiency.
발광 다이오드에서 발광 효율을 증가시키는 기술은 각 공정에서 다양한 방식으로 연구되고 있다. 예를 들어, 에피 웨이퍼 제조 공정에서는 비발광의 요인이 되는 결정 결함을 감소시키는 기술, 활성층 내에서 전자와 정공의 효율적인 재결합을 촉진시키는 기술 등이 연구되고 있다. 또한, 칩 생산 공정에서는 광추출 효율을 증가시키기 위한 칩 형상 설계 기술, 플립칩 공정 최적화 기술, 수직형 칩 제조 기술 등이 연구되고 있다. 또한, 패키징 공정 및 모듈 공정에서는 광전변환 효율에 영향을 미치는 열방출 개선 기술 등이 연구되고 있다.Techniques for increasing luminous efficiency in light emitting diodes have been studied in various ways in each process. For example, in the epi wafer fabrication process, techniques for reducing crystal defects that cause non-luminescence and techniques for promoting efficient recombination of electrons and holes in the active layer have been studied. In addition, in the chip production process, chip shape design technology, flip chip process optimization technology, vertical chip manufacturing technology and the like for increasing light extraction efficiency have been studied. In addition, in the packaging process and the module process, techniques for improving heat emission that affect photoelectric conversion efficiency have been studied.
한편, 발광 다이오드 소자에 있어, 광추출 효율이란 발광 다이오드 소자의 활성층 영역에서 발생한 광자가 외부로 방출되는 비율을 의미한다. 이와 관련하여, 활성층에서 발생한 광자는 외부로 방출되는 도중에 기판과 에피층 사이의 계면에서의 굴절률 차이에 기인하여 일정량이 반사된다. 이때, 광자가 반사를 많이 겪는 경우, 광자의 소멸율이 증가하여 광추출 효율이 저하될 수 있다. On the other hand, in the light emitting diode device, the light extraction efficiency refers to the rate at which photons generated in the active layer region of the light emitting diode device are emitted to the outside. In this regard, photons generated in the active layer are reflected by a certain amount due to the difference in refractive index at the interface between the substrate and the epi layer while being emitted to the outside. In this case, when the photon undergoes a lot of reflection, the extinction rate of the photon may increase, thereby lowering the light extraction efficiency.
발광 다이오드 칩을 기준으로, 활성층에서 발생한 광자는 통상적으로 8% 정도가 칩의 상부 표면으로 방출되고, 20% 정도가 칩 하부의 기판으로 방출되며, 나머지 대략 72% 정도는 칩 내부에서 소멸되는 것으로 알려져 있다. Based on the light emitting diode chip, photons generated in the active layer are generally emitted to the upper surface of the chip, about 20% to the substrate below the chip, and about 72% of the light is dissipated within the chip. Known.
이와 같이 칩 내부에서 소멸되는 광자의 양을 줄여 광추출 효율을 향상시키기 위하여, 발광 다이오드 소자의 표면 거칠기를 증가시켜 전반사를 방지하는 기술 등이 제안된 바 있다.As such, in order to reduce the amount of photons dissipated in the chip and to improve light extraction efficiency, a technique for preventing total reflection by increasing the surface roughness of the light emitting diode device has been proposed.
본 발명의 목적은 발광다이오드 소자에서 방출되어 하부의 결정질 기판에 도달한 광에 대하여, 외부로의 방출 효율을 증가시킬 수 있는 구조를 갖는 발광 다이오드 칩 및 그 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode chip having a structure capable of increasing emission efficiency to the outside with respect to light emitted from a light emitting diode device and reaching a lower crystalline substrate, and a manufacturing method thereof.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 발광다이오드 칩의 제조 방법은 (a) 결정질 웨이퍼 상에 복수의 발광다이오드 소자를 형성하는 단계; (b) 상기 복수의 발광다이오드 소자가 형성된 결정질 웨이퍼의 절단 예정면 내부에 레이저를 조사하여 굴절률 완충층을 형성시키는 단계; 및 (c) 상기 결정질 웨이퍼를 절단하여, 상기 복수의 발광다이오드 소자를 서로 분리시키는 단계;를 포함하되, 상기 형성된 굴절률 완충층은 상기 서로 분리된 발광다이오드 소자에서 발생되는 광에 대하여 상기 결정질 웨이퍼 외부로의 방출을 유도하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode chip, the method including: (a) forming a plurality of light emitting diode devices on a crystalline wafer; (b) forming a refractive index buffer layer by irradiating a laser into a cutting target surface of the crystalline wafer on which the plurality of light emitting diode elements are formed; And (c) cutting the crystalline wafer to separate the plurality of light emitting diode devices from each other, wherein the formed refractive index buffer layer is outside the crystalline wafer with respect to light generated from the light emitting diode devices separated from each other. It is characterized by inducing the release of.
상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 발광다이오드 칩의 제조 방법은 (a) 결정질 기판 상에 발광다이오드 소자가 배치되는 발광 구조물을 형성하는 단계; 및 (b) 상기 결정질 기판의 측면 및 저면 중 적어도 하나 이상에 투광성인 굴절률 완충층을 형성하는 단계;를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode chip, the method including: (a) forming a light emitting structure on which a light emitting diode device is disposed; And (b) forming a refractive index buffer layer that is transparent to at least one of the side and bottom of the crystalline substrate.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 발광다이오드 칩의 제조 방법은 (a) 결정질 웨이퍼 상에 복수의 발광다이오드 소자를 형성하는 단계; (b) 상기 결정질 웨이퍼의 저면에 투광성인 굴절률 완충층을 형성하는 단계; 및 (c) 상기 결정질 웨이퍼를 절단하여, 상기 복수의 발광다이오드 소자를 서로 분리시키는 단계;를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode chip, the method including: (a) forming a plurality of light emitting diode devices on a crystalline wafer; (b) forming a transmissive refractive index buffer layer on the bottom of the crystalline wafer; And (c) cutting the crystalline wafer to separate the plurality of light emitting diode devices from each other.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 발광다이오드 칩은 복수의 발광다이오드 소자가 배치된 결정질 웨이퍼가 서로 분리됨으로써 형성되는 발광다이오드 칩으로서, 상기 서로 분리되는 상기 결정질 웨이퍼의 절단면에 형성되는 굴절률 완충층을 포함하는 것을 특징으로 한다. The light emitting diode chip according to the embodiment of the present invention for achieving the above object is a light emitting diode chip formed by separating the crystalline wafer on which a plurality of light emitting diode elements are disposed, is formed on the cut surface of the crystalline wafer separated from each other It characterized in that it comprises a refractive index buffer layer.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 발광다이오드 칩은 결정질 기판; 상기 결정질 기판 상에 배치되는 발광다이오드 소자; 및 상기 결정질 기판의 측면 및 저면 중 하나 이상에 형성되고, 투광성인 굴절률 완충층;을 포함하여, 상기 굴절률 완충층이 상기 발광다이오드 소자에서 발생되는 광에 대하여 상기 결정질 기판 외부로의 방출을 유도하는 것을 특징으로 한다. A light emitting diode chip according to another embodiment of the present invention for achieving the above object is a crystalline substrate; A light emitting diode device disposed on the crystalline substrate; And a refractive index buffer layer formed on at least one of a side surface and a bottom surface of the crystalline substrate, wherein the refractive index buffer layer transmits light to the outside of the crystalline substrate with respect to light generated by the light emitting diode device. It is done.
본 발명에 따른 발광 다이오드 칩 제조 방법은 발광 다이오드 칩의 측면이나 저면 등에 막 또는 패턴 형태의 굴절률 완충층을 형성할 수 있다. 이러한 굴절률 완충층이 형성됨에 따라, 본 발명에 따른 발광 다이오드 칩은 결정질 웨이퍼와 공기와의 계면에서의 반사를 줄여 광추출 효율을 향상시킬 수 있다. In the method of manufacturing a light emitting diode chip according to the present invention, a refractive index buffer layer in the form of a film or a pattern may be formed on the side or bottom of the light emitting diode chip. As the refractive index buffer layer is formed, the light emitting diode chip according to the present invention can improve light extraction efficiency by reducing reflection at the interface between the crystalline wafer and the air.
또한, 본 발명에 따른 발광 다이오드 칩 제조 방법은 복수의 발광 다이오드 소자가 형성된 결정질 웨이퍼를 레이저로 절단하여 복수의 발광다이오드 소자를 서로 분리시킬 때, 상기 결정질 웨이퍼로부터 비정질의 물질층을 형성할 수 있다. 이와 같은 새로운 방법을 적용함으로써 광방출 효율을 향상시킬 수 있는 굴절률 완충층을 용이하게 형성할 수 있다. In addition, the method of manufacturing a light emitting diode chip according to the present invention may form an amorphous material layer from the crystalline wafer when the crystalline wafer on which the plurality of light emitting diode elements are formed is separated by a laser to separate the plurality of light emitting diode elements from each other. . By applying such a new method, it is possible to easily form the refractive index buffer layer that can improve the light emission efficiency.
도 1은 본 발명에 적용될 수 있는 발광다이오드 칩의 형태를 개략적으로 나타낸 것이다. Figure 1 schematically shows the shape of a light emitting diode chip that can be applied to the present invention.
도 2는 본 발명의 실시예들에 따른 발광다이오드 칩을 개략적으로 나타낸 것이다. 2 schematically illustrates a light emitting diode chip according to embodiments of the present invention.
도 3은 본 발명에 적용되는 굴절률 완충층의 기능을 개략적으로 나타낸 것이다.Figure 3 schematically shows the function of the refractive index buffer layer applied to the present invention.
도 4는 본 발명의 실시예에 따른 발광다이오드 칩의 제조 방법을 나타내는 순서도이다.4 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to an embodiment of the present invention.
도 5는 도 4에 도시된 발광다이오드 칩 제조 방법에서 굴절률 완충층을 형성하는 예를 개략적으로 나타낸 것이다.FIG. 5 schematically illustrates an example of forming a refractive index buffer layer in the light emitting diode chip manufacturing method of FIG. 4.
도 6은 본 발명의 다른 실시예에 따른 발광다이오드 칩의 제조 방법을 나타낸 순서도이다. 6 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention.
도 7 및 도 8은 도 6에 도시된 발광다이오드 칩의 제조 방법의 예들을 나타낸 단면도이다.7 and 8 are cross-sectional views illustrating examples of a method of manufacturing the light emitting diode chip shown in FIG. 6.
도 9는 본 발명의 또 다른 실시예에 따른 발광다이오드 칩의 제조 방법을 나타낸 순서도이다. 9 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, only the present embodiments to make the disclosure of the present invention complete, and common knowledge in the art to which the present invention pertains. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
이하 첨부된 도면을 참조하여 본 발명에 따른 발광다이오드 칩 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다. Hereinafter, a light emitting diode chip and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
일반적으로, 발광다이오드(LED) 칩의 제조 공정은 에피(epi) 웨이퍼 제조 과정, 칩 생산 과정, 패키징 과정 및 모듈 과정을 포함한다. In general, a manufacturing process of a light emitting diode (LED) chip includes an epi wafer manufacturing process, a chip production process, a packaging process, and a module process.
에피 웨이퍼 제조 과정에서는 기판으로 사용되는 결정질 웨이퍼 상에 화합물 반도체를 에피(epi)로 성장시켜 전자를 제공하는 N형 반도체층, 활성층 및 정공을 제공하는 P형 반도체층을 형성한다. 활성층은 N형 반도체층에서 제공되는 전자와 P형 반도체층에서 제공되는 정공을 결합시킴으로써 광을 방출시킨다. In the epi wafer fabrication process, a compound semiconductor is grown epitaxially on a crystalline wafer used as a substrate to form an N-type semiconductor layer for providing electrons, an active layer, and a P-type semiconductor layer for providing holes. The active layer emits light by combining electrons provided in the N-type semiconductor layer and holes provided in the P-type semiconductor layer.
다음으로, 칩 생산 과정에서는 N형 반도체층 및 P형 반도체층에 전기적으로 연결되는 N형 전극 및 P형 전극을 형성한다. 또한, 칩 생산 과정에서는 에피 웨이퍼 상에 형성되는 복수의 발광다이오드 소자를 개별 칩으로 절단한다. Next, in the chip production process, an N-type electrode and a P-type electrode are electrically connected to the N-type semiconductor layer and the P-type semiconductor layer. In the chip production process, a plurality of light emitting diode elements formed on the epi wafer are cut into individual chips.
패키징 과정에서는 제조된 개별 발광다이오드 칩과 리드(lead)를 연결하고 빛이 최대한 외부로 방출되도록 개별 발광다이오드 칩을 패키징한다. In the packaging process, the individual LED chips and the leads are manufactured and packaged so that the light is emitted to the outside.
모듈 과정에서는 패키징이 완료된 발광다이오드 칩을 인쇄회로기판과 같은 소정의 프레임에 부착시킨다. In the module process, the packaged LED chip is attached to a predetermined frame such as a printed circuit board.
본 출원의 실시 예들은 주로 상기 칩 생산 과정에서 발광다이오드 칩의 광방출 효율을 증가시키는 기술에 대하여 개시하지만, 본 실시 예들의 기술들이 발광다이오드 칩의 제조 공정의 다른 과정에서 적용되는 것을 배제하는 것은 아니다.Embodiments of the present application mainly disclose a technique for increasing the light emission efficiency of the light emitting diode chip in the chip production process, it is not excluded that the techniques of the embodiments are applied in other processes of the manufacturing process of the light emitting diode chip no.
본 발명에서, 굴절률 완충층은 서로 다른 굴절률을 가지는 두 물질층 사이에 위치하는 층으로서, 상기 두 물질층의 굴절률 값 사이의 굴절률을 가지는 물질층을 의미한다. 굴절률 완충층은 굴절의 법칙에 의하여 고굴절률층에서 저굴절률층으로 광이 진행할 때, 두 물질층 사이의 계면에서 전반사하는 비율을 감소시키는 역할을 한다.In the present invention, the refractive index buffer layer is a layer positioned between two material layers having different refractive indices, and means a material layer having a refractive index between the refractive index values of the two material layers. The refractive index buffer layer serves to reduce the total reflection at the interface between two material layers when light travels from the high refractive index layer to the low refractive index layer by the law of refraction.
도 1은 본 발명에 적용될 수 있는 발광다이오드 칩의 형태를 개략적으로 나타낸 것이다. Figure 1 schematically shows the shape of a light emitting diode chip that can be applied to the present invention.
구체적으로 도 1의 (a)는 복수의 발광다이오드(LED) 소자가 형성된 결정질 웨이퍼를 개략적으로 나타내는 평면도이며, 도 1의 (b)는 도 1의 (a)의 결정질 웨이퍼로부터 분리된 발광다이오드 칩의 세부 모식도이다. Specifically, FIG. 1A is a plan view schematically illustrating a crystalline wafer on which a plurality of light emitting diode (LED) devices are formed, and FIG. 1B is a light emitting diode chip separated from the crystalline wafer of FIG. 1A. A schematic diagram of the details.
도 1의 (a)를 참조하면, 상기에서 설명한 에피 웨이퍼 제조 과정을 통하여, 결정질 웨이퍼(100) 상에 복수의 발광다이오드 소자(110)가 형성된다. 구체적으로, 결정질 웨이퍼(100) 상에는 활성층, 상기 활성층에 전자를 제공하는 N형 반도체층 및 상기 활성층에 정공을 제공하는 P형 반도체층, 그리고 상기 N형 반도체층에 전기적으로 연결되는 N측 전극과 상기 P형 반도체층에 전기적으로 연결되는 P측 전극이 형성된다. Referring to FIG. 1A, a plurality of light emitting diode elements 110 are formed on a crystalline wafer 100 through the above-described epi wafer manufacturing process. Specifically, on the crystalline wafer 100, an N-type semiconductor layer providing electrons to the active layer, a P-type semiconductor layer providing holes to the active layer, and an N-side electrode electrically connected to the N-type semiconductor layer; A P-side electrode electrically connected to the P-type semiconductor layer is formed.
발광다이오드 소자(110)에 포함되는 N형 반도체층, 활성층 및 P형 반도체층은 결정질 웨이퍼의 재질에 따라서 다양하게 형성될 수 있다. The N-type semiconductor layer, the active layer, and the P-type semiconductor layer included in the light emitting diode device 110 may be variously formed according to the material of the crystalline wafer.
예를 들어, 상기 결정질 웨이퍼가 사파이어계 단결정 웨이퍼인 경우, N형 반도체층, 활성층 및 P형 반도체층은 도핑 수준이 서로 상이한 질화갈륨(GaN)계 화합물 반도체로 형성될 수 있다. For example, when the crystalline wafer is a sapphire single crystal wafer, the N-type semiconductor layer, the active layer and the P-type semiconductor layer may be formed of a gallium nitride (GaN) -based compound semiconductor having different doping levels.
다른 예로, 결정질 웨이퍼가 GaP 단결정 웨이퍼인 경우, N형 반도체층, 활성층 및 P형 반도체층은 도핑 수준이 서로 상이한 알루미늄갈륨인듐인(AlGaInP) 화합물 반도체로 형성될 수 있다. As another example, when the crystalline wafer is a GaP single crystal wafer, the N-type semiconductor layer, the active layer, and the P-type semiconductor layer may be formed of an aluminum gallium indium phosphorus (AlGaInP) compound semiconductor having different doping levels.
한편, 결정질 웨이퍼(100) 상에 형성된 복수의 발광다이오드 소자(110)는 다이싱(dicing) 작업을 통해, 도 1의 (b)에 도시된 예와 같은 발광다이오드 칩(120)으로 각각 분리된다. 다이싱은 다이아몬드 펜슬, 다이아몬드 톱(saw), 레이저 등을 이용하는 방법으로 실시될 수 있다. Meanwhile, the plurality of light emitting diode elements 110 formed on the crystalline wafer 100 are separated into light emitting diode chips 120 as shown in FIG. 1B through dicing. . Dicing can be carried out using a diamond pencil, a diamond saw, a laser or the like.
도 1의 (b)에서, 복수의 발광다이오드 칩(120) 각각은 분리된 기판(122) 상에 발광다이오드 소자(110)가 형성된 형태를 갖는다. 본 명세서에서 기판(122)은 개별의 발광다이오드 칩(120)에 대응하도록 분리된 결정질 웨이퍼(100)의 일 부분을 지칭한다.In FIG. 1B, each of the plurality of light emitting diode chips 120 has a form in which the light emitting diode elements 110 are formed on a separate substrate 122. In this specification, the substrate 122 refers to a portion of the crystalline wafer 100 separated to correspond to the individual light emitting diode chips 120.
도 2는 본 발명의 실시예들에 따른 발광다이오드 칩을 개략적으로 나타낸 것이다. 2 schematically illustrates a light emitting diode chip according to embodiments of the present invention.
구체적으로 도 2의 (a) 및 도 2의 (b)는 본 발명의 실시예들에 따른 발광다이오드 칩을 개략적으로 도시하는 모식도이며, 도 2의 (c)는 도 2의 (a)를 A-A'방향으로 절단한 단면도이고, 도 2의 (d)는 도 2의 (b)를 B-B'방향으로 절단한 단면도이다. Specifically, FIGS. 2A and 2B are schematic views schematically illustrating a light emitting diode chip according to embodiments of the present invention, and FIG. 2C shows A of FIG. It is sectional drawing cut | disconnected in -A 'direction, and FIG.2 (d) is sectional drawing which cut | disconnected FIG.2 (b) in B-B' direction.
도 2의 (a) 및 도 2의 (c)를 참조하면, 도시된 발광다이오드 칩(220)은 결정질 기판(222), 결정질 기판 상에 형성되는 발광다이오드 소자(210) 및 굴절률 완충층(224)을 포함한다. Referring to FIGS. 2A and 2C, the illustrated LED chip 220 includes a crystalline substrate 222, a light emitting diode element 210 and a refractive index buffer layer 224 formed on a crystalline substrate. It includes.
발광다이오드 소자(210)은 P형 반도체층, 활성층 및 N형 반도체층을 포함한다. The light emitting diode device 210 includes a P-type semiconductor layer, an active layer, and an N-type semiconductor layer.
굴절률 완충층(224)은 결정질 기판(222)의 측면 및 저면 중 하나 이상에 형성되고, 투광성이다. The refractive index buffer layer 224 is formed on one or more of the side and bottom surfaces of the crystalline substrate 222 and is translucent.
굴절률 완충층(224)은 도 2의 (c)에 도시된 예와 같이, 결정질 기판(222)의 측면 및 저면 중 적어도 하나 이상을 커버하는 막(layer)일 수 있다. The refractive index buffer layer 224 may be a layer covering at least one or more of the side and bottom surfaces of the crystalline substrate 222, as shown in the example of FIG. 2C.
이때, 굴절률 완충층(224)은 결정질 기판(222)의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 가질 수 있다. 굴절률 완충층(224)은 일 예로서, 인듐주석산화물(Indium Tin Oxide, ITO), 인듐인산화물(Indium Phosphorus Oxide, InPOx), 인듐비소산화물(Indium Arsenic Oxide), 유리(glass), 염화나트륨(Sodium Chloride, NaCl), 티타늄산화물(Titanium oxide, TiO2), 쿼츠(Quartz) 또는 이들의 조합으로 이루어질 수 있다. 유리는 약 1.46, 염화나트륨은 약 1.5, 티타늄 산화물은 약 1.5, 쿼츠는 약 1.46의 굴절률을 갖는다. In this case, the refractive index buffer layer 224 may have a refractive index smaller than the refractive index of the crystalline substrate 222 and larger than the refractive index of air. As an example, the refractive index buffer layer 224 may be formed of indium tin oxide (ITO), indium phosphate oxide (InPOx), indium arsenic oxide (glass), and sodium chloride (Sodium Chloride). , NaCl), titanium oxide (TiO2), quartz (Quartz) or a combination thereof. It has a refractive index of about 1.46 for glass, about 1.5 for sodium chloride, about 1.5 for titanium oxide, and about 1.46 for quartz.
도 2의 (b) 및 도 2의 (d)를 참조하면, 발광다이오드 칩(230)은 굴절률 완충층(234)이 연속 또는 불연속 패턴으로 배치되는 점을 제외하고는 LED칩(220)과 실질적으로 동일하다. Referring to FIGS. 2B and 2D, the LED chip 230 is substantially the same as the LED chip 220 except that the refractive index buffer layer 234 is disposed in a continuous or discontinuous pattern. same.
도 2의 (d)에 도시된 예와 같이, 본 발명에 따른 발광다이오드 칩에서, 굴절률 완충층(234)은 결정질 기판(222)의 측면 및 저면 중 적어도 하나 이상에서 패턴으로 형성될 수도 있다. 패턴은 연속적 패턴 혹은 불연속적 패턴 어느 것이라도 될 수 있다. As shown in FIG. 2D, in the LED chip according to the present invention, the refractive index buffer layer 234 may be formed in a pattern on at least one or more of the side and bottom of the crystalline substrate 222. The pattern can be either a continuous pattern or a discontinuous pattern.
도 2의 (b) 및 도 2의 (d)에서는 굴절률 완충층(234)이 결정질 기판(222)의 측면 및 저면 상에 불연속 패턴으로 국부적인 영역에 형성된 예를 나타내었다.2B and 2D illustrate an example in which the refractive index buffer layer 234 is formed in a local region in a discontinuous pattern on the side and bottom of the crystalline substrate 222.
도 2의 (b) 및 도 2의 (d)에 도시된 발광다이오드 칩의 경우에도, 굴절률 완충층(234)은 결정질 기판(222)의 굴절률보다 작고, 공기의 굴절률보다 큰 굴절률을 가질 수 있다. In the case of the light emitting diode chip illustrated in FIGS. 2B and 2D, the refractive index buffer layer 234 may have a refractive index smaller than that of the crystalline substrate 222 and larger than that of air.
한편, 도 2에서 굴절률 완충층(224, 234)은 결정질 기판(222)과 동일한 성분으로 구성되는 비정질 물질층 패턴일 수 있다. 일 예로서, 기판(122)이 단결정 사파이어 재질인 경우, 굴절률 완충층(124)은 비정질 사파이어로 형성될 수 있다. Meanwhile, in FIG. 2, the refractive index buffer layers 224 and 234 may be an amorphous material layer pattern composed of the same components as the crystalline substrate 222. As an example, when the substrate 122 is made of a single crystal sapphire material, the refractive index buffer layer 124 may be formed of amorphous sapphire.
상기의 굴절률 완충층(224, 234)은 발광다이오드 소자(210, 212)에서 발생되는 광에 대하여 결정질 기판(222) 외부로의 방출을 유도하여 광 방출 효율을 향상시키는 기능을 수행한다.The refractive index buffer layers 224 and 234 induce light emission from the light emitting diode devices 210 and 212 to the outside of the crystalline substrate 222 to improve light emission efficiency.
도 3은 본 발명에 적용되는 굴절률 완충층의 기능을 개략적으로 나타낸 것이다.Figure 3 schematically shows the function of the refractive index buffer layer applied to the present invention.
도 3을 참조하여, 굴절률 완충층의 기능을, 굴절률과 관련되는 여러 이론 중의 하나인 전반사 이론으로 설명하자면, 먼저, 발광다이오드 소자(212)으로부터 발생한 광 중 일부분은 하부의 결정질 기판(222)으로 진행한다. 발광다이오드 칩(330)의 광방출 효율을 증가시키기 위해서는 결정질 기판(222) 내의 광(I1) 중에서 발광다이오드 칩(330) 외부로 방출되는 광(I3)의 비율을 높여야 한다. Referring to FIG. 3, the function of the refractive index buffer layer is described as the total reflection theory, which is one of several theories related to the refractive index. First, a part of the light generated from the light emitting diode element 212 proceeds to the lower crystalline substrate 222. do. In order to increase the light emission efficiency of the light emitting diode chip 330, the ratio of light I 3 emitted to the outside of the light emitting diode chip 330 among the light I 1 in the crystalline substrate 222 must be increased.
일반적으로, 광은 굴절률이 서로 다른 매질의 경계면에 도달한 경우, 경계면에서 반사되거나 굴절되며 투과한다. 도 3에 도시된 바와 같이, 상대적으로 광학적으로 밀한 매질인 결정질 기판(222)으로부터 외부 공기 중으로 광(I1)이 진행할 때, 결정질 기판(222)과 상기 공기의 경계면에서, 일부(I3)는 입사각(i)보다 큰 굴절각(r)으로 굴절하고 일부 광(I2)은 반사될 수 있다. In general, when light reaches the interface of media having different refractive indices, the light is reflected or refracted and transmitted at the interface. As shown in FIG. 3, when light I 1 proceeds from the crystalline substrate 222, which is a relatively optically dense medium, to the outside air, at a boundary between the crystalline substrate 222 and the air, part I 3 is present. May be refracted at an angle of refraction r greater than the angle of incidence i and some light I 2 may be reflected.
입사각(i)의 크기가 결정질 기판(222)의 굴절률(n1) 및 공기의 굴절률(n2)에 의해 정해지는 소정의 임계각(ic) 보다 커지게 되면, 광은 두 매질의 경계면에서 모두 반사되는 현상이 발생하는데, 이러한 현상을 전반사라고 한다. 전반사가 발광다이오드 칩 내부에서 수 회 발생하게 되면, 발광다이오드 칩 내부의 광은 외부로 방출되지 않고 내부에 갇히게 되어 소멸될 수 있다.When the magnitude of the incident angle i becomes larger than the predetermined critical angle i c , which is determined by the refractive index n 1 of the crystalline substrate 222 and the refractive index n 2 of the air, the light is both at the interface of the two media. Reflection occurs, which is called total reflection. When the total reflection occurs several times in the light emitting diode chip, the light inside the light emitting diode chip is trapped inside the light emitting diode chip without being emitted to the outside and may be extinguished.
굴절률 완충층(234)가 존재하지 않는 경우, 결정질 기판(222) 내를 진행하는 광이 공기와의 계면에 도달할 때, 다음과 같은 현상이 발생할 수 있다. 굴절의 법칙에 의해, sin ic1 = 공기의 굴절률(n2) / 결정질 기판의 굴절률(n1)로 표현되며, 공기의 굴절률이 1이므로, sin ic1 = 1 / n1 이다. 전반사가 일어나는 임계각(ic1 )에 있어서, 상기 결정질 기판의 굴절률(n1)이 클수록 임계각은 작아지며, 따라서, 도 3을 참조하면, 결정질 기판(222) 내에서 진행하는 광이 공기와의 계면에서 반사되어 결정질 기판(222) 내부로 되돌아가는 확률이 상대적으로 증가하게 된다. When the refractive index buffer layer 234 does not exist, the following phenomenon may occur when light traveling in the crystalline substrate 222 reaches an interface with air. By the law of refraction, sin i c1 is represented by the refractive index n 2 of air / the refractive index n 1 of the crystalline substrate, and since the refractive index of air is 1, sin i c1 = 1 / n 1 . At the critical angle i c1 at which total reflection occurs, the larger the refractive index n1 of the crystalline substrate is, the smaller the critical angle is. Therefore, referring to FIG. 3, light propagating in the crystalline substrate 222 is formed at an interface with air. The probability of being reflected back into the crystalline substrate 222 is relatively increased.
이에, 본 발명의 발명자들은 결정질 기판(222)과 외부 공기의 계면에 굴절률 완충층(234)을 배치하는 기술을 고안하였다. 굴절률 완충층(234)은 일 예로서, 결정질 기판(222)의 국부적인 영역에 배치될 수 있다. Thus, the inventors of the present invention devised a technique for disposing the refractive index buffer layer 234 at the interface between the crystalline substrate 222 and the outside air. The refractive index buffer layer 234 may be disposed in, for example, a local region of the crystalline substrate 222.
굴절률 완충층(234)의 굴절률(n3)은 결정질 기판(222)의 굴절률(n1)보다 작고, 공기의 굴절률(n2)보다 크다. 굴절률 완충층(234)이 기판(222)과 외부의 공기 사이에 존재할 때, 기판(222)과 굴절률 완충층(234) 사이의 계면에서의 임계각(ic2)은, sin ic2 = 굴절률 완충층의 굴절률(n3) / 기판의 굴절률(n1)로 표현된다. 또한, 굴절률 완충층(234)와 상기 외부 공기 사이의 계면에서의 임계각((ic3)은, sin ic3 = 공기의 굴절률(n2)/ 굴절률 완충층의 굴절률(n3)로 표현된다. The refractive index n 3 of the refractive index buffer layer 234 is smaller than the refractive index n 1 of the crystalline substrate 222 and larger than the refractive index n 2 of air. When the refractive index buffer layer 234 is present between the substrate 222 and the outside air, the critical angle i c2 at the interface between the substrate 222 and the refractive index buffer layer 234 is represented by sin i c2 = the refractive index of the refractive index buffer layer ( n 3 ) / refractive index n 1 of the substrate. In addition, the critical angle (i c3 ) at the interface between the refractive index buffer layer 234 and the outside air is expressed by sin i c3 = refractive index n 2 of the air / refractive index n 3 of the refractive index buffer layer.
공기의 굴절률이 1이므로, sin ic3 = 1 / n3 이다. 굴절률 완충층(234)의 굴절률(n3)이 기판(222)의 굴절률(n1)보다 작고 공기의 굴절률(n2)보다 크므로, 각각의 계면에서의 임계각(ic2) 및 임계각 (ic3)는 임계각(ic1)보다 크다. Since the refractive index of air is 1, sin i c3 = 1 / n 3 . Since the refractive index n 3 of the refractive index buffer layer 234 is smaller than the refractive index n 1 of the substrate 222 and larger than the refractive index n 2 of air, the critical angle i c2 and the critical angle i c3 at each interface. ) Is greater than the critical angle i c1 .
이와 같이, 굴절률 완충층(234)는 결정질 기판(222) 내부의 광이 외부로 진행할 때, 상기 계면에서의 임계각을 증가시키켜, 이에 따라, 기판(222) 내에서 진행하는 광의 상기 외부 공기 중으로의 방출 확률을 증가시킬 수 있다. 일 실시 예에 의하면, 결정질 기판(222)이 단결정 사파이어일 경우, 결정질 기판(222)의 굴절률은 1.77 이며, 공기의 굴절률은 1이다. 이때, 굴절률 완충층(234)는 비정질 사파이어로 형성될 수 있다. 비정질 사파이어는 단결정 사파이어보다 결정학적으로 불규칙적 배열되므로, 광학적으로도 소한 매질이다. 따라서, 굴절률이 상대적으로 낮다.As such, the refractive index buffer layer 234 increases the critical angle at the interface when the light inside the crystalline substrate 222 proceeds to the outside, and thus, the light propagating within the substrate 222 into the outside air. Can increase the emission probability. According to one embodiment, when the crystalline substrate 222 is single crystal sapphire, the refractive index of the crystalline substrate 222 is 1.77, the air refractive index is 1. In this case, the refractive index buffer layer 234 may be formed of amorphous sapphire. Amorphous sapphire is an optically small medium because it is crystallographically irregularly arranged than single crystal sapphire. Therefore, the refractive index is relatively low.
굴절률과 관련되는 또 다른 이론을 예로서 들어 설명하자면, Richard H.bube의 Electrons in solids, third edition, academic press, inc. pp. 133~138에는 다음과 같은 내용이 개시되어 있다. 소정의 재질의 물질과 진공이 서로 경계하고 있으며 계면에서의 광의 흡수가 중요하지 않는 경우에, 상기 물질 내를 진행하는 광의 상기 진공과의 계면에서의 반사율 R은 다음과 같이 예측된다.Another theory related to refractive index is described by way of example in Richard H.bube's Electrons in solids, third edition, academic press, inc. pp. The following contents are disclosed in 133-138. In the case where a material of a predetermined material and a vacuum are bound to each other and absorption of light at the interface is not important, the reflectance R at the interface with the vacuum of the light traveling in the material is estimated as follows.
R = (r-1)2/(r+1)2 ------- 식 (1) R = (r-1) 2 / (r + 1) 2 ------- Equation (1)
(식 (1)에서, r은 상기 물질의 굴절률, 진공의 굴절률은 1)(In formula (1), r is the refractive index of the material, the vacuum refractive index is 1)
상기 식 (1)에서 표현된 바와 같이, 굴절률이 1 보다 더 큰 물질 내에서 광이 진행하는 경우를 가정하면, 진공과의 계면에서의 반사율은 상기 물질의 굴절률이 커질수록 증가한다는 사실을 알 수 있다. As expressed in Equation (1), assuming that light propagates in a material having a refractive index greater than 1, it can be seen that the reflectance at the interface with a vacuum increases as the refractive index of the material increases. have.
마찬가지로, 결정질 기판(222)과 공기가 계면을 이루는 경우보다, 굴절률 완충층(234)과 공기가 계면을 이루도록 하는 경우가 상기 공기와의 계면에서의 반사율이 낮아진다는 것을 확인할 수 있다. 따라서, 굴절률 완충층(234)와 공기가 계면을 이루도록 하는 경우가 상기 계면에서 상기 공기로의 투과율이 증가하게 된다.Similarly, it can be seen that the reflectance at the interface with the air is lower when the refractive index buffer layer 234 is at the interface with the air than when the crystalline substrate 222 is at the interface with the air. Therefore, in the case where the refractive index buffer layer 234 and the air form an interface, the transmittance from the interface to the air increases.
상술한 바와 같이, 본 출원의 일 실시 예에 따르는 발광다이오드 칩은 결정질 기판의 측면 및 저면 중 적어도 하나 이상에 위치하고 투광성인 굴절률 완충층을 구비한다. 이로서, 상기 발광다이오드 소자에서 발생하여 결정질 기판 내부를 진행하는 광이 상기 결정질 기판의 측면 또는 저면을 통해 외부의 공기 중으로 방출되는 효율을 증가시킬 수 있다.As described above, the light emitting diode chip according to the embodiment of the present application includes a refractive index buffer layer positioned on at least one of the side and the bottom of the crystalline substrate and translucent. As a result, light emitted from the light emitting diode device and traveling inside the crystalline substrate may be increased to be emitted to the outside air through the side or bottom of the crystalline substrate.
도 4는 본 발명의 실시예에 따른 발광다이오드 칩의 제조 방법을 나타내는 순서도이다.4 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to an embodiment of the present invention.
도 4를 참조하면, 도시된 발광다이오드 칩 제조 방법은 발광다이오드 소자 형성 단계(S410), 굴절률 완충층 형성 단계(S420) 및 발광다이오드 소자 분리 단계(S430)를 포함한다. Referring to FIG. 4, the illustrated method of manufacturing a light emitting diode chip includes a light emitting diode device forming step (S410), a refractive index buffer layer forming step (S420), and a light emitting diode device separating step (S430).
발광다이오드 소자 형성 단계(S410)에서는 결정질 웨이퍼 상에 복수의 발광다이오드(LED) 소자를 형성한다.(S410)In the forming of the light emitting diode devices (S410), a plurality of light emitting diode (LED) devices are formed on the crystalline wafer.
다음으로, 굴절률 완충층 형성 단계(S420)에서는 복수의 발광다이오드 소자가 서로 분리되는 상기 결정질 웨이퍼의 절단 예정면의 내부에 레이저를 조사하여 굴절률 완충층을 형성한다.Next, in the step of forming the refractive index buffer layer (S420), a refractive index buffer layer is formed by irradiating a laser into a cutting target surface of the crystalline wafer in which a plurality of light emitting diode elements are separated from each other.
굴절률 완충층은 상기 결정질 웨이퍼에 상기 레이저가 조사될 때, 상기 결정질 웨이퍼의 소정의 영역이 상기 레이저에 의해 용융 및 냉각됨으로써 형성될 수 있다. 또한, 형성되는 굴절률 완충층은 비정질 물질층 패턴을 포함할 수 있다.The refractive index buffer layer may be formed by melting and cooling a predetermined region of the crystalline wafer when the laser is irradiated onto the crystalline wafer. In addition, the refractive index buffer layer formed may include an amorphous material layer pattern.
레이저는 복수의 발광다이오드 소자가 서로 분리되는 절단 예정면을 따라 결정질 웨이퍼 내부에 조사될 수 있다. 레이저를 조사할 때, 레이저의 빔은 결정질 웨이퍼의 내부를 투과할 수 있는 파장을 가지도록 선택되며, 레이저 빔은 결정질 웨이퍼의 내부에서 집속될 수 있도록 제어된다. 레이저 빔이 조사된 웨이퍼 내부 영역은 용융되며, 용융된 영역이 냉각 후에 비정질 상태의 비정질 물질층이 형성되도록 제어할 수 있다.  The laser may be irradiated inside the crystalline wafer along a cutting plane in which the plurality of light emitting diode elements are separated from each other. When irradiating a laser, the beam of the laser is selected to have a wavelength that can penetrate the interior of the crystalline wafer, and the laser beam is controlled to be focused inside the crystalline wafer. The region inside the wafer to which the laser beam is irradiated is melted, and the melted region may be controlled to form an amorphous material layer in an amorphous state after cooling.
비정질 물질층을 형성하도록 제어하는 것은 레이저에 의해 용융되는 영역의 면적, 펄스 레이저의 조사 간격, 레이저 출력, 조사시간, 레이저의 이동속도, 조사 깊이, 조사 회수 등의 공정 조건을 조절함으로써 달성할 수 있다. Controlling to form an amorphous material layer can be achieved by adjusting the process conditions such as the area of the region melted by the laser, the irradiation interval of the pulse laser, the laser output, the irradiation time, the laser moving speed, the irradiation depth, the number of irradiations, and the like. have.
본 발명의 발명자들은 레이저에 의해 조사되는 면적이 증가될 수록, 용융 후에 냉각되는 속도가 감소하며, 이에 따라 용융된 영역은 냉각 후에 결정질 상태를 가질 확률이 증가하고, 반면 레이저에 의해 조사되는 면적이 감소할수록, 융융 후에 냉각되는 속도가 증가하며, 이에 따라 용융된 영역은 냉각 후에 비정질 상태를 가질 확률이 증가함을 알아내었다. The inventors of the present invention, as the area irradiated by the laser increases, the rate of cooling after melting decreases, thereby increasing the probability that the molten region will have a crystalline state after cooling, while the area irradiated by the laser As it decreases, it is found that the rate of cooling after melting increases, thus increasing the probability that the molten region will have an amorphous state after cooling.
이에 따라, 상기 굴절률 완충층은 상기 냉각 후에 비정질 상태를 유지하는 요건을 만족하는 한, 상기 레이저의 조사 영역의 크기 및 빈도, 펄스 레이저의 조사 간격, 레이저 출력, 레이저 이동속도, 조사 깊이, 조사시간, 조사회수 등의 공정 조건에 따라, 연속적 또는 불연속적인 다양한 형상의 패턴으로 상기 복수의 발광다이오드 소자의 분리면인 측면부를 따라 복수 개로 형성될 수 있다. Accordingly, as long as the refractive index buffer layer satisfies the requirement of maintaining an amorphous state after the cooling, the size and frequency of the irradiation area of the laser, the irradiation interval of the pulse laser, the laser output, the laser moving speed, the irradiation depth, the irradiation time, According to process conditions such as the number of irradiation times, a plurality of light emitting diodes may be formed along side surfaces of the plurality of light emitting diode elements in a continuous or discontinuous pattern of various shapes.
형성된 굴절률 완충층은 전술한 바와 같이, 상기 서로 분리된 발광다이오드 소자에서 발생되는 광에 대하여 상기 결정질 웨이퍼 외부로의 방출을 유도하여 광방출 효율을 향상시키는 기능을 수행한다. 상기 굴절률 완충층은 상기 결정질 웨이퍼의 굴절률보다 작고, 공기의 굴절률보다 클 수 있다.As described above, the formed refractive index buffer layer performs a function of inducing emission from the light emitting diode devices separated from each other to the outside of the crystalline wafer to improve light emission efficiency. The refractive index buffer layer may be smaller than the refractive index of the crystalline wafer and larger than the refractive index of air.
다음으로, 발광다이오드 소자 분리 단계(S430)에서는 복수의 발광다이오드 소자가 형성된 결정질 웨이퍼를 절단하여 복수의 발광다이오드 소자를 서로 분리시킨다.Next, in the step of separating the light emitting diode devices (S430), the crystalline wafers on which the plurality of light emitting diode devices are formed are cut to separate the plurality of light emitting diode devices.
결정질 웨이퍼를 서로 분리하는 공정은 다이아몬드 톱 또는 다이아몬드 연필 등을 이용하여 기계적으로 절단하는 방법이 이용될 수 있고, 또한 레이저를 조사하여 절단하는 방법 등이 이용될 수 있다. 이외에도 공지의 다양한 방법이 적용될 수 있다. As a process of separating the crystalline wafers from each other, a method of mechanically cutting using a diamond saw or a diamond pencil may be used, and a method of cutting by irradiating a laser may be used. In addition, various known methods may be applied.
한편, 굴절률 완충층 형성 단계(S420) 및 발광다이오드 소자 분리 단계(S430)은 동시 또는 연속적으로 진행될 수 있다. 이 경우, 레이저를 이용하여 상기 결정질 웨이퍼를 절단하게 되며, 상기 결정질 웨이퍼의 상기 절단면 내부가 용융 되도록 상기 레이저를 조사한다. 그리고, 상기 레이저에 의해 융용된 영역이 냉각 후에 비정질 물질층을 형성하도록 제어한다. 더불어, 상기 레이저의 조사를 통하여 상기 결정질 웨이퍼에 상기 용융 및 냉각된 영역에 외력을 인가할 수 있으며, 이에 따라, 상기 결정질 웨이퍼는 절단될 수 있다.Meanwhile, the refractive index buffer layer forming step S420 and the light emitting diode device separating step S430 may be performed simultaneously or sequentially. In this case, the crystalline wafer is cut using a laser, and the laser is irradiated to melt the inside of the cut surface of the crystalline wafer. The region melted by the laser is then controlled to form an amorphous material layer after cooling. In addition, an external force may be applied to the molten and cooled region of the crystalline wafer through irradiation of the laser, and thus, the crystalline wafer may be cut.
도 5는 도 4에 도시된 발광다이오드 칩 제조 방법에서 굴절률 완충층을 형성하는 예를 개략적으로 나타낸 것이다.FIG. 5 schematically illustrates an example of forming a refractive index buffer layer in the light emitting diode chip manufacturing method of FIG. 4.
구체적으로 도 5의 (a)는 본 발명에 적용되는 레이저를 이용한 굴절률 완충층 형성 및 발광다이오드 칩의 분리 방법을 나타내며, 도 5의 (b)는 비교예로서 레이저를 이용한 발광다이오드 칩 분리 방법을 나타낸다.Specifically, (a) of FIG. 5 illustrates a method of forming a refractive index buffer layer using a laser and a method of separating a light emitting diode chip, and FIG. 5 (b) illustrates a method of separating a light emitting diode chip using a laser as a comparative example. .
도 5의 (a)를 참조하면, 제1 발광다이오드 소자(520) 및 제2 발광다이오드 소자(530)를 서로 구분하는, 결정질 웨이퍼(510)의 내부의 소정의 영역(517)에 레이저(519)를 조사한다. 상기 소정의 영역(517)은 결정질 웨이퍼(510)의 내부에 국부적으로 위치할 수 있다. 상기 소정의 영역(517)은 결정질 웨이퍼(510)의 절단 예정면(515)을 따라 연속적 또는 불연속적인 패턴을 가지도록 레이저(519)가 조사될 수 있다. 결정질 웨이퍼(510)의 내부에 형성되는 소정의 영역(517)은 용융 및 냉각 과정을 거쳐서 비정질 물질층으로 형성될 수 있으며, 이러한 비정질 물질층이 굴절률 완충층이 될 수 있다. Referring to FIG. 5A, a laser 519 is applied to a predetermined region 517 inside the crystalline wafer 510 that distinguishes the first light emitting diode element 520 and the second light emitting diode element 530 from each other. ). The predetermined region 517 may be locally located inside the crystalline wafer 510. The predetermined area 517 may be irradiated with a laser 519 to have a continuous or discontinuous pattern along the cut surface 515 of the crystalline wafer 510. The predetermined region 517 formed inside the crystalline wafer 510 may be formed of an amorphous material layer through melting and cooling processes, and the amorphous material layer may be a refractive index buffer layer.
또한, 상기 레이저(519)의 조사는 결정질 웨이퍼 내부에 외력을 인가할 수 있으며, 이에 따라, 상기 결정질 웨이퍼는 절단 예정면(515)을 따라 절단되고, 제1 발광다이오드 소자(520) 및 제2 발광다이오드 소자(530)는 서로 분리된다.In addition, the irradiation of the laser 519 may apply an external force to the inside of the crystalline wafer, so that the crystalline wafer is cut along the cutting plan surface 515, the first light emitting diode element 520 and the second The light emitting diode elements 530 are separated from each other.
한편, 도 5의 (b)에 도시된 비교예로서의 레이저를 이용하는 발광다이오드 칩 분리 방법은, 제3 발광다이오드 소자(540) 및 제4 발광다이오드 소자(550)가 서로 분리되도록 레이저(519)을 조사할 때, 결정질 웨이퍼(510)의 표면으로부터 바닥에 이르기까지 상대적으로 넓은 영역에 걸쳐 용융을 발생시킨다. 이때, 상대적으로 넓게 용융된 영역(518)은 냉각 속도가 상대적으로 느리며, 냉각 후에도 결정질 및 비정질이 혼합된 결정 구조를 가질 수 있다.Meanwhile, in the light emitting diode chip separation method using the laser as a comparative example shown in FIG. 5 (b), the laser 519 is irradiated so that the third light emitting diode element 540 and the fourth light emitting diode element 550 are separated from each other. In this case, melting occurs over a relatively wide area from the surface of the crystalline wafer 510 to the bottom. In this case, the relatively wide melting region 518 may have a relatively slow cooling rate, and may have a crystal structure in which crystalline and amorphous mixtures are mixed even after cooling.
도 6은 본 발명의 다른 실시예에 따른 발광다이오드 칩의 제조 방법을 나타낸 순서도이다. 도 7 및 도 8은 도 6에 도시된 발광다이오드 칩의 제조 방법의 예들을 나타낸 단면도이다. 6 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention. 7 and 8 are cross-sectional views illustrating examples of a method of manufacturing the light emitting diode chip shown in FIG. 6.
도 6을 참조하면, 도시된 발광다이오드 칩 제조 방법은 발광다이오드 소자 형성 단계(S610) 및 굴절률 완충층 형성 단계(S620)를 포함한다. Referring to FIG. 6, the illustrated method of manufacturing a light emitting diode chip includes a light emitting diode device forming step (S610) and a refractive index buffer layer forming step (S620).
발광다이오드 소자 형성 단계(S610)에서는 결정질 기판 상에 발광다이오드 소자를 형성한다. In the step of forming a light emitting diode device (S610), a light emitting diode device is formed on a crystalline substrate.
이때, 발광다이오드 소자 형성 단계(S610)는 결정질 웨이퍼 상에 복수의 발광다이오드 소자를 형성하는 단계(S612) 및 결정질 웨이퍼 절단을 통한 복수의 발광다이오드 소자 분리 단계(S614)를 포함할 수 있다. In this case, the forming of the light emitting diode devices (S610) may include forming a plurality of light emitting diode devices on the crystalline wafer (S612) and separating the plurality of light emitting diode devices by cutting the crystalline wafer (S614).
발광다이오드 소자 형성 단계(S610)를 통하여 도 7의 (a) 및 도 8의 (a)와 같이, 결정질 기판(722) 상에 발광다이오드 소자(710)가 형성될 수 있다.A light emitting diode element 710 may be formed on the crystalline substrate 722 as shown in FIGS. 7A and 8A through the light emitting diode element forming step S610.
다음으로, 굴절률 완충층 형성 단계(S620)에서는 결정질 기판의 측면 및 저면 중 하나 이상에 투광성인 굴절률 완충층을 형성한다. 이때, 굴절률 완충층은 결정질 기판의 굴절률보다 작고, 공기의 굴절률보다 큰 굴절률을 가질 수 있다. Next, in the refractive index buffer layer forming step (S620), a refractive index buffer layer that is translucent is formed on at least one of a side surface and a bottom surface of the crystalline substrate. In this case, the refractive index buffer layer may have a refractive index smaller than that of the crystalline substrate and larger than the refractive index of air.
도 6에 도시된 발광다이오드 제조 방법에서, 굴절률 완충층의 형성 방법으로는 결정질 기판의 측면 및 저면 중 하나 이상에 결정질 기판의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 박막을 형성하는 방법이 제시될 수 있다.In the light emitting diode manufacturing method shown in FIG. 6, a method of forming a refractive index buffer layer may be provided on at least one of the side and bottom of the crystalline substrate to form a thin film having a refractive index smaller than that of the crystalline substrate and larger than that of air. Can be.
박막은 코팅법, 증발법, 화학적기상증착법(Chemical Vapor Deposition), 스퍼터링 법 등이 1종 이상 적용될 수 있다. 또한, 박막은 박막은 인듐주석산화물(Indium Tin Oxide, ITO), 인듐인산화물(Indium Phosphorus Oxide, InPOx), 인듐비소산화물(Indium Arsenic Oxide), 유리(glass), 염화나트륨(Sodium Chloride, NaCl), 티타늄산화물(Titanium oxide, TiO2), 쿼츠(Quartz), 또는 이들의 조합으로 이루어질 수 있다. The thin film may be applied by one or more of a coating method, an evaporation method, a chemical vapor deposition method, a sputtering method, and the like. In addition, the thin film may be formed of indium tin oxide (ITO), indium phosphate (Indium Phosphorus Oxide, InPOx), indium arsenic oxide (Indium Arsenic Oxide), glass (sodium chloride, NaCl), It may be made of titanium oxide (TiO 2), quartz, or a combination thereof.
도 7의 (b)에서는 결정질 기판(722)의 측면 및 저면에 굴절률 완충층(724)이 막(layer)의 형태로 형성된 것을 개략적으로 도시하고 있다. 도면에서는 결정질 기판(722)의 상기 측면 및 상기 저면 모두에 굴절률 완충층(724)이 형성된 것을 도시하고 있으나, 상기 측면 또는 상기 저면 중 어느 하나에 굴절률 완충층(724)이 형성될 수도 있다.FIG. 7B schematically illustrates a refractive index buffer layer 724 formed in the form of a layer on the side and bottom of the crystalline substrate 722. Although the figure shows that the refractive index buffer layer 724 is formed on both the side surface and the bottom surface of the crystalline substrate 722, the refractive index buffer layer 724 may be formed on either the side surface or the bottom surface.
또한, 굴절률 완충층은 도 7의 (c)에 도시된 예와 같이, 박막을 형성한 후, 형성된 박막을 리소그래피 공정 및 식각 공정을 이용하여 패터닝하는 방법으로 형성될 수 있다. 이러한 패터닝에 의하여, 굴절률 완충층은 상기 결정질 기판의 측면 및 저면 중 하나 이상에 연속 또는 불연속 패턴으로 형성될 수 있다. In addition, the refractive index buffer layer may be formed by a method of forming a thin film and then patterning the formed thin film using a lithography process and an etching process as shown in the example of FIG. 7C. By such patterning, the refractive index buffer layer may be formed in a continuous or discontinuous pattern on one or more of the side and bottom of the crystalline substrate.
또한, 굴절률 완충층은 도 8의 (b)에 도시된 예와 같이, 발광다이오드 소자(710)가 형성된 결정질 기판(722)의 측면 및 저면 중 하나 이상의 표면 영역을 용융시킨 후, 용융된 표면 영역을 적절히 냉각시켜 비정질 물질층(824)을 형성하는 방법으로 형성될 수 있다. In addition, the refractive index buffer layer melts one or more surface regions of the side and bottom of the crystalline substrate 722 on which the light emitting diode element 710 is formed, as shown in the example of FIG. It may be formed by a method of properly cooling to form the amorphous material layer 824.
전술한 바와 같이, 용용된 영역의 냉각속도를 빠르게 할수록 비정질 물질층이 형성될 확률이 높다. 빠른 냉각 속도로 인해 구성원자의 재배열을 위한 확산 및 결합 시간이 충분하지 않게 되고, 결론적으로 화학양론적인 규칙적 형태를 결합구조를 가지지 못하게 된다. 비정질 물질층의 결합구조가 결정질에 비해 규칙적이지 못하므로, 광학적으로도 소한 매질이 될 수 있다. 따라서, 형성된 비정질 물질층은 결정질 기판에 비해 굴절률이 낮을 수 있다. 표면 영역의 용융은 레이저 또는 급속열처리(Rapid Thermal Process)를 이용하여 수행할 수 있다.As described above, the faster the cooling rate of the molten region is, the higher the probability that an amorphous material layer is formed. The high cooling rate results in insufficient diffusion and bonding time for rearrangement of the members, and consequently the lack of binding structure in the stoichiometric regular form. Since the bonding structure of the amorphous material layer is not regular compared to the crystalline, it may be an optically small medium. Thus, the formed amorphous material layer may have a lower refractive index than the crystalline substrate. Melting of the surface area may be performed using a laser or a rapid thermal process.
또한, 굴절률 완충층은 도 8의 (c)에 도시된 예와 같이, 결정질 기판(722)의 측면 및 저면 중 하나 이상의 표면 영역을 국부적으로 용융시킴으로써, 비정질 물질층(724)이 연속 또는 불연속 패턴으로서 형성되도록 할 수 있다. Further, the refractive index buffer layer locally melts one or more surface regions of the side and bottom of the crystalline substrate 722, as in the example shown in FIG. Can be formed.
도 9는 본 발명의 또 다른 실시예에 따른 발광다이오드 칩의 제조 방법을 나타낸 순서도이다. 9 is a flowchart illustrating a method of manufacturing a light emitting diode chip according to another embodiment of the present invention.
도 9를 참조하면, 도시된 발광다이오드 칩의 제조 방법은 복수의 발광다이오드 소자 형성 단계(S910), 웨이퍼 저면의 굴절률 완충층 형성 단계(S920) 및 발광다이오드 소자 분리 단계(S930)를 포함한다. Referring to FIG. 9, the method of manufacturing a light emitting diode chip includes a plurality of light emitting diode device forming steps (S910), a refractive index buffer layer forming step (S920) on a bottom surface of a wafer, and a light emitting diode device separating step (S930).
복수의 발광다이오드 소자 형성 단계(S910)에서는 결정질 웨이퍼 상에 복수의 발광다이오드 소자를 형성한다. In the forming of the plurality of light emitting diode devices (S910), a plurality of light emitting diode devices are formed on the crystalline wafer.
다음으로, 웨이퍼 저면의 굴절률 완충층 형성 단계(S920)에서는 결정질 웨이퍼의 저면에 투광성인 굴절률 완충층을 형성한다. 도 6에 도시된 방법과 달리, 본 실시예에서는 결정질 웨이퍼 상에 복수의 발광다이오드 소자가 형성되어 있는 상태에서, 결정질 웨이퍼의 저면에 굴절률 완충층을 형성한다.Next, in the step of forming the refractive index buffer layer on the bottom surface of the wafer (S920), a transparent refractive index buffer layer is formed on the bottom surface of the crystalline wafer. Unlike the method shown in FIG. 6, in the present embodiment, a refractive index buffer layer is formed on the bottom surface of the crystalline wafer in a state where a plurality of light emitting diode elements are formed on the crystalline wafer.
전술한 바와 같이, 결정질 기판의 굴절률보다 작고, 공기의 굴절률보다 큰 굴절률을 갖는 박막을 상기 결정질 웨이퍼의 저면에 형성함으로써 웨이퍼 저면의 굴절률 완충층이 형성될 수 있다. 또한, 결정질 웨이퍼 저면을 용융시킨 후, 용융된 영역을 적절히 냉각시켜 비정질 물질층을 형성함으로써 웨이퍼 저면의 굴절률 완충층이 형성될 수 있다. As described above, the refractive index buffer layer of the bottom surface of the wafer may be formed by forming a thin film having a refractive index smaller than that of the crystalline substrate and larger than the refractive index of air on the bottom surface of the crystalline wafer. In addition, after the crystalline wafer bottom is melted, the refractive index buffer layer on the bottom of the wafer may be formed by appropriately cooling the molten region to form an amorphous material layer.
저면의 굴절률 완충층은 막(layer)의 형태로 형성될 수 있으며, 또한 연속 또는 불연속 패턴의 형태로 형성될 수 있다. The refractive index buffer layer on the bottom may be formed in the form of a layer, and may also be formed in the form of a continuous or discontinuous pattern.
다음으로, 발광다이오드 소자 분리 단계(S930)에서는 상부에 복수의 발광다이오드 소자가 형성되어 있으며, 저면에 굴절율 완충층이 형성된 결정질 웨이퍼를 절단하여 복수의 발광다이오드 소자를 분리한다. Next, in the light emitting diode device separating step (S930), a plurality of light emitting diode devices are formed on the top, and a plurality of light emitting diode devices are separated by cutting a crystalline wafer having a refractive index buffer layer formed on a bottom surface thereof.
표 1은 종래의 방식으로 다이아몬드 톱을 사용하여 결정질 웨이퍼로부터 분리되어 제조됨으로써 굴절률 완충층을 포함하지 않는 발광다이오드 칩(연번 1~7)과 본 발명의 도 4에 도시된 방법에 의하여 제조되어 기판의 측면에 굴절률 완충층이 형성된 발광다이오드 칩(연번 8~17)의 광출력을 비교한 표이다. Table 1 is prepared by the method shown in Figure 4 of the present invention and a light emitting diode chip (sequences 1-7) that do not include a refractive index buffer layer by being separated from the crystalline wafer using a diamond saw in a conventional manner This table compares the light output of light emitting diode chips (numbers 8-17) with refractive index buffer layers formed on their side surfaces.
연번 1~17에 따른 발광다이오드 칩을 각각 동일한 패키지로 제조한 후에 광출력을 테스트하였다. 발광다이오드 칩의 발광 파장은 450 nm 내외의 청색 파장이었다.The light emitting diode chips according to serial numbers 1 to 17 were manufactured in the same package, and then the light output was tested. The light emission wavelength of the light emitting diode chip was a blue wavelength of about 450 nm.
표 1
Figure PCTKR2012000005-appb-T000001
Table 1
Figure PCTKR2012000005-appb-T000001
표 1을 참조하면, 종래의 방식으로 제조된 연번 1~7에 따른 발광다이오드 칩과 본 발명의 실시예에 따라 제조된 연번 8~17에 따른 발광다이오드 칩의 광출력을 비교하여쓸 때, 굴절률 완충층을 포함하는 본 출원의 발광다이오드 칩이 약 4 % 내지 6 % 향상된 광출력을 나타냄을 알 수 있다.Referring to Table 1, when comparing the light output of the light emitting diode chip according to serial numbers 1 to 7 manufactured according to the conventional method and the light emitting diode chip according to serial numbers 8 to 17 manufactured according to an embodiment of the present invention, the refractive index It can be seen that the light emitting diode chip of the present application including the buffer layer exhibits about 4% to 6% improved light output.
상기로부터, 본 개시의 다양한 실시 예들이 예시를 위해 기술되었으며, 아울러 본 개시의 범주 및 사상으로부터 벗어나지 않고 가능한 다양한 변형 예들이 존재함을 이해할 수 있을 것이다. 그리고, 개시되고 있는 상기 다양한 실시 예들은 본 개시된 사상을 한정하기 위한 것이 아니며, 진정한 사상 및 범주는 하기의 특허청구범위로부터 제시될 것이다.From the above, various embodiments of the present disclosure have been described for purposes of illustration, and it will be understood that various modifications are possible without departing from the scope and spirit of the present disclosure. And, the various embodiments disclosed are not intended to limit the present disclosure, and the true spirit and scope will be set forth in the following claims.

Claims (32)

  1. 발광다이오드 칩의 제조 방법에 있어서,In the method of manufacturing a light emitting diode chip,
    (a) 결정질 웨이퍼 상에 복수의 발광다이오드 소자를 형성하는 단계; (a) forming a plurality of light emitting diode devices on the crystalline wafer;
    (b) 상기 복수의 발광다이오드 소자가 형성된 결정질 웨이퍼의 절단 예정면 내부에 레이저를 조사하여 굴절률 완충층을 형성시키는 단계; 및(b) forming a refractive index buffer layer by irradiating a laser into a cutting target surface of the crystalline wafer on which the plurality of light emitting diode elements are formed; And
    (c) 상기 결정질 웨이퍼를 절단하여, 상기 복수의 발광다이오드 소자를 서로 분리시키는 단계;를 포함하되,(c) cutting the crystalline wafer to separate the plurality of light emitting diode devices from each other;
    상기 형성된 굴절률 완충층은 상기 서로 분리된 발광다이오드 소자에서 발생되는 광에 대하여 상기 결정질 웨이퍼 외부로의 방출을 유도하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법. The formed refractive index buffer layer induces the emission of light emitted from the light emitting diode devices separated from each other to the outside of the crystalline wafer.
  2. 제1항에 있어서,The method of claim 1,
    상기 (b) 단계는,In step (b),
    상기 절단 예정면을 따라 상기 결정질 웨이퍼의 내부에 레이저를 조사하여, 상기 레이저가 조사된 영역으로부터 비정질 물질층이 형성되도록 하여, 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.And irradiating a laser to the inside of the crystalline wafer along the plane to be cut so that an amorphous material layer is formed from a region irradiated with the laser, thereby forming the refractive index buffer layer.
  3. 제1항에 있어서,The method of claim 1,
    상기 굴절률 완충층은 The refractive index buffer layer
    상기 결정질 웨이퍼의 굴절률보다 작고, 공기의 굴절률보다 큰 것을 특징으로 하는 발광다이오드 칩의 제조 방법.A method of manufacturing a light emitting diode chip, which is smaller than the refractive index of the crystalline wafer and larger than the refractive index of air.
  4. 제1항에 있어서,The method of claim 1,
    상기 (b) 단계는 Step (b) is
    상기 레이저를 이용하여 상기 결정질 웨이퍼를 국부적으로 용융 및 냉각시켜, 연속적 또는 불연속적인 비정질 물질층 패턴을 형성하여 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발과다이오드 칩의 제조 방법.And melting and cooling the crystalline wafer locally using the laser to form a continuous or discontinuous amorphous material layer pattern to form the refractive index buffer layer.
  5. 제4항에 있어서,The method of claim 4, wherein
    상기 비정질 물질층 패턴은The amorphous material layer pattern is
    상기 레이저가 조사되는 상기 결정질 웨이퍼의 면적, 레이저 출력, 레이저 조사시간, 레이저 조사 간격, 레이저 이동속도, 조사 깊이 및 조사회수 중 하나 이상에 따라 비정질 특성이 조절되는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.Fabrication of a light emitting diode chip characterized in that the amorphous properties are adjusted according to at least one of the area of the crystalline wafer irradiated with the laser, laser output, laser irradiation time, laser irradiation interval, laser movement speed, irradiation depth and the number of irradiation times. Way.
  6. 제1항에 있어서,The method of claim 1,
    상기 결정질 웨이퍼는 단결정 사파이어로 이루어지며, 상기 굴절률 완충층은 비정질 사파이어로 형성되는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.The crystalline wafer is made of single crystal sapphire, the refractive index buffer layer is a method of manufacturing a light emitting diode chip, characterized in that formed by amorphous sapphire.
  7. 발광다이오드 칩의 제조 방법에 있어서,In the method of manufacturing a light emitting diode chip,
    (a) 결정질 기판 상에 발광다이오드 소자가 배치되는 발광 구조물을 형성하는 단계; 및(a) forming a light emitting structure on which the light emitting diode device is disposed; And
    (b) 상기 결정질 기판의 측면 및 저면 중 적어도 하나 이상에 투광성인 굴절률 완충층을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.(b) forming a light-transmitting refractive index buffer layer on at least one of the side and the bottom of the crystalline substrate.
  8. 제7항에 있어서,The method of claim 7, wherein
    상기 굴절률 완충층은The refractive index buffer layer
    상기 결정질 기판의 굴절률보다 작고, 공기의 굴절률보다 큰 굴절률을 갖는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.And a refractive index smaller than the refractive index of the crystalline substrate and larger than the refractive index of air.
  9. 제7항에 있어서,The method of claim 7, wherein
    상기 (b) 단계는Step (b) is
    상기 결정질 기판의 측면 및 저면 중 적어도 하나 이상에, 상기 결정질 기판의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 박막을 증착하여, 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.And depositing a thin film having a refractive index smaller than the refractive index of the crystalline substrate and larger than the refractive index of air on at least one of the side surfaces and the bottom surface of the crystalline substrate to form the refractive index buffer layer.
  10. 제7항에 있어서,The method of claim 7, wherein
    상기 (b) 단계는 Step (b) is
    상기 결정질 기판의 측면 및 저면 중 적어도 하나 이상에, 상기 결정질 기판의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 박막을 형성한 후, 증착된 박막을 리소그래피 공정 및 식각 공정을 이용하여 패터닝하여, 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.After forming a thin film having a refractive index smaller than the refractive index of the crystalline substrate and larger than the refractive index of air on at least one or more of the side and bottom of the crystalline substrate, the deposited thin film is patterned by using a lithography process and an etching process, A method of manufacturing a light emitting diode chip, comprising forming a refractive index buffer layer.
  11. 제9항 또는 제10항에 있어서,The method according to claim 9 or 10,
    상기 박막은 The thin film is
    인듐주석산화물(Indium Tin Oxide, ITO), 인듐인산화물(Indium Phosphorus Oxide, InPOx), 인듐비소산화물(Indium Arsenic Oxide), 유리(glass), 염화나트륨(Sodium Chloride, NaCl), 티타늄산화물(Titanium oxide, TiO2) 및 쿼츠(Quartz) 중에서 1종 이상을 포함하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.Indium Tin Oxide (ITO), Indium Phosphorus Oxide (InPOx), Indium Arsenic Oxide, Glass, Sodium Chloride (NaCl), Titanium oxide TiO 2 ) and a method of manufacturing a light emitting diode chip comprising at least one of quartz (Quartz).
  12. 제9항 또는 제10항에 있어서,The method according to claim 9 or 10,
    상기 박막은 The thin film is
    코팅법, 증발법(evaporation), 화학적기상증착법(Chemical Vapor Deposition), 스퍼터링법(Sputtering) 중에서 하나 이상의 방법으로 형성되는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.Method of manufacturing a light emitting diode chip, characterized in that formed by one or more of the coating method, evaporation (evaporation), chemical vapor deposition (Chemical Vapor Deposition), sputtering (Sputtering) method.
  13. 제7항에 있어서,The method of claim 7, wherein
    상기 (b) 단계는Step (b) is
    상기 결정질 기판의 측면 및 저면 중 적어도 하나 이상의 표면 영역을 용융시켜, 상기 용융된 표면 영역으로부터 비정질 물질층이 형성되도록 하여, 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.And forming the refractive index buffer layer by melting at least one surface area of the side and bottom of the crystalline substrate so that an amorphous material layer is formed from the melted surface area.
  14. 제13항에 있어서,The method of claim 13,
    상기 (b) 단계는Step (b) is
    상기 결정질 기판의 측면 및 저면 중 하나 이상의 표면 영역 전체를 용융시켜, 상기 결정질 기판의 측면 및 저면 중 적어도 하나 이상을 덮는 막(layer) 형태의 비정질 물질층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.The entire surface area of one or more of the side and bottom of the crystalline substrate is melted to form a layer of amorphous material covering at least one or more of the side and the bottom of the crystalline substrate. Manufacturing method.
  15. 제13 항에 있어서,The method of claim 13,
    상기 (b) 단계는 Step (b) is
    상기 결정질 기판의 측면 및 저면 중 하나 이상의 표면 영역을 국부적으로 용융시켜, 연속 또는 불연속 패턴 형태의 비정질 물질층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.And locally melting at least one surface area of the side and bottom of the crystalline substrate to form a layer of amorphous material in the form of a continuous or discontinuous pattern.
  16. 제13항 내지 제15항 중 어느 하나의 항에 있어서,The method according to any one of claims 13 to 15,
    상기 용융은 The melting is
    레이저 조사 방법 또는 급속열처리(Rapid Thermal) 방법을 이용하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.A method of manufacturing a light emitting diode chip, comprising using a laser irradiation method or a rapid thermal method.
  17. 제13항 내지 제15항 중 어느 한 항에 있어서,The method according to any one of claims 13 to 15,
    상기 결정질 기판는 The crystalline substrate is
    단결정 사파이어 재질이며,It is a single crystal sapphire material
    상기 비정질 물질층은 비정질 사파이어로 형성되는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.The amorphous material layer is a method of manufacturing a light emitting diode chip, characterized in that formed of amorphous sapphire.
  18. 발광다이오드 칩의 제조 방법에 있어서,In the method of manufacturing a light emitting diode chip,
    (a) 결정질 웨이퍼 상에 복수의 발광다이오드 소자를 형성하는 단계; (a) forming a plurality of light emitting diode devices on the crystalline wafer;
    (b) 상기 결정질 웨이퍼의 저면에 투광성인 굴절률 완충층을 형성하는 단계; 및 (b) forming a transmissive refractive index buffer layer on the bottom of the crystalline wafer; And
    (c) 상기 결정질 웨이퍼를 절단하여, 상기 복수의 발광다이오드 소자를 서로 분리시키는 단계;를 포함하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.(c) cutting the crystalline wafer to separate the plurality of light emitting diode elements from each other.
  19. 제18항에 있어서,The method of claim 18,
    상기 (b) 단계는Step (b) is
    상기 결정질 웨이퍼의 굴절률보다 작고 공기의 굴절률보다 큰 박막을 상기 결정질 웨이퍼의 저면에 형성하여, 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법. A thin film smaller than the refractive index of the crystalline wafer and larger than the refractive index of air is formed on the bottom surface of the crystalline wafer to form the refractive index buffer layer.
  20. 제 18 항에 있어서,The method of claim 18,
    상기 (b) 단계는Step (b) is
    상기 결정질 웨이퍼의 굴절률보다 작고 공기의 굴절률보다 큰 박막을 상기 결정질 웨이퍼의 저면에 형성한 후, 상기 형성된 박막을 리소그래피 공정 및 식각 공정을 이용하여 패터닝하여, 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.After forming a thin film on the bottom surface of the crystalline wafer that is smaller than the refractive index of the crystalline wafer and larger than the refractive index of air, the formed thin film is patterned using a lithography process and an etching process to form the refractive index buffer layer. Method of manufacturing a diode chip.
  21. 제18 항에 있어서,The method of claim 18,
    상기 (b) 단계는Step (b) is
    상기 결정질 웨이퍼의 저면을 용융시켜, 용융된 영역으로부터 비정질 물질층을 형성시켜, 상기 굴절률 완충층을 형성하는 것을 특징으로 하는 발광다이오드 칩의 제조 방법.And melting the bottom surface of the crystalline wafer to form an amorphous material layer from the molten region, thereby forming the refractive index buffer layer.
  22. 복수의 발광다이오드 소자가 배치된 결정질 웨이퍼가 서로 분리됨으로써 형성되는 발광다이오드 칩에 있어서,In a light emitting diode chip formed by separating a crystalline wafer on which a plurality of light emitting diode elements are arranged,
    상기 서로 분리되는 상기 결정질 웨이퍼의 절단면에 형성되는 굴절률 완충층을 포함하는 것을 특징으로 하는 발광다이오드 칩.The light emitting diode chip comprising a refractive index buffer layer formed on the cut surface of the crystalline wafer separated from each other.
  23. 제22항에 있어서,The method of claim 22,
    상기 굴절률 완충층은 The refractive index buffer layer
    상기 결정질 웨이퍼의 굴절률보다 작고, 공기의 굴절률보다 큰 굴절률을 갖는 것을 특징으로 하는 발광다이오드 칩.And a refractive index smaller than the refractive index of the crystalline wafer and larger than the refractive index of air.
  24. 제22항에 있어서,The method of claim 22,
    상기 굴절률 완충층은 The refractive index buffer layer
    상기 결정질 웨이퍼의 절단면을 따라 연속적 또는 불연속적인 패턴으로 형성되는 것을 특징으로 하는 발광다이오드 칩.A light emitting diode chip, characterized in that formed in a continuous or discontinuous pattern along the cut surface of the crystalline wafer.
  25. 제22항에 있어서,The method of claim 22,
    상기 굴절률 완충층은 The refractive index buffer layer
    1종 이상의 비정질 물질로 형성되는 것을 특징으로 하는 발광다이오드 칩.A light emitting diode chip formed of at least one amorphous material.
  26. 제22항에 있어서,The method of claim 22,
    상기 결정질 웨이퍼는 단결정 사파이어 재질이고,The crystalline wafer is a single crystal sapphire material,
    상기 굴절률 완충층은 비정질 사파이어로 형성되는 것을 특징으로 하는 발광다이오드 칩.The refractive index buffer layer is formed of amorphous sapphire light emitting diode chip.
  27. 발광다이오드 칩에 있어서,In the light emitting diode chip,
    결정질 기판;Crystalline substrates;
    상기 결정질 기판 상에 배치되는 발광다이오드 소자; 및A light emitting diode device disposed on the crystalline substrate; And
    상기 결정질 기판의 측면 및 저면 중 하나 이상에 형성되고, 투광성인 굴절률 완충층;을 포함하여,And a refractive index buffer layer formed on at least one of a side and a bottom surface of the crystalline substrate and being translucent.
    상기 굴절률 완충층이 상기 발광다이오드 소자에서 발생되는 광에 대하여 상기 결정질 기판 외부로의 방출을 유도하는 것을 특징으로 하는 발광다이오드 칩. And the refractive index buffer layer induces emission to the outside of the crystalline substrate with respect to light generated by the light emitting diode device.
  28. 제27항에 있어서,The method of claim 27,
    상기 굴절률 완충층은 The refractive index buffer layer
    상기 결정질 기판의 굴절률보다 작고, 공기의 굴절률보다 큰 굴절률을 갖는 것을 특징으로 하는 발광다이오드 칩. And a refractive index smaller than the refractive index of the crystalline substrate and larger than the refractive index of air.
  29. 제27항에 있어서,The method of claim 27,
    상기 굴절률 완충층은 The refractive index buffer layer
    인듐주석산화물(Indium Tin Oxide, ITO), 인듐인산화물(Indium Phosphorus Oxide, InPOx), 인듐비소산화물(Indium Arsenic Oxide), 유리(glass), 염화나트륨(Sodium Chloride, NaCl), 티타늄산화물(Titanium oxide, TiO2) 및 쿼츠(Quartz) 중에서 1종 이상을 포함하는 것을 특징으로 하는 발광다이오드 칩.Indium Tin Oxide (ITO), Indium Phosphorus Oxide (InPOx), Indium Arsenic Oxide, Glass, Sodium Chloride (NaCl), Titanium oxide A light emitting diode chip comprising at least one of TiO 2 ) and quartz.
  30. 제27항에 있어서,The method of claim 27,
    상기 굴절률 완충층은 The refractive index buffer layer
    상기 결정질 기판의 측면 및 저면 중 하나 이상을 커버하는 막(layer)으로 형성되는 것을 특징으로 하는 발광다이오드 칩.A light emitting diode chip, characterized in that formed by a layer (layer) covering at least one of the side and bottom of the crystalline substrate.
  31. 제27항에 있어서,The method of claim 27,
    상기 굴절률 완충층은 The refractive index buffer layer
    상기 결정질 기판의 측면 및 저면 중 하나 이상에서, 연속 또는 불연속 패턴으로 형성되는 것을 특징으로 하는 발광다이오드 칩. At least one of the side and bottom of the crystalline substrate, wherein the LED chip is formed in a continuous or discontinuous pattern.
  32. 제27항에 있어서,The method of claim 27,
    상기 결정질 기판은 단결정 사파이어 재질이며, The crystalline substrate is a single crystal sapphire material,
    상기 굴절률 완충층은 비정질 사파이어로 형성되는 것을 특징으로 하는 발광다이오드 칩.The refractive index buffer layer is formed of amorphous sapphire light emitting diode chip.
PCT/KR2012/000005 2010-12-31 2012-01-02 Light-emitting diode chip and method for manufacturing same WO2012091531A2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2010-0140167 2010-12-31
KR1020100140167A KR101078469B1 (en) 2010-12-31 2010-12-31 Light emitting diode chip and method of manufacturing the same
KR10-2010-0140163 2010-12-31
KR1020100140163A KR20120078008A (en) 2010-12-31 2010-12-31 Light emitting diode chip and method of manufacturing the same

Publications (2)

Publication Number Publication Date
WO2012091531A2 true WO2012091531A2 (en) 2012-07-05
WO2012091531A3 WO2012091531A3 (en) 2012-09-07

Family

ID=46383781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/000005 WO2012091531A2 (en) 2010-12-31 2012-01-02 Light-emitting diode chip and method for manufacturing same

Country Status (2)

Country Link
TW (1) TWI536601B (en)
WO (1) WO2012091531A2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222288A (en) * 2005-02-10 2006-08-24 Toshiba Corp White led and manufacturing method therefor
KR100673641B1 (en) * 2006-01-04 2007-01-24 삼성전기주식회사 Vertically structured gan type light emitting diode device and method of manufacturing the same
JP2008108981A (en) * 2006-10-26 2008-05-08 Toyoda Gosei Co Ltd Light-emitting device
JP2010171341A (en) * 2009-01-26 2010-08-05 Panasonic Electric Works Co Ltd Semiconductor light emitting element
JP2010192835A (en) * 2009-02-20 2010-09-02 Showa Denko Kk Light emitting diode, method for manufacturing the same, and light emitting diode lamp

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222288A (en) * 2005-02-10 2006-08-24 Toshiba Corp White led and manufacturing method therefor
KR100673641B1 (en) * 2006-01-04 2007-01-24 삼성전기주식회사 Vertically structured gan type light emitting diode device and method of manufacturing the same
JP2008108981A (en) * 2006-10-26 2008-05-08 Toyoda Gosei Co Ltd Light-emitting device
JP2010171341A (en) * 2009-01-26 2010-08-05 Panasonic Electric Works Co Ltd Semiconductor light emitting element
JP2010192835A (en) * 2009-02-20 2010-09-02 Showa Denko Kk Light emitting diode, method for manufacturing the same, and light emitting diode lamp

Also Published As

Publication number Publication date
TWI536601B (en) 2016-06-01
TW201228015A (en) 2012-07-01
WO2012091531A3 (en) 2012-09-07

Similar Documents

Publication Publication Date Title
US8324636B2 (en) Method and apparatus for manufacturing LED devices using laser scribing
WO2015190722A1 (en) Light emitting element and lighting device
WO2016153218A1 (en) Light emitting diode, light emitting diode package containing same, and lighting device containing package
WO2017119661A1 (en) Semiconductor device
WO2014175564A1 (en) Method for manufacturing vertical type light emitting diode, vertical type light emitting diode, method for manufacturing ultraviolet ray light emitting diode, and ultraviolet ray light emitting diode
WO2017138707A1 (en) High-power light-emitting diode and light-emitting module having same
WO2009116830A2 (en) Semiconductor device and a fabrication method therefor
WO2015147518A1 (en) Lens and light-emitting device module comprising same
WO2020166985A1 (en) Method for transferring light-emitting diodes for display, and display device
WO2020241993A1 (en) Vertical light-emitting diode
WO2018174425A1 (en) Light-emitting diode including distributed bragg reflector laminate
WO2010018946A2 (en) Semiconductor light‑emitting device and method for manufacturing same
WO2015111814A1 (en) Light emitting element, light emitting element package, and light unit
WO2021256839A1 (en) Single-chip multi band light-emitting diode and applications thereof
WO2017119730A1 (en) Light emitting element
TWI606608B (en) Light-emitting device
WO2017003095A1 (en) Light-emitting element package and light-emitting element module comprising same
WO2017034346A1 (en) Light-emitting device and light-emitting device package comprising same
WO2012091531A2 (en) Light-emitting diode chip and method for manufacturing same
WO2019022427A1 (en) Light emitting diode for vehicle headlamp
WO2015080416A1 (en) Side-emitting light emitting diode, surface light source, and method for manufacturing same
WO2016080671A1 (en) Light-emitting device and lighting system
WO2020106009A1 (en) Light emitting element and light emitting module comprising same
WO2016032123A1 (en) Light-emitting element, light-emitting element array including same, light-emitting element package including light-emitting element array, and light-emitting device including light-emitting element package
KR20090028229A (en) Gan-based light emitting diode and method for fabricating the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12729827

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12729827

Country of ref document: EP

Kind code of ref document: A2