WO2012077897A2 - 태양전지 및 그 제조방법 - Google Patents

태양전지 및 그 제조방법 Download PDF

Info

Publication number
WO2012077897A2
WO2012077897A2 PCT/KR2011/007255 KR2011007255W WO2012077897A2 WO 2012077897 A2 WO2012077897 A2 WO 2012077897A2 KR 2011007255 W KR2011007255 W KR 2011007255W WO 2012077897 A2 WO2012077897 A2 WO 2012077897A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
solar cell
type
conductivity type
semiconductor layer
Prior art date
Application number
PCT/KR2011/007255
Other languages
English (en)
French (fr)
Other versions
WO2012077897A3 (ko
Inventor
이준성
양수미
송석현
정상윤
안수범
이경원
주상민
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100124840A external-priority patent/KR20120063735A/ko
Priority claimed from KR1020100129811A external-priority patent/KR101150686B1/ko
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Publication of WO2012077897A2 publication Critical patent/WO2012077897A2/ko
Publication of WO2012077897A3 publication Critical patent/WO2012077897A3/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to prevent the minority carriers in the substrate from moving to defects on the side or surface of the substrate, thereby reducing the recombination rate and ultimately improving the photoelectric conversion efficiency of the solar cell.
  • the present invention relates to a solar cell and a method of manufacturing the same.
  • a solar cell is a key element of photovoltaic power generation that directly converts sunlight into electricity, and is basically a diode composed of a p-n junction.
  • photovoltaic power is generated between pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.
  • the n-type semiconductor layer 102 is provided with a predetermined depth along the periphery of the p-type crystalline silicon substrate 101, the front electrode 104 on the front and rear surfaces of the substrate, respectively And a rear electrode 105 is provided.
  • an antireflection film 103 is provided on the entire surface of the substrate 101.
  • the n-type semiconductor layer is formed by supplying a gas (for example, P0C1 3 ) containing n-type impurity ions so that phosphorus (P) ions diffuse into the substrate or n-type impurity ions
  • the substrate may be formed by depositing the substrate in a solution containing phosphoric acid (H 3 P0 4 ), and diffusing phosphorus (P) ions through the subsequent heat treatment.
  • the n-type semiconductor layer formed through the above method is formed along the periphery of the substrate.
  • the n-type semiconductor layer formed on the side and the bottom of the substrate shortens the front electrode and the rear electrode to reduce the photoelectric conversion efficiency of the solar cell. It acts as a factor. Therefore, the electrical connection between the front electrode and the back electrode by the side and bottom n-type semiconductor layers should be prevented.
  • a method of forming a trench for disconnection (reference numeral 106 of FIG. 1) at a predetermined depth along a substrate circumference using a laser, that is, laser isolation (laser isolation) method. Due to laser isolation, the substrate surface is exposed and a number of defects are generated on the substrate surface. The minority carriers ((-), electrons) generated by the photoelectric conversion are moved to the defects on the substrate surface to be destroyed. There is this.
  • an energy band diagram see FIGS. 2A and 2B
  • it can be seen that the energy level of the conduction band Ec is significantly lowered in the disconnection trench portion exposed on the substrate surface.
  • such a minority carrier life degradation phenomenon in the side of the substrate is confirmed through Figs. 4A and 4B.
  • the present invention has been made to solve the above problems, it is possible to reduce the recombination rate and ultimately to improve the photoelectric conversion efficiency of the solar cell by suppressing the shift of the minority carrier in the substrate side or surface defects.
  • the purpose is to provide a solar cell and a method of manufacturing the same.
  • a solar cell according to the present invention for achieving the above object is a part of the first conductive crystalline silicon substrate, the second conductive semiconductor layer formed on the front surface of the substrate, and the second conductive semiconductor layer And a first carrier type minority carrier barrier region formed under the disconnection trench to be disconnected.
  • the impurity concentration of the minority carrier barrier region is greater than the impurity concentration of the substrate, and the disconnection trench is formed along the circumference of the entire surface of the substrate.
  • the first conductivity type and the second conductivity type are opposite conductivity types, and the first conductivity type is p type or n type.
  • the method of manufacturing a solar cell according to the present invention comprises the steps of preparing a crystalline silicon substrate of the first conductivity type, forming a semiconductor layer of the second conductivity type on the entire surface of the substrate, and the semiconductor layer of the second conductivity type Forming a disconnection trench that partially disconnects And forming a first carrier type minority carrier barrier region under the disconnection trench.
  • the solar cell and its manufacturing method according to the present invention has the following effects.
  • the minority carrier barrier region having the impurity concentration higher than the inside of the substrate is formed under the disconnection trench, it is possible to prevent the minority carrier inside the substrate from moving to a defect on the side of the substrate. This reduces the recombination rate of the minority carriers and ultimately improves the photoelectric conversion efficiency of the solar cell.
  • the minority carriers in the substrate are prevented from moving to defects on the side (or surface) of the substrate. can do.
  • FIG. 1 is a cross-sectional view of a solar cell according to the prior art.
  • FIG. 2 is a partial cross-sectional view of a solar cell according to the prior art.
  • FIG. 3 is an energy band diagram taken along line A-A of FIG. 2;
  • 4A and 4B are reference diagrams showing the lifetime of minority carriers in a solar cell using an n-type substrate and a p-type substrate, respectively.
  • FIG. 5 is a cross-sectional view of a solar cell according to a first embodiment of the present invention.
  • FIG. 6 is an energy band diagram taken along line B-B of FIG. 5.
  • FIG. 7 is a flowchart illustrating a method of manufacturing a solar cell according to the first embodiment of the present invention.
  • FIG. 8 is a configuration diagram of a solar cell according to a second embodiment of the present invention.
  • FIG. 9 is an energy band diagram taken along line B-B of FIG. 8; FIG.
  • 10A to 10C are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
  • the solar cell according to the first embodiment of the present invention includes a crystalline silicon substrate 501 of the first conductivity type, and a semiconductor layer of the second conductivity type on the entire surface of the substrate 501. 502 is provided.
  • the first conductivity type and the second conductivity type are opposite conductivity types, and the first conductivity type is p-type or n-type.
  • the first conductivity type is p-type and the second conductivity type is n-type.
  • the front side of the substrate 501 is provided with a disconnection trench 503 at a predetermined depth along the periphery of the substrate 501.
  • the disconnection trench 503 is for partially disconnecting the second conductive semiconductor layer 502 and should be deeper than the depth of the n-type semiconductor layer 502.
  • the disconnection trench 503 may be formed through laser isolation or wet etching.
  • a barrier carrier region 504 (barrier for minor carrier) (p +) is provided in the substrate 501 at the portion where the disconnection trench 503 is formed.
  • the minority carrier barrier region 504 (p +) is a region in which p-type impurity ions are implanted, and the substrate 501 in which the minority carriers ((-) and electrons) are formed in the trench 503 for disconnection is formed. ) To prevent migration to surface defects.
  • the impurity concentration of the minority carrier barrier region 504 is designed to be larger than the impurity concentration of the p-type substrate 501.
  • the impurity concentration of the side portion of the substrate 501 the minority carrier barrier region 504 relative to the center of the substrate 501, the minority carriers can be minimized from moving toward the side of the substrate 501.
  • the conduction band of the minority carrier barrier region 504 is higher than the conduction band inside the substrate 501. Movement to the carrier barrier region 504 is suppressed.
  • a key feature of the present invention is the provision of a minority carrier barrier region 504 into which the impurity ions of the same conductivity type as the substrate 501 are implanted in the trench 503 for disconnection.
  • the minority carrier barrier region 504 is performed after the process of forming the disconnection trench 503, and various unit processes other than the process of forming the disconnection trench 503 may be selectively applied in the present invention.
  • the n-type semiconductor layer 502 (the n-type substrate 501) through the diffusion process (S701) is a p-type semiconductor. Layer 502) (S702). Then, the disconnection trench 503 for partially disconnecting the n-type semiconductor layer 502 is formed (S703).
  • the disconnection trench 503 is formed along the circumference of the front surface of the substrate 501 and may be formed through a laser isolation process or a wet etching process.
  • the impurity concentration of the small carrier barrier region 504 (p +) should be higher than that of the p-type substrate 501.
  • the minority carrier barrier region 504 may be formed by various methods. For example, any one of an ion implantation process, a screen printing process using a doping paste, a laser doping process, and a laser chemical processing (LCP) process may be used. have.
  • a mask pattern is formed to selectively expose only a portion of the trench 503 for disconnection, and then impurity ions are implanted onto the entire surface of the substrate 501 to form the minority carrier barrier region 504.
  • the minority carrier barrier region 504 may be formed by applying a doping paste containing impurity silver to a portion of the trench 503 for disconnection and then performing heat treatment.
  • the solar cell according to the second embodiment of the present invention includes a crystalline silicon substrate 801 of a first conductivity type, that is, a p-type, and a second conductive type on the substrate 801. , an n-type semiconductor layer 802 is provided.
  • the front surface of the substrate 801 is provided with a minority carrier barrier region 804 (p +) at a predetermined depth along the surface circumference of the substrate 801.
  • the minority carrier barrier region 804 (p +) suppresses the minority carriers ((-), electrons) inside the substrate 801 from moving to the side or surface defects of the substrate 801 as in the first embodiment. Play a role.
  • the minority carrier barrier region 804 is a eutectic layer formed by reacting group III elements (eg, A1) with silicon (Si), and is formed in the silicon substrate 801. As the group element penetrates, it may be referred to as a p-type semiconductor layer 802 doped with p-type impurities.
  • the eutectic layer 804 may be formed by printing a paste 803 containing a Group 3 element on a substrate 801 and then baking the same, which will be described later in the solar cell according to the second embodiment of the present invention. It will be described in the manufacturing method.
  • the small carrier barrier region 804 is n-type, a Group 5 element is used instead of the Group 3 element described above.
  • the impurity concentration of the minority carrier barrier region 804 (p +) is designed to be larger than that of the p-type substrate 801. That is, by minimizing the migration of the minority carrier toward the side of the substrate 801 by increasing the impurity concentration of the side portion of the substrate 801 (the minority carrier barrier region 804) relative to the center of the substrate 801.
  • the conduction band of the minority carrier barrier region 804 is lower than the conduction band inside the substrate 801 to form a quantum well. The same structure prevents the minority carriers inside the substrate 801 from moving to the side or surface of the substrate 801.
  • a key feature of the present invention is the provision of a minority carrier barrier region 804 of a constant depth into the substrate 801 along the surface of the substrate 801.
  • the formation of the minority carrier barrier region 804 is a second conductive semiconductor layer 802 (n-type or p-type semiconductor layer 802) on the first conductive substrate 801 through a diffusion process. In this state, it can be carried out after or before the anti-reflection film is laminated.
  • the n-type semiconductor layer 802 in the case of the n-type substrate 801 through the diffusion process, the p-type semiconductor layer ( 802). .
  • a paste 803 (paste) containing a group 3 element is applied along the circumference of the substrate 801 surface (see FIG. 10B).
  • the paste 803 is a mixture of a glass frit and a Group 3 element powder, and aluminum (A1) may be used as the Group 3 element.
  • A1 aluminum
  • the substrate 801 is n-type, a group 5 element is used instead of the group 3 element.
  • the group 3 element when the substrate 801 is fired, the glass frit melts and penetrates into the substrate 801.
  • the group 3 element also includes the substrate 801. Penetrate inside.
  • Group 3 elements penetrated into the substrate 801 react with silicon (Si) of the substrate 801 to form an eutectic layer 804 (see FIG. 7C).
  • the eutectic layer 804 in which the group 3 element and the silicon reacted with each other is expressed as a p-type impurity (A1) in the form of silicon, thus taking the form of a p-type semiconductor layer 802.
  • Layer 804 serves as a minority carrier barrier region 804.
  • the thickness of the eutectic layer 804, that is, the minority carrier barrier region 804 (p +), must be greater than the thickness of the n-type semiconductor layer 802 and has a higher impurity concentration than the p-type substrate 801. You should.
  • the n-type semiconductor layer 802 is formed to a thickness of 0.3 ⁇ 0.9 ⁇ ⁇
  • the thickness of the small carrier barrier region 804 is preferably formed to about 1 ⁇ 10 / / m.
  • the reason why the impurity concentration of the minority carrier barrier region 804 (p +) is larger than that of the p-type substrate 801 is that the minority carrier in the p-type substrate 801 is the minority carrier barrier region 804. This is to suppress the movement of the substrate 801 to the defects on the side (or surface) of the substrate 801.
  • the formation process of the minority carrier barrier region 804 may be performed even in a state where the antireflection film is stacked.
  • the eutectic layer 804 is formed inside the substrate 801 by applying the paste 803 on the antireflection film and then performing the firing process.
  • the paste 803 remaining on the substrate 801 or the anti-reflection film after the formation of the minority carrier barrier region 804 may be left or removed.
  • the minority carrier barrier region having the impurity concentration higher than the inside of the substrate is formed under the disconnection trench, it is possible to prevent the minority carrier inside the substrate from moving to a defect on the side of the substrate. This reduces the recombination rate of the minority carriers and ultimately improves the photoelectric conversion efficiency of the solar cell.
  • the eutectic layer reacted with Group III elements and silicon is formed on the side of the substrate to act as a barrier for the minority carriers, thereby preventing the minority carriers in the substrate from moving to defects on the side (or surface) of the substrate. can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 기판 내부의 소수캐리어가 기판 측면 또는 표면의 결함으로 이동되는 것을 억제함으로써 재결합율을 낮추고 궁극적으로 태양전지의 광전변환 효율을 향상시킬 수 있는 태양전지 및 그 제조방법에 관한 것으로서, 본 발명에 따른 태양전지는 제 1 도전형의 결정질 실리콘 기판과, 상기 기판 전면에 형성된 제 2 도전형의 반도체층과, 상기 제 2 도전형의 반도체층을 부분적으로 단선시키는 단선용 트렌치 및 상기 단선용 트렌치의 하부에 형성된 제 1 도전형의 소수캐리어 배리어 영역을 포함하여 이루어지는 것을 특징으로 한다.

Description

【명세서】
【발명의 명칭】
태양전지 및 그 제조방법
【기술분야】
본 발명은 태양전지 및 그 제조방법에 관한 것으로서， 보다 상세하게는 기판 내부의 소수캐리어가 기판 측면 또는 표면의 결함으로 이동되는 것을 억제함으로써 재결합율을 낮추고 궁극적으로 태양전지의 광전변환 효율을 향상시킬 수 있는 태양 전지 및 그 제조방법에 관한 것이다.
【배경기술】
태양전지는 태양광을 직접 전기로 광전변환시키는 태양광 발전의 핵심소자로 서， 기본적으로 p-n 접합으로 이루어진 다이오드 (diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면， 태양전지의 실리콘 기판 내부 에 태양광이 입사되면 전자 -정공 쌍이 생성되고， 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며， 이 때 태 양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
태양전지의 구조를 살펴보면， 도 1에 도시한 바와 같이 p형 결정질 실리콘 기판 (101) 둘레를 따라 일정 깊이로 n형 반도체층 (102)이 구비되며， 기판 전면과 후면에 각각 전면전극 (104)과 후면전극 (105)이 구비된다. 또한， 기판 (101) 전면 상 에는 반사방지막 (103)이 구비된다.
한편， 상기 n형 반도체층은 n형 불순물 이온을 포함하는 가스 (예를 들어， P0C13)를 공급하여 인 (P) 이온이 기판 내부로 확산 (diffusion)되도록 하여 형성하거 나， n형 불순물 이온이 포함된 용액 예를 들어， 인산 (H3P04) 용액 내에 상기 기판을 침적시키고 후속의 열처리를 통해 인 (P) 이온이 기판 내부에 확산되도록 하여 형성 할 수 있다.
이와 같은 방식을 통해 형성된 n형 반도체층은 기판 둘레를 따라 형성되는 데， 기판의 측부 및 하부에 형성된 n형 반도체층은 전면전극과 후면전극을 단락 (short)시켜 태양전지의 광전변환 효율을 저하시키는 요인으로 작용한다. 따라서， 측부 및 하부의 n형 반도체층에 의한 전면전극과 후면전극 사이의 전기적 연결은 방지되어야 한다.
이를 위해 종래의 경우, 레이저를 이용하여 기판 둘레를 따라 일정 깊이로 단선용 트렌치 (도 1의 도면부호 106)를 형성하는 방법 즉， 레이저 아이솔레이션 (laser isolation) 방법을 택하고 있다. 레이저 아이솔레이션으로 인해 기판 표면 이 노출됨과 함께 기판 표면에 다수의 결함이 생성되는데, 광전변환에 의해 생성된 소수 캐리어 ((- )， 전자)가 상기 기판 표면의 결함으로 이동되어 소멸 (recombination)되는 문제점이 있다. 이를 에너지밴드 다이어그램으로 확인하면 (도 2a 및 도 2b 참조)， 기판 표면에 노출된 단선용 트렌치 부분에서 전도대 (Ec)의 에 너지준위가 현격히 낮아짐을 알 수 있다. 또한， 이와 같은 기판 측면에서의 소수캐 리어 수명 저하 현상은 도 4a 및 도 4b를 통해 확인된다.
따라서， 태양전지의 광전변환 효율을 향상시키기 위해서는 소수 캐리어가 기 판 표면 결함으로 이동되는 것을 방지하여 재결합율 (recombi nation rate)을 낮추어 야 한다.
한편, 기판 표면에는 레이저 아이솔레이션으로 인한 결함 이외에 기판 표면 자체에 댕글링 본드 (dangling bond)가 존재함에 따라， 기판 표면 및 측면으로 소수 캐리어가 이동될 여지가 상존하며 이에 대한 대책이 요구된다.
【발명의 상세한 설명】
【기술적 과제】
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판 내부 의 소수캐리어가 기판 측면 또는 표면의 결함으로 이동되는 것을 억제함으로써 재 결합율을 낮추고 궁극적으로 태양전지의 광전변환 효율을 향상시킬 수 있는 태양전 지 및 그 제조방법을 제공하는데 그 목적이 있다.
【기술적 해결방법】
상기의 목적을 달성하기 위한 본 발명에 따른 태양전지는 제 1 도전형의 결 정질 실리콘 기판과， 상기 기판 전면에 형성된 제 2 도전형의 반도체층과, 상기 제 2 도전형의 반도체층을 부분적으로 단선시키는 단선용 트렌치 및 상기 단선용 트렌 치의 하부에 형성된 제 1 도전형의 소수캐리어 배리어 영역을 포함하여 이루어지는 것을 특징으로 한다.
상기 소수캐리어 배리어 영역의 불순물 농도는 상기 기판의 불순물 농도보다 크며, 상기 단선용 트렌치는 상기 기판 전면의 둘레를 따라 형성된다. 또한， 상기 제 1 도전형과 제 2 도전형은 서로 반대되는 도전형이며, 상기 제 1 도전형은 p형 또는 n형이다.
본 발명에 따른 태양전지의 제조방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와， 상기 기판 전면에 제 2 도전형의 반도체층을 형성하는 단계와, 상기 제 2 도전형의 반도체층을 부분적으로 단선시키는 단선용 트렌치를 형성하는 단계 및 상기 단선용 트렌치의 하부에 제 1 도전형의 소수캐리어 배리어 영역을 형 성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
【유리한 효과】
본 발명에 따른 태양전지 및 그 제조방법은 다음과 같은 효과가 있다.
단선용 트렌치 하부에 기판 내부보다 높은 불순물 농도를 갖는 소수캐리어 배리어 영역이 형성됨에 따라, 기판 내부의 소수캐리어가 기판 측면의 결함으로 이 동되는 것을 방지할 수 있게 된다. 이를 통해 소수캐리어의 재결합율을 저하시켜 궁극적으로 태양전지의 광전변환 효율을 향상시킬 수 있게 된다.
또한， 기판의 측부에 3족 원소와 실리콘이 반웅된 공융층이 형성되어 소수캐 리어의 배리어 역할을 수행함에 따라， 기판 내부의 소수캐리어가 기판의 측면 (또는 표면)의 결함으로 이동되는 것을 억제할 수 있다.
【도면의 간단한 설명】
도 1은 종래 기술에 따른 태양전지의 단면도.
도 2는 종래 기술에 따른 태양전지의 부분 단면도.
도 3은 도 2의 A-A、선에 따른 에너지밴드 다이어그램.
도 4a 및 도 4b는 각각 n형 기판， p형 기판을 사용한 태양전지에서 소수캐리 어의 수명을 나타낸 참고도.
도 5는 본 발명의 제 1 실시예에 따른 태양전지의 단면도.
도 6은 도 5의 B-B、선에 따른 에너지밴드 다이어그램.
도 7은 본 발명의 제 1 실시예에 따른 태양전지의 제조방법올 설명하기 위한 순서도.
도 8은 본 발명의 제 2 실시예에 따른 태양전지의 구성도.
도 9는 도 8의 B-B、선에 따른 에너지밴드 다이어그램.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 태양전지의 제조방법을 설명하기 위한 공정 단면도.
【발명의 실시를 위한 형태】
이하， 도면을 참조하여 본 발명의 일 실시예에 따른 태양전지 및 그 제조방 법을 상세히 설명하기로 한다.
도 3 및 도 4를 참조하면， 본 발명의 제 1 실시예에 따른 태양전지는 제 1 도전형의 결정질 실리콘 기판 (501)이 구비하고, 상기 기판 (501) 전면 상에는 제 2 도전형의 반도체층 (502)이 구비된다. 여기서， 상기 제 1 도전형과 게 2 도전형은 서로 반대되는 도전형이며 , 상기 제 1 도전형은 p형 또는 n형이다. 이하에서는， 제 1 도전형은 p형， 제 2 도전형은 n형인 것을 기준으로 설명하기로 한다.
상기 기판 (501) 전면에는 기판 (501) 둘레를 따라 일정 깊이로 단선용 트렌치 (503)가 구비된다. 상기 단선용 트렌치 (503)는 상기 제 2 도전형의 반도체층 (502) 을 부분적으로 단선시키기 위한 것으로서， n형 반도체층 (502)의 깊이보다 깊어야 한다. 이와 같은 단선용 트렌치 (503)는 레이저 아이솔레이션 (laser isolation) 또 는 습식 식각을 통해 형성할 수 있다.
또한， 상기 단선용 트렌치 (503)가 형성된 부위의 기판 (501) 내부에는 소수캐 리어 배리어 영역 (504)(barrier for minor carrier)(p+)이 구비된다. 상기 소수캐 리어 배리어 영역 (504)(p+)은 p형 불순물 이온이 주입된 영역으로서， 기판 (501) 내 부의 소수캐리어 ((- )， 전자)가 단선용 트렌치 (503)가 형성된 기판 (501) 표면 결함 으로 이동되는 것을 억제하는 역할올 한다.
또한， 소수캐리어의 기판 (501) 표면 결함으로의 이동 억제를 보다 강화하기 위해 상기 소수캐리어 배리어 영역 (504)의 불순물 농도는 상기 p형 기판 (501)의 불 순물 농도보다 크도록 설계된다. 즉， 기판 (501) 중앙에 대비하여 기판 (501) 측면 부위 (소수캐리어 배리어 영역 (504))의 불순물 농도를 높게 함으로써 소수캐리어가 기판 (501) 측면쪽으로 이동되는 것을 최소화할 수 있게 된다. 이를 에너지밴드 다 이어그램으로 확인하면ᅳ 소수캐리어 배리어 영역 (504)의 전도대가 기판 (501) 내부 의 전도대보다 높음을 알 수 있으며， 이와 같은 구조로 인해 기판 (501) 내부의 소 수캐리어가 소수캐리어 배리어 영역 (504)으로 이동되는 것이 억제된다.
다음으로, 본 발명의 제 1 실시예에 따른 태양전지의 제조방법을 살펴보기로 한다. 전술한 바와 같이 본 발명의 핵심 특징은 단선용 트렌치 (503) 부위에 기판 (501)과 동일한 도전형의 불순물 이온이 주입된 소수캐리어 배리어 영역 (504)이 구 비되는 것이다.
따라서， 소수캐리어 배리어 영역 (504)은 단선용 트렌치 (503) 형성공정 이후 에 실시되며， 단선용 트렌치 (503) 형성공정 이외의 제반 단위 공정은 본 발명에 있 어서 선택적으로 적용될 수 있다.
구체적으로， 도 7에 도시한 바와 같이 p형 결정질 실리콘 기판 (501)이 준비 된 상태에서 (S701) 확산 공정을 통해 n형 반도체층 (502)(n형 기판 (501)일 경우에는 p형 반도체층 (502))을 형성한다 (S702). 그런 다을, 상기 n형 반도체층 (502)을 부분 적으로 단선시키는 단선용 트렌치 (503)를 형성한다 (S703). 상기 단선용 트렌치 (503)는 기판 (501) 전면의 둘레를 따라 형성되며， 레이저 아이솔레이션 공정 또는 습식 식각을 통해 형성될 수 있다. p형 기판 (501)에 n형 반도체층 (502) 및 단선용 트렌치 (503)가 형성된 상태에 서, 상기 단선용 트렌치 (503)가 형성된 부위의 기판 (501) 내부에 p형 불순물 이온 을 주입하여 소수캐리어 배리어 영역 (504) (p+)을 형성한다 (S704). 이 때， 상기 소 수캐리어 배리어 영역 (504)(p+)의 불순물 농도는 p형 기판 (501)의 불순물 농도보다 높도록 해야 한다.
상기 소수캐리어 배리어 영역 (504)은 다양한 방법으로 형성할 수 있는데， 일 예로 이온주입 공정， 도핑 페이스트를 이용하는 스크린 인쇄 공정， 레이저 도핑 공 정， LCP(laser chemical processing) 공정 중 어느 한 공정을 이용할 수 있다. 세부적으로, 이온주입 공정을 이용하는 경우 단선용 트렌치 (503) 부분만 선 택적으로 노출시키는 마스크 패턴을 형성한 다음, 기판 (501) 전면 상에 불순물 이 온을 주입하여 소수캐리어 배리어 영역 (504)을 형성할 수 있으며， 도핑 페이스트 공정의 경우 단선용 트렌치 (503) 부위에 불순물 이은을 함유하는 도핑 페이스트를 도포한 후 열처리를 통해 소수캐리어 배리어 영역 (504)을 형성할 수 있다. 다음으로， 본 발명의 제 2 실시.예에 따른 태양전지 및 그 제조방법을 설명하 기로 한다.
도 8을 참조하면, 본 발명의 제 2 실시예에 따른 태양전지는 제 1 도전형 즉 ， p형의 결정질 실리콘 기판 (801)을 구비하고， 상기 기판 (801)의 상부에는 제 2 도 전형 즉, n형의 반도체층 (802)이 구비된다.
상기 기판 (801) 전면에는 기판 (801) 표면 둘레를 따라 일정 깊이로 소수캐리 어 배리어 영역 (804) (p+)이 구비된다. 상기 소수캐리어 배리어 영역 (804)(p+)은 제 1 실시예와 마찬가지로 기판 (801) 내부의 소수캐리어 ((- )， 전자)가 기판 (801)의 측 면 또는 표면 결함으로 이동하는 것을 억제하는 역할을 한다.
상기 소수캐리어 배리어 영역 (804)(p+)은 3족 원소 (예를 들어， A1)와 실리콘 (Si)이 반응하여 형성된 공융층 (804)(eutectic layer)으로서， 실리콘 기판 (801) 내 에 3족 원소가 침투된 형태를 이룸에 따라， p형 불순물이 도핑된 p형 반도체층 (802)이라 할 수 있다. 상기 공융층 (804)은 3족 원소를 포함한 페이스트 (803)를 기 판 (801) 상에 인쇄한 후 소성하여 형성할 수 있는데， 이에 대해서는 후술하는 본 발명의 제 2 실시예에 따른 태양전지의 제조방법에서 설명하기로 한다. 여기서， 소 수캐리어 배리어 영역 (804)이 n형일 경우에는 상술한 3족 원소 대신 5족 원소가 이 용된다.
한편， 소수캐리어의 기판 (801) 표면 결함으로의 이동 억제를 보다 강화하기 위해 상기 소수캐리어 배리어 영역 (804)(p+)의 불순물 농도는 상기 p형 기판 (801) 의 불순물 농도보다 크도톡 설계된다. 즉， 기판 (801) 중앙에 대비하여 기판 (801) 측면 부위 (소수캐리어 배리어 영역 (804))의 불순물 농도를 높게 함으로써 (high— low junction) 소수캐리어가 기판 (801) 측면쪽으로 이동되는 것을 최소화할 수 있게 된 다ᅳ 이를 에너지밴드 다이어그램으로 확인하면 (도 9 참고)， 소수캐리어 배리어 영 역 (804)의 전도대가 기판 (801) 내부의 전도대보다 낮아 양자우물 (quantum well)을 형성하고， 이와 같은 구조로 인해 기판 (801) 내부의 소수캐리어가 기판 (801) 측면 또는 표면으로 이동되는 것이 억제된다. 다음으로, 본 발명의 제 2 실시예에 따른 태양전지의 제조방법을 살펴보기로 한다. 전술한 바와 같이 본 발명의 핵심 특징은 기판 (801) 표면 둘레를 따라 기판 (801) 내부로 일정 깊이의 소수캐리어 배리어 영역 (804)이 구비되는 것이다. 이와 같은 소수캐리어 배리어 영역 (804)의 형성은， 확산 공정을 통해 제 1 도전형의 기 판 (801)에 제 2 도전형의 반도체층 (802)(n형 또는 p형 반도체층 (802))이 형성된 상 태에서 진행되며， 이에 따라 반사방지막이 적층된 이후나 이전에 실시할 수 있다. 구체적으로， 도 10a에 도시한 바와 같이 p형 결정질 실리콘 기판 (801)이 준 비된 상태에서, 확산 공정을 통해 n형 반도체층 (802)(n형 기판 (801)일 경우에는 p 형 반도체층 (802))을 형성한다. .
n형 반도체층 (802)이 형성된 상태에서， 상기 기판 (801) 표면의 둘레를 따라 3족 원소를 포함하는 페이스트 (803) (paste)를 도포한다 (도 10b 참조). 상기 페이스 트 (803)는 유리 프릿 (glass frit)과 3족 원소 분말의 혼합물이며, 상기 3족 원소로 는 알루미늄 (A1)이 이용될 수 있다. 또한， 상기 기판 (801)이 n형일 경우에는 상기 3족 원소 대신 5족 원소가 이용된다.
이와 같은 상태에서， 기판 (801)을 소성 (firing)하면 유리 프릿이 용융되어 기판 (801) 내부로 침투되며, 용융된 유리 프릿 내에 3족 원소가 포함되어 있음에 따라 3족 원소 역시 기판 (801) 내부로 침투된다. 기판 (801) 내부로 침투된 3족 원 소는 기판 (801)의 실리콘 (Si)과 반응하여 공융층 (804)(A1-Si eutectic layer)을 형 성한다 (도 7c 참조). 3족 원소와 실리콘이 반웅된 공융층 (804)은 달리 표현하여 실 리콘에 p형 불순물 (A1)이 포함된 형태임에 따라， p형 반도체층 (802)의 형태를 띠게 되며， 이와 같은 공융층 (804)은 소수캐리어 배리어 영역 (804)의 역할을 수행한다. 한편， 상기 공융층 (804) 즉， 소수캐리어 배리어 영역 (804)(p+)의 두께는 상 기 n형 반도체층 (802)의 두께보다 커야 하며， p형 기판 (801)보다 불순물 농도가 높 아야 한다. 통상， n형 반도체층 (802)은 0.3~0.¾圆의 두께로 형성되는데， 상기 소 수캐리어 배리어 영역 (804)의 두께는 l~10//m 정도로 형성하는 것이 바람직하다. 또한， 소수캐리어 배리어 영역 (804)(p+)의 불순물 농도를 p형 기판 (801)의 불순물 농도보다 크게 하는 이유는， p형 기판 (801) 내부의 소수캐리어가 소수캐리어 배리 어 영역 (804)을 통과하지 못하도록 하여 기판 (801) 측면 (또는 표면)의 결함으로 이 동하는 것을 억제하기 위함이다.
상기 소수캐리어 배리어 영역 (804)의 형성 공정은 반사방지막이 적층된 상태 에서도 진행할 수 있다. 이 경우， 반사방지막 상에 페이스트 (803)를 도포한 후 소 성 공정을 진행하면 기판 (801) 내부에 공융층 (804)이 형성된다. 상기 소수캐리어 배리어 영역 (804)의 형성 후 상기 기판 (801) 또는 반사방지막 상에 잔존하는 페이 스트 (803)는 그대로 두거나 또는 제거할 수도 있다.
【산업상 이용가능성】
단선용 트렌치 하부에 기판 내부보다 높은 불순물 농도를 갖는 소수캐리어 배리어 영역이 형성됨에 따라, 기판 내부의 소수캐리어가 기판 측면의 결함으로 이 동되는 것을 방지할 수 있게 된다. 이를 통해 소수캐리어의 재결합율을 저하시켜 궁극적으로 태양전지의 광전변환 효율을 향상시킬 수 있게 된다.
또한， 기판의 측부에 3족 원소와 실리콘이 반응된 공융층이 형성되어 소수캐 리어의 배리어 역할을 수행함에 따라， 기판 내부의 소수캐리어가 기판의 측면 (또는 표면)의 결함으로 이동되는 것을 억제할 수 있다.

Claims

【청구의 범위】
【청구항 1】
거 1 1 도전형의 결정질 실리콘 기판;
상기 기판 전면에 형성된 제 2 도전형의 반도체층;
상기 제 2 도전형의 반도체층을 부분적으로 단선시키는 단선용 트렌치; 및 상기 단선용 트렌치의 하부에 형성된 게 1 도전형의 소수캐리어 배리어 영역 을 포함하여 이루어지는 것을 특징으로 하는 태양전지.
【청구항 2】
제 1 항에 있어서,
상기 소수캐리어 배리어 영역의 불순물 농도는 상기 기판의 불순물 농도보다 큰 것을 특징으로 하는 태양전지.
【청구항 3]
제 1 항에 있어서，
상기 단선용 트렌치는 상기 기판 전면의 둘레를 따라 형성된 것을 특징으로 하는 태양전지 .
【청구항 4]
게 1 항에 있어서，
상기 제 1 도전형과 제 2 도전형은 서로 반대되는 도전형이며， 상기 제 1 도 전형은 p형 또는 n형인 것을 특징으로 하는 태양전지.
【청구항 5】
제 1 도전형의 결정질 실리콘 기판을 준비하는 단계;
상기 기판 전면에 제 2도전형의 반도체층을 형성하는 단계;
상기 제 2 도전형의 반도체층을 부분적으로 단선시키는 단선용 트렌치를 형 성하는 단계 ; 및
상기 단선용 트렌치의 하부에 제 1 도전형의 소수캐리어 배리어 영역을 형성 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 태양전지의 제조방법.
【청구항 6】
제 5항에 있어서，
상기 제 1 도전형의 소수캐리어 영역의 불순물 농도는 상기 기판의 불순물 농도보다 큰 것을 특징으로 하는 태양전지의 제조방법.
【청구항 7]
제 5 항에 있어서， 상기 단선용 트렌치는 레이저 아이솔레이션 또는 습식 식각을 통해 형성하는 것을 특징으로 하는 태양전지의 제조방법 .
【청구항 8】
제 1 도전형의 결정질 실리콘 기판;
상기 기판 상부에 형성된 제 2 도전형의 반도체층; 및
상기 기판 표면의 둘레를 따라 기판 내부를 향해 형성된 제 1 도전형의 소수 캐리어 배리어 영역을 포함하여 이루어지는 것을 특징으로 하는 태양전지.
【청구항 9】 '
제 8 항에 있어서,
상기 소수캐리어 배리어 영역의 두께는 상기 제 2 도전형의 반도체층의 두께 보다 큰 것을 특징으로 하는 태양전지 .
【청구항 10]
제 8 항에 있어서，
상기 소수캐리어 배리어 영역의 불순물 농도는 상기 기판의 불순물 농도보다 큰 것을 특징으로 하는 태양전지.
【청구항 11]
제 8 항에 있어서, 상기 제 1 도전형의 소수캐리어 배리어 영역은 3족 원소 와 실리콘의 공융층 또는 5족 원소와 실리콘의 공융층인 것을 특징으로 하는 태양 전지 .
【청구항 12]
제 1 도전형의 결정질 실리콘 기판을 준비하는 단계;
상기 기판 상부에 제 2도전형의 반도체층을 형성하는 단계;
상기 기판 상에 3족 원소 또는 5족 원소를 포함하는 페이스트를 도포하는 단 계; 및
상기 기판을 소성하여 상기 기판 내부에 <3족 원소와 실리콘 > 또는 <5족 원 소와 실리콘 >이 반웅된 공융층을 형성하는 단계를 포함하여 이루어지는 것을 특징 으로 하는 태양전지의 제조방법 .
【청구항 13]
제 12 항에 있어서，
상기 공융층은 상기 기판보다 불순물 농도가 크도록 형성하는 것을 특징으로 하는 태양전지의 제조방법 .
【청구항 14] 제 12 항에 있어서，
상기 공융층의 두께는 상기 반도체층의 두께보다 크도록 형성하는 것을 특징 으로 하는 태양전지의 제조방법 .
【청구항 15]
제 12 항에 있어서，
상기 페이스트는 3족 원소와 유리 프릿의 흔합물 또는 5족 원소와 유리 프릿 의 흔합물인 것을 특징으로 하는 태양전지의 제조방법.
【청구항 16]
제 12 항에 있어서， 상기 기판 상에 3족 원소 또는 5족 원소를 포함하는 페 이스트를 도포하는 단계 이전에， 상기 기판 상에 반사방지막을 형성하는 단계를 더 포함하는 것올 특징으로 하는 태양전지의 제조방법.
PCT/KR2011/007255 2010-12-08 2011-09-30 태양전지 및 그 제조방법 WO2012077897A2 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100124840A KR20120063735A (ko) 2010-12-08 2010-12-08 태양전지 및 그 제조방법
KR10-2010-0124840 2010-12-08
KR1020100129811A KR101150686B1 (ko) 2010-12-17 2010-12-17 태양전지 및 그 제조방법
KR10-2010-0129811 2010-12-17

Publications (2)

Publication Number Publication Date
WO2012077897A2 true WO2012077897A2 (ko) 2012-06-14
WO2012077897A3 WO2012077897A3 (ko) 2012-07-05

Family

ID=46207562

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007255 WO2012077897A2 (ko) 2010-12-08 2011-09-30 태양전지 및 그 제조방법

Country Status (1)

Country Link
WO (1) WO2012077897A2 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090091562A (ko) * 2008-02-25 2009-08-28 엘지전자 주식회사 태양전지 및 그 제조방법
KR20100107258A (ko) * 2009-03-25 2010-10-05 엘지전자 주식회사 태양전지 및 그 제조방법
KR20100119291A (ko) * 2009-04-30 2010-11-09 주식회사 효성 에지 분리방법 및 그의 태양전지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090091562A (ko) * 2008-02-25 2009-08-28 엘지전자 주식회사 태양전지 및 그 제조방법
KR20100107258A (ko) * 2009-03-25 2010-10-05 엘지전자 주식회사 태양전지 및 그 제조방법
KR20100119291A (ko) * 2009-04-30 2010-11-09 주식회사 효성 에지 분리방법 및 그의 태양전지

Also Published As

Publication number Publication date
WO2012077897A3 (ko) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101225978B1 (ko) 태양전지 및 그 제조방법
KR101383395B1 (ko) 후면전극형 태양전지의 제조방법
KR20100107258A (ko) 태양전지 및 그 제조방법
KR20070004672A (ko) 백 컨택 태양전지 및 그 제조방법
KR20090091562A (ko) 태양전지 및 그 제조방법
KR101612133B1 (ko) Ｍｗｔ형 태양전지 및 그 제조방법
KR20130048948A (ko) 양면수광형 태양전지 및 그 제조방법
KR101165915B1 (ko) 태양전지의 제조방법
JP2015144149A (ja) 光電変換装置および光電変換装置の製造方法
JP2010080578A (ja) 光電変換素子およびその製造方法
KR101238988B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR20100089473A (ko) 고효율 후면 전극형 태양전지 및 그 제조방법
JP2010080576A (ja) 光電変換素子およびその製造方法
KR100995654B1 (ko) 태양전지 및 그 제조방법
WO2012077897A2 (ko) 태양전지 및 그 제조방법
KR101150686B1 (ko) 태양전지 및 그 제조방법
KR20130048975A (ko) 태양전지의 제조방법
TWI481060B (zh) 太陽能電池的製作方法
KR20140022508A (ko) 후면전극형 이종접합 태양전지의 제조방법
KR101345506B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR20120063735A (ko) 태양전지 및 그 제조방법
KR101382047B1 (ko) 태양전지의 선택적 에미터 형성방법
KR101115104B1 (ko) 태양전지 및 그 제조방법
KR101356849B1 (ko) 결정질 실리콘 태양 전지 및 이의 제조방법
KR101069961B1 (ko) 태양전지 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11846430

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11846430

Country of ref document: EP

Kind code of ref document: A2