WO2012065404A1 - 一种实现单板间通讯的方法及装置 - Google Patents

一种实现单板间通讯的方法及装置 Download PDF

Info

Publication number
WO2012065404A1
WO2012065404A1 PCT/CN2011/072933 CN2011072933W WO2012065404A1 WO 2012065404 A1 WO2012065404 A1 WO 2012065404A1 CN 2011072933 W CN2011072933 W CN 2011072933W WO 2012065404 A1 WO2012065404 A1 WO 2012065404A1
Authority
WO
WIPO (PCT)
Prior art keywords
board
receiving
main control
sending
packet
Prior art date
Application number
PCT/CN2011/072933
Other languages
English (en)
French (fr)
Inventor
孙士友
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2012065404A1 publication Critical patent/WO2012065404A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2425—Traffic characterised by specific attributes, e.g. priority or QoS for supporting services specification, e.g. SLA
    • H04L47/2433—Allocation of priorities to traffic types
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Definitions

  • the present invention relates to communication technologies between boards, and more particularly to a method and apparatus for implementing communication between boards.
  • the structure of the main control board (NCP) plus the service board is generally taken.
  • the clock board is usually integrated with the main control board.
  • the service board includes a cross (switch) board, an interface board, a circuit board, and a tributary board. There are one or more channels between the main control board and the service board.
  • the main control board is responsible for the management and monitoring of each service board.
  • the service board needs to report various status information such as alarms, overheads, and heartbeats periodically or irregularly.
  • the protection switching control center is generally set on the main control board.
  • the main control board sends the switching control information after processing according to the alarms and heartbeats.
  • the implementation of the fast alarm channel between the main control board and the service board includes the following two types:
  • HW high-speed channel
  • the HW bus channel only transmits information that requires high latency, such as alarm switching, for management information, such as information for program download, system management, and monitoring.
  • Additional management channels are typically used, such as the traditional Advanced Data Connection Control Channel (HDLC) S-port or Ethernet channel.
  • HDLC Advanced Data Connection Control Channel
  • the advantage of this method is that the dedicated channel can provide sufficient bandwidth to ensure the fast transmission of information.
  • the disadvantage is that there are too many traces on the backplane side. For large interconnected systems, too many traces lead to an increase in the number of backplane layers. Increased, or does not have production capacity.
  • the disadvantages of this method are as follows:
  • the time-to-state decision between the active and standby main control boards and the timeliness of the interworking information are difficult to guarantee, especially when the active/standby switchover occurs or the active/standby switchover is more frequent.
  • the moment of occurrence often leads to a temporary or long-term disconnection of the management channel.
  • the technical problem to be solved by the present invention is to provide a method and a device for implementing communication between boards, and realize efficient and rapid information transmission between the main standby main control board and the service board without increasing the routing.
  • the present invention provides a method for implementing communication between boards, including: when a sending board constructs a message, adding a priority processing flag to a message encapsulated with emergency information, and according to the marking, The packet is sent to the management channel and sent to the receiving board.
  • the receiving board After receiving the packet, the receiving board preferentially parses the packet with the emergency information according to the priority processing flag.
  • the method further includes:
  • the multiple main control boards are chip-aggregated, and the information formed between the multiple main control boards is realized through the channels formed by the chip aggregation.
  • the priority processing is marked as a VLAN (Virtual Local Area Network) label in the Ethernet frame structure.
  • the sending board is the main control board.
  • the receiving board is the service board that receives the packet
  • the VLAN tag identifies the VLAN corresponding to the slot of the service board.
  • the VLAN priority in the VLAN tag is set to Indicates the highest priority.
  • the sending board is the service board.
  • the physical address of the VLAN tag is the physical address of the main control board that receives the text.
  • the VLAN priority in the VLAN tag is set to The highest priority.
  • the method further includes:
  • the main control board that receives the packet After receiving the packet, the main control board that receives the packet sends the packet to the other main control boards in the main control board through the channel formed by the aggregation of the chip.
  • the present invention further provides an apparatus for implementing communication between boards, including: a sending board and a receiving board, the sending board and the receiving board both comprising a programmable logic device and a switching chip, wherein:
  • the switch chip of the sending board is configured to send the packet to the management channel and send the packet to the receiving board according to the priority processing flag.
  • the switch chip of the receiving board is configured to receive the packet sent by the sending board, and after receiving the packet including the priority processing flag, send the packet to the local programmable logic device preferentially;
  • the programmable logic device of the receiving board is configured to, after receiving the packet, preferentially parse the document encapsulated with the emergency information according to the priority processing flag included in the packet.
  • the multiple main control boards are aggregated by the chip, and the information formed between the multiple main control boards is realized through the channel formed by the chip aggregation.
  • the priority processing is marked as a VLAN (Virtual Local Area Network) label in the Ethernet frame structure.
  • the sending board is a service board.
  • the switching chip of the main control board is also used to pass the packet after receiving the packet with the priority processing flag. Channels formed after chip aggregation are sent to other main control boards in multiple main control boards.
  • the present invention provides a method for implementing communication between boards, including:
  • the sending board adds a priority processing flag to the packet encapsulated with the emergency information, and sends the packet to the management channel and sends the packet to the receiving board according to the priority processing flag. After receiving the packet, the receiving board preferentially parses the encapsulated emergency information according to the priority processing flag.
  • the priority processing flag is a virtual local area network VLAN tag in an Ethernet frame structure.
  • the sending board is a main control board, and when the sending board has a plurality of blocks, the plurality of the sending boards are stacked on the chip, and the plurality of the sending boards are implemented by the channel formed by the chip stacking. The interaction between the information.
  • the receiving board is a main control board, and when the receiving board has a plurality of blocks, the plurality of the receiving boards are stacked on the chip, and the plurality of the receiving boards are realized by the channel formed by the chip stacking. The interaction between the information.
  • the receiving board is a service board
  • the VLAN tag is a VLAN corresponding to the slot of the service board, and the VLAN priority in the VLAN tag is set to indicate the highest priority.
  • the destination board of the VLAN tag is a physical address of the main control board, and the priority of the VLAN in the VLAN tag is set to indicate the highest priority.
  • the method further includes:
  • the present invention provides an apparatus for implementing communication between boards, including: a sending board and a receiving board, wherein the sending board and the receiving board both include a programmable logic device and a switch chip, where: the sending The programmable logic device of the board is configured to add a priority processing flag to the 4th message encapsulating the emergency information when constructing the message;
  • the switching chip of the sending board is configured to send the packet to the management channel and send the packet to the receiving board according to the priority processing flag.
  • the switch chip of the receiving board is configured to receive the packet sent by the sending board, and after receiving the packet including the priority processing flag, send the packet to the local programmable logic preferentially.
  • the programmable logic device of the receiving board is configured to, after receiving the packet, preferentially parse the packet with the emergency information according to the priority processing flag included in the packet.
  • the priority processing flag is a VLAN tag in an Ethernet frame structure.
  • the sending board is a main control board, and when the sending board has a plurality of blocks, the plurality of the sending boards are stacked on the chip, and the plurality of the sending boards are implemented by the channel formed by the chip stacking. The interaction between the information.
  • the receiving board is a main control board, and when the receiving board has a plurality of blocks, the plurality of the receiving boards are stacked on the chip, and the plurality of receiving boards are realized by the channel formed by the chip stacking.
  • the interaction between the information is a service board, and the VLAN tag is a VLAN corresponding to the slot of the service board, and the VLAN priority in the VLAN tag is set to indicate the highest priority.
  • the destination board of the VLAN tag is a physical address of the main control board, and the priority of the VLAN in the VLAN tag is set to indicate the highest priority.
  • the switch chip of the receiving board is further configured to: after receiving the packet, send the packet to another receiving board through a channel formed by the chip stacking.
  • the present invention establishes a soft HW channel between the main control board chip stack and the main control board and the service board to implement device simplification and efficiently transmit information, thereby achieving rapid protection while saving the backplane side line.
  • the fastest information transmission and protection switching are achieved between the main control board and the link between the main control board and the service board, so that the data communication capability of the entire system can be improved under a simple system architecture. Protection ability.
  • 1 is a schematic block diagram of an existing device protection scheme
  • FIG. 2 is a schematic diagram of a communication device based on a simulated HW and a chip stack according to an embodiment of the present invention
  • the backplane side has too many traces.
  • This embodiment proposes a soft HW concept. The main idea is to simulate a dedicated channel in the management channel instead of A separate channel is established on the hardware to ensure the timeliness of information transmission such as alarms and switching, which not only saves the backplane side line, but also achieves the effect of a dedicated high speed channel.
  • the implementation of the soft HW bus can be used to add emergency processing tags such as alarms, overhead, heartbeat, and switching control between boards to add priority processing flags to the package.
  • This solution does not need to increase the connection between each service board and the main control board. Instead, it uses the existing management channels such as FE and GE between the main control board and the service board to perform packets carrying emergency information.
  • Marked by hardware such as programmable logic devices to construct, send, receive, and parse tagged messages for fast processing of critical information such as alarms, overhead, heartbeat, and switching control.
  • Programmable logic devices can be used, such as Field Programmable Gate Array (FPGA).
  • the packet is marked to achieve the purpose of simulating the HW line, and emergency information such as alarm, overhead, heartbeat, and switching control between boards is realized, and the internal Ethernet management channel is used for fast transmission.
  • emergency information such as alarm, overhead, heartbeat, and switching control between boards
  • the internal Ethernet management channel is used for fast transmission.
  • VLAN virtual local area network
  • the FPGA is responsible for constructing, transmitting, receiving, and parsing the message, making full use of the superiority of the FPGA relative to the CPU in real-time control, and does not increase the CPU processing on the service board and the main control board. And the burden of parsing the message.
  • the time it takes to transmit emergency information such as alarms, overhead, heartbeat, and switching control depends mainly on the time when the FPGA constructs, sends, receives, and parses the message. These times are generally in the range of ten to several tens of microseconds, so Ignore it, so you can achieve the effect of a dedicated HW bus.
  • Chip stacking also known as chip cascading is the process of interconnecting two or more chips through a high-speed channel (sometimes requiring communication message formats or communication protocols) to simulate multiple chips into one chip.
  • the original intention of chip stacking is to increase the chip capacity and the number of interfaces, thereby expanding the function of the chip.
  • two or more chips respectively placed on different main control boards are simulated into one chip, and the main purpose is not to increase the capacity, but to implement a fast protection switching. Since different chips are placed on different boards, the chips are stacked one after another, which is equivalent to the main control board and the standby main control board being one board. Two or more of the main main control board and the standby main control board.
  • the information interaction of the chip simulates the transfer of information between the ports of a chip. In this way, on the one hand, the information synchronization is faster; on the other hand, the switching rate is faster when the switching occurs.
  • the chip stack is used between the main control boards, and the soft control is used between the main control board and the service board.
  • the main control board is equipped with a CPU, a Layer 3/Layer 2 switch chip, and an FPGA that supports marking of messages.
  • the Layer 3 switch chip can use BroadCom's BCM56XXX series chip to support HiGig.
  • the chip stack of the interface, the physical layer of the HiGig interface is the XAUI interface, and the maximum transmission rate is 10 Gbps;
  • the service board is configured with a CPU, a layer 2 switch chip, and an FPGA that supports marking of packets.
  • the method for implementing communication between boards from the main control board to the service board in the embodiment of the present invention includes the following steps:
  • Step 301 The FPGA on the main control board sequentially encapsulates the content (128 bytes) written by the CPU and sent to each service board into the Ethernet packet, and in the Ethernet packet encapsulating the emergency information. Add a VLAN corresponding to the slot of the service board. Different VLANs correspond to different slots.
  • VLAN's 4-byte padding is TPID (Tag Protocol Identifier): 0x8100 (VLAN-specific field, indicating that this message contains a VLAN); VLAN ID (VLAN ID value): (custom); V1AN Priority (VLAN priority): 1 (represents the highest priority).
  • TPID Tag Protocol Identifier
  • VLAN ID value VLAN ID value
  • V1AN Priority VLAN priority: 1 (represents the highest priority).
  • the message After adding a VLAN to the certificate, the message is identified as a Tagged Package or a Priority tagged Package. Ensure that packets are forwarded with the highest priority during Layer 2 and Layer 3 forwarding, and are parsed first after reaching the FPGA of the service board.
  • Step 302 The Ethernet packet constructed by the FPGA of the main control board is sent to the third/second layer switching chip of the main control board through the Ethernet interface, and the third/second layer switching chip of the main control board is based on IP or The MAC address is forwarded to the Ethernet management channel corresponding to each slot.
  • Step 304 After receiving the packet, the FPGA of the service board extracts the payload of the packet and saves it to the read-only register (128 bytes) for the CPU access of the board or directly inserts into the overhead of the service.
  • the FPGA on the main control board sends up to 44 148-byte packets every 3.3 ms. If the service board is not in place, there is no need to send, that is, 13200 packets are sent every second, and the maximum traffic is about 17.74M. For systems with point-to-point connections such as FE or GE on the backplane side, the remaining bandwidth is sufficient for the management channel.
  • the CPU of the main control board can also receive and modify the contents of the write-only register, but does not send out the message, but only receives the information sent by each service board.
  • the message is processed to ensure that the software and hardware states of the various protection switching control centers on each main control board are consistent.
  • the packet sending mode is similar to that of the above-mentioned main control board to the service board, including:
  • Step 1 The FPGA on the service board provides a read-only register (such as 128 bytes) and a write-only register (such as 128 bytes) to the CPU of the service board through the Local BUS or PCIE interface, which is equivalent to a 128-byte traditional bidirectional HW line.
  • a read-only register such as 128 bytes
  • a write-only register such as 128 bytes
  • Step 2 The FPGA on the service board encapsulates the contents of the CPU write or other hardware insertion into the Ethernet interface, and adds the VLAN;
  • the destination MAC (physical address) of the VLAN, the source MAC address is 6 bytes, the VLAN tag is 4 bytes, the CRC check is 4 bytes, and a total of 20 bytes is added.
  • the destination MAC is the MAC address of the main control board, VLAN.
  • the priority is set to indicate the highest priority.
  • Step 3 The FPGA on the service board adds a VLAN packet to the Layer 3/Layer switch chip of the active main control board through the Layer 2 switch chip.
  • Step 4 The third/second layer switch chip of the main control board is learned according to the VLAN as the inter-board HW line.
  • the packet is forwarded to the port where the FPGA of the board is located (also the GE port) and sent to the GE port between the standby main control boards.
  • Step 5 After receiving the packet, the Layer 3/Layer switch chip of the standby NCP forwards the packet to the GE port where the FPGA on the standby main control board is located.
  • Step 6 After receiving the packet, the FPGA of the active main control board and the standby main control board obtains the service board from which the packet is received according to the source MAC address, and takes the payload of the packet and stores it in the read-only register corresponding to the corresponding service board. Medium (128 bytes) for CPU access of this main control board.
  • synchronization information is required between the active main control board and the standby main control board. Since the chip stack is used, this information synchronization becomes information transmission inside the chip, and the efficiency is high. At the same time, the data of a port on the main control board can be quickly forwarded to a port on the standby main control board, so that the application of the main control board and the standby main control board are more flexible.
  • the FPGA also needs to recognize its changes and generate interrupt signals in time. Notify the CPU of this main control board.
  • the sending period of the message is set to 3.3ms, that is, 300 messages are sent every second, and the length of the message is 148 bytes, and the occupied bandwidth is 0.4M, which occupies each service board.
  • About 0.4% of the 100M Ethernet communication bus, for the 1GE port connected to the FPGA on the main control board, the maximum traffic sent by 44 service boards is about 0.4*44 17.6M.
  • the invention establishes a soft HW channel between the main control board chip stack and the main control board and the service board, so that the device is streamlined and the information is transmitted efficiently, and the backplane side line can be saved while achieving the purpose of fast protection switching.
  • the fastest information transmission and protection switching between the main control board and the link between the main control board and the service board can improve the data communication capability and protection capability of the entire system under a simple system architecture. Very strong industrial applicability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

一种实现单板间通讯的方法及装置
技术领域
本发明涉及单板间的通讯技术， 尤其涉及一种实现单板间通讯的方法及 装置。
背景技术
通讯设备中， 一般釆取主控板（NCP )加业务板的架构， 时钟板通常与 主控板合为一体， 业务板包含交叉（交换）板、 接口板、 线路板和支路板等。 在主控板和业务板之间有一个或多个通道， 主控板负责对各个业务板的管理 和监控。 业务板需要定时或不定时地上报各种状态信息， 如告警、 开销和心 跳等信息。 保护倒换控制中心一般设置在主控板上， 主控板根据业务板反馈 的告警和心跳等信息， 经过处理后下发倒换控制信息。 这就要求相应的告警、 开销、 心跳和倒换控制等信息能快速地在主控板与各个业务板之间传递， 以 保证主控板迅速得到紧急告警并做出决策， 如通知业务板进行数据通道切换 或单板倒换等。 由于主控板的地位和作用非常重要， 所以系统中一般设置两 块或两块以上主控板， 釆取 1+1、 1 : 1、 1+N或 1:N等保护方式进行工作。
如图 1所示， 目前， 主控板和业务板之间的快速告警通道的实现方法包 含以下两种：
( 1 )釆用专用的高速通道（HW ) 总线通道， HW总线通道只传递告警 倒换等对时延要求较高的信息， 对于管理信息， 如用于程序下载、 系统管理 和监控等的信息， 通常釆用另外的管理通道， 如传统的高级数据连接控制通 道（HDLC ) 的 S 口通道或者以太网通道等。 这种做法的优点是专门的通道 可以提供足够的带宽， 保证信息的快速传递， 缺点是背板侧走线过多， 对于 互联复杂的大系统， 走线过多导致背板层数增多， 成本增加， 或者不具备生 产能力。
( 2 )鉴于背板信号数量的限制， 也可以不另辟专门的 HW总线通道， 而 是釆用管理通道来完成告警和倒换信息的传递。 这种做法虽然节省了背板侧 线路的数量， 但由于共用通道带宽受限， 很难保证告警及倒换等紧急信息的 快速传递。
另外， 多个主控板之间， 如何保证信息的快速同步， 快速实现保护倒换， 倒换后如何保证通讯中断的时间尽量短等也是需要面对的问题， 传统的做法 是釆用主用主控板和备用主控板之间预留一条数据同步通道， 如 HDLC通道 或以太网 FE (百兆以太网） 、 GE (千兆以太网） 、 10GE (万兆以太网）通 道等， 用于主用主控板和备用主控板之间的数据同步和交互； 同时主用主控 板和备用主控板之间留有一些硬件互联线， 如 host (主用）和 ready (准备好 ) 线等， 来传递主用主控板和备用主控板的状态及进行倒换控制。 这种做法的 缺点是： 主用主控板和备用主控板间进行主备状态决策及互通信息的及时性 难以保证， 尤其是在主备倒换发生的时刻或者更为严重的主备倒换频繁发生 的时刻， 经常会导致管理通道暂时性或长时间断链。
发明内容
本发明要解决的技术问题是提供一种实现单板间通讯的方法及装置， 在 不增加走线的情况下， 实现主备用主控板与业务板之间的高效快速的信息传 递。
为解决上述技术问题， 本发明提供了一种实现单板间通讯的方法， 包括： 发送单板在构造报文时，在封装有紧急信息的报文中添加优先处理标记， 并根据该标记将报文优先发送到管理通道中传递给接收单板；
接收单板接收到报文后， 根据优先处理标记优先对封装有紧急信息的报 文进行解析。
其中， 该方法还包括：
发送单板或接收单板为多块主控板的其中之一时， 对该多块主控板进行 芯片聚合， 通过芯片聚合后形成的通道实现多块主控板之间的信息交互。
其中， 优先处理标记为以太网帧结构中的 VLAN (虚拟局域网）标签。 其中， 发送单板为主控板， 接收单板为接收报文的业务板时， VLAN标 签标识与业务板的槽位对应的 VLAN, VLAN标签中的 VLAN优先级设置为 表示最高优先级。
其中， 发送单板为业务板， 接收单板为接收报文的主控板时， VLAN标 签的目的物理地址为接收艮文的主控板的物理地址， VLAN标签中的 VLAN 优先级设置为表示最高优先级。
其中， 该方法还包括：
接收报文的主控板接收到报文后， 将该报文通过芯片聚合后形成的通道 发送给多块主控板中的其他主控板。
本发明还提供了一种实现单板间通讯的装置， 包括： 发送单板和接收单 板， 发送单板和接收单板均包括可编程逻辑器件和交换芯片， 其中：
发送单板的可编程逻辑器件， 用于在构造报文时， 在封装有紧急信息的 才艮文中添加优先处理标记；
发送单板的交换芯片， 用于根据优先处理标记将报文优先发送到管理通 道中传递给接收单板；
接收单板的交换芯片， 用于接收发送单板发送的报文， 在接收到包含优 先处理标记的报文后， 优先将该报文发送给本地的可编程逻辑器件；
接收单板的可编程逻辑器件， 用于在接收到报文后， 根据报文中包含的 优先处理标记优先对封装有紧急信息的 文进行解析。
其中， 发送单板或接收单板为多块主控板的其中之一时， 多块主控板釆 用芯片聚合， 通过芯片聚合后形成的通道实现多块主控板之间的信息交互。
其中， 优先处理标记为以太网帧结构中的 VLAN (虚拟局域网）标签。 其中， 发送单板为业务板， 接收单板为多块主控板的其中之一时， 主控 板的交换芯片， 还用于在接收到包含优先处理标记的报文后， 将该报文通过 芯片聚合后形成的通道发送给多块主控板中的其他主控板。
本发明提供了一种实现单板间通讯的方法， 包括：
发送单板在构造报文时，在封装有紧急信息的报文中添加优先处理标记， 并根据所述优先处理标记将所述报文优先发送到管理通道中传递给接收单 板； 所述接收单板接收到所述报文后， 根据所述优先处理标记优先对所述封 装有紧急信息的 文进行解析。
其中， 所述优先处理标记为以太网帧结构中的虚拟局域网 VLAN标签。 其中， 所述发送单板为主控板， 且所述发送单板有多块时， 对多块所述 发送单板进行芯片堆叠， 通过芯片堆叠后形成的通道实现多块所述发送单板 之间的信息交互。 其中， 所述接收单板为主控板， 且所述接收单板有多块时， 对多块所述 接收单板进行芯片堆叠， 通过芯片堆叠后形成的通道实现多块所述接收单板 之间的信息交互。 其中， 所述接收单板为业务板， 所述 VLAN标签为与所述业务板的槽位 对应的 VLAN, 所述 VLAN标签中的 VLAN优先级设置为表示最高优先级。 其中， 所述发送单板为业务板， 所述 VLAN标签的目的物理地址为所述 主控板的物理地址，所述 VLAN标签中的 VLAN优先级设置为表示最高优先 级。 其中， 该方法还包括：
所述接收单板接收到所述报文后， 将所述报文通过芯片堆叠后形成的通 道发送给其他接收单板。 本发明提供了一种实现单板间通讯的装置， 包括： 发送单板和接收单板， 所述发送单板和所述接收单板均包括可编程逻辑器件和交换芯片， 其中： 所述发送单板的可编程逻辑器件设置成在构造报文时， 在封装有紧急信 息的 4艮文中添加优先处理标记；
所述发送单板的交换芯片设置成根据所述优先处理标记将所述报文优先 发送到管理通道中传递给所述接收单板；
所述接收单板的交换芯片设置成接收所述发送单板发送的报文， 在接收 到包含所述优先处理标记的报文后， 优先将所述报文发送给本地的可编程逻 所述接收单板的可编程逻辑器件设置成在接收到报文后， 根据报文中包 含的所述优先处理标记优先对所述封装有紧急信息的报文进行解析。 其中， 所述优先处理标记为以太网帧结构中的 VLAN标签。 其中， 所述发送单板为主控板， 且所述发送单板有多块时， 对多块所述 发送单板进行芯片堆叠， 通过芯片堆叠后形成的通道实现多块所述发送单板 之间的信息交互。
其中： 所述接收单板为主控板， 且所述接收单板有多块时， 对多块所述 接收单板进行芯片堆叠， 通过芯片堆叠后形成的通道实现多块所述接收单板 之间的信息交互。 其中， 所述接收单板为业务板， 所述 VLAN标签为与所述业务板的槽位 对应的 VLAN, 所述 VLAN标签中的 VLAN优先级设置为表示最高优先级。 其中， 所述发送单板为业务板， 所述 VLAN标签的目的物理地址为所述 主控板的物理地址，所述 VLAN标签中的 VLAN优先级设置为表示最高优先 级。
其中， 所述接收单板的交换芯片还设置成在接收到所述报文后， 将所述 报文通过芯片堆叠后形成的通道发送给其他接收单板。
综上所述， 本发明通过主控板芯片堆叠以及主控板与业务板之间建立软 HW通道， 实现设备精简， 并高效地传输信息， 可以在节省背板侧线路的同 时， 达到快速保护倒换的目的， 在主控板之间和主控板与业务板之间的链路 上都达到最快的信息传递和保护倒换， 从而可以在简洁的系统架构下提升整 个系统的数据通讯能力和保护能力。 附图概述
图 1为现有的设备保护方案的示意框图；
图 2为本发明实施方式的基于仿真 HW和芯片堆叠的通讯设备的示意图; 本发明的较佳实施方式
鉴于专用 HW 总线通道对于背板槽位过多的情况会造成背板侧走线过 多， 本实施方式提出一种软 HW的概念， 主要思想是在管理通道中模拟出一 个专用通道， 而不是硬件上单独建立一个通道来保证告警和倒换等信息传递 的及时性， 既节省了背板侧线路， 又达到了专用高速通道的效果。
软 HW总线的实现方式， 可釆用例如在封装紧急信息的>¾文中添加优先 处理标记， 来实现板间快速传递告警、 开销、 心跳和倒换控制等紧急信息。 这种方案不需要增加各业务板到主控板之间的连线， 而是利用主控板与业务 板之间现有的管理通道如 FE、 GE等， 通过对携带紧急信息的报文进行标记， 由硬件如可编程逻辑器件来构造、 发送、 接收和解析带标记的报文， 实现快 速处理告警、 开销、 心跳和倒换控制等紧急信息。 可编程逻辑器件可以釆用 如现场可编程门阵列 （ Field Programmable Gate Array, FPGA )等。
本实施方式通过对报文进行标记达到仿真 HW线的目的，实现板间告警、 开销、 心跳和倒换控制等紧急信息， 通过内部以太网管理通道进行快速传递。 例如， 可以在携带紧急信息的报文中添加虚拟局域网 （VLAN )标签， 通过 添加 VLAN实现告警、 开销、 心跳和倒换控制等信息在板间的快速传递。
对报文进行标记实现仿真 HW线， 是由 FPGA负责构造、 发送、 接收和 解析报文， 充分利用 FPGA相对于 CPU在实时控制方面的优越性， 并没有加 重业务板和主控板上 CPU处理和解析报文的负担。 告警、 开销、 心跳和倒换 控制等紧急信息的传递花费的时间， 主要取决于 FPGA构造、 发送、 接收和 解析报文的时间， 这些时间一般在十几到几十微秒的范围内， 因此可以忽略 不计， 所以可以达到专用 HW总线的效果。
芯片堆叠 （也称芯片级联）是将两颗或两颗以上芯片通过高速通道互联 (有时需要通讯报文格式或通讯协议的配合） ， 实现将多颗芯片模拟成一颗 芯片的效果。
芯片堆叠产生的初衷是为了增大芯片容量和接口数量， 从而拓展芯片的 功能。 在本实施方式中， 将分别放置于不同主控板上的两颗或两颗以上的芯 片， 模拟成一颗芯片， 主要目的并不是增大容量， 而是实现快速的保护倒换。 由于不同的芯片放置在不同单板上， 芯片堆叠成一颗后就相当于主用主控板 和备用主控板是一块单板， 主用主控板和备用主控板上两颗或多颗芯片的信 息交互模拟成了一颗芯片的各个端口之间的信息传递。 这样， 一方面在信息 同步方面速度更快； 另一方面在倒换发生时的切换速率也会更快。
本实施方式中主控板之间釆用芯片堆叠， 主控板和业务板之间釆用软
HW,从而建立起一条完整闭合的数据传递通道。整个通道中的每一部分都能 保证最高的效率， 且整个系统简单， 易于实现。
下面结合附图对本发明的实施方式进行详细说明。
如图 2所示， 主控板上配置有 CPU、 三层 /二层交换芯片和支持对报文进 行标记的 FPGA,其中，三层交换芯片可以釆用 BroadCom公司的 BCM56XXX 系列芯片， 支持通过 HiGig接口的芯片堆叠， HiGig接口的物理层是 XAUI 接口， 最大 lOGbps的传输速率； 业务板上配置有 CPU、 二层交换芯片和支 持对报文进行标记的 FPGA。
如图 3所示， 本发明的实施方式从主控板到业务板方向上， 实现单板间 通讯的方法， 包括以下步骤：
步骤 301 , 主用主控板上的 FPGA依次将由 CPU写入的发送给各个业务 板的内容（128 个字节） ， 封装到以太网报文中， 并在封装紧急信息的以太 网报文中添加与业务板槽位对应的 VLAN , 其中， 不同的 VLAN对应不同的 槽位；
例如， VLAN的 4字节的填充方式为， TPID (标记协议标识符 )： 0x8100 ( VLAN专用字段， 标示此报文含有 VLAN )； VLAN ID ( VLAN的 ID值）： (自定义） ； V1AN Priority ( VLAN的优先级） ： 1 (表示最高优先级） 。
对才艮文添加 VLAN后， ^艮文被标识成一种 Tagged Package (加封装的包） 或者 Priority tagged Package (有优先级的加封装包） 。 保证报文在二三层转 发过程中以最高优先级转发， 并在到达业务板的 FPGA后优先解析处理。
步骤 302 , 主用主控板的 FPGA将构造的以太网报文， 通过以太网口发 给主用主控板的三 /二层交换芯片， 主用主控板的三 /二层交换芯片根据 IP或 MAC地址将各个 转发到各个槽位对应的以太网管理通道上； 步骤 303 , 业务板上的二层交换芯片收到主用主控板发送的报文后， 根 据 VIAN Priority得知是板间 HW总线的 4艮文， 将此 4艮文转发给本板的 FPGA 所在的端口；
步骤 304, 业务板的 FPGA收到报文后， 取出报文净荷， 保存到只读寄 存器中 （128字节） ， 供本板的 CPU访问或者直接插到业务的开销中发送出 去。
主用主控板上的 FPGA每 3.3ms最多发送 44个 148字节的报文， 如果业 务板不在位，则无需发送，即每秒发 13200个报文，流量最大是 17.74M左右。 对于背板侧使用 FE或 GE等点对点连接的系统来说，剩余的带宽用于管理通 道已足够。
另外，备用主控板的 FPGA处于备用状态时，也可以接收本主控板的 CPU 写入和修改只写寄存器的内容， 但并不向外发报文， 而只接收各业务板发过 来的报文； 这样处理是为了保证各主控板上的各类保护倒换控制中心的软、 硬件状态是一致的。
业务板到主控板的方向上， 报文的发送方式与上述主控板到业务板的工 作方式类似， 包括：
步骤一，业务板上的 FPGA通过 Local BUS或 PCIE接口向业务板的 CPU 提供只读寄存器（如 128字节）和只写寄存器（如 128字节） ， 相当于 128 字节的传统双向 HW线提供给 CPU的接口；
步骤二， 业务板上的 FPGA将 CPU写入或其它硬件插入的内容， 封装到 以太网 4艮文中， 并添加 VLAN;
其中， VLAN的目的 MAC (物理地址 ) 、 源 MAC各 6字节， VLAN标 签 4字节， CRC校验 4字节， 共增加 20字节， 目的 MAC为主用主控板的 MAC地址， VLAN优先级设置为表示最高优先级。
步骤三， 业务板上的 FPGA将添加 VLAN的报文， 通过二层交换芯片发 送给主用主控板的三 /二层交换芯片；
步骤四，主用主控板的三 /二层交换芯片根据 VLAN得知是板间 HW线的 报文， 将此报文转发给本板的 FPGA所在的端口 （也为 GE端口） ， 并且发 给备用主控板间的 GE口；
步骤五， 备用 NCP 的三 /二层交换芯片接收到报文后， 将该报文转发给 备用主控板上的 FPGA所在的 GE端口；
步骤六， 主用主控板和备用主控板的 FPGA收到报文后， 根据源 MAC 地址获知报文来自的业务板， 将报文净荷取出， 存到相应业务板对应的只读 寄存器中 （128字节） ， 供本主控板的 CPU访问。
同时， 主用主控板和备用主控板之间需要同步信息， 由于使用芯片堆叠， 所以这种信息同步变成了芯片内部的信息传递， 效率会 高。 同时， 也可以 方便的实现主用主控板某一端口的数据快速转发到备用主控板的某一端口， 从而使主用主控板和备用主控板的应用更加灵活。
对于部分内容如 K1 (自动保护倒换控制信令 1 ) 、 K2 (自动保护倒换控 制信令 2 ) 、 SF (信号丟失）和 SD (信号劣化）等， FPGA还需要识别其变 化， 及时产生中断信号通知本主控板的 CPU。 主控板上需要为每个业务板和 业务接口板槽位提供 128字节的只读寄存器， 16个业务板槽位， 28个业务接 口板槽位， 共需要 128*44=5632字节的只读寄存器。
为保证传递信息的实时性， 报文的发送周期定为 3.3ms, 即每秒发送 300 个才艮文， 才艮文长度为 148字节， 占用带宽为 0.4M, 对每块业务板占其 100M 以太网通讯总线的 0.4%左右，对主控板上的 FPGA所连的 1GE端口来说， 44 个业务板最多发送的流量是 0.4*44=17.6M左右。 主用和备用主控板的 FPGA 通过 CPU并行接口给本主控板的 CPU提供 128*44=5632个字节的只写寄存 器， 用于发送 HW线信息给各业务板。
总之， 通过本实施方式的方法和装置， 可以在通讯系统上建立起一种简 洁、 高效而健壮的通讯和保护机制。
本领域普通技术人员可以理解： 上述方法中的全部或部分步骤可通过程 序来指令相关硬件完成， 程序可以存储于计算机可读存储介质中， 如只读存 储器、 磁盘或光盘等。 可选地， 上述实施例的全部或部分步骤也可以使用一 个或多个集成电路来实现。 相应地， 上述实施例中的各模块可以釆用硬件的 形式实现， 也可以釆用软件功能模块的形式实现。 本发明不限制于任何特定 形式的硬件和软件的结合。
当然， 本发明还可有多种实施方式， 在不背离本发明精神及其实质的情 凡在本发明的精神和原则之内所作的任何修改、 等同替换、 改进， 均应包含 在本发明的保护范围之内。
工业实用性
本发明通过主控板芯片堆叠以及主控板与业务板之间建立软 HW通道， 实现设备精简， 并高效地传输信息， 可以在节省背板侧线路的同时， 达到快 速保护倒换的目的， 在主控板之间和主控板与业务板之间的链路上都达到最 快的信息传递和保护倒换， 从而可以在简洁的系统架构下提升整个系统的数 据通讯能力和保护能力， 因此具有很强的工业实用性。

Claims

权 利 要 求 书
1、 一种实现单板间通讯的方法， 包括：
发送单板在构造报文时，在封装有紧急信息的报文中添加优先处理标记， 并根据所述优先处理标记将所述报文优先发送到管理通道中传递给接收单 板；
所述接收单板接收到所述报文后， 根据所述优先处理标记优先对所述封 装有紧急信息的 文进行解析。
2、 如权利要求 1所述的方法， 其中， 所述优先处理标记为以太网帧结构 中的虚拟局域网 VLAN标签。
3、 如权利要求 2所述的方法， 其中， 所述发送单板为主控板， 且所述发 送单板有多块时， 对多块所述发送单板进行芯片堆叠， 通过芯片堆叠后形成 的通道实现多块所述发送单板之间的信息交互。
4、 如权利要求 2所述的方法， 其中， 所述接收单板为主控板， 且所述接 收单板有多块时， 对多块所述接收单板进行芯片堆叠， 通过芯片堆叠后形成 的通道实现多块所述接收单板之间的信息交互。
5、如权利要求 3所述的方法，其中，所述接收单板为业务板，所述 VLAN 标签为与所述业务板的槽位对应的 VLAN,所述 VLAN标签中的 VLAN优先 级设置为表示最高优先级。
6、如权利要求 4所述的方法，其中，所述发送单板为业务板，所述 VLAN 标签的目的物理地址为所述主控板的物理地址， 所述 VLAN标签中的 VLAN 优先级设置为表示最高优先级。
7、 如权利要求 6所述的方法， 该方法还包括：
所述接收单板接收到所述报文后， 将所述报文通过芯片堆叠后形成的通 道发送给其他接收单板。
8、 一种实现单板间通讯的装置， 包括： 发送单板和接收单板， 所述发送 单板和所述接收单板均包括可编程逻辑器件和交换芯片， 其中： 所述发送单板的可编程逻辑器件设置成在构造报文时， 在封装有紧急信 息的 4艮文中添加优先处理标记；
所述发送单板的交换芯片设置成根据所述优先处理标记将所述报文优先 发送到管理通道中传递给所述接收单板；
所述接收单板的交换芯片设置成接收所述发送单板发送的报文， 在接收 到包含所述优先处理标记的报文后， 优先将所述报文发送给本地的可编程逻 辑器件；
所述接收单板的可编程逻辑器件设置成在接收到报文后， 根据报文中包 含的所述优先处理标记优先对所述封装有紧急信息的报文进行解析。
9、 如权利要求 8所述的装置， 其中， 所述优先处理标记为以太网帧结构 中的虚拟局域网 VLAN标签。
10、 如权利要求 9所述的装置， 其中：
所述发送单板为主控板， 且所述发送单板有多块时， 对多块所述发送单 板进行芯片堆叠， 通过芯片堆叠后形成的通道实现多块所述发送单板之间的 信息交互。
11、 如权利要求 9所述的装置， 其中： 所述接收单板为主控板， 且所述 接收单板有多块时， 对多块所述接收单板进行芯片堆叠， 通过芯片堆叠后形 成的通道实现多块所述接收单板之间的信息交互。
12、 如权利要求 10 所述的装置， 其中， 所述接收单板为业务板， 所述 VLAN标签为与所述业务板的槽位对应的 VLAN,所述 VLAN标签中的 VLAN 优先级设置为表示最高优先级。
13、 如权利要求 11 所述的装置， 其中， 所述发送单板为业务板， 所述 VLAN标签的目的物理地址为所述主控板的物理地址， 所述 VLAN标签中的 VLAN优先级设置为表示最高优先级。
14、 如权利要求 13所述的装置， 其中： 所述接收单板的交换芯片还设置 成在接收到所述报文后， 将所述报文通过芯片堆叠后形成的通道发送给其他 接收单板。
PCT/CN2011/072933 2010-11-18 2011-04-18 一种实现单板间通讯的方法及装置 WO2012065404A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010548897.3A CN101986594B (zh) 2010-11-18 2010-11-18 一种实现单板间通讯的方法及装置
CN201010548897.3 2010-11-18

Publications (1)

Publication Number Publication Date
WO2012065404A1 true WO2012065404A1 (zh) 2012-05-24

Family

ID=43710900

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/072933 WO2012065404A1 (zh) 2010-11-18 2011-04-18 一种实现单板间通讯的方法及装置

Country Status (2)

Country Link
CN (1) CN101986594B (zh)
WO (1) WO2012065404A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109688069A (zh) * 2018-12-29 2019-04-26 杭州迪普科技股份有限公司 一种处理网络流量的方法、装置、设备及存储介质
CN111953498A (zh) * 2020-07-31 2020-11-17 新华三技术有限公司 一种信号传输方法及装置
CN113630318A (zh) * 2020-05-06 2021-11-09 华为技术有限公司 报文传输的方法和框式通信设备
CN114520801A (zh) * 2022-01-19 2022-05-20 深圳市联洲国际技术有限公司 一种机框式网络设备的通信方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986594B (zh) * 2010-11-18 2015-06-03 中兴通讯股份有限公司 一种实现单板间通讯的方法及装置
CN102231710B (zh) * 2011-07-06 2017-12-19 甘肃甲骨文信息技术有限公司 网络设备中单板间进行报文交互的方法及网络设备
CN102387047B (zh) * 2011-10-21 2018-04-27 中兴通讯股份有限公司 传输设备的监控系统及相应的配置方法和数据传输方法
CN102821055B (zh) * 2012-09-07 2014-12-31 北京傲天动联技术股份有限公司 板间通信的方法
CN103076991B (zh) * 2012-12-26 2016-02-10 创新科存储技术（深圳）有限公司 一种主机和存储阵列的通信方法
CN103581063A (zh) * 2013-10-15 2014-02-12 瑞斯康达科技发展股份有限公司 业务盘、主控盘、及其通信方法、接入设备、机架式系统
CN105577405A (zh) * 2014-10-15 2016-05-11 武汉中兴软件有限责任公司 降低potn系统集中式保护倒换时间的方法、装置及系统
CN104506454B (zh) * 2014-12-12 2018-01-19 国家电网公司 一种分布式epon通信设备中多板卡cpu报文处理优化方法
CN104811381B (zh) * 2015-04-30 2018-03-27 瑞斯康达科技发展股份有限公司 一种分布式环境下基于标签的数据传输方法及设备
CN106130721B (zh) * 2016-08-14 2019-08-23 北京数盾信息科技有限公司 一种高速网络存贮加密机
CN108234308B (zh) * 2016-12-14 2022-04-01 迈普通信技术股份有限公司 一种分布式设备内部通信系统及方法
CN107018093B (zh) * 2017-04-12 2020-04-07 深圳市风云实业有限公司 一种分布式设备中的板间通信装置与方法
CN108712293B (zh) * 2018-05-30 2021-12-07 新华三技术有限公司 单板管理方法及网络设备
CN110417687B (zh) * 2019-07-23 2021-07-23 杭州迪普信息技术有限公司 一种报文发送与接收方法及装置
CN113542141A (zh) * 2020-04-13 2021-10-22 烽火通信科技股份有限公司 一种基于框式设备堆叠系统的设备间同步方法及系统
CN111478863B (zh) * 2020-04-14 2022-02-11 深圳市风云实业有限公司 一种交换机系统及其网口时间同步方法
CN112272387B (zh) * 2020-09-22 2022-03-11 国电南瑞科技股份有限公司 基于5g的低调度时延与高速接入方法、模组、终端及电力二次设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282238A (zh) * 2008-04-24 2008-10-08 中兴通讯股份有限公司 一种通信设备内部单板自动发现的方法
CN100530996C (zh) * 2004-08-06 2009-08-19 华为技术有限公司 通信设备中实现单板主备倒换的系统及方法
CN101605131A (zh) * 2009-07-17 2009-12-16 杭州华三通信技术有限公司 堆叠系统中的拓扑路径更新方法和堆叠系统及其堆叠设备
CN101986594A (zh) * 2010-11-18 2011-03-16 中兴通讯股份有限公司 一种实现单板间通讯的方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100571249C (zh) * 2006-02-27 2009-12-16 中兴通讯股份有限公司 一种实时确定传输的以太网通讯方法
CN101222453B (zh) * 2008-01-22 2014-07-02 中兴通讯股份有限公司 一种家庭网关策略控制方法及系统
CN101505234B (zh) * 2009-03-17 2012-01-11 中兴通讯股份有限公司 一种板间通信的系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530996C (zh) * 2004-08-06 2009-08-19 华为技术有限公司 通信设备中实现单板主备倒换的系统及方法
CN101282238A (zh) * 2008-04-24 2008-10-08 中兴通讯股份有限公司 一种通信设备内部单板自动发现的方法
CN101605131A (zh) * 2009-07-17 2009-12-16 杭州华三通信技术有限公司 堆叠系统中的拓扑路径更新方法和堆叠系统及其堆叠设备
CN101986594A (zh) * 2010-11-18 2011-03-16 中兴通讯股份有限公司 一种实现单板间通讯的方法及装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109688069A (zh) * 2018-12-29 2019-04-26 杭州迪普科技股份有限公司 一种处理网络流量的方法、装置、设备及存储介质
CN113630318A (zh) * 2020-05-06 2021-11-09 华为技术有限公司 报文传输的方法和框式通信设备
CN111953498A (zh) * 2020-07-31 2020-11-17 新华三技术有限公司 一种信号传输方法及装置
CN111953498B (zh) * 2020-07-31 2022-07-12 新华三技术有限公司 一种信号传输方法及装置
CN114520801A (zh) * 2022-01-19 2022-05-20 深圳市联洲国际技术有限公司 一种机框式网络设备的通信方法

Also Published As

Publication number Publication date
CN101986594A (zh) 2011-03-16
CN101986594B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
WO2012065404A1 (zh) 一种实现单板间通讯的方法及装置
US10387348B2 (en) PCI express tunneling over a multi-protocol I/O interconnect
US9438536B2 (en) 50 Gb/s Ethernet using serializer/deserializer lanes
JP5943221B2 (ja) ネットワークデバイスおよび情報送信方法
US7701957B1 (en) Method and apparatus for switching, merging, and demerging data between data communication locations
US6862293B2 (en) Method and apparatus for providing optimized high speed link utilization
CA2459286C (en) Method for supporting sdh/sonet aps on ethernet
CN101277195B (zh) 一种交换网通信系统、实现方法及交换装置
TWI251540B (en) System, method and device for autonegotiation
CN101277196B (zh) 一种基于pcie交换网的通信系统、通信方法及线卡板
CN104104616B (zh) 数据调度和交换的方法、装置及系统
US9772968B2 (en) Network interface sharing
ES2340954T3 (es) Motor multi-protocolo para procesamiento de corriente de bits reconfigurable en redes de alta velocidad.
WO2012000374A1 (zh) 接口业务集中处理方法和系统
TWI411264B (zh) 非阻塞式網路系統及其封包仲裁方法
WO2010025628A1 (zh) 一种物理层数据传输的方法、装置及系统
CN104601490B (zh) 网络设备的流控方法和流控装置以及网络设备
CN112073319B (zh) 一种路径切换方法及系统
WO2013004115A1 (zh) 网络设备中单板间进行报文交互的方法及网络设备
US11362958B2 (en) Device and method for transferring identification and/or data flow control information between devices
JP4668675B2 (ja) 選択的フロー制御システム
WO2018196833A1 (zh) 报文发送方法和报文接收方法及装置
CN116489113B (zh) 交换机芯片的端口拓展方法和系统、交换机
CN116112453A (zh) 以太网交换机及数据传输方法
KR20030056300A (ko) 고속 라우터 시스템의 비동기 전달모드 접속장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11841834

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11841834

Country of ref document: EP

Kind code of ref document: A1