WO2012062087A1 - Soc芯片的boot启动装置和soc芯片 - Google Patents

Soc芯片的boot启动装置和soc芯片 Download PDF

Info

Publication number
WO2012062087A1
WO2012062087A1 PCT/CN2011/073251 CN2011073251W WO2012062087A1 WO 2012062087 A1 WO2012062087 A1 WO 2012062087A1 CN 2011073251 W CN2011073251 W CN 2011073251W WO 2012062087 A1 WO2012062087 A1 WO 2012062087A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
memory
interface module
bus interface
dma
Prior art date
Application number
PCT/CN2011/073251
Other languages
English (en)
French (fr)
Inventor
蒋建平
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to EP11839380.0A priority Critical patent/EP2639703B1/en
Priority to RU2013123648/08A priority patent/RU2554569C2/ru
Priority to BR112013011317-0A priority patent/BR112013011317A2/pt
Publication of WO2012062087A1 publication Critical patent/WO2012062087A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Definitions

  • the present invention relates to the field of wireless communication technologies, and in particular, to a boot (BOOT) boot device and a SoC chip of a System-on-Chip (SoC) chip.
  • BOOT boot
  • SoC System-on-Chip
  • the SoC chip generally includes a processor, and its working principle is different from the ASIC (Application Specific Integrated Circuit) chip.
  • the SoC chip requires software support during its operation.
  • the software is compiled into a bit file by the compiler and downloaded to a storage device external to the SoC chip.
  • the memory device is generally a flash memory chip.
  • the SoC chip is connected to the flash memory chip through the interface. After power-on, the bit file in the flash chip is automatically transferred to the processor's memory, which is the internal storage space of the processor or the flash memory. This process is released in the processor reset. It was previously implemented automatically by the startup module.
  • the startup module transfers the data from the external storage device to the SoC chip memory and has a large impact on the performance of the SoC chip and system.
  • the existing SoC chip startup implementation device mainly includes the following two modes: First, the bus interface parameter is solidified, the transmission length of the device is not configurable, the transmission address is not configurable, and the use is inflexible in different processor environments; second, BOOT The device has no direct memory access (DMA) interface, and the BOOT device has low transmission efficiency and the transmission address is not configurable, and is inflexible in different processor environments.
  • DMA direct memory access
  • the main object of the present invention is to provide a BOOT starting device and a SoC chip of a SoC chip, which are intended to improve the startup efficiency of the SoC chip and improve the performance of the SoC chip.
  • the present invention provides a BOOT boot device for a SOC chip, the boot device comprising: a memory interface module, a DMA bus interface module, a BOOT processing module, and a parameter configuration module;
  • a memory interface module having a memory bus interface for connecting to an external memory
  • the DMA bus interface module has a DMA bus interface for carrying data in the external memory to a storage space corresponding to the target address;
  • a BOOT processing module respectively connected to the memory interface module and the DMA bus interface module, configured to send a data read/write command to the external memory through the memory interface module, and convert the data transferred by the external memory into the interface with the DMA bus Module adapted data;
  • a parameter configuration module configured to configure parameters of the DMA bus interface module, the memory interface module, and the BOOT processing module.
  • the parameter configuration module includes: a bus interface configuration module and a DMA configuration module; wherein
  • a bus interface configuration module configured to configure parameters of the memory interface module and the DMA bus interface module, where the parameters include a data bus bit width, an address bus bit width parameter, a burst transmission type, and a burst transmission length;
  • a DMA configuration module configured to configure parameters of the DMA bus interface module, where the parameters include a transmission destination address and a data transmission length;
  • An operation command parameter configuration module is configured to configure an operation command to send a data read/write command to an external memory.
  • the bus interface configuration module is further configured to configure the burst transmission type to be an 8-bit mode, a 16-bit mode, a 32-bit mode, or a 64-bit mode.
  • the bus interface configuration module is further configured to configure the burst transmission length to be 1 to 16 bits.
  • the DMA bus interface module comprises: AMBA2.0, AMBA3.0 or OCP interface MASTER bus.
  • the present invention provides a SoC chip, the SoC chip is provided with a BOOT starting device, and the BOOT starting device comprises: a memory interface module, a DMA bus interface module, a BOOT processing module and a parameter configuration module;
  • a memory interface module having a memory bus interface for connecting to an external memory
  • a DMA bus interface module having a DMA bus interface for carrying data in the external memory to a storage space corresponding to the target address
  • a BOOT processing module respectively connected to the memory interface module and the DMA bus interface module, configured to send a data read/write command to the external memory through the memory interface module, and convert the data transferred by the external memory into the interface with the DMA bus Module adapted data;
  • a parameter configuration module for configuring the DMA bus interface module, the memory interface module, and
  • the parameters of the BOOT processing module are the parameters of the BOOT processing module.
  • the SoC chip further comprises an activation device of any of the above.
  • the BOOT starting device or the SoC chip of the SoC chip provided by the present invention is set by
  • the DMA bus interface and parameter configuration module can improve the BOOT startup efficiency and the system performance of the system where the SoC chip is located.
  • FIG. 1 is a schematic structural view of a BOOT starting device of a SOC chip according to an embodiment of the present invention
  • FIG. 2 is a schematic structural diagram of a BOOT starting device of a SOC chip according to an embodiment of the present invention. detailed description
  • the boot device includes: a memory interface module 10, a DMA bus interface module 20, a BOOT processing module 30, and a parameter configuration module 40, wherein
  • the memory interface module 10 is provided with a memory bus interface for connecting to the external memory 50; the external memory 50 may be a FLASH memory.
  • the memory interface module 10 realizes the connection function of the SOC chip and the external FLASH chip, and mainly includes a data bus, an address bus, a data indication signal, and the like.
  • the DMA bus interface module 20 is provided with a DMA bus interface for carrying data in the external memory to a storage space corresponding to the target address; the DMA is a method of transferring data between the memory and the peripheral device, and is different from the interrupt transmission mode, and does not occupy CPU time. In this way, the reading and writing of data does not require the processor to execute instructions, nor does it go through the internal registers of the processor, but uses the data bus of the system to directly write or read the memory to the memory, thereby achieving extremely high transmission efficiency.
  • the bus cycle is generated by the device itself or by the DMA controller.
  • a DMA device that generates its own bus cycle is called a master device, and a DMA device that relies on a DMA controller to generate a data transfer cycle is called a slave device.
  • the invention preferably uses the Master device.
  • the DMA bus interface module 20 can realize data transfer from the external FLASH to the corresponding processor storage space of the target address, and the data bus and address bus operation modes of the DMA bus interface module 20 can be configured.
  • the BOOT processing module 30 is connected to the memory interface module 10 and the DMA bus interface module 20, respectively, for transmitting data read/write commands to the external memory 50 through the memory interface module 10, and converting the data transmitted by the external memory 50 to the DMA bus interface.
  • the parameter configuration module 40 is configured to configure parameters of the memory interface module 10, the DMA bus interface module 20, and the BOOT processing module 30.
  • the parameter configuration module 40 can configure parameters of the DMA bus interface module 20, the memory interface module 10, and the BOOT processing module 30 by code.
  • the transmission efficiency can be improved, and the parameters of each part can be flexibly configured, thereby improving
  • the BOOT startup efficiency improves the system performance of the system in which the SoC chip is located.
  • the parameter configuration module 40 may include:
  • the bus interface configuration module 41 is configured to configure parameters of the memory interface module 10 and the DMA bus interface module 20, and the configured parameters include a data bus bit width, an address bus bit width parameter, a burst transmission type, and a burst transmission length;
  • the bus interface configuration module 41 can configure a FLASH interface parameter, where the FLASH interface parameter includes a data bus bit width and an address bus bit width, and can be configured to be in a mode of 8, 16, 32, 64, etc., respectively, indicating that the data or the address bus respectively It is 8-bit, 16-bit, 32-bit, and 64-bit.
  • the bus interface configuration module 41 can also implement DMA interface bus parameter configuration, and the DMA interface bus parameters include a data bus bit width and an address bus bit width, which can be configured in modes of 8, 16, 32, 64, respectively, to represent data or
  • the address bus is 8 bits, 16 bits, 32 bits, and 64 bits, respectively.
  • the bus interface configuration module 41 can also perform configurations including a burst transmission type, a burst transmission length, etc., and a burst transmission type can be configured in an 8-bit mode, a 16-bit mode, 16-bit mode, 32-bit mode, burst transfer length can be configured from 1 to 16.
  • the DMA configuration module 42 is configured to configure parameters of the DMA bus interface module 20, and the configured parameters include a transmission destination address and a data transmission length;
  • the operation command parameter configuration module 43 is configured to configure an operation command to send a data read/write command to the external memory 50.
  • the operation command parameter configuration module 43 can be configured to at least 10
  • the operation commands are used to implement operations on the external memory 50 (e.g., external FLASH), which are freely definable.
  • the DMA bus interface module 20 can be any bus, and the bus includes an Advanced Microcontroller Bus Architecture (AMBA) 2.0, ⁇ 3 ⁇ 0, and an Open Core Protocol (OCP) bus. Main (MASTER) interface, etc.
  • AMBA Advanced Microcontroller Bus Architecture
  • OCP Open Core Protocol
  • Main (MASTER) interface etc.
  • the present invention also provides a SoC chip, including the above BOOT boot device.
  • the BOOT boot device includes: a memory interface module 10, a DMA bus interface module 20, a BOOT processing module 30, and a parameter configuration module 40. , among them,
  • the memory interface module 10 is provided with a memory bus interface for connecting to the external memory 50; the external memory 50 may be a FLASH memory.
  • the memory interface module 10 realizes the connection function between the SoC chip and the external FLASH chip, and mainly includes a data bus, an address bus, a data indication signal, and the like.
  • the DMA bus interface module 20 is provided with a DMA bus interface for carrying data in the external memory to a storage space corresponding to the target address; the DMA is a method of transferring data between the memory and the peripheral device, and is different from the interrupt transmission mode, and does not occupy CPU time. In this way, the reading and writing of data does not require the processor to execute instructions, nor does it go through the internal registers of the processor, but uses the data bus of the system to directly write or read the memory to the memory, thereby achieving extremely high transmission efficiency.
  • the bus cycle is generated by the device itself or by the DMA controller.
  • a DMA device that generates its own bus cycle is called a Master device, and a DMA device that relies on a DMA controller to generate a data transfer cycle is called a Slave device.
  • the invention preferentially uses the Master device.
  • the DMA bus interface module 20 can transfer data from the external FLASH to the processor memory space corresponding to the target address.
  • the data bus and address bus operation modes of the DMA bus interface module 20 can be configured.
  • BOOT processing module 30 respectively with memory interface module 10 and DMA bus interface module 20 connected, for transmitting a data read/write command to the external memory 50 through the memory interface module, and converting the data transmitted by the external memory 50 into data adapted to the DMA bus interface module; the parameter configuration module 40, configured to configure the memory interface module 10. Parameters of the DMA bus interface module 20 and the BOOT processing module 30. In an embodiment, parameter configuration module 40 may configure parameters of DMA bus interface module 10, memory interface module 20, and BOOT processing module 30 by code.
  • the SoC chip of the present invention further includes the above-described starting device shown in Fig. 2.
  • the transmission efficiency can be improved, and the parameters of each part can be flexibly configured, the BOOT startup efficiency is improved, and the system performance of the system where the SoC chip is located is improved.

Description

SoC芯片的 BOOT启动装置和 SoC芯片 技术领域
本发明涉及无线通信技术领域， 尤其涉及一种片上系统 （ SoC , System-on-Chip ) 芯片的引导 （BOOT ) 启动装置和 SoC芯片。 背景技术
SoC 芯片一般都包含了一个处理器， 其工作原理和专用集成电路 ( ASIC, Application Specific Integrated Circuit )芯片有所差别。 SoC芯片工 作时需要软件的支持， 通过编译器将软件编译为比特文件后下载到 SoC芯 片外部的存储设备中， 该存储设备一般为闪存芯片。 SoC 芯片通过接口和 闪存芯片连接， 上电后闪存芯片中的比特文件会自动传输到处理器的内存 中， 该内存是处理器的内部存储空间， 也可以是闪存， 这个过程在处理器 复位释放之前通过启动模块自动实现。 启动模块将外部存储设备中的数据 搬运到 SoC 芯片内存的效率以及对 SoC 芯片和系统的性能均有^大的影 响。 在芯片级业务过程， 提高启动效率， 会加快软件的调试过程， 极大地 提高工作效率； 在系统级业务过程中， 提高启动效率， 嵌入式系统软件加 载过程将会提速， 尤其是带有操作系统的嵌入式系统， 其启动过程提速， 系统性能将会提高。 可见， 如何加快 SoC芯片的启动， 在芯片级业务和系 统级业务中都有非常重要的意义。
现有的 SoC芯片启动实现装置主要包括以下两种模式： 第一， 总线接 口参数固化， 这种装置传输长度不可配置， 传输地址不可配置， 在不同处 理器环境下使用不灵活；第二， BOOT装置无直接存储器访问 ( DMA, Direct Memory Access )接口，这种 BOOT装置传输效率低，且传输地址不可配置， 在不同处理器环境下使用不灵活。 上述两种方法从硬件上实现了 SoC芯片 的 BOOT启动过程， 但是这些方法没有解决提高 BOOT启动效率的问题， 在大型的嵌入式系统中， BOOT启动的效率直接影响了系统的性能。 发明内容
本发明的主要目的在于提供一种 SoC芯片的 BOOT启动装置和 SoC芯 片， 旨在提高 SoC芯片的启动效率， 改善 SoC芯片的性能。
本发明提供一种 SOC芯片的 BOOT启动装置， 所述启动装置包括： 存 储器接口模块、 DMA总线接口模块、 BOOT处理模块和参数配置模块； 其 中，
存储器接口模块， 设有存储器总线接口， 用于与外部存储器连接；
DMA总线接口模块， 设有 DMA总线接口， 用于将外部存储器中的数 据搬运到目标地址对应的存储空间；
BOOT处理模块，分别与所述存储器接口模块和 DMA总线接口模块相 连， 用于通过所述存储器接口模块向外部存储器发送数据读写命令， 并将 外部存储器传输的数据转换为与所述 DMA总线接口模块适配的数据；
参数配置模块，用于配置所述 DMA总线接口模块、存储器接口模块和 BOOT处理模块的参数。
优选地，所述参数配置模块包括：总线接口配置模块和 DMA配置模块； 其中，
总线接口配置模块，用于配置所述存储器接口模块和 DMA总线接口模 块的参数， 所述参数包括数据总线位宽、 地址总线位宽参数、 突发传输类 型、 突发传输长度；
DMA配置模块， 用于配置所述 DMA总线接口模块的参数， 所述参数 包括传输目标地址和数据传输长度；
操作命令参数配置模块， 用于配置操作命令， 以向外部存储器发送数 据读写命令。 优选地， 所述总线接口配置模块， 还用于将所述突发传输类型配置为 8 位模式、 16位模式、 32位模式或 64位模式。
优选地， 所述总线接口配置模块， 还用于将所述突发传输长度配置为 1 至 16位。
优选地， 所述 DMA总线接口模块包括： AMBA2.0、 AMBA3.0或 OCP 接口 MASTER总线。
本发明提供一种 SoC芯片， 所述 SoC芯片设有 BOOT启动装置， 该 BOOT启动装置包括： 存储器接口模块、 DMA总线接口模块、 BOOT处理 模块和参数配置模块； 其中，
存储器接口模块， 设有存储器总线接口， 用于与外部存储器连接； DMA总线接口模块， 设有 DMA总线接口， 用于将外部存储器中的数 据搬运到目标地址对应的存储空间；
BOOT处理模块，分别与所述存储器接口模块和 DMA总线接口模块相 连， 用于通过所述存储器接口模块向外部存储器发送数据读写命令， 并将 外部存储器传输的数据转换为与所述 DMA总线接口模块适配的数据；
参数配置模块，用于配置所述 DMA总线接口模块、存储器接口模块和
BOOT处理模块的参数。
优选地， 所述 SoC芯片还包括上述任意一项的启动装置。
本发明所提供的 SoC芯片的 BOOT启动装置或 SoC芯片， 通过设置
DMA总线接口和参数配置模块， 可以提高 BOOT启动效率， 以及 SoC芯 片所在系统的系统性能。 附图说明
图 1为本发明一实施方式中 SOC芯片的 BOOT启动装置的结构示意 图；
图 2为本发明一实施例中 SOC芯片的 BOOT启动装置的结构示意图。 具体实施方式
应当理解， 此处所描述的具体实施例仅仅用以解释本发明， 并不用于 限定本发明。
图 1示出了本发明的一个具体实施方式中 SoC芯片的 BOOT启动装置 的结构， 该启动装置包括： 存储器接口模块 10、 DMA总线接口模块 20、 BOOT处理模块 30和参数配置模块 40, 其中，
存储器接口模块 10,设有存储器总线接口，用于与外部存储器 50连接； 外部存储器 50可以为 FLASH存储器。 存储器接口模块 10实现了 SOC芯 片和外部 FLASH芯片的连接功能， 主要包括数据总线、 地址总线、 数据指 示信号等。
DMA总线接口模块 20, 设有 DMA总线接口， 用于将外部存储器中的 数据搬运到目标地址对应的存储空间； DMA是内存和外设之间传递数据的 方式， 不同于中断传输方式， 不占用 CPU时间。 这种方式下数据的读写无 需处理器执行指令， 也不经过处理器内部寄存器， 而是利用系统的数据总 线， 由外设直接对存储器写入或读出， 从而达到极高的传输效率。 DMA在 传输数据时， 总线周期由设备自己产生或者由 DMA控制器产生。 自己产生 总线周期的 DMA设备称为主（Master )设备， 而依靠 DMA控制器来产生 数据传输周期的 DMA设备称为从（Slave )设备。 本发明优先釆用 Master 设备。 DMA总线接口模块 20可实现将数据从外部 FLASH搬运到目标地址 对应的处理器存储空间， DMA总线接口模块 20的数据总线、 地址总线操 作模式可以配置。
BOOT处理模块 30, 分别与存储器接口模块 10和 DMA总线接口模块 20相连，用于通过存储器接口模块 10向外部存储器 50发送数据读写命令， 并将外部存储器 50传输的数据转换为与 DMA总线接口模块 20适配的数 据； 参数配置模块 40, 用于配置存储器接口模块 10、 DMA总线接口模块 20和 BOOT处理模块 30的参数。 在一实施例中， 参数配置模块 40可通过 代码实现配置 DMA总线接口模块 20、存储器接口模块 10和 BOOT处理模 块 30的参数。
本发明 BOOT 启动装置实施方式中， 通过设置存储器接口模块 10、 DMA总线接口模块 20、 BOOT处理模块 30以及参数配置模块 40, 可提高 传输效率， 且可对各部分的参数进行灵活配置， 提高了 BOOT启动效率， 改善了 SoC芯片所在系统的系统性能。
参照图 2, 在一实施例中， 上述参数配置模块 40可包括：
总线接口配置模块 41 , 用于配置存储器接口模块 10和 DMA总线接口 模块 20的参数， 所配置的参数包括数据总线位宽、 地址总线位宽参数、 突 发传输类型、 突发传输长度； 在一实施例中， 总线接口配置模块 41可配置 FLASH接口参数， 该 FLASH接口参数包括数据总线位宽、 地址总线位宽， 分别可配置为 8、 16、 32、 64等模式， 表示数据或地址总线分别为 8位、 16位、 32位、 64位。 进一步地， 总线接口配置模块 41还可实现 DMA接 口总线参数配置，该 DMA接口总线参数包括数据总线位宽、地址总线位宽， 分别可配置为 8、 16、 32、 64等模式， 表示数据或地址总线分别为 8位、 16位、 32位、 64位。 更进一步地， 总线接口配置模块 41还可进行包括突 发（burst )传输类型、 突发（burst )传输长度等的配置， 突发（burst )传 输类型可配置为 8位模式、 16位模式、 16位模式、 32位模式， 突发（burst ) 传输长度可配置为 1至 16。
DMA配置模块 42 , 用于配置 DMA总线接口模块 20的参数， 所配置 的参数包括传输目标地址和数据传输长度；
操作命令参数配置模块 43 , 用于配置操作命令， 以向外部存储器 50发 送数据读写命令。 在一实施例中， 操作命令参数配置模块 43可配置至少 10 个操作命令用以实现对外部存储器 50 (如， 外部 FLASH ) 的操作， 该 10 个操作命令可自由定义。
上述实施例中， DMA总线接口模块 20可以是任何总线， 这些总线包 括高级微控制器总线架构 （ AMBA , Advanced Microcontroller Bus Architecture)2.0、 ΑΜΒΑ3·0、 开放式芯片协议 ( OCP, Open Core Protocol ) 总线主（ MASTER )接口等。
本发明还提供了一种 SoC芯片， 包括上述的 BOOT启动装置， 如图 1 所示， 所述 BOOT启动装置包括： 存储器接口模块 10、 DMA总线接口模 块 20、 BOOT处理模块 30和参数配置模块 40, 其中，
存储器接口模块 10,设有存储器总线接口，用于与外部存储器 50连接； 外部存储器 50可以为 FLASH存储器。存储器接口模块 10实现了 SoC芯片 和外部 FLASH芯片的连接功能， 主要包括数据总线、 地址总线、 数据指示 信号等。
DMA总线接口模块 20, 设有 DMA总线接口， 用于将外部存储器中的 数据搬运到目标地址对应的存储空间； DMA是内存和外设之间传递数据的 方式， 不同于中断传输方式， 不占用 CPU时间。 这种方式下数据的读写无 需处理器执行指令， 也不经过处理器内部寄存器， 而是利用系统的数据总 线， 由外设直接对存储器写入或读出， 从而达到极高的传输效率。 DMA在 传输数据时， 总线周期由设备自己产生或者由 DMA控制器产生。 自己产生 总线周期的 DMA设备称为 Master设备， 而依靠 DMA控制器来产生数据 传输周期的 DMA设备称为 Slave设备。本发明优先釆用 Master设备。 DMA 总线接口模块 20可实现将数据从外部 FLASH搬运到目标地址对应的处理 器存储空间， DMA总线接口模块 20的数据总线、 地址总线操作模式可以 配置。
BOOT处理模块 30, 分别与存储器接口模块 10和 DMA总线接口模块 20相连， 用于通过存储器接口模块向外部存储器 50发送数据读写命令， 并 将外部存储器 50传输的数据转换为与 DMA总线接口模块适配的数据； 参数配置模块 40, 用于配置存储器接口模块 10、 DMA总线接口模块 20和 BOOT处理模块 30的参数。 在一实施例中， 参数配置模块 40可通过 代码实现配置 DMA总线接口模块 10、存储器接口模块 20和 BOOT处理模 块 30的参数。
此外， 本发明 SoC芯片还包括上述图 2所示的启动装置。
本发明实施方式中， 通过在 SoC芯片中设置上述 BOOT启动装置， 可 提高传输效率， 且可对各部分的参数进行灵活配置， 提高了 BOOT启动效 率， 改善了 SoC芯片所在系统的系统性能。
以上仅为本发明的优选实施例， 并非因此限制本发明的专利范围， 凡 是利用本发明说明书及附图内容所作的等效结构或等效流程变换， 或直接 或间接运用在其他相关的技术领域， 均同理包括在本发明的专利保护范围 内。

Claims

权利要求书
1、 一种片上系统 （SoC ) 芯片的引导 （BOOT ) 启动装置， 其特征在 于， 所述启动装置包括： 存储器接口模块、 直接存储器访问 （DMA ) 总线 接口模块、 BOOT处理模块和参数配置模块； 其中，
存储器接口模块， 设有存储器总线接口， 用于与外部存储器连接；
DMA总线接口模块， 设有 DMA总线接口， 用于将外部存储器中的数 据搬运到目标地址对应的存储空间；
BOOT处理模块，分别与所述存储器接口模块和 DMA总线接口模块相 连， 用于通过所述存储器接口模块向外部存储器发送数据读写命令， 并将 外部存储器传输的数据转换为与所述 DMA总线接口模块适配的数据； 参数配置模块，用于配置所述 DMA总线接口模块、存储器接口模块和 BOOT处理模块的参数。
2、 如权利要求 1所述的启动装置， 其特征在于， 所述参数配置模块包 括： 总线接口配置模块和 DMA配置模块； 其中，
总线接口配置模块，用于配置所述存储器接口模块和 DMA总线接口模 块的参数， 所述参数包括数据总线位宽、 地址总线位宽参数、 突发传输类 型、 突发传输长度；
DMA配置模块， 用于配置所述 DMA总线接口模块的参数， 所述参数 包括传输目标地址和数据传输长度；
操作命令参数配置模块， 用于配置操作命令， 以向外部存储器发送数 据读写命令。
3、 如权利要求 2所述的启动装置， 其特征在于， 所述总线接口配置模 块， 还用于将所述突发传输类型配置为 8位模式、 16位模式、 32位模式或 64位模式。
4、 如权利要求 2所述的启动装置， 其特征在于， 所述总线接口配置模 块， 还用于将所述突发传输长度配置为 1至 16位。
5、 如权利要求 1 至 4 中任一项所述的启动装置， 其特征在于， 所述 DMA总线接口模块包括： 高级微控制器总线架构 ( AMBA ) 2.0、 AMBA3.0 或开放式芯片协议（ OCP )接口主（ MASTER ) 总线。
6、 一种 SoC芯片， 其特征在于， 所述 SoC芯片设有 BOOT启动装置， 该 BOOT启动装置包括： 存储器接口模块、 DMA总线接口模块、 BOOT处 理模块和参数配置模块； 其中，
存储器接口模块， 设有存储器总线接口， 用于与外部存储器连接；
DMA总线接口模块， 设有 DMA总线接口， 用于将外部存储器中的数 据搬运到目标地址对应的存储空间；
BOOT处理模块，分别与所述存储器接口模块和 DMA总线接口模块相 连， 用于通过所述存储器接口模块向外部存储器发送数据读写命令， 并将 外部存储器传输的数据转换为与 DMA总线接口模块适配的数据；
参数配置模块，用于配置所述 DMA总线接口模块、存储器接口模块和 BOOT处理模块的参数。
7、 如权利要求 6所述的 SoC芯片， 其特征在于， 所述 SoC芯片还包 括如权利要求 2至 5中任一项所述的启动装置。
PCT/CN2011/073251 2010-11-08 2011-04-25 Soc芯片的boot启动装置和soc芯片 WO2012062087A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP11839380.0A EP2639703B1 (en) 2010-11-08 2011-04-25 Device for booting soc chip and soc chip
RU2013123648/08A RU2554569C2 (ru) 2010-11-08 2011-04-25 Устройство для загрузки интегральной схемы soc и интегральная схема типа soc
BR112013011317-0A BR112013011317A2 (pt) 2010-11-08 2011-04-25 dispositivo de boot para um chip de sistema em chip (soc) e chip sistema em chip (soc), provido de um dispositivo de boot

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010535369.4 2010-11-08
CN201010535369.4A CN102467472B (zh) 2010-11-08 2010-11-08 SoC芯片的BOOT启动装置和SoC芯片

Publications (1)

Publication Number Publication Date
WO2012062087A1 true WO2012062087A1 (zh) 2012-05-18

Family

ID=46050359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/073251 WO2012062087A1 (zh) 2010-11-08 2011-04-25 Soc芯片的boot启动装置和soc芯片

Country Status (5)

Country Link
EP (1) EP2639703B1 (zh)
CN (1) CN102467472B (zh)
BR (1) BR112013011317A2 (zh)
RU (1) RU2554569C2 (zh)
WO (1) WO2012062087A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112711550A (zh) * 2021-01-07 2021-04-27 无锡沐创集成电路设计有限公司 Dma自动配置模块和片上系统soc

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965798B (zh) * 2015-06-10 2018-03-09 上海华为技术有限公司 一种数据处理方法、相关设备以及系统
CN114064534A (zh) 2017-04-17 2022-02-18 伊姆西Ip控股有限责任公司 一种用于存储设备的转接卡
TWI755695B (zh) * 2020-03-12 2022-02-21 智微科技股份有限公司 系統單晶片的開機方法
CN111814208B (zh) * 2020-07-02 2023-07-28 国家广播电视总局广播电视科学研究院 一种soc国密安全芯片安全启动时防御故障注入的方法
CN114036096B (zh) * 2021-11-04 2024-05-03 珠海一微半导体股份有限公司 一种基于总线接口的读控制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661580A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 直接存储器访问传输装置及其方法
CN1761222A (zh) * 2005-11-22 2006-04-19 华中科技大学 一种支持虚拟接口的存储网络适配器
CN101051275A (zh) * 2006-01-23 2007-10-10 奇梦达股份公司 新存储器体系结构中用直接存储器访问来系统引导的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2284044A1 (en) * 1997-03-21 1998-10-01 Canal + Societe Anonyme Computer memory organization
JP3826859B2 (ja) * 2002-08-19 2006-09-27 ソニー株式会社 情報処理方法とその方法を実現するプログラム及び記録媒体
US7206928B2 (en) * 2003-06-03 2007-04-17 Digi International Inc. System boot method
KR100708128B1 (ko) * 2005-04-30 2007-04-17 삼성전자주식회사 낸드 플래시 메모리 제어 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661580A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 直接存储器访问传输装置及其方法
CN1761222A (zh) * 2005-11-22 2006-04-19 华中科技大学 一种支持虚拟接口的存储网络适配器
CN101051275A (zh) * 2006-01-23 2007-10-10 奇梦达股份公司 新存储器体系结构中用直接存储器访问来系统引导的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112711550A (zh) * 2021-01-07 2021-04-27 无锡沐创集成电路设计有限公司 Dma自动配置模块和片上系统soc
CN112711550B (zh) * 2021-01-07 2023-12-29 无锡沐创集成电路设计有限公司 Dma自动配置模块和片上系统soc

Also Published As

Publication number Publication date
EP2639703A4 (en) 2014-04-16
EP2639703B1 (en) 2017-06-21
CN102467472B (zh) 2015-01-28
RU2013123648A (ru) 2014-12-20
BR112013011317A2 (pt) 2021-05-25
EP2639703A1 (en) 2013-09-18
RU2554569C2 (ru) 2015-06-27
CN102467472A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
TWI705374B (zh) 電子裝置及其操作方法
JP6080984B2 (ja) 異なる相互接続プロトコルのための一つの相互接続プロトコルの列挙および／または設定機構の活用
WO2012062087A1 (zh) Soc芯片的boot启动装置和soc芯片
TWI278755B (en) An apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
JP5641754B2 (ja) インターフェースカードシステム
TWI443580B (zh) 透過埠共享硬體之對儲存裝置之帶外存取
KR20150143708A (ko) 스토리지 디바이스 보조 인라인 암호화 및 암호해독
US20170185559A1 (en) Platform Environment Control Interface Tunneling Via Enhanced Serial Peripheral Interface
CN103399830B (zh) 通过PCI Express总线读取计算机物理内存的设备及方法
WO2015176408A1 (zh) 中断处理方法及中断控制器
US20140040512A1 (en) Data transfer manager
CN114564427A (zh) 一种ahb总线到i2c总线的总线桥、系统及方法
JP2018531461A (ja) マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成
JP2018531461A6 (ja) マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成
CN111615691B (zh) 直接存储器访问适配器
US8943238B2 (en) Operations using direct memory access
EP2761483A2 (en) Protocol neutral fabric
CN111597137B (zh) 一种基于spi协议的动态调试方法、装置及系统
TW202143061A (zh) 促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器
US20060218550A1 (en) Virtual machine for timing-critical tasks on microprocessors
US8943256B1 (en) Serial data intermediary device, and related systems and methods
WO2009115058A1 (zh) 提供闪存存储功能的主板及其存储方法
Hui et al. Implementation of LwIP TCP/IP protocol stack based on S1C33E07
TWI782452B (zh) 單晶片系統
KR101352140B1 (ko) 데이터 통신 시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11839380

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2011839380

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011839380

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2013123648

Country of ref document: RU

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112013011317

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 112013011317

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20130508