WO2012047043A2 - 부팅 장치 및 그 방법 - Google Patents

부팅 장치 및 그 방법 Download PDF

Info

Publication number
WO2012047043A2
WO2012047043A2 PCT/KR2011/007414 KR2011007414W WO2012047043A2 WO 2012047043 A2 WO2012047043 A2 WO 2012047043A2 KR 2011007414 W KR2011007414 W KR 2011007414W WO 2012047043 A2 WO2012047043 A2 WO 2012047043A2
Authority
WO
WIPO (PCT)
Prior art keywords
boot image
emulator
processor
slave processor
nonvolatile memory
Prior art date
Application number
PCT/KR2011/007414
Other languages
English (en)
French (fr)
Other versions
WO2012047043A3 (ko
Inventor
박동조
Original Assignee
주식회사 유니듀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니듀 filed Critical 주식회사 유니듀
Publication of WO2012047043A2 publication Critical patent/WO2012047043A2/ko
Publication of WO2012047043A3 publication Critical patent/WO2012047043A3/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems

Definitions

  • the present invention relates to a booting apparatus and a method thereof, and more particularly, to an apparatus and a method for booting a system having two or more processors using an emulator.
  • a device 100 having two or more processors includes a first nonvolatile memory 110, a master processor 120, a second nonvolatile memory 130, a slave processor 140, and a DPRAM. (Dual Port RAM) 150 is included.
  • the first nonvolatile memory 110 stores a boot image for booting the master processor 120
  • the second nonvolatile memory 130 stores a boot image for booting the slave processor 140.
  • the master processor 120 performs overall application functions and controls the slave processor 140.
  • the slave processor 140 performs its specific function.
  • the DPRAM 150 performs communication between the master processor 120 and the slave processor 140.
  • the master processor 120 executes a primary boot image in the BootROM to read the boot image stored in the first nonvolatile memory 110.
  • the master processor 120 executes the boot image to boot and prepares for communication with the slave processor 140 through an interface to the DPRAM 150.
  • the slave processor 140 executes the primary boot image in the BootROM and reads the boot image stored in the second nonvolatile memory 130.
  • the slave processor 140 executes a boot image to boot and prepares for communication with the master processor 120 through an interface to the DPRAM 150.
  • the second nonvolatile memory 130 connected to the slave processor 140 stores a small amount of boot images based on the DPRAM 150 interface setup. Other data required by the slave processor 140 is stored in the first nonvolatile memory 110 connected to the master processor 120.
  • the slave processor 140 receives and executes data stored in the first nonvolatile memory 110 through the DPRAM 150.
  • each nonvolatile memory needs to be connected for each processor, and thus, there is a problem in that a cost of additionally purchasing the nonvolatile memory is required.
  • the data for DPRAM interface setup is a small amount of several hundred kilobytes, whereas the size of the nonvolatile memory is very large from several hundred megabytes to several gigabytes, which causes a large waste of memory.
  • An object of the present invention is to provide an emulator capable of replacing a large capacity nonvolatile memory connected to a slave processor with a small capacity memory.
  • An emulator includes an interface port for receiving a boot image and control information; A storage unit for storing the boot image; An emulator port for receiving information necessary for booting; And a control unit which reads a boot image from the storage unit and transmits the boot image through the emulator port according to the request.
  • the boot image is read from a nonvolatile memory and transferred to an interface port, and the information required for booting includes a data location where the boot image is stored in the nonvolatile memory, and the control information is stored in the boot image. And mapping information of the stored data location of the nonvolatile memory and the data location of the storage unit.
  • the interface port may be any one of I2C, SPI, a synchronous memory interface, an asynchronous memory interface, and a UART.
  • the boot device the non-volatile memory in which the boot image is stored; A master processor reading the boot image from the nonvolatile memory and transferring the boot image; A slave processor requesting information necessary for booting; And an emulator that delivers the boot image received at the request of the slave processor to the slave processor. Characterized in that it comprises a.
  • the apparatus further includes DPRAM (Dual Port RAM) for communication between the master processor and the slave processor.
  • DPRAM Device Port RAM
  • the emulator receives control information from the master processor and transfers the boot image to the slave processor using the control information, wherein the control information corresponds to a data location of the nonvolatile memory in which the boot image is stored. Characterized in that the mapping information of the data location in the storage unit.
  • the nonvolatile memory may be any one of NAND, ONE-NAND, and NOR flash.
  • the booting method the step of booting the master processor;
  • the master processor delivering a boot image to the emulator; Requesting boot information from the emulator by the slave processor; Delivering, by the emulator, the boot image to the slave processor in response to the request; Communicating with the master processor after the slave processor boots up; It includes.
  • the present invention uses an emulator that can replace a large amount of nonvolatile memory connected to a slave processor with a small amount of memory, thereby reducing the physical size of the booting device and reducing the production cost.
  • the present invention has the effect of reducing the production time of the boot device by eliminating the process of storing the boot image and data in the nonvolatile memory.
  • 1 is a block diagram of an apparatus using two conventional processors.
  • FIG. 2 is a block diagram of a booting apparatus according to the present invention.
  • FIG 3 is an internal configuration diagram of an emulator according to the present invention.
  • FIG. 4 is a flowchart illustrating a booting method according to the present invention.
  • the boot device 200 includes a nonvolatile memory 210, a master processor 220, an emulator 230, a slave processor 240, and a dual port RAM (DPRAM) 250.
  • DPRAM dual port RAM
  • the non-volatile memory 210 stores boot images of the master processor 220 and the slave processor 240.
  • the nonvolatile memory 210 may store nonvolatile data in addition to the boot image.
  • the nonvolatile memory 210 may be any one of a NAND flash, an ONE-NAND flash, and a NOR flash.
  • the master processor 220 performs an overall application function and controls the slave processor 240.
  • the master processor 220 has a BootROM therein.
  • BootROM includes a primary boot image, the primary boot image is the first operating at boot, and reads the boot image from the nonvolatile memory 210 to complete the boot.
  • a processor-readable boot image In order for a processor to boot, a processor-readable boot image must be stored at a specific address in nonvolatile memory connected to the processor, and the primary boot image must be able to read the boot image.
  • the master processor 220 boots first and delivers a boot image to the emulator 230 so that the slave processor 240 can boot.
  • the master processor 220 delivers only the boot image for the slave processor 240 to set up the DPRAM interface.
  • the master processor 220 is a data location where the boot image of the slave processor 240 is to be stored in the nonvolatile memory 130 of the prior art, together with the boot image, and in the present invention, the master processor 220 is a slave processor ( The boot image of 240 may be transferred together with control information including mapping information about a data location actually stored in the emulator storage unit 232.
  • the master processor 220 prepares for communication with the slave processor 240 through the DPRAM (250).
  • the emulator 230 transmits the boot image received from the master processor 220 to the slave processor 240 according to the request of the slave processor 240. That is, the emulator 230 performs the role of the nonvolatile memory 130 connected to the slave processor 140 of the prior art.
  • the slave processor 240 requests the emulator 230 for information necessary for booting.
  • the information required for booting may be a boot image for setting up the DPRAM 250 interface.
  • the information required for booting will be described on the assumption that the boot image is a boot image.
  • the slave processor 240 receives the boot image from the emulator 230, reads the boot image, and completes booting.
  • the slave processor 240 prepares to communicate with the master processor 220 through the DPRAM 250, receives data for performing a specific function through the DPRAM 250, and performs the function.
  • the DPRAM 250 performs communication between the master processor 220 and the slave processor 240. When the master processor 220 and the slave processor 240 are connected to the DPRAM 250, communication between the processors is performed through this.
  • the slave processor 240 receives a boot image from the nonvolatile memory emulator 230 to boot, and receives and executes data for performing a specific function through the DPRAM 250.
  • the emulator 230 includes an interface port 231, a storage unit 232, a control unit 233, and an emulator port 234.
  • the interface port 231 receives a boot image and control information from the master processor 220.
  • the interface port 231 corresponds to various interfaces through which the master processor 220 may transmit data and control information to the emulator 230.
  • the interface port 231 may include an inter-integrated circuit (I2C), a serial to parallel interface (SPI), a synchronous memory interface, an asynchronous memory interface, and a universal asynchronous receiver transmitter (UART). Transceiver).
  • I2C inter-integrated circuit
  • SPI serial to parallel interface
  • UART universal asynchronous receiver transmitter
  • the storage unit 232 stores the boot image received from the interface port 231.
  • the emulator port 234 is requested for information necessary for booting.
  • the slave processor 240 requests a boot image for booting through the emulator port 234.
  • the control unit 233 reads the boot image from the storage unit 232 by using the control information received from the master processor 220 through the interface port 231 according to the boot image request of the slave processor 240 and the slave processor. Pass in 240.
  • the controller 233 may read a boot image from the storage unit 232 using control information including mapping information, and transmit the boot image to the slave processor 240 through the emulator port 234.
  • FIG. 4 is a flowchart illustrating a booting method according to the present invention. Referring to FIG. 4, the booting method will be described. First, the master processor 220 boots (S210).
  • the master processor 220 transfers a boot image for booting the slave processor 240 to the nonvolatile memory emulator 230 (S220).
  • the slave processor 240 delivers a boot image for setting up the DPRAM 250 interface.
  • the boot image of the slave processor 240 together with the boot image data location to be stored in the nonvolatile memory 130 of the prior art and the master processor 220 in the present invention the boot image of the slave processor 240
  • the emulator storage unit 232 may transmit control information including mapping information about the data location actually stored.
  • the slave processor 240 requests information necessary for booting (S230). According to one preferred embodiment of the present invention, the slave processor 240 only requests a boot image for setting up the DPRAM 250 interface.
  • the emulator 230 transmits a boot image to the slave processor 240 according to the slave processor 240 request (S240).
  • the emulator 230 may transmit a boot image to the slave processor 240 using the control information.
  • the slave processor 240 communicates with the master processor 220 through the DPRAM 250 (S250).
  • the slave processor 240 may receive a boot image and boot, and then may receive data for performing a specific function of the slave processor 240 from the master processor 220 through the DPRAM 250.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 부팅 장치 및 그 방법에 관한 것이다. 본 발명에 의하면, 마스터 프로세서가 부팅하고, 상기 마스터 프로세서가 부팅이미지를 에뮬레이터에 전달하고, 슬레이브 프로세서가 상기 에뮬레이터에 부팅정보를 요청하고, 상기 요청에 따라 상기 에뮬레이터가 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하고, 상기 슬레이브 프로세서가 부팅한 후 상기 마스터 프로세서와 통신한다. 그 결과, 본 발명에 의하면, 슬레이브 프로세서에 연결된 대용량의 비휘발성 메모리를 소용량의 메모리로 대체할 수 있는 에뮬레이터를 이용하기 때문에 부팅 장치의 물리적 크기가 줄어들며, 생산 원가를 절감할 수 있는 효과가 있다.

Description

부팅 장치 및 그 방법
본 발명은 부팅 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 에뮬레이터를 이용하여 2개 이상의 프로세서를 가지는 시스템을 부팅할 수 있도록 하는 장치 및 그 방법에 관한 것이다.
도 1은 종래의 2개의 프로세서를 사용하는 장치의 구성도이다. 도 1을 참조하면, 종래 2개 이상의 프로세서를 가지는 장치(100)는, 제1 비휘발성 메모리(110), 마스터 프로세서(120), 제2 비휘발성 메모리(130), 슬레이브 프로세서(140)와 DPRAM(Dual Port RAM)(150)을 포함한다.
*제1 비휘발성 메모리(110)는 마스터 프로세서(120) 부팅을 위한 부팅이미지를 저장하고 있으며, 제2 비휘발성 메모리(130)는 슬레이브 프로세서(140) 부팅을 위한 부팅이미지를 저장한다.
마스터 프로세서(120)는 전체 어플리케이션 기능을 수행하고, 슬레이브 프로세서(140)를 제어한다. 슬레이브 프로세서(140)는 자신의 특정 기능을 수행한다. DPRAM(150)은 마스터 프로세서(120)와 슬레이브 프로세서(140)간의 통신을 수행한다.
2개 이상의 프로세서를 가지는 장치(100)가 부팅될 때, 마스터 프로세서(120)는 BootROM내의 프라이머리 부팅이미지를 실행하여 제1 비휘발성 메모리(110)에 저장된 부팅이미지를 읽는다. 마스터 프로세서(120)는 상기 부팅이미지를 실행하여 부팅하고, DPRAM(150)에 대한 인터페이스를 통해 슬레이브 프로세서(140)와의 통신을 준비한다.
슬레이브 프로세서(140)는, BootROM내의 프라이머리 부팅이미지를 실행하여, 제2 비휘발성 메모리(130)에 저장된 부팅이미지를 읽는다. 슬레이브 프로세서(140)는 부팅이미지를 실행하여 부팅하고 DPRAM(150)에 대한 인터페이스를 통해 마스터 프로세서(120)와의 통신을 준비한다.
슬레이브 프로세서(140)에 연결된 제2 비휘발성 메모리(130)에는 DPRAM(150) 인터페이스 셋업을 기본으로 하는 적은 양의 부팅이미지가 저장되어 있다. 슬레이브 프로세서(140)가 필요로 하는 그 이외의 데이터는 마스터 프로세서(120)에 연결된 제1 비휘발성 메모리(110)에 저장되어 있다.
슬레이브 프로세서(140)는 제1 비휘발성 메모리(110)에 저장된 데이터를 DPRAM(150)을 통하여 전달 받고 실행한다.
이와 같이, 종래 2개 이상의 프로세서를 가지는 장치(100)가 부팅되기 위해서는 프로세서 별로 각각의 비휘발성 메모리가 연결되어 있어야 하므로, 비휘발성 메모리를 추가로 구매하는 비용이 소요되는 문제점이 있다.
또한, 종래의 2개 이상의 프로세서를 가지는 부팅장치를 생산할 때 각각의 비휘발성 메모리에 부팅이미지를 저장하므로, 다운로드의 경로나 생산공정에 어려움이 있는 문제점이 있다.
또한, 종래의 부팅장치에서 DPRAM 인터페이스 셋업을 위한 데이터는 수백 킬로바이트로서 소량인데 비해, 비휘발성 메모리의 크기는 수백 메가바이트에서 수 기가바이트로 매우 크기 때문에 메모리의 낭비가 큰 문제점이 있다.
본 발명의 목적은, 슬레이브 프로세서에 연결된 대용량의 비휘발성 메모리를 소용량의 메모리로 대체할 수 있는 에뮬레이터를 제공함에 있다.
본 발명의 또 다른 목적은, 비휘발성 메모리에 부팅이미지와 데이터를 저장하는 공정을 제거하여 부팅장치의 생산 시간을 단축할 수 있는 부팅장치 및 방법을 제공함에 있다.
본 발명에 따른 에뮬레이터는, 부팅이미지 및 제어정보를 전달받는 인터페이스 포트; 상기 부팅이미지를 저장하는 저장부; 부팅에 필요한 정보를 요청 받는 에뮬레이터 포트; 및 상기 요청에 따라 상기 제어정보를 이용하여 상기 저장부에서 부팅이미지를 독출하여 상기 에뮬레이터 포트를 통하여 전달하는 제어부;를 포함한다.
바람직하게는, 상기 부팅이미지는 비휘발성 메모리로부터 독출되어 인터페이스 포트로 전달되며, 상기 부팅에 필요한 정보는 상기 부팅이미지가 상기 비휘발성 메모리에 저장된 데이터 위치를 포함하고, 상기 제어정보는 상기 부팅이미지가 저장된 상기 비휘발성 메모리의 데이터 위치와 상기 저장부에서의 데이터 위치의 매핑정보를 포함하는 것을 특징으로 한다.
또한, 상기 인터페이스 포트는 I2C, SPI, 동기식 메모리 인터페이스, 비동기식 메모리 인터페이스 및 UART 중 어느 하나인 것을 특징으로 한다.
한편, 본 발명에 따른 부팅장치는, 부팅이미지가 저장된 비휘발성 메모리; 상기 부팅이미지를 상기 비휘발성 메모리로부터 독출하여 전달하는 마스터 프로세서; 부팅에 필요한 정보를 요청하는 슬레이브 프로세서; 및 상기 슬레이브 프로세서의 요청에 따라 전달받은 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하는 에뮬레이터; 를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 마스터 프로세서와 상기 슬레이브 프로세서간의 통신을 위한 DPRAM(Dual Port RAM) 을 더 포함한다.
또한, 상기 에뮬레이터는, 상기 마스터 프로세서로부터 제어정보를 전달받고, 상기 제어정보를 이용하여 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하되, 상기 제어 정보는 상기 부팅이미지가 저장된 상기 비휘발성 메모리의 데이터 위치와 상기 저장부에서의 데이터 위치의 매핑정보를 포함하는 것을 특징으로 한다.
또한, 상기 비휘발성 메모리는 NAND, ONE-NAND 및 NOR 플래시 중 어느 하나인 것을 특징으로 한다.
한편, 본 발명에 따른 부팅방법은, 마스터 프로세서가 부팅하는 단계; 상기 마스터 프로세서가 부팅이미지를 에뮬레이터에 전달하는 단계; 슬레이브 프로세서가 상기 에뮬레이터에 부팅정보를 요청하는 단계; 상기 요청에 따라 상기 에뮬레이터가 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하는 단계; 및 상기 슬레이브 프로세서가 부팅한 후 상기 마스터 프로세서와 통신하는 단계; 를 포함한다.
본 발명은, 슬레이브 프로세서에 연결된 대용량의 비휘발성 메모리를 소용량의 메모리로 대체할 수 있는 에뮬레이터를 이용하기 때문에 부팅 장치의 물리적 크기가 줄어들며, 생산 원가를 절감할 수 있는 효과가 있다.
또한, 본 발명은 비휘발성 메모리에 부팅이미지와 데이터를 저장하는 공정을 제거하여 부팅장치의 생산 시간을 단축할 수 있는 효과가 있다.
도 1은 종래의 2개의 프로세서를 사용하는 장치의 구성도이다.
도 2는 본 발명에 따른 부팅장치의 구성도이다.
도 3은 본 발명에 따른 에뮬레이터의 내부 구성도이다.
도 4는 본 발명에 따른 부팅방법에 관한 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 본 발명에 따른 부팅장치의 구성도이다. 도 2를 참조하면, 부팅장치(200)는, 비휘발성 메모리(210), 마스터 프로세서(220), 에뮬레이터(230), 슬레이브 프로세서(240)와 DPRAM(Dual Port RAM)(250)을 포함한다.
비휘발성 메모리(210)에는 마스터 프로세서(220) 및 슬레이브 프로세서(240)의 부팅이미지가 저장된다. 또한 비휘발성 메모리(210)에는 부팅이미지 이외에 비휘발성 데이터가 저장될 수 있다.
본 발명의 바람직한 일 실시예에 의하면, 비휘발성 메모리(210)는 NAND 플래시, ONE-NAND 플래시 및 NOR 플래시 중 어느 하나일 수 있다.
마스터 프로세서(220)는 전체 어플리케이션 기능을 수행하고, 슬레이브 프로세서(240)를 제어한다. 마스터 프로세서(220)는 내부에 BootROM을 가지고 있다. BootROM은 프라이머리 부팅이미지를 포함하며, 프라이머리 부팅이미지는 부팅 시 가장 먼저 동작하며, 비휘발성 메모리(210)에서 부팅이미지를 읽어 부팅을 완료한다.
프로세서가 부팅되기 위해서는 프로세서와 연결된 비휘발성 메모리의 특정 어드레스 위치에 프로세서가 읽을 수 있는 부팅이미지가 저장되어 있어야 하며, 프라이머리 부팅이미지가 부팅이미지를 읽을 수 있어야 한다.
마스터 프로세서(220)가 먼저 부팅을 하고, 에뮬레이터(230)에 슬레이브 프로세서(240)가 부팅할 수 있도록 부팅이미지를 전달한다. 바람직하게는 마스터 프로세서(220)는 슬레이브 프로세서(240)가 DPRAM 인터페이스를 셋업하기 위한 부팅이미지만을 전달한다. 이때, 마스터 프로세서(220)는 부팅이미지와 함께 슬레이브 프로세서(240)의 부팅이미지가 종래 기술의 비휘발성 메모리(130)에 저장되어 있어야 할 데이터 위치와 본 발명에서 마스터 프로세서(220)가 슬레이브 프로세서(240)의 부팅이미지를 에뮬레이터 저장부(232)에 실제 저장한 데이터 위치에 관한 매핑정보를 포함한 제어정보를 함께 전달할 수 있다.
또한, 마스터 프로세서(220)는 DPRAM(250)을 통하여 슬레이브 프로세서(240)와의 통신을 준비한다.
에뮬레이터(230)는 슬레이브 프로세서(240)의 요청에 따라 마스터 프로세서(220)로부터 전달받은 부팅이미지를 슬레이브 프로세서(240)에 전달한다. 즉, 에뮬레이터(230)는 종래 기술의 슬레이브 프로세서(140)에 연결된 비휘발성 메모리(130)의 역할을 수행한다.
슬레이브 프로세서(240)는 부팅에 필요한 정보를 에뮬레이터(230)에 요청한다. 본 발명의 바람직한 일 실시예에 의하면, 부팅에 필요한 정보는 DPRAM(250) 인터페이스를 셋업하기 위한 부팅이미지일 수 있으며, 이하에서는 부팅에 필요한 정보가 부팅이미지인 경우를 가정하여 설명한다.
슬레이브 프로세서(240)는 에뮬레이터(230)로부터 부팅이미지를 전달받아, 부팅이미지를 읽어 부팅을 완료한다. 그리고, 슬레이브 프로세서(240)는 DPRAM(250)을 통하여 마스터 프로세서(220)와 통신을 준비한 후, DPRAM(250)을 통하여 특정 기능을 수행하기 위한 데이터를 전달받고, 그 기능을 수행한다.
DPRAM(250)은 마스터 프로세서(220)와 슬레이브 프로세서(240) 사이의 통신을 수행한다. 마스터 프로세서(220)와 슬레이브 프로세서(240)가 DPRAM(250)에 연결되면, 이를 통하여 프로세서 간의 통신을 수행한다. 슬레이브 프로세서(240)는 비휘발성 메모리 에뮬레이터(230)로부터 부팅이미지를 전달받아 부팅한 후, DPRAM(250)을 통하여 특정 기능을 수행하기 위한 데이터를 전달받아 실행한다.
이하에서는 본 발명의 일 실시예인 에뮬레이터(230)에 대해 도 3을 참조하여, 더욱 상세하게 설명한다.
도 3은 본 발명에 따른 에뮬레이터의 내부 구성도이다. 도 3를 참조하면, 에뮬레이터(230)는, 인터페이스 포트(231), 저장부(232), 제어부(233)와 에뮬레이터 포트(234)를 포함한다.
인터페이스 포트(231)는 마스터 프로세서(220)로부터 부팅이미지와 제어정보를 전달받는다. 인터페이스 포트(231)는 마스터 프로세서(220)가 에뮬레이터(230)에 데이터와 제어정보를 전송할 수 있는 다양한 인터페이스에 해당한다.
본 발명의 바람직한 일 실시예에 의하면, 인터페이스 포트(231)는 I2C(Inter-Integrated Circuit), SPI(Serial to Parallel Interface), 동기식 메모리 인터페이스, 비동기식 메모리 인터페이스 및 UART(Universal Asynchronous Receiver Transmitter : 범용 비동기화 송수신기) 중 어느 하나일 수 있다.
저장부(232)에는 인터페이스 포트(231)에서 전달받은 부팅이미지가 저장된다.
에뮬레이터 포트(234)는 부팅에 필요한 정보를 요청 받는다. 슬레이브 프로세서(240)는 부팅에 필요한 부팅이미지를 에뮬레이터 포트(234)를 통하여 요청한다.
제어부(233)는 슬레이브 프로세서(240)의 부팅이미지 요청에 따라, 인터페이스 포트(231)를 통하여 마스터 프로세서(220)로부터 전달 받은 제어정보를 이용하여 저장부(232)에서 부팅이미지를 독출하여 슬레이브 프로세서(240)에 전달한다. 구체적으로, 제어부(233)는 매핑정보가 포함된 제어정보를 이용하여 저장부(232)로부터 부팅이미지를 독출하여 에뮬레이터 포트(234)를 통하여 슬레이브 프로세서(240)에 전달할 수 있다.
도 4는 본 발명에 따른 부팅방법에 관한 순서도이다. 도 4를 참조하여 부팅방법을 설명하면, 먼저 마스터 프로세서(220)가 부팅한다(S210).
마스터 프로세서(220)는 부팅한 후, 슬레이브 프로세서(240) 부팅을 위한 부팅이미지를 비휘발성 메모리 에뮬레이터(230)에 전달한다(S220). 바람직하게는, 슬레이브 프로세서(240)가 DPRAM(250) 인터페이스를 셋업하기 위한 부팅이미지를 전달한다.
이때, 부팅이미지와 함께 슬레이브 프로세서(240)의 부팅이미지가 종래 기술의 비휘발성 메모리(130)에 저장되어 있어야 할 데이터 위치와 본 발명에서 마스터 프로세서(220)가 슬레이브 프로세서(240)의 부팅이미지를 에뮬레이터 저장부(232)에 실제 저장한 데이터 위치에 관한 매핑정보를 포함한 제어정보를 함께 전달할 수 있다.
다음으로, 슬레이브 프로세서(240)가 부팅에 필요한 정보를 요청한다(S230). 본 발명의 바람직한 일 실시예에 의하면, 슬레이브 프로세서(240)가 DPRAM(250) 인터페이스를 셋업하기 위한 부팅이미지만을 요청한다.
에뮬레이터(230)는 슬레이브 프로세서(240) 요청에 따라 부팅이미지를 슬레이브 프로세서(240)에 전달한다(S240). 구체적으로, 에뮬레이터(230)는 제어정보를 이용하여 부팅이미지를 슬레이브 프로세서(240)에 전달할 수 있다.
슬레이브 프로세서(240)는 부팅 후, DPRAM(250)을 통해 마스터 프로세서(220)와 통신한다(S250). 구체적으로, 슬레이브 프로세서(240)는 부팅이미지를 전달받아 부팅한 후, DPRAM(250)을 통해 슬레이브 프로세서(240)의 특정 기능을 수행하기 위한 데이터를 마스터 프로세서(220)로부터 전달 받을 수 있다.
이상에서는 본 발명의 바람직한 실시예 및 응용예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예 및 응용예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.

Claims (5)

  1. 비휘발성 메모리로부터 독출된 부팅이미지 및 제어정보를 전달받는 인터페이스 포트;
    상기 부팅이미지를 저장하는 저장부;
    부팅에 필요한 정보를 요청 받는 에뮬레이터 포트; 및
    상기 요청에 따라 상기 제어정보를 이용하여 상기 저장부에서 부팅이미지를 독출하여 상기 에뮬레이터 포트를 통하여 전달하는 제어부;를 포함하되,
    상기 제어정보는 상기 비휘발성 메모리에 저장된 부팅이미지의 데이터 위치와 상기 저장부에 저장된 부팅이미지의 데이터 위치의 매핑정보를 포함하는 것
    을 특징으로 하는 에뮬레이터.
  2. 제1항에 있어서,
    상기 인터페이스 포트는 I2C, SPI, 동기식 메모리 인터페이스, 비동기식 메모리 인터페이스 및 UART 중 어느 하나인 것인 에뮬레이터.
  3. 부팅이미지가 저장된 비휘발성 메모리;
    상기 부팅이미지를 상기 비휘발성 메모리로부터 독출하여 전달하는 마스터 프로세서;
    부팅에 필요한 정보를 요청하는 슬레이브 프로세서; 및
    상기 마스터 프로세서로부터 전달받은 상기 부팅이미지를 저장하고, 상기 슬레이브 프로세서의 요청에 따라 저장된 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하는 에뮬레이터; 를 포함하되,
    상기 에뮬레이터는,
    상기 마스터 프로세서로부터 제어정보를 전달받고, 상기 제어정보를 이용하여 상기 에뮬레이터에 저장된 부팅이미지를 상기 슬레이브 프로세서에 전달하며,
    상기 제어정보는 상기 비휘발성 메모리에 저장된 부팅이미지의 데이터 위치와 상기 에뮬레이터에 저장된 부팅이미지의 데이터 위치의 매핑정보를 포함하는 것
    을 특징으로 하는 부팅장치.
  4. 제3항에 있어서,
    상기 마스터 프로세서와 상기 슬레이브 프로세서간의 통신을 위한 DPRAM(Dual Port RAM)
    을 더 포함하는 것
    을 특징으로 하는 부팅장치.
  5. 제3항에 있어서,
    상기 비휘발성 메모리는 NAND, ONE-NAND 및 NOR 플래시 중 어느 하나인 것
    을 특징으로 하는 부팅장치.
PCT/KR2011/007414 2010-10-06 2011-10-06 부팅 장치 및 그 방법 WO2012047043A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100097411A KR20120035716A (ko) 2010-10-06 2010-10-06 부팅 장치 및 그 방법
KR10-2010-0097411 2010-10-06

Publications (2)

Publication Number Publication Date
WO2012047043A2 true WO2012047043A2 (ko) 2012-04-12
WO2012047043A3 WO2012047043A3 (ko) 2012-06-21

Family

ID=45928239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007414 WO2012047043A2 (ko) 2010-10-06 2011-10-06 부팅 장치 및 그 방법

Country Status (3)

Country Link
KR (1) KR20120035716A (ko)
CN (1) CN102446108A (ko)
WO (1) WO2012047043A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515633B (zh) * 2019-08-30 2023-06-20 深圳市汇顶科技股份有限公司 烧录装置及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002882B1 (ko) * 1992-06-11 1997-03-12 엘지전보통신 주식회사 다중 프로세서 시스템의 부트 스트랩 프로그램 로딩 방법 및 장치
KR20010038169A (ko) * 1999-10-22 2001-05-15 송재인 부팅 프로그램 변경방법
KR20040049506A (ko) * 2002-12-06 2004-06-12 한국전자통신연구원 드래곤볼 시리즈의 부트스트랩 모드를 이용한플래시메모리 갱신 시스템 및 방법
KR100629069B1 (ko) * 2002-04-18 2006-09-26 인터내셔널 비지네스 머신즈 코포레이션 데이터 액세스 방법, 데이터 액세스 시스템 및 컴퓨터 판독 가능 기록 매체

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139849B2 (en) * 2002-08-07 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device
KR100703357B1 (ko) * 2003-08-16 2007-04-03 삼성전자주식회사 보조제어부를 구비하는 휴대용 단말기의 캐시메모리구현장치 및 방법
US20100049486A1 (en) * 2008-08-22 2010-02-25 General Electric Company Systems and Methods for Simulating Plant Operations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002882B1 (ko) * 1992-06-11 1997-03-12 엘지전보통신 주식회사 다중 프로세서 시스템의 부트 스트랩 프로그램 로딩 방법 및 장치
KR20010038169A (ko) * 1999-10-22 2001-05-15 송재인 부팅 프로그램 변경방법
KR100629069B1 (ko) * 2002-04-18 2006-09-26 인터내셔널 비지네스 머신즈 코포레이션 데이터 액세스 방법, 데이터 액세스 시스템 및 컴퓨터 판독 가능 기록 매체
KR20040049506A (ko) * 2002-12-06 2004-06-12 한국전자통신연구원 드래곤볼 시리즈의 부트스트랩 모드를 이용한플래시메모리 갱신 시스템 및 방법

Also Published As

Publication number Publication date
WO2012047043A3 (ko) 2012-06-21
KR20120035716A (ko) 2012-04-16
CN102446108A (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
US8683110B2 (en) I/O system and I/O control method
WO2019074217A1 (ko) 무선 배터리 관리 장치 및 이를 포함하는 배터리팩
WO2014081100A1 (ko) 비휘발성 메모리 시스템 및 이를 위한 맵핑 테이블 관리 방법
WO2011126190A1 (ko) 네트워크 효율성을 고려한 ＳｏＣ 기반 시스템 네트워크 프로토콜
KR101711698B1 (ko) 데이터 처리 방법, 및 데이터 처리 장치
WO2014007431A1 (ko) 휴대 단말과 외부 장치 간 데이터 송수신 시스템 및 방법
WO2018000673A1 (zh) 一种终端应用程序运行的方法及装置
US8631185B2 (en) Method and system for transferring high-speed data within a portable device
WO2012121559A2 (ko) 복사 명령 및 이동 명령을 지원하는 스토리지 시스템 및 상기 스토리지 시스템의 동작 방법
WO2016141613A1 (zh) 一种芯片引脚复用的方法及系统
US8996734B2 (en) I/O virtualization and switching system
WO2019182335A1 (ko) 전자 장치 및 전자 장치의 업데이트 제어 방법
WO2015023144A1 (ko) 메모리 공유 환경에서 데이터 무결성 감시 장치 및 방법
WO2015102372A1 (ko) 네트워크 인터페이스 가상화 장치 및 방법
WO2013180345A1 (ko) 외부 디바이스와 이에 도킹되는 휴대 단말 사이의 입력 이벤트 처리 방법
WO2017107443A1 (zh) 提高智能电视与嵌入式多媒体卡兼容性的方法、智能电视
WO2016013815A1 (ko) 데이터 운용 방법 및 전자 장치
CN110297612B (zh) 一种mipi数据处理芯片及方法
WO2012047043A2 (ko) 부팅 장치 및 그 방법
EP2538335A2 (en) Apparatus and method for sharing i/o device
WO2017082633A1 (en) Method and apparatus for maintaining continuity of on-going session over wired or wireless interface
WO2020085583A1 (ko) 상용 메모리 버스를 이용하는 프로세싱 인 메모리 장치
WO2023177024A1 (ko) 아키텍처 변경을 위한 소스 변환 솔루션 제공 장치 및 방법
WO2017213349A1 (ko) 차량용 usb 인터페이스 모듈 및 그를 포함하는 avn 시스템
WO2014137008A1 (ko) 그래픽 자원 공유 시스템 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11830928

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase in:

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 26/07/2013)

122 Ep: pct application non-entry in european phase

Ref document number: 11830928

Country of ref document: EP

Kind code of ref document: A2