KR20120035716A - 부팅 장치 및 그 방법 - Google Patents

부팅 장치 및 그 방법 Download PDF

Info

Publication number
KR20120035716A
KR20120035716A KR1020100097411A KR20100097411A KR20120035716A KR 20120035716 A KR20120035716 A KR 20120035716A KR 1020100097411 A KR1020100097411 A KR 1020100097411A KR 20100097411 A KR20100097411 A KR 20100097411A KR 20120035716 A KR20120035716 A KR 20120035716A
Authority
KR
South Korea
Prior art keywords
boot image
emulator
boot
processor
booting
Prior art date
Application number
KR1020100097411A
Other languages
English (en)
Inventor
박동조
Original Assignee
주식회사 유니듀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니듀 filed Critical 주식회사 유니듀
Priority to KR1020100097411A priority Critical patent/KR20120035716A/ko
Priority to CN2011101256204A priority patent/CN102446108A/zh
Priority to PCT/KR2011/007414 priority patent/WO2012047043A2/ko
Publication of KR20120035716A publication Critical patent/KR20120035716A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 부팅 장치 및 그 방법에 관한 것이다. 본 발명에 의하면, 마스터 프로세서가 부팅하고, 상기 마스터 프로세서가 부팅이미지를 에뮬레이터에 전달하고, 슬레이브 프로세서가 상기 에뮬레이터에 부팅정보를 요청하고, 상기 요청에 따라 상기 에뮬레이터가 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하고, 상기 슬레이브 프로세서가 부팅한 후 상기 마스터 프로세서와 통신한다. 그 결과, 본 발명에 의하면, 슬레이브 프로세서에 연결된 대용량의 비휘발성 메모리를 소용량의 메모리로 대체할 수 있는 에뮬레이터를 이용하기 때문에 부팅 장치의 물리적 크기가 줄어들며, 생산 원가를 절감할 수 있는 효과가 있다.

Description

부팅 장치 및 그 방법{Apparatus and Method of booting}
본 발명은 부팅 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 에뮬레이터를 이용하여 2개 이상의 프로세서를 가지는 시스템을 부팅할 수 있도록 하는 장치 및 그 방법에 관한 것이다.
도 1은 종래의 2개의 프로세서를 사용하는 장치의 구성도이다. 도 1을 참조하면, 종래 2개 이상의 프로세서를 가지는 장치(100)는, 제1 비휘발성 메모리(110), 마스터 프로세서(120), 제2 비휘발성 메모리(130), 슬레이브 프로세서(140)와 DPRAM(Dual Port RAM)(150)을 포함한다.
제1 비휘발성 메모리(110)는 마스터 프로세서(120) 부팅을 위한 부팅이미지를 저장하고 있으며, 제2 비휘발성 메모리(130)는 슬레이브 프로세서(140) 부팅을 위한 부팅이미지를 저장한다.
마스터 프로세서(120)는 전체 어플리케이션 기능을 수행하고, 슬레이브 프로세서(140)를 제어한다. 슬레이브 프로세서(140)는 자신의 특정 기능을 수행한다. DPRAM(150)은 마스터 프로세서(120)와 슬레이브 프로세서(140)간의 통신을 수행한다.
2개 이상의 프로세서를 가지는 장치(100)가 부팅될 때, 마스터 프로세서(120)는 BootROM내의 프라이머리 부팅이미지를 실행하여 제1 비휘발성 메모리(110)에 저장된 부팅이미지를 읽는다. 마스터 프로세서(120)는 상기 부팅이미지를 실행하여 부팅하고, DPRAM(150)에 대한 인터페이스를 통해 슬레이브 프로세서(140)와의 통신을 준비한다.
슬레이브 프로세서(140)는, BootROM내의 프라이머리 부팅이미지를 실행하여, 제2 비휘발성 메모리(130)에 저장된 부팅이미지를 읽는다. 슬레이브 프로세서(140)는 부팅이미지를 실행하여 부팅하고 DPRAM(150)에 대한 인터페이스를 통해 마스터 프로세서(120)와의 통신을 준비한다.
슬레이브 프로세서(140)에 연결된 제2 비휘발성 메모리(130)에는 DPRAM(150) 인터페이스 셋업을 기본으로 하는 적은 양의 부팅이미지가 저장되어 있다. 슬레이브 프로세서(140)가 필요로 하는 그 이외의 데이터는 마스터 프로세서(120)에 연결된 제1 비휘발성 메모리(110)에 저장되어 있다.
슬레이브 프로세서(140)는 제1 비휘발성 메모리(110)에 저장된 데이터를 DPRAM(150)을 통하여 전달 받고 실행한다.
이와 같이, 종래 2개 이상의 프로세서를 가지는 장치(100)가 부팅되기 위해서는 프로세서 별로 각각의 비휘발성 메모리가 연결되어 있어야 하므로, 비휘발성 메모리를 추가로 구매하는 비용이 소요되는 문제점이 있다.
또한, 종래의 2개 이상의 프로세서를 가지는 부팅장치를 생산할 때 각각의 비휘발성 메모리에 부팅이미지를 저장하므로, 다운로드의 경로나 생산공정에 어려움이 있는 문제점이 있다.
또한, 종래의 부팅장치에서 DPRAM 인터페이스 셋업을 위한 데이터는 수백 킬로바이트로서 소량인데 비해, 비휘발성 메모리의 크기는 수백 메가바이트에서 수 기가바이트로 매우 크기 때문에 메모리의 낭비가 큰 문제점이 있다.
본 발명의 목적은, 슬레이브 프로세서에 연결된 대용량의 비휘발성 메모리를 소용량의 메모리로 대체할 수 있는 에뮬레이터를 제공함에 있다.
본 발명의 또 다른 목적은, 비휘발성 메모리에 부팅이미지와 데이터를 저장하는 공정을 제거하여 부팅장치의 생산 시간을 단축할 수 있는 부팅장치 및 방법을 제공함에 있다.
본 발명에 따른 에뮬레이터는, 부팅이미지 및 제어정보를 전달받는 인터페이스 포트; 상기 부팅이미지를 저장하는 저장부; 부팅에 필요한 정보를 요청 받는 에뮬레이터 포트; 및 상기 요청에 따라 상기 제어정보를 이용하여 상기 저장부에서 부팅이미지를 독출하여 상기 에뮬레이터 포트를 통하여 전달하는 제어부;를 포함한다.
바람직하게는, 상기 부팅이미지는 비휘발성 메모리로부터 독출되어 인터페이스 포트로 전달되며, 상기 부팅에 필요한 정보는 상기 부팅이미지가 상기 비휘발성 메모리에 저장된 데이터 위치를 포함하고, 상기 제어정보는 상기 부팅이미지가 저장된 상기 비휘발성 메모리의 데이터 위치와 상기 저장부에서의 데이터 위치의 매핑정보를 포함하는 것을 특징으로 한다.
또한, 상기 인터페이스 포트는 I2C, SPI, 동기식 메모리 인터페이스, 비동기식 메모리 인터페이스 및 UART 중 어느 하나인 것을 특징으로 한다.
한편, 본 발명에 따른 부팅장치는, 부팅이미지가 저장된 비휘발성 메모리; 상기 부팅이미지를 상기 비휘발성 메모리로부터 독출하여 전달하는 마스터 프로세서; 부팅에 필요한 정보를 요청하는 슬레이브 프로세서; 및 상기 슬레이브 프로세서의 요청에 따라 전달받은 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하는 에뮬레이터; 를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 마스터 프로세서와 상기 슬레이브 프로세서간의 통신을 위한 DPRAM(Dual Port RAM) 을 더 포함한다.
또한, 상기 에뮬레이터는, 상기 마스터 프로세서로부터 제어정보를 전달받고, 상기 제어정보를 이용하여 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하되, 상기 제어 정보는 상기 부팅이미지가 저장된 상기 비휘발성 메모리의 데이터 위치와 상기 저장부에서의 데이터 위치의 매핑정보를 포함하는 것을 특징으로 한다.
또한, 상기 비휘발성 메모리는 NAND, ONE-NAND 및 NOR 플래시 중 어느 하나인 것을 특징으로 한다.
한편, 본 발명에 따른 부팅방법은, 마스터 프로세서가 부팅하는 단계; 상기 마스터 프로세서가 부팅이미지를 에뮬레이터에 전달하는 단계; 슬레이브 프로세서가 상기 에뮬레이터에 부팅정보를 요청하는 단계; 상기 요청에 따라 상기 에뮬레이터가 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하는 단계; 및 상기 슬레이브 프로세서가 부팅한 후 상기 마스터 프로세서와 통신하는 단계; 를 포함한다.
본 발명은, 슬레이브 프로세서에 연결된 대용량의 비휘발성 메모리를 소용량의 메모리로 대체할 수 있는 에뮬레이터를 이용하기 때문에 부팅 장치의 물리적 크기가 줄어들며, 생산 원가를 절감할 수 있는 효과가 있다.
또한, 본 발명은 비휘발성 메모리에 부팅이미지와 데이터를 저장하는 공정을 제거하여 부팅장치의 생산 시간을 단축할 수 있는 효과가 있다.
도 1은 종래의 2개의 프로세서를 사용하는 장치의 구성도이다.
도 2는 본 발명에 따른 부팅장치의 구성도이다.
도 3은 본 발명에 따른 에뮬레이터의 내부 구성도이다.
도 4는 본 발명에 따른 부팅방법에 관한 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 본 발명에 따른 부팅장치의 구성도이다. 도 2를 참조하면, 부팅장치(200)는, 비휘발성 메모리(210), 마스터 프로세서(220), 에뮬레이터(230), 슬레이브 프로세서(240)와 DPRAM(Dual Port RAM)(250)을 포함한다.
비휘발성 메모리(210)에는 마스터 프로세서(220) 및 슬레이브 프로세서(240)의 부팅이미지를 저장된다. 또한 비휘발성 메모리(210)에는 부팅이미지 이외에 비휘발성 데이터가 저장될 수 있다.
본 발명의 바람직한 일 실시예에 의하면, 비휘발성 메모리(210)는 NAND 플래시, ONE-NAND 플래시 및 NOR 플래시 중 어느 하나일 수 있다.
마스터 프로세서(220)는 전체 어플리케이션 기능을 수행하고, 슬레이브 프로세서(240)를 제어한다. 마스터 프로세서(220)는 내부에 BootROM을 가지고 있다. BootROM은 프라이머리 부팅이미지를 포함하며, 프라이머리 부팅이미지는 부팅 시 가장 먼저 동작하며, 비휘발성 메모리(210)에서 부팅이미지를 읽어 부팅을 완료한다.
프로세서가 부팅되기 위해서는 프로세서와 연결된 비휘발성 메모리(210)의 특정 어드레스 위치에 프로세서가 읽을 수 있는 부팅이미지가 저장되어 있어야 하며, 프라이머리 부팅이미지가 부팅이미지를 읽을 수 있어야 한다.
마스터 프로세서(220)가 먼저 부팅을 부팅을 하고, 에뮬레이터(230)에 슬레이브 프로세서(240)가 부팅할 수 있도록 부팅이미지를 전달한다. 바람직하게는 마스터 프로세서(220)는 슬레이브 프로세서(240)가 DPRAM 인터페이스를 셋업하기 위한 부팅이미지만을 전달한다. 이때, 마스터 프로세서(220)는 부팅이미지와 함께 슬레이브 프로세서(240)의 부팅이미지가 종래 기술의 비휘발성 메모리(130)에 저장되어 있어야 할 데이터 위치와 본 발명에서 마스터 프로세서(220)가 슬레이브 프로세서(240)의 부팅이미지를 에뮬레이터 저장부(232)에 실제 저장한 데이터 위치에 관한 매핑정보를 포함한 제어정보를 함께 전달할 수 있다.
또한, 마스터 프로세서(220)는 DPRAM(250)을 통하여 슬레이브 프로세서(240)와의 통신을 준비한다.
에뮬레이터(230)는 슬레이브 프로세서(240)의 요청에 따라 마스터 프로세서(220)로부터 전달받은 부팅이미지를 슬레이브 프로세서(240)에 전달한다. 즉, 에뮬레이터(230)는 종래 기술의 슬레이브 프로세서(240)에 연결된 비휘발성 메모리의 역할을 수행한다
슬레이브 프로세서(240)는 부팅에 필요한 정보를 에뮬레이터(230)에 요청한다. 본 발명의 바람직한 일 실시예에 의하면, 부팅에 필요한 정보는 DPRAM(250) 인터페이스를 셋업하기 위한 부팅이미지일 수 있으며, 이하에서는 부팅에 필요한 정보가 부팅이미지인 경우를 가정하여 설명한다.
슬레이브 프로세서(240)는 에뮬레이터(230)로부터 부팅이미지를 전달받아, 부팅이미지를 읽어 부팅을 완료한다. 그리고, 슬레이브 프로세서(240)는 DPRAM(250)을 통하여 마스터 프로세서(220)와 통신을 준비한 후, DPRAM(250)을 통하여 특정 기능을 수행하기 위한 데이터를 전달받고, 그 기능을 수행한다.
DPRAM(250)은 마스터 프로세서(220)와 슬레이브 프로세서(240) 사이의 통신을 수행한다. 마스터 프로세서(220)와 슬레이브 프로세서(240)가 DPRAM(250)에 연결되면, 이를 통하여 프로세서 간의 통신을 수행한다. 슬레이브 프로세서(240)는 비휘발성 메모리 에뮬레이터(230)로부터 부팅이미지를 전달받아 부팅한 후, DPRAM(250)을 통하여 특정 기능을 수행하기 위한 데이터를 전달받아 실행한다.
이하에서는 본 발명의 일 실시예인 에뮬레이터(230)에 대해 도 3을 참조하여, 더욱 상세하게 설명한다.
도 3은 본 발명에 따른 에뮬레이터의 내부 구성도이다. 도 3를 참조하면, 에뮬레이터(230)는, 인터페이스 포트(231), 저장부(232), 제어부(233)와 에뮬레이터 포트(234)를 포함한다.
인터페이스 포트(231)는 마스터 프로세서(220)로부터 부팅이미지와 제어정보를 전달받는다. 인터페이스 포트(231)는 마스터 프로세서(220)가 에뮬레이터(230)에 데이터와 제어정보를 전송할 수 있는 다양한 인터페이스에 해당한다.
본 발명의 바람직한 일 실시예에 의하면, 인터페이스 포트(231)는 I2C(Inter-Integrated Circuit), SPI(Serial to Parallel Interface), 동기식 메모리 인터페이스, 비동기식 메모리 인터페이스 및 UART(Universal Asynchronous Receiver Transmitter : 범용 비동기화 송수신기) 중 어느 하나일 수 있다.
저장부(232)에는 인터페이스 포트(231)에서 전달받은 부팅이미지가 저장된다.
에뮬레이터 포트(234)는 부팅에 필요한 정보를 요청 받는다. 슬레이브 프로세서(240)는 부팅에 필요한 부팅이미지를 에뮬레이터 포트(234)를 통하여 요청한다.
제어부(233)는 슬레이브 프로세서(240)의 부팅이미지 요청에 따라, 인터페이스 포트(231)를 통하여 마스터 프로세서(220)로부터 전달 받은 제어정보를 이용하여 저장부(232)에서 부팅이미지를 독출하여 슬레이브 프로세서(240)에 전달한다. 구체적으로, 제어부(233)는 매핑정보가 포함된 제어정보를 이용하여 저장부(232)로부터 부팅이미지를 독출하여 에뮬레이터 포트(234)를 통하여 슬레이브 프로세서(240)에 전달할 수 있다.
도 4는 본 발명에 따른 부팅방법에 관한 순서도이다. 도 4를 참조하여 부팅방법을 설명하면, 먼저 마스터 프로세서(220)가 부팅한다(S210).
마스터 프로세서(220)는 부팅한 후, 슬레이브 프로세서(240) 부팅을 위한 부팅이미지를 비휘발성 메모리 에뮬레이터(230)에 전달한다. 바람직하게는, 슬레이브 프로세서(240)가 DPRAM(250) 인터페이스를 셋업하기 위한 부팅이미지를 전달한다.
이때, 부팅이미지와 함께 슬레이브 프로세서(240)의 부팅이미지가 종래 기술의 비휘발성 메모리(130)에 저장되어 있어야 할 데이터 위치와 본 발명에서 마스터 프로세서(220)가 슬레이브 프로세서(240)의 부팅이미지를 에뮬레이터 저장부(232)에 실제 저장한 데이터 위치에 관한 매핑정보를 포함한 제어정보를 함께 전달할 수 있다.
다음으로, 슬레이브 프로세서(240)가 부팅에 필요한 정보를 요청한다(S230). 본 발명의 바람직한 일 실시예에 의하면, 슬레이브 프로세서(240)가 DPRAM(250) 인터페이스를 셋업하기 위한 부팅이미지만을 요청한다.
에뮬레이터(230)는 슬레이브 프로세서(240) 요청에 따라 부팅이미지를 슬레이브 프로세서(240)에 전달한다(S240). 구체적으로, 에뮬레이터(230)는 제어정보를 이용하여 부팅이미지를 슬레이브 프로세서(240)에 전달할 수 있다.
슬레이브 프로세서(240)는 부팅 후, DPRAM(250)을 통해 마스터 프로세서(220)와 통신한다(S250). 구체적으로, 슬레이브 프로세서(240)는 부팅이미지를 전달받아 부팅한 후, DPRAM(250)을 통해 슬레이브 프로세서(240)의 특정 기능을 수행하기 위한 데이터를 마스터 프로세서(220)로부터 전달 받을 수 있다.
이상에서는 본 발명의 바람직한 실시예 및 응용예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예 및 응용예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
210 : 비휘발성 메모리 220 : 마스터 프로세서
230 : 에뮬레이터
231 : 인터페이스 포트 232 : 저장부
233 : 제어부 234 : 에뮬레이터 포트
240 : 슬레이브 프로세서 250 : DPRAM

Claims (8)

  1. 부팅이미지 및 제어정보를 전달받는 인터페이스 포트;
    상기 부팅이미지를 저장하는 저장부;
    부팅에 필요한 정보를 요청 받는 에뮬레이터 포트; 및
    상기 요청에 따라 상기 제어정보를 이용하여 상기 저장부에서 부팅이미지를 독출하여 상기 에뮬레이터 포트를 통하여 전달하는 제어부;를 포함하는 것
    을 특징으로 하는 에뮬레이터.
  2. 제1항에 있어서,
    상기 부팅이미지는 비휘발성 메모리로부터 독출되어 인터페이스 포트로 전달되며,
    상기 부팅에 필요한 정보는 상기 부팅이미지가 상기 비휘발성 메모리에 저장된 데이터 위치를 포함하고, 상기 제어정보는 상기 부팅이미지가 저장된 상기 비휘발성 메모리의 데이터 위치와 상기 저장부에서의 데이터 위치의 매핑정보를 포함하는 것
    을 특징으로 하는 에뮬레이터.
  3. 제1항에 있어서,
    상기 인터페이스 포트는 I2C, SPI, 동기식 메모리 인터페이스, 비동기식 메모리 인터페이스 및 UART 중 어느 하나인 것인 비휘발성 메모리 에뮬레이터.
  4. 부팅이미지가 저장된 비휘발성 메모리;
    상기 부팅이미지를 상기 비휘발성 메모리로부터 독출하여 전달하는 마스터 프로세서;
    부팅에 필요한 정보를 요청하는 슬레이브 프로세서; 및
    상기 슬레이브 프로세서의 요청에 따라 전달받은 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하는 에뮬레이터;
    를 포함하는 것
    을 특징으로 하는 부팅장치.
  5. 제4항에 있어서,
    상기 마스터 프로세서와 상기 슬레이브 프로세서간의 통신을 위한 DPRAM(Dual Port RAM)
    을 더 포함하는 것
    을 특징으로 하는 부팅장치.
  6. 제4항에 있어서,
    상기 에뮬레이터는,
    상기 마스터 프로세서로부터 제어정보를 전달받고, 상기 제어정보를 이용하여 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하되,
    상기 제어 정보는 상기 부팅이미지가 저장된 상기 비휘발성 메모리의 데이터 위치와 상기 저장부에서의 데이터 위치의 매핑정보
    를 포함하는 것
    을 특징으로 하는 부팅장치.
  7. 제4항에 있어서,
    상기 비휘발성 메모리는 NAND, ONE-NAND 및 NOR 플래시 중 어느 하나인 것
    을 특징으로 하는 부팅장치.
  8. 마스터 프로세서가 부팅하는 단계;
    상기 마스터 프로세서가 부팅이미지를 에뮬레이터에 전달하는 단계;
    슬레이브 프로세서가 상기 에뮬레이터에 부팅정보를 요청하는 단계;
    상기 요청에 따라 상기 에뮬레이터가 상기 부팅이미지를 상기 슬레이브 프로세서에 전달하는 단계; 및
    상기 슬레이브 프로세서가 부팅한 후 상기 마스터 프로세서와 통신하는 단계;
    를 포함하는 것
    을 특징으로 하는 부팅방법.
KR1020100097411A 2010-10-06 2010-10-06 부팅 장치 및 그 방법 KR20120035716A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100097411A KR20120035716A (ko) 2010-10-06 2010-10-06 부팅 장치 및 그 방법
CN2011101256204A CN102446108A (zh) 2010-10-06 2011-05-10 引导装置及其方法
PCT/KR2011/007414 WO2012047043A2 (ko) 2010-10-06 2011-10-06 부팅 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097411A KR20120035716A (ko) 2010-10-06 2010-10-06 부팅 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20120035716A true KR20120035716A (ko) 2012-04-16

Family

ID=45928239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097411A KR20120035716A (ko) 2010-10-06 2010-10-06 부팅 장치 및 그 방법

Country Status (3)

Country Link
KR (1) KR20120035716A (ko)
CN (1) CN102446108A (ko)
WO (1) WO2012047043A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515633A (zh) * 2019-08-30 2019-11-29 深圳市汇顶科技股份有限公司 烧录装置及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002882B1 (ko) * 1992-06-11 1997-03-12 엘지전보통신 주식회사 다중 프로세서 시스템의 부트 스트랩 프로그램 로딩 방법 및 장치
KR20010038169A (ko) * 1999-10-22 2001-05-15 송재인 부팅 프로그램 변경방법
US6851056B2 (en) * 2002-04-18 2005-02-01 International Business Machines Corporation Control function employing a requesting master id and a data address to qualify data access within an integrated system
US7139849B2 (en) * 2002-08-07 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device
KR20040049506A (ko) * 2002-12-06 2004-06-12 한국전자통신연구원 드래곤볼 시리즈의 부트스트랩 모드를 이용한플래시메모리 갱신 시스템 및 방법
KR100703357B1 (ko) * 2003-08-16 2007-04-03 삼성전자주식회사 보조제어부를 구비하는 휴대용 단말기의 캐시메모리구현장치 및 방법
US20100049486A1 (en) * 2008-08-22 2010-02-25 General Electric Company Systems and Methods for Simulating Plant Operations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515633A (zh) * 2019-08-30 2019-11-29 深圳市汇顶科技股份有限公司 烧录装置及系统
CN110515633B (zh) * 2019-08-30 2023-06-20 深圳市汇顶科技股份有限公司 烧录装置及系统

Also Published As

Publication number Publication date
CN102446108A (zh) 2012-05-09
WO2012047043A3 (ko) 2012-06-21
WO2012047043A2 (ko) 2012-04-12

Similar Documents

Publication Publication Date Title
US10372648B2 (en) Device management method and apparatus
US10649815B2 (en) Apparatus and method of managing shared resources in achieving IO virtualization in a storage device
EP3214553B1 (en) Storage resource access method supporting sr-iov, storage controller and storage device
EP3370155B1 (en) Storage data access method, related controller, device, host, and system
US10866737B2 (en) Apparatus, method and system to store information for a solid state drive
JPWO2008117520A1 (ja) メモリコントローラ、不揮発性メモリシステムおよびホスト装置
KR101698707B1 (ko) 가상 pci 장치 및 가상 mmio 장치를 형성하기 위한 일반적인 방법
TWI598815B (zh) 用以供更新基本輸入輸出系統之橋接模組及其更新方法
CN109977037B (zh) 一种dma数据传输方法及系统
US9354818B2 (en) Memory device and data storing method
KR20190056891A (ko) 저장 장치를 포함하는 호스트 시스템의 동작 방법 및 저장 장치 제어기의 동작 방법
WO2022052883A1 (zh) 一种节约双片上系统存储资源的方法、双片上系统
US10459650B2 (en) Data operation method and electronic device
KR20150072963A (ko) 다중시스템 및 이의 부팅 방법
KR20120035716A (ko) 부팅 장치 및 그 방법
WO2017121077A1 (zh) 一种双引导文件的切换方法及装置
US20130103886A1 (en) Dual-firmware for next generation emulation
US10977201B1 (en) Per IO direct memory access redirection
CN116909689B (zh) 虚拟机热迁移方法、装置、存储介质和电子设备
CN116436787B (zh) 网络接口管理方法、使用方法、装置、设备和存储介质
CN118035143A (zh) 一种dma地址的分配方法、设备及存储介质
KR20110047838A (ko) 모바일용 스토리지 제어 장치 및 방법
CN106294207B (zh) 一种反馈数据的方法、缓存器、控制器及系统
WO2016053146A1 (ru) Компьютерная система
KR102159963B1 (ko) 컴퓨터 시스템의 부팅 가속을 위한 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee