WO2012043811A1 - 太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法 - Google Patents

太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法 Download PDF

Info

Publication number
WO2012043811A1
WO2012043811A1 PCT/JP2011/072602 JP2011072602W WO2012043811A1 WO 2012043811 A1 WO2012043811 A1 WO 2012043811A1 JP 2011072602 W JP2011072602 W JP 2011072602W WO 2012043811 A1 WO2012043811 A1 WO 2012043811A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
electrode
solar cell
paste
conductive paste
Prior art date
Application number
PCT/JP2011/072602
Other languages
English (en)
French (fr)
Inventor
耕太郎 梅田
智子 吉見
周平 片山
三浦　好雄
智広 岩井田
武史 中谷
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US13/824,879 priority Critical patent/US8815637B2/en
Priority to JP2012536590A priority patent/JP5734304B2/ja
Publication of WO2012043811A1 publication Critical patent/WO2012043811A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a conductive paste for a solar cell and a method for manufacturing a solar cell element including a step of applying this paste on a semiconductor substrate and baking the applied paste.
  • an electrode of a solar cell element is generally formed by applying a paste for forming an electrode to a semiconductor substrate such as silicon having a pn junction by a screen printing method and baking it in an oxidizing atmosphere. is there.
  • the paste used is a paste prepared by mixing metal powder, glass frit, organic vehicle, etc. (see, for example, Japanese Patent Application Laid-Open No. 2009-246277).
  • This invention is made
  • the conductive paste for solar cell is a paste containing a silver powder, a glass frit, and a sintering inhibitor that suppresses sintering of the silver powders, and the sintering inhibitor is And one or more selected from aluminum oxide, silicon oxide and silicon carbide.
  • the manufacturing method of the solar cell element which concerns on one form of this invention is a manufacturing method of the solar cell element which provided the electrode on the semiconductor base
  • a method for manufacturing a solar cell element includes a semiconductor substrate, an antireflection layer disposed in a first region on one principal surface of the semiconductor substrate, and one principal surface of the semiconductor substrate. And a surface electrode disposed in the second region, wherein the antireflection layer is formed on the first region and the second region of the semiconductor substrate.
  • a layer forming step, a coating step of applying the conductive paste for solar cell on the antireflection layer corresponding to the second region of the semiconductor substrate, and baking the conductive paste for solar cell By removing the antireflection layer located under the conductive paste for solar cell, the antireflection layer is disposed in the first region of the semiconductor substrate, and is disposed in the second region of the semiconductor substrate. Forming the surface electrode And a growth process.
  • the conductive paste for solar cell and the method for manufacturing a solar cell element using the conductive paste for solar cell it is possible to reduce poor adhesion between a semiconductor substrate such as a silicon substrate and an electrode during electrode formation. Since the generation of cracks on the surface of a semiconductor substrate such as a silicon substrate under the electrode can be reduced, the defect rate during manufacturing of the solar cell element can be reduced, and a highly reliable solar cell element can be provided.
  • FIG. 2 is a diagram showing an example of a solar cell element using the solar cell conductive paste according to one embodiment of the present invention, and is a cross-sectional view taken along the line KK in FIG. 1.
  • the paste for forming an electrode of a solar cell element used in the present embodiment includes a silver powder, a glass frit, and a sintering inhibitor that suppresses sintering of the silver powder.
  • the paste includes, in addition to silver powder, glass frit, and organic vehicle, a sintering inhibitor powder containing one or more selected from aluminum oxide, silicon oxide, and silicon carbide.
  • the silver powder may be a spherical powder having an average particle diameter of 0.1 to 5.0 ⁇ m or a flaky powder having the same size.
  • the sintering inhibitor has an effect of relieving stress on the surface of a semiconductor substrate such as a silicon substrate on which an electrode is provided by suppressing sintering of silver powders during firing of the electrode forming paste.
  • this sintering inhibitor is a substance that does not decompose or melt at the firing temperature of the paste, and in particular powders such as Al 2 O 3 that is aluminum oxide, SiO 2 that is silicon oxide, or SiC that is silicon carbide. Can be used.
  • Al 2 O 3 powder or SiO 2 powder the adhesion between the electrode formed by baking the paste applied on the semiconductor substrate and the semiconductor substrate is different from that of other materials. This is preferable because it is better than that of the case.
  • the average particle size of the sintering inhibitor contained in the paste is preferably 0.1 ⁇ m or more and 5 ⁇ m or less. This is because, by setting the average particle size within this numerical range, the sintering suppressing effect can be sufficiently exerted, and the generation of cracks on the surface of a semiconductor substrate such as a silicon substrate can be reduced. This is because the properties are good and a desired electrode shape can be easily obtained.
  • the content is preferably 11% or more and 30% or less with respect to the content of the silver powder. This is because by setting the contained mass within this numerical range, poor adhesion between a semiconductor substrate such as a silicon substrate and an electrode is less likely to occur, and the contact resistance between the electrode and the semiconductor substrate is improved.
  • glass frit contained in the paste examples include SiO 2 —Bi 2 O 3 —PbO, B 2 O 3 —SiO 2 —Bi 2 O 3 and B 2 O 3 —SiO 2 —PbO glasses.
  • a material such as one having Bi 2 O 3 —SiO 2 —ZnO-based glass and substantially not containing B 2 O 3 can be used.
  • being substantially not contained means, for example, that it is less than 0.1% by mass, and the same applies to the following description.
  • organic vehicle contained in the paste one obtained by dissolving ethyl cellulose, acrylic resin, alkyd resin or the like in a solvent can be used.
  • the solar cell element 10 includes a light receiving surface (an upper surface in FIG. 3, hereinafter referred to as a first surface) 9a on which light is incident, and a non-surface corresponding to the back surface of the first surface 9a. It has a light receiving surface (the lower surface in FIG. 3, hereinafter referred to as a second surface) 9b.
  • the solar cell element 10 includes a first semiconductor layer 2 that is a one-conductivity-type semiconductor layer, and a second semiconductor layer that is a reverse-conductivity-type semiconductor layer provided on the first surface 9a side of the first semiconductor layer 2. And an antireflection layer 4 provided on the first surface 9 a of the semiconductor substrate 1, which is a plate-like semiconductor substrate composed of 3.
  • the solar cell element 10 has a first electrode 5 provided on the first surface 9 a of the semiconductor substrate 1 and a second electrode 6 provided on the second surface 9 b of the semiconductor substrate 1.
  • a crystalline silicon substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate having a predetermined dopant element (impurity for conductivity control) and exhibiting one conductivity type (for example, p-type) is suitable. Used for.
  • a solar cell element generally uses a plate-shaped semiconductor substrate
  • a semiconductor substrate will be described below as an example, but the semiconductor substrate is not limited to a plate-shaped substrate.
  • the semiconductor substrate 1 constituting the first semiconductor layer 2 having one conductivity type for example, p-type
  • a crystalline silicon substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate is preferably used.
  • the specific resistance of the semiconductor substrate 1 is about 0.2 to 2.0 ⁇ ⁇ cm.
  • the thickness of the semiconductor substrate 1 is preferably 250 ⁇ m or less, for example, and more preferably 150 ⁇ m or less.
  • the shape of the semiconductor substrate 1 is not particularly limited. However, as shown in the drawing, if the shape is a quadrangular shape, the manufacturing method and when a solar cell module is configured by arranging a large number of solar cell elements, etc. From the viewpoint of
  • the semiconductor substrate 1 An example using a crystalline silicon substrate exhibiting p-type conductivity as the semiconductor substrate 1 will be described.
  • the semiconductor substrate 1 made of a crystalline silicon substrate is p-type, it is preferable to use, for example, boron or gallium as the dopant element.
  • the second semiconductor layer 3 that forms a pn junction with the first semiconductor layer 2 is a layer having a conductivity type opposite to that of the first semiconductor layer 2 (semiconductor substrate 1), and is on the first surface 9a side in the first semiconductor layer 2. Is provided. If the first semiconductor layer 2 exhibits p-type conductivity, the second semiconductor layer 3 is formed to exhibit n-type conductivity. In the silicon substrate in which the semiconductor substrate 1 exhibits p-type conductivity, for example, when the second semiconductor layer 3 is formed in the surface layer of the semiconductor substrate 1, the second semiconductor layer 3 is the first surface of the semiconductor substrate 1. It can be formed by diffusing impurities such as phosphorus on the 9a side.
  • the antireflection layer 4 plays a role of reducing the reflectance of light in a desired wavelength region and increasing the amount of photogenerated carriers.
  • the antireflection layer 4 is made of, for example, a silicon nitride film, a titanium oxide film, a silicon oxide film, a magnesium oxide film, an indium tin oxide film, a tin oxide film, or a zinc oxide film.
  • the thickness of the antireflection layer 4 is appropriately selected depending on the material constituting it, and is set so as to realize a non-reflection condition with respect to appropriate incident light.
  • the semiconductor substrate 1 made of silicon preferably has a refractive index of about 1.8 to 2.3 and a thickness of about 500 to 1200 mm.
  • the antireflection layer 4 is made of a silicon nitride film because it can also have a passivation effect.
  • a BSF (Back-Surface-Field) region 7 provided on the second surface 9b side of the semiconductor substrate 1 has a role of reducing a decrease in efficiency due to carrier recombination in the vicinity of the second surface 9b.
  • An internal electric field is formed on the second surface 9b side.
  • the BSF region 7 has the same conductivity type as that of the first semiconductor layer 2, but has a majority carrier concentration higher than the concentration of majority carriers contained in the first semiconductor layer 2. This means that the dopant element is present at a concentration higher than that of the dopant element doped to exhibit one conductivity type in the semiconductor substrate 1.
  • the BSF region 6 has a concentration of these dopant elements of 1 ⁇ 10 18 to 5 by diffusing a dopant element such as boron or aluminum on the second surface 9b side. It is preferably formed so as to be about ⁇ 10 21 atoms / cm 3 .
  • the first electrode 5 has a first output extraction electrode 5a and a plurality of linear first current collecting electrodes 5b. At least a part of the first output extraction electrode 5a intersects the first current collecting electrode 5b.
  • the first output extraction electrode 5a has a width of about 1.3 to 2.5 mm, for example.
  • the first current collecting electrode 5b is linear and has a line width of about 50 to 200 ⁇ m and is thinner than the first output extraction electrode 5a.
  • a plurality of the first current collecting electrodes 5b are provided with an interval of about 1.5 to 3 mm.
  • the thickness of the first electrode 5 is about 10 to 40 ⁇ m.
  • the first electrode 5 can be formed by applying an electrode forming paste made of, for example, silver powder, glass frit, an organic vehicle, or the like into a desired shape by screen printing or the like, and then baking the paste.
  • an electrode forming paste made of, for example, silver powder, glass frit, an organic vehicle, or the like into a desired shape by screen printing or the like, and then baking the paste.
  • a sintering inhibitor powder such as Al 2 O 3
  • particles such as Al 2 O 3 are dispersed in the first electrode 5. Thereby, it is possible to reduce the adhesion failure between the silicon substrate and the electrode at the time of electrode formation and the occurrence of cracks on the surface of the silicon substrate under the electrode.
  • the first electrode 5 is composed of a base electrode layer formed as described above and a plating electrode layer which is a conductive layer formed thereon by a plating method.
  • a plating electrode material a material appropriately selected from copper, silver, tin and the like is preferably used.
  • the thickness of the base electrode layer is preferably 1 to 10 ⁇ m, and the thickness of the plating electrode layer is preferably 5 to 30 ⁇ m. .
  • the base electrode layer is formed by applying an electrode forming paste and then baking. For this reason, the porosity of a base electrode layer becomes larger than 5%.
  • the total thickness of the first electrode 5 is reduced by reducing the thickness of the base electrode layer to 10 ⁇ m or less, preferably 8 ⁇ m or less.
  • the line resistance can be reduced while maintaining.
  • glass frit melted during firing is fixed to improve the adhesive strength of the electrode, but most of the glass component in the glass frit tends to be present at the interface with the semiconductor substrate.
  • glass frit used for the electrode forming paste as will be described later, in particular, it has Bi 2 O 3 -based glass, and by adding Al 2 O 3 to the paste, It is preferable because various characteristics are improved. This is because Al 2 O 3 has higher wettability with glass components than silver, and is easily adsorbed to glass during firing, so that the amount of glass frit reaching the interface of the semiconductor substrate 1 is reduced. This is presumed to reduce damage to the second semiconductor layer 3 due to penetration of the second semiconductor layer 3.
  • Bi 2 O 3 based glass means that Bi 2 O 3 is contained in an amount of more than 50% by mass with respect to the total components of the glass frit.
  • the content of Bi 2 O 3 is 50 to 90 mass%, SiO 2 is 0 to 10 mass%, ZnO is 0 to 15 mass%, and B 2 O 3 is 0 to 0 mass%.
  • 10% by mass, other components ZrO 2 , BaO, MgO, CaO, TiO 2 , Cr 2 O 3 , Fe 2 O 3 , Al 2 O 3 , CuO and / or P 2 O 5 etc. 0 to 15 mass %.
  • the glass frit used for the electrode forming paste has, in particular, Bi 2 O 3 —SiO 2 —ZnO-based glass, and this glass substantially contains B 2 O 3. What is not used may be used and the paste is fired under predetermined conditions. This is because various characteristics of the solar cell element after paste firing are improved as compared with those containing B 2 O 3 .
  • the second electrode 6 includes a second output extraction electrode 6a and a second current collecting electrode 6b.
  • the thickness of the second output extraction electrode 6a of this embodiment is about 10 to 30 ⁇ m, and the width is about 1.3 to 7 mm.
  • the second output extraction electrode 6a can be formed of the same material and manufacturing method as the first electrode 5 described above. For example, you may form by apply
  • the second collector electrode 6b has a thickness of about 15 to 50 ⁇ m, and is formed on substantially the entire surface of the second surface 9b of the semiconductor substrate 1 excluding a part of the second output extraction electrode 6a.
  • the second current collecting electrode 6b can be formed by, for example, applying an aluminum paste in a desired shape and baking it.
  • a process for forming an electrode on a semiconductor substrate 1 such as a silicon substrate
  • a firing step of forming an electrode layer thereon a process for forming an electrode on a semiconductor substrate 1 such as a silicon substrate.
  • a semiconductor substrate 1 such as a silicon substrate, an antireflection layer 4 disposed in a first region 1 a on one main surface of the semiconductor substrate 1, and one main surface of the semiconductor substrate 1
  • the antireflection layer forming step of forming the antireflection layer 4 on the first region 1a and the second region 1b of the semiconductor substrate 1 and the above-described paste are applied to the antireflection layer corresponding to the second region 1b of the semiconductor substrate 1.
  • the antireflection layer 4 is applied to the first region 1 a of the semiconductor substrate 1. And a firing step of forming the first electrode 5 in the second region 1 b of the semiconductor substrate 1.
  • the electrode layer is preferably formed to a thickness of 10 ⁇ m or less. Moreover, it is preferable to perform the plating process which laminates
  • a semiconductor substrate 1 constituting the first semiconductor layer 2 is prepared as a semiconductor substrate.
  • the semiconductor substrate 1 is a single crystal silicon substrate, it is formed by, for example, a pulling method, and when the semiconductor substrate 1 is a polycrystalline silicon substrate, it is formed by, for example, a casting method.
  • a pulling method when the semiconductor substrate 1 is a single crystal silicon substrate, it is formed by, for example, a pulling method, and when the semiconductor substrate 1 is a polycrystalline silicon substrate, it is formed by, for example, a casting method.
  • an example using p-type polycrystalline silicon will be described.
  • an ingot of polycrystalline silicon is produced by, for example, a casting method.
  • the ingot is sliced to a thickness of 250 ⁇ m or less, for example.
  • a removal step of etching the surface with an aqueous solution such as NaOH, KOH, or hydrofluoric acid.
  • an aqueous solution such as NaOH, KOH, or hydrofluoric acid.
  • the damage layer removing step may be omitted.
  • the n-type second semiconductor layer 3 is formed in the surface layer of the semiconductor substrate 1 on the first surface 9a side.
  • a second semiconductor layer 3 has a coating thermal diffusion method in which P 2 O 5 in a paste state is applied to the surface of the semiconductor substrate 1 for thermal diffusion, and phosphorus oxychloride (POCl 3 ) in a gas state is a diffusion source.
  • the gas phase thermal diffusion method, or the ion implantation method for directly diffusing phosphorus ions is used.
  • the second semiconductor layer 3 is formed with a thickness of about 0.2 to 2 ⁇ m and a sheet resistance of about 40 to 150 ⁇ / ⁇ .
  • the method for forming the second semiconductor layer 3 is not limited to the above method.
  • a crystalline silicon film including a hydrogenated amorphous silicon film or a microcrystalline silicon film may be formed using a thin film technique. Good.
  • an i-type silicon region may be formed between the semiconductor substrate 1 and the second semiconductor layer 3.
  • the second semiconductor layer 3 is formed on the second surface 9b side, only the second surface 9b side is removed by etching to expose the p-type conductivity type region.
  • the second semiconductor layer 3 is removed by immersing only the second surface 9b side of the semiconductor substrate 1 in a hydrofluoric acid solution. Thereafter, when the second semiconductor layer 3 is formed, the phosphorus glass adhering to the surface of the semiconductor substrate 1 is removed by etching.
  • a similar structure is formed by a process in which a diffusion mask is formed on the second surface 9b side in advance, the second semiconductor layer 3 is formed by a vapor phase thermal diffusion method, and the diffusion mask is subsequently removed. Is possible.
  • the semiconductor substrate 1 provided with the 1st semiconductor layer 2 and the 2nd semiconductor layer 3 which have a p-type semiconductor layer can be prepared.
  • the antireflection layer 4 is formed on the first region 1 a and the second region 1 b that are on one main surface of the semiconductor substrate 1.
  • the antireflection layer 4 is formed using, for example, a PECVD (plasma enhanced chemical vapor deposition) method, a vapor deposition method, or a sputtering method.
  • PECVD plasma enhanced chemical vapor deposition
  • the reaction chamber is set to about 500 ° C. and a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is nitrogen (N 2 ).
  • the antireflective layer 4 is formed by diluting with plasma and depositing it by plasma decomposition by glow discharge decomposition.
  • a BSF region 7 in which a semiconductor impurity of one conductivity type is diffused at a high concentration is formed on the second surface 9 b side of the semiconductor substrate 1.
  • a manufacturing method for example, a method of forming at a temperature of about 800 to 1100 ° C. using a thermal diffusion method using boron tribromide (BBr 3 ) as a diffusion source, or an aluminum paste made of aluminum powder and an organic vehicle by a printing method is used.
  • BBr 3 boron tribromide
  • aluminum paste made of aluminum powder and an organic vehicle by a printing method is used.
  • a method in which aluminum is diffused into the semiconductor substrate 1 by heat treatment (baking) at a temperature of about 600 to 850 ° C. can be used.
  • a desired diffusion region can be formed only on the printed surface, and at the same time when the second semiconductor layer 3 is formed, it is also formed on the second surface 9b side. There is no need to remove the n-type second semiconductor layer. Further, pn separation (separating the continuous region of the pn junction) may be performed only on the peripheral portion on the second surface 9b side using a laser beam or the like. Note that the method for forming the BSF region 7 is not limited to the above method. For example, a hydrogenated amorphous silicon film or a crystalline silicon film including a microcrystalline silicon film may be formed using a thin film technique. . Further, an i-type silicon region may be formed between the first semiconductor layer 2 and the third semiconductor layer 4.
  • the first electrode 5 first output extraction electrode 5a, first current collection electrode 5b
  • the second electrode 6 second output extraction electrode 6a, second current collection electrode 6b
  • the first electrode 5 is manufactured using a conductive paste containing silver powder, an organic vehicle, glass frit, and a sintering inhibitor (for example, Al 2 O 3 , SiO 2, or SiC).
  • This conductive paste is applied on the antireflection layer 4 corresponding to the second region 1 b which is the first surface 9 a of the semiconductor substrate 1.
  • the anti-reflection layer 4 is pierced by the fire-through method by firing at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes, so that the base electrode layer of the first electrode 5 is formed on the second region 1b of the semiconductor substrate 1 Is formed.
  • a coating method a screen printing method or the like can be used.
  • the solvent is preferably evaporated and dried at a predetermined temperature.
  • the glass frit and the antireflection layer 4 react at a high temperature.
  • the base electrode layer contacts the semiconductor substrate 1.
  • particularly Al 2 O 3 added as a sintering inhibitor has higher wettability with the glass component than silver, and is easily adsorbed to the glass during firing. Part of it stays in the electrode and bonds with the glass component present at the interface with the semiconductor substrate, thereby contributing to the improvement of the adhesion strength of the electrode.
  • a plating electrode layer is formed on the base electrode layer by a plating method.
  • the 1st output extraction electrode 5a and the 1st current collection electrode 5b are formed.
  • a specific method of the plating method will be described.
  • the semiconductor substrate 1 is immersed in a plating tank in which an electrolytic plating solution is stored.
  • An anode made of a metal member is provided in the plating tank with respect to the electrolytic plating solution.
  • the semiconductor substrate 1 provided with the base electrode layer, which is an object to be plated serves as the cathode.
  • a plating electrode layer which is a conductive layer is formed on the base electrode layer.
  • the plating electrode layer copper, silver, tin or the like is used.
  • a plating solution containing a metal constituting the plating electrode layer is used as the electrolytic plating solution, and a metal plate constituting the plating layer is also used as the anode metal member.
  • the anode may be an insoluble metal member, such as iridium oxide-coated titanium or platinum-coated titanium.
  • the plating electrode layer is copper
  • a copper sulfate plating solution, a copper pyrophosphate plating solution, a copper cyanide plating solution, or the like is used as the electrolytic plating solution.
  • a copper plate made of phosphorous copper is used as the metal member of the anode.
  • the 2nd current collection electrode 6b is produced using the aluminum paste containing aluminum powder and an organic vehicle, for example. This paste is applied to almost the entire second surface 9b except for a part of the portion where the second output extraction electrode 6a is to be formed.
  • a coating method a screen printing method or the like can be used. After applying the paste in this way, it is preferable to evaporate the solvent at a predetermined temperature and dry it from the viewpoint that the paste is less likely to adhere to other parts during operation.
  • the second output extraction electrode 6a is produced using a metal powder made of, for example, silver powder, a silver paste containing an organic vehicle and glass frit. This silver paste is applied in a predetermined shape. The silver paste is applied at a position in contact with a part of the aluminum paste, so that the second output extraction electrode 6a and the second collector electrode 6b partially overlap.
  • a coating method a screen printing method or the like can be used.
  • the solvent is preferably evaporated and dried at a predetermined temperature.
  • the second electrode 6 is formed on the second surface 9b side of the semiconductor substrate 1 by baking the semiconductor substrate 1 in a baking furnace at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes. .
  • the electrode formation by the printing / baking method was used for the 2nd electrode 6, it is also possible to form using thin film formation, such as vapor deposition or a sputtering, or a plating method.
  • a passivation film may be provided on the second surface 9 b side of the semiconductor substrate 1.
  • This passivation film has a role of reducing carrier recombination on the second surface 9 b which is the back surface of the semiconductor substrate 1.
  • silicon nitride, silicon oxide, titanium oxide, or the like can be used as the passivation film.
  • the thickness of the passivation film may be about 100 to 2000 mm using PECVD, vapor deposition, sputtering, or the like.
  • the structure on the second surface 9b side of the semiconductor substrate 1 can be a structure on the second surface 9b side used in a PERC (Passivated Emitter Rear Cell) structure or a PERL (Passivated Emitter Rear Locally-diffused) structure.
  • PERC Passivated Emitter Rear Cell
  • PERL Passivated Emitter Rear Locally-diffused
  • a linear auxiliary electrode 5c that intersects with the first current collecting electrode 5b may be formed at both ends that intersect with the longitudinal direction of the first current collecting electrode 5b.
  • a single electrode 5 can be made to flow uniformly, and a plating electrode layer having a uniform thickness can be formed. As a result, even if a line break occurs in a part of the first current collecting electrode 5b, an increase in resistance can be reduced and a current can flow to the first output extraction electrode 5a through the other first current collecting electrode 5b. Is preferred.
  • the second electrode 6 has a shape having a second output extraction electrode 6a and a plurality of linear second current collection electrodes 6b intersecting the second output extraction electrode 6a.
  • the base electrode layer and the plating electrode layer may be formed.
  • the fourth semiconductor layer is formed with a sheet resistance lower than that of the second semiconductor layer.
  • contact resistance with the electrode can be reduced.
  • a method for increasing the thickness of the fourth semiconductor layer after forming the second semiconductor layer by a coating thermal diffusion method or a vapor phase thermal diffusion method, the electrode shape of the first electrode 5 is formed in a state in which phosphorous glass remains.
  • phosphorus is re-diffused from the phosphor glass to the second semiconductor layer, and a fourth semiconductor layer is formed.
  • this invention is applicable also to various solar cell elements, such as a back contact type solar cell element, besides the double-sided electrode type solar cell element mentioned above.
  • a polycrystalline silicon substrate (semiconductor substrate 1) having a thickness of 260 ⁇ m, an outer shape of 156 mm ⁇ 156 mm, and a specific resistance of 1.5 ⁇ ⁇ cm was prepared, and a damaged layer on the surface of the silicon substrate was etched and washed with an NaOH solution.
  • the second semiconductor layer 3 was formed by vapor phase thermal diffusion using POCl 3 as a diffusion source. At this time, the sheet resistance of the second semiconductor layer 3 was 70 ⁇ / ⁇ . After removing the phosphor glass by etching with a hydrofluoric acid solution and performing pn separation using a laser beam, a silicon nitride film to be the antireflection layer 4 was formed on the first surface 9a by PECVD.
  • the BSF region 7 and the second current collecting electrode 6b were formed by applying and baking an aluminum paste on the second surface 9b of the semiconductor substrate 1 over substantially the entire surface.
  • a silver paste was applied and fired on the first surface 9a and the second surface 9b, and a base electrode layer and a second output extraction electrode 6a were formed on the portion to become the first electrode 5.
  • the first electrode 5 was formed by forming a silver plating electrode layer on the base electrode layer by a plating method at a site to be the first electrode 5.
  • the base electrode layer of the first electrode 5 provided on the first surface 9a of the semiconductor substrate 1 is a paste shown in Table 1 containing silver powder, B 2 O 3 —SiO 2 —PbO glass frit, organic vehicle, and sintering inhibitor. No. A mixture having a composition of 1 to 5 was applied by screen printing, and baked for 3 minutes so that the peak temperature was 850 ° C.
  • the amount of glass frit indicates the mass% of the glass frit relative to the contained mass (100%) of the silver powder in the paste.
  • the composition of the sintering inhibitor indicates the mass% of the sintering inhibitor with respect to the total mass (100%) of the silver powder and the glass frit.
  • paste No. In the glass frit A used for each of 1 to 14, when the total glass frit is 100%, the content of B 2 O 3 is 75% by mass, SiO 2 is 7% by mass, and PbO is 13% by mass.
  • the other components ZrO 2 , BaO, MgO, CaO, TiO 2 , Cr 2 O 3 , Fe 2 O 3 , CuO and / or P 2 O 5, etc. were 5% by mass.
  • paste No. to which no sintering inhibitor was added As is clear from Table 1, paste No. to which no sintering inhibitor was added. 1, the adhesion strength of the first output extraction electrode 5a was only 20 gf, whereas the paste No. 1 to which Al 2 O 3 , SiO 2 or SiC was added as a sintering inhibitor was added. In Nos. 2 to 14, the adhesion strength between the first output extraction electrode 5a formed with any paste and the semiconductor substrate 1 was significantly improved.
  • the paste No. 1 has a glass frit amount of 12% by mass, and Al 2 O 3 , SiO 2 or SiC is added as a sintering inhibitor. All of Nos. 5 to 7 showed high adhesion strength. Among these, paste No. 5 using Al 2 O 3 as a sintering inhibitor was used.
  • paste No. 5 had the highest adhesion strength.
  • paste No. 1 having a glass frit amount of 15% by mass and an Al 2 O 3 amount of 10% by mass as a sintering inhibitor was used. 9 is used, paste No. 9 is used. The adhesion strength was highest among 1 to 14.
  • paste No. to which no sintering inhibitor was added 1, the surface of the silicon substrate adhered to the inner lead and the inner lead was detached from the first output extraction electrode 5a, whereas Al 2 O 3 , SiO 2 or SiC was added as a sintering inhibitor.
  • Paste No. In 2 to 14 the silicon substrate was broken and the inner lead was detached from the first output extraction electrode 5a.
  • the silicon substrate is not cracked, and only the surface layer surface of the silicon substrate is attached to the inner lead. Therefore, the silicon substrate is cracked and the inner lead is separated from the first output extraction electrode 5a. Detachment means that cracks on the surface of the silicon substrate could be reduced.
  • the glass frit material in the paste and the first electrode 5 are the same as in Example 1 except that the silver plating electrode layer is not provided and only the paste is formed, detailed description is omitted. To do.
  • Two types of glass frit were prepared, one containing substantially B 2 O 3 in the glass and one containing no B 2 O 3 .
  • the content when the total glass frit is 100% by mass is 75% by mass for Bi 2 O 3 and 2 % by mass for SiO 2.
  • ZnO is 11% by mass
  • B 2 O 3 is 9% by mass
  • other components ZrO 2 , BaO, MgO, CaO, TiO 2 , Cr 2 O 3 , Fe 2 O 3 , Al 2 O 3 , CuO and / or or P 2 O 5, etc. was 3 mass%.
  • the content when the total glass frit is 100% by mass is as follows: Bi 2 O 3 is 81% by mass, SiO 2 is 5% by mass ZnO is 5% by mass, and other components (such as ZrO 2 , BaO, MgO, CaO, TiO 2 , Cr 2 O 3 , Fe 2 O 3 , Al 2 O 3 , CuO and / or P 2 O 5 ) are 9%. It was mass%.
  • the content of the glass frit was 5% with respect to the content of the silver powder in the paste, and Al 2 O 3 was used as the sintering inhibitor composition.
  • the sintering inhibitor in Table 2 represents the mass% of the sintering inhibitor with respect to the total mass of silver powder and glass frit.
  • paste No. using glass frit B to which Al 2 O 3 was not added as a sintering inhibitor was used.
  • No. 15 had a conversion efficiency of only 10.68%
  • the conversion efficiency was improved to 13.67%.
  • paste No. 1 to which Al 2 O 3 was added as a sintering inhibitor was used.
  • Nos. 16, 17, 18, 20 , 21, and 22 showed a significant improvement in electrical characteristics as compared to the paste to which Al 2 O 3 was not added.
  • paste No. 1 to which Al 2 O 3 was added as a sintering inhibitor was added in the glass frit C. 20 to 22 showed excellent conversion efficiency exceeding 15%.
  • Table 3 shows the results of measuring the adhesion strength of the first output extraction electrode 5a in the same manner as in Example 1 and observing the peeling state in the tensile strength test.
  • Paste No. in Table 3 As is apparent from the results of 23 to 30, by increasing the content of SiO 2 in the glass frit, both the average strength and the minimum strength of the adhesion strength were increased, and the peeling state was also good. Furthermore, the paste No. As is apparent from the results of Nos. 24, 26, 28, and 30, by adding Al 2 O 3 as a sintering inhibitor, paste No. without adding Al 2 O 3 was used. Compared with 23, 25, 27, and 29, the adhesion strength was significantly improved.
  • the glass frit material in the paste and the first electrode 5 are the same as in Example 1 except that the silver plating electrode layer is not provided and only the paste is formed, detailed description is omitted. To do.
  • the content of the glass frit was 5% with respect to the content of the silver powder in the paste, and Al 2 O 3 was used as the sintering inhibitor composition.
  • the sintering inhibitor in Table 4 indicates the mass% of the sintering inhibitor with respect to the total mass of silver powder and glass frit.
  • a wiring member made of copper foil is connected to the electrode of the produced solar cell element, a front side filler made of ethylene vinyl acetate (EVA) and a transparent member made of glass are provided on the first surface 9a side, and the second surface 9b side
  • EVA ethylene vinyl acetate
  • PET polyethylene terephthalate
  • PCT pressure cooker test
  • the conversion efficiency after 300 hours, 350 hours, and 400 hours of elapsed time was measured, and the conversion efficiency after the elapsed time with respect to the initial conversion efficiency.
  • the percentages are shown in Table 4 in%.
  • the measurement of conversion efficiency was measured on the conditions of irradiation of AM1.5 and 100 mW / cm ⁇ 2 > based on JISC8913.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photovoltaic Devices (AREA)
  • Conductive Materials (AREA)

Abstract

　本発明の一形態に係る太陽電池用導電性ペーストは、銀粉末、ガラスフリットおよび前記銀粉末同士の焼結を抑制する焼結抑制剤を含んでいる太陽電池用導電性ペーストであって、前記焼結抑制剤は、酸化アルミニウム、酸化珪素および炭化珪素から選択される１種以上を含有している。また、本発明の一形態に係る太陽電池素子の製造方法は、半導体基体の第１領域および第２領域の上に反射防止層を形成する反射防止層形成工程と、上記太陽電池用導電性ペーストを、前記半導体基体の前記第２領域に対応する前記反射防止層上に塗布する塗布工程と、前記太陽電池用導電性ペーストを焼成して該太陽電池用導電性ペーストの下に位置している前記反射防止層を除去することによって、前記反射防止層を前記半導体基体の前記第１領域に配置させて、前記半導体基体の前記第２領域に前記表面電極を形成する焼成工程とを有する。

Description

太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法
　本発明は太陽電池用導電性ペースト、およびこのペーストを半導体基体上に塗布して、塗布したペーストを焼成する工程を含む太陽電池素子の製造方法に関する。
　従来、太陽電池素子の電極は、ｐｎ接合を有するシリコン等の半導体基板に電極形成用のペーストをスクリーン印刷法で塗布して、酸化性雰囲気中で焼成することによって形成されるのが一般的である。また、上記ペーストは金属粉末、ガラスフリットおよび有機ビヒクル等を混合して、スクリーン印刷が可能な状態にしたものを使用する（例えば、特開２００９－２４６２７７号公報を参照）。
　しかしながら、半導体基板上に電極を形成する際、ペースト中のガラスフリットが少ない場合には、半導体基板と電極の密着不良が発生しやすい。一方、ガラスフリットが多い場合には、電極下の半導体基板の表面にクラックが発生しやすく、その後の工程でクラックを起点に電極が剥がれやすい。
　本発明は上記課題に鑑みてなされたものであり、電極形成時の密着不良およびクラックの発生を低減できる太陽電池用導電性ペースト、およびこのペーストを使用した太陽電池素子の製造方法を提供することを主たる目的とする。
　本発明の一形態に係る太陽電池用導電性ペーストは、銀粉末、ガラスフリットおよび前記銀粉末同士の焼結を抑制する焼結抑制剤を含んでいるペーストであって、前記焼結抑制剤は、酸化アルミニウム、酸化珪素および炭化珪素から選択される１種以上を含有している。
　また、本発明の一形態に係る太陽電池素子の製造方法は、半導体基体上に電極を設けた太陽電池素子の製造方法であって、前記電極の形成は、上記の太陽電池用導電性ペーストを前記半導体基体上に塗布する塗布工程と、塗布した前記太陽電池用導電性ペーストを焼成して前記半導体基体上に電極層を形成する焼成工程とを含む。
　さらに、本発明の一形態に係る太陽電池素子の製造方法は、半導体基体と、該半導体基体の一主面上の第１領域に配置された反射防止層と、前記半導体基体の一主面上の第２領域に配置された表面電極とを備えている太陽電池素子の製造方法であって、前記半導体基体の前記第１領域および前記第２領域の上に前記反射防止層を形成する反射防止層形成工程と、上記の太陽電池用導電性ペーストを、前記半導体基体の前記第２領域に対応する前記反射防止層上に塗布する塗布工程と、前記太陽電池用導電性ペーストを焼成して該太陽電池用導電性ペーストの下に位置している前記反射防止層を除去することによって、前記反射防止層を前記半導体基体の前記第１領域に配置させて、前記半導体基体の前記第２領域に前記表面電極を形成する焼成工程とを有する。
　上記の太陽電池用導電性ペースト、および、この太陽電池用導電性ペーストを用いた太陽電池素子の製造方法によれば、電極形成時のシリコン基板等の半導体基体と電極の密着不良を低減することができ、電極下のシリコン基板等の半導体基体の表面におけるクラックの発生を低減することができるため、太陽電池素子製造時の不良率を低減させて、信頼性の高い太陽電池素子を提供できる。
本発明の一形態に係る太陽電池用導電性ペーストを用いた太陽電池素子の一例を半導体基体の第１面側からみた平面図である。 本発明の一形態に係る太陽電池用導電性ペーストを用いた太陽電池素子の一例を半導体基体の第２面側からみた平面図である。 本発明の一形態に係る太陽電池用導電性ペーストを用いた太陽電池素子の一例を示す図であり、図１におけるＫ－Ｋ線断面図である。
　以下に、本発明に係る太陽電池用導電性ペースト（以下、単にペーストともいう）、および、このペーストを用いた太陽電池素子の製造方法の実施形態の例について図面を参照しながら詳細に説明する。
　＜ペーストの基本構成＞
　本実施形態で用いる太陽電池素子の電極形成用のペーストは、銀粉末、ガラスフリットおよび前記銀粉末同士の焼結を抑制する焼結抑制剤を含んでいる。具体的には、ペーストは、銀粉末、ガラスフリットおよび有機ビヒクルに加えて、酸化アルミニウム、酸化シリコンおよび炭化シリコンから選択される１種以上を含む焼結抑制剤の粉末を含んでいる。
　ここで、銀粉末は、平均粒径０．１～５．０μｍの球状またはこれと同程度の大きさのフレーク状等の粉末を使用することができる。
　また、焼結抑制剤は、電極形成用ペーストの焼成の際、銀粉末同士の焼結を抑制することで、電極を設けるシリコン基板等の半導体基体において、その表面の応力を緩和する効果を有するものである。さらに、この焼結抑制剤は、ペーストの焼成温度で分解せず、溶融もしない物質であり、特に酸化アルミニウムであるＡｌ２Ｏ３、酸化シリコンであるＳｉＯ２または炭化シリコンであるＳｉＣなどの粉末を用いることができる。後述するように、特にＡｌ２Ｏ３の粉末またはＳｉＯ２の粉末を用いることによって、半導体基体上に塗布したペーストを焼成して形成された電極と半導体基体との密着性が他の材料を用いた場合に比べて良好となるので好適である。
　また、ペースト中の銀粉末およびガラスフリットの合計含有質量に対して１％以上３５％以下の含有質量（＝銀粉末およびガラスフリットの合計含有質量１００に対して１以上３５以下）で焼結抑制剤を含んでいることが好ましい。なぜなら、この含有質量の数値範囲内とすることで、焼結抑制効果を十分発揮することができて、シリコン基板等の半導体基体の表面におけるクラックの発生が低減できるからである。また、電極とシリコン基板等の半導体基体との間のコンタクト抵抗が良好になるからである。
　また、ペースト中に含まれる焼結抑制剤の平均粒径は０．１μｍ以上５μｍ以下であることが好ましい。なぜなら、平均粒径をこの数値範囲内とすることで、焼結抑制効果を十分発揮することができて、シリコン基板等の半導体基体の表面におけるクラックの発生が低減できるからであり、さらにスクリーン印刷性が良好であり、所望の電極形状を容易に得ることができるからである。
　さらに、本実施形態の電極用ペーストに含まれる銀粉末の含有質量に対してガラスフリットの含有質量は１％以上３０％以下（＝銀粉末の含有質量１００に対して１以上３０以下）であることが好ましい。特に電極の厚みを薄くする（平均厚みが１０μｍ以下の）場合には、上記含有質量は銀粉末の含有質量に対して１１％以上３０％以下であることが好ましい。なぜなら、含有質量をこの数値範囲内にすることによって、シリコン基板等の半導体基体と電極の密着不良が発生しにくく、電極と半導体基体間のコンタクト抵抗が良好になるからである。
　また、ペーストに含まれるガラスフリットとしては、例えば、ＳｉＯ２－Ｂｉ２Ｏ３－ＰｂＯ系、Ｂ２Ｏ３－ＳｉＯ２－Ｂｉ２Ｏ３系もしくはＢ２Ｏ３－ＳｉＯ２－ＰｂＯ系のガラス、または、Ｂｉ２Ｏ３－ＳｉＯ２－ＺｎＯ系のガラスを有するとともに、このガラス中にはＢ２Ｏ３が実質的に含有されていないもの等の材料を使用することができる。ここで、実質的に含有されていないとは、例えば、０．１質量％未満であることをいうものとし、以下の説明においても同様とする。
　また、ペーストに含まれる有機ビヒクルとしては、エチルセルロース、アクリル樹脂、またはアルキッド樹脂等を溶剤に溶解したものを使用することができる。
　＜太陽電池素子の基本構成＞
　太陽電池素子の基本構成について説明する。図１～３に示すように、太陽電池素子１０は、光が入射する受光面（図３における上面であり、以下、第１面という）９ａと、この第１面９ａの裏面に相当する非受光面（図３における下面であり、以下、第２面という）９ｂを有する。
　この太陽電池素子１０は、一導電型の半導体層である第１半導体層２と、この第１半導体層２における第１面９ａ側に設けられた逆導電型の半導体層である第２半導体層３とから構成される板状の半導体基体である半導体基板１の第１面９ａに設けられた反射防止層４とを備えている。
　また、太陽電池素子１０は半導体基板１の第１面９ａ上に設けられた第１電極５と、半導体基板１の第２面９ｂ上に設けられた第２電極６を有する。
　半導体基板１としては、例えば所定のドーパント元素（導電型制御用の不純物）を有して一導電型（例えば、ｐ型）を呈する単結晶シリコン基板または多結晶シリコン基板等の結晶シリコン基板が好適に用いられる。
　なお、太陽電池素子は一般に板状の半導体基体を用いるため、以下、半導体基板を例に説明するが、半導体基体は板状のものに限定されない。
　＜太陽電池素子の具体例＞
　次に、太陽電池素子のより具体的な例について説明する。一導電型（例えば、ｐ型）を有する第１半導体層２を構成する半導体基板１としては、単結晶シリコン基板または多結晶シリコン基板等の結晶シリコン基板が好適に用いられる。半導体基板１の比抵抗は０．２～２．０Ω・ｃｍ程度である。また、半導体基板１の厚みは、例えば、２５０μｍ以下であるのが好ましく、１５０μｍ以下とするのがさらに好ましい。また、半導体基板１の形状は、特に限定されるものではないが、図示されているように、四角形状であれば製法上および多数の太陽電池素子を配列して太陽電池モジュールを構成する際等の観点から好適である。
　半導体基板１として、ｐ型の導電型を呈する結晶シリコン基板を用いた例を説明する。結晶シリコン基板からなる半導体基板１がｐ型を呈するようにする場合、ドーパント元素としては、例えば、ボロンあるいはガリウムを用いるのが好適である。
　第１半導体層２とｐｎ接合を形成する第２半導体層３は、第１半導体層２（半導体基板１）と逆の導電型を呈する層であり、第１半導体層２における第１面９ａ側に設けられている。第１半導体層２としてｐ型の導電型を呈する場合であれば、第２半導体層３はｎ型の導電型を呈するように形成される。半導体基板１がｐ型の導電型を呈するシリコン基板において、例えば、第２半導体層３が半導体基板１の表層内に形成される場合には、第２半導体層３は半導体基板１における第１面９ａ側にリン等の不純物を拡散させることによって形成できる。
　反射防止層４は、所望の波長領域の光の反射率を低減させて、光生成キャリア量を増大させる役割を果たす。反射防止層４は、例えば、窒化シリコン膜、酸化チタン膜、酸化シリコン膜、酸化マグネシウム膜、酸化インジウムスズ膜、酸化スズ膜または酸化亜鉛膜などからなる。反射防止層４の厚みは、構成する材料によって適宜選択されて、適当な入射光に対して無反射条件を実現できるように設定される。例えばシリコンからなる半導体基板１においては、屈折率は１．８～２．３程度、厚み５００～１２００Å程度が好ましい。また、反射防止層４が窒化シリコン膜からなる場合、パッシベーション効果も有することができるので好適である。
　半導体基板１の第２面９ｂ側に設けられるＢＳＦ（Back-Surface-Field）領域７は、第２面９ｂの近傍でキャリアの再結合による効率の低下を低減させる役割を有しており、第２面９ｂ側に内部電界を形成するものである。ＢＳＦ領域７は第１半導体層２と同一の導電型を呈しているが、第１半導体層２が含有する多数キャリアの濃度よりも高い多数キャリア濃度を有している。これは、半導体基板１において一導電型を呈するためにドープされてなるドーパント元素の濃度よりも高い濃度でドーパント元素が存在することを意味する。ＢＳＦ領域６は、半導体基板１がｐ型を呈するのであれば、例えば、第２面９ｂ側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって、これらドーパント元素の濃度が１×１０１８～５×１０２１ａｔｏｍｓ／ｃｍ３程度となるように形成されるのが好適である。
　図１に示すように、第１電極５は、第１出力取出電極５ａと、複数の線状の第１集電電極５ｂとを有する。第１出力取出電極５ａの少なくとも一部は、第１集電電極５ｂと交差している。この第１出力取出電極５ａは、例えば、１．３～２．５ｍｍ程度の幅を有している。
　一方、第１集電電極５ｂは線状であり、その線幅が５０～２００μｍ程度であり、第１出力取出電極５ａよりも細い。また、第１集電電極５ｂは、互いに１．５～３ｍｍ程度の間隔を空けて複数設けられている。
　また、このような第１電極５の厚みは、１０～４０μｍ程度である。第１電極５は、例えば銀粉末、ガラスフリットおよび有機ビヒクル等からなる電極形成用ペーストをスクリーン印刷等によって所望の形状に塗布した後、これを焼成することによって形成することができる。本実施形態においては、電極形成用ペーストにＡｌ２Ｏ３などの焼結抑制剤粉末が含有されているため、第１電極５中にＡｌ２Ｏ３などの粒子が分散している。これにより、電極形成時のシリコン基板と電極との密着不良や電極下のシリコン基板表面のクラックの発生を低減することができる。
　特に好ましい形態として、第１電極５は上述のように形成した下地電極層と、その上にめっき法によって形成した導電層であるめっき電極層から構成される。めっき電極材料としては銅、銀および錫等から適宜選択される材料が好適に用いられ、下地電極層の厚みは１～１０μｍとし、めっき電極層の厚みは５～３０μｍとすることが好適である。下地電極層は電極形成用ペーストを塗布して、その後、焼成することで形成される。このため、下地電極層の空孔率が５％よりも大きくなる。一方、めっき電極層は空孔率が５％以下となるように形成されているので、下地電極層の厚みを１０μｍ以下、好ましくは８μｍ以下と薄くすることによって、第１電極５の総厚を維持したまま線抵抗を低減することができる。
　第１電極５の形成においては、焼成中に溶融したガラスフリットが固着して電極の接着強度を向上させているが、ガラスフリット中のガラス成分の多くは半導体基板との界面に存在しやすい。本実施形態では電極形成用ペーストに添加する焼結抑制剤として、特にＡｌ２Ｏ３またはＳｉＯ２を用いることが好ましい。Ａｌ２Ｏ３はガラス成分との濡れ性が銀よりも大きく、焼成の際にガラスと吸着しやすいことから、焼成中に溶融したガラス成分の一部が電極内に留まって、これが半導体基板界面に存在するガラス成分と結合することによって、電極の密着強度の改善に寄与する。その効果は、特に下地電極層の厚みを小さくした場合に顕著となる。また、ＳｉＯ２は主成分がシリコンであることから、その一部が半導体基板に拡散しても特性への影響を低減することができる。
　また、電極形成用ペーストに用いるガラスフリットとして、後述するように、特に、Ｂｉ２Ｏ３系のガラスを有するとともに、ペーストにＡｌ２Ｏ３を添加することによって、ペースト焼成後の太陽電池素子の各種特性が向上するので好ましい。これは、Ａｌ２Ｏ３はガラス成分との濡れ性が銀よりも大きく、焼成の際にガラスと吸着しやすいことから、半導体基板１の界面に達するガラスフリット量が低減されるため、ガラスフリットの第２半導体層３への突き抜けによる第２半導体層３のダメージを低減するためと推察される。Ｂｉ２Ｏ３系のガラスとは、Ｂｉ２Ｏ３がガラスフリットの成分全体に対して５０質量％よりも多く含有されていることを意味している。例えば、ガラスフリット全体を１００とした場合の含有質量は、Ｂｉ２Ｏ３が５０～９０質量％、ＳｉＯ２が０～１０質量％、ＺｎＯが０～１５質量％、Ｂ２Ｏ３が０～１０質量％、その他の成分（ＺｒＯ２、ＢａＯ、ＭｇＯ、ＣａＯ、ＴｉＯ２、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、Ａｌ２Ｏ３、ＣｕＯおよび／またはＰ２Ｏ５等）が０～１５質量％である。
　また、電極形成用ペーストに用いるガラスフリットとして、後述するように、特に、Ｂｉ２Ｏ３－ＳｉＯ２－ＺｎＯ系のガラスを有するとともに、このガラス中にはＢ２Ｏ３が実質的に含有されていないものを採用して、所定条件でペーストを焼成するとよい。なぜなら、Ｂ２Ｏ３が含有されているものに比べて、ペースト焼成後の太陽電池素子の各種特性が向上するからである。
　また、図２に示すように、第２電極６は第２出力取出電極６ａと第２集電電極６ｂとを有する。本実施形態の第２出力取出電極６ａの厚みは１０～３０μｍ程度、幅は１．３～７ｍｍ程度である。第２出力取出電極６ａは、上述の第１電極５と同等の材質および製法で形成することができる。例えば銀ペーストを所望の形状に塗布した後、焼成することによって形成してもよい。また、第２集電電極６ｂは、厚みが１５～５０μｍ程度であり、半導体基板１の第２面９ｂの第２出力取出電極６ａの一部を除いた略全面に形成される。この第２集電電極６ｂは、例えばアルミニウムペーストを所望の形状に塗布した後、焼成することによって形成することができる。
　＜太陽電池素子の製造方法＞
　以下、本実施形態の太陽電池素子１０の製造方法について説明する。
　まず、基本的には、シリコン基板等の半導体基板１に電極を形成する場合の工程としては、上述したペーストを半導体基板１上に塗布する塗布工程と、塗布したペーストを焼成して半導体基板１上に電極層を形成する焼成工程とを含む。
　また、図１に示すように、シリコン基板等の半導体基板１と、この半導体基板１の一主面上の第１領域１ａに配置された反射防止層４と、半導体基板１の一主面上の第２領域１ｂに配置された表面電極である第１電極５とを備えている太陽電池素子１０を製造する場合には、以下の工程を有するものとする。すなわち、半導体基板１の第１領域１ａおよび第２領域１ｂの上に反射防止層４を形成する反射防止層形成工程と、上述したペーストを、半導体基板１の第２領域１ｂに対応する反射防止層４上に塗布する塗布工程と、塗布したペーストを焼成してこのペーストの下に位置している反射防止層４を除去することによって、反射防止層４を半導体基板１の第１領域１ａに配置させて、半導体基板１の第２領域１ｂに第１電極５を形成する焼成工程とを有する。
　ここで、上記焼成工程において、上記電極層を厚み１０μｍ以下に形成することが好ましい。また、上記焼成工程の後に、形成した電極層または第１電極５の上に導電層をめっき法によって積層するめっき工程を行なうことが好ましい。
　次に、より具体的な製造方法について説明する。まず、半導体基体として、第１半導体層２を構成する半導体基板１を準備する。半導体基板１が単結晶シリコン基板の場合は、例えば引き上げ法などによって形成され、半導体基板１が多結晶シリコン基板の場合は、例えば鋳造法などによって形成される。なお、以下では、ｐ型の多結晶シリコンを用いた例によって説明する。
　最初に、例えば鋳造法によって多結晶シリコンのインゴットを作製する。次いで、そのインゴットを例えば２５０μｍ以下の厚みにスライスする。その後、半導体基板１の切断面の機械的ダメージ層および汚染層を除去するために、表面をＮａＯＨ、ＫＯＨ、またはフッ硝酸などの水溶液でごく微量エッチングする除去工程を行なうことが望ましい。なお、このエッチング工程後に、ウエットエッチング法またはドライエッチング法を用いて、半導体基板１の表面に微小な凹凸構造（テクスチャ）を形成するのがさらに望ましい。また、テクスチャの形成条件によっては、上記ダメージ層の除去工程を省略することも可能である。
　次に、半導体基板１における第１面９ａ側の表層内にｎ型の第２半導体層３を形成する。このような第２半導体層３は、ペースト状態にしたＰ２Ｏ５を半導体基板１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状態にしたオキシ塩化リン（ＰＯＣｌ３）を拡散源とした気相熱拡散法、またはリンイオンを直接拡散させるイオン打ち込み法などによって形成される。この第２半導体層３は０．２～２μｍ程度の厚み、４０～１５０Ω／□程度のシート抵抗に形成される。なお、第２半導体層３の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板１と第２半導体層３との間にｉ型シリコン領域を形成してもよい。
　次に、第２面９ｂ側に第２半導体層３を形成した場合には、第２面９ｂ側のみをエッチングして除去して、ｐ型の導電型領域を露出させる。例えば、フッ酸溶液に半導体基板１における第２面９ｂ側のみを浸して第２半導体層３を除去する。その後、第２半導体層３を形成する際に、半導体基板１の表面に付着した燐ガラスをエッチングして除去する。また、予め第２面９ｂ側に拡散マスクを形成しておき、気相熱拡散法等によって第２半導体層３を形成して、続いて拡散マスクを除去するプロセスによっても、同様の構造を形成することが可能である。
　以上により、ｐ型半導体層を有する第１半導体層２と第２半導体層３とを備えた半導体基板１を準備することができる。
　次に、半導体基板１の一主面上である第１領域１ａおよび第２領域１ｂの上に反射防止層４を形成する。反射防止層４は、例えば、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法、蒸着法またはスパッタ法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層４をＰＥＣＶＤ法で形成する場合であれば、反応室内を５００℃程度としてシラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）で希釈し、グロー放電分解でプラズマ化させて堆積させることで反射防止層４が形成される。
　次に、半導体基板１の第２面９ｂ側に、一導電型の半導体不純物が高濃度に拡散されたＢＳＦ領域７を形成する。製法としては、例えば、三臭化ボロン（ＢＢｒ３）を拡散源とした熱拡散法を用いて温度８００～１１００℃程度で形成する方法、アルミニウム粉末および有機ビヒクル等からなるアルミニウムペーストを印刷法で塗布した後、温度６００～８５０℃程度で熱処理（焼成）してアルミニウムを半導体基板１に拡散する方法を用いることができる。また、アルミニウムペーストを印刷して焼成する方法を用いれば、印刷面だけに所望の拡散領域を形成することができる上に、第２半導体層３形成時に同時に第２面９ｂ側にも形成されているｎ型の第２半導体層を除去する必要がない。また、第２面９ｂ側の周辺部のみにレーザービーム等を用いてｐｎ分離（ｐｎ接合部の連続領域を分離すること）を行なえばよい。なお、ＢＳＦ領域７の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜、または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、第１半導体層２と第３半導体層４との間にｉ型シリコン領域を形成してもよい。
　次に、半導体基板１の第２領域１ｂに、第１電極５（第１出力取出電極５ａ、第１集電電極５ｂ）と第２電極６（第２出力取出電極６ａ、第２集電電極６ｂ）とを以下のようにして形成する。
　第１電極５は、銀粉末と、有機ビヒクルと、ガラスフリットと、焼結抑制剤（例えば、Ａｌ２Ｏ３、ＳｉＯ２またはＳｉＣ）とを含有する導電性ペーストを用いて作製される。この導電性ペーストを、半導体基板１の第１面９ａである第２領域１ｂに対応する反射防止層４の上に塗布する。その後、最高温度６００～８５０℃で数十秒～数十分程度焼成することによって、ファイヤースルー法によって反射防止層４を突き破り半導体基板１の第２領域１ｂ上に第１電極５の下地電極層が形成される。塗布法としては、スクリーン印刷法などを用いることができる。そして、この塗布後、好ましくは所定温度で溶剤を蒸散させて乾燥させる。ファイヤースルー法によって、高温下においてガラスフリットと反射防止層４とが反応する。これにより、下地電極層が半導体基板１とコンタクトする。この際、焼結抑制剤として添加されている特にＡｌ２Ｏ３はガラス成分との濡れ性が銀よりも大きく、焼成の際にガラスと吸着しやすいことから、焼成中に溶融したガラス成分の一部が電極内に留まって、半導体基板との界面に存在するガラス成分と結合することによって、電極の密着強度の改善に寄与する。
　次に、めっき法によって下地電極層の上にめっき電極層を形成する。これにより、第１出力取出電極５ａおよび第１集電電極５ｂが形成される。めっき法の具体的方法について説明する。まず、電解めっき液が貯留されているめっき槽内に半導体基板１を浸漬させる。めっき槽内には電解めっき液に対して、金属部材からなる陽極が設けられる。一方、めっき対象物である下地電極層を設けた半導体基板１が陰極となる。そして、陽極と陰極との間に電圧を印加して電流を流すことによって、下地電極層の上に導電層であるめっき電極層が形成される。
　めっき電極層としては、銅、銀または錫等が用いられる。このとき、電解めっき液はめっき電極層を構成する金属を含んだめっき液が用いられ、陽極の金属部材もめっき層を構成する金属の板が用いられる。また、陽極は不溶性の金属部材でもよく、酸化イリジウム被覆チタンまたは白金被覆チタン等が用いられる。例えば、めっき電極層が銅の場合には、電解めっき液として硫酸銅めっき液、ピロリン酸銅めっき液またはシアン化銅めっき液等が用いられる。また、陽極の金属部材としては含リン銅から成る銅板が用いられる。
　次に、第２電極６について説明する。まず、第２集電電極６ｂは、例えばアルミニウム粉末と、有機ビヒクルとを含有するアルミニウムペーストを用いて作製される。このペーストを、第２出力取出電極６ａを形成する部位の一部を除いて、第２面９ｂのほぼ全面に塗布する。塗布法としては、スクリーン印刷法などを用いることができる。このようにペーストを塗布した後、所定の温度で溶剤を蒸散させて乾燥させる方が作業時にペーストがその他の部分に付着しにくいという観点から好ましい。
　次に、第２出力取出電極６ａは、例えば銀粉末などからなる金属粉末と、有機ビヒクルとガラスフリットを含有する銀ペーストを用いて作製される。この銀ペーストを予め決められた形状に塗布する。なお、銀ペーストは、アルミニウムペーストの一部と接する位置に塗布されることで、第２出力取出電極６ａと第２集電電極６ｂとの一部が重なる。塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、好ましくは所定の温度で溶剤を蒸散させて乾燥させる。
　そして、半導体基板１を焼成炉内にて最高温度が６００～８５０℃で数十秒～数十分程度焼成することによって、第２電極６が半導体基板１の第２面９ｂ側に形成される。
　なお、第２電極６は印刷・焼成法による電極形成を用いたが、蒸着もしくはスパッタ等の薄膜形成、またはめっき法を用いて形成することも可能である。
　以上のようにして、電極形成時のシリコン基板と電極との密着不良や電極下のシリコン基板表面のクラックの発生を低減した信頼性の高い太陽電池素子１０を作製することができる。
　＜変形例＞
　なお、本発明は上記実施形態に限定されるものではなく、以下のように、本発明の範囲内で多くの修正および変更を加えることができる。
　例えば、半導体基板１の第２面９ｂ側にパッシベーション膜を設けてもよい。このパッシベーション膜は、半導体基板１の裏面である第２面９ｂにおいて、キャリアの再結合を低減する役割を有するものである。パッシベーション膜としては、窒化シリコン、酸化シリコンまたは酸化チタンなどが使用できる。パッシベーション膜の厚みは、１００～２０００Å程度に、ＰＥＣＶＤ法、蒸着法またはスパッタ法などを用いて形成すればよい。そのため、半導体基板１の第２面９ｂ側の構造はＰＥＲＣ（Passivated Emitter and Rear Cell）構造またはＰＥＲＬ（Passivated Emitter Rear Locally-diffused）構造に用いられる第２面９ｂ側の構造を用いることができる。
　また、第１集電電極５ｂの長手方向に対して交差する両端部に第１集電電極５ｂと交差する線状の補助電極５ｃを形成してもよく、めっき法において供給された電流を第１電極５に均一に流すことができ、均一な厚みのめっき電極層を形成することができる。これにより、第１集電電極５ｂの一部で線切れが生じても、抵抗の上昇を低減し、他の第１集電電極５ｂを通して第１出力取出電極５ａに電流を流すことができるので好適である。
　また、第２電極６においても第１電極５と同様に、第２出力取出電極６ａと、第２出力取出電極６ａと交差する複数の線状の第２集電電極６ｂとを有する形状であってもよく、下地電極層とめっき電極層とを形成してもよい。
　第１電極５の形成位置において、第２半導体層と同じ導電型であり、第２半導体層よりも厚みが厚い第４半導体層を形成する方が好ましい。このとき第４半導体層は第２半導体層よりもシート抵抗が低く形成される。第４半導体層の厚みを厚く形成することによって、電極とのコンタクト抵抗を低減することができる。第４半導体層の厚みを厚くする方法の一例としては、塗布熱拡散法または気相熱拡散法によって第２半導体層を形成した後、燐ガラスが残存する状態で第１電極５の電極形状に合わせて半導体基板１にレーザービームを照射することによって、燐ガラスから第２半導体層へリンが再拡散し第４半導体層が形成される。
　なお、本発明は、上述した両面電極型太陽電池素子以外にもバックコンタクト型太陽電池素子等の各種の太陽電池素子に対しても適用が可能である。
　以下に、具体的な実施例について説明する。なお、参照図面は図１～３である。
　＜実施例１＞
　まず、厚さ２６０μｍ、外形１５６ｍｍ×１５６ｍｍ、比抵抗１．５Ω・ｃｍの多結晶シリコン基板（半導体基板１）を用意して、シリコン基板の表面のダメージ層をＮａＯＨ溶液でエッチングして洗浄した。
　次に、ドライエッチング法で第１面９ａにテクスチャを形成した。そして、ＰＯＣｌ３を拡散源とした気相熱拡散法で第２半導体層３を形成した。このとき、第２半導体層３のシート抵抗は７０Ω／□であった。フッ酸溶液による燐ガラスのエッチング除去とレーザービームによるｐｎ分離を行なった後、第１面９ａにＰＥＣＶＤ法によって反射防止層４となる窒化シリコン膜を形成した。
　さらに、半導体基板１の第２面９ｂにアルミニウムペーストを略全面に塗布・焼成してＢＳＦ領域７と第２集電電極６ｂを形成した。また、第１面９ａと第２面９ｂに銀ペーストを塗布・焼成して、第１電極５になる部位に下地電極層と第２出力取出電極６ａとを形成した。第１電極５になる部位において、めっき法によって下地電極層の上に銀めっき電極層を形成することによって第１電極５を形成した。
　半導体基板１の第１面９ａに設ける第１電極５の下地電極層は、銀粉末、Ｂ２Ｏ３－ＳｉＯ２－ＰｂＯ系のガラスフリット、有機ビヒクルおよび焼結抑制剤を表１に示すペーストＮｏ．１～５の組成で混合したものをスクリーン印刷法で塗布し、ピーク温度が８５０℃になるように３分間焼成した。
　表１において、ガラスフリット量とは、ペースト中の銀粉末の含有質量（１００％）に対するガラスフリットの質量％を示している。また、焼結抑制剤の組成は銀粉末とガラスフリットの合計含有質量（１００％）に対する焼結抑制剤の質量％を示している。
　また、ペーストＮｏ．１～１４のそれぞれに用いたガラスフリットＡにおいて、ガラスフリット全体を１００％とした場合の含有質量は、Ｂ２Ｏ３が７５質量％、ＳｉＯ２が７質量％、ＰｂＯが１３質量％であり、その他の成分（ＺｒＯ２、ＢａＯ、ＭｇＯ、ＣａＯ、ＴｉＯ２、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、ＣｕＯおよび／またはＰ２Ｏ５等）が５質量％であった。
　その後、第１出力取出電極５ａに銅箔の全面に半田を被覆したインナーリードを溶着して太陽電池素子１０を得た。
　次に、この太陽電池素子１０に対して、引張強度試験機を用いて第１出力取出電極５ａの密着強度の測定を行なった。測定結果を表１にあわせて示す。
Figure JPOXMLDOC01-appb-T000001
　表１から明らかなように、焼結抑制剤を添加しなかったペーストＮｏ．１では、第１出力取出電極５ａの密着強度は２０ｇｆしかなかったのに対し、焼結抑制剤としてＡｌ２Ｏ３、ＳｉＯ２またはＳｉＣをそれぞれ添加したペーストＮｏ．２～１４では、いずれのペーストでも形成された第１出力取出電極５ａと半導体基板１との密着強度の大幅な改善がみられた。また、ガラスフリット量が１２質量％であって、焼結抑制剤としてＡｌ２Ｏ３、ＳｉＯ２またはＳｉＣをそれぞれ添加したペーストＮｏ．５～７はいずれも高い密着強度を示したが、これらのうち、焼結抑制剤としてＡｌ２Ｏ３を用いたペーストＮｏ．５が最も密着強度が高かった。、また、ガラスフリット量が１５質量％であって、焼結抑制剤としてＡｌ２Ｏ３量が１０質量％のペーストＮｏ．９を用いた場合には、ペーストＮｏ．１～１４中最も密着強度が高かった。
　また、焼結抑制剤を添加しなかったペーストＮｏ．１では、インナーリードにシリコン基板の表層面が付着してインナーリードが第１出力取出電極５ａから外れたのに対して、焼結抑制剤としてＡｌ２Ｏ３、ＳｉＯ２またはＳｉＣをそれぞれ添加したペーストＮｏ．２～１４では、シリコン基板が割れてインナーリードが第１出力取出電極５ａから外れた。シリコン基板の表面にクラックが発生した場合、シリコン基板が割れず、シリコン基板の表層面のみがインナーリードに付着した状態となることから、シリコン基板が割れてインナーリードが第１出力取出電極５ａから外れることはシリコン基板の表面のクラックが低減できたことを意味する。
　＜実施例２＞
　次に、第１電極５に用いるペースト中のガラスフリットとして、Ｂｉ２Ｏ３系のガラスを用いたものに対して、所定の焼結抑制剤を添加したペーストを用いた太陽電池素子の実施例について説明する。
　主に上記ペースト中におけるガラスフリットの材料および第１電極５が銀めっき電極層を設けずに上記ぺーストのみで形成されたこと以外は、実施例１と同様であるので、詳細な説明を省略する。
　ガラスフリットはガラス中にＢ２Ｏ３が実質的に含有されているものと含有されていないものの２種類を用意した。
　ガラス中にＢ２Ｏ３が実質的に含有されているガラスフリットＢにおいて、ガラスフリット全体を１００質量％とした場合の含有質量は、Ｂｉ２Ｏ３が７５質量％、ＳｉＯ２が２質量％、ＺｎＯが１１質量％、Ｂ２Ｏ３が９質量％、その他の成分（ＺｒＯ２、ＢａＯ、ＭｇＯ、ＣａＯ、ＴｉＯ２、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、Ａｌ２Ｏ３、ＣｕＯおよび／またはＰ２Ｏ５等）が３質量％であった。
　ガラス中にＢ２Ｏ３が実質的に含有されていないガラスフリットＣにおいて、ガラスフリット全体を１００質量％とした場合の含有質量は、Ｂｉ２Ｏ３が８１質量％、ＳｉＯ２が５質量％、ＺｎＯが５質量％、その他の成分（ＺｒＯ２、ＢａＯ、ＭｇＯ、ＣａＯ、ＴｉＯ２、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、Ａｌ２Ｏ３、ＣｕＯおよび／またはＰ２Ｏ５等）が９質量％であった。
　ペースト中の銀粉末の含有質量に対してガラスフリットの含有質量は５％であり、焼結抑制剤組成としてＡｌ２Ｏ３を用いた。表２中の焼結抑制剤は銀粉末とガラスフリットの合計含有質量に対する焼結抑制剤の質量％を示している。
　上記のペーストをスクリーン印刷後に、焼成温度８５０℃の温度にて、３分間焼成して、太陽電池素子１０を作製した。
　そして、多数の太陽電池素子１０のそれぞれについて、変換効率を測定した。なお、変換効率の測定は、ＪＩＳ Ｃ ８９１３に基づいて、ＡＭ１．５、１００ｍＷ／ｃｍ２の照射の条件下にて測定した。
Figure JPOXMLDOC01-appb-T000002
　表２から明らかなように、焼結抑制剤としてＡｌ２Ｏ３を添加しないガラスフリットＢを用いたペーストＮｏ．１５では、変換効率が１０．６８％しかなかったのに対し、焼結抑制剤としてＡｌ２Ｏ３を添加しないガラスフリットＣを用いたペーストＮｏ．１９では、変換効率が１３．６７％にもなって改善がみられた。また、焼結抑制剤としてＡｌ２Ｏ３を添加したペーストＮｏ．１６，１７，１８、２０，２１，２２は、Ａｌ２Ｏ３を添加しなかったペーストに対して、電気特性の大幅な改善がみられた。また、ガラスフリットＣにおいて焼結抑制剤としてＡｌ２Ｏ３を添加したペーストＮｏ．２０～２２は１５％を超えた優れた変換効率を示した。
　さらに、ガラスフリットＣを用いて、ＳｉＯ２の含有質量を変更して（ただし、ガラスフリットＣのＳｉＯ２量に比例して他の成分も変化するものとする。）作製した太陽電池素子１０において、実施例１と同様にして、第１出力取出電極５ａの密着強度を測定して、引張強度試験における剥がれの状態について観察した結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３のペーストＮｏ．２３～３０の結果から明らかなように、ガラスフリット中のＳｉＯ２の含有量を多くすることによって、密着強度の平均強度および最低強度のいずれも高くなり、しかも剥がれの状態も良好であった。さらに、ペーストＮｏ．２４，２６，２８，３０の結果から明らかなように、焼結抑制剤としてＡｌ２Ｏ３を添加することによって、Ａｌ２Ｏ３を添加していないペーストＮｏ．２３，２５，２７，２９と比較して、密着強度の大幅な改善がみられた。
　＜実施例３＞
　次に、ガラスフリットＡを含有するペーストを用いて形成した第１電極５を有する太陽電池素子１０と、ガラスフリットＣを含有するペーストを用いて形成した第１電極５を有する太陽電池素子１０とを作製した。
　主に上記ペースト中におけるガラスフリットの材料および第１電極５が銀めっき電極層を設けずに上記ぺーストのみで形成されたこと以外は、実施例１と同様であるので、詳細な説明を省略する。
　ペースト中の銀粉末の含有質量に対してガラスフリットの含有質量は５％であり、焼結抑制剤組成としてＡｌ２Ｏ３を用いた。また、表４中の焼結抑制剤は銀粉末とガラスフリットの合計含有質量に対する焼結抑制剤の質量％を示している。
　作製した太陽電池素子の電極に銅箔からなる配線部材を接続し、第１面９ａ側にエチレンビニルアセテート（ＥＶＡ）からなる表側充填材と、ガラスからなる透明部材を設け、第２面９ｂ側にＥＶＡからなる裏側充填材と、ポリエチレンテレフタレート（ＰＥＴ）からなる裏面保護材を設けてモジュール化し、モジュール化した太陽電池素子に対してプレッシャクッカ試験（ＰＣＴ）を行ない、信頼性を評価した。プレッシャクッカ試験の条件は温度１２５℃、湿度９５％ＲＨ、圧力２ＭＰａの条件で行ない、経過時間３００時間、３５０時間、４００時間の変換効率を測定し、初期の変換効率に対する経過時間後の変換効率の割合を％表示で表４に示す。なお、変換効率の測定は、ＪＩＳ Ｃ ８９１３に基づいて、ＡＭ１．５、１００ｍＷ／ｃｍ２の照射の条件下にて測定した。
Figure JPOXMLDOC01-appb-T000004
　表４から明らかなように、ガラスフリットＡ，Ｃを用いたペーストにおいて、焼結抑制剤としてＡｌ２Ｏ３を添加しなかったペーストＮｏ．３１，３５に対して、Ａｌ２Ｏ３を添加したペーストＮｏ．３２～３４，３６～３８では、長時間経過後も変換効率が高い状態で維持されることがわかった。つまり、焼結抑制剤としてＡｌ２Ｏ３を添加することによって、太陽電池素子の信頼性の大幅な改善がみられた。
　また、特にガラスフリットＣにおいては、焼結抑制剤としてＡｌ２Ｏ３を添加しなかったペーストＮｏ．３５に対して、Ａｌ２Ｏ３を添加したペーストＮｏ．３６～３８では、長時間経過後も変換効率が高い状態で安定して維持されることがわかった。なお、表４には記載していないが、実験の結果、ガラスフリットＣにおける焼結抑制剤としてのＡｌ２Ｏ３の最適添加量は０．１～５％の範囲と思われる。
１　　：半導体基板（半導体基体）
　１ａ：第１領域
　１ｂ：第２領域
２　　：第１半導体層
３　　：第２半導体層
４　　：反射防止層
５　　：第１電極
　５ａ　：第１出力取出電極
　５ｂ　：第１集電電極
　５ｃ　：補助電極
６　　：第２電極
　６ａ　：第２出力取出電極
　６ｂ　：第２集電電極
７　　：ＢＳＦ領域
９ａ　：第１面
９ｂ　：第２面
１０　：太陽電池素子

Claims (9)

  1. 　銀粉末、ガラスフリットおよび前記銀粉末同士の焼結を抑制する焼結抑制剤を含んでいる太陽電池用導電性ペーストであって、前記焼結抑制剤は、酸化アルミニウム、酸化珪素および炭化珪素から選択される１種以上を含有している太陽電池用導電性ペースト。
  2. 　前記焼結抑制剤は酸化アルミニウムまたは酸化珪素である請求項１に記載の太陽電池用導電性ペースト。
  3. 　前記ガラスフリットはＢｉ２Ｏ３－ＳｉＯ２－ＺｎＯ系のガラスを有するとともに、該ガラス中にＢ２Ｏ３が実質的に含有されていない請求項１または２に記載の太陽電池用導電性ペースト。
  4. 　前記焼結抑制剤の含有質量は、前記銀粉末および前記ガラスフリットの合計含有質量に対して１％以上３５％以下である請求項１乃至３のいずれかに記載の太陽電池用導電性ペースト。
  5. 　前記ガラスフリットの含有質量は、前記銀粉末の含有質量に対して１１％以上３０％以下である請求項１乃至４のいずれかに記載の太陽電池用導電性ペースト。
  6. 　半導体基体上に電極を設けた太陽電池素子の製造方法であって、請求項１乃至５のいずれかに記載の太陽電池用導電性ペーストを前記半導体基体上に塗布する塗布工程と、塗布した前記太陽電池用導電性ペーストを焼成して前記半導体基体上に電極層を形成する焼成工程とを含む太陽電池素子の製造方法。
  7. 　半導体基体と、該半導体基体の一主面上の第１領域に配置された反射防止層と、前記半導体基体の一主面上の第２領域に配置された表面電極とを備えている太陽電池素子の製造方法であって、
    前記半導体基体の前記第１領域および前記第２領域の上に前記反射防止層を形成する反射防止層形成工程と、
    請求項１乃至５のいずれかに記載の太陽電池用導電性ペーストを、前記半導体基体の前記第２領域に対応する前記反射防止層上に塗布する塗布工程と、
    前記太陽電池用導電性ペーストを焼成して該太陽電池用導電性ペーストの下に位置している前記反射防止層を除去することによって、前記反射防止層を前記半導体基体の前記第１領域に配置させて、前記半導体基体の前記第２領域に前記表面電極を形成する焼成工程とを有する太陽電池素子の製造方法。
  8. 　前記焼成工程において、前記電極層を厚み１０μｍ以下に形成する請求項６または７に記載の太陽電池素子の製造方法。
  9. 　前記焼成工程の後に、前記電極層の上に導電層をめっき法によって積層するめっき工程をさらに有する請求項６乃至８のいずれかに記載の太陽電池素子の製造方法。
PCT/JP2011/072602 2010-09-30 2011-09-30 太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法 WO2012043811A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/824,879 US8815637B2 (en) 2010-09-30 2011-09-30 Conductive paste for photovoltaic cell and method of producing photovoltaic cell element using the same
JP2012536590A JP5734304B2 (ja) 2010-09-30 2011-09-30 太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010220554 2010-09-30
JP2010-220554 2010-09-30
JP2011014256 2011-01-26
JP2011-014256 2011-01-26

Publications (1)

Publication Number Publication Date
WO2012043811A1 true WO2012043811A1 (ja) 2012-04-05

Family

ID=45893248

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/072602 WO2012043811A1 (ja) 2010-09-30 2011-09-30 太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法

Country Status (3)

Country Link
US (1) US8815637B2 (ja)
JP (1) JP5734304B2 (ja)
WO (1) WO2012043811A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093312A (ja) * 2012-10-31 2014-05-19 Noritake Co Ltd 太陽電池用導電性ペースト組成物
JP2015210902A (ja) * 2014-04-25 2015-11-24 住友金属鉱山株式会社 厚膜導体形成用組成物及びそれを用いて得られる厚膜導体
JP2016162919A (ja) * 2015-03-03 2016-09-05 国立大学法人大阪大学 接合構造体および接合構造体の製造方法
CN110571285A (zh) * 2019-10-12 2019-12-13 浙江晶科能源有限公司 一种光伏组件玻璃及其制作方法、光伏组件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD767484S1 (en) * 2014-11-19 2016-09-27 Sunpower Corporation Solar panel
USD750556S1 (en) * 2014-11-19 2016-03-01 Sunpower Corporation Solar panel
USD1009775S1 (en) 2014-10-15 2024-01-02 Maxeon Solar Pte. Ltd. Solar panel
USD933584S1 (en) 2012-11-08 2021-10-19 Sunpower Corporation Solar panel
USD896747S1 (en) 2014-10-15 2020-09-22 Sunpower Corporation Solar panel
USD913210S1 (en) * 2014-10-15 2021-03-16 Sunpower Corporation Solar panel
USD933585S1 (en) 2014-10-15 2021-10-19 Sunpower Corporation Solar panel
USD999723S1 (en) 2014-10-15 2023-09-26 Sunpower Corporation Solar panel
GB201507148D0 (en) * 2015-04-27 2015-06-10 Johnson Matthey Plc Conductive paste, electrode and solar cell
USD877060S1 (en) * 2016-05-20 2020-03-03 Solaria Corporation Solar module
WO2019183931A1 (zh) * 2018-03-30 2019-10-03 深圳市首骋新材料科技有限公司 晶硅太阳能电池正面导电浆料及其制备方法和太阳能电池
JP7082408B2 (ja) * 2018-07-26 2022-06-08 ナミックス株式会社 導電性ペースト
CN113871053A (zh) * 2021-09-13 2021-12-31 深圳顺络电子股份有限公司 片式电子元器件的外电极及其制作方法
CN115010382B (zh) * 2022-07-12 2024-02-06 吴江南玻玻璃有限公司 一种适用于光伏玻璃的组合料及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234625A (ja) * 2006-02-27 2007-09-13 Kyocera Corp 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法
JP2008032753A (ja) * 2002-08-07 2008-02-14 Matsushita Electric Ind Co Ltd 荷重センサ及びその製造方法
JP2008135565A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 太陽電池素子、及びそれを用いた太陽電池モジュール
JP2009187788A (ja) * 2008-02-06 2009-08-20 Pioneer Electronic Corp プラズマディスプレイパネル
JP2009187695A (ja) * 2008-02-04 2009-08-20 Dainippon Printing Co Ltd ディスプレイ用導体ペースト組成物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047856A (ja) * 2002-07-15 2004-02-12 Sumitomo Metal Electronics Devices Inc 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
US7164342B2 (en) 2002-08-07 2007-01-16 Matsushita Electric Industrial Co., Ltd. Load sensor and method of manufacturing the load sensor, paste used for the method, and method of manufacturing the paste
JP2007019106A (ja) * 2005-07-05 2007-01-25 Kyocera Chemical Corp 電極形成用導電性ペースト及び太陽電池セル
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2007194580A (ja) * 2005-12-21 2007-08-02 E I Du Pont De Nemours & Co 太陽電池電極用ペースト
JP2008227204A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd ビア充填用導電性ペースト
JP5205108B2 (ja) 2008-03-31 2013-06-05 株式会社ノリタケカンパニーリミテド 太陽電池受光面電極用ペースト組成物
US7976734B2 (en) * 2008-09-10 2011-07-12 E.I. Du Pont De Nemours And Company Solar cell electrodes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008032753A (ja) * 2002-08-07 2008-02-14 Matsushita Electric Ind Co Ltd 荷重センサ及びその製造方法
JP2007234625A (ja) * 2006-02-27 2007-09-13 Kyocera Corp 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法
JP2008135565A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 太陽電池素子、及びそれを用いた太陽電池モジュール
JP2009187695A (ja) * 2008-02-04 2009-08-20 Dainippon Printing Co Ltd ディスプレイ用導体ペースト組成物
JP2009187788A (ja) * 2008-02-06 2009-08-20 Pioneer Electronic Corp プラズマディスプレイパネル

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093312A (ja) * 2012-10-31 2014-05-19 Noritake Co Ltd 太陽電池用導電性ペースト組成物
JP2015210902A (ja) * 2014-04-25 2015-11-24 住友金属鉱山株式会社 厚膜導体形成用組成物及びそれを用いて得られる厚膜導体
JP2016162919A (ja) * 2015-03-03 2016-09-05 国立大学法人大阪大学 接合構造体および接合構造体の製造方法
CN110571285A (zh) * 2019-10-12 2019-12-13 浙江晶科能源有限公司 一种光伏组件玻璃及其制作方法、光伏组件
CN110571285B (zh) * 2019-10-12 2024-05-28 浙江晶科能源有限公司 一种光伏组件玻璃及其制作方法、光伏组件

Also Published As

Publication number Publication date
JPWO2012043811A1 (ja) 2014-02-24
US8815637B2 (en) 2014-08-26
US20130203206A1 (en) 2013-08-08
JP5734304B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
JP5734304B2 (ja) 太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法
JP5011428B2 (ja) 太陽電池素子並びにその製造方法
JP6272332B2 (ja) 太陽電池素子およびその製造方法
JP6189971B2 (ja) 太陽電池セルおよび太陽電池モジュール
JP6175392B2 (ja) 太陽電池素子表面電極用導電性ペースト及び太陽電池素子の製造方法
JP5241961B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP5822952B2 (ja) 太陽電池および太陽電池の製造方法
JP5883116B2 (ja) 太陽電池の電極用導電性ペースト、太陽電池および太陽電池の製造方法
US9171975B2 (en) Solar cell element and process for production thereof
WO2011132707A1 (ja) 太陽電池素子およびそれを用いた太陽電池モジュール
JP2015050277A (ja) 太陽電池およびその製造方法
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
JP4493514B2 (ja) 光起電力モジュールおよびその製造方法
JP2016164969A (ja) 太陽電池素子およびその製造方法
JP5806395B2 (ja) 太陽電池素子およびその製造方法
JP2014146553A (ja) 太陽電池の電極用導電性ペーストおよびその製造方法
JP6495713B2 (ja) 太陽電池素子およびその製造方法
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
JP2008159997A (ja) 太陽電池素子の製造方法及び導電性ペースト
JP2012129407A (ja) 太陽電池素子の製造方法
JP2007273760A (ja) 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法
JP2013149815A (ja) 太陽電池及びその製造方法
JP2015062251A (ja) 太陽電池及びその製造方法
JP2016111356A (ja) 太陽電池モジュールおよび太陽電池モジュールの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11829364

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012536590

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13824879

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11829364

Country of ref document: EP

Kind code of ref document: A1