WO2012013514A1 - Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements - Google Patents

Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements Download PDF

Info

Publication number
WO2012013514A1
WO2012013514A1 PCT/EP2011/062082 EP2011062082W WO2012013514A1 WO 2012013514 A1 WO2012013514 A1 WO 2012013514A1 EP 2011062082 W EP2011062082 W EP 2011062082W WO 2012013514 A1 WO2012013514 A1 WO 2012013514A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
electronic component
layer
substrate
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/062082
Other languages
English (en)
French (fr)
Inventor
Bernd Barchmann
Gertrud KRÄUTER
Klaus Müller
Reinhard Streitel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2012013514A1 publication Critical patent/WO2012013514A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8585—Means for heat extraction or cooling being an interconnection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/60—Arrangements for cooling, heating, ventilating or compensating for temperature fluctuations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8581—Means for heat extraction or cooling characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07355—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the present invention relates to an electronic component, in particular an optoelectronic
  • Electronic components in particular optoelectronic components, with a semiconductor chip generate heat during operation, which reduces the efficiency of the electronic component.
  • optoelectronic components with a semiconductor chip generate heat during operation, which reduces the efficiency of the electronic component.
  • the components of the upper power class can be any suitable components of the upper power class.
  • An object of the invention is to provide an electronic component in which the heat generated in the semiconductor chip can be dissipated quickly to the substrate.
  • Exemplary embodiment forms Various embodiments have an electronic component in which the heat generated in the semiconductor chip can be quickly dissipated to the substrate.
  • the electronic component has a substrate with at least one semiconductor chip contact layer. On the semiconductor chip contact layer, a semiconductor chip is arranged. Between the semiconductor chip contact layer and a substrate facing the contact surface of the semiconductor chip is having a pore
  • the semiconductor chip contact layer may be a metallized layer that is electrically and / or thermally conductive.
  • the semiconductor chip contact layer has gold.
  • the semiconductor chip contact layer may be in a measurable thickness or as a surface with a nearly
  • the in optoelectronic component is the in optoelectronic component
  • arranged semiconductor chip may be based on a III-V compound semiconductor material.
  • Semiconductor chips have at least one active zone that emits electromagnetic radiation.
  • the active zones may have pn junctions, double heterostructure,
  • Quantum well structure means: quantum wells (3-dim), quantum wires (2-dim) ui quantum dots (1-dim).
  • the semiconductor chip can, for example, as
  • Thin-film chip or be designed as a volume emitter, in particular as a sapphire volume emitter.
  • the thin-film chip is for example from the
  • Dissolved semiconductor layer sequence such are produced by peeling off the growth substrate
  • the radiation-emitting semiconductor component has herein a stack of different I I I-V nitride semiconductor layers, in particular gallium nitride layers.
  • the thin-film component is designed without a radiation-absorbing substrate and a reflector is applied directly on the GaN semiconductor body from the stack of different I I I-V nitride semiconductor layers.
  • the sapphire volume emitter is known, for example, from the patent DE102006015788A1.
  • sapphire can be used as the growth substrate for the semiconductor layer sequence.
  • the sapphire bulk emitter does not have the growth substrate at the end of the manufacturing process
  • the (growth) substrate is transparent to radiation generated in the active zone. This facilitates the radiation extraction from the semiconductor chip through the substrate.
  • the semiconductor chip is thus as Volume radiator formed. In the case of a volume emitter, in contrast to a surface emitter, a significant proportion of radiation is coupled out of the semiconductor chip via the substrate. The surface luminance at the outcoupling surfaces of the semiconductor chip is reduced in the case of a volume radiator with respect to a surface radiator.
  • the voided compound layer is thermally conductive. This is particularly advantageous since, as a result, the heat generated in the semiconductor chip is applied particularly quickly to the substrate
  • Sapphire volume emitter can be used in which the pore-containing compound layer is used only for thermal contact.
  • the connecting layer having pores is thermally conductive and at the same time electrically conductive. This is special
  • a semiconductor chip a thin-film chip can be used.
  • the pore-containing compound layer consists of silver.
  • the thermal conductivity with respect to bonding layers of adhesive, in particular silver conductive adhesive, or solder can be increased.
  • the pore-containing silver layer is free from organic compounds. It is also clear
  • the pore-containing compound layer of silver has a thermal conductivity between 80 W / m * K and 300 W / m * K. The fewer pores in the
  • Bonding layer are present and the smaller the pores, the higher the thermal conductivity.
  • the thermal conductivity of electrically conductive adhesive is between 1.5 W / m * K and 20 W / m * K.
  • the thermal conductivity of solder is between 50 and 60 W / m * K.
  • the thermal conductivity of solder is between 50 and 60 W / m * K.
  • Tin-containing alloy e.g. SnAgCu
  • Au80Sn20 can be used as solder.
  • the melting temperature of Au80Sn20 is about 280 ° C.
  • the pore-containing silver layer is produced at about 250 ° C by a sintering process.
  • the melting point of silver is
  • SMT assembly Surface mounting of electronic components on a printed circuit board (SMT assembly) stable and does not melt. After assembling the printed circuit boards with electronic components, the components in the soldered so-called reflow process. In this case, a maximum temperature of 260 ° C is reached. If a chip-based alloy is a tin-based alloy (except Au80Sn20) in one
  • Soldering process is used, melts the chip plaque during surface mounting. This leads to a
  • Au80Sn20 has a melting point of about 280 ° C, so no re-melting in the
  • Au80Sn20 is the high price, since the gold content is about 80 percent by weight.
  • Au80Sn20 is processed as chip chip at about 300 ° C. At this temperature, case plastics can discolour premold housings, resulting in a significant reduction in the reflectivity of these case plastics.
  • the pore-containing compound layer of silver has a thickness between about 1 ⁇ and about 50 ⁇ , preferably between 5 ⁇ and 30 ⁇ on. Because of the high thermal conductivity of the pore-containing silver layer, the thickness of the pore-containing silver layer, in contrast to the thickness of the previously used silver-conductive adhesive, is a less relevant parameter. This allows a simple
  • Silver conductive adhesive increases strongly with the layer thickness of the thermal resistance. Therefore, the glue must be processed as thinly as possible. Typically, the thickness of the Silberleitklebers 3 ⁇ to 5 ⁇ . Even layer thicknesses of 10 ⁇ are problematic
  • the pore-containing compound layer of silver has pores with it
  • Silver layer increases. Likewise, the lowest possible pore density is advantageous. The lower the pore density, the lower the thermal resistance.
  • the voided compound layer is gold. This is
  • the substrate is a leadframe.
  • the leadframe can be made of copper with a thermal conductivity of about 300 W / m * K.
  • the copper can be silvered on its surface to the
  • the copper may also be gold plated to make the leadframe more stable to oxidation and to remove the copper ions from
  • the leadframe is cast in a premold housing.
  • the premold housing is a Spritzverguss.
  • the injection molding takes place at about 350 ° C and 800 to 2000 bar.
  • the premold is from one Plastic, in particular a polymer, and has a reflectivity of up to 95%.
  • the premold has a white color.
  • the premold has several functions. He holds the two parts of the leadframe together. It has a cavity, on the bottom of which the semiconductor chip is arranged. The side walls of the cavity serve as a reflector for the emitted from the semiconductor chip
  • the cavity of the premold provides space for a grout and prevents
  • the potting may have a phosphor.
  • the premold housing with leadframe can be processed very simply and cost-effectively.
  • Working temperature does not exceed 260 ° C. This condition can be met with the sintering process according to the invention, with which the pore-containing silver layer is produced.
  • the substrate is a ceramic.
  • a ceramic aluminum oxide (Al 2 O 3 ) with a thermal conductivity of about 20 W / m * K As a ceramic aluminum oxide (Al 2 O 3 ) with a thermal conductivity of about 20 W / m * K,
  • Thermal conductivity of about 220 W / m * K are used.
  • the use of a ceramic substrate is special
  • the invention is particularly advantageous for
  • Optoelectronic components of the upper power classes with an energization of more than 300 mA Optoelectronic components of the upper power classes with an energization of more than 300 mA.
  • the inventive pores having
  • Bonding layer for the following OSRAM OS products are used.
  • Leadframe and premold package components such as Advanced Power TOPLED (Plus), Golden Dragon (Plus), Platinum Deagon or Diamond Dragon.
  • the Advanced Power TOPLED has a pore-containing silver interconnect layer over one
  • Bonding layer of conductive adhesive the thermal resistance by up to 40%. This causes the luminous flux to increase by about 4%. This can be explained by the improved heat dissipation from the
  • Phosphorus is, the higher its efficiency.
  • Semiconductor chip and substrate have at least the following process steps:
  • Semiconductor chip contact layer provided. A paste is passed through the semiconductor chip contact layer
  • the paste includes silver particles, organic solvent and an organic matrix in which the silver particles
  • the silver particles have a size of less than 5 ⁇ . This is particularly advantageous because subsequent sintering at low temperatures of less than about 250 ° C provides better results the smaller the silver particles are.
  • the silver particles are in the form of flocs or beads before the sintering step.
  • the end product formed between the semiconductor chip and the semiconductor chip contact layer on the substrate, a thermally conductive, voided compound layer of silver.
  • Sintering process produces round and small pores, which are also distributed evenly in the connecting layer.
  • the sintering of the paste takes place in a circulating air oven under normal atmosphere for about 20 minutes at less than 250.degree. This
  • the annealing is carried out in a convection oven at normal atmosphere for about 10 minutes at about 150 ° C.
  • the annealing step is used for expelling the organic solvent from the paste.
  • the use of an organic solvent is particularly advantageous because it has a high vapor pressure. It evaporates even at low temperatures
  • the mold is attached to the substrate after the sintering step
  • Semiconductor chip with a potting material in particular a silicone or a resin, potted.
  • a primary optic in particular a lens, is placed on the casting.
  • Figure la shows a section through an electronic
  • Figure lb shows a section through an electronic
  • Figure 2 shows a section through an electronic
  • FIG. 3 shows a flow chart of the
  • Figure la shows a sectional view through a
  • the electronic component 100a The electronic
  • Component 100a may be an optoelectronic device.
  • the electronic component 100a includes
  • the semiconductor chip contact layer 110a comprises an electrically conductive and / or heat-conducting material.
  • the material can be gold.
  • the semiconductor chip contact layer 110a has a thickness between 0.5 ⁇ and 5 ⁇ .
  • On the semiconductor chip contact layer 110a is a
  • Semiconductor chip 102 is arranged. Between the
  • the voided interconnect layer 106 is electrically conductive and / or thermally conductive.
  • Pore-containing bonding layer 106 may be made of silver. It has a thickness between about 1 ⁇ and about 50 ⁇ , preferably between 5 ⁇ and 30 ⁇ on.
  • the pore-containing compound layer 106 of silver has over its entire volume, pores 108 having pore sizes between about 50 nm and about 1000 nm.
  • the voided compound layer 106 of silver has a thermal conductivity between 80 W / m * K and 300 W / m * K.
  • the voided interconnect layer 106 may also be gold.
  • the substrate 124 is a leadframe cast in a premold housing 118.
  • the premold housing 118 forms a cavity.
  • the bottom of the cavity is formed by the leadframe 124.
  • the semiconductor chip 102 is arranged on the leadframe 124.
  • the surface of the semiconductor chip 102 facing away from the leadframe 124 is electrically conductively connected to a bonding pad 126a on the leadframe via a contact pad 112 and a bonding wire 116.
  • the gold bonding pad 126a has a thickness of between 0.5 ⁇ and 5 ⁇ .
  • the semiconductor chip 102 is potted by a planar volume casting 120.
  • On the potting 120 is a primary optic 122 in the form of a lens
  • Figure lb shows a sectional view through a
  • FIG. lb is identical to the embodiment of Figure la, except that the semiconductor chip contact layer 110b and the bonding pad 126b have a vanishing thickness. In other words, the voided silver interconnection layer 106 directly adjoins
  • Leadframe 124 on. Analogously, the bonding wire 116 is directly applied to the leadframe 124. The shown in Figure lb
  • Embodiment is advantageous because the thermal and electrical connection between the leadframe 124 and the semiconductor chip 102 is immediate, that is mediated only by the connecting layer 106 having the pores. This leads to a particularly good heat dissipation from
  • Figure 2 shows a sectional view through a
  • the substrate 224 is a ceramic.
  • the core of the invention namely the optimized heat transfer from the semiconductor chip 202 to the substrate 224 via the connecting layer 206 made of silver having the pores, is also based on the exemplary embodiment of FIG. Of the
  • Semiconductor chip 202 is connected via its contact surface 204 with the voided connecting layer 206 made of silver.
  • the voided interconnect layer 206 is electrically and thermally conductive
  • Semiconductor chip contact layer 210 connected. Unlike in FIG. 1b, in the exemplary embodiment of FIG. 2 a conductive semiconductor chip contact layer 210 with non-negligible thickness is absolutely necessary, since the ceramic substrate 224 is an electrical insulator. The second electrical contact is made by the bonding wire 216, the contact pad 212 on the side facing away from the substrate 224 of the semiconductor chip 202 with the
  • Bondpad 226 on the ceramic 224 connects.
  • Semiconductor chip 202 is cast in a potting 220. On the potting a primary optics 222 is arranged in the form of a lens. Through the ceramic substrate 224 vias 230, 232 are arranged, which are filled with electrically conductive material. In electrical connection with the vias 230, 232 are on the semiconductor chip 202 opposite side of the substrate 224 metallized
  • Contact layers 234, 236 are for example for
  • the heat generated in the semiconductor chip 202 is primarily dissipated to the ceramic 224.
  • FIG. 3 shows a flow chart for producing an electronic, in particular an optoelectronic, component.
  • the manufacturing process can be broken down into steps S1 to S7.
  • step S1 a substrate 124, 224 with at least one semiconductor chip contact layer 110a, 110b, 210 is provided.
  • step S2 a paste is applied to the semiconductor chip contact layer 110a, 110b, 210 by dispensing or
  • the paste comprises silver particles, organic solvent and an organic matrix.
  • the silver particles are in the organic matrix
  • step S3 the semiconductor chip 102, 202 is pressed onto the paste.
  • the paste is compacted.
  • step 4 the paste for annealing the organic solvent from the paste is annealed.
  • the annealing is carried out in a convection oven under normal atmosphere for about 10 minutes at about 150 ° C.
  • step S5 the paste is sintered, resulting in a voided bonding layer 106, 206.
  • the Sintering takes place in a convection oven under normal atmosphere for about 20 minutes at about 250 ° C.
  • the organic matrix is burned out.
  • the porosity and the volume of the connecting layer 106, 206 are reduced significantly.
  • connection layer 106, 206 Increase connection layer 106, 206.
  • the sintered necks are formed by surface diffusion between the
  • step S6 the attached to the substrate
  • step S7 a primary optic 122, 222,
  • the optoelectronic device has become the

Landscapes

  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

Es handelt sich um ein elektronisches Bauelement (100a, 100b, 200), insbesondere ein optoelektronisches Bauelement. Das elektronische Bauelement weist ein Substrat (124, 224) mit mindestens einer Halbleiterchip-Kontaktschicht (110a, 110b, 210) auf. Auf der Halbleiterchip-Kontaktschicht (110a, 110b, 210) ist ein Halbleiterchip (102, 202) angeordnet. Zwischen der Halbleiterchip-Kontaktschicht (110a, 110b, 210) und einer dem Substrat (124, 224) zugewandten Kontaktfläche (104, 204) des Halbleiterchips (102, 202) ist eine Poren aufweisende Verbindungsschicht (106, 206) angeordnet.

Description

ELE KT RONISCHES BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES ELEKTRONISCHEN BAUELEMENTS
BESCHREIBUNG
Die vorliegende Erfindung betrifft ein elektronisches Bauelement, insbesondere ein optoelektronisches
Bauelement, und ein Verfahren zur Herstellung eines solchen Bauelements.
Elektronische Bauelemente, insbesondere optoelektronische Bauelemente, mit einem Halbleiterchip erzeugen im Betrieb Wärme, die die Effizienz des elektronischen Bauelements verringert. Insbesondere bei optoelektronischen
Bauelementen der oberen Leistungsklasse kann das
thermische Management problematisch sein.
Eine Aufgabe der Erfindung ist es, ein elektronisches Bauelement anzugeben, bei dem die im Halbleiterchip erzeugte Wärme schnell an das Substrat abgeführt werden kann .
Diese Aufgabe wird durch ein elektronisches Bauelement gemäß dem unabhängigen Patentanspruch 1 und durch ein Verfahren zur Herstellung eines elektronischen
Bauelements gemäß dem unabhängigen Patentanspruch 11 gelöst .
Weiterbildungen und vorteilhafte Ausgestaltungen des elektronischen Bauelements und des Verfahrens zur
Herstellung des elektronischen Bauelements sind in den abhängigen Ansprüchen angegeben.
Beispielhafte Ausführungs formen Verschiedene Aus führungs formen weisen ein elektronische Bauelement auf, bei dem die im Halbleiterchip erzeugte Wärme schnell an das Substrat abgeführt werden kann .
Das elektronische Bauelement weist ein Substrat auf mit mindestens einer Halbleiterchip-Kontaktschicht. Auf der Halbleiterchip-Kontaktschicht ist ein Halbleiterchip angeordnet. Zwischen der Halbleiterchip-Kontaktschicht und einer dem Substrat zugewandten Kontaktfläche des Halbleiterchips ist eine Poren aufweisende
Verbindungsschicht angeordnet.
Die Halbleiterchip-Kontaktschicht kann eine metallisierte Schicht sein, die elektrisch und/oder thermisch leitfähig ist. Beispielsweise weist die Halbleiterchip- Kontaktschicht Gold auf. Die Halbleiterchip- Kontaktschicht kann je nach Aus führungs form in einer meßbaren Dicke oder als Fläche mit einer nahezu
verschwindenden Dicke vorliegen.
In einer bevorzugten Aus führungs form ist das
elektronische Bauelement ein optoelektronisches
Bauelement. Der im optoelektronische Bauelement
angeordnete Halbleitchip kann auf einem III-V- Verbindungshalbleitermaterial basieren. Die
Halbleiterchips weisen mindestens eine aktive Zone auf, die elektromagnetische Strahlung emittiert. Die aktiven Zonen können pn-Übergänge, Doppelheterostruktur,
Mehrfach-Quantentopfstruktur (MQW) , Einfach- Quantentopfstruktur (SQW) sein. Quantentopfstruktur bedeutet: Quantentöpfe (3-dim), Quantendrähte (2-dim) ui Quantenpunkte (1-dim) . Der Halbleiterchip kann beispielsweise als
Oberflächenemitter , insbesondere als sogenannter
Dünnfilmchip oder als Volumenemitter , insbesondere als Saphir-Volumenemitter ausgelegt sein. Der Dünnfilmchip ist beispielsweise aus der
Offenlegungsschrift WO2005081319A1 bekannt. Wird während der Herstellung des optoelektronischen Bauelements, insbesondere eines Bauelements mit einer metallhaltigen Spiegelschicht, das Aufwachssubstrat der
Halbleiterschichtenfolge abgelöst, so werden derartige unter Ablösen des Aufwachssubstrats hergestellte
Bauelemente auch als Dünnfilm-Bauelemente bezeichnet. Das strahlungsemittierende Halbleiterbauelement weist hierin einen Stapel unterschiedlicher I I I-V-Nitrid- Halbleiterschichten, insbesondere Galliumnitrid- Schichten, auf. Das Dünnschichtbauelement ist ohne strahlungsabsorbierendes Substrat ausgeführt und ein Reflektor ist direkt auf dem GaN-Halbleiterkörper aus dem Stapel unterschiedlicher I I I-V-Nitrid-Halbleiterschichten aufgebracht.
Der Saphir-Volumen-Emitter ist beispielsweise aus der Patentschrift DE102006015788A1 bekannt. Dabei kann als Aufwachssubstrat für die Halbleiterschichtenfolge Saphir verwendet werden. Im Gegensatz zum Dünnfilmchip wird beim Saphir-Volumen-Emitter das Aufwachssubstrat am Ende des Herstellungsprozesses nicht von der
Halbleiterschichtenfolge abgelöst. Das (Aufwachs- ) Substrat ist strahlungsdurchlässig für die in der aktiven Zone erzeugte Strahlung. Dies erleichtert die Strahlungsauskopplung aus dem Halbleiterchip durch das Substrat. Der Halbleiterchip ist damit als Volumenstrahler ausgebildet. Bei einem Volumenstrahler wird im Gegensatz zu einem Oberflächenemitter auch über das Substrat ein maßgeblicher Strahlungsanteil aus dem Halbleiterchip ausgekoppelt. Die Oberflächenleuchtdichte an den Auskoppelflächen des Halbleiterchips ist bei einem Volumenstrahler gegenüber einem Oberflächenstrahler verringert .
Die Offenbarungen der Schriften WO2005081319A1 und
DE102006015788A1 werden hiermit durch Rückbezug in die Offenbarung der vorliegenden Anmeldung aufgenommen.
In einer bevorzugten Aus führungs form ist die Poren aufweisende Verbindungsschicht wärmeleit fähig . Dies ist besonders vorteilhaft, da dadurch die im Halbleiterchip erzeugte Wärme besonders schnell an das Substrat
abgeführt werden kann. Als Halbleiterchip kann ein
Saphir-Volumen-Emitter eingesetzt werden, bei dem die Poren aufweisende Verbindungsschicht nur zum thermischen Kontakt dient.
In einer weiteren bevorzugten Aus führungs form ist die Poren aufweisende Verbindungsschicht wärmeleit fähig und zugleich elektrisch leitfähig. Dies ist besonders
vorteilhaft, da dadurch neben der Wärmeabfuhr auch einer der beiden elektrischen Kontakte des Halbleiterchips realisiert wird. Als Halbleiterchip kann ein Dünnfilmchip eingesetzt werden.
In einer bevorzugten Aus führungs form besteht die Poren aufweisende Verbindungsschicht aus Silber. Dadurch kann die Wärmeleitfähigkeit gegenüber Verbindungsschichten aus Kleber, insbesondere Silberleitkleber, oder Lot erhöht werden. Die Poren aufweisende Silberschicht ist frei von organischen Verbindungen. Zudem ist sie deutlich
preiswerter (Faktor 10) als ein Lot aus Au80Sn20, das zu 80 Gewichtsprozent aus Gold und zu 20 Gewichtsprozent aus Zinn besteht. Die Poren aufweisende Verbindungsschicht aus Silber weist eine Wärmeleitfähigkeit zwischen 80 W/m*K und 300 W/m*K auf. Je weniger Poren in der
Verbindungsschicht vorhanden sind und je kleiner die Poren sind desto höher ist die Wärmeleitfähigkeit.
Die Wärmeleitfähigkeit von elektrisch leitfähigem Kleber liegt zwischen 1,5 W/m*K und 20 W/m*K. Die
Wärmeleitfähigkeit von Lot liegt je nach verwendetem Lottyp zwischen 50 und 60 W/m*K. Als Lot kann eine
Zinnhaltige Legierung, z.B. SnAgCu, verwendet werden. Alternativ kann als Lot Au80Sn20 verwendet werden. Die Schmelztemperatur von Au80Sn20 liegt bei etwa 280°C.
Mit anderen Worten ist ein Kerngedanke der Erfindung, den bisher verwendeten Silberleitkleber bzw. das bisher verwendete Lot zwischen dem Halbleiterchip und der
Halbleiterchip-Kontaktschicht auf dem Substrat durch eine Silberschicht zu ersetzen.
Besonders vorteilhaft ist es, dass die Poren aufweisende Silberschicht bei etwa 250°C durch einen Sinterprozess erzeugt wird. Der Schmelzpunkt von Silber liegt
wesentlich höher, bei etwa 960 °C. Mit anderen Worten wird beim Sintern die flüssige Phase umgangen. Die Poren aufweisende Silberschicht bleibt bei der späteren
Oberflächenmontage der elektronischen Bauelemente auf eine Leiterplatte ( SMT-Assembly) stabil und schmilzt nicht auf. Nach dem Bestücken der Leiterplatten mit elektronischen Bauelementen, werden die Bauelemente im sog. Reflow-Verfahren verlötet. Dabei wird maximal eine Temperatur von 260°C erreicht. Wenn als Chiplot eine Zinnbasierte Legierung (außer Au80Sn20) in einem
Weichlotprozess verwendet wird, schmilzt das Chiplot bei der Oberflächenmontage auf. Dies führt zu einem
Undefinierten Gefügezustand des Chiplotes und kann thermische Probleme und Zuverlässigkeitsprobleme zur Folge haben. Als Alternative könnte ein Lot aus Au80Sn20 verwendet werden. Au80Sn20 hat einen Schmelzpunkt von etwa 280 °C, weshalb kein Wiederaufschmelzen bei der
Oberflächenmontage erfolgt. Nachteilig bei der Verwendung von Au80Sn20 als Lot ist zum einen der hohe Preis, da der Goldanteil etwa 80 Gewichtsprozent beträgt. Ein weiterer Nachteil ist der, dass Au80Sn20 als Chiplot bei etwa 300°C verarbeitet wird. Bei dieser Temperatur können sich Gehäusekunststoffe von Premoldgehäusen verfärben, was zu einer deutlichen Verringerung der Reflektivität dieser Gehäusekunststoffe führt.
In einer bevorzugten Aus führungs form weist die Poren aufweisende Verbindungsschicht aus Silber eine Dicke zwischen etwa 1 μπι und etwa 50 μπι, vorzugsweise zwischen 5 μπι und 30 μπι auf. Wegen der hohen Wärmeleitfähigkeit der Poren aufweisenden Silberschicht ist die Dicke der Poren aufweisenden Silberschicht im Gegensatz zur Dicke des bisher verwendeten Silberleitklebers ein weniger relevanter Parameter. Dies ermöglicht eine einfache
Prozessierung mit relativ großen Toleranzen. Beim
Silberleitkleber hingegen, steigt mit der Schichtdicke der Wärmewiderstand stark ab. Deshalb muss der Kleber so dünn wie möglich prozessiert werden. Typischer Weise beträgt die Dicke des Silberleitklebers 3 μπι bis 5 μπι. Schon Schichtdicken von 10 μπι sind problematisch
hinsichtlich der Abfuhr der vom Halbleiterchip erzeugten Wärme .
In einer bevorzugten Aus führungs form weist die Poren aufweisende Verbindungsschicht aus Silber Poren mit
Porengrößen zwischen etwa 50 nm und etwa 1000 nm auf. Die geringe Größe der Poren ist vorteilhaft, da mit
abnehmender Porengröße die Wärmeleitfähigkeit der
Silberschicht ansteigt. Ebenso ist eine möglichst geringe Porendichte vorteilhaft. Je geringer die Porendichte desto geringer der thermische Widerstand.
In einer bevorzugten Aus führungs form besteht die Poren aufweisende Verbindungsschicht aus Gold. Dies ist
vorteilhaft, da Gold ähnlich günstige Eigenschaften aufweist wie Silber und zudem nicht oxidiert. Dies führt dazu, dass die thermische und elektrische Leitfähigkeit langfristig konstant bleibt.
In einer bevorzugten Aus führungs form ist das Substrat ein Leadframe. Der Leadframe kann aus Kupfer bestehen mit einer Wärmeleitfähigkeit von etwa 300 W/m*K. Das Kupfer kann an seiner Oberfläche versilbert sein, um die
Reflektivität für die vom Halbleiterchip emittierte elektromagnetische Strahlung zu erhöhen. Das Kupfer kann auch vergoldet sein, um den Leadframe stabiler gegenüber Oxidation zu machen und um die Kupferionen vom
Halbleiterchip fernzuhalten.
In einer bevorzugten Aus führungs form ist der Leadframe in ein Premold-Gehäuse eingegossen. Das Premold-Gehäuse ist ein Spritzverguss . Der Spritzguss erfolgt bei etwa 350°C und 800 bis 2000 bar. Der Premold ist aus einem Kunststoff, insbesondere einem Polymer, und weist eine Reflektivität von bis zu 95% auf. Der Premold hat eine weiße Färbung. Der Premold hat mehrere Funktionen. Er hält die beiden Teile des Leadframes zusammen. Er weist eine Kavität auf, auf deren Boden der Halbleiterchip angeordnet ist. Die Seitenwände der Kavität dienen als Reflektor für die vom Halbleiterchip emittierte
elektromagnetische Strahlung. Die Kavität des Premold bietet Platz für einen Verguss und verhindert ein
seitliches Verlaufen des Vergusses. Der Verguss kann einen Leuchtstoff aufweisen. Insgesamt kann das Premold- Gehäuse mit Leadframe sehr einfach und kostengünstig prozessiert werden.
Wegen der begrenzten thermischen Beständigkeit von
Polymeren, ist es beim Einsatz eines Premold-Gehäuse erforderlich, dass die kurzzeitige
Verarbeitungstemperatur 260°C nicht überschreitet. Diese Bedingung kann mit dem erfindungsgemäßen Sinterprozess , mit dem die Poren aufweisende Silberschicht erzeugt wird, eingehalten werden.
In einer bevorzugten Aus führungs form ist das Substrat eine Keramik. Als Keramik können Aluminium-Oxid (AI2O3) mit einer Wärmeleitfähigkeit von etwa 20 W/m*K,
Aluminiumnitrid (A1N) mit einer Wärmeleitfähigkeit von etwa 170 W/m*K oder Bornitrid (BN) mit einer
Wärmeleitfähigkeit von etwa 220 W/m*K zum Einsatz kommen. Der Einsatz eines Keramiksubstrats ist besonders
vorteilhaft, da Keramik weitestgehend
temperaturunempfindlich ist. Die Erfindung ist besonders vorteilhaft für
optoelektronische Bauelemente der oberen Leistungsklassen mit einer Bestromung mit mehr als 300 mA. Beispielsweise kann die erfindungsgemäße Poren aufweisende
Verbindungsschicht bei folgenden OSRAM OS Produkten zum Einsatz kommen. Bauelemente mit einem Leadframe und einem Premold-Gehäuse, wie Advanced Power TOPLED (Plus), Golden Dragon (Plus), Platinum Deagon oder Diamond Dragon.
Bauelemente mit einem Keramiksubstrat, wie die Oslon.
In einer bevorzugten Aus führungs form verringert sich bei der Advanced Power TOPLED durch die Poren aufweisende Verbindungsschicht aus Silber gegenüber einer
Verbindungsschicht aus leitfähigem Kleber der thermische Widerstand um bis zu 40%. Dies führt dazu, dass der Lichtstrom um etwa 4% zunimmt. Dies kann dadurch erklärt werden, dass durch die verbesserte Wärmeabfuhr vom
Halbleiterchip an den Leadframe der Leuchtstoff weniger erwärmt wird. Je niedriger die Temperatur des
Leuchtstoffes ist, desto höher ist seine Effizienz.
Verschiedene Aus führungs formen des Verfahrens zum
Herstellen eines elektronischen Bauelements mit einer Poren aufweisenden Verbindungsschicht zwischen
Halbleiterchip und Substrat weisen mindestens die folgenden Verfahrensschritte auf:
Zunächst wird ein Substrat mit mindestens einer
Halbleiterchip-Kontaktschicht bereitgestellt. Auf die Halbleiterchip-Kontaktschicht wird eine Paste durch
Dispensen oder Siebdrucken oder Stempeln oder
Schablonendrucken oder Jetten aufgebracht. Die Paste beinhaltet Silberpartikel, organisches Lösungsmittel und eine organische Matrix, in der die Silberpartikel
eingebettet sind. Die Silberpartikel weisen eine Größe von kleiner 5 μπι auf. Dies ist besonders vorteilhaft, da das nachfolgende Sintern bei niedrigen Temperaturen von kleiner etwa 250°C umso bessere Ergebnisse liefert, je kleiner die Silberpartikel sind. Die Silberpartikel liegen vor dem Sinterschritt in Form von Flocken oder Kügelchen vor. Nach dem Aufbringen der Paste wird der Halbleiterchip auf die Paste gepresst, was auch Die- Attach genannt wird. Abschließend wird die Paste
gesintert, um die organische Matrix auszubrennen. Als Endprodukt entsteht zwischen dem Halbleiterchip und der Halbleiterchip-Kontaktschicht auf dem Substrat eine wärmeleitfähige, Poren aufweisende Verbindungsschicht aus Silber.
In besonders vorteilhafter Weise werden beim
Sinterprozess runde und möglichst kleine Poren erzeugt, die zudem gleichmäßig in der Verbindungsschicht verteilt sind . In einer bevorzugten Aus führungs form erfolgt das Sintern der Paste in einem Umluftofen unter Normalatmosphäre während etwa 20 Minuten bei kleiner 250°C. Dieses
Niedertemperatur-Sintern ist insbesondere bei Premold- Gehäusen besonders vorteilhaft, da sich die
Gehäusekunststoffe nicht verfärben.
In einer bevorzugten Aus führungs form wird nach dem
Pressen des Halbleiterchips auf die Paste und vor dem Sinterschritt ein Temperschritt ausgeführt. Das Tempern erfolgt in einem Umluftofen bei Normal-Atmosphäre während etwa 10 Minuten bei etwa 150°C. Der Temperschritt dient zum Austreiben des organischen Lösungsmittels aus der Paste. Der Einsatz eines organischen Lösungsmittels ist besonders vorteilhaft, da es einen hohen Dampfdruck aufweist. Es verdampft schon bei niedrigen Temperaturen
In einer bevorzugten Aus führungs form wird nach dem Sinterschritt der auf dem Substrat befestigte
Halbleiterchip mit einem Vergussmaterial, insbesondere einem Silikon oder einem Harz, vergossen.
In einer bevorzugten Aus führungs form wird nach dem Vergießen des Halbleiterchips eine Primäroptik, insbesondere eine Linse, auf den Verguss aufgesetzt.
KU RZ E B E S C H R E I B U N G D E R ZE I C H N U N G E N
Verschiedene Ausführungsbeispiele der erfindungsgemäßen Lösung werden im Folgenden anhand der Zeichnungen näher erläutert .
Figur la zeigt einen Schnitt durch ein elektronisches
Bauelement mit einem Leadframe als Substrat;
Figur lb zeigt einen Schnitt durch ein elektronisches
Bauelement mit einem Leadframe als Substrat;
Figur 2 zeigt einen Schnitt durch ein elektronisches
Bauelement mit einer Keramik als Substrat;
Figur 3 zeigt ein Ablaufdiagramm des
Herstellungsverfahrens des erfindungsgemäßen elektronischen Bauelements. AU S F Ü H R U N G S B E I S P I E L E
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne
Elemente zur besseren Darstellbarkeit und zum besseren Verständnis übertrieben groß oder verkleinert dargestellt sein .
Figur la zeigt eine Schnittansicht durch ein
elektronisches Bauelement 100a. Das elektronisches
Bauelement 100a kann ein optoelektronisches Bauelement sein. Das elektronische Bauelement 100a weist ein
Substrat 124 auf, auf dem eine Halbleiterchip- Kontaktschicht 110a vorgesehen ist. Die Halbleiterchip- Kontaktschicht 110a weist ein elektrisch leitendes und/oder Wärme leitendes Material auf. Als Material kann Gold verwendet werden. Die Halbleiterchip-Kontaktschicht 110a weist eine Dicke zwischen 0,5 μπι und 5μπι auf. Auf der Halbleiterchip-Kontaktschicht 110a ist ein
Halbleiterchip 102 angeordnet. Zwischen der
Halbleiterchip-Kontaktschicht 110a und einer dem Substrat 124 zugewandten Kontakt fläche 104 des Halbleiterchips 102 ist eine Poren aufweisende Verbindungsschicht 106 angeordnet. Die Poren aufweisende Verbindungsschicht 106 ist elektrisch leitfähig und/oder wärmeleit fähig . Die
Poren aufweisende Verbindungsschicht 106 kann aus Silber bestehen. Sie weist eine Dicke zwischen etwa 1 μπι und etwa 50 μπι, vorzugsweise zwischen 5 μπι und 30 μπι auf. Die Poren aufweisende Verbindungsschicht 106 aus Silber weist über Ihr gesamtes Volumen Poren 108 mit Porengrößen zwischen etwa 50 nm und etwa 1000 nm auf.
Die Poren aufweisende Verbindungsschicht 106 aus Silber weist eine Wärmeleitfähigkeit zwischen 80 W/m*K und 300 W/m*K auf.
Alternativ kann die Poren aufweisende Verbindungsschicht 106 auch aus Gold bestehen.
Das Substrat 124 ist ein Leadframe, der in ein Premold- Gehäuse 118 eingegossen ist. Das Premold-Gehäuse 118 bildet eine Kavität. Der Boden der Kavität ist durch den Leadframe 124 gebildet. Der Halbleiterchip 102 ist auf dem Leadframe 124 angeordnet. Die vom Leadframe 124 abgewandte Fläche des Halbleiterchip 102 ist über ein Kontaktpad 112 und einen Bonddraht 116 elektrisch leitend mit einem Bondpad 126a auf dem Leadframe verbunden. Das Bondpad 126a aus Gold weist eine Dicke zwischen 0,5 μπι und 5 μπι auf. Der Halbleiterchip 102 ist durch einen planaren Volumenverguss 120 vergossen. Auf dem Verguss 120 ist eine Primäroptik 122 in Form einer Linse
angeordnet.
Figur lb zeigt eine Schnittansicht durch ein
elektronisches Bauelement 100b. Das Ausführungsbeispiel von Figur lb ist identisch zum Ausführungsbeispiel von Figur la, außer dass die Halbleiterchip-Kontaktschicht 110b und das Bondpad 126b eine verschwindende Dicke aufweisen. Mit anderen Worten setzt die Poren aufweisende Verbindungsschicht 106 aus Silber direkt auf den
Leadframe 124 auf. Analog setzt der Bonddraht 116 direkt auf den Leadframe 124 auf. Das in Figur lb gezeigte
Ausführungsbeispiel ist vorteilhaft, da die thermische und elektrische Verbindung zwischen Leadframe 124 und Halbleiterchip 102 unmittelbar ist, also nur durch die Poren aufweisende Verbindungsschicht 106 vermittelt wird. Dies führt zu einer besonders guten Wärmeabfuhr vom
Halbleiterchip 102 an den Leadframe 124.
Figur 2 zeigt eine Schnittansicht durch ein
elektronisches Bauelement 200. Im Gegensatz zu Figur la und lb ist das Substrat 224 eine Keramik. Der Kern der Erfindung, nämlich der optimierte Wärmetransport vom Halbleiterchip 202 zum Substrat 224 über die Poren aufweisende Verbindungsschicht 206 aus Silber, liegt auch dem Ausführungsbeispiel von Figur 2 zugrunde. Der
Halbleiterchip 202 ist über seine Kontakt fläche 204 mit der Poren aufweisenden Verbindungsschicht 206 aus Silber verbunden. Die Poren aufweisende Verbindungsschicht 206 ist mit der elektrisch und thermisch leitenden
Halbleiterchip-Kontaktschicht 210 verbunden. Anders als in Figur lb ist im Ausführungsbeispiel von Figur 2 eine leitfähige Halbleiterchip-Kontaktschicht 210 mit nicht- verschwindender Dicke zwingend notwendig, da das Keramik- Substrat 224 ein elektrischer Isolator ist. Der zweite elektrische Kontakt kommt durch den Bonddraht 216 zu Stande, der das Kontaktpad 212 auf der dem Substrat 224 abgewandten Fläche des Halbleiterchips 202 mit dem
Bondpad 226 auf der Keramik 224 verbindet. Der
Halbleiterchip 202 ist in einem Verguss 220 eingegossen. Auf dem Verguss ist eine Primäroptik 222 in Form einer Linse angeordnet. Durch das Keramik-Substrat 224 sind Vias 230, 232 angeordnet, die mit elektrisch leitfähigem Material gefüllt sind. In elektrischer Verbindung mit den Vias 230, 232 sind auf der dem Halbleiterchip 202 abgewandten Seite des Substrats 224 metallisierte
Kontaktschichten 234, 236 angeordnet. Diese
Kontaktschichten 234, 236 sind beispielsweise zur
Kontaktierung auf einer Leiterplatte vorgesehen. Die im Halbleiterchip 202 erzeugte Wärme wird primär an die Keramik 224 abgeführt.
Figur 3 zeigt ein Ablaufdiagramm zur Herstellung eines elektronischen, insbesondere eines optoelektronischen, Bauelements. Der Herstellungsprozess lässt sich in die Schritte Sl bis S7 aufgliedern.
Im Schritt Sl wird ein Substrat 124, 224 mit mindestens einer Halbleiterchip-Kontaktschicht 110a, 110b, 210 bereitgestellt.
Im Schritt S2 wird eine Paste auf die Halbleiterchip- Kontaktschicht 110a, 110b, 210 durch Dispensen oder
Siebdrucken oder Stempeln oder Schablonendrucken oder Jetten aufgebracht. Die Paste weist Silberpartikel, organisches Lösungsmittel und eine organische Matrix auf. Die Silberpartikel sind in die organische Matrix
eingebettet, wodurch wenigstens ein minimaler
Zusammenhalt zwischen den Silberpartikeln gegeben ist.
Im Schritt S3 wird der Halbleiterchip 102, 202 auf die Paste aufgepresst. Dabei wird die Paste verdichtet.
Im optionalen Schritt 4 wird die Paste zum Austreiben des organischen Lösungsmittels aus der Paste getempert. Das Tempern erfolgt in einem Umluftofen unter Normal- Atmosphäre während etwa 10 Minuten bei etwa 150°C.
Im Schritt S5 wird die Paste gesintert, was zu einer Poren aufweisenden Verbindungsschicht 106, 206 führt. Das Sintern erfolgt in einem Umluftofen unter Normal- Atmosphäre während etwa 20 Minuten bei etwa 250°C. Im Sinterschritt wird die organische Matrix ausgebrannt. Die Porosität und das Volumen der Verbindungsschicht 106, 206 verringert sich dabei deutlich. Zudem bilden sich
sogenannte Sinterhälse, die die Festigkeit der
Verbindungsschicht 106, 206 erhöhen. Die Sinterhälse entstehen durch Oberflächendiffusion zwischen den
Sinterpartikeln. Im Schritt S6 wird der auf dem Substrat befestigte
Halbleiterchip 102, 202 mit einem Vergussmaterial, insbesondere einem Silikon oder einem Harz, vergossen.
Im Schritt S7 wird eine Primäroptik 122, 222,
insbesondere eine Linse, auf den Verguss 120, 220
aufgesetzt.
Das optoelektronische Bauelement wurde zur
Veranschaulichung des zugrundeliegenden Gedankens anhand einiger Ausführungsbeispiele beschrieben. Die
Ausführungsbeispiele sind dabei nicht auf bestimmte
Merkmalskombinationen beschränkt. Auch wenn einige
Merkmale und Ausgestaltungen nur im Zusammenhang mit einem besonderen Ausführungsbeispiel oder einzelnen
Ausführungsbeispielen beschrieben wurden, können sie jeweils mit anderen Merkmalen aus anderen
Ausführungsbeispielen kombiniert werden. Es ist ebenso denkbar, in Ausführungsbeispielen einzelne dargestellte Merkmale oder besondere Ausgestaltungen wegzulassen oder hinzuzufügen, soweit die allgemeine technische Lehre realisiert bleibt. Bezugs zeichenliste
100a elektronisches Bauelement
100b elektronisches Bauelement
102 Halbleiterchip
104 Kontaktfläche des Halbleiterchips
106 Poren aufweisende Verbindungsschicht aus Silber
108 Poren in der Verbindungsschicht
110a Halbleiterchip-Kontaktschicht auf Leadframe 110b Halbleiterchip-Kontaktschicht auf Leadframe
112 Kontaktpad
116 Bonddraht
118 Premold-Gehäuse
120 Verguss
122 Primäroptik
124 Leadframe
126a Bondpad auf Leadframe
126b Bondpad auf Leadframe
200 elektronisches Bauelement
202 Halbleiterchip 204 Kontakt fläche des Halbleiterchips
206 Poren aufweisende Verbindungsschicht aus Silber
208 Poren in der Verbindungsschicht
210 Halbleiterchip-Kontaktschicht auf Keramik 212 Kontaktpad
216 Bonddraht
220 Verguss
222 Primäroptik
224 Keramik
226 Bondpad auf Keramik
230 elektrisch leitfähiges Via
232 elektrisch leitfähiges Via
234 metallisierte Kontaktschicht
236 metallisierte Kontaktschicht

Claims

PAT E N TAN S P R Ü C H E
1. Elektronisches Bauelement (100a, 100b, 200), insbesondere optoelektronisches Bauelement, mit:
- einem Substrat (124, 224) aufweisend mindestens eine Halbleiterchip-Kontaktschicht (110a, 110b, 210),
- mindestens einem auf der Halbleiterchip- Kontaktschicht (110a, 110b, 210) angeordneten
Halbleiterchip (102, 202),
- wobei zwischen der Halbleiterchip-Kontaktschicht (110a, 110b, 210) und einer dem Substrat (124, 224) zugewandten Kontakt fläche (104, 204) des
Halbleiterchips (102, 202) eine Poren aufweisende Verbindungsschicht (106, 206) angeordnet ist.
2. Elektronisches Bauelement gemäß Anspruch 1, wobei die Poren aufweisende Verbindungsschicht (106, 206) elektrisch leitfähig und/oder wärmeleit fähig ist.
3. Elektronisches Bauelement gemäß Anspruch 1 oder 2, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber besteht.
4. Elektronisches Bauelement gemäß Anspruch 3, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber eine Dicke zwischen etwa 1 μπι und etwa 50 μπι, vorzugsweise zwischen 5 μπι und 30 μπι aufweist.
5. Elektronisches Bauelement gemäß Anspruch 3 oder 4, wobei die Poren aufweisende Verbindungsschicht (106,
206) aus Silber Poren (108, 208) mit Porengrößen zwischen etwa 50 nm und etwa 1000 nm aufweist.
6. Elektronisches Bauelement gemäß einem der Ansprüche 3 bis 5, wobei die Poren aufweisende
Verbindungsschicht (106, 206) aus Silber eine
Wärmeleitfähigkeit zwischen etwa 80 W/m*K und etwa 300 W/m*K aufweist.
7. Elektronisches Bauelement gemäß Anspruch 1 oder 2, wobei die Poren aufweisende Verbindungsschicht aus Gold besteht.
8. Elektronisches Bauelement gemäß einem der vorigen Ansprüche, wobei das Substrat (124) ein Leadframe ist.
9. Elektronisches Bauelement gemäß Anspruch 8, wobei der Leadframe (124) in ein Premold-Gehäuse eingegossen ist .
10. Elektronisches Bauelement gemäß einem der Ansprüche 1 bis 7, wobei das Substrat (224) eine
Keramik ist.
11. Verfahren zum Herstellen eines elektronischen Bauelements (100a, 100b, 200), insbesondere eines optoelektronischen Bauelements, mit mindestens den folgenden Schritten:
- Bereitstellen eines Substrats (124, 224) mit
mindestens einer Halbleiterchip-Kontaktschicht (110a, 110b, 210),
- Aufbringen einer Paste aufweisend Silberpartikel, organisches Lösungsmittel und eine organische Matrix auf die Halbleiterchip-Kontaktschicht (110a, 110b, 210) ,
- Pressen des Halbleiterchips (102, 202) auf die
Paste, - Sintern der Paste zum Ausbrennen der organischen Matrix .
12. Verfahren gemäß dem vorigen Anspruch, wobei das Sintern der Paste während etwa 20 Minuten bei etwa 250°C erfolgt.
13. Verfahren gemäß Anspruch 11 oder 12, wobei ein Temperschritt zum Austreiben des organischen
Lösungsmittels nach dem Pressen des Halbleiterchips (102, 202) auf die Paste und vor dem Sinterschritt ausgeführt wird.
14. Verfahren gemäß Anspruch 13, wobei das Tempern während etwa 10 Minuten bei etwa 150°C erfolgt.
PCT/EP2011/062082 2010-07-26 2011-07-14 Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements Ceased WO2012013514A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010038405A DE102010038405A1 (de) 2010-07-26 2010-07-26 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102010038405.4 2010-07-26

Publications (1)

Publication Number Publication Date
WO2012013514A1 true WO2012013514A1 (de) 2012-02-02

Family

ID=44510916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/062082 Ceased WO2012013514A1 (de) 2010-07-26 2011-07-14 Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements

Country Status (3)

Country Link
DE (1) DE102010038405A1 (de)
TW (1) TW201222899A (de)
WO (1) WO2012013514A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT513747B1 (de) 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081319A1 (de) 2004-02-20 2005-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
DE102006015788A1 (de) 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20080145607A1 (en) * 2006-12-18 2008-06-19 Renesas Technology Corp. Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20090096100A1 (en) * 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
US20090189264A1 (en) * 2008-01-28 2009-07-30 Renesas Technology Corp. Semiconductor device and manufacturing method of the same
EP2158997A2 (de) * 2008-08-27 2010-03-03 W.C. Heraeus GmbH Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI260798B (en) * 2005-05-02 2006-08-21 Ind Tech Res Inst Highly heat-dissipating light-emitting diode
US9412926B2 (en) * 2005-06-10 2016-08-09 Cree, Inc. High power solid-state lamp
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081319A1 (de) 2004-02-20 2005-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
DE102006015788A1 (de) 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20080145607A1 (en) * 2006-12-18 2008-06-19 Renesas Technology Corp. Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20090096100A1 (en) * 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
US20090189264A1 (en) * 2008-01-28 2009-07-30 Renesas Technology Corp. Semiconductor device and manufacturing method of the same
EP2158997A2 (de) * 2008-08-27 2010-03-03 W.C. Heraeus GmbH Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHRISTIAN MERTENS ED - MERTENS CHRISTIAN: "Die Niedertemperatur-Verbindungstechnik der Leistungselektronik", 1 January 2004, DIE NIEDERTEMPERATUR-VERBINDUNGSTECHNIK DER LEISTUNGSELEKTRONIK; [FORTSCHRITT-BERICHTE VDI : REIHE 21, ELEKTROTECHNIK ; 365], VDI VERLAG, DÜSSELDORF, GERMANY, PAGE(S) 1 - 35,72, ISBN: 978-3-18-336521-0, XP002541611 *

Also Published As

Publication number Publication date
TW201222899A (en) 2012-06-01
DE102010038405A1 (de) 2012-01-26

Similar Documents

Publication Publication Date Title
DE102004034166B4 (de) Lichtemittierende Vorrichtung
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP1728280B1 (de) Optoelektronisches bauteil mit mehrteiligem gehäusekörper
DE102012209325B4 (de) Optoelektronisches Modul
DE112019001502B4 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102005042778A1 (de) Optische Festkörpervorrichtung
DE102010048159A1 (de) Leuchtdiodenchip
DE102014115319A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE112022003837T5 (de) Halbleitervorrichtung und herstellungsverfahren
EP2593974A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
WO2013185839A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht
DE102021133724A1 (de) Lichtemittierendes modul und verfahren zum herstellen eines lichtemittierenden moduls
DE112016000474B4 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102019122628A1 (de) Lichtemittierendes Vorrichtungspaket und Verfahren zum Herstellen eines lichtemittierenden Vorrichtungspakets
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
WO2012013514A1 (de) Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements
DE112020002264B4 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
WO2018228976A1 (de) Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil
WO2009103285A1 (de) Optoelektronisches bauteil
WO2020074591A1 (de) Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil
DE102010033868A1 (de) Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11733838

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11733838

Country of ref document: EP

Kind code of ref document: A1