WO2011157869A2 - Integrated linear resistance with temperature compensation - Google Patents
Integrated linear resistance with temperature compensation Download PDFInfo
- Publication number
- WO2011157869A2 WO2011157869A2 PCT/ES2011/000200 ES2011000200W WO2011157869A2 WO 2011157869 A2 WO2011157869 A2 WO 2011157869A2 ES 2011000200 W ES2011000200 W ES 2011000200W WO 2011157869 A2 WO2011157869 A2 WO 2011157869A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- temperature
- integrated linear
- linear resistance
- resistance
- mrc
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
Abstract
The invention makes it possible to provide a resistance, the resistivity of which is essentially constant with respect to changes in temperature, providing an effective, simple and compact solution which is fully compatible with CMOS technology. Said integrated linear resistance is fundamentally distinguished by comprising an MRC network; and a first control circuit which comprises a current mirror formed by two MOS transistors (M31, M41) polarized by an intensity source (IB1) independent of the temperature and comprises a branch with two resistances (RA1, RB1) in series, the terminal of which is connected to a first group of ports (G1) of the MRC network; wherein the value of the two resistances (RA1, RB1) is such that the variation of R1 = RA1 + RB1 compensates for the deviations caused by the temperature in RMRC.
Description
RESISTENCIA LINEAL INTEGRADA CON COMPENSACIÓN DE INTEGRATED LINEAR RESISTANCE WITH COMPENSATION OF
TEMPERATURA TEMPERATURE
OBJETIVO DE LA INVENCIÓN OBJECTIVE OF THE INVENTION
La presente invención se engloba dentro del campo de los sistemas microelectrónicos, y más concretamente en los sistemas de procesado y tratamiento de señales eléctricas analógicas realizados en tecnología CMOS que precisan de resistencias lineales con baja dependencia térmica. Concretamente, el objeto de la presente invención es proporcionar una resistencia cuya resistividad sea esencialmente constante ante cambios de temperatura. The present invention falls within the field of microelectronic systems, and more specifically in the systems of processing and processing of analog electrical signals made in CMOS technology that require linear resistors with low thermal dependence. Specifically, the object of the present invention is to provide a resistance whose resistivity is essentially constant against changes in temperature.
ANTECEDENTES DE LA INVENCIÓN Los parámetros característicos de muchos circuitos analógicos están directamente relacionados con sus componentes pasivos, tanto resistivos como capacitivos. Por ejemplo, la ganancia de un amplificador puede estar determinada por cocientes de resistencias y/o capacidades, mientras que las frecuencias críticas de un filtro vienen dadas por productos RC. Por ese motivo, es extremadamente importante seleccionar resistencias adecuadas a cada aplicación, normalmente en función de factores como la linealidad, el área, la complejidad del circuito de polarización o la variación de la resistencia con la temperatura. En procesos CMOS estándares, las resistencias más ideales son simples tiras de polisilicio. Sin embargo, la resistencia específica o por cuadro es pequeña incluso en el caso de polisilicio de alta resistividad. Otro inconveniente conocido es que con frecuencia se producen desviaciones de la resistencia de hasta un 20% respecto al valor esperado debido a variaciones en el proceso y a los elevados coeficientes de temperatura. Adicionalmente, hay que añadir a esto el efecto del envejecimiento de los circuitos. Sin embargo, el mayor inconveniente tanto de las resistencias pasivas integradas, como resistencias de polisilicio,
resistencias de pozo N o P es que son extremadamente sensibles a las variaciones en la temperatura, a lo que se suma la relativamente elevada área de silicio requerida para su implementación si su correspondiente valor resistivo es elevado BACKGROUND OF THE INVENTION The characteristic parameters of many analog circuits are directly related to their passive components, both resistive and capacitive. For example, the gain of an amplifier can be determined by quotients of resistances and / or capacities, while the critical frequencies of a filter are given by RC products. For this reason, it is extremely important to select suitable resistors for each application, usually based on factors such as linearity, area, polarization circuit complexity or temperature resistance variation. In standard CMOS processes, the most ideal resistors are simple polysilicon strips. However, the specific or frame resistance is small even in the case of high resistivity polysilicon. Another known drawback is that resistance deviations of up to 20% with respect to the expected value often occur due to variations in the process and high temperature coefficients. Additionally, the effect of circuit aging must be added to this. However, the major drawback of both the integrated passive resistors and polysilicon resistors, Well resistance N or P is that they are extremely sensitive to variations in temperature, to which is added the relatively high area of silicon required for its implementation if its corresponding resistive value is high
Otra opción es el uso de transistores MOS como elemento resistivo, lo cual no sólo implica un considerable ahorro de área, sino que además posibilita el control directo del valor de la resistencia a través de la tensión de puerta del transistor. Siempre que los parámetros de un circuito sean función del valor de una resistencia es posible implementar un ajuste fino de los mismos mediante el uso de transistores MOS en zona óhmica. Aunque el empleo de transistores MOS soluciona el problema del área de silicio requerido por las resistencias pasivas integradas, los transistores MOS distan de ser inmunes a las fluctuaciones de temperatura. Además, otro de los inconvenientes del empleo de transistores MOS como resistencias es la limitación del rango dinámico, ya que los transistores presentan, incluso en esta región de operación, una característica de salida altamente no lineal. Another option is the use of MOS transistors as a resistive element, which not only implies considerable area savings, but also enables direct control of the resistance value through the transistor's door voltage. Whenever the parameters of a circuit are a function of the value of a resistor, it is possible to implement a fine adjustment of them by using MOS transistors in the ohmic zone. Although the use of MOS transistors solves the silicon area problem required by the integrated passive resistors, the MOS transistors are far from being immune to temperature fluctuations. In addition, another drawback of the use of MOS transistors as resistors is the limitation of the dynamic range, since the transistors have, even in this region of operation, a highly non-linear output characteristic.
El circuito MOS resistivo, o MRC, que se muestra en la Fig. 1a, es una solución estándar a estos problemas de no linealidad. Bajo unas determinadas condiciones de polarización y para un rango de permitido de tensiones de entrada ( i y V2), este circuito se comporta como una resistencia altamente lineal (véase la Fig. 1b) cuya magnitud es controlable a través de la diferencia de unas tensiones de control VGI , VG2, como describe Zdzislaw Czarnul en "Novel MOS Resistive Circuit for Synthesis of Fully Integrated Continous - Time Filters", IEEE Trans. Circuit Sys , vol. CAS - 33, n°. 7, pp. 718 - 721 , Julio 1986). The resistive MOS circuit, or MRC, shown in Fig. 1a, is a standard solution to these nonlinearity problems. Under certain polarization conditions and for a permissible range of input voltages (i and V 2 ), this circuit behaves like a highly linear resistance (see Fig. 1b) whose magnitude is controllable through the difference in voltages of control VGI, V G 2, as described by Zdzislaw Czarnul in "Novel MOS Resistive Circuit for Synthesis of Fully Integrated Continous - Time Filters", IEEE Trans. Circuit Sys, vol. CAS - 33, no. 7, pp. 718-721, July 1986).
La característica de este circuito, supuesto que los transistores MOS trabajan en inversión fuerte y en la zona de triodo está descrita por: - = ^C0X ^(VGl - VG2){v, - V2 )
donde μ es la movilidad de los portadores en el canal del transistor, COX es la capacidad del óxido de puerta por unidad de área, VGI-VG2 la diferencia de tensiones de puerta aplicadas a los transistores y V1-V2 la diferencia de tensiones de entrada. Reordenando esta ecuación se obtiene: - = ^—{v - V2 ) (2) The characteristic of this circuit, assuming that MOS transistors work in strong inversion and in the triode zone is described by: - = ^ C 0X ^ (V Gl - V G2 ) {v, - V 2 ) where μ is the mobility of the carriers in the transistor channel, C OX is the capacity of the gate oxide per unit area, VGI-VG2 the difference of gate voltages applied to the transistors and V1-V2 the difference of voltages of entry. Reordering this equation you get: - = ^ - {v - V 2 ) (2)
KMRC donde K MRC where
Es decir, la resistencia diferencial RMRC de la red MRC es inversamente proporcional a la movilidad μ, la cual introduce la principal dependencia del valor resistivo con la temperatura, como se observa en la Fig. 1c. That is, the RMRC differential resistance of the MRC network is inversely proportional to the mobility μ, which introduces the main dependence on the resistive value with the temperature, as shown in Fig. 1c.
Así pues, sería deseable proporcionar una resistencia activa compensada térmicamente que no solamente sea económica en términos de área de silicio, sino que además presente una elevada linealidad y su valor sea controlable e independiente de las variaciones de la temperatura. Thus, it would be desirable to provide a thermally compensated active resistance that is not only economical in terms of silicon area, but also has a high linearity and its value is controllable and independent of temperature variations.
DESCRIPCIÓN DE LA INVENCIÓN DESCRIPTION OF THE INVENTION
La presente invención propone una solución efectiva, sencilla, compacta y completamente compatible con la tecnología CMOS. La resistencia lineal integrada que se propone está formada por una red MRC cuyas variaciones con la temperatura se compensan empleando al menos un circuito de control. Aunque las topologías definidas en esta solicitud están implementadas utilizando transistores PMOS, se entiende que sería posible también implementarlos utilizando transistores NMOS.
A continuación se describen con mayor detalle las partes que componen la resistencia lineal integrada con compensación de temperatura de la invención, cuya implementación con dos circuitos de control se muestra en la Fig. 2a: a) Red MRC The present invention proposes an effective, simple, compact and fully compatible solution with CMOS technology. The proposed integrated linear resistance is formed by an MRC network whose variations with temperature are compensated using at least one control circuit. Although the topologies defined in this application are implemented using PMOS transistors, it is understood that it would also be possible to implement them using NMOS transistors. The parts that make up the integrated linear resistance with temperature compensation of the invention are described in greater detail below, the implementation of which with two control circuits is shown in Fig. 2a: a) MRC network
En el presente documento, el término "red MRC" hace referencia al circuito conocido en la técnica que se describió anteriormente y que se representa en la Fig. 1a, formado por cuatro transistores idénticos trabajando en triodo cuyas puertas están conectadas dos a dos y cuyos terminales de canal se cruzan. b) Circuito de control In this document, the term "MRC network" refers to the circuit known in the art described above and which is represented in Fig. 1a, formed by four identical transistors working in a triode whose doors are connected two by two and whose Channel terminals intersect. b) Control circuit
El circuito de control de la presente invención tiene dos funciones principales: The control circuit of the present invention has two main functions:
- Proporcionar los niveles de tensión VQ¡ que fijan el valor resistivo RMRC deseado según la fórmula (3) anterior. - Provide the voltage levels VQ¡ that set the desired RMRC resistive value according to the formula (3) above.
- Compensar las variaciones térmicas de RMRC por medio de valores adecuados de los voltajes VG¡ con el objeto de obtener una RMRC esencialmente constante con la temperatura. - Compensate the thermal variations of RMRC by means of adequate values of the VG¡ voltages in order to obtain an RMRC essentially constant with the temperature.
Para ello, el circuito de control comprende un espejo de corriente MOS dotado de una fuente de intensidad (IB¡) independiente de la temperatura, configurado para copiar en una rama de salida, dotada de un par de resistencias (RA¡, RBÍ), una intensidad proporcional a dicha intensidad (IB¡), obteniéndose como resultado los voltajes VG¡ del circuito MRC. Con esta topología, una adecuada elección de las resistencias (RA¡, RBÍ) permite obtener voltajes VG¡ cuya variación con la temperatura compensa los cambios en RMRC,
dando como resultado una resistencia constante. For this, the control circuit comprises a MOS current mirror equipped with a temperature-independent current source (IB¡), configured to copy on an output branch, equipped with a pair of resistors (RA¡, RBÍ), an intensity proportional to said intensity (IB¡), resulting in the VG¡ voltages of the MRC circuit. With this topology, a suitable choice of resistors (R A ¡, RB Í ) allows to obtain VG¡ voltages whose variation with temperature compensates for changes in RMR C , resulting in constant resistance.
Las resistencias (RAÍ, RB¡) se implementan de modo que cada par de resistencias (RA¡, RB¡) en serie tenga unos coeficientes térmicos tales que la variación de R¡ = RA¡ + RB¡ compense las desviaciones provocadas por la temperatura en RMRC- ES decir, si RA¡ y RB¡ son resistencias con diferentes coeficientes térmicos TCA¡ y TCB¡, es posible combinarlas para obtener una resistencia serie equivalente R¡ = RAÍ+RB¡ con un coeficiente térmico Tc¡ dado por: The resistances (RA Í , RB¡) are implemented so that each pair of resistors (RA¡, RB¡) in series has thermal coefficients such that the variation of R¡ = RA¡ + RB¡ compensates for the deviations caused by the temperature in RMRC- ES, if RA¡ and RB¡ are resistors with different thermal coefficients TCA¡ and TCB¡, it is possible to combine them to obtain an equivalent series resistance R¡ = RA Í + RB¡ with a thermal coefficient Tc¡ given by :
T T JL+T JL (4) TT JL + T JL (4)
Ci CAi ι + β CBi ι + β ' donde es el cociente entre los valores resistivos de RA¡ y RB¡ Ci CAi ι + β CBi ι + β 'where is the quotient between the resistive values of RA¡ and RB¡
La Fig. 2b muestra la variación de la intensidad diferencial I1-I2 con la temperatura de la resistencia lineal integrada de la invención formada por el circuito RMC más los circuitos de control. Se aprecia que las desviaciones de la resistencia están por debajo del 0,3%, en contraste con las desviaciones del 32% del circuito RMC sin compensación que se aprecian en la Fig. 1c. BREVE DESCRIPCIÓN DE LAS FIGURAS Fig. 2b shows the variation of the differential intensity I1-I2 with the temperature of the integrated linear resistance of the invention formed by the RMC circuit plus the control circuits. It is appreciated that the resistance deviations are below 0.3%, in contrast to the 32% deviations of the RMC circuit without compensation shown in Fig. 1c. BRIEF DESCRIPTION OF THE FIGURES
La Fig. 1a muestra un circuito MRC según la técnica anterior. Fig. 1a shows an MRC circuit according to the prior art.
La Fig. 1 b muestra la característica V-l del circuito MRC de la Fig. 1a. Fig. 1b shows the characteristic V-l of the MRC circuit of Fig. 1a.
La Fig. 1 c muestra la variación de la resistencia RMRC del circuito MRC de la Fig. 1a en función de la temperatura. Fig. 1 c shows the variation of the RMRC resistance of the MRC circuit of Fig. 1a as a function of temperature.
La Fig. 2a muestra una realización preferida de la resistencia lineal integrada de la invención.
La Fig. 2b muestra la variación de la resistencia del circuito de la Fig. 2a en función de la temperatura. Fig. 2a shows a preferred embodiment of the integrated linear resistance of the invention. Fig. 2b shows the variation of the resistance of the circuit of Fig. 2a as a function of temperature.
La Fig. 3 muestra un ejemplo de resistencia lineal integrada según la invención que comprende un único circuito de control. Fig. 3 shows an example of integrated linear resistance according to the invention comprising a single control circuit.
La Fig. 4 muestra otro ejemplo de resistencia lineal integrada según la invención. Fig. 4 shows another example of integrated linear resistance according to the invention.
REALIZACIÓN PREFERIDA DE LA INVENCIÓN PREFERRED EMBODIMENT OF THE INVENTION
Como puede deducirse de (3), utilizando la configuración con dos circuitos de control mostrada en la Fig. 2 es posible hacer que la resistencia RMRC sea positiva o negativa según la diferencia de tensiones de puerta VGI-VQ2 sea positiva o negativa, respectivamente. Por otro lado, si únicamente interesa que la resistencia R RC tome valores bien positivos o bien negativos, se puede prescindir de uno de los dos circuitos de control (IBI Ó IB2> conectando directamente una de las puertas G2 ó G1 a una tensión de referencia fija e independiente de la temperatura Vref (dentro del rango de la tensión de alimentación), tal y como se muestra en la Fig. 3, en la cual la tensión de puerta VQ2 permanece constante, de forma que la compensación se efectúa mediante la otra tensión de puerta VQI. Otra opción si se desean implementar resistencias RMRC tanto positivas como negativas es el circuito de la Fig. 4, donde las señales de control Sup y SDOW serán de la misma frecuencia y en contrafase. El circuito de la Fig. 4 consta de un único espejo de corriente MOS que proporciona una intensidad I, proporcional a la de polarización lB, cuya función es polarizar adecuadamente los transistores M1-M2 que actúan como interruptores controlados por las señales digitales Sup y SDOWN, donde SDOWN corresponde a la negada de SUP (control mediante 1 bit). Conectadas a los drenadores de sendos transistores se
encuentran la resistencia serie de RAÍ y RB¡, con los valores resistivos y coeficientes térmicos adecuados para crear la resistencia equivalente R¡ = RAÍ + RBÍ con el coeficiente térmico deseado (4). As can be deduced from (3), using the configuration with two control circuits shown in Fig. 2 it is possible to make the resistance R MR C positive or negative depending on the difference in gate voltages VGI-VQ2 positive or negative, respectively. On the other hand, if it is only for the R RC resistor to take either positive or negative values, one of the two control circuits (IBI or IB 2 > can be dispensed with by directly connecting one of the doors G 2 or G 1 to a fixed and independent temperature reference voltage V re f (within the range of the supply voltage), as shown in Fig. 3, in which the gate voltage VQ2 remains constant, so that the compensation it is carried out by means of the other VQI gate voltage.Another option if you wish to implement both positive and negative RMRC resistors is the circuit of Fig. 4, where the Sup and SDOW control signals will be of the same frequency and in contraphase. of Fig. 4 consists of a single MOS current mirror that provides an intensity I, proportional to that of polarization l B , whose function is to properly polarize transistors M1-M2 that act as switches controlled by Sup and SDOWN digital signals, where SDOWN corresponds to SUP denial (control by 1 bit). Connected to the drains of two transistors are find the series resistance of RA Í and RB¡, with the appropriate resistive values and thermal coefficients to create the equivalent resistance R¡ = RA Í + RB Í with the desired thermal coefficient (4).
Así, en caso de desear implementar resistencias positivas, fijamos
de manera que (VGI-VG2)= I RI, y viceversa en el caso de desear implementar resistencias negativas, en cuyo caso (VGI-VG2)= -I R2-
Thus, in case of wishing to implement positive resistance, we set so that (VGI-VG2) = I RI, and vice versa in the case of wishing to implement negative resistances, in which case (VGI-VG2) = -I R2-
Claims
1. Resistencia lineal integrada con compensación de temperatura caracterizada porque comprende: 1. Integrated linear resistance with temperature compensation characterized in that it comprises:
- una red MRC; y - an MRC network; Y
- un primer circuito de control que comprende un espejo de corriente formado por dos transistores MOS (M31, M41) polarizados por una fuente de intensidad (IBI) independiente de la temperatura y que comprende un ramal con dos resistencias (RAÍ , RBI) en serie cuyo terminal está conectado a un primer grupo de puertas (G-i) de la red MRC, - a first control circuit comprising a current mirror formed by two MOS transistors (M31, M41) polarized by a temperature independent source (IBI) and comprising a branch with two resistors (RA Í , RBI) in series whose terminal is connected to a first group of doors (Gi) of the MRC network,
y donde el valor de las dos resistencias (RA-I , RBI) es tal que la variación de R1 = RAÍ + RBI compensa las desviaciones provocadas por la temperatura en RMRC-and where the value of the two resistors (RA-I, RBI) is such that the variation of R1 = RA Í + RBI compensates for the deviations caused by the temperature in RMRC-
2. Resistencia lineal integrada según la reivindicación 1 , donde el segundo grupo de puertas (G2) está conectado a un segundo circuito de control igual que el primero, pudiendo así obtenerse una RMRC tanto positiva o como negativa. 2. Integrated linear resistor according to claim 1, wherein the second group of doors (G2) is connected to a second control circuit the same as the first, thus being able to obtain a positive or negative RMRC.
3. Resistencia lineal integrada según la reivindicación 1 , donde el segundo grupo de puertas (G2) está conectado a un nodo de referencia (Vref), pudiendo así obtenerse una RMRC bien positiva o bien negativa. 3. Integrated linear resistance according to claim 1, wherein the second group of doors (G 2 ) is connected to a reference node (V ref ), thus being able to obtain either a positive or negative RMRC.
4. Resistencia lineal integrada según la reivindicación 1 , donde el espejo de corriente del primer circuito de control está conectado a dos transistores MOS (M-i, M2), los cuales están a su vez conectados al primer (VG-i) y al segundo (VG2) grupos de puertas, y que además comprende un ramal con dos resistencias (RA2, RB2) conectado a dicho segundo grupo de puertas (VG2). 4. Integrated linear resistance according to claim 1, wherein the current mirror of the first control circuit is connected to two MOS transistors (Mi, M 2 ), which in turn are connected to the first (V G -i) and the second (VG2) groups of doors, and also comprising a branch with two resistors (R A 2, RB2) connected to said second group of doors (VG2).
5. Resistencia lineal integrada según cualquiera de las reivindicaciones anteriores, donde los transistores MOS se eligen entre transistores PMOS y transistores NMOS. 5. Integrated linear resistance according to any of the preceding claims, wherein the MOS transistors are chosen between PMOS transistors and NMOS transistors.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES201030916A ES2377375B1 (en) | 2010-06-14 | 2010-06-14 | INTEGRATED LINEAR RESISTANCE WITH TEMPERATURE COMPENSATION. |
| ESP201030916 | 2010-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| WO2011157869A2 true WO2011157869A2 (en) | 2011-12-22 |
| WO2011157869A3 WO2011157869A3 (en) | 2012-03-15 |
Family
ID=45348661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/ES2011/000200 WO2011157869A2 (en) | 2010-06-14 | 2011-06-14 | Integrated linear resistance with temperature compensation |
Country Status (2)
| Country | Link |
|---|---|
| ES (1) | ES2377375B1 (en) |
| WO (1) | WO2011157869A2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348832B1 (en) * | 2000-04-17 | 2002-02-19 | Taiwan Semiconductor Manufacturing Co., Inc. | Reference current generator with small temperature dependence |
| FR2832819A1 (en) * | 2001-11-26 | 2003-05-30 | St Microelectronics Sa | Temperature compensated current source, uses three branches in a circuit forming two current mirrors to provide reference currents and switches between resistance paths to provide compensation |
| US6650176B1 (en) * | 2002-05-28 | 2003-11-18 | National Semiconductor Corporation | N-well resistor leakage cancellation |
| US20060125462A1 (en) * | 2004-12-14 | 2006-06-15 | Atmel Germany Gmbh | Power supply circuit for producing a reference current with a prescribable temperature dependence |
| US20060197585A1 (en) * | 2005-03-03 | 2006-09-07 | Hyoungrae Kim | Voltage reference generator and method of generating a reference voltage |
-
2010
- 2010-06-14 ES ES201030916A patent/ES2377375B1/en active Active
-
2011
- 2011-06-14 WO PCT/ES2011/000200 patent/WO2011157869A2/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348832B1 (en) * | 2000-04-17 | 2002-02-19 | Taiwan Semiconductor Manufacturing Co., Inc. | Reference current generator with small temperature dependence |
| FR2832819A1 (en) * | 2001-11-26 | 2003-05-30 | St Microelectronics Sa | Temperature compensated current source, uses three branches in a circuit forming two current mirrors to provide reference currents and switches between resistance paths to provide compensation |
| US6650176B1 (en) * | 2002-05-28 | 2003-11-18 | National Semiconductor Corporation | N-well resistor leakage cancellation |
| US20060125462A1 (en) * | 2004-12-14 | 2006-06-15 | Atmel Germany Gmbh | Power supply circuit for producing a reference current with a prescribable temperature dependence |
| US20060197585A1 (en) * | 2005-03-03 | 2006-09-07 | Hyoungrae Kim | Voltage reference generator and method of generating a reference voltage |
Non-Patent Citations (2)
| Title |
|---|
| CZARNUL, Z.: 'Novel MOS resistive circuit for synthesis of fully integrated continuous-time Filters' CIRCUITS AND SYSTEMS, IEEE TRANSACTIONS ON vol. 33, no. 7, July 1986, pages 718 - 721 * |
| TAKAGI ET AL.: 'Generalized MRC [MOS resistive circuit]' CIRCUITS AND SYSTEMS, 1997. ISCAS '97, PROCEEDINGS OF 1997 IEEE INTERNATIONAL SYMPOSIUM ON vol. 1, 09 June 1997 - 12 June 1997, pages 221 - 224 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011157869A3 (en) | 2012-03-15 |
| ES2377375A1 (en) | 2012-03-27 |
| ES2377375B1 (en) | 2013-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2624565C1 (en) | Instrument amplifier for work at low temperatures | |
| US7082377B1 (en) | Apparatus for error cancellation for dual diode remote temperature sensors | |
| JP2015061320A5 (en) | ||
| JP2010268350A (en) | Termination resistance adjusting circuit | |
| JP2015061320A (en) | Programmable-gain instrumentation amplifier | |
| WO2014162952A1 (en) | Dummy load circuit and charge detection circuit | |
| KR20140016954A (en) | Low switching error, small capacitors, auto-zero offset buffer amplifier | |
| WO2011157869A2 (en) | Integrated linear resistance with temperature compensation | |
| Akita et al. | A chopper-stabilized instrumentation amplifier using area-efficient self-trimming technique | |
| US3430076A (en) | Temperature compensated bias circuit | |
| CN101651452B (en) | RC integrating circuit | |
| TW201803264A (en) | Signal reading circuit and control method thereof | |
| US3381230A (en) | Electronic integration apparatus | |
| US8305140B1 (en) | Linear, large swing active resistive circuit and method | |
| US3663888A (en) | All-fet linear voltage difference amplifier | |
| US3517325A (en) | Compensated dc amplifier input stage employing junction field effect transistors | |
| JP4151572B2 (en) | Transistor pair characteristic difference measuring device and characteristic difference measuring method | |
| KR102089870B1 (en) | Hall sensor using current signal | |
| KR101360648B1 (en) | Instrumentation amplifier using second generation current-conveyer | |
| KR101349372B1 (en) | Instrumentation amplifier using fully-differential linear ota | |
| RU2720365C1 (en) | Current mirror for operation at low temperatures | |
| PL239981B1 (en) | Low-power voltage buffer | |
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| SU886207A1 (en) | Regulating device | |
| KR100376483B1 (en) | Cubic function generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NENP | Non-entry into the national phase in: |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 11795225 Country of ref document: EP Kind code of ref document: A2 |