WO2011148442A1 - フィルタ調整回路および無線通信システム - Google Patents

フィルタ調整回路および無線通信システム Download PDF

Info

Publication number
WO2011148442A1
WO2011148442A1 PCT/JP2010/006926 JP2010006926W WO2011148442A1 WO 2011148442 A1 WO2011148442 A1 WO 2011148442A1 JP 2010006926 W JP2010006926 W JP 2010006926W WO 2011148442 A1 WO2011148442 A1 WO 2011148442A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
simulated
local
filter
frequency
Prior art date
Application number
PCT/JP2010/006926
Other languages
English (en)
French (fr)
Inventor
八木下和代
坂本圭
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011148442A1 publication Critical patent/WO2011148442A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0085—Monitoring; Testing using service channels; using auxiliary channels using test signal generators

Definitions

  • the present invention relates to a wireless communication system, and more particularly to a filter circuit and its adjustment.
  • a superheterodyne receiver which is one of detection methods, uses a quadrature demodulator to receive a received signal that is an actual signal and a local signal generated by a phase locked loop (PLL) And the received signal is converted into an I signal and an Q signal which are intermediate frequency (IF) signals.
  • PLL phase locked loop
  • the received signal contains the desired signal that is the signal that you want to receive and the image signal that has the same relationship as the difference between the frequency of the received signal and the frequency of the local signal generated by the PLL, quadrature demodulation
  • the IF signal that is the output of the detector includes an image signal. Therefore, it is necessary to remove an image signal which is an unnecessary signal by a complex filter.
  • the amplitudes of the I signal and the Q signal input to the complex filter must match, and the phase of the I signal and the Q signal must be shifted by 90 °. It is done.
  • the quadrature demodulator, the mixer, and the 90 ° phase shifter are configured by analog circuits, it is considered that an amplitude error occurs between the I signal and the Q signal due to variations in analog circuit elements.
  • the conventional IQ mismatch reduction method has been to reduce the phase error of the local signal because the phase error of the local signal input to the quadrature demodulator appears in the I and Q signals.
  • it is necessary to reduce the element values constituting the complex filter. This influence increases the IQ mismatch, and the image rejection ratio of the complex filter is increased. There was a problem of deterioration. For this reason, it has been demanded to reduce IQ mismatch not only focusing on the phase error of the local signal but also focusing on the element error.
  • the image rejection ratio is improved by reducing the IQ mismatch focusing on the element error by including a simulated image signal generating unit that generates a simulated image signal that simulates the image signal and an element value control unit.
  • a receiving circuit has been proposed (see, for example, Patent Document 1).
  • the amplitude error can be reduced without being affected by the phase error using a signal that does not include the phase error due to the element variation of the mixer and the 90 ° phase shifter itself.
  • a receiver that accurately detects and improves the image rejection ratio has also been proposed (see, for example, Patent Document 2).
  • the present invention solves the above-described conventional problem, and an I signal and a Q signal generated by frequency-mixing a simulated image signal generated by a simulated signal generator and a simulated local signal using a quadrature demodulator.
  • An object of the present invention is to provide a filter adjustment circuit that can correct the phase error and amplitude error of the image and effectively remove the image.
  • a filter adjustment circuit is a filter adjustment circuit controlled by using a central processing unit (CPU), and is controlled by the CPU according to an actual signal.
  • a simulated image signal that simulates an image signal that is a signal having the same relationship as the difference between the frequency of a received signal and the frequency of a local signal generated by the PLL, and a simulated local signal that simulates a local signal generated by the PLL
  • a simulation signal generator for equalizing the frequency difference between the image signal and the local signal and the frequency difference between the simulation image signal and the simulation local signal, and the control of the CPU
  • a first signal switch for selecting one of a received signal and the simulated image signal; and input from the first signal switch A low-noise amplifier (LNA) that amplifies the generated signal, and a second signal switch that selects one of the local signal generated by the PLL and the simulated local signal under the control of the CPU
  • a first mixer that outputs an I signal that is an IF signal by mixing one of the
  • the simulated signal generator generates a simulated image signal and a simulated local signal, and the simulated image signal and the simulated local signal are signals having a frequency lower than that of the actual image signal and the local signal.
  • the frequency difference between the simulated image signal and the simulated local signal is made equal to the IF signal generated by the quadrature demodulator mixer.
  • filter adjustment with high image removal effect is achieved by internal signal generation without inputting external signals. It has the effect that can be performed.
  • the filter adjustment circuit of the second invention is different from the first invention in that the simulation signal generator is constituted by a frequency divider.
  • a simulated image signal and a simulated local signal are generated by a frequency divider, and an external signal is used to correct a phase error and an amplitude error between the I signal and the Q signal generated by the quadrature demodulator.
  • Filter adjustment with a high image removal effect can be performed by generating an internal signal without inputting.
  • a signal having an arbitrary frequency is set so that the frequency difference between the image signal and the local signal is equal to the frequency difference between the simulated image signal and the simulated local signal. It has an effect that it can be generated.
  • the filter adjustment circuit of the third invention is different from the first invention in that the simulation signal generator is constituted by a timer.
  • a simulated image signal and simulated local signal are generated by a timer, and an external signal is input to correct phase and amplitude errors between the I and Q signals generated by the quadrature demodulator. Therefore, it is possible to perform filter adjustment with a high image removal effect by generating a signal inside.
  • a signal having an arbitrary frequency is generated so that the frequency difference between the image signal and the local signal is equal to the frequency difference between the simulated image signal and the simulated local signal. It has the effect of being able to.
  • a filter adjustment circuit includes a CPU having a function of controlling the complex filter, thereby capturing an RSSI (received signal strength) indicator output from the digital signal processing circuit, and the RSSI value is It is characterized by adjusting to a complex filter that can effectively remove an image signal by performing phase correction and amplitude correction until it is minimized.
  • RSSI is a signal for measuring the strength of the signal received by the wireless communication device.
  • the complex filter can be adjusted by the correction result when the RSSI value is minimized by the CPU, and it can be adjusted to a complex filter with high image removal efficiency.
  • the filter adjustment using the simulation signal generator can be performed without using the PLL, the filter adjustment can be performed during the transmission operation.
  • a wireless communication system is equipped with the above-described filter adjustment circuit, and realizes stable wireless reception by performing filter adjustment during a period of waiting for stabilization of the PLL during wireless transmission or before starting reception. It is configured to be able to.
  • the present invention includes a simulated signal generator, a signal switcher, and a CPU, and generates a simulated signal on the same path as the path through which the actual received signal and the local signal generated by the PLL pass.
  • a filter adjustment circuit having a high image removal effect can be realized by a signal having no phase error and amplitude error.
  • Embodiment 1 It is a block diagram which shows the filter adjustment circuit in Embodiment 1 of this invention. It is a block diagram which shows the frequency divider which is a component of the simulation signal generator in FIG. It is a block diagram which shows the timer which is another component of the simulation signal generator in FIG. FIG. 4 is a timing waveform diagram of the timer in FIG. 3. It is a block diagram which shows the filter adjustment circuit in Embodiment 2 of this invention. It is a block diagram which shows the radio
  • FIG. 1 is a configuration diagram of a filter adjustment circuit according to Embodiment 1 of the present invention.
  • the filter adjustment circuit of FIG. 1 includes a simulated signal generator 100, a PLL 101, first and second signal switchers 102 and 104, an LNA 103, and first and second mixers 105a and 105b. 105, 90 ° phase shifter 106, first, second and third amplifiers (AMP) 107a, 107b, 109, complex filter 108, ADC 110, digital signal processing circuit 111, and CPU 112. Has been.
  • the CPU 112 controls the simulation signal generator 100 and the first and second signal switchers 102 and 104.
  • the simulated signal generator 100 simulates an image signal which is a signal having the same relationship as the difference between the frequency of the received signal S101 which is an actual signal and the frequency of the local signal S100 generated by the PLL 101, A simulated local signal S103 that simulates the local signal S100 generated by the PLL 101 is generated.
  • the simulated image signal S102 and the simulated local signal S103 are signals having a frequency lower than that of the image signal and the local signal S100, and the frequency difference between the simulated image signal S102 and the simulated local signal S103 is the image signal and the local signal.
  • the frequency difference from S100 is made equal.
  • the first signal switcher 102 selects either the received signal S101 or the simulated image signal S102 generated by the simulated signal generator 100 under the control of the CPU 112.
  • the LNA 103 amplifies the signal selected by the first signal switch 102.
  • the second signal switcher 104 selects either the local signal S100 generated by the PLL 101 or the simulated local signal S103 generated by the simulated signal generator 100 under the control of the CPU 112.
  • the first mixer 105a mixes the output of the LNA 103 with any one of the local signal S100 generated by the PLL 101 and the simulated local signal S103 generated by the simulated signal generator 100, and is an I signal that is an IF signal. S104 is output.
  • the second mixer 105b changes the amplitude of the output of the LNA 103, the local signal S100 generated by the PLL 101, and the simulated local signal S103 generated by the simulated signal generator 100 by a 90 ° phase shifter 106.
  • the Q signal S105 which is an IF signal, is output by mixing the signal whose phase is shifted by 90 ° without mixing.
  • the first and second amplifiers 107a and 107b amplify the I signal S104 and the Q signal S105 output from the quadrature demodulator 105.
  • the complex filter 108 performs image removal using the I signal and the Q signal amplified by the first and second amplifiers 107a and 107b, respectively.
  • the third amplifier 109 amplifies the output of the complex filter 108.
  • the ADC 110 converts the signal amplified by the third amplifier 109 from an analog signal to a digital signal.
  • the digital signal processing circuit 111 processes a signal converted into a digital signal. Specifically, in order to adjust to the complex filter 108 having a high image removal effect, the phase of the complex filter 108 is corrected until the RSSI value output as a result of the digital signal processing is minimized. When the RSSI value is minimized, the phase error correction is completed. Next, the amplitude error is corrected. Similar to the phase correction, the amplitude of the complex filter 108 is corrected until the RSSI value output from the digital signal processing circuit 111 is minimized. When the RSSI value becomes the minimum, the correction of the amplitude error is completed. By adjusting the complex filter 108 according to the correction result when the RSSI value is minimized, the complex filter 108 having a high image removal effect can be adjusted.
  • the first signal switcher 102 when the filter adjustment mode is selected under the control of the CPU 112, the first signal switcher 102 generates the simulation signal generator 100.
  • the simulated image signal S102 is selected, the simulated local signal S103 generated by the simulated signal generator 100 is selected by the second signal switch 104, and filter adjustment is performed.
  • the simulation signal generator 100, the signal switching units 102 and 104, and the CPU 112 are provided, the filter adjustment mode is selected by the control of the CPU 112, and the simulation image signal S102 and the simulation local signal S103 are used.
  • the filter adjustment mode is selected by the control of the CPU 112
  • the simulation image signal S102 and the simulation local signal S103 are used.
  • the simulated image signal S102 generated by the simulated signal generator 100 is input with the first signal switch 102 before the LNA 103, so that the quadrature demodulator 105, the amplifiers 107a, 107b, 109, and the complex filter 108 are used. Phase error and amplitude error can be corrected. Further, by inputting the simulated local signal S103 generated by the simulated signal generator 100 after the PLL 101 with the second signal switcher 104, a quadrature demodulator 105, a 90 ° phase shifter 106, amplifiers 107a, 107b, 109, the phase error and the amplitude error due to the complex filter 108 can be corrected.
  • a signal without phase error and amplitude error is the same as the path through which the local signal S100 generated by the received signal S101 and the PLL 101, which are actual signals, passes. Since the signal is input to the path, the error of each analog circuit element can be corrected without the phase error and the amplitude error of the reception signal S101 and the local signal S100.
  • the filter adjustment can be performed without inputting an external signal, so that the usage environment such as a temperature change and a power supply voltage change can be obtained.
  • the corresponding filter adjustment can be easily performed.
  • the filter adjustment can be performed without using the PLL 101, and therefore the filter adjustment can be performed during the transmission operation. Therefore, by performing filter adjustment during the transmission operation, reception can always be performed in an optimal state, and system development can be performed without considering the time required for filter adjustment.
  • FIG. 2 is a configuration diagram of the frequency divider.
  • the frequency divider can output an arbitrary frequency signal as described below.
  • the frequency division number setting register 200 can set the frequency division number for generating an arbitrary frequency signal.
  • the frequency dividing circuit 201 can divide the input frequency by the frequency division number set by the frequency division number setting register 200.
  • a simulated image signal S102 that simulates an image signal that is a signal having the same relationship as the difference between the frequency of the received signal S101 that is an actual signal and the frequency of the local signal S100 generated by the PLL 101, A simulated local signal S103 that simulates the local signal S100 generated by the PLL 101 is generated.
  • the circuit is already equipped with a frequency divider, there is no need to add a circuit, so the circuit area is not reduced.
  • the simulated signal generator 100 in FIG. 1 can also be configured using a timer.
  • FIG. 3 is a configuration diagram of the timer
  • FIG. 4 is a timing waveform diagram of the timer.
  • the timer can output an arbitrary frequency signal as described below.
  • the frequency setting register 300 can set a setting value for generating an arbitrary frequency signal.
  • the counter 301 counts up to the value set in the frequency setting register 300, and repeats the clearing operation when it matches the set value. When the counter 301 is cleared, the timer output is inverted, so that a signal having a cycle twice the value set in the frequency setting register 300 can be generated.
  • a simulated image signal S102 that simulates an image signal that is a signal having the same relationship as the difference between the frequency of the received signal S101 that is an actual signal and the frequency of the local signal S100 generated by the PLL 101, A simulated local signal S103 that simulates the local signal S100 generated by the PLL 101 is generated.
  • FIG. 5 is a configuration diagram of the filter adjustment circuit according to the second embodiment of the present invention.
  • a function for controlling the complex filter 108 is added to the CPU 112.
  • the filter adjustment circuit configured as described above, when the filter adjustment mode is selected under the control of the CPU 400, the filter is adjusted using the simulated image signal S102 and the simulated local signal S103 generated by the simulated signal generator 100. Make adjustments.
  • the RSSI value output from the digital signal processing circuit 111 is taken into the CPU 400 and the phase of the complex filter 108 is corrected until the RSSI value is minimized.
  • the phase error correction is completed.
  • the amplitude error is corrected. Similar to the phase correction, the RSSI value output from the digital signal processing circuit 111 is taken into the CPU 400 and the amplitude of the complex filter 108 is corrected until the RSSI value is minimized. When the RSSI value becomes the minimum, the correction of the amplitude error is completed.
  • the complex filter 108 can be adjusted based on the correction result when the RSSI value is minimized, and the complex filter 108 having high image removal efficiency can be adjusted.
  • the optimum value adjusted in the filter adjustment mode is held in the register in the complex filter 108 even after switching to the normal mode under the control of the CPU 400. Then, when the mode is switched to the normal mode after canceling the filter adjustment mode, the simulation signal generator 100 is in a non-operating state.
  • phase correction and the amplitude correction are performed once, if the correction is not optimal, it may be executed a plurality of times.
  • FIG. 6 is a configuration diagram of a wireless communication system that performs communication between a parent device and a plurality of child devices in Embodiment 3 of the present invention.
  • each communication device of the wireless communication system 600 includes a wireless antenna 500, an RF switch 501 for switching between a transmission signal and a reception signal, and a wireless communication microcomputer 502 equipped with a filter adjustment circuit.
  • the master unit performs radio transmission to the slave unit at regular time intervals, and the slave unit checks whether a signal to be received by itself is transmitted. When it is confirmed that a signal to be received is transmitted, the system receives data. In the slave unit, whether the signal to be received is transmitted is determined by acquiring the RSSI value and determining that the signal to be received is transmitted when the RSSI value is equal to or greater than the specified value. .
  • FIG. 7 is a timing chart showing the operation states of the parent device and the child device. Since the radio wave transmitted from the master unit to itself is transmitted only at a predetermined interval as the system, it is not always necessary to check the radio wave, so standby and radio wave confirmation are repeated at intervals shorter than the transmission interval. Thus, a system that suppresses current consumption is widely used in a general intermittent communication system.
  • the filter adjustment is performed by the filter adjustment circuit mounted on the wireless communication microcomputer 502 using the PLL stabilization wait time, the simulated image signal and the simulated local signal can be used even if the temperature or operating voltage changes. Since the signal can be generated internally and adjusted in real time, the filter can always be used in an optimal state.
  • the stabilization wait time of the PLL since the stabilization wait time of the PLL is used, it is not necessary to provide a new filter adjustment period as a system, and stable wireless communication can be performed.
  • the filter adjustment circuit performs filter adjustment using, for example, a simulated image signal and a simulated local signal generated by a frequency divider, and realizes a filter with high image removal efficiency. Useful in filters and the like.
  • Simulated signal generator 101 Phase-locked loop (PLL) 102, 104 Signal selector 103 Low noise amplifier (LNA) 105 quadrature demodulator 105a, 105b mixer 106 90 ° phase shifter 107a, 107b, 109 amplifier 108 complex filter 110 AD converter (ADC) 111 Digital signal processing circuit 112,400 Central processing unit (CPU) 200 Frequency dividing setting register 201 Frequency dividing circuit 300 Frequency setting register 301 Counter 500 Wireless antenna 501 RF switch 502 Wireless communication microcomputer 600 Wireless communication system S100 Local signal S101 Received signal S102 Simulated image signal S103 Simulated local signal S104 I signal S105 Q signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

　中央処理装置（１１２）の制御により、模擬イメージ信号（Ｓ１０２）と模擬ローカル信号（Ｓ１０３）とを生成する模擬信号生成器（１００）と、実際の信号である受信信号（Ｓ１０１）と模擬信号生成器（１００）で生成された模擬イメージ信号（Ｓ１０２）とのいずれか一方を選択する第１の信号切り替え器（１０２）と、位相同期ループ（１０１）で生成されたローカル信号（Ｓ１００）と模擬信号生成器（１００）で生成された模擬ローカル信号（Ｓ１０３）とのいずれか一方を選択する第２の信号切り替え器（１０４）とを備え、ＣＰＵ（１１２）の制御により模擬イメージ信号（Ｓ１０２）と模擬ローカル信号（Ｓ１０３）とを選択し複素フィルタ（１０８）の調整を行うことで、イメージ除去効果の高いフィルタ調整を実現する。

Description

フィルタ調整回路および無線通信システム
　本発明は、無線通信システムに関し、特にフィルタ回路およびその調整に関するものである。
　無線通信システムにおいて、検波方式の１つであるスーパーヘテロダイン方式の受信機では、実際の信号である受信信号と、位相同期ループ（phase locked loop：ＰＬＬ）で生成されたローカル信号とを直交復調器により周波数混合し、受信信号を中間周波数（intermediate frequency：ＩＦ）信号であるＩ信号とＱ信号とに変換する。
　受信信号には、受信したい信号である希望波と、受信信号の周波数とＰＬＬで生成されたローカル信号の周波数との差と同じ関係を持つ信号であるイメージ信号が混在しているため、直交復調器の出力であるＩＦ信号にはイメージ信号が含まれる。そのため、複素フィルタにより不要な信号であるイメージ信号を除去する必要がある。
　イメージ信号を効果的に除去するためには、複素フィルタに入力されたＩ信号とＱ信号との振幅が一致しており、かつＩ信号とＱ信号との位相が９０°ずれていることが求められる。しかし、直交復調器やミキサ、９０°移相器はアナログ回路で構成されているため、アナログ回路素子のばらつきによりＩ信号とＱ信号との間に振幅誤差が生じることが考えられる。このＩＱミスマッチを低減するためには、複素フィルタにおけるＩ信号処理系およびＱ信号処理系の間で相対するアナログ回路素子のミスマッチを低減する必要がある。
　これまでのＩＱミスマッチの低減方法としては、直交復調器に入力されたローカル信号の位相誤差がＩ信号およびＱ信号に現れるため、ローカル信号の位相誤差を低減するものであった。しかし、複素フィルタの低消費電力化および小面積化を図るには、複素フィルタを構成している素子値を小さくする必要があり、この影響によりＩＱミスマッチが増大し、複素フィルタのイメージ除去比が劣化する問題があった。そのため、ローカル信号の位相誤差だけでなく、素子誤差にも着目したＩＱミスマッチの低減が求められていた。
　上記課題に対し、イメージ信号を模擬した模擬イメージ信号を生成する模擬イメージ信号生成部と、素子値制御部とを備えることで、素子誤差に着目したＩＱミスマッチの低減により、イメージ除去比を向上させる受信回路が提案されている（例えば、特許文献１参照）。
　また、イメージ信号発生部とＩＦ信号発生部とを備えることで、ミキサおよび９０°移相器自身の素子ばらつきによる位相誤差を含まない信号を用いて、位相誤差の影響を受けずに振幅誤差を正確に検出し、イメージ除去比を向上させる受信機も提案されている（例えば、特許文献２参照）。
特開２００６－１５７８６６号公報 特開２００９－１１８１１４号公報
　しかしながら、上記特許文献１に記載の従来技術では、模擬イメージ信号を生成するための模擬イメージ信号生成部を備える必要があるため、回路面積が増大するという課題があった。また、フィルタ調整を行うには、ＰＬＬを使用して局部発振信号を生成しなければならないため、ＰＬＬを使用する送信動作中にフィルタ調整を行うことができないという課題があった。
　上記特許文献２に記載の従来技術では、ＩＦ信号発生部をミキサ後にスイッチを介して入力することで振幅補正を行う。この方法では、スイッチ以降の振幅誤差の補正のみで、ミキサの出力信号およびＰＬＬと９０°移相器との出力信号の振幅誤差を補正することができないという課題があった。
　本発明は、上記従来の課題を解決するもので、模擬信号生成器で生成された模擬イメージ信号と模擬ローカル信号とを、直交復調器によって周波数混合することで生成されたＩ信号とＱ信号との位相誤差や振幅誤差を補正し、イメージ除去を効果的に行うことができるフィルタ調整回路を提供することを目的とする。
　上記目的を達成するために、第１の発明のフィルタ調整回路は、中央処理装置（central processing unit：ＣＰＵ）を用いて制御するフィルタ調整回路であって、前記ＣＰＵの制御により、実際の信号である受信信号の周波数とＰＬＬで生成されたローカル信号の周波数との差と同じ関係を持つ信号であるイメージ信号を模擬した模擬イメージ信号と、前記ＰＬＬで生成されたローカル信号を模擬した模擬ローカル信号とを生成し、かつ、前記イメージ信号と前記ローカル信号との周波数差と、前記模擬イメージ信号と前記模擬ローカル信号との周波数差とを等しくする模擬信号生成器と、前記ＣＰＵの制御により、前記受信信号と前記模擬イメージ信号とのいずれか一方を選択する第１の信号切り替え器と、前記第１の信号切り替え器から入力された信号を増幅する低雑音増幅器（low noise amplifier：ＬＮＡ）と、前記ＣＰＵの制御により、前記ＰＬＬで生成されたローカル信号と前記模擬ローカル信号とのいずれか一方を選択する第２の信号切り替え器と、前記ＬＮＡの出力と、前記ローカル信号と前記模擬ローカル信号とのいずれか一方とを混合してＩＦ信号であるＩ信号を出力する第１のミキサと、前記ＬＮＡの出力と、前記ローカル信号と前記模擬ローカル信号とのいずれか一方を９０°移相器で振幅は変化させず位相のみを９０°シフトさせた信号とを混合してＩＦ信号であるＱ信号を出力する第２のミキサと、前記Ｉ信号を増幅する第１の増幅器と、前記Ｑ信号を増幅する第２の増幅器と、前記Ｉ信号およびＱ信号からイメージ信号を除去する複素フィルタと、前記複素フィルタからの出力を増幅する第３の増幅器と、前記第３の増幅器で増幅された信号をアナログ信号からデジタル信号に変換するＡＤコンバータ（analog-to-digital converter：ＡＤＣ）と、前記ＡＤＣによりデジタル信号に変換された信号をデジタル信号処理するデジタル信号処理回路とを備えたことを特徴とする。
　このような構成により、模擬信号生成器で模擬イメージ信号と模擬ローカル信号とを生成し、模擬イメージ信号と模擬ローカル信号とは、実信号であるイメージ信号とローカル信号よりも周波数の低い信号であり、模擬イメージ信号と模擬ローカル信号との周波数差が、直交復調器のミキサで生成されたＩＦ信号と等しくなるようにする。
　これらの信号から直交復調器により生成されたＩ信号とＱ信号との位相誤差や振幅誤差を補正するため、外部からの信号を入力することなく内部での信号生成によりイメージ除去効果の高いフィルタ調整を行うことができるという効果を有する。
　第２の発明のフィルタ調整回路は、第１の発明と違う点は、模擬信号生成器を分周器で構成するということである。
　このような構成により、分周器で模擬イメージ信号と模擬ローカル信号とを生成し、直交復調器により生成されたＩ信号とＱ信号との位相誤差や振幅誤差を補正するため、外部からの信号を入力することなく内部での信号生成によりイメージ除去効果の高いフィルタ調整を行うことができる。
　また、分周数設定レジスタにより任意の周波数に設定ができることから、イメージ信号とローカル信号との周波数差と、模擬イメージ信号と模擬ローカル信号との周波数差とが等しくなるよう任意の周波数の信号を生成することができるという効果を有する。
　第３の発明のフィルタ調整回路は、第１の発明と違う点は、模擬信号生成器をタイマで構成するということである。
　このような構成により、タイマで模擬イメージ信号と模擬ローカル信号とを生成し、直交復調器により生成されたＩ信号とＱ信号との位相誤差や振幅誤差を補正するため、外部からの信号を入力することなく内部での信号生成によりイメージ除去効果の高いフィルタ調整を行うことができるという効果を有する。
　また、周波数設定レジスタにより任意の周波数に設定ができることから、イメージ信号とローカル信号との周波数差と、模擬イメージ信号と模擬ローカル信号との周波数差とが等しくなるよう任意の周波数の信号を生成することができるという効果を有する。
　第４の発明のフィルタ調整回路は、前記複素フィルタを制御する機能を具備したＣＰＵを備えることにより、前記デジタル信号処理回路から出力されたＲＳＳＩ（received signal strength indicator）値を取り込み、前記ＲＳＳＩ値が最小となるまで位相補正および振幅補正を行うことで、イメージ信号を効果的に除去できる複素フィルタに調整することを特徴とする。ここに、ＲＳＳＩは、無線通信機器が受信する信号の強度を測定するための信号である。
　このような構成によりＣＰＵによって、ＲＳＳＩ値が最小になったときの補正結果により複素フィルタを調整することができ、イメージ除去効率の高い複素フィルタに調整することができる。
　また、模擬信号生成器を用いたフィルタ調整ではＰＬＬを使用せずにフィルタ調整が可能であるため、送信動作中にフィルタ調整を行うことができるという効果を有する。
　第５の発明の無線通信システムは、上記フィルタ調整回路を搭載し、無線送信中や受信開始前のＰＬＬの安定待ち等の期間にフィルタ調整を実施しておくことで、安定した無線受信を実現できるように構成されているものである。
　以上のように、本発明は、模擬信号生成器と信号切り替え器とＣＰＵとを備え、実際の信号である受信信号およびＰＬＬで生成されたローカル信号が通過する経路と同じ経路に、模擬信号生成器で生成された信号を入力することで、位相誤差および振幅誤差のない信号によりイメージ除去効果の高いフィルタ調整回路を実現するという効果を有する。
本発明の実施の形態１におけるフィルタ調整回路を示すブロック図である。 図１中の模擬信号生成器の構成要素である分周器を示すブロック図である。 図１中の模擬信号生成器の他の構成要素であるタイマを示すブロック図である。 図３におけるタイマのタイミング波形図である。 本発明の実施の形態２におけるフィルタ調整回路を示すブロック図である。 本発明の実施の形態３における無線通信システムを示すブロック図である。 図６における親機と子機の動作状態を表すタイミングチャート図である。
　以下、本発明の実施の形態を、図面を用いて詳細に説明する。
　《実施の形態１》
　図１は、本発明の実施の形態１におけるフィルタ調整回路の構成図である。図１のフィルタ調整回路は、模擬信号生成器１００と、ＰＬＬ１０１と、第１および第２の信号切り替え器１０２，１０４と、ＬＮＡ１０３と、第１および第２のミキサ１０５ａ，１０５ｂを含む直交復調器１０５と、９０°移相器１０６と、第１、第２および第３の増幅器（ＡＭＰ）１０７ａ，１０７ｂ，１０９と、複素フィルタ１０８と、ＡＤＣ１１０と、デジタル信号処理回路１１１と、ＣＰＵ１１２とから構成されている。
　ＣＰＵ１１２は、模擬信号生成器１００と、第１および第２の信号切り替え器１０２，１０４とを制御する。
　模擬信号生成器１００は、実際の信号である受信信号Ｓ１０１の周波数とＰＬＬ１０１で生成されたローカル信号Ｓ１００の周波数との差と同じ関係を持つ信号であるイメージ信号を模擬した模擬イメージ信号Ｓ１０２と、ＰＬＬ１０１で生成されたローカル信号Ｓ１００を模擬した模擬ローカル信号Ｓ１０３とを生成する。ここで、模擬イメージ信号Ｓ１０２と模擬ローカル信号Ｓ１０３とは、イメージ信号およびローカル信号Ｓ１００よりも周波数の低い信号であり、模擬イメージ信号Ｓ１０２と模擬ローカル信号Ｓ１０３との周波数差が、イメージ信号とローカル信号Ｓ１００との周波数差と等しくなるようにする。
　第１の信号切り替え器１０２は、ＣＰＵ１１２の制御により、受信信号Ｓ１０１と模擬信号生成器１００で生成された模擬イメージ信号Ｓ１０２とのいずれか一方を選択する。ＬＮＡ１０３は、第１の信号切り替え器１０２で選択された信号を増幅する。第２の信号切り替え器１０４は、ＣＰＵ１１２の制御により、ＰＬＬ１０１で生成されたローカル信号Ｓ１００と模擬信号生成器１００で生成された模擬ローカル信号Ｓ１０３とのいずれか一方を選択する。
　第１のミキサ１０５ａは、ＬＮＡ１０３の出力と、ＰＬＬ１０１で生成されたローカル信号Ｓ１００と模擬信号生成器１００で生成された模擬ローカル信号Ｓ１０３とのいずれか一方とを混合し、ＩＦ信号であるＩ信号Ｓ１０４を出力する。第２のミキサ１０５ｂは、ＬＮＡ１０３の出力と、ＰＬＬ１０１で生成されたローカル信号Ｓ１００と模擬信号生成器１００で生成された模擬ローカル信号Ｓ１０３とのいずれか一方を９０°移相器１０６で振幅は変化させず位相のみを９０°シフトさせた信号とを混合してＩＦ信号であるＱ信号Ｓ１０５を出力する。
　第１および第２の増幅器１０７ａ，１０７ｂは、直交復調器１０５から出力されたＩ信号Ｓ１０４およびＱ信号Ｓ１０５を増幅する。複素フィルタ１０８は、第１および第２の増幅器１０７ａ，１０７ｂでそれぞれ増幅したＩ信号とＱ信号とによりイメージ除去を行う。第３の増幅器１０９は、複素フィルタ１０８の出力を増幅する。ＡＤＣ１１０は、第３の増幅器１０９により増幅された信号をアナログ信号からデジタル信号に変換する。
　デジタル信号処理回路１１１は、デジタル信号に変換された信号を処理する。具体的には、イメージ除去効果の高い複素フィルタ１０８に調整するために、デジタル信号処理の結果として出力されたＲＳＳＩ値が最小となるまで複素フィルタ１０８の位相補正を行う。ＲＳＳＩ値が最小となったとき、位相誤差の補正が完了する。次に、振幅誤差の補正を行う。位相補正と同様に、デジタル信号処理回路１１１から出力されたＲＳＳＩ値が最小となるまで複素フィルタ１０８の振幅補正を行う。ＲＳＳＩ値が最小となったとき、振幅誤差の補正が完了する。ＲＳＳＩ値が最小になったときの補正結果により複素フィルタ１０８を調整することで、イメージ除去効果の高い複素フィルタ１０８に調整することができる。
　以上のように構成された実施の形態１のフィルタ調整回路にて、ＣＰＵ１１２の制御によりフィルタ調整モードが選択されている場合に、第１の信号切り替え器１０２により模擬信号生成器１００で生成された模擬イメージ信号Ｓ１０２を選択し、第２の信号切り替え器１０４により模擬信号生成器１００で生成された模擬ローカル信号Ｓ１０３を選択しフィルタ調整を行う。
　本実施の形態によれば、模擬信号生成器１００と信号切り替え器１０２，１０４とＣＰＵ１１２とを備え、ＣＰＵ１１２の制御によりフィルタ調整モードを選択し、模擬イメージ信号Ｓ１０２と模擬ローカル信号Ｓ１０３とを用いることで、イメージ除去効果の高いフィルタ調整を行うことができる。
　以下に、イメージ除去効果が高くなる理由を説明する。まず、模擬信号生成器１００で生成された模擬イメージ信号Ｓ１０２をＬＮＡ１０３の前に第１の信号切り替え器１０２を備え入力することで、直交復調器１０５、増幅器１０７ａ，１０７ｂ，１０９、複素フィルタ１０８による位相誤差および振幅誤差を補正することができる。また、模擬信号生成器１００で生成された模擬ローカル信号Ｓ１０３をＰＬＬ１０１の後に第２の信号切り替え器１０４を備え入力することで、直交復調器１０５、９０°移相器１０６、増幅器１０７ａ，１０７ｂ，１０９、複素フィルタ１０８による位相誤差および振幅誤差を補正することができる。
　つまり、模擬信号生成器１００を用いてフィルタ調整を行うことで、位相誤差および振幅誤差のない信号を、実際の信号である受信信号Ｓ１０１およびＰＬＬ１０１で生成されたローカル信号Ｓ１００が通過する経路と同じ経路に入力するため、受信信号Ｓ１０１やローカル信号Ｓ１００の位相誤差および振幅誤差なしに各アナログ回路素子の誤差を補正することができる。
　また、模擬信号生成器１００を用いることで内部での信号生成が可能であるため、外部からの信号を入力することなくフィルタ調整を行うことができることから、温度変化および電源電圧変化といった使用環境に応じたフィルタ調整を容易に行うことができる。
　また、模擬信号生成器１００を用いたフィルタ調整モードでは、ＰＬＬ１０１を使用せずにフィルタ調整が可能であるため、送信動作中にフィルタ調整を行うことが可能である。そのため、送信動作中にフィルタ調整を行うことで、常に最適な状態で受信を行うことができ、フィルタ調整に要する時間を考慮することなくシステム開発を行うことができる。
　さて、図１中の模擬信号生成器１００は、分周器を用いて構成することができる。図２は、分周器の構成図である。分周器は、以下の説明のように任意の周波数信号を出力することができる。分周数設定レジスタ２００は、任意の周波数信号を生成するための分周数を設定することができる。分周回路２０１は、分周数設定レジスタ２００で設定した分周数により入力周波数を分周することができる。
　この機能を用いることで、実際の信号である受信信号Ｓ１０１の周波数とＰＬＬ１０１で生成されたローカル信号Ｓ１００の周波数との差と同じ関係を持つ信号であるイメージ信号を模擬した模擬イメージ信号Ｓ１０２と、ＰＬＬ１０１で生成されたローカル信号Ｓ１００を模擬した模擬ローカル信号Ｓ１０３とを生成する。しかも、既に分周器を搭載している回路であれば、回路追加する必要がないため回路面積を圧迫することがない。
　図１中の模擬信号生成器１００は、タイマを用いても構成することができる。図３はタイマの構成図、図４はタイマのタイミング波形図である。タイマは、以下の説明のように任意の周波数信号を出力することができる。周波数設定レジスタ３００は、任意の周波数信号を生成するための設定値を設定することができる。カウンタ３０１は、周波数設定レジスタ３００に設定した値までカウントアップし、設定値と一致したらクリアする動作を繰り返す。カウンタ３０１をクリアすると、タイマ出力が反転するため、周波数設定レジスタ３００に設定した値の２倍の周期の信号を生成することができる。
　この機能を用いることで、実際の信号である受信信号Ｓ１０１の周波数とＰＬＬ１０１で生成されたローカル信号Ｓ１００の周波数との差と同じ関係を持つ信号であるイメージ信号を模擬した模擬イメージ信号Ｓ１０２と、ＰＬＬ１０１で生成されたローカル信号Ｓ１００を模擬した模擬ローカル信号Ｓ１０３とを生成する。
　《実施の形態２》
　図５は、本発明の実施の形態２におけるフィルタ調整回路の構成図である。実施の形態１の構成において、ＣＰＵ１１２に複素フィルタ１０８を制御する機能を追加したものである。
　以上のように構成されたフィルタ調整回路では、ＣＰＵ４００の制御により、フィルタ調整モードが選択されている場合は、模擬信号生成器１００で生成された模擬イメージ信号Ｓ１０２および模擬ローカル信号Ｓ１０３を用いてフィルタ調整を行う。
　イメージ除去効果の高い複素フィルタ１０８に調整するために、デジタル信号処理回路１１１から出力されたＲＳＳＩ値をＣＰＵ４００に取り込み、ＲＳＳＩ値が最小となるまで複素フィルタ１０８の位相補正を行う。ＲＳＳＩ値が最小となったとき、位相誤差の補正が完了する。
　次に、振幅誤差の補正を行う。位相補正と同様に、デジタル信号処理回路１１１から出力されたＲＳＳＩ値をＣＰＵ４００に取り込み、ＲＳＳＩ値が最小となるまで複素フィルタ１０８の振幅補正を行う。ＲＳＳＩ値が最小となったとき、振幅誤差の補正が完了する。
　ＣＰＵ４００の機能により、ＲＳＳＩ値が最小になったときの補正結果により複素フィルタ１０８を調整することができ、イメージ除去効率の高い複素フィルタ１０８に調整することができる。
　フィルタ調整モードにおいて調整された最適値は、ＣＰＵ４００の制御により通常モードに切り替えた後も複素フィルタ１０８内のレジスタに保持される。そして、フィルタ調整モード解除後、通常モードに切り替えた場合、模擬信号生成器１００は非動作状態となる。
　なお、位相補正と振幅補正とを１回ずつ行ったが、補正が最適ではない場合、複数回実行してもよい。
　《実施の形態３》
　図６は、本発明の実施の形態３における親機と複数の子機との間で通信を行う無線通信システムの構成図である。図６において、無線通信システム６００の各通信機は、無線アンテナ５００と、送信信号と受信信号とを切り替えるＲＦスイッチ５０１と、フィルタ調整回路を搭載した無線通信用マイコン５０２とから構成されている。
　本実施の形態で説明する無線通信システム６００では、親機が一定時間間隔で子機に対して無線送信を実施し、子機は自らが受信すべき信号が送信されているか確認を行い、自らが受信すべき信号が送信されていることが確認できた場合において、データを受信するシステムとする。子機において、自らが受信すべき信号が送信されているかの確認は、ＲＳＳＩ値を取得し、規定した値以上のＲＳＳＩ値であった場合に、受信すべき信号が送信されていると判定する。
　図７は、親機と子機の動作状態を表すタイミングチャート図である。自らに対する親機からの送信電波はシステムとして予め決められた間隔でのみ送信されるので、常に電波の確認を行う必要はないため、送信される間隔よりも短い間隔でスタンバイと電波確認とを繰り返すことで消費電流を抑えるシステムが一般的な間欠通信システムに広く用いられている。
　電波確認および無線受信後には、スタンバイにしているため、電波確認する度に、受信に必要な各種設定の実施およびＰＬＬの安定待ちを行う必要がある。
　そこで、ＰＬＬの安定待ち時間を利用して、無線通信用マイコン５０２に搭載しているフィルタ調整回路によってフィルタ調整を実施すれば、温度や動作電圧が変化していても、模擬イメージ信号および模擬ローカル信号を内部で生成でき、リアルタイムで調整できるため、フィルタを常に最適な状態で使用することができる。
　また、ＰＬＬの安定待ち時間を利用することから、システムとして新たにフィルタを調整する期間を設ける必要がなく、安定した無線通信を行うことができる。
　なお、本発明は、以上の実施の形態に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
　本発明に係るフィルタ調整回路は、例えば分周器により生成された模擬イメージ信号と模擬ローカル信号とを用いてフィルタ調整を行い、イメージ除去効率の高いフィルタを実現するものであり、無線通信用のフィルタ等において有用である。
１００　模擬信号生成器
１０１　位相同期ループ（ＰＬＬ）
１０２，１０４　信号切り替え器
１０３　低雑音増幅器（ＬＮＡ）
１０５　直交復調器
１０５ａ，１０５ｂ　ミキサ
１０６　９０°位相器
１０７ａ，１０７ｂ，１０９　増幅器
１０８　複素フィルタ
１１０　ＡＤコンバータ（ＡＤＣ）
１１１　デジタル信号処理回路
１１２，４００　中央処理装置（ＣＰＵ）
２００　分周数設定レジスタ
２０１　分周回路
３００　周波数設定レジスタ
３０１　カウンタ
５００　無線アンテナ
５０１　ＲＦスイッチ
５０２　無線通信用マイコン
６００　無線通信システム
Ｓ１００　ローカル信号
Ｓ１０１　受信信号
Ｓ１０２　模擬イメージ信号
Ｓ１０３　模擬ローカル信号
Ｓ１０４　Ｉ信号
Ｓ１０５　Ｑ信号

Claims (5)

  1. 　中央処理装置を用いて制御するフィルタ調整回路であって、
    　前記中央処理装置の制御により、実際の信号である受信信号の周波数と位相同期ループで生成されたローカル信号の周波数との差と同じ関係を持つ信号であるイメージ信号を模擬し周波数を低減した模擬イメージ信号と、前記位相同期ループで生成されたローカル信号を模擬し周波数を低減した模擬ローカル信号とを生成し、かつ、前記イメージ信号と前記ローカル信号との周波数差と、前記模擬イメージ信号と前記模擬ローカル信号との周波数差とを等しくする模擬信号生成器と、
    　前記中央処理装置の制御により、前記受信信号と前記模擬イメージ信号とのいずれか一方を選択する第１の信号切り替え器と、
    　前記第１の信号切り替え器から入力された信号を増幅する低雑音増幅器と、
    　前記中央処理装置の制御により、前記位相同期ループで生成されたローカル信号と前記模擬ローカル信号とのいずれか一方を選択する第２の信号切り替え器と、
    　前記低雑音増幅器の出力と、前記ローカル信号と前記模擬ローカル信号とのいずれか一方とを混合して中間周波数信号であるＩ信号を出力する第１のミキサと、
    　前記低雑音増幅器の出力と、前記ローカル信号と前記模擬ローカル信号とのいずれか一方を９０°移相器で振幅は変化させず位相のみを９０°シフトさせた信号とを混合して中間周波数信号であるＱ信号を出力する第２のミキサと、
    　前記Ｉ信号を増幅する第１の増幅器と、
    　前記Ｑ信号を増幅する第２の増幅器と、
    　前記Ｉ信号およびＱ信号からイメージ信号を除去する複素フィルタと、
    　前記複素フィルタからの出力を増幅する第３の増幅器と、
    　前記第３の増幅器で増幅された信号をアナログ信号からデジタル信号に変換するＡＤコンバータと、
    　前記ＡＤコンバータによりデジタル信号に変換された信号をデジタル信号処理するデジタル信号処理回路とを備えたことを特徴とするフィルタ調整回路。
  2. 　請求項１記載のフィルタ調整回路において、
    　前記模擬信号生成器は、分周器を具備することを特徴とするフィルタ調整回路。
  3. 　請求項１記載のフィルタ調整回路において、
    　前記模擬信号生成器は、タイマを具備することを特徴とするフィルタ調整回路。
  4. 　請求項１記載のフィルタ調整回路において、
    　前記複素フィルタを制御する機能を前記中央処理装置に具備することにより、前記デジタル信号処理回路から出力されたＲＳＳＩ値を取り込み、前記ＲＳＳＩ値が最小となるまで位相補正および振幅補正を行うことで、イメージ信号を効果的に除去できる複素フィルタに調整することを特徴とするフィルタ調整回路。
  5. 　請求項１記載のフィルタ調整回路を搭載し、フィルタ調整を実施することで、安定した無線受信を実現する無線通信システム。
PCT/JP2010/006926 2010-05-24 2010-11-26 フィルタ調整回路および無線通信システム WO2011148442A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-118211 2010-05-24
JP2010118211A JP2011249905A (ja) 2010-05-24 2010-05-24 フィルタ調整回路および無線通信システム

Publications (1)

Publication Number Publication Date
WO2011148442A1 true WO2011148442A1 (ja) 2011-12-01

Family

ID=45003452

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006926 WO2011148442A1 (ja) 2010-05-24 2010-11-26 フィルタ調整回路および無線通信システム

Country Status (2)

Country Link
JP (1) JP2011249905A (ja)
WO (1) WO2011148442A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004204A (ja) * 1998-06-17 2000-01-07 Mitsubishi Electric Corp 送受信機
JP2006157866A (ja) * 2004-10-27 2006-06-15 Matsushita Electric Ind Co Ltd 複素フィルタ回路および受信回路
JP2009092473A (ja) * 2007-10-05 2009-04-30 Denso Corp 衛星測位用受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004204A (ja) * 1998-06-17 2000-01-07 Mitsubishi Electric Corp 送受信機
JP2006157866A (ja) * 2004-10-27 2006-06-15 Matsushita Electric Ind Co Ltd 複素フィルタ回路および受信回路
JP2009092473A (ja) * 2007-10-05 2009-04-30 Denso Corp 衛星測位用受信装置

Also Published As

Publication number Publication date
JP2011249905A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
US7587010B2 (en) Complex filter circuit and receiver circuit
US7783273B2 (en) Method and system for calibrating frequencies-amplitude and phase mismatch in a receiver
US20060083335A1 (en) Receiver architecture with digitally generated intermediate frequency
CN105306081B (zh) 低中频接收器、iq接收器和收发器
US20120099624A1 (en) Communication device and method of reducing harmonics transmitted
US8194794B2 (en) Quadrature signal phase controller for controlling phase
JP2006324795A (ja) イメ−ジリジェクションミキサと帯域フィルタを有する受信ｉｆシステム
JP4731569B2 (ja) イメージ抑圧受信機
JP5402037B2 (ja) Ｆｍ・ａｍ復調装置とラジオ受信機および電子機器ならびにイメージ補正調整方法
JP4287855B2 (ja) モバイルのテレビジョン受信機用集積回路
JP5466888B2 (ja) 無線通信装置
JP2008085570A (ja) 無線受信装置及び半導体集積回路
WO2014199600A1 (ja) 無線受信装置及び無線受信方法
WO2011148442A1 (ja) フィルタ調整回路および無線通信システム
JP4500187B2 (ja) ダイレクトコンバージョン受信機
TWI448156B (zh) 校正影音訊號之校正裝置及方法
US7633325B2 (en) Signal generation apparatus for frequency conversion in communication system
US8249539B2 (en) Device and method for DC offset cancellation
JP4332726B2 (ja) 受信機および受信機用ｉｃ
JP2007005945A (ja) 受信回路及び無線ｌａｎシステムとオフセット補正方法
JP5696668B2 (ja) 受信機およびイメージ除去比測定方法
JP4982403B2 (ja) マルチアンテナ通信装置
JP2005311775A (ja) 受信機
JP2005101693A (ja) 受信機
JP2009177392A (ja) 受信装置及び受信装置の校正方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10852113

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10852113

Country of ref document: EP

Kind code of ref document: A1