WO2011136100A1 - 複合部品 - Google Patents

複合部品 Download PDF

Info

Publication number
WO2011136100A1
WO2011136100A1 PCT/JP2011/059698 JP2011059698W WO2011136100A1 WO 2011136100 A1 WO2011136100 A1 WO 2011136100A1 JP 2011059698 W JP2011059698 W JP 2011059698W WO 2011136100 A1 WO2011136100 A1 WO 2011136100A1
Authority
WO
WIPO (PCT)
Prior art keywords
external electrode
main surface
conductor
viewed
mounting region
Prior art date
Application number
PCT/JP2011/059698
Other languages
English (en)
French (fr)
Inventor
壮央 竹内
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2012512800A priority Critical patent/JP5545363B2/ja
Priority to CN201180021492.7A priority patent/CN102870324B/zh
Priority to EP11774883.0A priority patent/EP2566050A4/en
Publication of WO2011136100A1 publication Critical patent/WO2011136100A1/ja
Priority to US13/654,524 priority patent/US8847699B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Definitions

  • the present invention relates to a composite part, and more particularly to a composite part on which a duplexer is mounted.
  • an antenna switch module described in Patent Document 1 is known as a conventional composite component.
  • a transmission signal and a reception signal are separated in a plurality of communication methods received via an antenna.
  • the separated transmission signal and reception signal are transmitted through the laminated dielectric.
  • the antenna switch module described in Patent Document 1 has a problem that unnecessary interference that occurs between the transmission signal and the reception signal cannot be sufficiently reduced. More specifically, a ground conductor is provided between a transmission path through which a transmission signal is transmitted and a transmission path through which a reception signal is transmitted. Thereby, in the antenna switch module, unnecessary interference generated between the transmission signal and the reception signal is reduced. However, in the antenna switch module, since the area of the ground conductor is small, unnecessary interference that occurs between the transmission signal and the reception signal cannot be sufficiently reduced.
  • an object of the present invention is to reduce unnecessary interference generated between a plurality of types of signals in a composite component in which a duplexer that separates a plurality of types of signals such as transmission / reception signals is mounted.
  • a composite component according to an aspect of the present invention is a composite component including a duplexer and a circuit board on which the duplexer is mounted, and the duplexer includes the first external electrode to the third external component.
  • the seventh external electrode, a second signal path connecting the fifth external electrode and the eighth external electrode, and the sixth external electrode and the seventh external electrode A third signal path for connecting to the ninth external electrode, and a mounting area that is built in the substrate body and in which the duplexer is mounted when viewed from the normal direction of the first main surface
  • the present invention it is possible to reduce unnecessary interference generated between a plurality of types of signals in a composite component in which a duplexer for separating a plurality of types of signals is mounted.
  • FIG. 1 is an external perspective view of the circuit module 1.
  • FIG. 1A is a view of the circuit module 1 as viewed from above
  • FIG. 1B is a view of the circuit module 1 as viewed from below.
  • FIG. 2 is a circuit diagram of the circuit module 1.
  • FIG. 3 is an exploded view of the circuit board 10 of the circuit module 1.
  • the stacking direction of the circuit board 10 is defined as the z-axis direction.
  • the direction in which each side of the circuit board 10 extends when the circuit board 10 is viewed in plan from the z-axis direction is defined as an x-axis direction and a y-axis direction.
  • the left-right direction on the paper surface is the x-axis direction
  • the depth direction on the paper surface is the y-axis direction.
  • the x-axis direction, the y-axis direction, and the z-axis direction are orthogonal to each other.
  • the circuit module 1 is mounted on a motherboard of a communication device such as a mobile phone and used as a part of a transmission / reception circuit of the mobile phone. As shown in FIG. 1, the circuit module 1 includes a circuit board 10 and a duplexer 110.
  • the duplexer 110 includes a main body 112, external electrodes 114 (114a to 114d), and SAW filters 120a and 120b (not shown in FIG. 1).
  • the main body 112 is a rectangular parallelepiped laminated body, and is configured, for example, by laminating insulating layers made of ceramic.
  • the external electrodes 114 are provided on the main surface of the main body 112 on the negative direction side in the z-axis direction, and are arranged in 3 rows and 3 columns.
  • the external electrode 114a first external electrode
  • the external electrode 114b second external electrode
  • the external electrode 114c third external electrode
  • the external electrode 114d is the other six external electrodes 114 excluding the external electrodes 114a to 114c.
  • the external electrode 114a and the external electrodes 114b and 114c are connected by signal paths SL11 to SL13 as shown in FIG. More specifically, the signal path SL11 is connected to the external electrode 114a.
  • the signal paths SL12 and SL13 are branched into two from the signal path SL11.
  • the external electrodes 114b and 114c are connected to signal paths SL12 and SL13, respectively.
  • SAW filters 120 a and 120 b are filters having different frequency bands as pass bands, and are mounted on the main body 112.
  • the SAW filters 120a and 120b are covered with a resin, a metal case, or the like. More specifically, as shown in FIG. 2, the SAW filter 120a is a filter that is provided on the signal path SL12 and has a frequency band (eg, 1.95 GHz) of a transmission signal as a pass band. Then, the SAW filter 120a outputs only the high-frequency signal in the frequency band of the transmission signal among the high-frequency signals input from the external electrode 114b to the external electrode 114a. As shown in FIG.
  • the SAW filter 120b is a filter that is provided on the signal path SL13 and has a frequency band (eg, 2.14 GHz) of the received signal as a pass band. Then, the SAW filter 120b outputs to the external electrode 114c a high-frequency signal in the frequency band of the received signal among the high-frequency signals input from the external electrode 114a.
  • the SAW filters 120a and 120b are manufactured by forming comb electrodes on a piezoelectric substrate such as quartz and mounting the piezoelectric substrate on a base substrate such as alumina. At this time, a piezoelectric substrate on which the SAW filters 120a and 120b are formed may be mounted on the same base substrate to form an integrated duplexer. Alternatively, the SAW filters 120a and 120b may be mounted on different base substrates, and these may be mounted on the circuit board 10 to form a duplexer.
  • the circuit board 10 includes a board body 12 and external electrodes 14 (14a to 14d) and 16 (16a to 16f).
  • the substrate body 12 is a rectangular parallelepiped laminate, and is configured by laminating insulator layers 18 (18a to 18e) as shown in FIG.
  • the main surface on the positive side in the z-axis direction of the substrate body 12 is defined as a main surface S1
  • the main surface on the negative direction side in the z-axis direction of the substrate body 12 is defined as a main surface S2.
  • the side on the negative direction side of the main surface S1 in the y-axis direction is set as a side L1
  • the side on the negative direction side of the main surface S1 in the x-axis direction is set as a side L2
  • the side of the main surface S1 on the positive direction side in the x-axis direction is set.
  • the side be the side L3, and let the side on the positive direction side in the y-axis direction of the main surface S1 be the side L4.
  • the side on the negative direction side of the main surface S2 in the y-axis direction is referred to as a side L5
  • the side on the negative direction side in the x-axis direction of the main surface S2 is defined as a side L6
  • the side on the positive direction side in the y-axis direction of the main surface S2 is set as a side L8.
  • a region where the duplexer 110 is mounted is defined as a mounting region R when viewed in plan from the z-axis direction (normal direction of the main surface S ⁇ b> 1).
  • the insulator layer 18 is made of, for example, ceramic and has a rectangular shape as shown in FIG.
  • the insulator layers 18a to 18e are stacked so as to be arranged in this order from the negative direction side in the z-axis direction toward the positive direction side.
  • the surface on the positive side in the z-axis direction of the insulator layer 18 is referred to as a front surface
  • the surface on the negative direction side in the z-axis direction of the insulator layer 18 is referred to as a back surface.
  • the main surface S1 of the substrate body 12 is constituted by the surface of the insulator layer 18e
  • the main surface S2 of the substrate body 12 is constituted by the back surface of the insulator layer 18a.
  • the external electrode 14 is provided on the main surface S ⁇ b> 1 of the substrate body 12 (that is, the surface of the insulator layer 18 e), and has three rows and three lines so as to correspond to the external electrode 114. They are arranged in a row.
  • the external electrode 14a (fourth external electrode) is provided in the second row and the first column.
  • the external electrode 14b (fifth external electrode) is provided in the first row and the third column.
  • the external electrode 14c (sixth external electrode) is provided in the third row and the third column.
  • the external electrode 14d (tenth external electrode) is the other six external electrodes 14 excluding the external electrodes 14a to 14c.
  • the external electrodes 14a to 14d are connected to the external electrodes 114a to 114d, respectively. Therefore, as shown in FIGS. 1 and 3, the external electrodes 14a to 14d are located in the mounting region R when viewed in plan from the z-axis direction.
  • the external electrode 16 is provided on the main surface S2 of the substrate body 12 (that is, the back surface of the insulator layer 18a), and extends along the center of the main surface S2 and the outer edge of the main surface S2. It is provided to line up. More specifically, as shown in FIG. 3, the external electrode 16a is provided so as to be closest to the side L5 among the sides L5 to L8. In the present embodiment, the external electrode 16a (seventh external electrode) is provided near the midpoint of the side L5. As shown in FIG. 3, the external electrode 16b (eighth external electrode) is provided so as to be closest to the side L6 among the sides L5 to L8.
  • the external electrode 16b is provided near the end on the positive direction side in the y-axis direction of the side L6.
  • the external electrode 16c (9th external electrode) is provided so as to be closest to the side L7 among the sides L5 to L8.
  • the external electrode 16c is provided near the end on the positive direction side in the y-axis direction of the side L7.
  • the external electrode 16f (11th external electrode) is provided at the center of the main surface S2, and has a larger area than the external electrodes 16a to 16e.
  • the external electrodes 16d and 16e are provided so as to be arranged along the outer edge of the main surface S2 together with the external electrodes 16a to 16c. Therefore, the external electrodes 16a to 16e do not overlap the mounting region R when viewed in plan from the z-axis direction.
  • FIGS. 1 and 3 only the representative ones of the external electrodes 16d are denoted by reference numerals in order to avoid complicated drawings.
  • the circuit board 10 includes wiring conductors 20 (20a to 20c), ground conductors 22 (22a and 22b), and via-hole conductors v (v1 to v20).
  • the ground conductors 22 a and 22 b are provided on the back surfaces of the insulator layers 18 b and 18 c, respectively, so that they are built in the substrate body 12. Therefore, the ground conductor 22a (second ground electrode) is located closer to the negative side in the z-axis direction than the ground conductor 22b (first ground electrode). Thereby, the ground conductor 22a is provided between the main surface S2 and the ground conductor 22b.
  • the ground conductors 22a and 22b cover substantially the entire back surfaces of the insulator layers 18b and 18c, and overlap the mounting region R so as to include the mounting region R when viewed in plan from the z-axis direction.
  • the outer edges of the ground conductors 22a and 22b are located slightly inside the outer edges of the insulator layers 18b and 18c, respectively, and are not in contact with the outer edges of the insulator layers 18b and 18c. Further, depressions g1 to g6 are provided on the outer edges of the ground conductors 22a and 22b.
  • the via-hole conductors v1 to v5 and the wiring conductor 20a constitute a signal path SL1 (see FIG. 2) that connects the external electrode 14a and the external electrode 16a.
  • the via-hole conductor v5 passes through the insulator layer 18e in the z-axis direction and is connected to the external electrode 14a. Therefore, the via-hole conductor v5 is located in the mounting region R when viewed in plan from the z-axis direction.
  • the wiring conductor 20a is a linear conductor provided on the back surface of the insulator layer 18d as shown in FIG.
  • One end of the wiring conductor 20a is connected to the via-hole conductor v5 when viewed in plan from the z-axis direction. Accordingly, one end of the wiring conductor 20a is located in the mounting region R when viewed in plan from the z-axis direction.
  • the other end of the wiring conductor 20a overlaps the external electrode 16a when viewed in plan from the z-axis direction. Therefore, the other end of the wiring conductor 20a is located outside the mounting region R when viewed in plan from the z-axis direction.
  • the other end of the wiring conductor 20a is located closest to the side L1 among the sides L1 to L4 when viewed in plan from the z-axis direction.
  • the wiring conductor 20a extends from the mounting region R to the outside of the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction.
  • the via-hole conductor v1 passes through the insulator layer 18a in the z-axis direction and is connected to the external electrode 16a.
  • the via-hole conductors v2 and v3 penetrate the insulator layers 18b and 18c in the z-axis direction, respectively, and overlap the via-hole conductor v1 when viewed in plan from the z-axis direction. Therefore, the via-hole conductors v1 to v3 (first via-hole conductors) are located outside the mounting region R when viewed in plan from the z-axis direction. Furthermore, the via-hole conductor v3 is connected to the other end of the wiring conductor 20a.
  • the via-hole conductors v1 to v3 are provided closest to the side L1 among the sides L1 to L4 when viewed in plan from the z-axis direction.
  • the via-hole conductors v1 to v3 connect the wiring conductor 20a and the external electrode 16a outside the mounting region R when viewed in plan from the z-axis direction.
  • the via-hole conductors v2 and v3 pass through the recesses g1 and g4 provided in the ground conductors 22a and 22b, respectively. As a result, the via-hole conductors v1 to v3 are not connected to the ground conductors 22a and 22b.
  • the signal path SL1 configured as described above connects the external electrode 14a and the external electrode 16a as shown in FIGS. Furthermore, the signal path SL1 extends from the mounting region R to the outside of the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction, and extends outside the mounting region R. It passes through and is connected to the external electrode 16a.
  • the via-hole conductors v6 to v10 and the wiring conductor 20b constitute a signal path SL2 (see FIG. 2) that connects the external electrode 14b and the external electrode 16b.
  • the via-hole conductor v10 penetrates the insulator layer 18e in the z-axis direction and is connected to the external electrode 14b. Therefore, the via-hole conductor v10 is located in the mounting region R when viewed in plan from the z-axis direction.
  • the wiring conductor 20b is a linear conductor provided on the back surface of the insulator layer 18d as shown in FIG.
  • One end of the wiring conductor 20b is connected to the via-hole conductor v10 when viewed in plan from the z-axis direction. Therefore, one end of the wiring conductor 20b is located in the mounting region R when viewed in plan from the z-axis direction.
  • the other end of the wiring conductor 20b overlaps the external electrode 16b when viewed in plan from the z-axis direction. Therefore, the other end of the wiring conductor 20b is located outside the mounting region R when viewed in plan from the z-axis direction.
  • the other end of the wiring conductor 20b is located closest to the side L2 among the sides L1 to L4 when viewed in plan from the z-axis direction.
  • the wiring conductor 20b extends from the mounting region R to the outside of the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction.
  • the via-hole conductor v6 passes through the insulator layer 18a in the z-axis direction and is connected to the external electrode 16b.
  • the via-hole conductors v7 and v8 respectively penetrate the insulator layers 18b and 18c in the z-axis direction, and overlap the via-hole conductor v6 when viewed in plan from the z-axis direction. Therefore, the via-hole conductors v6 to v8 (second via-hole conductors) are located outside the mounting region R when viewed in plan from the z-axis direction. Furthermore, the via-hole conductor v8 is connected to the other end of the wiring conductor 20b.
  • the via-hole conductors v6 to v8 are provided closest to the side L2 among the sides L1 to L4 when viewed in plan from the z-axis direction.
  • the via-hole conductors v6 to v8 connect the wiring conductor 20b and the external electrode 16b outside the mounting region R when viewed in plan from the z-axis direction.
  • the via-hole conductors v7 and v8 pass through the recesses g2 and g5 provided in the ground conductors 22a and 22b, respectively. As a result, the via-hole conductors v6 to v8 are not connected to the ground conductors 22a and 22b.
  • the signal path SL2 configured as described above connects the external electrode 14b and the external electrode 16b as shown in FIGS. Furthermore, the signal path SL2 extends from the mounting region R to the outside of the mounting region R between the main surface S1 and the ground conductor 22b when seen in a plan view from the z-axis direction. It passes through and is connected to the external electrode 16b.
  • the via-hole conductors v11 to v15 and the wiring conductor 20c constitute a signal path SL3 (see FIG. 2) that connects the external electrode 14c and the external electrode 16c.
  • the via-hole conductor v15 penetrates the insulator layer 18e in the z-axis direction and is connected to the external electrode 14c. Therefore, the via-hole conductor v15 is located in the mounting region R when viewed in plan from the z-axis direction.
  • the wiring conductor 20c is a linear conductor provided on the back surface of the insulator layer 18d as shown in FIG.
  • One end of the wiring conductor 20c is connected to the via-hole conductor v15 when viewed in plan from the z-axis direction. Accordingly, one end of the wiring conductor 20c is located in the mounting region R when viewed in plan from the z-axis direction.
  • the other end of the wiring conductor 20c overlaps the external electrode 16c when viewed in plan from the z-axis direction. Therefore, the other end of the wiring conductor 20c is located outside the mounting region R when viewed in plan from the z-axis direction.
  • the other end of the wiring conductor 20c is located closest to the side L3 among the sides L1 to L4 when viewed in plan from the z-axis direction.
  • the wiring conductor 20c extends from the mounting region R to the outside of the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction.
  • the via-hole conductor v11 penetrates the insulator layer 18a in the z-axis direction and is connected to the external electrode 16c.
  • the via-hole conductors v12 and v13 penetrate the insulator layers 18b and 18c in the z-axis direction, respectively, and overlap the via-hole conductor v11 when viewed in plan from the z-axis direction. Therefore, the via-hole conductors v11 to v13 (third via-hole conductors) are located outside the mounting region R when viewed in plan from the z-axis direction. Furthermore, the via-hole conductor v13 is connected to the other end of the wiring conductor 20c.
  • the via-hole conductors v11 to v13 are provided closest to the side L3 among the sides L1 to L4 when viewed in plan from the z-axis direction.
  • the via-hole conductors v11 to v13 connect the wiring conductor 20c and the external electrode 16c outside the mounting region R when viewed in plan from the z-axis direction.
  • the via-hole conductors v12 and v13 pass through the recesses g3 and g6 provided in the ground conductors 22a and 22b, respectively. As a result, the via-hole conductors v11 to v13 are not connected to the ground conductors 22a and 22b.
  • the signal path SL3 configured as described above connects the external electrode 14c and the external electrode 16c as shown in FIGS. Furthermore, the signal path SL3 extends from the mounting region R to the outside of the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction, and extends outside the mounting region R. It passes through and is connected to the external electrode 16c.
  • the via-hole conductor v16 passes through the insulator layer 18a in the z-axis direction, and connects the external electrode 16d and the ground conductor 22a. Furthermore, the via-hole conductor v16 is provided outside the mounting region R when viewed in plan from the z-axis direction. In FIG. 3, only the representative via hole conductor v ⁇ b> 16 is provided with a reference symbol in order to avoid complicated drawing.
  • the via-hole conductor v17 (eighth via-hole conductor) penetrates the insulator layer 18b in the z-axis direction, and connects the ground conductor 22a and the ground conductor 22b. Furthermore, the via-hole conductor v17 is provided outside the mounting region R when viewed in plan from the z-axis direction. In FIG. 3, only the typical via hole conductor v ⁇ b> 17 is provided with a reference symbol in order to prevent the drawing from becoming complicated.
  • the via-hole conductor v18 (seventh via-hole conductor) passes through the insulator layer 18c in the z-axis direction and is connected to the ground conductor 22b. Furthermore, the via-hole conductor v18 is provided in the mounting region R when viewed in plan from the z-axis direction. In FIG. 3, only the typical via hole conductor v ⁇ b> 18 is provided with a reference symbol in order to avoid complicated drawing.
  • the via-hole conductor v19 (seventh via-hole conductor) penetrates the insulator layer 18d in the z-axis direction and is connected to the via-hole conductor v18. Furthermore, the via-hole conductor v19 is provided in the mounting region R when viewed in plan from the z-axis direction. In FIG. 3, only the typical via hole conductor v ⁇ b> 19 is provided with a reference numeral in order to avoid complicated drawing.
  • the via-hole conductor v20 (seventh via-hole conductor) penetrates the insulator layer 18e in the z-axis direction, and connects the via-hole conductor v19 and the external electrode 14d. Furthermore, the via-hole conductor v19 is provided in the mounting region R when viewed in plan from the z-axis direction. In FIG. 3, only the typical via hole conductor v ⁇ b> 19 is provided with a reference numeral in order to avoid complicated drawing.
  • the via hole conductors v16 to v20 and the ground conductors 22a and 22b as described above connect the external electrode 14d and the external electrode 16d.
  • a via-hole conductor v4 (fourth electrode) connecting the external electrodes 14a to 14c and the wiring conductors 20a to 20c is provided in the mounting region R.
  • Via hole conductor), v5 (fourth via hole conductor), v9 (fifth via hole conductor), v10 (fifth via hole conductor), v14 (sixth via hole conductor), v15 (sixth via hole conductor), and No via hole conductors other than the via hole conductors v18 to v20 connecting the external electrode 14d and the ground conductor 22b are provided.
  • the via-hole conductor v17 is provided so as to surround the periphery of the via-hole conductors v2, v7, v12 together with the ground conductor 22a.
  • the via-hole conductor v17 that surrounds the via-hole conductors v2, v7, and v12 is provided within a range of 3 to 5 times the line width of the wiring conductors 20a to 20c from the via-hole conductors v2, v7, and v12.
  • a transmission signal is input from the external electrode 16b.
  • the transmission signal passes through the SAW filter 120a and is output to the outside of the circuit module 1 through the external electrode 16a.
  • the SAW filter 120b uses the frequency band of the received signal as a pass band and does not use the frequency band of the transmission signal as a pass band. Therefore, the transmission signal that has passed through the SAW filter 120a cannot pass through the SAW filter 120b and is not output from the external electrode 16c.
  • a reception signal is input from the external electrode 16a.
  • the received signal passes through the SAW filter 120b and is output to the outside of the circuit module 1 through the external electrode 16c.
  • the SAW filter 120a uses the frequency band of the transmission signal as a pass band and does not use the frequency band of the reception signal as a pass band. Therefore, since the reception signal input from the external electrode 16a cannot pass through the SAW filter 120a, it is not output from the external electrode 16b.
  • the circuit module 1 described above can reduce unnecessary interference that occurs between the transmission signal and the reception signal. More specifically, as shown in FIG. 3, in the circuit board 10, the ground electrodes 22 a and 22 b overlap the mounting region R so as to include the mounting region R when viewed in plan from the z-axis direction. . Furthermore, the signal paths SL1 to SL3 extend outside the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction, and pass outside the mounting region R to the outside. The electrodes 16a to 16c are connected. Therefore, when viewed in plan from the z-axis direction, the ground electrodes 22a and 22b exist between the signal path SL1, the signal path SL2, and the signal path SL3. The ground conductors 22a and 22b are kept at the ground potential. As a result, unnecessary interference generated between the transmission signal and the reception signal in the signal paths SL1 to SL3 can be reduced.
  • the circuit module 1 can reduce unnecessary interference between the transmission signal and the reception signal for the following reasons. More specifically, in the circuit board 10, when viewed in plan from the z-axis direction, the via-hole conductors v1 to v3 of the signal path SL1 are located closest to the side L1 among the sides L1 to L4. The via-hole conductors v6 to v8 of the signal path SL2 are located closest to the side L2 of the sides L1 to L4, and the via-hole conductors v11 to v13 of the signal path SL3 are the sides of the sides L1 to L4. Located closest to L3.
  • the via-hole conductors v1 to v3, the via-hole conductors v6 to v8, and the via-hole conductors v11 to v13 are close to different sides. That is, the via-hole conductors v1 to v3, the via-hole conductors v6 to v8, and the via-hole conductors v11 to v13 are arranged apart from each other. This can reduce unnecessary interference that occurs between the transmission signal and the reception signal in the signal paths SL1 to SL3.
  • each of the via-hole conductors v2, v7, v12 passes through the recesses g1 to g3 of the ground conductor 22a, so that it is surrounded by the ground conductor 22a.
  • the ground conductor 22a is kept at the ground potential. Therefore, unnecessary interference that occurs between the transmission signal and the reception signal in the signal paths SL1 to SL3 can be reduced.
  • the ground conductor 22a and the external electrode 16d are connected by a via hole conductor v16, and the via hole conductor v16 is provided adjacent to the via hole conductors v2, v7, v12. Thereby, unnecessary interference generated between the transmission signal and the reception signal in the insulator layers 18a and 18b can be reduced.
  • the via-hole conductor v17 is provided so as to surround the via-hole conductors v2, v7, v12.
  • the via-hole conductor v17 is kept at the ground potential. Therefore, unnecessary interference that occurs between the transmission signal and the reception signal in the signal paths SL1 to SL3 can be reduced.
  • the via-hole conductor v17 is not provided near the center of the main surfaces S1, S2 of the circuit board 10 when viewed in plan from the z-axis direction. Therefore, in the circuit board 10, when viewed in plan from the z-axis direction, an inductor, a capacitor, or the like can be provided in a region that overlaps with the vicinity of the center of the main surfaces S1 and S2.
  • the ground conductor 22b provided closest to the duplexer 110 includes the mounting region R when viewed in plan from the z-axis direction. As a result, the electromagnetic coupling between the circuit in the duplexer 110 and the circuit in the circuit board 10 is suppressed.
  • via hole conductors for connecting the external electrode 16d and the ground conductor 22a are provided in the vicinity of the signal paths SL1 to SL3. This can prevent current from spreading from the signal paths SL1 to SL3 toward the inside of the circuit board 10. As a result, unnecessary interference generated between the transmission signal and the reception signal can be reduced.
  • FIG. 4 is an exploded view of the circuit board 10a of the circuit module 1 according to the first modification.
  • via hole conductors v21 and v22 are provided on the circuit board 10a.
  • the via-hole conductors v21 and v22 respectively penetrate the insulator layers 18a and 18b in the z-axis direction, and are provided in the mounting region R when viewed in plan from the z-axis direction.
  • the via-hole conductor v21 connects the external electrode 16f and the ground conductor 22a.
  • the via-hole conductor v22 connects the ground conductor 22a and the ground conductor 22b.
  • the via hole conductors v21 and v22 other than the via hole conductors v18 and v19 that connect the external electrode 14d and the ground conductor 22b may be provided in the mounting region R.
  • the typical via-hole conductors v ⁇ b> 21 and v ⁇ b> 22 are denoted by reference numerals in order to avoid complicated drawing.
  • FIG. 5 is an exploded view of the circuit board 10b of the circuit module 1 according to the second modification.
  • the difference between the circuit board 10 and the circuit board 10b is that a ground conductor 22c (third ground electrode) is provided on the circuit board 10b.
  • the ground conductor 22c is provided on the back surface of the insulator layer 18d, and overlaps the mounting region R when viewed in plan from the z-axis direction. However, the area of the ground conductor 22c is smaller than the area of the mounting region R.
  • the ground conductor 22c is connected to the via-hole conductors v19 and v20. That is, the via-hole conductor v20 connects the external electrode 14d and the ground conductor 22c.
  • the via-hole conductors v18 and v19 connect the ground conductor 22b and the ground conductor 22c.
  • the ground conductor 22c is kept at the ground potential. As shown in FIG. 5, the ground conductor 22c is provided between the wiring conductors 20a to 20c. Therefore, it is possible to reduce unnecessary interference generated between the transmission signal and the reception signal in the signal paths SL1 to SL3.
  • the parasitic inductance generated at the ground of the duplexer 110 can be reduced, and the characteristics of the duplexer 110 can be improved.
  • the area of the ground conductor 22c is smaller than the area of the mounting region R. Therefore, by adjusting the area of the ground conductor 22c, the area where the ground conductor 22c and the duplexer 110 face each other can be adjusted. As a result, the attenuation characteristic of the duplexer 110 can be adjusted.
  • ground conductor 22c is connected to all the ground terminals of the SAW filters 120a and 120b, only a specific ground terminal that particularly affects the isolation characteristics may be connected to the ground conductor 22c.
  • the ground conductors 22a, 22b have the same shape, but they may have different shapes. As a result, the degree of freedom of arrangement of the signal paths SL1 to SL3 can be increased.
  • the via hole conductor v17 surrounding the via hole conductors v2, v7 and v12 may have a larger diameter than the other via hole conductors v17.
  • the impedance generated in the via-hole conductor v17 surrounding the via-hole conductors v2, v7, v12 can be reduced. Therefore, the via-hole conductor v17 is easily maintained at the ground potential. As a result, it is possible to reduce unnecessary interference that occurs between the transmission signal and the reception signal in the signal paths SL1 to SL3.
  • the via-hole conductors v2, v7, and v12 pass through the recesses g1 to g3 provided in the ground conductor 22a.
  • the via-hole conductors v2, v7, and v12 are provided in the ground conductor 22a. You may pass through the hole.
  • the signal paths SL1 to SL3 are respectively located in the mounting region R and outside the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction. Extending through the mounting region R and connected to the external electrodes 16a to 16c. However, at least one of the signal paths SL1 to SL3 extends from the mounting region R to the outside of the mounting region R between the main surface S1 and the ground conductor 22b when viewed in plan from the z-axis direction. In addition, it is only necessary to pass outside the mounting region R and be connected to the external electrodes 16a to 16c.
  • each conductor layer 18 of the circuit boards 10, 10 a, 10 b is provided with a conductor, an insulator layer 18 that is not provided with a conductor may be provided.
  • the present invention is useful for composite parts, and is particularly excellent in that unnecessary interference generated between a plurality of types of signals can be reduced.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

　複数種類の信号間に発生する不要な干渉を低減することである。　分波器が実装される回路基板（１０）。基板本体（１２）は、主面（Ｓ１，Ｓ２）を有している。外部電極（１４ａ～１４ｃ）は、主面（Ｓ１）に設けられている。外部電極（１６ａ～１６ｃ）は、主面（Ｓ２）に設けられている。信号経路（ＳＬ１～ＳＬ３）はそれぞれ、外部電極（１４ａ～１４ｃ）と外部電極（１６ａ～１６ｃ）とを接続している。グランド導体（２２ａ，２２ｂ）は、基板本体（１２）に内蔵され、ｚ軸方向から平面視したときに、分波器が実装される実装領域（Ｒ）を包含するように該実装領域（Ｒ）と重なっている。信号経路（ＳＬ１～ＳＬ３）はそれぞれ、ｚ軸方向から平面視したときに、主面（Ｓ１）とグランド導体（２２ｂ）との間において実装領域（Ｒ）内から該実装領域（Ｒ）外まで延在し、かつ、該実装領域（Ｒ）外を通過して外部電極（１６ａ～１６ｃ）に接続されている。

Description

複合部品
　本発明は、複合部品に関し、より特定的には、分波器が実装される複合部品に関する。
　従来の複合部品としては、例えば、特許文献１に記載のアンテナスイッチモジュールが知られている。該アンテナスイッチモジュールでは、アンテナを介して受信される複数の通信方式において送信信号及び受信信号が分離される。そして、分離された送信信号及び受信信号は積層誘電体内を伝送される。このようなアンテナスイッチモジュールでは、送信信号と受信信号との間に発生する不要な干渉を低減する必要がある。
　しかしながら、特許文献１に記載のアンテナスイッチモジュールは、送信信号と受信信号との間に発生する不要な干渉を十分に低減できないという問題を有している。より詳細には、送信信号が伝送される伝送経路と受信信号が伝送される伝送経路との間には、グランド導体が設けられている。これにより、アンテナスイッチモジュールでは、送信信号と受信信号との間に発生する不要な干渉の低減が図られている。ところが、アンテナスイッチモジュールでは、グランド導体の面積が小さいために、送信信号と受信信号との間に発生する不要な干渉を十分に低減できない。
特開２００６－２９５５３０号公報
　そこで、本発明の目的は、送受信信号等の複数種類の信号を分離する分波器が実装される複合部品において、複数種類の信号間に発生する不要な干渉を低減することである。
　本発明の一形態に係る複合部品は、分波器及び該分波器が実装される回路基板を備えている複合部品であって、前記分波器は、第１の外部電極ないし第３の外部電極と、前記第１の外部電極から入力してくる信号を前記第２の外部電極に出力する第１のフィルタと、前記第３の外部電極から入力してくる信号を前記第１の外部電極に出力する第２のフィルタと、を含んでおり、前記回路基板は、第１の主面及び第２の主面を有し、かつ、該第１の主面上に前記分波器が実装されている基板本体と、前記第１の主面に設けられ、かつ、前記第１の外部電極ないし前記第３の外部電極のそれぞれが接続される第４の外部電極ないし第６の外部電極と、前記第２の主面に設けられている第７の外部電極ないし第９の外部電極と、前記第４の外部電極と前記第７の外部電極とを接続する第１の信号経路、前記第５の外部電極と前記第８の外部電極とを接続する第２の信号経路、及び、前記第６の外部電極と前記第９の外部電極とを接続する第３の信号経路と、前記基板本体に内蔵され、前記第１の主面の法線方向から平面視したときに、前記分波器が実装される実装領域を包含するように該実装領域と重なっている第１のグランド導体と、を含んでおり、前記第１の信号経路ないし前記第３の信号経路の内の少なくともいずれか一つは、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第７の外部電極ないし前記第９の外部電極に接続されていること、を特徴とする。
　本発明によれば、複数種類の信号を分離する分波器が実装される複合部品において、複数種類の信号間に発生する不要な干渉を低減できる。
回路モジュールの外観斜視図である。 回路モジュールの回路図である。 回路モジュールの回路基板の分解図である。 第１の変形例に係る回路モジュールの回路基板の分解図である。 第２の変形例に係る回路モジュールの回路基板の分解図である。
　以下に、本発明の実施形態に係る回路モジュールについて図面を参照しながら説明する。
（回路モジュールの構成）
　まず、回路モジュールの構成について図面を参照しながら説明する。図１は、回路モジュール１の外観斜視図である。図１（ａ）は、回路モジュール１を上方から見た図であり、図１（ｂ）は、回路モジュール１を下方から見た図である。図２は、回路モジュール１の回路図である。図３は、回路モジュール１の回路基板１０の分解図である。
　以下では、回路基板１０の積層方向をｚ軸方向と定義する。回路基板１０をｚ軸方向から平面視したときの回路基板１０の各辺が延在している方向をx軸方向及びｙ軸方向と定義する。図１では、紙面左右方向をｘ軸方向とし、紙面奥行き方向をｙ軸方向とする。ｘ軸方向、ｙ軸方向及びｚ軸方向は互いに直交している。
　回路モジュール１は、携帯電話等の通信機器のマザーボードに実装され、携帯電話の送受信回路の一部として用いられる。回路モジュール１は、図１に示すように、回路基板１０及び分波器１１０を備えている。
　まず、分波器１１０の構成について説明する。分波器１１０は、図１及び図２に示すように、本体１１２、外部電極１１４（１１４ａ～１１４ｄ）及びＳＡＷフィルタ１２０ａ，１２０ｂ（図１には図示せず）を含んでいる。
　本体１１２は、直方体状の積層体であり、例えば、セラミックからなる絶縁体層が積層されることにより構成されている。外部電極１１４は、図１に示すように、本体１１２のｚ軸方向の負方向側の主面上に設けられており、３行３列に並ぶように設けられている。外部電極１１４ａ（第１の外部電極）は、２行目及び１列目に設けられている。外部電極１１４ｂ（第２の外部電極）は、１行目及び３列目に設けられている。外部電極１１４ｃ（第３の外部電極）は、３行目及び３列目に設けられている。外部電極１１４ｄは、外部電極１１４ａ～１１４ｃを除く他の６つの外部電極１１４である。
　外部電極１１４ａと外部電極１１４ｂ，１１４ｃとは、図２に示すように、信号経路ＳＬ１１～ＳＬ１３により接続されている。より詳細には、外部電極１１４ａには、信号経路ＳＬ１１が接続されている。信号経路ＳＬ１２，ＳＬ１３は、信号経路ＳＬ１１から２つに枝分かれしている。そして、外部電極１１４ｂ，１１４ｃはそれぞれ、信号経路ＳＬ１２，ＳＬ１３に接続されている。
　ＳＡＷフィルタ１２０ａ，１２０ｂは、異なる周波数帯域を通過帯域とするフィルタであり、本体１１２に実装されている。ＳＡＷフィルタ１２０ａ，１２０ｂは、樹脂や金属ケース等により被覆されている。より詳細には、ＳＡＷフィルタ１２０ａは、図２に示すように、信号経路ＳＬ１２上に設けられ、送信信号の周波数帯域（例えば、１．９５ＧＨｚ）を通過帯域とするフィルタである。そして、ＳＡＷフィルタ１２０ａは、外部電極１１４ｂから入力してくる高周波信号の内の送信信号の周波数帯域の高周波信号のみを外部電極１１４ａに出力する。ＳＡＷフィルタ１２０ｂは、図２に示すように、信号経路ＳＬ１３上に設けられ、受信信号の周波数帯域（例えば、２．１４ＧＨｚ）を通過帯域とするフィルタである。そして、ＳＡＷフィルタ１２０ｂは、外部電極１１４ａから入力してくる高周波信号の内の受信信号の周波数帯域の高周波信号を外部電極１１４ｃに出力する。なお、ＳＡＷフィルタ１２０ａ，１２０ｂは、水晶などの圧電基板上にくし形電極を形成し、その圧電基板をアルミナ等のベース基板上に実装することにより作製される。このとき、ＳＡＷフィルタ１２０ａ，１２０ｂを形成する圧電基板を同一のベース基板上に実装して一体型の分波器を形成してもよい。また、ＳＡＷフィルタ１２０ａ，１２０ｂ毎に別のベース基板上に実装し、これらを回路基板１０上に実装することにより分波器を形成してもよい。
　次に、回路基板１０の構成について説明する。回路基板１０は、図１及び図３に示すように、基板本体１２及び外部電極１４（１４ａ～１４ｄ），１６（１６ａ～１６ｆ）を含んでいる。
　基板本体１２は、直方体状の積層体であり、図３に示すように、絶縁体層１８（１８ａ～１８ｅ）が積層されることにより構成されている。以下では、基板本体１２のｚ軸方向の正方向側の主面を主面Ｓ１と定義し、基板本体１２のｚ軸方向の負方向側の主面を主面Ｓ２と定義する。更に、主面Ｓ１のｙ軸方向の負方向側の辺を辺Ｌ１とし、主面Ｓ１のｘ軸方向の負方向側の辺を辺Ｌ２とし、主面Ｓ１のｘ軸方向の正方向側の辺を辺Ｌ３とし、主面Ｓ１のｙ軸方向の正方向側の辺を辺Ｌ４とする。主面Ｓ２のｙ軸方向の負方向側の辺を辺Ｌ５とし、主面Ｓ２のｘ軸方向の負方向側の辺を辺Ｌ６とし、主面Ｓ２のｘ軸方向の正方向側の辺を辺Ｌ７とし、主面Ｓ２のｙ軸方向の正方向側の辺を辺Ｌ８とする。また、基板本体１２において、ｚ軸方向（主面Ｓ１の法線方向）から平面視したときに、分波器１１０が実装される領域を実装領域Ｒと定義する。
　絶縁体層１８は、例えばセラミックにより構成され、図３に示すように矩形状をなしている。絶縁体層１８ａ～１８ｅは、ｚ軸方向の負方向側から正方向側に向かってこの順に並ぶように積層されている。以下では、絶縁体層１８のｚ軸方向の正方向側の面を表面と呼び、絶縁体層１８のｚ軸方向の負方向側の面を裏面と呼ぶ。基板本体１２の主面Ｓ１は、絶縁体層１８ｅの表面により構成され、基板本体１２の主面Ｓ２は、絶縁体層１８ａの裏面により構成されている。
　外部電極１４は、図１及び図３に示すように、基板本体１２の主面Ｓ１（すなわち、絶縁体層１８ｅの表面）上に設けられており、外部電極１１４と対応するように３行３列に並ぶように設けられている。外部電極１４ａ（第４の外部電極）は、２行目及び１列目に設けられている。外部電極１４ｂ（第５の外部電極）は、１行目及び３列目に設けられている。外部電極１４ｃ（第６の外部電極）は、３行目及び３列目に設けられている。外部電極１４ｄ（第１０の外部電極）は、外部電極１４ａ～１４ｃを除く他の６つの外部電極１４である。これにより、分波器１１０が回路基板１０に実装されると、外部電極１４ａ～１４ｄはそれぞれ、外部電極１１４ａ～１１４ｄと接続される。よって、外部電極１４ａ～１４ｄは、図１及び図３に示すように、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
　外部電極１６は、図１に示すように、基板本体１２の主面Ｓ２（すなわち、絶縁体層１８ａの裏面）上に設けられ、主面Ｓ２の中心、及び、主面Ｓ２の外縁に沿って並ぶように設けられている。より詳細には、外部電極１６ａは、図３に示すように、辺Ｌ５～Ｌ８の内の辺Ｌ５に最も接近するように設けられている。本実施形態では、外部電極１６ａ（第７の外部電極）は、辺Ｌ５の中点近傍に設けられている。外部電極１６ｂ（第８の外部電極）は、図３に示すように、辺Ｌ５～Ｌ８の内の辺Ｌ６に最も接近するように設けられている。本実施形態では、外部電極１６ｂは、辺Ｌ６のｙ軸方向の正方向側の端部近傍に設けられている。外部電極１６ｃ（第９の外部電極）は、図３に示すように、辺Ｌ５～Ｌ８の内の辺Ｌ７に最も接近するように設けられている。本実施形態では、外部電極１６ｃは、辺Ｌ７のｙ軸方向の正方向側の端部近傍に設けられている。
　外部電極１６ｆ（第１１の外部電極）は、図３に示すように、主面Ｓ２の中心に設けられており、外部電極１６ａ～１６ｅよりも大きな面積を有している。外部電極１６ｄ，１６ｅは、図３に示すように、外部電極１６ａ～１６ｃと共に主面Ｓ２の外縁に沿って並ぶように設けられている。よって、外部電極１６ａ～１６ｅは、ｚ軸方向から平面視したときに、実装領域Ｒとは重なっていない。なお、図１及び図３では、図面が煩雑になることを避けるために、外部電極１６ｄについては、代表的なものにのみ参照符号を付してある。
　次に、回路基板１０の内部構成について説明する。回路基板１０は、配線導体２０（２０ａ～２０ｃ）、グランド導体２２（２２ａ，２２ｂ）及びビアホール導体ｖ（ｖ１～ｖ２０）を備えている。
　グランド導体２２ａ，２２ｂはそれぞれ、図３に示すように、絶縁体層１８ｂ，１８ｃの裏面上に設けられることにより、基板本体１２に内蔵されている。よって、グランド導体２２ａ（第２のグランド電極）は、グランド導体２２ｂ（第１のグランド電極）よりも、ｚ軸方向の負方向側に位置している。これにより、グランド導体２２ａは、主面Ｓ２とグランド導体２２ｂとの間に設けられている。グランド導体２２ａ，２２ｂは、絶縁体層１８ｂ，１８ｃの裏面の略全面を覆うことにより、ｚ軸方向から平面視したときに、実装領域Ｒを包含するように該実装領域Ｒと重なっている。ただし、グランド導体２２ａ，２２ｂの外縁はそれぞれ、絶縁体層１８ｂ，１８ｃの外縁よりもわずかに内側に位置しており、該絶縁体層１８ｂ，１８ｃの外縁には接していない。更に、グランド導体２２ａ，２２ｂの外縁には、窪みｇ１～ｇ６が設けられている。
　ビアホール導体ｖ１～ｖ５及び配線導体２０ａは、外部電極１４ａと外部電極１６ａとを接続する信号経路ＳＬ１（図２参照）を構成している。ビアホール導体ｖ５は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、外部電極１４ａに接続されている。よって、ビアホール導体ｖ５は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
　配線導体２０ａは、図３に示すように、絶縁体層１８ｄの裏面上に設けられている線状導体である。配線導体２０ａの一端は、ｚ軸方向から平面視したときに、ビアホール導体ｖ５と接続されている。したがって、配線導体２０ａの一端は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。配線導体２０ａの他端は、ｚ軸方向から平面視したときに、外部電極１６ａと重なっている。したがって、配線導体２０ａの他端は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。また、配線導体２０ａの他端は、ｚ軸方向から平面視したときに、辺Ｌ１～Ｌ４の内の辺Ｌ１の最も近くに位置している。このように、配線導体２０ａは、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在している。
　ビアホール導体ｖ１は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ａに接続されている。ビアホール導体ｖ２，ｖ３はそれぞれ、絶縁体層１８ｂ，１８ｃをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、ビアホール導体ｖ１と重なっている。よって、ビアホール導体ｖ１～ｖ３（第１のビアホール導体）は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。更に、ビアホール導体ｖ３は、配線導体２０ａの他端に接続されている。よって、ビアホール導体ｖ１～ｖ３は、ｚ軸方向から平面視したときに、辺Ｌ１～Ｌ４の内の辺Ｌ１の最も近くに設けられている。これにより、ビアホール導体ｖ１～ｖ３は、ｚ軸方向から平面視したときに、実装領域Ｒ外において配線導体２０ａと外部電極１６ａとを接続している。
　更に、ビアホール導体ｖ２，ｖ３はそれぞれ、グランド導体２２ａ，２２ｂに設けられている窪みｇ１，ｇ４を通過している。これにより、ビアホール導体ｖ１～ｖ３は、グランド導体２２ａ，２２ｂには接続されていない。
　以上のように構成された信号経路ＳＬ１は、図２及び図３に示すように、外部電極１４ａと外部電極１６ａとを接続している。更に、信号経路ＳＬ１は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａに接続されている。
　ビアホール導体ｖ６～ｖ１０及び配線導体２０ｂは、外部電極１４ｂと外部電極１６ｂとを接続する信号経路ＳＬ２（図２参照）を構成している。ビアホール導体ｖ１０は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、外部電極１４ｂに接続されている。よって、ビアホール導体ｖ１０は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
　配線導体２０ｂは、図３に示すように、絶縁体層１８ｄの裏面上に設けられている線状導体である。配線導体２０ｂの一端は、ｚ軸方向から平面視したときに、ビアホール導体ｖ１０と接続されている。したがって、配線導体２０ｂの一端は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。配線導体２０ｂの他端は、ｚ軸方向から平面視したときに、外部電極１６ｂと重なっている。したがって、配線導体２０ｂの他端は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。また、配線導体２０ｂの他端は、ｚ軸方向から平面視したときに、辺Ｌ１～Ｌ４の内の辺Ｌ２の最も近くに位置している。このように、配線導体２０ｂは、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在している。
　ビアホール導体ｖ６は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ｂに接続されている。ビアホール導体ｖ７，ｖ８はそれぞれ、絶縁体層１８ｂ，１８ｃをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、ビアホール導体ｖ６と重なっている。よって、ビアホール導体ｖ６～ｖ８（第２のビアホール導体）は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。更に、ビアホール導体ｖ８は、配線導体２０ｂの他端に接続されている。よって、ビアホール導体ｖ６～ｖ８は、ｚ軸方向から平面視したときに、辺Ｌ１～Ｌ４の内の辺Ｌ２の最も近くに設けられている。これにより、ビアホール導体ｖ６～ｖ８は、ｚ軸方向から平面視したときに、実装領域Ｒ外において配線導体２０ｂと外部電極１６ｂとを接続している。
　更に、ビアホール導体ｖ７，ｖ８はそれぞれ、グランド導体２２ａ，２２ｂに設けられている窪みｇ２，ｇ５を通過している。これにより、ビアホール導体ｖ６～ｖ８は、グランド導体２２ａ，２２ｂには接続されていない。
　以上のように構成された信号経路ＳＬ２は、図２及び図３に示すように、外部電極１４ｂと外部電極１６ｂとを接続している。更に、信号経路ＳＬ２は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ｂに接続されている。
　ビアホール導体ｖ１１～ｖ１５及び配線導体２０ｃは、外部電極１４ｃと外部電極１６ｃとを接続する信号経路ＳＬ３（図２参照）を構成している。ビアホール導体ｖ１５は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、外部電極１４ｃに接続されている。よって、ビアホール導体ｖ１５は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
　配線導体２０ｃは、図３に示すように、絶縁体層１８ｄの裏面上に設けられている線状導体である。配線導体２０ｃの一端は、ｚ軸方向から平面視したときに、ビアホール導体ｖ１５と接続されている。したがって、配線導体２０ｃの一端は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。配線導体２０ｃの他端は、ｚ軸方向から平面視したときに、外部電極１６ｃと重なっている。したがって、配線導体２０ｃの他端は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。また、配線導体２０ｃの他端は、ｚ軸方向から平面視したときに、辺Ｌ１～Ｌ４の内の辺Ｌ３の最も近くに位置している。このように、配線導体２０ｃは、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在している。
　ビアホール導体ｖ１１は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ｃに接続されている。ビアホール導体ｖ１２，ｖ１３はそれぞれ、絶縁体層１８ｂ，１８ｃをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、ビアホール導体ｖ１１と重なっている。よって、ビアホール導体ｖ１１～ｖ１３（第３のビアホール導体）は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。更に、ビアホール導体ｖ１３は、配線導体２０ｃの他端に接続されている。よって、ビアホール導体ｖ１１～ｖ１３は、ｚ軸方向から平面視したときに、辺Ｌ１～Ｌ４の内の辺Ｌ３の最も近くに設けられている。これにより、ビアホール導体ｖ１１～ｖ１３は、ｚ軸方向から平面視したときに、実装領域Ｒ外において配線導体２０ｃと外部電極１６ｃとを接続している。
　更に、ビアホール導体ｖ１２，ｖ１３はそれぞれ、グランド導体２２ａ，２２ｂに設けられている窪みｇ３，ｇ６を通過している。これにより、ビアホール導体ｖ１１～ｖ１３は、グランド導体２２ａ，２２ｂには接続されていない。
　以上のように構成された信号経路ＳＬ３は、図２及び図３に示すように、外部電極１４ｃと外部電極１６ｃとを接続している。更に、信号経路ＳＬ３は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ｃに接続されている。
　ビアホール導体ｖ１６は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ｄとグランド導体２２ａとを接続している。更に、ビアホール導体ｖ１６は、ｚ軸方向から平面視したときに、実装領域Ｒ外に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１６にのみ参照符号を付してある。
　ビアホール導体ｖ１７（第８のビアホール導体）は、図３に示すように、絶縁体層１８ｂをｚ軸方向に貫通しており、グランド導体２２ａとグランド導体２２ｂとを接続している。更に、ビアホール導体ｖ１７は、ｚ軸方向から平面視したときに、実装領域Ｒ外に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１７にのみ参照符号を付してある。
　ビアホール導体ｖ１８(第７のビアホール導体)は、図３に示すように、絶縁体層１８ｃをｚ軸方向に貫通しており、グランド導体２２ｂに接続されている。更に、ビアホール導体ｖ１８は、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１８にのみ参照符号を付してある。
　ビアホール導体ｖ１９(第７のビアホール導体)は、図３に示すように、絶縁体層１８ｄをｚ軸方向に貫通しており、ビアホール導体ｖ１８に接続されている。更に、ビアホール導体ｖ１９は、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１９にのみ参照符号を付してある。
　ビアホール導体ｖ２０(第７のビアホール導体)は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、ビアホール導体ｖ１９と外部電極１４ｄとを接続している。更に、ビアホール導体ｖ１９は、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１９にのみ参照符号を付してある。以上のようなビアホール導体ｖ１６～ｖ２０及びグランド導体２２ａ，２２ｂは、外部電極１４ｄと外部電極１６ｄとを接続している。
　また、図３に示すように、ｚ軸方向から平面視したときに、実装領域Ｒ内には、外部電極１４ａ～１４ｃと配線導体２０ａ～２０ｃとを接続しているビアホール導体ｖ４（第４のビアホール導体），ｖ５（第４のビアホール導体），ｖ９（第５のビアホール導体），ｖ１０（第５のビアホール導体），ｖ１４（第６のビアホール導体），ｖ１５（第６のビアホール導体）、及び、外部電極１４ｄとグランド導体２２ｂとを接続しているビアホール導体ｖ１８～ｖ２０以外のビアホール導体が設けられていない。
　また、図３に示すように、ビアホール導体ｖ１７は、グランド導体２２ａと共にビアホール導体ｖ２，ｖ７，ｖ１２の周囲を囲むように設けられている。ビアホール導体ｖ２，ｖ７，ｖ１２を囲んでいるビアホール導体ｖ１７は、ビアホール導体ｖ２，ｖ７，ｖ１２から配線導体２０ａ～２０ｃの線幅の３倍～５倍の距離の範囲内に設けられている。
　以上のように構成された回路モジュール１では、外部電極１６ｂから送信信号が入力する。送信信号は、ＳＡＷフィルタ１２０ａを通過し、外部電極１６ａを介して回路モジュール１外へと出力される。ここで、ＳＡＷフィルタ１２０ｂは、受信信号の周波数帯域を通過帯域とし、送信信号の周波数帯域を通過帯域としていない。よって、ＳＡＷフィルタ１２０ａを通過した送信信号は、ＳＡＷフィルタ１２０ｂを通過することができないため、外部電極１６ｃから出力されない。
　また、回路モジュール１では、外部電極１６ａから受信信号が入力する。受信信号は、ＳＡＷフィルタ１２０ｂを通過し、外部電極１６ｃを介して回路モジュール１外へと出力される。ここで、ＳＡＷフィルタ１２０ａは、送信信号の周波数帯域を通過帯域とし、受信信号の周波数帯域を通過帯域としていない。よって、外部電極１６ａから入力してきた受信信号は、ＳＡＷフィルタ１２０ａを通過することができないため、外部電極１６ｂから出力されない。
（効果）
　以上の回路モジュール１は、送信信号と受信信号との間に発生する不要な干渉を低減できる。より詳細には、図３に示すように、回路基板１０では、グランド電極２２ａ，２２ｂは、ｚ軸方向から平面視したときに、実装領域Ｒを包含するように該実装領域Ｒと重なっている。更に、信号経路ＳＬ１～ＳＬ３は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａ～１６ｃに接続されている。よって、ｚ軸方向から平面視したときに、信号経路ＳＬ１と信号経路ＳＬ２と信号経路ＳＬ３との間には、グランド電極２２ａ，２２ｂが存在するようになる。グランド導体２２ａ，２２ｂは接地電位に保たれる。その結果、信号経路ＳＬ１～ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
　更に、回路モジュール１では、以下の理由によっても、送信信号と受信信号との間で不要な干渉を低減できる。より詳細には、回路基板１０では、ｚ軸方向から平面視したときに、信号経路ＳＬ１のビアホール導体ｖ１～ｖ３は、辺Ｌ１～辺Ｌ４の内の辺Ｌ１の最も近くに位置しており、信号経路ＳＬ２のビアホール導体ｖ６～ｖ８は、辺Ｌ１～辺Ｌ４の内の辺Ｌ２の最も近くに位置しており、信号経路ＳＬ３のビアホール導体ｖ１１～ｖ１３は、辺Ｌ１～辺Ｌ４の内の辺Ｌ３の最も近くに位置している。よって、ビアホール導体ｖ１～ｖ３とビアホール導体ｖ６～ｖ８とビアホール導体ｖ１１～ｖ１３とは、異なる辺に近接している。すなわち、ビアホール導体ｖ１～ｖ３とビアホール導体ｖ６～ｖ８とビアホール導体ｖ１１～ｖ１３とは、離されて配置されている。これにより、信号経路ＳＬ１～ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
　また、図３に示すように、ビアホール導体ｖ２，ｖ７，ｖ１２はそれぞれ、グランド導体２２ａの窪みｇ１～ｇ３内を通過しているので、グランド導体２２ａに囲まれている。グランド導体２２ａは接地電位に保たれている。よって、信号経路ＳＬ１～ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。更に、グランド導体２２ａと外部電極１６ｄとは、ビアホール導体ｖ１６により接続されており、そのビアホール導体ｖ１６がビアホール導体ｖ２，ｖ７，ｖ１２に隣接するように設けられている。これにより、絶縁体層１８ａ，１８ｂの内部における送信信号と受信信号との間に発生する不要な干渉を低減できる。
　また、図３に示すように、ビアホール導体ｖ１７は、ビアホール導体ｖ２，ｖ７，ｖ１２を囲むように設けられている。ビアホール導体ｖ１７は、接地電位に保たれる。よって、信号経路ＳＬ１～ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
　また、ビアホール導体ｖ１７は、ｚ軸方向から平面視したときに、回路基板１０の主面Ｓ１，Ｓ２の中央付近には設けられていない。そのため、回路基板１０において、ｚ軸方向から平面視したときに、主面Ｓ１，Ｓ２の中央付近と重なる領域にインダクタやキャパシタ等を設けることができる。
　また、回路基板１０では、図３に示すように、ｚ軸方向から平面視したときに、外部電極１４ａ～１４ｃと配線導体２０ａ～２０ｃとを接続しているビアホール導体ｖ４，ｖ５，ｖ９，ｖ１０，ｖ１４，ｖ１５、及び、実装領域Ｒ内には、外部電極１４ｄとグランド導体２２ｂとを接続しているビアホール導体ｖ１８～ｖ１９以外のビアホール導体が設けられていない。これにより、絶縁体層１８同士の密着度を向上させることができる。更に、回路基板１０において、グランド導体２２ａと主面Ｓ２との間の領域に回路素子や配線等を設けることが可能となる。
　また、回路モジュール１では、分波器１１０の最も近くに設けられているグランド導体２２ｂは、ｚ軸方向から平面視したときに、実装領域Ｒを包含している。これにより、分波器１１０内の回路と回路基板１０内の回路とが電磁気的に結合することが抑制される。
　回路基板１０では、信号経路ＳＬ１～ＳＬ３の近傍に外部電極１６ｄとグランド導体２２ａとを接続するビアホール導体が設けられている。これにより、信号経路ＳＬ１～ＳＬ３から回路基板１０内部方向へ電流が広がることを防止できる。その結果、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
（変形例）
　以下に、第１の変形例に係る回路基板１０ａの構成について図面を参照しながら説明する。図４は、第１の変形例に係る回路モジュール１の回路基板１０ａの分解図である。
　回路基板１０と回路基板１０ａとの相違点は、回路基板１０ａにはビアホール導体ｖ２１，ｖ２２が設けられている点である。ビアホール導体ｖ２１，ｖ２２はそれぞれ、絶縁体層１８ａ，１８ｂをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。ビアホール導体ｖ２１は、外部電極１６ｆとグランド導体２２ａとを接続している。ビアホール導体ｖ２２は、グランド導体２２ａとグランド導体２２ｂとを接続している。このように、実装領域Ｒ内に、外部電極１４ｄとグランド導体２２ｂとを接続しているビアホール導体ｖ１８，ｖ１９以外のビアホール導体ｖ２１，ｖ２２が設けられていてもよい。なお、図４では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ２１，ｖ２２にのみ参照符号を付してある。
　以下に、第２の変形例に係る回路基板１０ｂの構成について図面を参照しながら説明する。図５は、第２の変形例に係る回路モジュール１の回路基板１０ｂの分解図である。
　回路基板１０と回路基板１０ｂとの相違点は、回路基板１０ｂにはグランド導体２２ｃ（第３のグランド電極）が設けられている点である。グランド導体２２ｃは、絶縁体層１８ｄの裏面に設けられており、ｚ軸方向から平面視したときに、実装領域Ｒと重なっている。ただし、グランド導体２２ｃの面積は、実装領域Ｒの面積よりも小さい。グランド導体２２ｃは、ビアホール導体ｖ１９，ｖ２０に接続されている。すなわち、ビアホール導体ｖ２０は、外部電極１４ｄとグランド導体２２ｃとを接続している。また、ビアホール導体ｖ１８，ｖ１９は、グランド導体２２ｂとグランド導体２２ｃとを接続している。これにより、グランド導体２２ｃは接地電位に保たれている。グランド導体２２ｃは、図５に示すように、配線導体２０ａ～２０ｃの間に設けられている。そのため、信号経路ＳＬ１～ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
　更に、グランド導体２２ｃが設けられることにより、分波器１１０のグランドで発生する寄生インダクタンスを低減でき、分波器１１０の特性を改善できる。
　更に、グランド導体２２ｃの面積は、実装領域Ｒの面積よりも小さい。よって、グランド導体２２ｃの面積を調整することにより、グランド導体２２ｃと分波器１１０とが対向する面積を調整することが可能となる。その結果、分波器１１０の減衰特性を調整することが可能となる。
　更に、グランド導体２２ｃは、ＳＡＷフィルタ１２０ａ，１２０ｂの全てのグランド端子と接続されているが、特にアイソレーション特性に影響を与える特定のグランド端子のみがグランド導体２２ｃに接続されていてもよい。
　なお、回路基板１０，１０ａ，１０ｂにおいて、グランド導体２２ａ，２２ｂは、同じ形状をなしているが、これらは異なる形状をなしていてもよい。これにより、信号経路ＳＬ１～ＳＬ３の配置の自由度を高くすることが可能となる。
　なお、回路基板１０，１０ａ，１０ｂにおいて、ビアホール導体ｖ２，ｖ７，ｖ１２を囲んでいるビアホール導体ｖ１７は、その他のビアホール導体ｖ１７よりも大きな径を有していてもよい。これにより、ビアホール導体ｖ２，ｖ７，ｖ１２を囲んでいるビアホール導体ｖ１７に発生するインピーダンスを低減できる。よって、ビアホール導体ｖ１７が接地電位に保たれやすくなる。その結果、信号経路ＳＬ１～ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
　なお、回路基板１０，１０ａ，１０ｂにおいて、ビアホール導体ｖ２，ｖ７，ｖ１２は、グランド導体２２ａに設けられている窪みｇ１～ｇ３内を通過するものとしているが、例えば、グランド導体２２ａに設けられている孔を通過してもよい。
　なお、回路基板１０，１０ａ，１０ｂでは、信号経路ＳＬ１～ＳＬ３はそれぞれ、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａ～１６ｃに接続されている。しかしながら、信号経路ＳＬ１～ＳＬ３の内の少なくともいずれか一つが、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａ～１６ｃに接続されていればよい。
　更に、回路モジュール１では、回路基板１０，１０ａ，１０ｂ上に分波器１１０のみが実装されているが、スイッチやコイルやキャパシタ等の受動素子が実装されていてもよい。また、回路基板１０，１０ａ，１０ｂの各絶縁体層１８には、導体が設けられているが、導体が設けられていない絶縁体層１８が設けられていてもよい。
　以上のように、本発明は、複合部品に有用であり、特に、複数種類の信号間に発生する不要な干渉を低減できる点において優れている。
　Ｌ１～Ｌ８　辺
　Ｒ 実装領域
　Ｓ１，Ｓ２　主面
　ＳＬ１～ＳＬ３，ＳＬ１１～ＳＬ１３　信号経路
　ｇ１～ｇ６　窪み
　ｖ１～ｖ２２　ビアホール導体
　１　回路モジュール
　１０，１０ａ，１０ｂ　回路基板
　１２　基板本体
　１４ａ～１４ｄ，１６ａ～１６ｆ，１１４ａ～１１４ｄ　外部電極
　１８ａ～１８ｅ　絶縁体層
　２０ａ～２０ｃ　配線導体
　２２ａ～２２ｃ　グランド導体
　１１０　分波器
　１１２　本体
　１２０ａ，１２０ｂ　ＳＡＷフィルタ

Claims (11)

  1. 　分波器及び該分波器が実装される回路基板を備えている複合部品であって、
    　前記分波器は、
    　　第１の外部電極ないし第３の外部電極と、
    　　前記第１の外部電極から入力してくる信号を前記第２の外部電極に出力する第１のフィルタと、
    　　前記第３の外部電極から入力してくる信号を前記第１の外部電極に出力する第２のフィルタと、
    　を含んでおり、
    　前記回路基板は、
    　　第１の主面及び第２の主面を有し、かつ、該第１の主面上に前記分波器が実装されている基板本体と、
    　　前記第１の主面に設けられ、かつ、前記第１の外部電極ないし前記第３の外部電極のそれぞれが接続される第４の外部電極ないし第６の外部電極と、
    　　前記第２の主面に設けられている第７の外部電極ないし第９の外部電極と、
    　　前記第４の外部電極と前記第７の外部電極とを接続する第１の信号経路、前記第５の外部電極と前記第８の外部電極とを接続する第２の信号経路、及び、前記第６の外部電極と前記第９の外部電極とを接続する第３の信号経路と、
    　　前記基板本体に内蔵され、前記第１の主面の法線方向から平面視したときに、前記分波器が実装される実装領域を包含するように該実装領域と重なっている第１のグランド導体と、
    　を含んでおり、
    　前記第１の信号経路ないし前記第３の信号経路の内の少なくともいずれか一つは、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第７の外部電極ないし前記第９の外部電極に接続されていること、
    　を特徴とする複合部品。
  2. 　前記第１の信号経路は、
    　　前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在している第１の配線導体と、
    　　前記第１の主面の法線方向から平面視したときに、前記実装領域外において前記第１の配線導体と前記第７の外部電極とを接続している第１のビアホール導体と、
    　を有していること、
    　を特徴とする請求項１に記載の複合部品。
  3. 　前記第１のビアホール導体は、前記第１のグランド導体に設けられている孔を通過していること、
    　を特徴とする請求項２に記載の複合部品。
  4. 　前記第１のビアホール導体は、前記第１のグランド導体の外縁に設けられた窪みを通過していること、
    　を特徴とする請求項２に記載の複合部品。
  5. 　前記第２の信号経路は、
    　　前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在している第２の配線導体と、
    　　前記第１の主面の法線方向から平面視したときに、前記実装領域外において前記第２の配線導体と前記第８の外部電極とを接続している第２のビアホール導体と、
    　を有していること、
    　を特徴とする請求項２ないし請求項４のいずれかに記載の複合部品。
  6. 　前記第３の信号経路は、
    　　前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在している第３の配線導体と、
    　　前記第１の主面の法線方向から平面視したときに、前記実装領域外において前記第３の配線導体と前記第９の外部電極とを接続している第３のビアホール導体と、
    　を含んでいること、
    　を特徴とする請求項５に記載の複合部品。
  7. 　前記第１の主面は、該第１の主面の法線方向から平面視したときに、第１の辺ないし第４の辺からなる矩形状をなしており、
    　前記第１の主面の法線方向から平面視したときに、前記第１のビアホール導体は前記第１の辺ないし前記第４の辺の内の該第１の辺に最も近い位置に設けられ、前記第２のビアホール導体は該第１の辺ないし該第４の辺の内の該第２の辺に最も近い位置に設けられ、前記第３のビアホール導体は該第１の辺ないし該第４の辺の内の該第３の辺に最も近い位置に設けられていること、
    　を特徴とする請求項６に記載の複合部品。
  8. 　前記回路基板は、
    　　前記第４の外部電極ないし前記第６の外部電極と前記第１の配線導体ないし前記第３の配線導体とを接続する第４のビアホール導体ないし第６のビアホール導体と、
    　　前記第１の主面に設けられている第１０の外部電極と、
    　　前記第１０の外部電極と前記第１のグランド導体とを接続している第７のビアホール導体と、
    　を更に含んでおり、
    　前記第１の主面の法線方向から平面視したときに、前記実装領域内には、前記第４のビアホール導体ないし前記第７のビアホール導体以外のビアホール導体が設けられていないこと、
    　を特徴とする請求項７に記載の複合部品。
  9. 　前記回路基板は、
    　　前記第１の主面の法線から平面視したときに、前記実装領域と重なっていると共に、前記第２の主面と前記第１のグランド導体との間に設けられている第２のグランド導体と、
    　　前記第１のグランド導体と前記第２のグランド導体とを接続している第８のビアホール導体と、
    　を更に含んでいること、
    　を特徴とする請求項１ないし請求項８のいずれかに記載の複合部品。
  10. 　前記回路基板は、
    　　前記基板本体に内蔵され、前記第１の主面と前記第１のグランド導体との間に設けられている第３のグランド導体を、
    　更に含んでいること、
    　を特徴とする請求項１ないし請求項９のいずれかに記載の複合部品。
  11. 　前記第１の主面の法線方向から平面視したときに、前記第２のグランド導体の少なくとも一部は、前記回路基板の前記第１の辺ないし前記第４の辺と共に前記第１のビアホール導体ないし前記第３のビアホール導体の周囲を囲んでいること、
    　を特徴とする請求項９に記載の複合部品。
PCT/JP2011/059698 2010-04-30 2011-04-20 複合部品 WO2011136100A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012512800A JP5545363B2 (ja) 2010-04-30 2011-04-20 複合部品
CN201180021492.7A CN102870324B (zh) 2010-04-30 2011-04-20 复合部件
EP11774883.0A EP2566050A4 (en) 2010-04-30 2011-04-20 COMPOSITE COMPONENT
US13/654,524 US8847699B2 (en) 2010-04-30 2012-10-18 Composite component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010105605 2010-04-30
JP2010-105605 2010-04-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/654,524 Continuation US8847699B2 (en) 2010-04-30 2012-10-18 Composite component

Publications (1)

Publication Number Publication Date
WO2011136100A1 true WO2011136100A1 (ja) 2011-11-03

Family

ID=44861406

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059698 WO2011136100A1 (ja) 2010-04-30 2011-04-20 複合部品

Country Status (5)

Country Link
US (1) US8847699B2 (ja)
EP (1) EP2566050A4 (ja)
JP (1) JP5545363B2 (ja)
CN (1) CN102870324B (ja)
WO (1) WO2011136100A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077853A1 (ja) * 2015-11-04 2017-05-11 株式会社村田製作所 回路基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935760B2 (en) 2013-04-16 2018-04-03 Qorvo Us, Inc. Tunable filter for LTE bands

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104251A1 (ja) * 2008-02-20 2009-08-27 富士通株式会社 フィルタ、分波器、通信モジュール、および通信装置
JP2010068079A (ja) * 2008-09-09 2010-03-25 Panasonic Corp アンテナ共用器、高周波回路及び無線通信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000960B2 (ja) * 2001-10-19 2007-10-31 株式会社村田製作所 分波器、通信装置
JP2004080233A (ja) 2002-08-14 2004-03-11 Murata Mfg Co Ltd 分波器
JP2004102799A (ja) 2002-09-11 2004-04-02 Nec Electronics Corp レジスタファイル及びレジスタファイルの設計方法
JP3778902B2 (ja) * 2003-04-28 2006-05-24 富士通メディアデバイス株式会社 分波器及び電子装置
JP2006013753A (ja) 2004-06-24 2006-01-12 Renesas Technology Corp 無線通信システムおよび半導体集積回路
JP2006295530A (ja) 2005-04-11 2006-10-26 Hitachi Metals Ltd アンテナスイッチモジュール及びこれを用いた通信装置
JP2007074698A (ja) * 2005-08-08 2007-03-22 Fujitsu Media Device Kk 分波器及びラダー型フィルタ
WO2007145049A1 (ja) * 2006-06-12 2007-12-21 Murata Manufacturing Co., Ltd. 弾性波分波器
DE102006031548A1 (de) * 2006-07-07 2008-01-17 Epcos Ag Sendeempfangsschaltung
WO2012144036A1 (ja) * 2011-04-20 2012-10-26 太陽誘電株式会社 デュープレクサ
JP6010292B2 (ja) * 2011-11-01 2016-10-19 太陽誘電株式会社 弾性波デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104251A1 (ja) * 2008-02-20 2009-08-27 富士通株式会社 フィルタ、分波器、通信モジュール、および通信装置
JP2010068079A (ja) * 2008-09-09 2010-03-25 Panasonic Corp アンテナ共用器、高周波回路及び無線通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2566050A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077853A1 (ja) * 2015-11-04 2017-05-11 株式会社村田製作所 回路基板
US10524353B2 (en) 2015-11-04 2019-12-31 Murata Manufacturing Co., Ltd. Circuit board

Also Published As

Publication number Publication date
CN102870324A (zh) 2013-01-09
JP5545363B2 (ja) 2014-07-09
EP2566050A4 (en) 2014-05-14
US20130278350A1 (en) 2013-10-24
JPWO2011136100A1 (ja) 2013-07-18
US8847699B2 (en) 2014-09-30
EP2566050A1 (en) 2013-03-06
CN102870324B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
JP5677499B2 (ja) 高周波回路モジュール
KR100880800B1 (ko) 고주파 모듈
KR101271108B1 (ko) 듀플렉서 모듈
WO2014168162A1 (ja) 高周波モジュール
US9071227B2 (en) High-frequency module
US9319092B2 (en) High-frequency module
US9119318B2 (en) Multilayer substrate module
WO2014171033A1 (ja) 高周波モジュール
US9413413B2 (en) High-frequency module
JP5751265B2 (ja) 高周波モジュール
US9236907B2 (en) Laminate-type electronic device with filter and balun
JP5545363B2 (ja) 複合部品
US9240383B2 (en) High frequency switch module
JP5660223B2 (ja) 分波装置
JP5874501B2 (ja) 高周波モジュール
JP5573947B2 (ja) 回路モジュール
US11362634B2 (en) Filter module and high frequency module
JP2003101436A (ja) 高周波デバイス
JP2005167624A (ja) 積層型電子部品、無線装置
JP2006333522A (ja) 複合スイッチ回路部品

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180021492.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11774883

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012512800

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2011774883

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE