WO2011105693A2 - 평면 광회로 소자의 광연결 방법 - Google Patents

평면 광회로 소자의 광연결 방법 Download PDF

Info

Publication number
WO2011105693A2
WO2011105693A2 PCT/KR2010/009635 KR2010009635W WO2011105693A2 WO 2011105693 A2 WO2011105693 A2 WO 2011105693A2 KR 2010009635 W KR2010009635 W KR 2010009635W WO 2011105693 A2 WO2011105693 A2 WO 2011105693A2
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
plc device
circular
optical
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2010/009635
Other languages
English (en)
French (fr)
Other versions
WO2011105693A3 (ko
Inventor
정명영
김창석
류진화
오승훈
이태호
조상욱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University Industry Cooperation Foundation of Pusan National University
Original Assignee
University Industry Cooperation Foundation of Pusan National University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University Industry Cooperation Foundation of Pusan National University filed Critical University Industry Cooperation Foundation of Pusan National University
Publication of WO2011105693A2 publication Critical patent/WO2011105693A2/ko
Publication of WO2011105693A3 publication Critical patent/WO2011105693A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device

Definitions

  • the present invention relates to a planar lightwave circuit (PLC). Specifically, a planar lightwave circuit (PLC) is manufactured by simultaneously manufacturing grooves for aligning a PLC device and an optical fiber using a single imprint mold to enable optical coupling. The present invention relates to an optical connection method of an optical circuit device.
  • PLC planar lightwave circuit
  • PLC Planar Lightwave circuit
  • Imprint technology is emerging among device manufacturing methods using polymers.
  • Imprint technology is a technique that directly transfers a micro pattern by physically contacting a mold having a microstructure with a polymer, and is emerging as a next-generation process technology in micro / nano patterning technology with a simple process, a short process time, and a low process cost. It is becoming.
  • the pattern duplication by the imprint process is directly dependent on the mold, and can be realized up to several nm resolution.
  • a precise optical coupling technology between an optical source, a PLC device, and an optical detector is required.
  • the optical coupling technology is mainly progressed by bonding a PLC type polymer optical device and a V-groove or U-groove in which an optical fiber is mounted and optically coupled.
  • FIGS. 1 to 24 The butt coupling method, which is the most common method of optical connection between a PLC device and an optical fiber, is illustrated in FIGS. 1 to 24.
  • FIG. 1 to 13 illustrate an optical lithography process in a method for fabricating a PLC device of the prior art.
  • a photosensitive polymer is coated on a substrate, and a photonic process, an etching process, and a coating of a polymer having optical properties are repeatedly performed to manufacture a PLC device.
  • adhesion promoter an adhesion promoter to increase the adhesion on the substrate-> Under clad coating-> Core coating of optical properties-> Photo on the core layer Coating the resist (PR)-> Soft baking to evaporate and harden the solvent in the pot resist-> Photoresist exposure-> Baking after exposure by UV irradiation with an exposure mask (post exposure baking)-> Development and Inspection for Photoresist Pattern Formation-> Hard to remove solvents, moisture, solvents, etc.
  • a photosensitive polymer is coated, and a photo substrate, an etching process, and the like are repeatedly performed to fabricate a groove substrate for optical fiber alignment.
  • HMDS Hexamethyldisilazane
  • PR Photoresist
  • PR The solvent of the photoresist is evaporated.
  • Substrate etching and the photoresist pattern are removed to form a groove pattern (Development & Inspection & Groove).
  • FIG. 24 illustrates a butt coupling method of directly bonding a PLC device chip manufactured in FIGS. 1 to 13 and a groove substrate for optical fiber alignment manufactured in FIGS. 14 to 23.
  • the butt coupling method is to fabricate a PLC device, fabricate a fiber groove having a pitch equal to the core pitch interval of the PLC device, and then attach the optical fiber to the PLC device after bonding.
  • the present invention is to solve the problems of the conventional groove fabrication, and optical coupling method, and to simplify the optical connection method of the optical fiber and the PLC device chip for the production of PLC devices to manufacture a highly efficient PLC device chip
  • the purpose is to provide a method.
  • An object of the present invention is to provide an optical connection method of a planar optical circuit device in which a PLC device chip is manufactured by an imprint process and an imprinted pattern produced during the PLC device chip manufacturing process can be used as a groove for mounting an optical fiber. Its purpose is to.
  • An object of the present invention is to provide a method of optically connecting a planar optical circuit device that enables optical coupling by simultaneously manufacturing grooves for alignment of an optical fiber with a PLC optical device using a single imprint mold.
  • the optical connection method of a planar optical circuit device for achieving the above object is to form a circular replica first pattern using a circular silicon master (original master), a circular replication agent using a circular replication first pattern.
  • a circular replica first pattern using a circular silicon master (original master), a circular replication agent using a circular replication first pattern.
  • Forming a lower clad using the circular replica second pattern forming a core layer in the channel cavity of the lower clad and stacking the upper clad to form a PLC device chip
  • cutting the input and output ends of the circular replica first pattern and mounting an optical fiber in a groove and aligning and optically coupling the groove on which the optical fiber is mounted and the PLC device chip.
  • the original silicon master (original master), characterized in that the positive type imprint master having a linear multi-channel or splitter (splitter) structure.
  • the circular replica first pattern may be formed by a hot embossing process using a thermoplastic polymer at a pressure of 10 bar to 30 bar at a temperature of 10 ° C. to 50 ° C. higher than the glass transition temperature of the thermoplastic polymer. .
  • the circular replica second pattern may be formed using a polydimethylsiloxane (PDMS) polymer material.
  • PDMS polydimethylsiloxane
  • the forming of the lower clad may include applying a UV curable resin on a surface of the circular replica second pattern, and performing an exposure process to ultraviolet rays to form the UV curable resin. ) Is hardened from a liquid state to a solid state.
  • the pattern produced by the UV curable resin is to restore the pattern shape and dimensions of the circular replica first pattern is characterized in that it is used as the bottom clad of the PLC device chip.
  • the core of the optical fiber mounted on the groove and the PLC device chip may have the same core dimension and pitch as that of the portion to which the groove is coupled.
  • the optical connection method of the planar optical circuit device according to the present invention has the following effects.
  • the PLC device chip fabrication process and the fiber groove fabrication process may be performed in a single imprint process.
  • the process can be simplified by proceeding the PLC device chip fabrication process and the fiber groove fabrication process in a single imprint process.
  • planar optical circuit device by a single imprint process has the effect of reducing process time and process cost.
  • 1 to 13 are cross-sectional views of a process for manufacturing a conventional PLC device chip.
  • 14 to 23 are cross-sectional views of a process for fabricating fiber grooves for optical fiber alignment in the prior art.
  • 24 is a block diagram showing the optical coupling configuration of a PLC element and an optical fiber of the prior art
  • 25 is a cross-sectional view of a process for manufacturing the planar optical circuit device according to the present invention.
  • 25 is a cross-sectional view illustrating a process of manufacturing a planar optical circuit device according to the present invention.
  • a single imprint mold is used to simultaneously manufacture a groove for alignment of an optical fiber with a PLC optical device and to perform optical coupling.
  • FIG. 25 illustrates an optical coupling method of a planar optical circuit device according to an exemplary embodiment of the present invention.
  • An example of fabricating a 1x2 optical splitter having an original master having a 1x2 splitter structure and an optical master is provided. Explain.
  • a circular replica first pattern 42 is formed by performing a hot embossing process on the thermoplastic polymer using the circular silicon master 41.
  • the circular silicon master 41 uses a positive type imprint master having a straight multichannel or splitter structure in which a pattern portion protrudes.
  • the imprint process is performed at a pressure of 10 bar to 30 bar at a temperature of 10 ° C. to 50 ° C. higher than the glass transition temperature of the thermoplastic polymer.
  • thermoplastic polymer material uses PMMA (polymethylmethacryate) or PC (poly carbonate) having a glass transition temperature of 105 °, but is not limited thereto.
  • the replicate circular replica first pattern 42 is used to replicate the elastic polymer pattern PDMS stamp.
  • the circular replica first pattern 42 in which the polymer pattern is present is used instead of the mold to replicate the elastic replica pattern to form the circular replica second pattern 43.
  • the elastomer polymer is a polydimethylsiloxane (PDMS) polymer material.
  • PDMS polydimethylsiloxane
  • the elastic polymer restores the dimensions and shape of the circular silicon master 41.
  • the elastic polymer constituting the circular replica second pattern 43 can be easily separated from the circular replica first pattern 42 by the elastic characteristics and low surface energy.
  • the PLC device is formed by duplicating the structure with UV curable resin by using a circular replica second pattern 43 made of a replicated elastomeric polymer instead of a mold. Prepare the bottom clad of.
  • the pattern is replicated with UV curable resin using the circular replica second pattern 43 to form a replication pattern 44 for use as the lower clad layer.
  • the replication of the circular replica second pattern 43 by UV curable resin is applied to the UV curable resin on the surface of the circular replication second pattern 43, and applied to the ultraviolet When the exposure process is performed, the UV curable resin is cured from the liquid state to the solid state.
  • the pattern made by UV curable resin restores the pattern shape and dimensions of the circular replica first pattern 42 and is also used as the lower clad 44a of the PLC device chip.
  • the filling of the core 45 and the upper clad 46 are made by using a UV curable resin on the manufactured lower clad 44a to produce a PLC device chip. To form.
  • a UV curable resin to be used as the core 45 is filled in the channel cavity of the manufactured lower clad 44a and the upper clad 46 is laminated and then subjected to a UV exposure process.
  • the manufacturing of the upper clad 46 is the same as the manufacturing method of the lower clad 44a, but using a polymer sheet having no pattern.
  • the input and output end portions of the circular replica first pattern 42 are cut and used as grooves of the optical fiber to form an optical fiber. ) And then fix it.
  • the core dimensions and the pitches have the same characteristics at the input end and the output end of the circular replica first pattern 42 PLC device.
  • the groove (groove) in which the optical fiber 47 is mounted is optically coupled by aligning the input terminal and output terminal portions of the PLC device chip, respectively.
  • a PLC device chip is manufactured by a process using a single imprint mold, and an imprinted pattern produced during the PLC device chip manufacturing process is used for optical fiber mounting grooves. It is intended to be used as.
  • the present invention is to produce a PLC device chip by a process using a single imprint mold, and to use an imprinted pattern produced during the PLC device chip manufacturing process as a groove for mounting an optical fiber.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ophthalmology & Optometry (AREA)
  • Mechanical Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 평면광파 회로(Planar Lightwave Circuit;PLC) 소자의 제조시에 단일의 임프린트 금형을 사용하여 PLC 소자와 광섬유 정렬을 위한 그루브(groove)를 동시에 제조하여 광결합을 할 수 있도록 한 평면 광회로 소자의 광연결 방법에 관한 것으로, 원형 실리콘 마스터(original master)를 사용하여 원형 복제 제 1 패턴을 형성하고, 원형 복제 제 1 패턴을 이용하여 원형 복제 제 2 패턴을 형성하는 단계;상기 원형 복제 제 2 패턴을 이용하여 하부 클레드를 형성하는 단계;상기 하부 클레드의 채널 캐비티에 코어층을 형성하고 상부 클레드를 적층하여 PLC 디바이스 칩을 형성하는 단계;상기 원형 복제 제 1 패턴의 입,출력단을 절단하고 그루브에 광 파이버를 실장하는 단계;상기 광 파이버가 실장된 그루브와 상기 PLC 디바이스 칩을 정렬하여 광결합하는 단계;를 포함한다.

Description

평면 광회로 소자의 광연결 방법
본 발명은 평면 광회로 소자(Planar Lightwave Circuit;PLC)에 관한 것으로, 구체적으로 단일의 임프린트 금형을 사용하여 PLC 소자와 광섬유 정렬을 위한 그루브(groove)를 동시에 제조하여 광결합을 할 수 있도록 한 평면 광회로 소자의 광연결 방법에 관한 것이다.
현재 PLC(Planar Lightwave circuit) 소자는 대용량 정보의 고속 처리를 위하여 활발한 연구가 이루어지고 있다. 이러한 연구는 저가격, 고효율의 관점에서 고분자를 이용한 소자 제작 기술이 각광받고 있다.
현재 고분자를 이용한 소자 제작 방법 중에서 임프린트 기술이 부각되고 있다. 임프린트 기술은 미세 구조물을 가진 금형을 폴리머와 물리적으로 접촉시켜 미세 패턴을 직접 전사시키는 기법으로 단순한 공정, 짧은 공정시간 및 저렴한 공정비용으로 마이크로/나노(micro/nano) 패터닝 기술에서 차세대 공정기술로 부각되고 있다.
임프린트 공정에 의한 패턴 복제는 금형에 직접적으로 의존하므로 수 nm의 해상도까지 구현이 가능하다. 그러나 PLC 소자의 기능 구현을 위해서는 광원(Optical source)과 PLC 소자 그리고 광검출기(optical detector)간의 정밀한 광결합 기술이 요구된다.
현재 이러한 광 결합기술은 PLC 타입 고분자 광소자와 광섬유가 실장된 V-groove 또는 U-groove를 접합하여 광결합하는 방법으로 주로 진행되고 있다.
PLC 소자와 광섬유의 광연결 방법 중에서 가장 보편적인 버트 커플링(butt coupling) 방법을 도 1 내지 도 24에 도시하였다.
도 1내지 도 13은 종래 기술의 PLC 소자 제작을 위한 방법 중에서 광학적 리소그래피 공정을 나타낸 것이다.
PLC 소자 제작 공정은 기판위에 감광성 고분자를 코팅하고, 사진 공정, 식각 공정, 광학적 특성을 가지는 고분자의 코팅 등을 반복적으로 수행하여 PLC 소자를 제작하고 있다.
구체적으로, 기판상에 접착성을 높이기 위한 접착층(Adhesion promoter) 형성 --> 하부 클레드 코팅(Under clad coating) --> 광학적 특성을 가지는 고분자의 코팅(Core coating) --> 코어층상에 포토레지스트(PR)를 코팅 --> 포트레지스트의 용제를 증발시켜 경화시키기 위한 소프트 베이킹(soft baking) --> 노광 마스크를 이용하여 UV를 조사하여 포토레지스트 노광(exposure) --> 노광 이후의 베이킹(post exposure baking) --> 포토레지스트 패턴 형성을 위한 현상 및 패턴 검사(Development & Inspection) --> 현상 과정에서 용해되지 않고 남아 포토레지스트 패턴에 흡수된 용제, 수분, 솔벤트 등을 제거하기 위한 하드베이킹(Hardbaking) --> 패터닝된 포토레지스트 패턴을 이용하여 코어층 식각(Core etching) --> 포토레지스트 패턴을 제거 및 코어 패턴 검사(Development & Inspection) --> 상부 클레드 코팅(Upper clad coating)을 하여 광소자 칩 형성(Optical device chip)의 과정으로 진행된다.
그리고 도 14내지 도 23은 광섬유 정렬용 그루브(groove) 제작을 위한 방법 중에서 광학적 리소그래피 공정을 나타낸 것이다.
도 1내지 도 13의 공정과 동일하게 감광성 고분자를 코팅하고, 사진 공정, 식각 공정 등을 반복적으로 수행하여 광섬유 정렬용 그루브 기판을 제작하고 있다.
구체적으로, 기판과 포트레지스트의 접착성을 높이기 위하여 기판상에 HMDS(Hexamethyldisilazane)층 프라이밍(priming) 공정을 진행 --> HMDS층상에 포토레지스트(PR)를 코팅 --> 포트레지스트의 용제를 증발시켜 경화시키기 위한 소프트 베이킹(soft baking) --> 노광 마스크를 이용하여 UV를 조사하여 포토레지스트 노광(exposure) --> 노광 이후의 베이킹(post exposure baking) --> 포토레지스트 패턴 형성을 위한 현상 및 패턴 검사(Development & Inspection) --> 현상 과정에서 용해되지 않고 남아 포토레지스트 패턴에 흡수된 용제, 수분, 솔벤트 등을 제거하기 위한 하드베이킹(Hardbaking) --> 패터닝된 포토레지스트 패턴을 이용하여 기판 식각(Substrate etching)하고 포토레지스트 패턴을 제거하여 그루브 패턴을 형성(Development & Inspection & Groove)의 과정으로 진행된다.
도 24는 도 1내지 도 13에서 제작된 PLC 디바이스 칩과 도 14내지 도 23에서 제작된 광섬유 정렬용 그루브 기판을 직접적으로 접합하는 버트 커플링(butt coupling) 방법을 나타낸 것이다.
버트 커플링 방법은 PLC 소자를 제작하고, PLC 소자의 코어 피치(core pitch) 간격과 동일한 피치를 갖는 파이버 그루브(fiber groove)를 제작하여 광 파이버(optical fiber)를 실장 후 PLC 소자와 접합하는 것으로, 정밀한 광결합이 가능한 장점이 있지만, PLC 디바이스 제작 공정과 그루브 제작 공정의 복합적인 공정이 요구된다.
이상에서 설명한 도 1내지 도 24에서와 같은 종래 기술의 PLC 디바이스 칩 제작, 그루브 제작, 그리고 광결합 방법은 정밀한 광결합이 가능하지만, 복잡하고 반복적인 공정, 장시간의 공정시간에 따른 각종 부대비용의 증가에 따른 한계성을 내포하고 있다.
따라서, 고분자 광소자의 광학적 특성 구현을 위해서는 간단하고 고효율의 광결합 연구가 수행되어져야 한다.
본 발명은 종래 기술의 그루브 제작, 그리고 광결합 방법의 문제를 해결하기 위한 것으로, PLC 소자의 제작을 위한 PLC 디바이스 칩과 광 파이버(optical fiber)의 광연결 방법을 단순화하여 고효율의 PLC 디바이스 칩 제작 방법을 제공하는데 그 목적이 있다.
본 발명의 목적은 임프린트 공정에 의하여 PLC 디바이스 칩을 제작하고, PLC 디바이스 칩 제작 과정 중에서 제작된 임프린트 패턴(imprinted pattern)을 광섬유 실장용 그루브로 사용할 수 있도록 한 평면 광회로 소자의 광연결 방법을 제공하는데 그 목적이 있다.
본 발명은 단일의 임프린트 금형을 사용하여 PLC 광소자와 광섬유 정렬을 위한 그루브(groove)를 동시에 제조하여 광결합을 할 수 있도록 한 평면 광회로 소자의 광연결 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 평면 광회로 소자의 광연결 방법은 원형 실리콘 마스터(original master)를 사용하여 원형 복제 제 1 패턴을 형성하고, 원형 복제 제 1 패턴을 이용하여 원형 복제 제 2 패턴을 형성하는 단계;상기 원형 복제 제 2 패턴을 이용하여 하부 클레드를 형성하는 단계;상기 하부 클레드의 채널 캐비티에 코어층을 형성하고 상부 클레드를 적층하여 PLC 디바이스 칩을 형성하는 단계;상기 원형 복제 제 1 패턴의 입,출력단을 절단하고 그루브에 광 파이버를 실장하는 단계;상기 광 파이버가 실장된 그루브와 상기 PLC 디바이스 칩을 정렬하여 광결합하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 원형 실리콘 마스터(original master)는, 직선 다채널 또는 스플리터(splitter) 구조를 갖는 포지티브 타입용 임프린트 마스터인 것을 특징으로 한다.
그리고 상기 원형 복제 제 1 패턴을, 열가소성 고분자 물질을 사용하여 열가소성 고분자의 유리전이 온도보다 10℃ ~ 50℃ 높은 온도에서 10bar ~ 30bar의 압력으로 핫 엠보싱(Hot embossing) 공정으로 형성하는 것을 특징으로 한다.
그리고 상기 원형 복제 제 2 패턴을 PDMS(Polydimethylsiloxane) 고분자 물질을 사용하여 형성하는 것을 특징으로 한다.
그리고 상기 하부 클레드를 형성하는 단계는,상기 원형 복제 제 2 패턴의 표면 위에 UV 큐어블 레진(UV curable resin)을 도포하는 공정,자외선에 노광 공정을 수행하여 상기 UV 큐어블 레진(UV curable resin)을 액체 상태에서 고체 상태로 경화시키는 공정으로 이루어지는 것을 특징으로 한다.
그리고 상기 UV 큐어블 레진(UV curable resin)에 의하여 제작된 패턴은 상기 원형 복제 제 1 패턴의 패턴 형상 및 치수를 복원하게 되며 PLC 디바이스 칩의 하부 클레드로 사용되는 것을 특징으로 한다.
그리고 상기 그루브에 실장된 광 파이버와 상기 PLC 디바이스 칩의 코어는 결합되는 부분의 코어 치수와 피치가 동일한 것을 특징으로 한다.
이와 같은 본 발명에 따른 평면 광회로 소자의 광연결 방법은 다음과 같은 효과를 갖는다.
첫째, PLC 디바이스 칩 제작 공정과 파이버 그루브(fiber groove) 제작 공정을 단일의 임프린트 공정으로 진행할 수 있다.
둘째, PLC 디바이스 칩 제작 공정과 파이버 그루브(fiber groove) 제작 공정을 단일의 임프린트 공정으로 진행하는 것에 의해 공정을 단순화할 수 있다.
셋째, 단일의 임프린트 공정으로 평면 광회로 소자를 제조하는 것에 의해 공정 시간, 공정 비용을 절감하는 효과가 있다.
넷째, 단일의 임프린트 공정으로 평면 광회로 소자를 제조하는 기술을 적용하는 경우에 PLC 디바이스의 종류 및 코어 피치(core pitch)에 상관없이 정밀한 파이버 그루브의 제작이 가능하다.
도 1내지 도 13은 종래 기술의 PLC 디바이스 칩 제조를 위한 공정 단면도
도 14내지 도 23은 종래 기술의 광 섬유 정렬용 파이버 그루브 제조를 위한 공정 단면도
도 24는 종래 기술의 PLC 소자와 광섬유의 광 결합 구성을 나타낸 구성도
도 25는 본 발명에 따른 평면 광회로 소자의 제조를 위한 공정 단면도
이하, 본 발명에 따른 평면 광회로 소자의 광연결 방법의 바람직한 실시예에 관하여 상세히 설명하면 다음과 같다.
본 발명에 따른 평면 광회로 소자의 광연결 방법의 특징 및 이점들은 이하에서의 각 실시예에 대한 상세한 설명을 통해 명백해질 것이다.
도 25는 본 발명에 따른 평면 광회로 소자의 제조를 위한 공정 단면도이다.
본 발명은 단일의 임프린트 금형을 사용하여 PLC 광소자와 광섬유 정렬을 위한 그루브(groove)를 동시에 제조하여 광결합을 할 수 있도록 한 것이다.
도 25는 본 발명의 바람직한 실시 예에 따른 평면 광회로 소자의 광결합 방법을 나타낸 것으로, 1x2 스플리터 구조를 가지는 실리콘 마스터(original master)를 가지고, 1x2 광 스플리터(optical splitter)를 제작하는 것을 예로 들어 설명한다.
먼저, 도 25의 (a)(b)에서와 같이, 단일의 임프린트 금형(원형 마스터, original master)을 사용하여 열가소성 고분자에 구조물을 복제하는 임프린트 공정을 수행한다.
즉, 원형 실리콘 마스터(41)를 사용하여 열가소성 고분자에 임프린트 공정(Hot embossing)을 진행하여 원형 복제 제 1 패턴(42)을 형성한다.
이때 원형 실리콘 마스터(41)는 패턴 부분이 돌출된 직선 다채널 또는 스플리터(splitter) 구조를 갖는 포지티브 타입용 임프린트 마스터를 사용한다. 임프린트 공정은 열가소성 고분자의 유리전이 온도보다 10℃ ~ 50℃ 높은 온도에서 10bar ~ 30bar의 압력으로 공정을 수행한다.
본 발명의 실시예에서는 열가소성 고분자 물질로 유리전이 온도가 105°인PMMA(polymethylmethacryate) 또는 PC(poly carbonate)를 사용하는데, 이와 같은 물질로 한정되는 것이 아님은 당연하다.
그리고 도 25의 (c)에서와 같이, 복제된 원형 복제 제 1 패턴(42)을 사용하여 탄성체 고분자 패턴(PDMS stamp)으로 복제한다.
즉, 고분자 패턴이 존재하는 원형 복제 제 1 패턴(42)을 금형 대신 사용하여 탄성체 패턴으로 복제하여 원형 복제 제 2 패턴(43)을 형성한다.
여기서, 탄성체 고분자는 PDMS(Polydimethylsiloxane) 고분자 물질을 사용한다.
이때 탄성체 고분자는 원형 실리콘 마스터(41)의 치수 및 형상을 복원하게 된다.
여기서, 원형 복제 제 2 패턴(43)을 이루는 탄성체 고분자는 탄성적인 특성과 낮은 표면에너지에 의하여 원형 복제 제 1 패턴(42)과 쉽게 분리가 가능하다.
이어, 도 25의 (d)(e)에서와 같이, 복제된 탄성체 고분자로 이루어진 원형 복제 제 2 패턴(43)을 금형 대신 사용하여 UV 큐어블 레진(UV curable resin)으로 구조물을 복제하여 PLC 디바이스의 하부 클레드를 제조한다.
즉, 원형 복제 제 2 패턴(43)을 사용하여 UV 큐어블 레진(UV curable resin)으로 패턴을 복제하여 하부 클레드층으로 사용하기 위한 복제 패턴(44)을 형성한다.
여기서, UV 큐어블 레진(UV curable resin)에 의한 원형 복제 제 2 패턴(43)의 복제는 원형 복제 제 2 패턴(43)의 표면 위에 UV 큐어블 레진(UV curable resin)을 도포하고, 자외선에 노광 공정을 수행하게 되면 UV 큐어블 레진(UV curable resin)은 액체 상태에서 고체 상태로 경화가 이루어진다.
이때 UV 큐어블 레진(UV curable resin)에 의하여 제작된 패턴은 원형 복제 제 1 패턴(42)의 패턴 형상 및 치수를 복원하게 되며 또한, PLC 디바이스 칩의 하부 클레드(44a)로 사용된다.
그리고 도 25의 (f)에서와 같이, 제작된 하부 클레드(44a)에 UV 큐어블 레진(UV curable resin)을 사용하여 코어(45) 충진 및 상부 클레드(46)를 제작하여 PLC 디바이스 칩을 형성한다.
즉, 제작된 하부 클레드(44a)의 채널 캐비티(channel cavity) 내부에 코어(45)로 사용될 UV 큐어블 레진(UV curable resin)을 충진하고 상부 클레드(46)를 적층 후 UV 노광 공정으로 PLC 디바이스 칩을 제작한다.
여기서, 상부 클레드(46)의 제작은 상기 하부 클레드(44a)의 제작방법과 동일하지만, 패턴이 존재하지 않는 고분자 쉬트를 사용하여 제작한다.
이어, 도 25의 (g)(h)에서와 같이, 원형 복제 제 1 패턴(42)의 입력단 및 출력단 부분을 절단하여 광 파이버(optical fiber)의 그루브(groove)로 사용하여 광 파이버(optical fiber)(47)를 실장 후 고정한다.
여기서, 원형 복제 제 1 패턴(42) PLC 디바이스의 입력단 및 출력단에서 코어 치수 및 피치가 동일한 특성을 가지고 있다.
그리고 도 25의 (i)에서와 같이, 광 파이버(47)가 실장된 그루브(groove)는 PLC 디바이스 칩의 입력단 및 출력단 부분을 각각 정렬하여 광결합한다.
이와 같은 본 발명의 평면광파 회로 소자의 광결합 방법은 단일의 임프린트 금형을 사용하는 공정에 의하여 PLC 디바이스 칩을 제작하고, PLC 디바이스 칩 제작 과정 중에서 제작된 임프린트 패턴(imprinted pattern)을 광섬유 실장용 그루브로 사용할 수 있도록 한 것이다.
이상에서의 설명에서와 같이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명이 구현되어 있음을 이해할 수 있을 것이다.
그러므로 명시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 전술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명은 단일의 임프린트 금형을 사용하는 공정에 의하여 PLC 디바이스 칩을 제작하고, PLC 디바이스 칩 제작 과정 중에서 제작된 임프린트 패턴(imprinted pattern)을 광섬유 실장용 그루브로 사용할 수 있도록 한 것이다.

Claims (7)

  1. 원형 실리콘 마스터(original master)를 사용하여 원형 복제 제 1 패턴을 형성하고, 원형 복제 제 1 패턴을 이용하여 원형 복제 제 2 패턴을 형성하는 단계;
    상기 원형 복제 제 2 패턴을 이용하여 하부 클레드를 형성하는 단계;
    상기 하부 클레드의 채널 캐비티에 코어층을 형성하고 상부 클레드를 적층하여 PLC 디바이스 칩을 형성하는 단계;
    상기 원형 복제 제 1 패턴의 입,출력단을 절단하고 그루브에 광 파이버를 실장하는 단계;
    상기 광 파이버가 실장된 그루브와 상기 PLC 디바이스 칩을 정렬하여 광결합하는 단계;를 포함하는 것을 특징으로 하는 평면 광회로 소자의 광연결 방법.
  2. 제 1 항에 있어서, 상기 원형 실리콘 마스터(original master)는,
    직선 다채널 또는 스플리터(splitter) 구조를 갖는 포지티브 타입용 임프린트 마스터인 것을 특징으로 하는 평면 광회로 소자의 광연결 방법.
  3. 제 1 항에 있어서, 상기 원형 복제 제 1 패턴을,
    열가소성 고분자 물질을 사용하여 열가소성 고분자의 유리전이 온도보다 10℃ ~ 50℃ 높은 온도에서 10bar ~ 30bar의 압력으로 핫 엠보싱(Hot embossing) 공정으로 형성하는 것을 특징으로 하는 평면 광회로 소자의 광연결 방법.
  4. 제 1 항에 있어서, 상기 원형 복제 제 2 패턴을 PDMS(Polydimethylsiloxane) 고분자 물질을 사용하여 형성하는 것을 특징으로 하는 평면 광회로 소자의 광연결 방법.
  5. 제 1 항에 있어서, 상기 하부 클레드를 형성하는 단계는,
    상기 원형 복제 제 2 패턴의 표면 위에 UV 큐어블 레진(UV curable resin)을 도포하는 공정,
    자외선에 노광 공정을 수행하여 상기 UV 큐어블 레진(UV curable resin)을 액체 상태에서 고체 상태로 경화시키는 공정으로 이루어지는 것을 특징으로 하는 평면 광회로 소자의 광연결 방법.
  6. 제 5 항에 있어서, 상기 UV 큐어블 레진(UV curable resin)에 의하여 제작된 패턴은 상기 원형 복제 제 1 패턴의 패턴 형상 및 치수를 복원하게 되며 PLC 디바이스 칩의 하부 클레드로 사용되는 것을 특징으로 하는 평면 광회로 소자의 광연결 방법.
  7. 제 1 항에 있어서, 상기 그루브에 실장된 광 파이버와 상기 PLC 디바이스 칩의 코어는 결합되는 부분의 코어 치수와 피치가 동일한 것을 특징으로 하는 평면 광회로 소자의 광연결 방법.
PCT/KR2010/009635 2010-02-25 2010-12-31 평면 광회로 소자의 광연결 방법 Ceased WO2011105693A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100017243A KR101086784B1 (ko) 2010-02-25 2010-02-25 평면 광회로 소자의 광연결 방법
KR10-2010-0017243 2010-02-25

Publications (2)

Publication Number Publication Date
WO2011105693A2 true WO2011105693A2 (ko) 2011-09-01
WO2011105693A3 WO2011105693A3 (ko) 2011-11-24

Family

ID=44507328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/009635 Ceased WO2011105693A2 (ko) 2010-02-25 2010-12-31 평면 광회로 소자의 광연결 방법

Country Status (2)

Country Link
KR (1) KR101086784B1 (ko)
WO (1) WO2011105693A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103246022B (zh) * 2012-02-09 2016-06-01 博创科技股份有限公司 可插拔式平面光波导器件及其制作方法
KR20150056958A (ko) * 2013-11-18 2015-05-28 한국전자통신연구원 평면 고분자 광회로형 용존 산소 센서
KR102096608B1 (ko) 2018-08-29 2020-04-02 부산대학교 산학협력단 이형성을 높인 롤투롤 임프린트 유연 금형 및 이를 이용한 광도파로 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3205227B2 (ja) * 1995-08-16 2001-09-04 アルプス電気株式会社 光導波素子及びその製造方法
JP2002333542A (ja) * 2001-05-07 2002-11-22 Matsushita Electric Ind Co Ltd 光学素子用成形型、光学素子用成形型の製造方法、光学素子の製造方法、光学素子
JP2008122475A (ja) * 2006-11-08 2008-05-29 Nippon Telegr & Teleph Corp <Ntt> 光導波路、光導波路の作製方法、導波路作製用の金型、および金型の作製方法
KR100914996B1 (ko) 2009-04-28 2009-09-02 에프엔엔(주) 평면 광도파로형 광소자의 제조 방법

Also Published As

Publication number Publication date
WO2011105693A3 (ko) 2011-11-24
KR101086784B1 (ko) 2011-11-25
KR20110097411A (ko) 2011-08-31

Similar Documents

Publication Publication Date Title
JP3836127B2 (ja) 光ファイバーの、導波路への連結を容易にする高分子ミクロ構造体
KR20090058511A (ko) 광도파로의 제조방법
JP4144468B2 (ja) 積層型高分子光導波路およびその製造方法
US20040022499A1 (en) Method for producing a polymer optical waveguide and laminated polymer optical waveguide with an alignment mark
JP2003508815A (ja) 光ファイバを接合するためのポリマーグリッピング要素
WO2011149175A1 (ko) ２차원 고분자 광도파로의 제조 방법
Wan et al. Fiber-interconnect silicon chiplet technology for self-aligned fiber-to-chip assembly
CN1782758A (zh) 用于制造薄膜光波导的方法
WO2011105693A2 (ko) 평면 광회로 소자의 광연결 방법
JP2004109926A (ja) 高分子光導波路の製造方法
KR100914996B1 (ko) 평면 광도파로형 광소자의 제조 방법
KR101665740B1 (ko) 광도파로의 제조방법, 광도파로 및 광전기 복합배선판
CN118393652A (zh) 基于阵列型多层聚合物的多芯光纤扇入扇出结构制备方法
KR100935866B1 (ko) 에폭시 수지를 이용한 광 도파로 및 그 제조방법
Yu et al. A simple method for fabrication of thick sol-gel microlens as a single-mode fiber coupler
EP1671167B1 (de) Verfahren zur herstellung von elektrisch-optischen leiterplatten mit polysiloxanwellenleitern und ihre verwendung
KR100444180B1 (ko) 핫엠보싱 공정을 이용하여 2차원 고분자 광도파로를제작하는 방법
CN114563842A (zh) 一种折射率渐变聚合物波导及其制作方法
JP4193616B2 (ja) 積層型高分子導波路及びその製造方法
Ansel et al. Optical waveguide device realised using two SU-8/spl trade/layers
Mikami Self-written waveguide technology with light-curable resin enabling easy optical interconnection
KR101086466B1 (ko) 고분자 광결합 소자의 정렬을 위한 임프린트 금형의 제작 방법 및 이를 이용한 광결합 소자의 제작 방법
JP4517704B2 (ja) 高分子光導波路の製造方法
RU2778285C1 (ru) Способ изготовления структуры оптико-электронной шины печатной платы и устройство для его реализации
CN118832893A (zh) 光通道阵列端面微纳结构的加工方法、光学元件及模具

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10846720

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10846720

Country of ref document: EP

Kind code of ref document: A2