WO2011105514A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2011105514A1
WO2011105514A1 PCT/JP2011/054185 JP2011054185W WO2011105514A1 WO 2011105514 A1 WO2011105514 A1 WO 2011105514A1 JP 2011054185 W JP2011054185 W JP 2011054185W WO 2011105514 A1 WO2011105514 A1 WO 2011105514A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
subpixel
liquid crystal
pixels
voltage
Prior art date
Application number
PCT/JP2011/054185
Other languages
English (en)
French (fr)
Inventor
雅江 北山
下敷領　文一
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to EP11747474.2A priority Critical patent/EP2541310B1/en
Priority to CN201180010378.4A priority patent/CN102844700B/zh
Priority to US13/581,052 priority patent/US9129569B2/en
Priority to JP2012501863A priority patent/JP5284535B2/ja
Publication of WO2011105514A1 publication Critical patent/WO2011105514A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Definitions

  • the present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device that has a pixel division structure and performs color display using four or more types of pixels that display different colors.
  • An MVA (Multidomain Vertical Alignment) type liquid crystal display device has a wider viewing angle characteristic than a TN type liquid crystal display device, and is therefore widely used in liquid crystal display devices for TV applications (see, for example, Patent Documents 1 and 2). ).
  • a director-alignment direction (tilt direction) is provided by providing a domain-regulating structure (also referred to as an alignment-regulating structure) on the liquid crystal layer side of a pair of substrates facing each other with a vertical alignment-type liquid crystal layer interposed therebetween. Form a plurality of liquid crystal domains.
  • a domain-regulating structure also referred to as an alignment-regulating structure
  • an opening (slit) provided in the electrode or a dielectric protrusion (rib) formed on the liquid crystal layer side of the electrode is used.
  • a linear domain regulation structure extending in two directions orthogonal to each other is disposed on each of a pair of substrates, and when viewed from a direction perpendicular to the substrate, the domain regulation structure formed on one substrate
  • the domain restriction structures arranged on the other substrate are arranged in parallel and alternately.
  • the azimuth angle of the director of the liquid crystal domain forms 45 ° with respect to the polarization axes (transmission axes) of the pair of polarizing plates arranged in crossed Nicols.
  • the azimuth angles of the directors of the four liquid crystal domains are 45 °, 135 °, 225 °, 315 °.
  • the “pixel” in this specification refers to the minimum unit for display by the liquid crystal display device, and in the case of a color display device, it refers to the minimum unit for displaying individual primary colors, and is sometimes referred to as “dot”.
  • one color display pixel is constituted by three pixels that display the three primary colors of light, red, green, and blue, and color display is performed by controlling the luminance of each pixel. ing.
  • Patent Document 3 A liquid crystal display device and a driving method capable of improving the viewing angle dependency are disclosed.
  • the normally black mode display it is possible to improve the viewing angle dependency of the ⁇ characteristic that the display luminance of the low gradation is higher than the predetermined luminance (becomes whitish).
  • display or driving may be referred to as area gradation display, area gradation driving, multi-pixel display, or multi-pixel driving.
  • color reproduction range For example, in addition to a red (R) pixel, a green (G) pixel, and a blue (B) pixel, at least one other color pixel (yellow (Y) pixel, cyan (C) pixel, magenta (M) pixel, or A liquid crystal display device including a color display pixel composed of white (W) pixels is disclosed. When white pixels are added, the display luminance can be increased although the color reproduction range cannot be widened.
  • Patent Documents 1 to 3 The entire disclosure of Patent Documents 1 to 3 is incorporated herein by reference.
  • the multi-pixel driving method described in Patent Document 3 supplies two auxiliary capacitors provided corresponding to two sub-pixels that are electrically independent from each other.
  • the effective voltage applied to the liquid crystal layers of the two sub-pixels is made different from each other by making the storage capacitor counter voltage (also referred to as “CS signal voltage”) different.
  • each auxiliary capacitor counter voltage is The effective amount applied to the liquid crystal layer of the two sub-pixels by changing the amount of change in the auxiliary capacitor counter voltage (including the change direction and the sign of the change amount) from each other for the two sub-pixels. Different voltages from each other.
  • an effective voltage applied to the liquid crystal layer of any of the two sub-pixels by a combination of the polarity of the display signal voltage and the direction of change of the auxiliary capacitor counter voltage Is determined to be larger. Therefore, in a liquid crystal display device having a pixel division structure in which bright subpixels and dark subpixels are arranged in the column direction, for example, when one-dot inversion driving is performed in order to prevent flicker, the pixel is applied to the liquid crystal layer of the pixels.
  • the bright sub-pixels are arranged in a zigzag manner along the row direction according to the polarity arrangement of the display signal voltage.
  • the pixel arrangement in two color display pixels adjacent to each other in the row direction is, for example, R (+), G ( ⁇ ), B ( +), R ( ⁇ ), G (+), and B ( ⁇ ).
  • the position of the bright subpixel in the column direction is, for example, R (upper), G (lower), and B (upper). ), R (lower), G (upper), and B (lower).
  • the bright subpixels of R, B, and G are arranged on the upper side of the two pixels, and the bright subpixels of G, R, and B are arranged on the lower side, and three primary colors are arranged in each row constituted by the subpixels. There will be a bright sub-pixel.
  • the arrangement of pixels in two color display pixels adjacent to each other in the row direction is, for example, as shown in FIG. (+), R (-), G (+), B (-), Y (+), R (-), G (+), B (-).
  • the positions in the column direction are, for example, Y (upper), R (lower), G (upper), B (lower), Y (upper), R (lower), G (upper), and B (lower). Then, two Y and G bright subpixels are arranged on the upper side of the two pixels, and two R and B bright subpixels are arranged on the lower side.
  • This problem is not limited to the case of four primary colors, but is a problem common to liquid crystal display devices with a stripe arrangement having an even number of primary color pixels in the row direction.
  • the present invention has been made to solve the above-described problem, and the object thereof is configured by four or more even-numbered primary color pixels that do not cause a problem of color blur even when multi-pixel driving is performed.
  • An object of the present invention is to provide a liquid crystal display device having color display pixels.
  • the liquid crystal display device of the present invention includes a plurality of pixels arranged in a matrix having rows and columns, and each of the plurality of pixels includes a first subpixel and a second subpixel arranged in a column direction.
  • One of the first subpixel and the second subpixel is a bright subpixel that exhibits higher brightness than the other at least in a certain gradation, and the other has a plurality of pixels that are dark subpixels.
  • the plurality of pixels constitute a plurality of color display pixels, and each of the plurality of color display pixels includes an even number including first, second, third, and fourth pixels arranged in a row direction. In a row of arbitrary pixels, the row of subpixels including the bright subpixel includes the respective bright subpixels of the first, second, third, and fourth pixels.
  • the arrangement in the column direction of the bright sub-pixel and the dark sub-pixel in any two color display pixels adjacent to each other in a row of arbitrary pixels is opposite to each other.
  • the liquid crystal display device includes a plurality of source bus lines, each of which has a plurality of source bus lines associated with a certain column of pixels, and a plurality of gate bus lines, each of which has a certain row.
  • a plurality of first CS bus lines each of which includes a plurality of first CS bus lines associated with the first subpixel and a plurality of second CS bus lines, each of which has a pixel.
  • a plurality of second CS bus lines associated with the first subpixel wherein the first subpixel includes a first subpixel electrode, a liquid crystal layer, A liquid crystal capacitor formed by a counter electrode facing the first subpixel electrode through the liquid crystal layer, a first auxiliary capacitor electrode electrically connected to the first subpixel electrode, an insulating layer, , Having a first auxiliary capacitance formed by a first auxiliary capacitance counter electrode opposed to the first auxiliary capacitance electrode via the insulating layer, wherein the second subpixel includes a second subpixel electrode, a liquid crystal A liquid crystal capacitor formed by a layer and a counter electrode facing the second subpixel electrode through the liquid crystal layer, and a second auxiliary capacitor electrode electrically connected to the second subpixel electrode; Each of the first subpixel and the second subpixel includes a second auxiliary capacitance formed by an insulating layer and a second auxiliary capacitance counter electrode facing the second auxiliary capacitance electrode via the insulating layer.
  • the TFT corresponding to When the TFT corresponding to is in the ON state, After the display signal voltage is supplied from the corresponding source bus line to the first and second subpixel electrodes and the first and second auxiliary capacitor counter electrodes, respectively, the TFT is turned off.
  • the voltage of the first and second auxiliary capacitor counter electrodes changes, and the amount of change defined by the direction and magnitude of the change differs between the first subpixel and the second subpixel, and any color display In the pixel, the polarities of the display signal voltages supplied to the pixels adjacent to each other are opposite to each other, and the first, second, The polarities of the display signal voltages supplied to the third and fourth pixels are opposite to each other.
  • the arrangement in the column direction of the bright subpixel and the dark subpixel in any two color display pixels adjacent to each other is the same.
  • the liquid crystal display device includes a plurality of source bus lines, each of which has a plurality of source bus lines associated with a certain column of pixels, and a plurality of gate bus lines, each of which has a certain row.
  • a plurality of first CS bus lines each of which has a plurality of first CS bus lines associated with the first sub-pixel of a certain pixel, wherein the first sub-pixel is a first sub-pixel.
  • the sub-pixel has a liquid crystal capacitance formed by a second sub-pixel electrode and a counter electrode facing the second sub-pixel electrode through the liquid crystal layer, and the sub-pixel through the corresponding first CS bus line
  • the first CS signal voltage supplied to the first auxiliary capacitance counter electrode is an oscillating voltage having a cycle shorter than one vertical scanning period, and includes a first potential and a second potential defining a maximum amplitude, and the first potential.
  • the gate signal voltage supplied to the gate bus line associated with a pixel in any row is switched from high to low, at least three potentials including a third potential between the first potential and the second potential are taken.
  • the first CS Wherein the 1CS signal voltage supplied to Surain is the third potential.
  • the third potential is an average value of the first potential and the second potential.
  • the apparatus further includes a plurality of second CS bus lines, each of which is associated with the second subpixel of a certain pixel, and the second subpixel includes the second subpixel, A second auxiliary capacitance electrode electrically connected to the second subpixel electrode, an insulating layer, and a second auxiliary capacitance counter electrode opposed to the second auxiliary capacitance electrode through the insulating layer.
  • the second CS signal voltage having two auxiliary capacitors and supplied to the second auxiliary capacitor counter electrode via the corresponding second CS bus line is constant during one vertical scanning period.
  • the second CS signal voltage is equal to the counter voltage supplied to the counter voltage.
  • the second subpixel does not have an auxiliary capacitor.
  • the first, second, third and fourth pixels include one of a yellow pixel, a cyan pixel, a magenta pixel and a white pixel, and a red pixel, a blue pixel and a green pixel.
  • a liquid crystal display device having a color display pixel composed of an even number of four or more primary color pixels that does not cause a problem of color blur even when multi-pixel driving is performed.
  • FIG. 1 It is a schematic diagram which shows an example of the pixel structure of 100 A of liquid crystal display devices of embodiment by this invention.
  • A is a figure which shows the electrical equivalent circuit corresponding to the pixel structure of 100 A of liquid crystal display devices
  • (b) is the electricity corresponding to the pixel structure of liquid crystal display device 100B of other embodiment by this invention.
  • It is a figure which shows a typical equivalent circuit.
  • It is a figure which shows typically the display state when 100 A of liquid crystal display devices of 1st Embodiment drive 1 dot inversion.
  • FIG. It is a figure which shows typically the display state when the liquid crystal display device of patent document 3 carries out 1 dot inversion drive.
  • (A)-(j) is a figure which shows the waveform of the various voltages (signal) for obtaining the display state shown in FIG.
  • FIG. 1 schematically shows an electrical configuration of a liquid crystal display device 100A according to an embodiment of the present invention.
  • the liquid crystal display device 100A has a plurality of pixels arranged in a matrix having rows and columns, and FIG. 1 shows the structure of one of the pixels.
  • the pixel 10 is divided into sub-pixels 10a and 10b, and the sub-pixels 10a and 10b are connected to TFTs 16a and 16b and auxiliary capacitors (CS) 22a and 22b, respectively.
  • the gate electrodes of the TFTs 16 a and 16 b are connected to a gate bus line (scanning line) 12, and the source electrodes are connected to a common (identical) source bus line (signal line) 14.
  • the auxiliary capacitors 22a and 22b are connected to a CS bus line (auxiliary capacitor line) 24a and a CS bus line 24b, respectively.
  • the auxiliary capacitors 22a and 22b are provided between the auxiliary capacitor electrode electrically connected to the sub-pixel electrodes 18a and 18b and the auxiliary capacitor counter electrode electrically connected to the CS bus lines 24a and 24b, respectively.
  • the insulating layer (not shown) is formed.
  • the auxiliary capacitor counter electrodes of the auxiliary capacitors 22a and 22b are independent from each other, and have a structure in which different auxiliary capacitor counter voltages (CS signal voltages) can be supplied from the CS bus lines 24a and 24b, respectively.
  • FIG. 2 (a) schematically shows an equivalent circuit for one pixel of the liquid crystal display device 100A.
  • the liquid crystal capacitors of the sub-pixels 10a and 10b are represented as liquid crystal capacitors 13a and 13b, respectively.
  • the liquid crystal capacitors 13a and 13b are formed by subpixel electrodes 18a and 18b, a liquid crystal layer, and a counter electrode 17 (common to the subpixels 10a and 10b), respectively.
  • the liquid crystal capacitors 13a and 13b are referred to as electrical components, they may be referred to as liquid crystal capacitors Clca and Clcb, respectively.
  • One electrode of the liquid crystal capacitor Clca and the auxiliary capacitor Ccsa of the subpixel 10a is connected to the drain electrode of the TFT 16a provided to drive the subpixel 10a, and the other electrode of the liquid crystal capacitor Clca is connected to the counter electrode.
  • the other electrode of the auxiliary capacitor Ccsa is connected to the CS bus line 24a.
  • One electrode of the liquid crystal capacitor Clcb and the auxiliary capacitor Ccsb of the subpixel 10b is connected to the drain electrode of the TFT 16b provided to drive the subpixel 10b, and the other electrode of the liquid crystal capacitor Clcb is connected to the counter electrode.
  • the other electrode of the auxiliary capacitor Ccsb is connected to the CS bus line 24b.
  • the gate electrodes of the TFTs 16 a and 16 b are both connected to the gate bus line 12, and the source electrodes are both connected to the source bus line 14.
  • the TFT 16a and the TFT 16b may be supplied with a common gate signal voltage and a common display signal voltage (source signal voltage), and the gate bus line 12 and / or the source bus line 14 may not be common.
  • Patent Document 3 also discloses the same pixel structure as the liquid crystal display device 100A.
  • the polarity of the display signal voltage supplied to the color display pixel adjacent to the side is changed. The distribution is different from that of the liquid crystal display device described in Patent Document 3 (FIG. 3).
  • the auxiliary capacitor counter voltage (CS signal voltage) supplied to the CS bus lines 24a and 24b is an oscillating voltage, as in the liquid crystal display device described in Patent Document 3.
  • the oscillating voltage is a voltage whose oscillation cycle is shorter than one vertical scanning period.
  • a liquid crystal layer of one sub-pixel (a bright sub-pixel, in the following, an example in which the sub-pixel 10a is a bright sub-pixel) is included in the corresponding source.
  • a display signal voltage supplied from the bus line 14 and a storage capacitor counter voltage (first CS signal voltage), which is an oscillation voltage supplied from the CS bus line 24a, are applied in a superimposed manner, while the other subpixel (subpixel) is applied.
  • the display signal voltage is applied to the liquid crystal layer 10b), and no oscillating voltage is applied. Only the display signal voltage is substantially applied to the liquid crystal layer of the other subpixel (subpixel 10b).
  • the storage capacitor counter voltage (second CS signal voltage) Vcsb supplied to the sub-pixel 10b of the liquid crystal display device 100A of the second embodiment is not a vibration voltage but a DC voltage (see Vcsb in FIG. 4).
  • DC voltage refers to DC, that is, a voltage with a constant potential in one vertical scanning period.
  • the DC voltage supplied as Vcsb is preferably equal to the counter voltage supplied to the counter voltage. Note that the magnitude of the voltage applied to the liquid crystal layer is expressed with reference to the potential of the counter electrode.
  • the liquid crystal display device it is not necessary to apply an oscillating voltage to the liquid crystal layer of the sub-pixel 10b. Therefore, unlike the liquid crystal display device 100B shown in FIG. A configuration in which the sub-pixel 10b serving as the sub-pixel does not have an auxiliary capacitor may be employed. Thus, by omitting the auxiliary capacitor, the aperture ratio of the pixel can be increased.
  • the vertical scanning period of a liquid crystal display device of 2 ⁇ speed driving or 4 ⁇ speed driving, that is, a conventional liquid crystal display device is 1/60 seconds (vertical scanning frequency is 60 Hz), whereas the vertical scanning period is 1/120 seconds.
  • the auxiliary capacitor can be omitted because the time for holding the voltage applied to the liquid crystal layer is short.
  • the CS signal voltage Vcsa supplied from the CS bus line 24a to the auxiliary capacitance counter electrode of the sub-pixel 10a is one vertical scan as shown in FIG. It is an oscillating voltage having a cycle shorter than the period, and takes at least three potentials including a first potential and a second potential that define the maximum amplitude, and a third potential between the first potential and the second potential. As illustrated, the third potential is preferably an average value of the first potential and the second potential. The first, second and third potentials are preferably maintained for a certain time as shown.
  • the liquid crystal display devices 100A and 100B according to the second embodiment of the present invention can solve the above-described problem of multi-pixel driving described in Patent Document 3 while improving the viewing angle dependency of the ⁇ characteristic. .
  • the “vertical scanning period” means a period until a gate bus line (scanning line) is selected and then the gate bus line is selected.
  • one vertical scanning period corresponds to one frame period of a video signal when the video signal is a signal for non-interlace driving, and when the video signal is a signal for interlace driving.
  • one vertical scanning period of the liquid crystal display device is 16.7 msec which is the reciprocal of the field frequency (60 Hz) of the NTSC signal.
  • the liquid crystal display device Since the liquid crystal display device does not perform interlaced driving, signal voltages are written to all pixels in both odd and even fields, so the reciprocal of the field frequency of the NTSC signal is the vertical scanning period.
  • the difference (period) between the time for selecting a certain gate bus line and the time for selecting the next gate bus line is referred to as one horizontal scanning period (1H).
  • the pixel structure of the liquid crystal display device 100A according to the embodiment of the present invention is the same as the pixel structure described in Patent Document 3, and the principle of making a bright subpixel by supplying an auxiliary capacitance voltage as an oscillation voltage is also common. Therefore, the principle of the multi-pixel driving method described in Patent Document 3 will also be described.
  • a liquid crystal display device having the same structure as that shown in FIGS. 1 and 2A and driven using the voltages shown in FIGS. 7A to 7F will be described as an example.
  • 7A to 7F schematically show the timing of each voltage when driving a liquid crystal display device having the same pixel structure as the liquid crystal display device 100A.
  • 7A shows the voltage waveform Vs of the source bus line 14
  • FIG. 7B shows the voltage waveform Vcsa of the CS bus line 24a
  • FIG. 7C shows the voltage waveform Vcsb of the CS bus line 24b
  • FIG. ) Shows the voltage waveform Vg of the gate bus line 12
  • FIG. 7E shows the voltage waveform Vlca of the pixel electrode 18a of the subpixel 10a
  • FIG. 7F shows the voltage waveform Vlcb of the pixel electrode 18b of the subpixel 10b.
  • the broken line in the figure shows the voltage waveform COMMON (Vcom) of the counter electrode 17.
  • the capacitance values of the liquid crystal capacitors Clca and Clcb of the sub-pixels 10a and 10b are assumed to be the same value CLC (V).
  • the value of CLC (V) depends on the effective voltage (V) applied to the liquid crystal layers of the subpixels 10a and 10b.
  • the auxiliary capacitors 22a and 22b that are independently connected to the liquid crystal capacitors of the sub-pixels 10a and 10b are represented as Ccsa and Ccsb, respectively, and their capacitance values are the same value CCS.
  • the gate signal voltage Vg changes from VgL (low) to VgH (high), so that the TFT 16a and the TFT 16b are turned on at the same time (on state) and applied to the sub-pixel electrodes 18a and 18b of the sub-pixels 10a and 10b.
  • the display signal voltage Vs of the source bus line 14 is supplied, and the liquid crystal capacitors Clca and Clcb are charged.
  • the display signal voltage Vs is supplied from the source bus line 14 to the auxiliary capacitors Csa and Csb of the respective sub-pixels and charged.
  • Vcsa of the CS bus line 24a connected to the auxiliary capacitor Csa changes from Vcom ⁇ Vad to Vcom + Vad
  • Vcsb of the CS bus line 24b connected to the auxiliary capacitor Csb changes from Vcom + Vad to Vcom ⁇ Vad. It changes by twice Vad.
  • Vlcb Vs ⁇ Vd ⁇ 2 ⁇ K ⁇ Vad To change.
  • K CCS / (CLC (V) + CCS).
  • Vcsa changes from Vcom + Vad to Vcom ⁇ Vad
  • Vcsb changes from Vcom ⁇ Vad to Vcom + Vad by a factor of two
  • Vlcb Vs ⁇ Vd To change.
  • Vcsa changes from Vcom ⁇ Vad to Vcom + Vad
  • Vcsb changes from Vcom + Vad to Vcom ⁇ Vad by a factor of two
  • Vlcb Vs ⁇ Vd ⁇ 2 ⁇ K ⁇ Vad To change.
  • Vcsa, Vcsb, Vlca, and Vlcb alternately repeat the changes in T4 and T5 at intervals of an integral multiple of the horizontal writing time (horizontal scanning period) 1H.
  • the repetition interval of T4 and T5 is set to 1 time, 1 time, 2 times, 3 times, or more than 1H depends on the driving method (polarity inversion method, etc.) of the liquid crystal display device and the display state ( It is set appropriately in view of flickering, display roughness, etc.
  • V1 Vlca-Vcom
  • V2 Vs ⁇ Vd ⁇ K ⁇ Vad ⁇ Vcom It becomes.
  • FIG. 8 schematically shows the relationship between V1 and V2.
  • V1 the liquid crystal display device 100A
  • the smaller the value of V1 the larger the value of ⁇ V12. Therefore, the effect of improving the ⁇ characteristic at a low gradation (a gradation closer to black than white) is high.
  • a voltage applied to a liquid crystal layer of a pixel is set to be an AC voltage from the viewpoint of reliability (sometimes referred to as “AC driving method”).
  • AC driving method the magnitude relationship between the potentials of the pixel electrode and the counter electrode is reversed every predetermined time, and the direction of the electric field applied to the liquid crystal layer (the direction of the electric lines of force) is set to be reversed every predetermined time.
  • the direction of the electric field applied to the liquid crystal layer is reversed from the light source side to the observer side and from the observer side to the light source side.
  • the period of reversal of the direction of the electric field applied to the liquid crystal layer is typically twice the vertical scanning period.
  • the direction of the electric field applied to the liquid crystal layer is reversed for each image to be displayed. Therefore, when displaying a still image, if the electric field strength (applied voltage) does not exactly match the direction of each electric field, that is, if the electric field strength changes every time the electric field direction changes, The luminance of the pixel changes with the change, causing a problem that the display flickers.
  • the pixel cycle to be inverted is a checkered pattern inversion (polarity inversion for each row and column) in units of one pixel (one dot inversion), or one line
  • polarity inversion for each row and column
  • one dot inversion for each row and column
  • FIG. 9 shows a display state when the liquid crystal display device described in Patent Document 3 is a four-primary color display device having a stripe arrangement and is driven by one-dot inversion. Also, waveforms of various voltages (signals) for obtaining the display state shown in FIG. 9 are shown in FIGS.
  • An example will be described in which (1 ⁇ p ⁇ rp, 1 ⁇ q ⁇ cq) has two subpixels SPa (p, q) and SPb (p, q).
  • 9 shows source bus lines S-C1, S-C2, S-C3, S-C4... S-Ccq, gate bus lines G-L1, G-L2, G-L3,... G-Lrp.
  • FIG. 8 is a schematic diagram schematically showing (8 rows ⁇ 8 columns).
  • a plurality of pixels P constitutes a plurality of color display pixel P CD
  • each color display pixel P CD is composed of first, second, third and fourth pixels arranged in the row direction Has been.
  • Y pixel, R pixel, G pixel, and the B pixel one color display pixel P CD is an example that is configured.
  • one pixel P (p, q) has subpixels SPa (p, q) and SPb (p, q) above and below a gate bus line G-Lp that penetrates horizontally around the center of the pixel. have. That is, the subpixels SPa (p, q) and SPb (p, q) are arranged in the column direction in each pixel.
  • One of the auxiliary capacitance electrodes (not shown) of each of the subpixels SPa (p, q) and SPb (p, q) is connected to the adjacent CS bus line CS-A or CS-B.
  • the source bus line S-Cq for supplying a signal voltage corresponding to the display image to each pixel P (p, q) is provided so as to extend vertically (in the column direction) between the pixels in the drawing.
  • the signal voltage is supplied to TFTs (not shown) included in the subpixels (pixels) on the right side of each source bus line.
  • the configuration shown in FIG. 9 is a configuration in which one sub-pixel is shared by one CS bus line or one gate bus line, and has an advantage that the aperture ratio of the pixel is high.
  • one-dot inversion driving can be performed.
  • a case where all pixels display a certain halftone is taken up.
  • FIG. 10A shows the waveform of the display signal voltage supplied to the source bus lines S-C1, S-C3, S-C5... (A group of odd-numbered source bus lines may be referred to as SO).
  • FIG. 10B shows source bus lines S-C2, S-C4, S-C6... (A group of even-numbered source bus lines may be called SE).
  • the display signal voltage waveform supplied FIG. 10C shows the auxiliary capacitor counter voltage waveform supplied to the CS bus line CS-A
  • FIG. 10D shows the auxiliary capacitor counter voltage supplied to the CS bus line CS-B.
  • FIG. 10E shows the waveform of the gate signal voltage supplied to the gate bus line GL1, FIG.
  • FIG. 10F shows the waveform of the gate signal voltage supplied to the gate bus line GL2, and FIG. Gate signal supplied to the gate bus line GL3
  • FIG. 10 (h) shows the waveform of the gate signal voltage supplied to the gate bus line GL4
  • FIG. 10 (i) shows the waveform of the gate signal voltage supplied to the gate bus line GL5,
  • FIG. 10 (j) Indicates gate signal voltage waveforms supplied to the gate bus line G-L6, respectively.
  • the period from the time when the voltage of a certain gate bus line is switched from the low level (VgL) to the high level (VgH) until the time when the voltage of the next gate bus line is switched from VgL to VgH is one horizontal scanning period (1H ).
  • a period in which the voltage of each gate bus line is at a high level (VgH) may be referred to as a selection period PS.
  • the display signal voltages (source signal voltages) shown in FIGS. 10A and 10B are all vibration waveforms having a constant amplitude. It has become.
  • the oscillation cycle of the display signal voltage is two horizontal scanning periods (2H), and the polarity of the display signal voltage is inverted for each row.
  • the phase of the voltage waveform of the source bus line S0 (S-C1, S-C3%)
  • the voltage waveform of the source bus line SE S-C2, S-C4.
  • the polarity of the display signal voltage is inverted every column. As a result, 1-dot inversion driving is realized.
  • the counter voltage is set so that the voltage waveform of the source bus line becomes approximately the center value of the voltage waveform after being supplied to the subpixel electrode.
  • a symbol + is used for a signal voltage corresponding to a voltage whose voltage waveform of the sub-pixel electrode is higher than the counter voltage, and a signal voltage corresponding to a voltage whose voltage waveform of the pixel electrode is lower than the counter voltage.
  • the symbol- is added.
  • the symbols “+” and “ ⁇ ” correspond to the direction of the electric field applied to the liquid crystal layer, and the direction of the electric field applied to the liquid crystal layer is reversed between + and ⁇ .
  • the TFT connected to this gate bus line is turned on, and the corresponding display signal voltage is supplied to the sub-pixel connected to this TFT.
  • the auxiliary capacitor counter voltage changes after the voltage of the gate bus line becomes VgL, and the change amount (including the change direction and the sign of the change amount) of the auxiliary capacitor counter voltage is the same for the two sub-pixels. Since they are different from each other, the effective voltage applied to the liquid crystal layer of the sub-pixel changes.
  • both the amplitude and period of the oscillation of the auxiliary capacitor counter voltage of the CS bus lines CS-A and CS-B have the same value, for example, the amplitude is Twice Vad (see FIG. 10), the period is 1H, and when the phase of one of the vibration waveforms of CS-A and CS-B is shifted by 180 degrees, it coincides with the other vibration waveform. That is, the phase is shifted by 0.5H.
  • the average voltage of each subpixel electrode is When the voltage is higher than the display signal voltage of the corresponding source bus line when the voltage is VgH and the initial voltage change of the corresponding CS bus line is lowered, the response when the voltage of the corresponding gate bus line is VgH Lower than the display signal voltage of the source bus line.
  • the effective voltage applied to the liquid crystal layer when the voltage change of the CS bus line is increasing is: The voltage change is higher than that in the decreasing direction.
  • the symbol attached to the display signal voltage in FIG. 10A and FIG. 10B is ⁇
  • the effective voltage applied to the liquid crystal layer when the voltage change of the CS bus line is increasing is The change is lower than that in the decreasing direction.
  • FIG. 9 shows the state of each pixel P (p, q) and sub-pixels SPa (p, q) and SPb (p, q) in a certain vertical scanning period (hereinafter referred to as a frame period).
  • the state of each subpixel is indicated by the following three symbols symmetrically written on the gate bus line corresponding to each subpixel.
  • the first symbol H or L indicates the magnitude relationship of the effective applied voltage of the sub-pixel, the symbol H indicates that the effective applied voltage is high, and the symbol L indicates that the effective applied voltage is low.
  • the second symbol + or ⁇ indicates the magnitude relationship between the voltage of the counter electrode and the subpixel electrode, that is, the direction of the electric field applied to the liquid crystal layer of each subpixel, and the symbol + is greater than the voltage of the counter electrode.
  • the sub-pixel electrode voltage is high, and the symbol-indicates that the sub-pixel electrode voltage is lower than the counter electrode voltage.
  • the third symbol A or B indicates that the corresponding CS bus line is CS-A or CS-B, respectively.
  • the state of the sub-pixels SPa (1, 1) and SPb (1, 1) of the pixel P (1, 1) is examined.
  • the display signal voltage in the period in which GL-1 is selected (period PS that is VgH) is “+”.
  • the gate signal voltage of GL-1 changes from VgH to VgL
  • the voltage of the CS bus line corresponding to each subpixel is indicated by the arrows (first from the left in FIGS. 10C and 10D). It is in the position indicated by the arrow. Therefore, the first voltage change of the auxiliary capacitor counter voltage of SPa (1, 1) after the gate signal voltage of GL-1 changes from VgH to VgL is increased (this is shown in FIG.
  • the display signal voltage during the period in which GL-2 is selected is “ ⁇ ”. is there.
  • the gate signal voltage of GL-2 changes from VgH to VgL
  • the voltage of the CS bus line corresponding to each subpixel is indicated by the arrows (second from the left in FIGS. 10C and 10D). It is in the position indicated by the arrow. Therefore, as can be seen from FIG. 10D, the first voltage change of the auxiliary capacitor counter voltage of SPa (2, 1) after the gate signal voltage of GL-1 changes from VgH to VgL decreases (" D ").
  • phase of the voltage waveform of each source bus line (SO (FIG. 10 (a)) or SE (FIG. 10 (b))) is set to 180 respectively in the frame next to the frame shown in FIG.
  • AC driving in which the direction of the electric field applied to the liquid crystal layer is reversed every frame period can be achieved.
  • the magnitude relationship of the effective applied voltages of the sub-pixels in each pixel in other words, the arrangement in the display screen of the order of the luminance magnitude of the sub-pixels (the positions of the symbols “H” and “L” in FIG. 9).
  • the phase of the voltage waveform of the CS bus lines CS-A and CS-B is also shifted by 180 degrees as the phase of the voltage waveform of the source bus line is shifted. Good.
  • a state in which the symbol “+” and the symbol “ ⁇ ” in FIG. 9 are exchanged is realized (for example, (+, H) ⁇ ( ⁇ , H) , (+, L) ⁇ ( ⁇ , L)).
  • symbols “+” and “ ⁇ ” indicating the polarity (electric field direction) of each pixel are, for example, (+, ⁇ ), (+, ⁇ ) in the row direction (horizontal direction), For example, (+, ⁇ ), (+, ⁇ ), (+, ⁇ ), (+) are also inverted in the column direction (vertical direction). ,-) And 2 pixels (2 rows). That is, 1-dot inversion is realized in pixel units.
  • a sub-pixel having a high luminance order that is, a bright sub-pixel having a symbol “H” in FIG.
  • polarity inversion is not seen as + H, + H, + H, but in the column direction, for example, when the first column is viewed, (+ H, -H), ( The polarity is inverted at a cycle of + H, ⁇ H), (+ H, ⁇ H), (+ H, ⁇ H) and 2 pixels (2 rows). That is, line inversion is realized when viewed in units of sub-pixels with a high luminance order.
  • the dark subpixels marked with the symbol L are also arranged with the same regularity.
  • FIG. 3 is a diagram schematically showing a display state when the liquid crystal display device 100A of the first embodiment is driven by 1-dot inversion.
  • FIG. 3 corresponds to FIG. 9 and uses the same symbols.
  • the liquid crystal display device 100A of the first embodiment has the pixel structure shown in FIG. 1 and FIG.
  • the difference between the display state shown in FIG. 3 and the display state shown in FIG. 9 is constituted by the polarity distribution of the pixels in the fifth column to the eighth column and the accompanying pixels in the fifth column to the eighth column. This is an arrangement in the column direction of bright sub-pixels in a color display pixel.
  • the polarities of the display signal voltages supplied from S-C5 to S-C8 are applied to the pixels in the fifth to eighth columns, and S-C1 is applied to the pixels in the first to fourth columns. This is obtained by reversing the polarity of the display signal voltage supplied from S-C4.
  • the pixel arrangement in two color display pixels adjacent to each other in the row direction is Y (+), R ( ⁇ ), G (+), B ( ⁇ ), Y ( ⁇ ), R (+), G ( ⁇ ), and B (+).
  • the position of the bright subpixel in the column direction is Y (upper), R (lower), and G (upper).
  • B (lower), Y (lower), R (upper), G (lower), and B (upper) That is, the arrangement in the column direction of the bright subpixel and the dark subpixel in the two color display pixels adjacent to each other is reversed.
  • the bright subpixels of the four primary colors Y, G, R, and B are all included in the upper side in the column direction in the two color display pixels adjacent to each other in the row direction. Also, all the bright subpixels of the four primary colors Y, G, R, and B are included. Therefore, when displaying a halftone achromatic (gray) straight line parallel to the row direction, the upper edge is displayed by the bright subpixels of the four primary colors, and the lower edge is also displayed by the bright subpixels of the four primary colors. Is displayed. Therefore, unlike the multi-pixel drive of Patent Document 3, the straight edges do not appear to be colored.
  • the bright subpixels of the four primary colors are included in the two color pixels adjacent to each other in the row direction, but the embodiment of the present invention is not limited to this.
  • the row including the bright subpixels may include all the bright subpixels of the four primary colors.
  • the two adjacent color display pixels include all the bright subpixels of the four primary colors because it is difficult to visually recognize the color blur over the entire display area.
  • the polarities of the display signal voltages supplied to the adjacent pixels are opposite to each other, and the polarity is inverted for each column.
  • the polarity is reversed for each row.
  • the polarities of the display signal voltages are equal to each other, but polarity inversion for each column is not realized. Since a polarity distribution equivalent to that of inversion driving is obtained, flicker does not occur.
  • liquid crystal display device 100A according to the second embodiment of the present invention can solve the above problem.
  • FIG. 4 is a diagram illustrating waveforms of various voltages (signals) for driving the liquid crystal display device 100A according to the second embodiment of the present invention, and includes gate signal voltages Vg (m) to Vg (m + 7), CS signals. Voltages Vcsa and Vcsb, and voltages Vlca (m) to Vlca (m + 7) and Vlcb (m) applied to the liquid crystal layer of the sub-pixel are shown. Vlca (m) to Vlca (m + 7) indicate the waveform of the voltage applied to the liquid crystal layer of the bright subpixel, and the waveform of the voltage applied to the liquid crystal layer of the dark subpixel is the same regardless of the pixel row. , Only Vlcb (m) is shown. Note that one-dot inversion driving can be performed by using the display signal voltage having the waveform shown in FIGS. 10A and 10B as the display signal voltage supplied to the source bus line.
  • the voltage waveform of the oscillating voltage Vcsa supplied to the CS bus line 24a (corresponding to the bright subpixel) of the liquid crystal display device 100A of the second embodiment includes at least three potentials.
  • the three or more potentials include two potentials that define the maximum amplitude Vcsa (pp) of the oscillating voltage (corresponding to 2Vadd described above) and one potential that matches the average potential of the oscillating voltage.
  • the “average potential of the oscillating voltage” means an effective average value of the oscillating voltage, not a simple average value of the two potentials that define the maximum amplitude of the oscillating voltage.
  • the area of the portion higher than the average potential and the area of the lower portion are equal to each other in one cycle.
  • the oscillating voltage exemplified below has a symmetrical waveform with respect to the center line between two potentials defining the maximum amplitude, a simple average of the two potentials defining the maximum amplitude of the oscillating voltage. The value is consistent with the effective average value of the oscillating voltage.
  • the TFT connected to the pixel connected to the CS bus line to which the oscillating voltage is supplied is turned off during the time (flat portion) in which the oscillating voltage exhibits a potential that matches the average potential of the oscillating voltage waveform. It is trying to become.
  • the moment when the gate bus line voltage becomes VgL and the TFT is turned off is set to the middle of the time when the average potential of the oscillating voltage is exhibited.
  • the vibration voltage waveform is composed of the three potentials is shown. However, as long as the three potentials are included, the vibration voltage waveform has potentials of 5 potentials, 7 potentials, 9 potentials, and so on. Also good.
  • the effective voltage V1 applied to the liquid crystal layer of the bright subpixel is a time average of values obtained by time-integrating the square of the amplitude of the hatched portion of Vlca (m) shown in FIG. 4 (the effective voltage is one vertical scanning period). Required).
  • the effective voltage V2 applied to the liquid crystal layer of the dark sub-pixel is a root mean square of values obtained by integrating the squares of the amplitudes of the hatched portions of Vlcb (m) shown in FIG. Therefore, the effective voltage V1 is larger than the effective voltage V2 because the vibration voltage is superimposed on the display signal voltage, and this does not depend on the polarity of the display vibration voltage.
  • the moment when the gate bus line voltage becomes VgL and the TFT is turned off is within the period in which the average potential of the oscillating voltage is present and is set to be exactly in the middle of the period. It is possible to prevent the average value of the voltage applied to the liquid crystal layer of the sub-pixel from fluctuating due to the influence of the vibration voltage. With respect to this point, the entire disclosure of JP-A-2005-99746 is incorporated herein by reference for reference.
  • the moment when the TFT is turned off is set to be exactly the center of the period during which the average potential of the oscillating voltage is exhibited, but the moment when the TFT is turned off is the oscillating voltage.
  • the average value of the voltage applied to the liquid crystal layer can be made substantially constant as long as the average potential is exhibited.
  • the potential of the oscillating voltage at the moment when the TFT is turned off is preferably the average value of the oscillating voltage as described above. However, if the potential is between two potentials that define the maximum amplitude, at least The display state shown in FIGS. 6A and 6B can be obtained.
  • FIG. 5 is a graph showing the relationship between the effective voltages V1 and V2 applied to the liquid crystal layer of each sub-pixel with respect to the display signal voltage Vs when an oscillating voltage having an amplitude of 2 Vadd is applied.
  • the value of 2Vadd was set so that the value of V1 was 2V when the display signal voltage was 0 volts. As the value of 2Vadd is increased, the value of V1 is increased.
  • V1 approaches the value of the display signal voltage as the value of the display signal voltage increases.
  • V2 is always equal to the value of the display signal voltage. That is, V1 and V2 in the liquid crystal display device 100A have the relationship shown in FIG. 7 as in the liquid crystal display device of Patent Document 3, and the viewing angle dependency of the ⁇ characteristic is improved also in the liquid crystal display device 100A. You can see that
  • FIG. 6A schematically shows a display state when the liquid crystal display device 100A of the second embodiment is driven by one-dot inversion.
  • FIG. 6A corresponds to FIG. 9 described above, and uses the same symbols.
  • the subpixel SPa corresponding to the CS bus line CS-A to which the oscillating voltage Vcsa is supplied regardless of the polarity of the display signal voltage.
  • the bright subpixel is arranged on the upper side in the column direction in the pixel
  • the bright subpixel is arranged on the lower side in the column direction in the pixel.
  • the position in the column direction of the bright sub-pixels in the pixel alternates up and down for each row because it adopts a configuration in which one CS bus line is shared by adjacent pixels in the column direction, If two CS bus lines are provided for each pixel, for example, the bright sub-pixel can be arranged on the upper side in the column direction in all the pixels (see FIG. 6B).
  • the arrangement in the column direction of the bright subpixel and the dark subpixel in any two color display pixels adjacent to each other is the same, and in all color display pixels,
  • the bright subpixels of the four primary colors Y, G, R, and B are all included on the upper side in the column direction.
  • the dark subpixels of the four primary colors Y, G, R, and B are naturally included on the lower side of the column direction. All pixels are included. Therefore, when displaying a halftone achromatic (gray) line parallel to the row direction, the upper edge is displayed by the bright subpixels of the four primary colors, and the lower edge is also displayed by the dark subpixels of the four primary colors. Is displayed. Therefore, unlike the multi-pixel drive of Patent Document 3, the straight edges do not appear to be colored.
  • the bright sub-pixels are arranged in a checkered pattern. Focusing on the pixel rows, the bright sub-pixels are arranged in a zigzag manner along the row direction in accordance with the polarity arrangement of the display signal voltage applied to the liquid crystal layer of the pixel. That is, in a pixel having a bright subpixel located on the upper side in the column direction and adjacent to the row direction, the bright subpixel is located on the lower side in the column direction. Therefore, there is a problem that when a straight line parallel to the row direction is displayed, the straight line appears blurred.
  • the liquid crystal display device 100A of the second embodiment focusing on a row of a certain pixel, the positions in the column direction of the bright sub-pixels in the pixel are arranged in a straight line. Therefore, there is no problem that the straight line appears blurred when a straight line parallel to the row direction is displayed.
  • symbols “+” and “ ⁇ ” indicating the polarity (electric field direction) of each pixel are, for example, (+, ⁇ ), (+, ⁇ ) in the row direction (horizontal direction). ), (+, ⁇ ) And inversion with a period of 2 pixels (2 columns), and in the column direction (vertical direction), for example, (+, ⁇ ), (+, ⁇ ), (+, ⁇ ) , (+, ⁇ ) And 2 pixels (2 rows). That is, 1-dot inversion is realized in pixel units.
  • subpixels having a high luminance order that is, subpixels with a symbol “H” in FIG. 6A.
  • the polarity is inverted at a cycle of (+ H, ⁇ H), (+ H, ⁇ H), (+ H, ⁇ H) and 2 pixels (2 rows).
  • the column direction for example, when looking at the first column, (+ H, -H), (+ H, -H), (+ H, -H), (+ H, -H), (+ H, -H) and a period of 2 pixels (2 rows)
  • the polarity is reversed. That is, 1-dot inversion is realized even in units of sub-pixels with a high luminance order.
  • the sub-pixels with the symbol L are also arranged with the same regularity.
  • the liquid crystal display device 100A according to the second embodiment also disperses the polarities of the voltages applied to the liquid crystal layer in smaller units than the liquid crystal display device described in Patent Document 3 shown in FIG. Thus, it can be seen that flicker hardly occurs.
  • FIG. 6B schematically shows a display state when the one-dot inversion driving is performed on the liquid crystal display device 100B using the signal voltage described above for the liquid crystal display device 100A. Since the liquid crystal display device 100B does not have the auxiliary capacitor 22b of the liquid crystal display device 100A, the CS signal voltage Vcb is not necessary.
  • FIG. 6B differs from FIG. 6A in that the position of the bright subpixel in the pixel in the column direction is constant (upper side in this case). ing. Also in the liquid crystal display device 100B, 1-dot inversion driving is realized both in pixel units and in bright subpixel units. In the liquid crystal display device 100B, the position of the bright subpixel in the pixel in the column direction is constant for all the pixels. That is, the arrangement of the bright subpixel and the dark subpixel in the two pixels adjacent to each other in the row direction is the same, and the arrangement of the bright subpixel and the dark subpixel in the two pixels adjacent to each other in the column direction is Are the same.
  • the display state of FIG. 6B has higher spatial resolution than the display state of FIG. 6A. If the auxiliary capacitor 22b of the dark sub-pixel cannot be omitted, the display state of FIG. 6B can be obtained by providing two CS bus lines for each pixel in the liquid crystal display device 100A as described above. .
  • the liquid crystal display devices 100A and 100B according to the second embodiment of the present invention select the sub-pixel that supplies the oscillating voltage regardless of the polarity of the display signal voltage, thereby forming the sub-pixel that becomes the bright sub-pixel. This has the advantage that a pixel can be selected.
  • the embodiment of the present invention is not limited to the case of four primary colors, and an even number of primary color pixels in the row direction. It can be applied to a liquid crystal display device having a stripe arrangement having Moreover, although the example using yellow, red, blue, and green was shown as four primary colors, it is not restricted to this. In the case of the four primary colors, for example, cyan, magenta, or white may be used instead of yellow. When yellow is used, there is an advantage that the color reproduction range can be expanded without imitating the display luminance. If white is used, the color reproduction range cannot be widened, but the display luminance can be increased.
  • the areas of the four primary colors need not be the same. For example, the areas of the yellow and green pixels may be smaller than the areas of the red and blue pixels.
  • the vibration period of the vibration voltage Vcsa is 2H
  • the waveform becomes dull due to the CR time constant of the CS bus line (approximate value of the load impedance of the CS bus line).
  • the period of the oscillating voltage can be extended while satisfying the above conditions.
  • the entire disclosure of Japanese Patent No. 4104639 is incorporated herein by reference.
  • the multi-pixel driving is not necessarily performed for all the gradations, and a necessary gradation, for example, 96 gradations or less or 64 gradations or less when performing 256 gradation display from 0 to 255 gradations.
  • Multi-pixel driving may be performed only when low gradation display is performed.
  • the viewing angle dependence of the ⁇ characteristic of the normally black mode liquid crystal display device is remarkable at low gradations, and thus the viewing angle dependence of the ⁇ characteristic can be improved even if such a driving method is adopted.
  • the row direction is the horizontal direction of the display surface
  • the column direction is the vertical direction, but this may be reversed. That is, the gate bus lines may be arranged to extend in the vertical direction, and the source bus lines may be arranged to extend in the horizontal direction. In other words, the row direction and the column direction in the above description may be interchanged. Further, although the case where the CS bus line is parallel to the gate bus line is illustrated, the CS bus line may be parallel to the source bus line.
  • the present invention is not limited to the MVA type liquid crystal display device, and can be widely applied to, for example, PSA (Polymer Sustained Alignment) type, RTN type (also referred to as VATN type), IPS type and FSS type liquid crystal display devices.
  • PSA Polymer Sustained Alignment
  • RTN type also referred to as VATN type
  • IPS type and FSS type liquid crystal display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　本発明の液晶表示装置（１００Ａ）は、行および列を有するマトリクス状に配列された複数の画素（１０）を有し、各画素（１０）は、列方向に配列された第１副画素（１０ａ）および第２副画素（１０ｂ）を有する。第１副画素（１０ａ）および第２副画素（１０ｂ）の一方は、少なくともある階調において他方よりも高い輝度を呈する明副画素であり、他方は暗副画素である。複数の画素は、複数のカラー表示画素を構成しており、各カラー表示画素は、行方向に配列された第１（Ｙ）、第２（Ｒ）、第３（Ｇ）および第４画素（Ｂ）を含む偶数個の画素を有し、任意の画素の行において、明副画素を含む副画素の行は、第１、第２、第３および第４画素のそれぞれの明副画素を含む。

Description

液晶表示装置
　本発明は液晶表示装置に関し、特に画素分割構造を有し、互いに異なる色を表示する４種類以上の画素によってカラー表示を行う液晶表示装置に関する。
　ＭＶＡ（Ｍｕｌｔｉｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）型液晶表示装置は、ＴＮ型液晶表示装置に比べて広い視野角特性を有するので、ＴＶ用途等の液晶表示装置に広く利用されている（例えば、特許文献１および２参照）。
　ＭＶＡ型液晶表示装置では、垂直配向型液晶層を挟んで対向する一対の基板の液晶層側に、ドメイン規制構造（配向規制構造ともいわれる。）を設けることによって、ディレクタの配向方向（チルト方向）が異なる複数の液晶ドメインを形成する。ドメイン規制構造としては、電極に設けた開口部（スリット）あるいは電極の液晶層側に形成された誘電体突起（リブ）が用いられている。
　典型的には、一対の基板のそれぞれに、互いに直交する２つの方向に延びる直線状のドメイン規制構造が配置され、基板に垂直な方向からみたとき、一方の基板に形成されたドメイン規制構造と他方の基板に配置されたドメイン規制構造は、平行かつ交互に配置される。その結果、任意の画素の液晶層に電圧が印加されたときに、直線状のドメイン規制手段の間に、液晶分子が倒れる方位（液晶ドメインのディレクタの方位ともいう。）が互いに約９０°異なる４つのドメインを形成する。典型的には、クロスニコルに配置された一対の偏光板の偏光軸（透過軸）に対して、液晶ドメインのディレクタの方位角が４５°をなす４つの液晶ドメインが形成される。方位角の０°を一方の偏光板の偏光軸の方向（例えば表示面の水平方向）とし、反時計回りを正の方位とすると、４つの液晶ドメインのディレクタの方位角は、４５°、１３５°、２２５°、３１５°となる。
　なお、本明細書における「画素」は、液晶表示装置が表示を行う最小単位を指し、カラー表示装置の場合は、個々の原色を表示する最小単位をいい、「ドット」と呼ばれることがある。典型的なカラー表示装置では、光の三原色である赤、緑および青を表示する３個の画素によって１つのカラー表示画素が構成されており、各画素の輝度を制御することによってカラー表示を行っている。
　最近、ＭＶＡ型液晶表示装置のγ特性の視角依存性を改善するために、本出願人は、特許文献３に、１つの画素を明るさの異なる複数の副画素に分割することによりγ特性の視角依存性を改善することができる液晶表示装置および駆動方法を開示している。特に、ノーマリブラックモードの表示において、低階調の表示輝度が所定の輝度よりも高くなる（白っぽくなる）というγ特性の視角依存性を改善することができる。本明細書においてこのような表示あるいは駆動を、面積階調表示、面積階調駆動、マルチ画素表示またはマルチ画素駆動などと呼ぶことがある。
　近年、液晶表示装置の表示可能な色の範囲（「色再現範囲」と呼ばれる。）を広くするために、表示に用いる原色の数を増やす手法が提案されている。例えば、赤（Ｒ）画素、緑（Ｇ）画素および青（Ｂ）画素に加えて、少なくとも他の１色の画素（黄（Ｙ）画素、シアン（Ｃ）画素、マゼンタ（Ｍ）画素、または白（Ｗ）画素）によって構成されるカラー表示画素を備える液晶表示装置が開示されている。なお、白画素を追加した場合には、色再現範囲を広くすることはできないものの、表示輝度を高くすることができる。
　特許文献１から３の開示内容の全てを参考のために本明細書に援用する。
特開平１１－２４２２２５号公報（米国特許第６７２４４５２号明細書） 特開２０００－１５５３１７号公報（米国特許第６８７９３６４号明細書） 特開２００４－６２１４６号公報（米国特許第６９５８７９１号明細書）
　本発明者が検討したところ、ストライプ配列の４原色カラー表示装置に、特許文献３に記載のマルチ画素駆動を行うと、行方向に平行な直線を表示したときに、直線の色がにじんで見えるという問題があることがわかった。
　特許文献３に記載されているマルチ画素駆動方法は、図７～１０を参照して後述するように、２つの副画素に対応して設けられた互いに電気的に独立な２つの補助容量に供給する補助容量対向電圧（「ＣＳ信号電圧」ともいう。）を異ならせることによって、２つの副画素の液晶層に印加される実効電圧を互いに異ならせている。具体的には、２つの副画素電極に所定の表示信号電圧が供給された後、ＴＦＴがオフ状態となり、副画素電極がソースバスラインから電気的に切断された後に、各補助容量対向電圧が変化し、且つ、この補助容量対向電圧の変化量（変化方向、変化量の符号を含む）を２つの副画素に対して互いに異ならせることによって、２つの副画素の液晶層に印加される実効的な電圧を互いに異ならせている。
　このマルチ画素駆動方法においては、表示信号電圧の極性と、補助容量対向電圧の変化の方向との組み合わせによって、２つの副画素の内のいずれの副画素の液晶層に印加される実効的な電圧がより大きくなるかが決まる。そのため、明副画素と暗副画素とが列方向に配列された画素分割構造を有する液晶表示装置において、フリッカを防止するために、例えば１ドット反転駆動を行うと、画素の液晶層に印加される表示信号電圧の極性の配置に従って、明副画素が行方向に沿ってジグザグに配置される。すなわち、従来のＲ、ＧおよびＢの３原色を用いる液晶表示装置において、行方向に互いに隣接する２つのカラー表示画素における画素の配列は、例えば、Ｒ（＋）、Ｇ（－）、Ｂ（＋）、Ｒ（－）、Ｇ（＋）、Ｂ（－）となり、この極性に応じて、明副画素の列方向の位置は、例えば、Ｒ（上）、Ｇ（下）、Ｂ（上）、Ｒ（下）、Ｇ（上）、Ｂ（下）となる。従って、２つの画素内の上側にはＲ、ＢおよびＧの明副画素が、下側にはＧ、ＲおよびＢの明副画素が配置され、副画素によって構成される各行に３つの原色の明副画素が存在することになる。
　しかしながら、ＹとＲ、ＧおよびＢの４原色を用いる液晶表示装置をマルチ画素駆動すると、行方向に互いに隣接する２つのカラー表示画素における画素の配列は、図９に示す様に、例えば、Ｙ（＋）、Ｒ（－）、Ｇ（＋）、Ｂ（－）、Ｙ（＋）、Ｒ（－）、Ｇ（＋）、Ｂ（－）となり、この極性に応じて、明副画素の列方向の位置は、例えば、Ｙ（上）、Ｒ（下）、Ｇ（上）、Ｂ（下）、Ｙ（上）、Ｒ（下）、Ｇ（上）、Ｂ（下）となる。そうすると、２つの画素内の上側にはＹとＧの明副画素が２つずつ、下側にはＲとＢの明副画素が２つずつ配置されることになる。そうすると、行方向に平行な、ある中間調の無彩色（灰色）の直線を表示すると、上端のエッジは、ＹとＧの明副画素の影響で着色して見え、下端のエッジは、ＲとＢの明副画素の影響で着色して見えることになる。白画素を追加した場合にも同様の問題がおこる。
　この問題は、４原色の場合に限られず、行方向に偶数個の原色画素を有するストライプ配列の液晶表示装置に共通の問題である。
　本発明は、上記問題を解決するためになされたものであり、その目的は、マルチ画素駆動を行っても、色のにじみの問題が発生しない、４以上の偶数個の原色画素によって構成されたカラー表示画素を有する液晶表示装置を提供することにある。
　本発明の液晶表示装置は、行および列を有するマトリクス状に配列された複数の画素であって、前記複数の画素のそれぞれは、列方向に配列された第１副画素および第２副画素を有し、前記第１副画素および前記第２副画素の一方は、少なくともある階調において他方よりも高い輝度を呈する明副画素であり、前記他方は暗副画素である、複数の画素を有し、前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、行方向に配列された第１、第２、第３および第４画素を含む偶数個の画素を有し、任意の画素の行において、前記明副画素を含む副画素の行は、前記第１、第２、第３および第４画素のそれぞれの明副画素を含む。
　ある実施形態において、任意の画素の行において、互いに隣接する任意の２つのカラー表示画素における前記明副画素と前記暗副画素との列方向における配置は互いに逆である。
　ある実施形態の液晶表示装置は、複数のソースバスラインであって、それぞれがある列の画素に関連付けられている複数のソースバスラインと、複数のゲートバスラインであって、それぞれがある行の画素に関連付けられている複数のゲートバスラインと、複数のＴＦＴであって、それぞれが前記複数の画素のそれぞれが有する第１副画素および第２副画素の一方に関連付けられている複数のＴＦＴと、複数の第１ＣＳバスラインであって、それぞれがある画素が有する前記第１副画素に関連付けられている複数の第１ＣＳバスラインと、複数の第２ＣＳバスラインであって、それぞれがある画素が有する前記第１副画素に関連付けられている複数の第２ＣＳバスラインとをさらに有し、前記第１副画素は、第１副画素電極と、液晶層と、前記液晶層を介して前記第１副画素電極に対向する対向電極とによって形成された液晶容量、および、前記第１副画素電極に電気的に接続された第１補助容量電極と、絶縁層と、前記絶縁層を介して前記第１補助容量電極に対向する第１補助容量対向電極とによって形成された第１補助容量を有し、前記第２副画素は、第２副画素電極と、液晶層と、前記液晶層を介して前記第２副画素電極に対向する対向電極とによって形成された液晶容量、および、前記第２副画素電極に電気的に接続された第２補助容量電極と、絶縁層と、前記絶縁層を介して前記第２補助容量電極に対向する第２補助容量対向電極とによって形成された第２補助容量を有し、前記第１副画素および第２副画素のそれぞれに対応する前記ＴＦＴがオン状態にあるときに、前記第１および前記第２副画素電極と、前記第１および第２補助容量対向電極とに、それぞれ対応するソースバスラインから表示信号電圧が供給され、前記ＴＦＴがオフ状態とされた後に、前記第１および第２補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なり、任意のカラー表示画素において、互いに隣接する画素に供給される表示信号電圧の極性は互いに逆であり、且つ、任意の画素の行において、互いに隣接する任意の２つのカラー表示画素が有する前記第１、第２、第３および第４画素に供給される表示信号電圧の極性は互いに逆である。
　ある実施形態において、任意の画素の行において、互いに隣接する任意の２つのカラー表示画素における前記明副画素と前記暗副画素との列方向における配置は同一である。
　ある実施形態の液晶表示装置は、複数のソースバスラインであって、それぞれがある列の画素に関連付けられている複数のソースバスラインと、複数のゲートバスラインであって、それぞれがある行の画素に関連付けられている複数のゲートバスラインと、複数のＴＦＴであって、それぞれが前記複数の画素のそれぞれが有する第１副画素および第２副画素の一方に関連付けられている複数のＴＦＴと、複数の第１ＣＳバスラインであって、それぞれがある画素が有する前記第１副画素に関連付けられている複数の第１ＣＳバスラインとをさらに有し、前記第１副画素は、第１副画素電極と、液晶層と、前記液晶層を介して前記第１副画素電極に対向する対向電極とによって形成された液晶容量、および、前記第１副画素電極に電気的に接続された第１補助容量電極と、絶縁層と、前記絶縁層を介して前記第１補助容量電極に対向する第１補助容量対向電極とによって形成された第１補助容量を有し、前記第２副画素は、第２副画素電極と、前記液晶層を介して前記第２副画素電極に対向する対向電極とによって形成された液晶容量を有し、対応する前記第１ＣＳバスラインを介して前記第１補助容量対向電極に供給される第１ＣＳ信号電圧は、１垂直走査期間よりも短い周期を有する振動電圧であって、最大振幅を規定する第１電位および第２電位と、前記第１電位と前記第２電位との間の第３電位を含む少なくとも３つの電位をとり、任意の行の画素に関連付けられた前記ゲートバスラインに供給されるゲート信号電圧がハイからローに切り替わる時、対応する前記第１ＣＳバスラインに供給される前記第１ＣＳ信号電圧は第３電位にある。
　ある実施形態において、前記第３電位は前記第１電位と前記第２電位の平均値である。
　ある実施形態において、複数の第２ＣＳバスラインであって、それぞれがある画素が有する前記第２副画素に関連付けられている複数の第２ＣＳバスラインをさらに有し、前記第２副画素は、前記第２副画素電極に電気的に接続された第２補助容量電極と、絶縁層と、前記絶縁層を介して前記第２補助容量電極に対向する第２補助容量対向電極とによって形成された第２補助容量を有し、対応する前記第２ＣＳバスラインを介して前記第２補助容量対向電極に供給される第２ＣＳ信号電圧は、1垂直走査期間の間一定である。
　ある実施形態において、前記第２ＣＳ信号電圧は、前記対向電圧に供給される対向電圧と等しい。
　ある実施形態において、前記第２副画素は補助容量を有しない。
　ある実施形態において、前記第１、第２、第３および第４画素は、黄画素、シアン画素、マゼンタ画素および白色画素のいずれか１つと、赤画素、青画素および緑画素とを含む。
　本発明によると、マルチ画素駆動を行っても、色のにじみの問題が発生しない、４以上の偶数個の原色画素によって構成されたカラー表示画素を有する液晶表示装置が提供される。
本発明による実施形態の液晶表示装置１００Ａの画素構造の一例を示す模式図である。 （ａ）は、液晶表示装置１００Ａの画素構造に対応した電気的な等価回路を示す図であり、（ｂ）は、本発明による他の実施形態の液晶表示装置１００Ｂの画素構造に対応した電気的な等価回路を示す図である。 第１の実施形態の液晶表示装置１００Ａを１ドット反転駆動したときの表示状態を模式的に示す図である。 第２の実施形態の液晶表示装置１００Ａを駆動するための各種電圧（信号）の波形を示す図である。 第２の実施形態の液晶表示装置１００Ａにおける、表示信号電圧Ｖｓに対する、各副画素の液晶層に印加される実効電圧Ｖ１、Ｖ２の関係を表すグラフである。 第２の実施形態の液晶表示装置１００Ａを１ドット反転駆動したときの他の表示状態を模式的に示す図である。 第２の実施形態の液晶表示装置１００Ｂを１ドット反転駆動したときの表示状態を模式的に示す図である。 （ａ）～（ｆ）は、特許文献３の液晶表示装置の駆動に用いられる各種の電圧波形を示す図である。 特許文献３の液晶表示装置における副画素間の液晶層への印加電圧の関係を示す図である。 特許文献３に記載の液晶表示装置を１ドット反転駆動したときの表示状態を模式的に示す図である。 （ａ）～（ｊ）は、図９に示した表示状態を得るための各種電圧（信号）の波形を示す図である。
　以下、図面を参照しながら本発明による実施形態の液晶表示装置を説明する。なお、本発明は以下に例示する実施形態に限定されるものではない。
　図１に、本発明による実施形態の液晶表示装置１００Ａの電気的な構成を模式的に示す。液晶表示装置１００Ａは、行および列を有するマトリクス状に配列された複数の画素を有しており、図１には、その内の１つの画素の構造を示している。
　画素１０は、副画素１０ａ、１０ｂに分割されており、副画素１０ａ、１０ｂは、それぞれＴＦＴ１６ａ、ＴＦＴ１６ｂ、および補助容量（ＣＳ）２２ａ、２２ｂが接続されている。ＴＦＴ１６ａおよびＴＦＴ１６ｂのゲ－ト電極はゲートバスライン（走査線）１２に接続され、ソース電極は共通の（同一の）ソースバスライン（信号線）１４に接続されている。補助容量２２ａ、２２ｂは、それぞれＣＳバスライン（補助容量配線）２４ａおよびＣＳバスライン２４ｂに接続されている。補助容量２２ａおよび２２ｂは、それぞれ副画素電極１８ａおよび１８ｂに電気的に接続された補助容量電極と、ＣＳバスライン２４ａおよび２４ｂに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示）によって形成されている。補助容量２２ａおよび２２ｂの補助容量対向電極は互いに独立しており、それぞれＣＳバスライン２４ａおよび２４ｂから互いに異なる補助容量対向電圧（ＣＳ信号電圧）が供給され得る構造を有している。
　図２（ａ）に、液晶表示装置１００Ａの１画素分の等価回路を模式的に示す。電気的な等価回路において、副画素１０ａおよび１０ｂの液晶容量をそれぞれ液晶容量１３ａおよび１３ｂとして表している。液晶容量１３ａ、１３ｂは、それぞれ、副画素電極１８ａおよび１８ｂと、液晶層と、対向電極１７（副画素１０ａおよび１０ｂに対して共通）によって形成されている。液晶容量１３ａ、１３ｂを電気的な構成要素として言及するとき、それぞれ液晶容量Ｃｌｃａ、Ｃｌｃｂということもある。
　副画素１０ａの液晶容量Ｃｌｃａと補助容量Ｃｃｓａの一方の電極は副画素１０ａを駆動するために設けたＴＦＴ１６ａのドレイン電極に接続されており、液晶容量Ｃｌｃａの他方の電極は対向電極に接続され、補助容量Ｃｃｓａの他方の電極はＣＳバスライン２４ａに接続されている。副画素１０ｂの液晶容量Ｃｌｃｂと補助容量Ｃｃｓｂの一方の電極は副画素１０ｂを駆動するために設けたＴＦＴ１６ｂのドレイン電極に接続されており、液晶容量Ｃｌｃｂの他方の電極は対向電極に接続され、補助容量Ｃｃｓｂの他方の電極はＣＳバスライン２４ｂに接続されている。ＴＦＴ１６ａおよびＴＦＴ１６ｂのゲート電極はいずれもゲートバスライン１２に接続されており、ソース電極はいずれもソースバスライン１４に接続されている。なお、ＴＦＴ１６ａおよびＴＦＴ１６ｂは、共通のゲート信号電圧および共通の表示信号電圧（ソース信号電圧）が供給されればよく、ゲートバスライン１２および／またはソースバスライン１４は共通でなくてもよい。
　特許文献３にも、液晶表示装置１００Ａと同じ画素構造が開示されている。本発明による第１の実施形態の液晶表示装置１００Ａでは、特許文献３に記載のマルチ画素駆動の上記問題を解決するために、行方に隣接するカラー表示画素内に供給する表示信号電圧の極性の分布を、特許文献３に記載の液晶表示装置と異ならせる（図３）。第１の実施形態では、ＣＳバスライン２４ａおよび２４ｂに供給される補助容量対向電圧（ＣＳ信号電圧）は、特許文献３に記載の液晶表示装置と同様に、いずれも振動電圧である。ここでは、振動電圧は、特に断らない限り、振動の周期が１垂直走査期間より短いものをいう。
　本発明による第２の実施形態の液晶表示装置１００Ａでは、一方の副画素（明副画素、以下では、副画素１０ａを明副画素とする例を示す。）の液晶層には、対応するソースバスライン１４から供給される表示信号電圧と、ＣＳバスライン２４ａから供給される振動電圧である補助容量対向電圧（第１ＣＳ信号電圧）とを重畳的に印加する一方、他方の副画素（副画素１０ｂ）の液晶層には、表示信号電圧が印加され、振動電圧は印加されないように構成されている。他方の副画素（副画素１０ｂ）の液晶層には、実質的に表示信号電圧だけが印加される。従って、第２の実施形態の液晶表示装置１００Ａの副画素１０ｂに供給される補助容量対向電圧（第２ＣＳ信号電圧）Ｖｃｓｂは、振動電圧でなく、直流電圧である（図４のＶｃｓｂ参照）。ここで、「直流電圧」とは１垂直走査期間において直流、すなわち電位が一定である電圧をいう。Ｖｃｓｂとして供給される直流電圧は、対向電圧に供給される対向電圧と等しいことが好ましい。なお、液晶層に印加される電圧の大きさは、対向電極の電位を基準に表す。
　また、本発明による第２の実施形態の液晶表示装置においては、副画素１０ｂの液晶層に振動電圧を印加する必要がないので、図２（ｂ）に示す液晶表示装置１００Ｂのように、暗副画素となる副画素１０ｂが補助容量を有しない構成を採用することもできる。この様に、補助容量を省略することによって、画素の開口率を高めることができる。２倍速駆動や４倍速駆動の液晶表示装置、すなわち、従来の液晶表示装置の垂直走査期間が１／６０秒（垂直走査周波数が６０Ｈｚ）であったのに対し、垂直走査期間が１／１２０秒や１／２４０秒の液晶表示装置では、液晶層に印加された電圧を保持すべき時間が短いので、補助容量を省略できる。
　本発明による第２の実施形態の液晶表示装置１００Ａ、１００Ｂにおいて、副画素１０ａの補助容量対向電極にＣＳバスライン２４ａから供給されるＣＳ信号電圧Ｖｃｓａは、図４に示すように、１垂直走査期間よりも短い周期を有する振動電圧であって、最大振幅を規定する第１電位および第２電位と、第１電位と第２電位との間の第３電位を含む少なくとも３つの電位をとる。第３電位は、例示するように、第１電位と第２電位との平均値であることが好ましい。第１、第２、第３電位は図示したように一定時間維持されることが好ましい。さらに、ゲートバスラインに供給されるゲート信号電圧がハイからローに切り替わる時、すなわち、ＴＦＴがオフ状態とされる時、対応するＣＳバスラインに供給されるＣＳ信号電圧は第３電位にあるように設定されている。このことによって、本発明による第２の実施形態の液晶表示装置１００Ａ、１００Ｂは、γ特性の視角依存性を改善しつつ、特許文献３に記載のマルチ画素駆動の上記問題を解決することができる。
　なお、「垂直走査期間」とは、あるゲートバスライン（走査線）が選択され、次にそのゲートバスラインが選択されるまでの期間を意味する。従来の倍速駆動を行わない液晶表示装置における１垂直走査期間は、映像信号がノンインターレース駆動用の信号の場合には映像信号の１フレーム期間に対応し、映像信号がインターレース駆動用の信号の場合には、映像信号の１フィールド期間に対応する。例えば、ＮＴＳＣ信号の場合、液晶表示装置の１垂直走査期間は、ＮＴＳＣ信号のフィールド周波数（６０Ｈｚ）の逆数である１６．７ｍｓｅｃである。液晶表示装置ではインターレース駆動を行わないので、奇数フィールドおよび偶数フィールドのいずれにおいても全ての画素に信号電圧を書き込むため、ＮＴＳＣ信号のフィールド周波数の逆数が垂直走査期間となる。なお、各垂直走査期間内において、あるゲートバスラインを選択する時刻と、その次のゲートバスラインを選択する時刻との差（期間）を１水平走査期間（１Ｈ）という。
　ここで、図７～図１０を参照して、特許文献３に記載のマルチ画素駆動方法の問題点を説明する。本発明による実施形態の液晶表示装置１００Ａの画素構造は、特許文献３に記載の画素構造と同じであり、また、補助容量電圧を振動電圧として供給することによって、明副画素を作る原理も共通しているので、特許文献３に記載のマルチ画素駆動方法の原理も併せて説明する。ここでは、図１および図２（ａ）に示した構成と同じ構成を有し、図７（ａ）～（ｆ）に示す電圧を用いて駆動する液晶表示装置を例に説明する。
　図７（ａ）～（ｆ）に液晶表示装置１００Ａと同じ画素構造を有する液晶表示装置を駆動する際の各電圧のタイミングを模式的に示す。図７（ａ）は、ソースバスライン１４の電圧波形Ｖｓ、図７（ｂ）はＣＳバスライン２４ａの電圧波形Ｖｃｓａ、図７（ｃ）はＣＳバスライン２４ｂの電圧波形Ｖｃｓｂ、図７（ｄ）はゲートバスライン１２の電圧波形Ｖｇ、図７（ｅ）は副画素１０ａの画素電極１８ａの電圧波形Ｖｌｃａ、図７（ｆ）は、副画素１０ｂの画素電極１８ｂの電圧波形Ｖｌｃｂをそれぞれ示している。また、図中の破線は、対向電極１７の電圧波形ＣＯＭＭＯＮ（Ｖｃｏｍ）を示している。
　以下の説明では、簡単のために、副画素１０ａ、１０ｂの液晶容量Ｃｌｃａ、Ｃｌｃｂの静電容量値は同一の値ＣＬＣ（Ｖ）とする。ＣＬＣ（Ｖ）の値は副画素１０ａ、１０ｂの液晶層に印加される実効電圧（Ｖ）に依存する。また、各副画素１０ａおよび１０ｂの液晶容量にそれぞれ独立に接続されている補助容量２２ａおよび２２ｂをＣｃｓａ、Ｃｃｓｂと表し、これの静電容量値は同一の値ＣＣＳとする。
　時刻Ｔ１のときゲート信号電圧ＶｇがＶｇＬ（ロー）からＶｇＨ（ハイ）に変化することにより、ＴＦＴ１６ａとＴＦＴ１６ｂが同時に導通状態（オン状態）となり、副画素１０ａ、１０ｂの副画素電極１８ａ、１８ｂにソースバスライン１４の表示信号電圧Ｖｓが供給され、液晶容量Ｃｌｃａ、Ｃｌｃｂが充電される。同様にそれぞれの副画素の補助容量Ｃｓａ、Ｃｓｂにもソースバスライン１４から表示信号電圧Ｖｓが供給され、充電される。
　次に、時刻Ｔ２のときゲートバスライン１２の電圧ＶｇがＶｇＨからＶｇＬに変化することにより、ＴＦＴ１６ａとＴＦＴ１６ｂが同時に非導通状態（ＯＦＦ状態）となり、液晶容量Ｃｌｃａ、Ｃｌｃｂ、補助容量Ｃｓａ、Ｃｓｂはすべてソースバスライン１４と電気的に絶縁される。なお、この直後ＴＦＴ１６ａ、ＴＦＴ１６ｂの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは概ね同一の電圧Ｖｄだけ低下し、
　Ｖｌｃａ＝Ｖｓ－Ｖｄ
　Ｖｌｃｂ＝Ｖｓ－Ｖｄ
となる。また、このとき、それぞれのＣＳバスラインの電圧Ｖｃｓａ、Ｖｃｓｂは
　Ｖｃｓａ＝Ｖｃｏｍ－Ｖａｄ
　Ｖｃｓｂ＝Ｖｃｏｍ＋Ｖａｄ
である。
　時刻Ｔ３で、補助容量Ｃｓａに接続されたＣＳバスライン２４ａの電圧ＶｃｓａがＶｃｏｍ－ＶａｄからＶｃｏｍ＋Ｖａｄに変化し、補助容量Ｃｓｂに接続されたＣＳバスライン２４ｂの電圧ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ－Ｖａｄに２倍のＶａｄだけ変化する。ＣＳバスライン２４ａおよび２４ｂのこの電圧変化に伴い、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは
　Ｖｌｃａ＝Ｖｓ－Ｖｄ＋２×Ｋ×Ｖａｄ
　Ｖｌｃｂ＝Ｖｓ－Ｖｄ－２×Ｋ×Ｖａｄ
へ変化する。但し、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ）である。
　時刻Ｔ４では、ＶｃｓａがＶｃｏｍ＋ＶａｄからＶｃｏｍ－Ｖａｄへ、ＶｃｓｂがＶｃｏｍ－ＶａｄからＶｃｏｍ＋Ｖａｄへ、２倍のＶａｄだけ変化し、Ｖｌｃａ、Ｖｌｃｂもまた、
　Ｖｌｃａ＝Ｖｓ－Ｖｄ＋２×Ｋ×Ｖａｄ
　Ｖｌｃｂ＝Ｖｓ－Ｖｄ－２×Ｋ×Ｖａｄ
から、
　Ｖｌｃａ＝Ｖｓ－Ｖｄ
　Ｖｌｃｂ＝Ｖｓ－Ｖｄ
へ変化する。
　時刻Ｔ５では、ＶｃｓａがＶｃｏｍ－ＶａｄからＶｃｏｍ＋Ｖａｄへ、ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ－Ｖａｄへ、２倍のＶａｄだけ変化し、Ｖｌｃａ、Ｖｌｃｂもまた、
　Ｖｌｃａ＝Ｖｓ－Ｖｄ
　Ｖｌｃｂ＝Ｖｓ－Ｖｄ
から、
　Ｖｌｃａ＝Ｖｓ－Ｖｄ＋２×Ｋ×Ｖａｄ
　Ｖｌｃｂ＝Ｖｓ－Ｖｄ－２×Ｋ×Ｖａｄ
へ変化する。
　Ｖｃｓａ、Ｖｃｓｂ、Ｖｌｃａ、Ｖｌｃｂは、水平書き込み時間（水平走査期間）１Ｈの整数倍の間隔ごとに上記Ｔ４、Ｔ５における変化を交互に繰り返す。上記Ｔ４、Ｔ５の繰り返し間隔を１Ｈの１倍とするか、２倍とするか、３倍とするかあるいはそれ以上とするかは液晶表示装置の駆動方法（極性反転方法等）や表示状態（ちらつき、表示のざらつき感等）を鑑みて適宜設定される。この繰り返しは次に画素１０が書き換えられるとき、すなわちＴ１に等価な時間になるまで継続される。従って、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂの実効的な値は、
　Ｖｌｃａ＝Ｖｓ－Ｖｄ＋Ｋ×Ｖａｄ
　Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｋ×Ｖａｄ
となる。
　よって、副画素１０ａ、１０ｂの液晶層に印加される実効電圧Ｖ１、Ｖ２は、
　Ｖ１＝Ｖｌｃａ－Ｖｃｏｍ
　Ｖ２＝Ｖｌｃｂ－Ｖｃｏｍ
すなわち、
　Ｖ１＝Ｖｓ－Ｖｄ＋Ｋ×Ｖａｄ－Ｖｃｏｍ
　Ｖ２＝Ｖｓ－Ｖｄ－Ｋ×Ｖａｄ－Ｖｃｏｍ
となる。
　従って、副画素１０ａおよび１０ｂのそれぞれの液晶層に印加される実効電圧の差ΔＶ１２（＝Ｖ１－Ｖ２）は、ΔＶ１２＝２×Ｋ×Ｖａｄ（但し、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））となり、互いに異なる電圧を印加することができる。
　Ｖ１とＶ２の関係を模式的に図８に示す。図８からわかるように、液晶表示装置１００Ａでは、Ｖ１の値が小さいほどΔＶ１２の値が大きい。従って、低階調（白よりも黒に近い階調）におけるγ特性を改善する効果が高い。
　一般に、液晶表示装置では、信頼性の問題の観点から画素の液晶層に印加される電圧が交流電圧となるように設定してある（「交流駆動法」といわれることがある。）。すなわち、画素電極と対向電極との電位の大小関係が一定時間毎に反転し、液晶層に印加される電界の向き（電気力線の向き）が一定時間毎に反転するように設定されている。対向電極と画素電極とを異なる基板に設けた典型的な液晶表示装置では、液晶層に印加される電界の向きは光源側から観測者側、観測者側から光源側へと反転する。
　液晶層に印加される電界の向きの反転の周期は、典型的には垂直走査期間の２倍である。液晶表示装置では、表示する１枚の画像毎に液晶層に印加される電界の向きが反転している。従って、静止画を表示する場合、各々の電界の向きで電界強度（印加電圧）が正確に一致してなければ、すなわち、電界の向きが変わるたびごとに電界強度が変化すれば、電界強度の変化に伴って画素の輝度が変化してしまい、表示がちらつくといった問題が発生する。
　このちらつきを防止するためには、各々の電界の向きの電界強度（印加電圧）を正確に一致させる必要がある。しかしながら、工業的に生産される液晶表示装置においては、各々の電界の向きについて電界強度を正確に一致させることは困難であるため、表示領域内に互いに異なる電界の向きを有する画素を隣接して配置することにより、画素の輝度が空間的に平均される効果を利用することによって、ちらつきを低減している。この方法は、一般的には、「ドット反転」あるいは「ライン反転」と呼ばれている。なお、これらの「反転駆動」には、反転する画素周期が１画素単位での市松模様状の反転（１行毎および１列毎の極性反転）のもの（１ドット反転）、あるいは１ライン状の反転（１行毎の反転）のもの（１ライン反転）だけでなく、２行毎および１列毎の極性反転（２行１列ドット反転）等様々な形態があり、必要に応じて適宜設定される。
　特許文献３に記載の液晶表示装置をストライプ配列の４原色カラー表示装置とし、１ドット反転駆動したときの表示状態を図９に示す。また、図９に示した表示状態を得るための各種電圧（信号）の波形を図１０（ａ）～（ｊ）に示す。
　ここでは、図９に示すように、複数の行（１～ｒｐ）および複数の列（１～ｃｑ）を有するマトリクス状（ｒｐ、ｃｑ）に配列され、それぞれの画素Ｐ（ｐ、ｑ）、（ただし、１≦ｐ≦ｒｐ、１≦ｑ≦ｃｑ）が２つの副画素ＳＰａ（ｐ、ｑ）およびＳＰｂ（ｐ、ｑ）を有する例を説明する。図９は、ソースバスラインＳ－Ｃ１、Ｓ－Ｃ２、Ｓ－Ｃ３、Ｓ－Ｃ４・・・Ｓ－Ｃｃｑ、ゲートバスラインＧ－Ｌ１、Ｇ－Ｌ２、Ｇ－Ｌ３、・・・Ｇ－ＬｒｐおよびＣＳバスラインＣＳ－ＡおよびＣＳ－Ｂと、各画素Ｐ（ｐ、ｑ）および各画素を構成する副画素ＳＰａ（ｐ、ｑ）およびＳＰｂ（ｐ、ｑ）の相対的な配置の一部分（８行８列）を模式的に示す模式図である。
　ここで、複数の画素Ｐは、複数のカラー表示画素ＰCDを構成しており、各カラー表示画素ＰCDは、行方向に配列された第１、第２、第３および第４画素から構成されている。ここでは、Ｙ画素、Ｒ画素、Ｇ画素、およびＢ画素によって、１つのカラー表示画素ＰCDが構成されている例を示している。
　図９に示したように、１つの画素Ｐ（ｐ、ｑ）は画素の中央付近を水平に貫くゲートバスラインＧ－Ｌｐの上下に副画素ＳＰａ（ｐ、ｑ）およびＳＰｂ（ｐ、ｑ）を有している。すなわち、副画素ＳＰａ（ｐ、ｑ）およびＳＰｂ（ｐ、ｑ）は各画素において列方向に配列されている。それぞれの副画素ＳＰａ（ｐ、ｑ）およびＳＰｂ（ｐ、ｑ）の補助容量電極の一方（不図示）は、隣接のＣＳバスラインＣＳ－ＡまたはＣＳ－Ｂに接続されている。また、各画素Ｐ（ｐ、ｑ）に表示画像に応じた信号電圧を供給するソースバスラインＳ－Ｃｑは図面上で各画素の間に垂直に（列方向に）延びるように設けられており、各ソースバスラインの右隣の副画素（画素）が各々有するＴＦＴ（不図示）に信号電圧を供給する構成となっている。図９に示した構成は、一本のＣＳバスライン、または一本のゲートバスラインを２つの副画素で共有する構成であり、画素の開口率が高いという利点を有している。
　図９の構成を有する液晶表示装置を図１０（ａ）～（ｊ）の電圧波形を有する電圧で駆動することによって、１ドット反転駆動を行うことができる。以下の説明では、説明の簡略化のために、全ての画素がある中間調を表示している場合をとりあげる。
　図１０（ａ）はソースバスラインＳ－Ｃ１、Ｓ－Ｃ３、Ｓ－Ｃ５・・・（奇数番目のソースバスラインの群をＳ－Ｏと呼ぶこともある）に供給される表示信号電圧波形（ソース信号電圧波形）、図１０（ｂ）はソースバスラインＳ－Ｃ２、Ｓ－Ｃ４、Ｓ－Ｃ６・・・（偶数番目のソースバスラインの群をＳ－Ｅと呼ぶこともある）に供給される表示信号電圧波形、図１０（ｃ）はＣＳバスラインＣＳ－Ａに供給される補助容量対向電圧波形、図１０（ｄ）はＣＳバスラインＣＳ－Ｂに供給される補助容量対向電圧波形、図１０（ｅ）はゲートバスラインＧ－Ｌ１に供給されるゲート信号電圧波形、図１０（ｆ）はゲートバスラインＧ－Ｌ２に供給されるゲート信号電圧波形、図１０（ｇ）はゲートバスラインＧ－Ｌ３に供給されるゲート信号電圧波形、図１０（ｈ）はゲートバスラインＧ－Ｌ４に供給されるゲート信号電圧波形、図１０（ｉ）はゲートバスラインＧ－Ｌ５に供給されるゲート信号電圧波形、図１０（ｊ）はゲートバスラインＧ－Ｌ６に供給されるゲート信号電圧波形をそれぞれ示す。あるゲートバスラインの電圧がローレベル（ＶｇＬ）からハイレベル（ＶｇＨ）に切替わる時刻から、その次のゲートバスラインの電圧がＶｇＬからＶｇＨに切替わる時刻までの期間が１水平走査期間（１Ｈ）である。また、各ゲートバスラインの電圧がハイレベル（ＶｇＨ）になっている期間を選択期間ＰＳと呼ぶこともある。
　ここでは、全ての画素が、ある中間調表示をしている場合を示しているので、図１０（ａ）および（ｂ）に示した表示信号電圧（ソース信号電圧）は全て一定振幅の振動波形となっている。表示信号電圧の振動の周期は２水平走査期間（２Ｈ）であり、表示信号電圧の極性が１行ごとに反転している。またソースバスラインＳ－Ｏ（Ｓ－Ｃ１、Ｓ－Ｃ３・・・）の電圧波形と、ソースバスラインＳ－Ｅ（Ｓ－Ｃ２、Ｓ－Ｃ４・・・）の電圧波形の位相が互いに１８０度異なっており、表示信号電圧の極性が１列ごとに反転している。その結果、１ドット反転駆動が実現されている。
　一般に、ＴＦＴ駆動ではソースバスラインの電圧がＴＦＴを介して副画素電極に供給される際にはゲート信号電圧波形の変化の影響を受けて変化する現象（引き込み現象と呼ばれることもある）が発生する。ここで、対向電圧の設定はこの引き込み現象を考慮して、ソースバスラインの電圧波形が副画素電極に供給された後の電圧波形の略中心値となるように設定してあり、図１０（ａ）、（ｂ）において副画素電極の電圧波形が対向電圧よりも高い電圧に対応する信号電圧には記号＋を、画素電極の電圧波形が対向電圧よりも低い電圧に対応する信号電圧には記号－を付記してある。この＋、－の記号は、液晶層に印加される電界の向きに対応しており、＋と－では各々液晶層に印加されている電界の向きが反転している。
　あるゲートバスラインのゲート信号電圧がＶｇＨのときこのゲートバスラインに接続されているＴＦＴがオン状態となり、このＴＦＴに接続されている副画素に、対応する表示信号電圧が供給される。ついで、ゲートバスラインの電圧がＶｇＬとなった後に補助容量対向電圧が変化し、且つ、この補助容量対向電圧の変化量（変化方向、変化量の符号を含む）が２つの副画素に対して互いに異なっているので、副画素の液晶層に印加される実効的な電圧が変化する。
　図１０（ｃ）および（ｄ）に示したように、ここでは、ＣＳバスラインＣＳ－ＡおよびＣＳ－Ｂの補助容量対向電圧の振動の振幅および周期がともに、同一の値、例えば、振幅はＶａｄの２倍（図１０参照）で、周期は１Ｈであり、且つＣＳ－Ａ、ＣＳ－Ｂのいずれか一方の振動波形の位相を１８０度ずらすと、他方の振動波形と一致する。すなわち、位相が０．５Ｈだけずれている。各副画素電極の平均的な電圧は、対応するゲートバスラインの電圧がＶｇＨからＶｇＬに変化した後、対応するＣＳバスラインの最初の電圧変化が増加の場合には、対応するゲートバスラインの電圧がＶｇＨの時の対応するソースバスラインの表示信号電圧よりも増加し、対応するＣＳバスラインの最初の電圧変化が低下の場合には、対応するゲートバスラインの電圧がＶｇＨの時の対応するソースバスラインの表示信号電圧よりも低下する。
　その結果、図１０（ａ）および（ｂ）において表示信号電圧に付した記号が＋の時には、ＣＳバスラインの上記電圧変化が増加方向の場合、液晶層に印加される実効的な電圧は、上記電圧変化が減少方向の場合よりも高くなる。他方、図１０（ａ）および（ｂ）において表示信号電圧に付した記号が－の時にはＣＳバスラインの上記電圧変化が増加方向の場合の液晶層に印加される実効的な電圧は、上記電圧変化が減少方向の場合よりも低くなる。
　図９には、ある垂直走査期間（以下ではフレーム期間と呼ぶ）における各画素Ｐ（ｐ、ｑ）と副画素ＳＰａ（ｐ、ｑ）およびＳＰｂ（ｐ、ｑ）の状態を示している。各副画素に対応するゲートバスラインに対称に記してある次の３つの記号により、それぞれの副画素の状態を示している。
　第１番目の記号ＨまたはＬは、副画素の実効的な印加電圧の大小関係を示しており、記号Ｈは実効印加電圧が高いことを示しており、記号Ｌは実効印加電圧が低いことを示している。第２番目の記号＋または－は、対向電極と副画素電極の電圧の大小関係、すなわち各副画素の液晶層に印加された電界の向きを示しており、記号＋は対向電極の電圧よりも副画素電極の電圧が高いことを示し、記号－は対向電極の電圧よりも副画素電極の電圧が低いことを示している。第３番目の記号ＡまたはＢはそれぞれ対応するＣＳバスラインがＣＳ－ＡまたはＣＳ－Ｂであることを示している。
　例えば、画素Ｐ（１、１）の副画素ＳＰａ（１、１）およびＳＰｂ（１、１）の状態をみる。図１０（ａ）および（ｅ）からわかるように、ＧＬ－１が選択される期間（ＶｇＨである期間ＰＳ）の表示信号電圧は、「＋」である。また、ＧＬ－１のゲート信号電圧がＶｇＨからＶｇＬに変化したときの、それぞれの副画素に対応するＣＳバスラインの電圧は、図１０（ｃ）および（ｄ）に矢印（左から１番目の矢印）で示した位置の状態にある。従って、ＧＬ－１のゲート信号電圧がＶｇＨからＶｇＬに変化した後の、ＳＰａ（１、１）の補助容量対向電圧の最初の電圧変化は、図１０（ｃ）からわかるように、増加（これを「Ｕ」として示している。）である。一方、ＧＬ－１のゲート信号電圧がＶｇＨからＶｇＬに変化した後の、ＳＰｂ（１、１）の補助容量対向電圧の最初の電圧変化は、図１０（ｄ）からわかるように、減少（これを「Ｄ」として示している。）である。従って、ＳＰａ（１、１）の実効電圧は増加し、ＳＰｂ（１、１）の実効電圧は減少する。ゆえに、ＳＰａ（１、１）の実効的な印加電圧はＳＰｂ（１、１）のそれよりも大きくなり、ＳＰａ（１、１）に記号ＨがＳＰｂ（１、１）に記号Ｌが付記されることとなる。
　図１０（ｂ）によればＰ（１、２）のＳＰａ（１、２）およびＳＰｂ（１、２）では、ＧＬ－１が選択される期間の表示信号電圧は、「－」である。また、ＧＬ－１のゲート信号電圧がＶｇＨからＶｇＬに変化したときの、それぞれの副画素に対応するＣＳバスラインの電圧は、図１０（ｃ）および（ｄ）に矢印（左から１番目の矢印）で示した位置の状態にある。従って、ＧＬ－１のゲート信号電圧がＶｇＨからＶｇＬに変化した後の、ＳＰａ（１、２）の補助容量対向電圧の最初の電圧変化は、図１０（ｃ）からわかるように、増加（「Ｕ」）である。一方、ＧＬ－１のゲート信号電圧がＶｇＨからＶｇＬに変化した後の、ＳＰｂ（１、２）の補助容量対向電圧の最初の電圧変化は、図１０（ｄ）からわかるように、減少（「Ｄ」）である。従って、ＳＰａ（１、２）の実効電圧は減少し、ＳＰｂ（１、２）の実効電圧は増加する。ゆえに、ＳＰａ（１、２）の実効的な印加電圧はＳＰｂ（１、２）のそれよりも小さくなり、ＳＰａ（１、２）に記号ＬがＳＰｂ（１、２）に記号Ｈが付記されることとなる。
　さらに、図１０（ａ）によればＰ（２、１）のＳＰａ（２、１）およびＳＰｂ（２、１）では、ＧＬ－２が選択される期間の表示信号電圧は、「－」である。また、ＧＬ－２のゲート信号電圧がＶｇＨからＶｇＬに変化したときの、それぞれの副画素に対応するＣＳバスラインの電圧は、図１０（ｃ）および（ｄ）に矢印(左から２番目の矢印)で示した位置の状態にある。従って、ＧＬ－１のゲート信号電圧がＶｇＨからＶｇＬに変化した後の、ＳＰａ（２、１）の補助容量対向電圧の最初の電圧変化は、図１０（ｄ）からわかるように、減少（「Ｄ」）である。一方、ＧＬ－２のゲート信号電圧がＶｇＨからＶｇＬに変化した後の、ＳＰｂ（２、１）の補助容量対向電圧の最初の電圧変化は、図１０（ｃ）からわかるように、増加（「Ｕ」）である。従って、ＳＰａ（２、１）の実効電圧は増加し、ＳＰｂ（２、１）の実効電圧は減少する。ゆえに、ＳＰａ（２、１）の実効的な印加電圧はＳＰｂ（２、１）のそれよりも大きくなり、ＳＰａ（２、１）に記号ＨがＳＰｂ（１、２）に記号Ｌが付記されることとなる。このようにして、図９に示す各副画素状態が得られることがわかる。
　また、例えば、図１０に示したフレームの次のフレームで各ソースバスライン（Ｓ－Ｏ（図１０（ａ））あるいはＳ－Ｅ（図１０（ｂ）））の電圧波形の位相をそれぞれ１８０度ずらすことにより、液晶層に印加される電界の向きがフレーム期間毎に反転する交流駆動とすることができる。
　さらに、それぞれの画素における各副画素の実効印加電圧の大小関係、言い換えると、副画素の輝度の大きさの順位の表示画面内での配置（図９における記号「Ｈ」と「Ｌ」の位置関係）がフレーム毎に変化しないようにするためには、ソースバスラインの電圧波形の位相をずらすのに伴って、ＣＳバスラインＣＳ－ＡおよびＣＳ－Ｂの電圧波形の位相も１８０度ずらせばよい。このようにすると、図９に示した次のフレームでは、図９における記号「＋」と記号「－」とを入れ替えた状態が実現される（例えば、（＋、Ｈ）⇔（－、Ｈ）、（＋、Ｌ）⇔（－，Ｌ））。
　図９に示したように、各画素の極性（電界の向き）を示す記号「＋」および「－」は行方向（水平方向）には、例えば（＋、－）、（＋、－）、（＋、－）と２画素（２列）周期で反転しており、列方向（垂直方向）にも、例えば、（＋、－）、（＋、－）、（＋、－）、（＋、－）と２画素（２行）周期で反転している。すなわち、画素単位でみると１ドット反転が実現されている。
　次に、輝度順位の高い副画素、即ち図９において記号「Ｈ」を付した明副画素について検討する。行方向には、例えば第１行のＳＰａを見ると、＋Ｈ、＋Ｈ、＋Ｈと極性反転は見られないが、列方向には、例えば第１列を見ると、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）と２画素（２行）周期で極性反転している。すなわち、輝度順位の高い副画素単位でみるとライン反転が実現されている。記号Ｌを付した暗副画素も同様の規則性をもって配置されている。
　特許文献３のマルチ画素駆動方法で、４原色カラー表示装置に１ドット反転駆動を行うと、図９の第１行の画素に見られるように、行方向に互いに隣接する２つのカラー表示画素における画素の配列は、Ｙ（＋）、Ｒ（－）、Ｇ（＋）、Ｂ（－）、Ｙ（＋）、Ｒ（－）、Ｇ（＋）、Ｂ（－）となり、この極性に応じて、明副画素の列方向の位置は、Ｙ（上）、Ｒ（下）、Ｇ（上）、Ｂ（下）、Ｙ（上）、Ｒ（下）、Ｇ（上）、Ｂ（下）となる。従って、行方向に互いに隣接する２つのカラー表示画素内の上側にはＹとＧの明副画素が２つずつ、下側にはＲとＢの明副画素が２つずつ配置されることになる。そうすると、行方向に平行な、ある中間調の無彩色（灰色）の直線を表示すると、上端のエッジは、ＹとＧの明副画素の影響で着色して見え、下端のエッジは、ＲとＢの明副画素の影響で着色して見えることになる。
　次に、図３を参照して、本発明による第１の実施形態の液晶表示装置１００Ａが上記の問題を解決できることを説明する。図３は、第１の実施形態の液晶表示装置１００Ａを１ドット反転駆動したときの表示状態を模式的に示す図である。図３は、図９に対応し、同じ記号を用いている。
　第１の実施形態の液晶表示装置１００Ａは、図１および図２（ａ）に示した画素構造を有している。図３に示した表示状態と、図９に示した表示状態との違いは、第５列～第８列の画素の極性分布と、それに伴う、第５列～第８列の画素によって構成されるカラー表示画素内における明副画素の列方向の配置である。図３に示した表示状態は、第５列～第８列の画素にＳ－Ｃ５～Ｓ－Ｃ８から供給される表示信号電圧の極性を、第１列～第４列の画素にＳ－Ｃ１～Ｓ－Ｃ４から供給される表示信号電圧の極性と逆にすることによって得られる。
　図３の第１行の画素に注目すると、行方向に互いに隣接する２つのカラー表示画素における画素の配列は、Ｙ（＋）、Ｒ（－）、Ｇ（＋）、Ｂ（－）、Ｙ（－）、Ｒ（＋）、Ｇ（－）、Ｂ（＋）となり、この極性に応じて、明副画素の列方向の位置は、Ｙ（上）、Ｒ（下）、Ｇ（上）、Ｂ（下）、Ｙ（下）、Ｒ（上）、Ｇ（下）、Ｂ（上）となっている。すなわち、互いに隣接する２つのカラー表示画素における明副画素と暗副画素との列方向における配置が互いに逆になっている。従って、行方向に互いに隣接する２つのカラー表示画素内の列方向の上側にはＹ、Ｇ、ＲおよびＢの４原色の明副画素が全て含まれており、当然に、列方向の下側にもＹ、Ｇ、ＲおよびＢの４原色の明副画素が全て含まれている。従って、行方向に平行な、ある中間調の無彩色（灰色）の直線を表示すると、上端のエッジは、４原色の明副画素によって表示され、下端のエッジも、４原色の明副画素によって表示される。従って、特許文献３のマルチ画素駆動のように、直線のエッジが着色して見えることがない。
　ここでは、行方向に互いに隣接する２つのカラー画素内で、４原色の明副画素が含まれるようにしたが、本発明の実施形態はこれに限られない。副画素の行でみたときに、明副画素を含む行が、４原色の明副画素を全て含むようにすればよい。もちろん、例示したように、隣接する２つのカラー表示画素が４原色の明副画素を全て含む構成にすれば、表示領域の全体に亘って色のにじみを視認されにくくできるので好ましい。
　なお、図３の表示状態においても、任意のカラー表示画素において、互いに隣接する画素に供給される表示信号電圧の極性は互いに逆であり、１列ごとに極性が反転している。もちろん、行方向については、図９と同様に、一行ごとに極性が反転している。なお、２つのカラー表示画素との境界に当たる第４列と第５列とにおいては、表示信号電圧の極性は互いに等しく、１列ごとの極性反転は実現されていないが、全体としては、１ドット反転駆動と同等の極性分布が得られるので、フリッカが生じることはない。
　次に、図４～５を参照して、本発明による第２の実施形態の液晶表示装置１００Ａが上記の問題を解決できることを説明する。
　図４は、本発明の第２の実施形態の液晶表示装置１００Ａを駆動するための各種電圧（信号）の波形を示す図であり、ゲート信号電圧Ｖｇ（ｍ）～Ｖｇ（ｍ＋７）、ＣＳ信号電圧Ｖｃｓａ、Ｖｃｓｂ、および副画素の液晶層に印加される電圧Ｖｌｃａ（ｍ）～Ｖｌｃａ（ｍ＋７）およびＶｌｃｂ（ｍ）を示している。Ｖｌｃａ（ｍ）～Ｖｌｃａ（ｍ＋７）は明副画素の液晶層に印加される電圧の波形を示しており、暗副画素の液晶層に印加される電圧の波形は、画素行によらず同じなので、Ｖｌｃｂ（ｍ）だけを示している。なお、ソースバスラインに供給される表示信号電圧として、図１０（ａ）および（ｂ）に示した波形を有する表示信号電圧を用いることによって、１ドット反転駆動を行うことができる。
　図４に示すように、第２の実施形態の液晶表示装置１００ＡのＣＳバスライン２４ａ（明副画素に対応する）に供給される振動電圧Ｖｃｓａの電圧波形は、少なくとも３つの電位を含んでおり、この３つ以上の電位は、振動電圧の最大振幅Ｖｃｓａ（ｐ－ｐ）（上記の２Ｖａｄｄに相当）を規定する２つの電位と、振動電圧の平均電位と一致する１つの電位を含んでいる。ここで、「振動電圧の平均電位」とは、振動電圧の最大振幅を規定する２つの電位の単純な平均値ではなく、振動電圧の実効的な平均値を意味する。すなわち、振動電圧の波形は一周期において、当該平均電位よりも高い部分の面積と低い部分の面積とが互いに等しくなる。なお、以下に例示する振動電圧は、最大振幅を規定する２つの電位間の中心線に対して対称な波形を有しているので、振動電圧の最大振幅を規定する２つの電位の単純な平均値は振動電圧の実効的な平均値と一致している。
　また、振動電圧が振動電圧波形の平均電位と一致した電位を呈している時間（平坦部）に、その振動電圧が供給されるＣＳバスラインに接続された画素に接続されたＴＦＴがオフ状態となるようにしている。以下に示す例では、ゲートバスライン電圧がＶｇＬとなりＴＦＴがオフ状態となった瞬間が、振動電圧の平均電位を呈している時間の真中となるようにしてある。なお、ここでは、振動電圧波形が前記３つの電位から構成されている例を示すが、前記３つの電位を含んでいる限り、５電位、７電位、９電位・・・の電位を有してもよい。
　明副画素の液晶層に印加される実効電圧Ｖ１は、図４に示したＶｌｃａ（ｍ）のハッチング部分の振幅の二乗を時間積分した値の時間平均となる（実効電圧は、１垂直走査期間について求められる）。一方、暗副画素の液晶層に印加される実効電圧Ｖ２は、図４に示したＶｌｃｂ（ｍ）のハッチング部分の振幅の二乗を積分した値の二乗平均となる。従って、実効電圧Ｖ１は、表示信号電圧に振動電圧が重畳されている分、実効電圧Ｖ２よりも大きく、このことは表示振動電圧の極性に依存しない。また、ゲートバスライン電圧がＶｇＬとなりＴＦＴがオフ状態となった瞬間が、振動電圧の平均電位を呈している期間内であって、且つその期間の丁度中央になるように設定することによって、明副画素の液晶層に印加される電圧の平均値が振動電圧の影響を受けて変動しないようにできる。この点について、参考のために特開２００５－９９７４６号公報の開示内容の全てを本明細書に援用する。
　上述したように、ＴＦＴがオフ状態とされる瞬間が振動電圧の平均電位を呈している期間の丁度中央になるように設定することが最も好ましいが、ＴＦＴがオフ状態とされる瞬間が振動電圧の平均電位を呈している期間であれば、液晶層に印加される電圧の平均値はほぼ一定にできる。また、ＴＦＴがオフ状態とされる瞬間の振動電圧の電位は、上述したように振動電圧の平均値であることが好ましいが、最大振幅を規定する２つの電位の間の電位であれば、少なくとも図６Ａ、図６Ｂに示す表示状態を得ることができる。
　図５に、振幅が２Ｖａｄｄの振動電圧を印加したときの、表示信号電圧Ｖｓに対する、各副画素の液晶層に印加される実効電圧Ｖ１、Ｖ２の関係を表すグラフを示す。ここで２Ｖａｄｄの値は表示信号電圧が０ボルトのときのＶ１の値が２Ｖとなるように設定した。２Ｖａｄｄの値を大きくするにつれてＶ１の値は大きくなる。
　Ｖ１の値は、表示信号電圧の値が大きくなるにつれて、表示信号電圧の値に近づく。一方、Ｖ２の値は、常に表示信号電圧の値に等しい。すなわち、液晶表示装置１００ＡにおけるＶ１、Ｖ２についても、特許文献３の液晶表示装置と同様に、図７に示した関係を有しており、液晶表示装置１００Ａにおいてもγ特性の視角依存性が改善されることがわかる。
　図６Ａに、第２の実施形態の液晶表示装置１００Ａを１ドット反転駆動したときの表示状態を模式的に示す。図６Ａは、先に説明した図９に対応し、同じ記号を用いている。
　図６Ａから理解されるように、第２の実施形態の液晶表示装置１００Ａにおいては、表示信号電圧の極性に関わらず、振動電圧Ｖｃｓａが供給されるＣＳバスラインＣＳ－Ａに対応する副画素ＳＰａが明副画素となる。従って、ある画素の行に着目すると、画素内の明副画素の列方向の位置は一直線に配置されている。例えば、第１行では、画素内の列方向の上側に明副画素が配置されており、第２行では、画素内の列方向の下側に明副画素が配置されている。続いて、第３行では、画素内の列方向の上側に明副画素が配置されており、第４行では、画素内の列方向の下側に明副画素が配置されている。この様に、画素内の明副画素の列方向の位置が、行ごとに上下、交互になるのは、１つのＣＳバスラインを列方向に隣接する画素で共用する構成を採用したためであり、各画素に２つのＣＳバスラインを設ければ、例えば、全ての画素において列方向の上側に明副画素を配置することができる（図６Ｂ参照）。
　図６Ａから分かるように、任意の画素の行において、互いに隣接する任意の２つのカラー表示画素における明副画素と暗副画素との列方向における配置は同一であり、全てのカラー表示画素において、列方向の上側にはＹ、Ｇ、ＲおよびＢの４原色の明副画素が全て含まれており、当然に、列方向の下側にはＹ、Ｇ、ＲおよびＢの４原色の暗副画素が全て含まれている。従って、行方向に平行な、ある中間調の無彩色（灰色）の直線を表示すると、上端のエッジは、４原色の明副画素によって表示され、下端のエッジも、４原色の暗副画素によって表示される。従って、特許文献３のマルチ画素駆動のように、直線のエッジが着色して見えることがない。
　また、図９に示されているように、特許文献３のマルチ画素駆動方法で、１ドット反転駆動を行うと、明副画素は市松状に配置される。画素の行に着目すると、画素の液晶層に印加される表示信号電圧の極性の配置に従って、明副画素が行方向に沿ってジグザグに配置される。すなわち、列方向の上側に位置する明副画素を有する画素の、行方向に隣接する画素においては、明副画素は列方向の下側に位置している。従って、行方向に平行な直線を表示したときに、直線がにじんで見えるという問題がある。
　これに対して、第２の実施形態の液晶表示装置１００Ａでは、ある画素の行に着目すると、画素内の明副画素の列方向の位置は一直線に配置されている。従って、行方向に平行な直線を表示したときに、直線がにじんで見えるという問題がない。
　また、図６Ａに示したように、各画素の極性（電界の向き）を示す記号「＋」および「－」は行方向（水平方向）には、例えば（＋、－）、（＋、－）、（＋、－）と２画素（２列）周期で反転しており、列方向（垂直方向に）にも、例えば、（＋、－）、（＋、－）、（＋、－）、（＋、－）と２画素（２行）周期で反転している。すなわち、画素単位でみると１ドット反転が実現されている。
　次に、輝度順位の高い副画素、即ち図６Ａにおいて記号「Ｈ」を付した副画素に注目する。行方向には、例えば第１行のＳＰａを見ると、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）と２画素（２行）周期で極性反転している。また、列方向には、例えば第１列を見ると、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）、（＋Ｈ、－Ｈ）と２画素（２行）周期で極性反転している。すなわち、輝度順位の高い副画素単位でみても、１ドット反転が実現されている。記号Ｌの副画素も同様の規則性をもって配置されている。
　このように、第２の実施形態の液晶表示装置１００Ａは、液晶層に印加される電圧の極性の分布においても、図８に示した特許文献３に記載の液晶表示装置よりも小さな単位で分散しており、フリッカが発生し難いことがわかる。
　また、図２（ｂ）に示した第２の実施形態の液晶表示装置１００Ｂでも、液晶表示装置１００Ａと同様に、各画素の行内において、画素内の明副画素の列方向の位置を一直線に配置することができる。液晶表示装置１００Ｂに、液晶表示装置１００Ａについて上述した信号電圧を用いて１ドット反転駆動を行ったときの表示状態を図６Ｂに模式的に示す。なお、液晶表示装置１００Ｂは、液晶表示装置１００Ａの補助容量２２ｂを有しないので、ＣＳ信号電圧Ｖｃｂは必要ない。
　図６Ｂと図６Ａとを比較すると明らかなように、図６Ｂでは、画素内の明副画素の列方向の位置が全ての画素で一定（ここでは上側）になっている点において図６Ａと異なっている。液晶表示装置１００Ｂにおいても、画素単位でみても、明副画素単位でみても、１ドット反転駆動が実現されている。また、液晶表示装置１００Ｂでは、画素内の明副画素の列方向の位置が全ての画素で一定である。すなわち、行方向に互いに隣接する２つの画素における明副画素と暗副画素との配置は同一であり、且つ、列方向に互いに隣接する２つの画素における明副画素と暗副画素との配置は同一である。従って、液晶表示装置１００Ｂでは、明副画素同士が列方向において隣接することがない。従って、図６Ｂの表示状態は、図６Ａの表示状態よりも空間解像度が高いといえる。なお、暗副画素の補助容量２２ｂを省略できない場合には、上述したように、液晶表示装置１００Ａにおいて、各画素に２つのＣＳバスラインを設ければ、図６Ｂの表示状態を得ることができる。
　上述したように、本発明による第２の実施形態の液晶表示装置１００Ａ、１００Ｂは、表示信号電圧の極性に無関係に、振動電圧を供給する副画素を選択することによって、明副画素となる副画素を選ぶことができるという利点を有している。
　なお、上記の説明では、１つのカラー画素が４原色の画素によって構成されている例を説明したが、本発明の実施形態は、４原色の場合に限られず、行方向に偶数個の原色画素を有するストライプ配列の液晶表示装置に適用できる。また、４原色として、黄、赤、青および緑を用いる例を示したが、これに限られない。４原色の場合は、例えば、黄に代えて、シアン、マゼンタまたは白を用いてもよい。なお、黄を用いると、表示輝度を擬制にすることなく、色再現範囲を拡大できるという利点が得られる。白を用いると、色再現範囲を広くすることはできないものの、表示輝度を高くすることができる。また、４原色の画素の面積は互いに同じである必要はなく、例えば、黄画素および緑画素の面積を赤画素および青画素の面積よりも小さくしてもよい。
　ここでは、振動電圧Ｖｃｓａの振動の周期が２Ｈの例を示したが、１Ｈであってもよい。但し、振動電圧の周期が短いと、ＣＳバスラインのＣＲ時定数（ＣＳバスラインの負荷インピーダンスの近似値）によって、波形が鈍る。これを防止するためには、振動電圧の振動の周期をＣＳバスラインのＣＲ時定数の８倍以上にすることが好ましい。このとき、各行の画素について、ＴＦＴがオフ状態となった瞬間が、振動電圧の第３電位を呈している期間内にあるように、各振動電圧の位相を調整する必要がある。互いに電気的に独立なＮ本のＣＳ幹線を用意し、それぞれに異なる振動電圧を加えることにより前記条件を満たした上で振動電圧の周期を延ばすことが出来る。振動電圧の周期と、電気的に独立なＣＳ幹線の数との関係の考え方について、特許４１０４６３９号明細書の開示内容の全てを参考のために本明細書に援用する。
　なお、マルチ画素駆動は、全ての階調に対して行う必要は必ずしもなく、必要な階調、例えば、０～２５５階調の２５６階調表示を行うときの９６階調以下あるいは６４階調以下の低階調の表示を行う時にだけマルチ画素駆動を行ってもよい。ノーマリブラックモードの液晶表示装置のγ特性の視角依存性は、低階調において顕著であるから、このような駆動方法を採用しても、γ特性の視角依存性を改善することができる。
　また、上記の説明では、行方向を表示面の水平方向、列方向を垂直方向としたが、これは逆になってもよい。すなわち、ゲートバスラインを垂直方向に延びるように配置し、ソースバスラインを水平方向に延びるように配置してもよい。言い換えると、上記の説明における行方向と列方向とを入れ替えてもよい。また、ＣＳバスラインがゲートバスラインに平行な場合を例示したが、ＣＳバスラインをソースバスラインに平行にしてもよい。
　本発明は、ＭＶＡ型液晶表示装置に限られず、例えば、ＰＳＡ（Ｐｏｌｙｍｅｒ　Ｓｕｓｔａｉｎｅｄ　Ａｌｉｇｎｍｅｎｔ）型、ＲＴＮ型（ＶＡＴＮ型ともいう）、ＩＰＳ型やＦＳＳ型の液晶表示装置に広く適用できる。
　１０　画素
　１０ａ、１０ｂ　副画素
　１２　ゲートバスライン
　１３ａ、１３ｂ　液晶容量
　１４　ソースバスライン
　１６ａ、１６ｂ　ＴＦＴ
　１８ａ、１８ｂ　副画素電極
　２２ａ、２２ｂ　補助容量
　２４ａ、２４ｂ　ＣＳバスライン
　１００Ａ，１００Ｂ　液晶表示装置

Claims (10)

  1. 　行および列を有するマトリクス状に配列された複数の画素であって、前記複数の画素のそれぞれは、列方向に配列された第１副画素および第２副画素を有し、前記第１副画素および前記第２副画素の一方は、少なくともある階調において他方よりも高い輝度を呈する明副画素であり、前記他方は暗副画素である、複数の画素を有し、
    　前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、行方向に配列された第１、第２、第３および第４画素を含む偶数個の画素を有し、
    　任意の画素の行において、前記明副画素を含む副画素の行は、前記第１、第２、第３および第４画素のそれぞれの明副画素を含む、液晶表示装置。
  2. 　任意の画素の行において、互いに隣接する任意の２つのカラー表示画素における前記明副画素と前記暗副画素との列方向における配置は互いに逆である、請求項１に記載の液晶表示装置。
  3. 　複数のソースバスラインであって、それぞれがある列の画素に関連付けられている複数のソースバスラインと、
    　複数のゲートバスラインであって、それぞれがある行の画素に関連付けられている複数のゲートバスラインと、
    　複数のＴＦＴであって、それぞれが前記複数の画素のそれぞれが有する第１副画素および第２副画素の一方に関連付けられている複数のＴＦＴと、
    　複数の第１ＣＳバスラインであって、それぞれがある画素が有する前記第１副画素に関連付けられている複数の第１ＣＳバスラインと、
    　複数の第２ＣＳバスラインであって、それぞれがある画素が有する前記第１副画素に関連付けられている複数の第２ＣＳバスラインと
    を有し、
    　前記第１副画素は、第１副画素電極と、液晶層と、前記液晶層を介して前記第１副画素電極に対向する対向電極とによって形成された液晶容量、および、前記第１副画素電極に電気的に接続された第１補助容量電極と、絶縁層と、前記絶縁層を介して前記第１補助容量電極に対向する第１補助容量対向電極とによって形成された第１補助容量を有し、
    　前記第２副画素は、第２副画素電極と、液晶層と、前記液晶層を介して前記第２副画素電極に対向する対向電極とによって形成された液晶容量、および、前記第２副画素電極に電気的に接続された第２補助容量電極と、絶縁層と、前記絶縁層を介して前記第２補助容量電極に対向する第２補助容量対向電極とによって形成された第２補助容量を有し、
    　前記第１副画素および第２副画素のそれぞれに対応する前記ＴＦＴがオン状態にあるときに、前記第１および前記第２副画素電極と、前記第１および第２補助容量対向電極とに、それぞれ対応するソースバスラインから表示信号電圧が供給され、前記ＴＦＴがオフ状態とされた後に、前記第１および第２補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なり、
    　任意のカラー表示画素において、互いに隣接する画素に供給される表示信号電圧の極性は互いに逆であり、且つ、任意の画素の行において、互いに隣接する任意の２つのカラー表示画素が有する前記第１、第２、第３および第４画素に供給される表示信号電圧の極性は互いに逆である、請求項２に記載の液晶表示装置。
  4. 　任意の画素の行において、互いに隣接する任意の２つのカラー表示画素における前記明副画素と前記暗副画素との列方向における配置は同一である、請求項１に記載の液晶表示装置。
  5. 　複数のソースバスラインであって、それぞれがある列の画素に関連付けられている複数のソースバスラインと、
    　複数のゲートバスラインであって、それぞれがある行の画素に関連付けられている複数のゲートバスラインと、
    　複数のＴＦＴであって、それぞれが前記複数の画素のそれぞれが有する第１副画素および第２副画素の一方に関連付けられている複数のＴＦＴと、
    　複数の第１ＣＳバスラインであって、それぞれがある画素が有する前記第１副画素に関連付けられている複数の第１ＣＳバスラインと
    をさらに有し、
    　前記第１副画素は、第１副画素電極と、液晶層と、前記液晶層を介して前記第１副画素電極に対向する対向電極とによって形成された液晶容量、および、前記第１副画素電極に電気的に接続された第１補助容量電極と、絶縁層と、前記絶縁層を介して前記第１補助容量電極に対向する第１補助容量対向電極とによって形成された第１補助容量を有し、
    　前記第２副画素は、第２副画素電極と、前記液晶層を介して前記第２副画素電極に対向する対向電極とによって形成された液晶容量を有し、
    　対応する前記第１ＣＳバスラインを介して前記第１補助容量対向電極に供給される第１ＣＳ信号電圧は、１垂直走査期間よりも短い周期を有する振動電圧であって、最大振幅を規定する第１電位および第２電位と、前記第１電位と前記第２電位との間の第３電位を含む少なくとも３つの電位をとり、任意の行の画素に関連付けられた前記ゲートバスラインに供給されるゲート信号電圧がハイからローに切り替わる時、対応する前記第１ＣＳバスラインに供給される前記第１ＣＳ信号電圧は第３電位にある、請求項４に記載の液晶表示装置。
  6. 　前記第３電位は、前記第１電位と前記第２電位の平均値である、請求項５に記載の液晶表示装置。
  7. 　複数の第２ＣＳバスラインであって、それぞれがある画素が有する前記第２副画素に関連付けられている複数の第２ＣＳバスラインをさらに有し、
    　前記第２副画素は、前記第２副画素電極に電気的に接続された第２補助容量電極と、絶縁層と、前記絶縁層を介して前記第２補助容量電極に対向する第２補助容量対向電極とによって形成された第２補助容量を有し、
    　対応する前記第２ＣＳバスラインを介して前記第２補助容量対向電極に供給される第２ＣＳ信号電圧は、1垂直走査期間の間一定である、請求項５または６に記載の液晶表示装置。
  8. 　前記第２ＣＳ信号電圧は、前記対向電圧に供給される対向電圧と等しい、請求項７に記載の液晶表示装置。
  9. 　前記第２副画素は補助容量を有しない、請求項５または６に記載の液晶表示装置。
  10. 　前記第１、第２、第３および第４画素は、黄画素、シアン画素、マゼンタ画素および白色画素のいずれか１つと、赤画素、青画素および緑画素とを含む、請求項１から９のいずれかに記載の液晶表示装置。
PCT/JP2011/054185 2010-02-26 2011-02-24 液晶表示装置 WO2011105514A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11747474.2A EP2541310B1 (en) 2010-02-26 2011-02-24 Liquid crystal display device
CN201180010378.4A CN102844700B (zh) 2010-02-26 2011-02-24 液晶显示装置
US13/581,052 US9129569B2 (en) 2010-02-26 2011-02-24 Liquid crystal display device
JP2012501863A JP5284535B2 (ja) 2010-02-26 2011-02-24 液晶表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010042311 2010-02-26
JP2010-042311 2010-02-26

Publications (1)

Publication Number Publication Date
WO2011105514A1 true WO2011105514A1 (ja) 2011-09-01

Family

ID=44506916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/054185 WO2011105514A1 (ja) 2010-02-26 2011-02-24 液晶表示装置

Country Status (5)

Country Link
US (1) US9129569B2 (ja)
EP (1) EP2541310B1 (ja)
JP (1) JP5284535B2 (ja)
CN (1) CN102844700B (ja)
WO (1) WO2011105514A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102902071A (zh) * 2011-07-29 2013-01-30 三星电子株式会社 自动立体3d显示设备
CN102944955A (zh) * 2012-11-05 2013-02-27 深圳市华星光电技术有限公司 液晶显示面板及其应用的显示装置
WO2014087781A1 (ja) * 2012-12-07 2014-06-12 堺ディスプレイプロダクト株式会社 液晶表示装置及び該液晶表示装置の駆動方法
CN108109587A (zh) * 2017-12-18 2018-06-01 惠科股份有限公司 显示面板的驱动方法及驱动装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2512596C1 (ru) * 2010-02-26 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
US20140204008A1 (en) * 2013-01-24 2014-07-24 Au Optionics Corporation Pixel and sub-pixel arrangement in a display panel
CN104298042A (zh) * 2014-09-23 2015-01-21 合肥鑫晟光电科技有限公司 一种显示面板及显示装置
KR20160074804A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 백색 화소를 포함하는 액정 표시 장치
CN104460114B (zh) * 2014-12-26 2018-01-23 深圳市华星光电技术有限公司 液晶显示面板和显示装置
US20160203798A1 (en) * 2015-01-13 2016-07-14 Vastview Technology Inc. Liquid crystal display device having at least three electrodes in each pixel area
CN106486055B (zh) * 2015-09-02 2021-05-18 天马微电子股份有限公司 显示装置
TWI594228B (zh) * 2016-10-24 2017-08-01 友達光電股份有限公司 顯示裝置
CN106920527B (zh) * 2017-05-05 2018-02-02 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示装置
CN107505744A (zh) * 2017-08-25 2017-12-22 惠科股份有限公司 液晶显示装置
CN107886924B (zh) * 2017-12-19 2020-07-14 惠科股份有限公司 一种显示面板、显示装置及驱动方法
CN108091310B (zh) * 2017-12-19 2019-12-10 惠科股份有限公司 一种显示面板、显示装置及驱动方法
CN108109599B (zh) * 2017-12-19 2019-12-10 惠科股份有限公司 一种显示面板、显示装置及驱动方法
CN108333841B (zh) * 2018-02-13 2021-04-09 厦门天马微电子有限公司 显示面板、显示装置及其驱动方法
US10796651B2 (en) 2018-09-13 2020-10-06 Chongqing Hkc Optoelectronics Technology Co., Ltd. Driving method and device of display panel, and display device
CN108831405B (zh) * 2018-09-13 2020-09-11 重庆惠科金渝光电科技有限公司 显示面板的驱动方法、装置、设备及存储介质
TWI738441B (zh) * 2020-07-29 2021-09-01 友達光電股份有限公司 顯示裝置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11242225A (ja) 1997-06-12 1999-09-07 Fujitsu Ltd 液晶表示装置
JP2000155317A (ja) 1998-09-18 2000-06-06 Fujitsu Ltd 液晶表示装置
JP2004062146A (ja) 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
US6879364B1 (en) 1998-09-18 2005-04-12 Fujitsu Display Technologies Corporation Liquid crystal display apparatus having alignment control for brightness and response
JP2005099746A (ja) 2003-08-25 2005-04-14 Sharp Corp 液晶表示装置およびその駆動方法
JP2006285238A (ja) * 2005-03-30 2006-10-19 Chi Mei Optoelectronics Corp 表示装置を用いる表示方法および表示装置
WO2007148519A1 (ja) * 2006-06-19 2007-12-27 Sharp Kabushiki Kaisha 表示装置
JP4104639B2 (ja) 2004-12-28 2008-06-18 シャープ株式会社 液晶表示装置およびその駆動方法
JP2008164667A (ja) * 2006-12-27 2008-07-17 Sharp Corp 液晶表示装置およびその駆動方法
WO2009034714A1 (ja) * 2007-09-13 2009-03-19 Sharp Kabushiki Kaisha 多原色液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528891A (en) * 2004-02-23 2005-09-01 Shih-Hsien Tseng Image display device
KR100721907B1 (ko) * 2005-07-25 2007-05-28 삼성전자주식회사 디스플레이장치
KR101383714B1 (ko) * 2005-12-02 2014-04-09 삼성디스플레이 주식회사 액정 표시 장치
DE112006003807T5 (de) 2006-03-15 2009-03-12 Sharp Kabushiki Kaisha Aktivmatrixsubstrat, Display und Fernsehempfänger
JP4938032B2 (ja) * 2006-12-26 2012-05-23 シャープ株式会社 液晶パネル、液晶表示装置、およびテレビジョン装置
TWI348065B (en) 2007-01-10 2011-09-01 Au Optronics Corp Liquid crystal display
CN100480796C (zh) * 2007-01-22 2009-04-22 友达光电股份有限公司 液晶显示器结构
CN101669162B (zh) * 2007-04-26 2012-07-25 夏普株式会社 液晶显示装置
CN101669164B (zh) * 2007-05-14 2012-11-28 夏普株式会社 显示装置及其显示方法
CN101800035A (zh) * 2009-02-05 2010-08-11 瀚宇彩晶股份有限公司 液晶显示装置及其驱动方法
KR101127593B1 (ko) * 2010-04-07 2012-03-23 삼성모바일디스플레이주식회사 액정 표시 장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11242225A (ja) 1997-06-12 1999-09-07 Fujitsu Ltd 液晶表示装置
US6724452B1 (en) 1997-06-12 2004-04-20 Fujitsu Display Technologies Corporation Vertically aligned (VA) liquid crystal display device
JP2000155317A (ja) 1998-09-18 2000-06-06 Fujitsu Ltd 液晶表示装置
US6879364B1 (en) 1998-09-18 2005-04-12 Fujitsu Display Technologies Corporation Liquid crystal display apparatus having alignment control for brightness and response
JP2004062146A (ja) 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
US6958791B2 (en) 2002-06-06 2005-10-25 Sharp Kabushiki Kaisha Liquid crystal display
JP2005099746A (ja) 2003-08-25 2005-04-14 Sharp Corp 液晶表示装置およびその駆動方法
JP4104639B2 (ja) 2004-12-28 2008-06-18 シャープ株式会社 液晶表示装置およびその駆動方法
JP2006285238A (ja) * 2005-03-30 2006-10-19 Chi Mei Optoelectronics Corp 表示装置を用いる表示方法および表示装置
WO2007148519A1 (ja) * 2006-06-19 2007-12-27 Sharp Kabushiki Kaisha 表示装置
JP2008164667A (ja) * 2006-12-27 2008-07-17 Sharp Corp 液晶表示装置およびその駆動方法
WO2009034714A1 (ja) * 2007-09-13 2009-03-19 Sharp Kabushiki Kaisha 多原色液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102902071A (zh) * 2011-07-29 2013-01-30 三星电子株式会社 自动立体3d显示设备
CN102902071B (zh) * 2011-07-29 2017-06-09 三星电子株式会社 自动立体3d显示设备
CN102944955A (zh) * 2012-11-05 2013-02-27 深圳市华星光电技术有限公司 液晶显示面板及其应用的显示装置
WO2014067197A1 (zh) * 2012-11-05 2014-05-08 深圳市华星光电技术有限公司 液晶显示面板及其应用的显示装置
WO2014087781A1 (ja) * 2012-12-07 2014-06-12 堺ディスプレイプロダクト株式会社 液晶表示装置及び該液晶表示装置の駆動方法
US9564095B2 (en) 2012-12-07 2017-02-07 Sakai Display Products Corporation Liquid crystal display device and method for driving the liquid crystal display device whereby shadowing can be prevented
CN108109587A (zh) * 2017-12-18 2018-06-01 惠科股份有限公司 显示面板的驱动方法及驱动装置
CN108109587B (zh) * 2017-12-18 2020-09-25 惠科股份有限公司 显示面板的驱动方法及驱动装置

Also Published As

Publication number Publication date
EP2541310A1 (en) 2013-01-02
US9129569B2 (en) 2015-09-08
EP2541310A4 (en) 2014-01-29
CN102844700B (zh) 2015-05-13
JP5284535B2 (ja) 2013-09-11
JPWO2011105514A1 (ja) 2013-06-20
CN102844700A (zh) 2012-12-26
US20120327135A1 (en) 2012-12-27
EP2541310B1 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
JP5284535B2 (ja) 液晶表示装置
KR100798746B1 (ko) 액정 표시 장치
KR100711230B1 (ko) 액정표시장치
US7791577B2 (en) Liquid crystal display device and method for driving the same
US8638282B2 (en) Liquid crystal display device
JP5042270B2 (ja) 液晶表示装置
JP5043847B2 (ja) 液晶表示装置
JP5631968B2 (ja) 液晶表示装置
US20160155407A1 (en) Active matrix display device and method of driving same
JP2006171342A (ja) 液晶表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180010378.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11747474

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2011747474

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012501863

Country of ref document: JP

Ref document number: 2011747474

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13581052

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE