WO2011085595A1 - 一种实现i2c总线控制的系统及方法 - Google Patents

一种实现i2c总线控制的系统及方法 Download PDF

Info

Publication number
WO2011085595A1
WO2011085595A1 PCT/CN2010/077010 CN2010077010W WO2011085595A1 WO 2011085595 A1 WO2011085595 A1 WO 2011085595A1 CN 2010077010 W CN2010077010 W CN 2010077010W WO 2011085595 A1 WO2011085595 A1 WO 2011085595A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
bus
sda
slave device
current
Prior art date
Application number
PCT/CN2010/077010
Other languages
English (en)
French (fr)
Inventor
高洪
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to EP10842878.0A priority Critical patent/EP2527988A4/en
Priority to US13/522,672 priority patent/US20120311211A1/en
Publication of WO2011085595A1 publication Critical patent/WO2011085595A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function

Definitions

  • the present invention relates to a two-wire serial bus technology (I2C, Inter- Integrated Circuit), and more particularly to a system and method for implementing I2C bus control using a complex programmable logic device (CPLD).
  • I2C two-wire serial bus technology
  • CPLD complex programmable logic device
  • the I2C bus is a two-wire serial bus developed by PHILIPS to connect the microcontroller to its peripherals.
  • the I2C bus was originally developed in the 1980s for audio and video equipment and is now used primarily in server management, including communication of individual component states. For example, an administrator can query each component to manage the configuration of the system or to master the functional status of the components, such as power supplies and system fans. It can monitor multiple parameters such as memory, hard disk, network, and system temperature at any time, which increases the security of the system and facilitates management.
  • the I2C bus is often used to control the temperature sensor, power management module, Electrically Erasable Programmable Read-Only Memory (E2PROM, etc.) of the entire system. Multiple devices. These devices will be distributed throughout the system. When the management is unified, the signal quality may be too poor due to too long traces and too many devices, which may cause the device to access abnormally.
  • E2PROM Electrically Erasable Programmable Read-Only Memory
  • I2C bus driver chips such as buffers or hubs, which can solve the problem of I2C bus control.
  • I2C bus driver chip is a hardware implementation, it is used. This I2C bus driver chip adds additional manufacturing cost; and on some high-density boards, there is no extra space for these I2C bus driver chips. If these I2C bus driver chips are to be placed, the board will be added. Design complexity. Summary of the invention
  • the main object of the present invention is to provide a system and method for implementing I2C bus control, which realizes I2C bus control through CPLD, which can reduce cost and design complexity of a board.
  • a system for implementing I2C bus control comprising: a Complex Programmable Logic Device (CPLD) for dividing an SCL signal of an I2C bus of an autonomous device into multiple channels and extending it to an I2C bus of a slave device; The current data state is determined between the SDA signal of the I2C bus of the slave device and the SDA signal of the slave device's I2C bus, and the direction of the current SDA signal is determined.
  • CPLD Complex Programmable Logic Device
  • the CPLD further includes: a signal collection module, a clock distribution module, and a direction control module; wherein
  • a signal collection module for collecting the SCL signal and the SDA signal of the I2C bus of the master device by using a high frequency clock signal
  • a clock distribution module configured to extend an SCL signal of the I2C bus of the master device to an SCL signal of the I2C bus of the lower multi-slave device;
  • the direction control module is configured to determine the direction of the current SDA signal by determining the current data state on the I2C bus of the master device and the lower multi-channel slave device.
  • the direction of the current SDA signal is: a direction from the master device to the slave device;
  • the direction of the current SDA signal is: a direction from the slave device to the master device.
  • the CPLD further includes: a data control module, configured to select a direction of the SDA signal according to a signal of the direction control module.
  • the CPLD further includes: an anti-hanging module, configured to start or re-boot in the system During the bit process, the clocks are distributed to the respective lower-level slave devices, so that the lower-level slave devices release the I2C bus.
  • an anti-hanging module configured to start or re-boot in the system During the bit process, the clocks are distributed to the respective lower-level slave devices, so that the lower-level slave devices release the I2C bus.
  • the current data state is determined and the direction of the current SDA signal is determined.
  • the set includes: the signal collection module uses the high frequency clock signal to collect the SCL signal and the SDA signal of the I2C bus of the master device.
  • dividing the SCL signal into multiple channels and extending to the slave device's I2C bus includes:
  • the clock distribution module extends the SCL signal of the master device's I2C bus to the SCL signal of the lower multi-slave slave device's I2C bus.
  • determining the current data state and determining the direction of the current SDA signal includes: the direction control module determines the master device and the lower multi-channel slave device on the I2C bus Current data state, determining the direction of the current SDA signal;
  • the method further includes: the anti-hanging module distributes the clock to each of the subordinate slave devices during the system startup or reset process, so that the lower-level slave devices release the I2C bus.
  • the CPLD of the present invention is used for dividing the SCL signal of the I2C bus of the autonomous device into multiple channels and extending it to the I2C bus of the slave device; collecting the SDA signal of the I2C bus of the autonomous device and the SDA signal of the I2C bus of the slave device Between, determine the current data state and determine the direction of the current SDA signal.
  • the CPLD of the present invention is a software implementation, it is different from the prior art in that I2C is used.
  • the hardware implementation of the bus driver chip, using the present invention does not require additional manufacturing costs, and can reduce cost and design complexity of the board.
  • the distributed I2C device is - corresponding, the signal quality will be greatly improved.
  • FIG. 1 is a schematic structural diagram of a system embodiment of the present invention.
  • FIG. 2 is a schematic diagram of the start and stop states of the I2C bus of the present invention.
  • FIG. 3 is a complete timing diagram of the I2C bus of the present invention. detailed description
  • the basic idea of the invention is: to realize the control of the I2C bus through the CPLD, and divide the SCL signal of the I2C bus of the autonomous device into multiple channels and extend to the I2C bus of the slave device;
  • the SDA signal is compared with the SDA signal of the slave's I2C bus to determine the current data state and determine the direction of the current SD A signal.
  • a system for implementing I2C bus control comprising: CPLD, CPLD is used to divide the SCL signal of the I2C bus of the autonomous device into multiple channels and extend to the I2C bus of the slave device;
  • the SDA signal is compared with the SDA signal of the slave's I2C bus to determine the current data state and determine the direction of the current SD A signal.
  • the CPLD further includes: a signal collection module, a clock distribution module, and a direction control module.
  • the signal collection module is configured to collect the SCL signal and the SDA signal of the I2C bus of the master device by using a high frequency clock signal.
  • a clock distribution module for extending the SCL signal of the master device's I2C bus to the SCL signal of the I2C bus of the lower multi-slave slave device.
  • the direction control module is configured to determine the direction of the current SDA signal by determining the current data state on the I2C bus of the master device and the lower multi-channel slave device.
  • the CPLD further includes: a data control module, configured to select a direction of the SDA signal according to a signal of the direction control module.
  • the CPLD further includes: an anti-hanging module, configured to distribute a clock to each of the subordinate slave devices during system startup or reset, so that each subordinate slave device releases the I2C bus.
  • an anti-hanging module configured to distribute a clock to each of the subordinate slave devices during system startup or reset, so that each subordinate slave device releases the I2C bus.
  • the present invention implements I2C bus control by using CPLD, which is the same software implementation.
  • the I2C bus control implemented by the CPLD can also be understood as:
  • CPLD can also be called an I2C transparent bridge.
  • I2C transparent bridge since it is the same as the direct connection to the master device, it is equivalent to the CPLD. Therefore, it can be understood that the CPLD is an I2C transparent bridge.
  • the I2C bus driver chip can be saved, the manufacturing cost can be reduced, the density of the board can be provided, the design complexity of the board can be reduced, and the control realized by software such as CPLD can be used, compared with the prior art hardware.
  • the realized control can greatly improve the reliability of the I2C bus control.
  • the solution of the invention is mainly: Using the change rule of the I2C timing, the direction of the SDA is judged by the logic combination circuit in the CPLD, thereby realizing the transparent bridge function of the I2C. In addition, I2C's anti-hanging function is also provided.
  • the present invention mainly includes the following contents:
  • the I2C transparent bridge implemented by CPLD contains the following modules:
  • the signal acquisition module uses a high frequency clock signal to collect the SCL signal and the SDA signal of the I2C bus.
  • the frequency of the high frequency clock signal is relative to the frequency of the I2C bus SCL signal.
  • the clock distribution module extends the SCL signal of the master (master) on the I2C bus to the SCL signals of the lower I2Cs.
  • the master's SCL signal refers to the SCL of the superior I2C bus. signal.
  • the direction control module determines the direction of the SDA signal by determining the current data state on the upper and lower I2C buses. In other words, it is judged whether the direction of the SDA signal is the direction in which the upper-level I2C device is read, or the direction in which the upper-level I2C device is written.
  • the data control module selects the direction of the SDA signal according to the signal of the direction control module, that is, SDA_DIR.
  • the direction of the selected SDA signal refers to the direction on the data line, because the SDA signal connected to the CPLD is bidirectional, but at a certain point in time, for the CPLD, its direction can only be Fixed, so the CPLD needs to determine whether the SDA signal at this time is the input direction or the output direction.
  • the anti-hanging module distributes the clock to each lower-level I2C device during the process of resetting the system, so that it releases the I2C bus, thereby preventing the I2C bus from dying.
  • the anti-hanging module mainly acts as a reset.
  • the CPLD distributes the clock signal to the SCL of the slave device to release the occupancy of each slave device to the I2C bus.
  • the invention is illustrated by way of example below.
  • FIG. 1 is a schematic structural diagram of a system structure of an embodiment of the present invention, and can also be understood as a schematic diagram of a component structure of an I2C transparent bridge implemented by a CPLD.
  • the I2C bus (SCL M, SDA M) sent by the master device can be distributed through the I2C transparent bridge of the CPLD, and can distribute multiple I2C buses (SCL-S-1, SDA S l; SCL S 2 , SDA S 2 ; SCL SN, SDA SN ), where I2C can be selected according to actual needs.
  • the CPLD mainly includes a signal collection module, a clock distribution module, a direction control module, a data control module, and an anti-hanging module.
  • the specific functions of each module are respectively described below.
  • the signal acquisition module uses a high frequency clock signal, that is, a clock signal relative to the frequency of the I2C bus SCL signal, to collect the SCL and SDA of the I2C bus.
  • a high frequency clock signal that is, a clock signal relative to the frequency of the I2C bus SCL signal
  • the low frequency signal can be collected into the rising and falling edges of the SCL and SDA lines by judging whether the two samples are at the same level.
  • the clock distribution module extends the SCL signal of the master on the I2C bus, that is, the SCL signal of the upper I2C bus to the SCL of the lower-level I2C. Since the SCL signal is a one-way signal sent by the master device to all slave devices, when the I2C bus responds normally, the SCL-M signal of the master device is extended to multiple channels and then distributed to the SCL of each slave device. S can be.
  • the direction control module determines the direction of the SDA signal by judging the current data state on the I2C bus of the upper and lower stages, and is the direction in which the upper level reads the lower I2C device, or the direction in which the upper level writes the I2C device.
  • the state of the I2C bus includes: Start (START), End (STOP), Read (READ), Write (WRITE), and Acknowledge (ACK).
  • the direction of the SDA signal can be represented by the parameter SD A-DIR, and when the SD A-DIR is 0, that is, when the master device writes the slave device, it indicates the direction of the master device to the slave device; when the SDA-DIR is 1, the master When the device wants to read the slave device, it indicates the direction from the device to the master device.
  • SDA_M is the input, that is, the CPLD I/O pin direction
  • SDA—S— 1 is the output, which is the CPLD I/O pin direction.
  • the anti-hanging module distributes the clock to each lower-level I2C device during the process of resetting the system, so that it releases the I2C bus, thereby preventing the I2C bus from dying.
  • a clock is generated by the system and distributed to the SCL_S of each slave device, so that the I2C timing of each slave device can be completed and the I2C bus can be released. In this way, when the master device is up, it will not cause the I2C device to hang due to the scanning of the I2C device and the wrong response.
  • the SCL signal is sent from the master device to the slave device, only It involves the problem of dividing the SCL signal sent by the master device into multiple SCL signals; the SDA signal is not the same, and may be sent by the master device to the slave device or from the slave device to the master device. Therefore, it is necessary to judge the SDA signal.
  • the direction of the SDA signal The start and stop states of the I2C bus are shown in Figure 2; the complete timing of the I2C bus is shown in Figure 3; ACK in Figure 3 refers to the response; RAV refers to read/write.
  • the read and write operation format of the I2C bus is shown in Table 1 and Table 2 below.
  • Table 1 below shows the format of the I2C bus write operation
  • Table 2 shows the format of the I2C bus read operation.
  • a counter CO is set to start counting the rising edge of the SCL signal.
  • the count reaches 8
  • the value of the current SDA signal is If it is 0, it is judged that the I2C bus is in the process of writing; if the value of the current SDA signal is 1, it is judged that the I2C bus is in the process of reading.
  • C1 counts to 9
  • a method of implementing I2C bus control comprising the following steps:
  • Step 101 Split the SCL signal of the I2C bus of the autonomous device into multiple channels and extend it to the I2C bus of the slave device.
  • Step 102 Determine the current data state and determine the direction of the current SDA signal between the SDA signal of the I2C bus of the autonomous device and the SDA signal of the I2C bus of the slave device.
  • the data collection specifically includes: the signal collection module uses a high frequency clock signal to collect the SCL signal of the I2C bus of the master device and
  • step 101 the clock distribution module extends the SCL signal of the I2C bus of the master device to the SCL signal of the I2C bus of the lower multi-slave slave device.
  • step 102 The specific processing procedure of step 102 is as follows:
  • the direction control module determines the direction of the current SDA signal by determining the current data state on the I2C bus of the master device and the lower multi-channel slave device.
  • the method in addition to the step 101 and the step 102, further includes: the anti-hanging module distributes the clock to each of the lower-level slave devices during the system startup or reset process, so that the lower-level slave devices release the I2C bus.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

一种实现 I2C总线控制的系统及方法 技术领域
本发明涉及二线式串行总线技术（I2C , Inter - Integrated Circuit ), 尤 其涉及一种利用复杂可编程逻辑器件 ( CPLD )实现 I2C总线控制的系统及 方法。 背景技术
I2C总线是一种由 PHILIPS公司开发的两线式串行总线， 用于连接微 控制器及其外围设备。 I2C总线产生于在 80年代， 最初为音频和视频设备 开发， 如今主要在服务器管理中使用， 其中包括单个组件状态的通信。 例 如管理员可对各个组件进行查询， 以管理系统的配置或掌握组件的功能状 态， 如电源和系统风扇。 可随时监控内存、 硬盘、 网络、 系统温度等多个 参数， 增加了系统的安全性， 方便了管理。
在现有的以太网交换机、 路由器等设备中， 经常会使用 I2C 总线来控 制整个系统的温度传感器、 电源管理模块、 电可擦可编程只读存储器 ( E2PROM , Electrically Erasable Programmable Read-Only Memory )等多个 设备。 这些设备将分布在整个系统中， 统一管理时， 由于走线太长、 设备 太多等等原因， 可能造成信号质量太差， 从而引起设备访问不正常。
现有一些专门的 I2C总线驱动芯片， 比如緩冲器（buffer )或者集线器 ( hub )等可以解决这个对 I2C总线控制的问题， 但是， 由于 I2C总线驱动 芯片是一种硬件实现， 因此， 釆用这种 I2C 总线驱动芯片会额外增加制造 成本； 而且在一些高密度单板上， 也没有额外的空间来放置这些 I2C 总线 驱动芯片， 如果硬性要放置这些 I2C 总线驱动芯片， 则会增加单板的设计 复杂度。 发明内容
有鉴于此， 本发明的主要目的在于提供一种实现 I2C 总线控制的系统 及方法， 通过 CPLD来实现 I2C总线控制， 能降低成本和单板的设计复杂 度。
为达到上述目的， 本发明的技术方案是这样实现的：
一种实现 I2C 总线控制的系统， 该系统包括： 复杂可编程逻辑器件 ( CPLD ) , 用于将釆集自主设备的 I2C总线的 SCL信号分成多路并扩展到 从设备的 I2C总线上； 在釆集自主设备的 I2C总线的 SDA信号与从设备的 I2C总线的 SDA信号之间，判断当前数据状态并确定出当前 SDA信号的方 向。
其中， 所述 CPLD进一步包括： 信号釆集模块、 时钟分发模块和方向 控制模块； 其中，
信号釆集模块， 用于釆用高频率的时钟信号釆集主设备的 I2C 总线的 SCL信号和 SDA信号；
时钟分发模块， 用于将主设备的 I2C总线的 SCL信号扩展到下级多路 从设备的 I2C总线的 SCL信号上；
方向控制模块， 用于通过判断主设备与下级多路从设备的 I2C 总线上 的当前数据状态， 确定出当前 SDA信号的方向。
其中， 所述当前数据状态为 SDA— DIR=0时， 所述当前 SDA信号的方 向为： 由主设备到从设备的方向；
或者， 所述当前数据状态为 SDA— DIR= 1时， 所述当前 SDA信号的方 向为： 由从设备到主设备的方向。
其中， 所述 CPLD进一步包括： 数据控制模块， 用于根据方向控制模 块的信号， 选择 SDA信号的方向。
其中， 所述 CPLD进一步包括： 防挂死模块， 用于在系统启动或者复 位过程中向各个下级从设备分发时钟， 使各个下级从设备释放 I2C总线。 一种实现 I2C总线控制的方法， 该方法包括：
将釆集自主设备的 I2C 总线的 SCL信号分成多路并扩展到从设备的 I2C总线上；
在釆集自主设备的 I2C总线的 SDA信号与从设备的 I2C总线的 SDA 信号之间， 判断当前数据状态并确定出当前 SDA信号的方向。
其中， 所述釆集包括： 信号釆集模块釆用高频率的时钟信号釆集主设 备的 I2C总线的 SCL信号和 SDA信号。
其中， 将所述 SCL信号分成多路并扩展到从设备的 I2C总线上包括： 时钟分发模块将主设备的 I2C 总线的 SCL信号扩展到下级多路从设备的 I2C总线的 SCL信号上。
其中， 在所述 SDA信号与从设备的 I2C总线的 SDA信号之间， 判断 当前数据状态并确定出当前 SDA信号的方向包括： 方向控制模块通过判断 主设备与下级多路从设备的 I2C总线上的当前数据状态， 确定出当前 SDA 信号的方向； 其中，
所述当前数据状态为 SDA— DIR=0时， 所述当前 SDA信号的方向为： 由主设备到从设备的方向； 或者， 所述当前数据状态为 SDA— DIR=1时， 所 述当前 SDA信号的方向为： 由从设备到主设备的方向。
其中， 该方法还包括： 防挂死模块在系统启动或者复位过程中向各个 下级从设备分发时钟， 使各个下级从设备释放 I2C总线。
本发明的 CPLD用于将釆集自主设备的 I2C总线的 SCL信号分成多路 并扩展到从设备的 I2C总线上； 在釆集自主设备的 I2C总线的 SDA信号与 从设备的 I2C总线的 SDA信号之间，判断当前数据状态并确定出当前 SDA 信号的方向。
由于本发明的 CPLD是一种软件实现， 因此， 区别于现有技术釆用 I2C 总线驱动芯片的硬件实现， 釆用本发明， 无需额外增加制造成本， 能降低 成本和单板的设计复杂度。 并且， 由于分发出的 I2C设备是——对应的， 信号质量也会有很大的提高。 附图说明
图 1为本发明系统实施例的组成结构示意图；
图 2为本发明 I2C总线开始、 停止状态示意图；
图 3为本发明 I2C总线完整的时序图。 具体实施方式
本发明的基本思想是： 通过 CPLD实现对 I2C总线的控制， 并将釆集 自主设备的 I2C总线的 SCL信号分成多路并扩展到从设备的 I2C总线上； 在釆集自主设备的 I2C总线的 SDA信号与从设备的 I2C总线的 SDA信号 之间， 判断当前数据状态并确定出当前 SD A信号的方向。
下面结合附图对技术方案的实施作进一步的详细描述。
一种实现 I2C总线控制的系统， 该系统包括： CPLD, CPLD用于将釆 集自主设备的 I2C总线的 SCL信号分成多路并扩展到从设备的 I2C总线上； 在釆集自主设备的 I2C总线的 SDA信号与从设备的 I2C总线的 SDA信号 之间， 判断当前数据状态并确定出当前 SD A信号的方向。
这里， CPLD进一步包括： 信号釆集模块、 时钟分发模块和方向控制模 块。 其中， 信号釆集模块， 用于釆用高频率的时钟信号釆集主设备的 I2C 总线的 SCL信号和 SDA信号。 时钟分发模块，用于将主设备的 I2C总线的 SCL信号扩展到下级多路从设备的 I2C总线的 SCL信号上。方向控制模块， 用于通过判断主设备与下级多路从设备的 I2C 总线上的当前数据状态， 确 定出当前 SDA信号的方向。
这里， 当前数据状态为 SDA DIR=0时， 当前 SDA信号的方向具体为： 由主设备到从设备的方向； 或者， 当前数据状态为 SDA— DIR=1 时， 当前 SDA信号的方向具体为： 由从设备到主设备的方向。
这里， CPLD进一步包括： 数据控制模块， 用于根据方向控制模块的信 号， 选择 SDA信号的方向。
这里， CPLD进一步包括： 防挂死模块， 用于在系统启动或者复位过程 中向各个下级从设备分发时钟， 使各个下级从设备释放 I2C总线。
综上所述， 本发明用 CPLD实现 I2C总线控制， 是一样软件实现， 相 对于现有技术的硬件实现而言， 这种 CPLD实现的 I2C总线控制也可以理 解为： 通过 CPLD实现 I2C透明桥， CPLD也可以称为 I2C透明桥。 针对 I2C透明桥而言， 由于在使用的时候和直接连接到主设备一样， 就使用者来 说， 相当于没有这个 CPLD, 因此， 可以理解为 CPLD为 I2C透明桥。
釆用本发明， 可以节约 I2C 总线驱动芯片， 降低制造成本， 提供单板 的密度， 降低单板的设计复杂度， 并且釆用 CPLD这种软件实现的控制， 相比于现有技术釆用硬件实现的控制， 能大大提高对 I2C 总线控制的可靠 性。
本发明的方案主要是： 利用 I2C时序的变化规律， 在 CPLD中通过逻 辑组合电路来判断 SDA的方向， 从而实现 I2C的透明桥功能。 此外， 还提 供 I2C的防挂死功能。
具体来说， 本发明主要包括以下内容：
通过 CPLD实现的 I2C透明桥， 包含下列模块：
信号釆集模块， 利用一个高频率的时钟信号釆集 I2C总线的 SCL信号 和 SDA信号。 其中， 高频率的时钟信号釆用的频率是相对于 I2C总线 SCL 信号的频率而言的。
时钟分发模块， 将 I2C总线上主设备 ( master ) 的 SCL信号扩展到下 级各路 I2C的 SCL信号上。其中， master的 SCL信号指上级 I2C总线的 SCL 信号。
方向控制模块， 通过判断上、 下级 I2C 总线上的当前数据状态， 确定 SDA信号的方向。也就是说， 判断 SDA信号的方向是上级读下级 I2C设备 的方向， 还是上级写下级 I2C设备的方向。
数据控制模块， 根据方向控制模块的信号， 即 SDA— DIR, 来选择 SDA 信号的方向。 这里， 所选择的 SDA信号的方向是指数据线上的方向， 因为 在连接到 CPLD的 SDA信号都是双向的， 但是在某一个特定时间点上， 对 CPLD来说， 它的方向只能是固定的， 所以 CPLD要确定此时的 SDA信号 到底是输入方向还是输出方向。
防挂死模块， 在复位系统的过程中， 向各个下级 I2C设备分发时钟， 从而使其释放 I2C总线， 达到防止 I2C总线挂死的目的。 也就是说， 防挂 死模块主要起复位作用。 针对复位作用而言， 在单板初始化或者复位操作 的时候， CPLD会对从设备的 SCL上分发时钟信号， 以便释放到各个从设 备对 I2C总线的占用。
以下对本发明进行举例阐述。
系统实施例：
如图 1 所示为本发明系统实施例的组成结构示意图， 也可以理解为 CPLD实现 I2C透明桥的组成结构示意图。 图 1中，主设备发出的 I2C总线 ( SCL M, SDA M )经过 CPLD的 I2C透明桥处理后 , 可以分发多路 I2C 总线（SCL— S— 1 , SDA S l ; SCL S 2 , SDA S 2; SCL S N, SDA S N ), 在这里可以根据实际需要选择 I2C的路数。
图 1中， CPLD主要包括信号釆集模块、时钟分发模块、方向控制模块、 数据控制模块和防挂死模块， 下面分别说明各个模块的具体功能。
信号釆集模块， 利用一个高频率的时钟信号， 即相对于 I2C总线 SCL 信号的频率的时钟信号， 釆集 I2C总线的 SCL和 SDA。 利用高频信号釆集 低频信号，可以通过判断两个釆样点是否电平一样，釆集到 SCL和 SDA线 上的上升边沿和下降边沿。
时钟分发模块， 将 I2C总线上 master的 SCL信号， 即上级 I2C总线的 SCL信号扩展到下级各路 I2C的 SCL上。由于 SCL信号是由主设备发送至 所有从设备的单向信号， 因此， 在 I2C 总线正常响应的时候， 只要将主设 备的 SCL— M信号扩展为多路， 然后分发给各个从设备的 SCL— S即可。
方向控制模块，通过判断上下级 I2C总线上的当前数据状态，确定 SDA 信号的方向， 是上级读下级 I2C设备的方向， 还是上级写下级 I2C设备的 方向。 这里， I2C 总线的状态包括： 开始 （ START )、 结束（STOP )、 读操 作（READ )、 写操作（WRITE )和应答（ ACK )等状态。 其中， SDA信号 的方向可以用参数 SD A— DIR表示， SD A— DIR为 0时， 即主设备要写从设 备时， 表示主设备到从设备的方向； SDA— DIR为 1时， 即主设备要读从设 备时， 表示从设备到主设备的方向。
数据控制模块， 根据方向控制模块的信号 SDA— DIR, 来选择 SDA信 号的方向。 例如， 当主设备 SDA— M 要写从设备的 SDA— S— 1 时， 此时 SDA— DIR=0, 则 SDA信号的方向为： SDA— M为输出， 即 CPLD I/O管脚 方向， SDA— S— 1为输入， 即 CPLD I/O管脚方向。 当主设备 SDA M要读从 设备的 SDA— S— 1时， 此时 SDA— DIR=1 , 则 SDA信号的方向为： SDA— M 为输入， 即 CPLD I/O管脚方向， SDA— S— 1为输出， 即 CPLD I/O管脚方向。
防挂死模块， 在复位系统的过程中， 向各个下级 I2C设备分发时钟， 从而使其释放 I2C总线， 达到防止 I2C总线挂死的目的。 在主设备重启等 异常操作时， 通过系统产生一个时钟， 分发给各个从设备的 SCL— S, 从而 可以使各个从设备的 I2C时序完成， 释放 I2C总线。 这样， 当主设备起来 以后， 也不会因为扫描 I2C设备， 得到错误的应答而引起 I2C设备挂死。
对 I2C总线的控制中， 由于 SCL信号都是由主设备发往从设备， 仅仅 涉及将主设备发来的 SCL信号分成多路 SCL信号的问题； 而 SDA信号则 不然， 可能由主设备发往从设备， 也可能由从设备发往主设备， 因此， 对 于 SDA信号还需要判断 SDA信号的方向。 I2C总线的开始、停止状态如图 2所示； I2C总线完整的时序如图 3所示； 图 3中的 ACK指应答； RAV指 读 /写。 I2C总线的读写操作格式如以下表 1、 表 2所示。
以下表 1为 I2C总线写操作的格式， 表 2为 I2C总线读操作的格式。
Figure imgf000010_0003
Figure imgf000010_0001
Figure imgf000010_0004
Figure imgf000010_0002
利用 CPLD的软件实现，将主设备的 SCL信号分成多路 SCL信号比较 易于实现， 而判断 SDA信号的方向相对复杂些， 因此， 这里仅对本发明用 于判断 SDA信号的方向的方向控制模块进行具体阐述， 下面详细介绍该方 向控制模块内部的具体实现流程， 包括以下步骤：
第一步， 设置默认状态 SDA— DIR为 0。
第二步， 当 I2C总线开始信号（START )后， 设置一个计数器 CO, 开 始对 SCL信号的上升沿触发计数，在计数到 8时，如果当前 SDA信号的值 为 0, 则判断 I2C总线处于写操作过程中； 如果当前 SDA信号的值为 1 , 则判断 I2C总线处于读操作过程中。
第三步， 如果 I2C总线处于写操作过程中， 则当 CO计数到 9时， 将 SDA— DIR设置为 1 , 表示 SDA方向为从设备到到设备， 并保持一个 SCL 时钟周期， 接受从设备发送端 ACK信号， 然后恢复 SDA— DIR=0, C0=1。
第四步， 如果 I2C总线处于读操作过程中， 则当再次检测到 I2C总线 开始信号 （START )后， 设置 SDA— DIR=1 , 设置一个计数器 C1 , 开始对 SCL信号的上升沿触发计数， 当 C1计数到 9时， 将 SDA— DIR设置为 0, 表示 SDA方向为主设备到从设备， 并保持一个 SCL时钟周期，接受主设备 发送端 ACK信号， 然后恢复 SDA— DIR=1 , Cl=l。
第五步， 当检测到 I2C 总线结束信号 （STOP ) 时， 设置默认状态 SDA DIR为 0, 清计数器 C0、 C1为 0。
一种实现 I2C总线控制的方法， 该方法包括以下步骤：
步骤 101、 将釆集自主设备的 I2C总线的 SCL信号分成多路并扩展到 从设备的 I2C总线上。
步骤 102、 在釆集自主设备的 I2C总线的 SDA信号与从设备的 I2C总 线的 SDA信号之间， 判断当前数据状态并确定出当前 SDA信号的方向。
针对以上由步骤 101~102所构成的技术方案而言， 釆集具体包括： 信 号釆集模块釆用高频率的时钟信号釆集主设备的 I2C 总线的 SCL信号和
SDA信号。
步骤 101的具体处理过程为：时钟分发模块将主设备的 I2C总线的 SCL 信号扩展到下级多路从设备的 I2C总线的 SCL信号上。
步骤 102 的具体处理过程为： 方向控制模块通过判断主设备与下级多 路从设备的 I2C总线上的当前数据状态， 确定出当前 SDA信号的方向。
其中， 当前数据状态为 SDA DIR=0时， 所述当前 SDA信号的方向具 体为： 由主设备到从设备的方向； 或者， 当前数据状态为 SDA— DIR=1时， 当前 SDA信号的方向具体为： 由从设备到主设备的方向。
这里， 该方法除了步骤 101和步骤 102 , 还包括： 防挂死模块在系统启 动或者复位过程中向各个下级从设备分发时钟，使各个下级从设备释放 I2C 总线。
以上所述， 仅为本发明的较佳实施例而已， 并非用于限定本发明的保 护范围。

Claims

权利要求书
1、 一种实现 I2C总线控制的系统， 其特征在于， 该系统包括： 复杂可 编程逻辑器件 ( CPLD ), 用于将釆集自主设备的 I2C总线的 SCL信号分成 多路并扩展到从设备的 I2C总线上； 在釆集自主设备的 I2C总线的 SDA信 号与从设备的 I2C总线的 SDA信号之间， 判断当前数据状态并确定出当前 SDA信号的方向。
2、根据权利要求 1所述的系统，其特征在于，所述 CPLD进一步包括： 信号釆集模块、 时钟分发模块和方向控制模块； 其中，
信号釆集模块， 用于釆用高频率的时钟信号釆集主设备的 I2C 总线的 SCL信号和 SDA信号；
时钟分发模块， 用于将主设备的 I2C总线的 SCL信号扩展到下级多路 从设备的 I2C总线的 SCL信号上；
方向控制模块， 用于通过判断主设备与下级多路从设备的 I2C 总线上 的当前数据状态， 确定出当前 SDA信号的方向。
3、 根据权利要求 2 所述的系统， 其特征在于， 所述当前数据状态为 SDA— DIR=0时， 所述当前 SDA信号的方向为： 由主设备到从设备的方向； 或者， 所述当前数据状态为 SDA— DIR= 1时， 所述当前 SDA信号的方 向为： 由从设备到主设备的方向。
4、 根据权利要求 2或 3所述的系统， 其特征在于， 所述 CPLD进一步 包括： 数据控制模块， 用于根据方向控制模块的信号， 选择 SDA信号的方 向。
5、根据权利要求 4所述的系统，其特征在于，所述 CPLD进一步包括： 防挂死模块， 用于在系统启动或者复位过程中向各个下级从设备分发时钟， 使各个下级从设备释放 I2C总线。
6、 一种实现 I2C总线控制的方法， 其特征在于， 该方法包括： 将釆集自主设备的 I2C 总线的 SCL信号分成多路并扩展到从设备的 I2C总线上；
在釆集自主设备的 I2C总线的 SDA信号与从设备的 I2C总线的 SDA 信号之间， 判断当前数据状态并确定出当前 SDA信号的方向。
7、 根据权利要求 6所述的方法， 其特征在于， 所述釆集包括： 信号釆 集模块釆用高频率的时钟信号釆集主设备的 I2C总线的 SCL信号和 SDA信 号。
8、根据权利要求 7所述的方法， 其特征在于， 将所述 SCL信号分成多 路并扩展到从设备的 I2C总线上包括： 时钟分发模块将主设备的 I2C总线 的 SCL信号扩展到下级多路从设备的 I2C总线的 SCL信号上。
9、 根据权利要求 8所述的方法， 其特征在于， 在所述 SDA信号与从 设备的 I2C总线的 SDA信号之间， 判断当前数据状态并确定出当前 SDA 信号的方向包括： 方向控制模块通过判断主设备与下级多路从设备的 I2C 总线上的当前数据状态， 确定出当前 SDA信号的方向； 其中，
所述当前数据状态为 SDA— DIR=0时， 所述当前 SDA信号的方向为： 由主设备到从设备的方向； 或者， 所述当前数据状态为 SDA— DIR=1时， 所 述当前 SDA信号的方向为： 由从设备到主设备的方向。
10、 根据权利要求 6至 9中任一项所述的方法， 其特征在于， 该方法 还包括： 防挂死模块在系统启动或者复位过程中向各个下级从设备分发时 钟， 使各个下级从设备释放 I2C总线。
PCT/CN2010/077010 2010-01-18 2010-09-16 一种实现i2c总线控制的系统及方法 WO2011085595A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP10842878.0A EP2527988A4 (en) 2010-01-18 2010-09-16 METHOD AND SYSTEM FOR INTEGRATED INTERCONNECTED BUS CONTROL
US13/522,672 US20120311211A1 (en) 2010-01-18 2010-09-16 Method and system for controlling inter-integrated circuit (i2c) bus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010034257.0A CN101763331B (zh) 2010-01-18 2010-01-18 一种实现i2c总线控制的系统及方法
CN201010034257.0 2010-01-18

Publications (1)

Publication Number Publication Date
WO2011085595A1 true WO2011085595A1 (zh) 2011-07-21

Family

ID=42494495

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/077010 WO2011085595A1 (zh) 2010-01-18 2010-09-16 一种实现i2c总线控制的系统及方法

Country Status (4)

Country Link
US (1) US20120311211A1 (zh)
EP (1) EP2527988A4 (zh)
CN (1) CN101763331B (zh)
WO (1) WO2011085595A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112114992A (zh) * 2020-09-21 2020-12-22 济南浪潮高新科技投资发展有限公司 一种i2c防挂死设计方法
CN115129516A (zh) * 2022-06-30 2022-09-30 苏州浪潮智能科技有限公司 一种PCIe设备I2C挂死问题处理方法及相关组件

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763331B (zh) * 2010-01-18 2014-04-09 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法
CN102375749B (zh) * 2010-08-24 2014-06-18 上海华虹集成电路有限责任公司 一种采用i2c总线快速下载和更新固件的方法
CN102025788A (zh) * 2010-12-03 2011-04-20 华为技术有限公司 通信装置、通信方法和通信系统
CN102567267A (zh) * 2010-12-31 2012-07-11 北京大唐高鸿数据网络技术有限公司 Tdm总线扩展方法
CN102073611B (zh) * 2011-02-16 2012-11-28 东莞市泰斗微电子科技有限公司 一种i2c总线控制系统及方法
US20140244874A1 (en) * 2012-01-26 2014-08-28 Hewlett-Packard Development Company, L.P. Restoring stability to an unstable bus
US8898358B2 (en) 2012-07-04 2014-11-25 International Business Machines Corporation Multi-protocol communication on an I2C bus
CN103530249B (zh) * 2012-07-06 2016-08-03 鸿富锦精密工业（深圳）有限公司 内部整合电路总线传输系统及其传输方法
CN104038380A (zh) * 2013-03-07 2014-09-10 鸿富锦精密工业（深圳）有限公司 服务器主板检测系统及方法
US9153533B2 (en) * 2013-03-13 2015-10-06 Invensas Corporation Microelectronic elements with master/slave configurability
CN103353854A (zh) * 2013-06-26 2013-10-16 华为数字技术（苏州）有限公司 一种增加数据保持时间的方法和设备
CN104346254A (zh) * 2013-07-25 2015-02-11 鸿富锦精密电子(天津)有限公司 I2c总线监控装置
US8943256B1 (en) * 2013-08-08 2015-01-27 Cypress Semiconductor Corporation Serial data intermediary device, and related systems and methods
US9460042B2 (en) 2013-09-03 2016-10-04 Hewlett Packard Enterprise Development Lp Backplane controller to arbitrate multiplexing of communication
CN104809087B (zh) * 2014-01-25 2019-05-28 鸿富锦精密电子(天津)有限公司 电子装置系统的数据传输方法及电子装置系统
CN103995576A (zh) * 2014-06-06 2014-08-20 山东超越数控电子有限公司 一种基于cpld的计算机电源管理方法
CN104199796B (zh) * 2014-09-18 2018-11-02 歌尔股份有限公司 Iic通信方法以及实现iic通信的嵌入式系统
CN105957491A (zh) * 2016-07-14 2016-09-21 深圳市华星光电技术有限公司 I2c传输电路及显示装置
WO2018047083A2 (en) 2016-09-07 2018-03-15 Texas Tech University System Electric current imaging system
RU171656U1 (ru) * 2017-01-10 2017-06-08 Федеральное государственное бюджетное образовательное учреждение высшего образования "Комсомольский-на-Амуре государственный технический университет" (ФГБОУ ВО "КнАГТУ") Устройство мониторинга линии интерфейса последовательной асимметричной шины
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
EP3537307A4 (en) * 2018-01-09 2019-12-25 Shenzhen Goodix Technology Co., Ltd. METHOD FOR HANDLING THE I2C BUS BLOCKING, ELECTRONIC DEVICE AND COMMUNICATION SYSTEM
CN108399137B (zh) * 2018-03-07 2021-07-23 广州芯德通信科技股份有限公司 Pon模块基于cpld的i2c切换方法
CN110659238A (zh) * 2018-06-28 2020-01-07 鸿富锦精密电子(天津)有限公司 数据通信系统
CN109446145B (zh) * 2018-10-30 2021-10-29 郑州云海信息技术有限公司 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN109491946A (zh) * 2018-11-12 2019-03-19 郑州云海信息技术有限公司 一种用于i2c总线扩展的芯片和方法
CN110046120B (zh) * 2019-04-12 2022-02-18 苏州浪潮智能科技有限公司 基于iic协议的数据处理方法、装置、系统及存储介质
FR3100349B1 (fr) * 2019-08-28 2022-07-08 Stmicroelectronics Grand Ouest Sas Communication sur bus I2C
CN110990313B (zh) * 2019-11-29 2021-07-30 苏州浪潮智能科技有限公司 一种i3c总线处理时钟拉伸的方法、设备以及存储介质
CN111124981B (zh) * 2019-11-29 2021-11-23 苏州浪潮智能科技有限公司 一种服务器i2c设备的管理系统及方法
CN111124972A (zh) * 2019-12-02 2020-05-08 深圳震有科技股份有限公司 基于相同i2c地址的芯片扩展方法、系统及存储介质
CN111124963A (zh) * 2019-12-09 2020-05-08 深圳震有科技股份有限公司 Cpld实现iic接口从设备方法、智能终端及储存介质
CN111208892B (zh) * 2020-01-10 2022-04-01 江苏钜芯集成电路技术股份有限公司 一种用串行i2c信号对芯片系统实现复位的方法
CN111339019B (zh) * 2020-02-23 2021-10-29 苏州浪潮智能科技有限公司 一种通过cpld进行i2c总线扩展的方法和装置
CN111538626B (zh) * 2020-05-08 2023-03-24 成都蓉博通信技术有限公司 一种从i2c设备解挂死的方法
US11210260B1 (en) 2020-07-29 2021-12-28 Astec International Limited Systems and methods for monitoring serial communication between devices
CN112051890B (zh) * 2020-08-27 2022-07-26 海光信息技术股份有限公司 I2c总线的时钟控制方法、主设备及连接i2c总线的设备系统
CN112463707B (zh) * 2020-12-11 2023-01-06 苏州浪潮智能科技有限公司 一种i2c链路管理系统及方法
CN113296995A (zh) * 2021-05-21 2021-08-24 深圳市极致兴通科技有限公司 硬件实现iic防挂死的方法、装置及计算机存储介质
CN114817113B (zh) * 2022-04-30 2023-07-14 苏州浪潮智能科技有限公司 一种用于判断sda数据方向的方法、系统、设备和存储介质
CN118409995B (zh) * 2024-07-04 2024-09-27 四川华鲲振宇智能科技有限责任公司 一种通过服务器cpld扩展管理通道的系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577308A (zh) * 2003-07-03 2005-02-09 汤姆森特许公司 经总线连接进行随机访问的方法和数据结构
CN101324875A (zh) * 2007-06-11 2008-12-17 大唐移动通信设备有限公司 一种扩展i2c总线的方法及i2c总线扩展装置
CN101763331A (zh) * 2010-01-18 2010-06-30 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892933A (en) * 1997-03-31 1999-04-06 Compaq Computer Corp. Digital bus
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US6339806B1 (en) * 1999-03-23 2002-01-15 International Business Machines Corporation Primary bus to secondary bus multiplexing for I2C and other serial buses
US6874052B1 (en) * 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
US7092041B2 (en) * 2000-12-20 2006-08-15 Thomson Licensing I2C bus control for isolating selected IC's for fast I2C bus communication
US7149838B2 (en) * 2001-05-29 2006-12-12 Sun Microsystems, Inc. Method and apparatus for configuring multiple segment wired-AND bus systems
US6842806B2 (en) * 2001-05-29 2005-01-11 Sun Microsystems, Inc. Method and apparatus for interconnecting wired-AND buses
US6857040B2 (en) * 2001-12-05 2005-02-15 Hewlett-Packard Development Company, L.P. Bi-directional bus bridge in which multiple devices can assert bus concurrently
US6874050B2 (en) * 2002-01-16 2005-03-29 Hewlett-Packard Development Company, L.P. Circuit and method for expanding a serial bus
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
US7039734B2 (en) * 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US20040255070A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter-integrated circuit router for supporting independent transmission rates
US7398345B2 (en) * 2003-06-12 2008-07-08 Hewlett-Packard Development Company, L.P. Inter-integrated circuit bus router for providing increased security
US7010639B2 (en) * 2003-06-12 2006-03-07 Hewlett-Packard Development Company, L.P. Inter integrated circuit bus router for preventing communication to an unauthorized port
US6954810B2 (en) * 2003-06-30 2005-10-11 Lsi Logic Corporation Transparent switch
US7348803B2 (en) * 2005-06-24 2008-03-25 Integrated Electronic Solutions Pty. Ltd. Bi-directional bus buffer
KR100772389B1 (ko) * 2006-01-12 2007-11-01 삼성전자주식회사 메모리 인식 장치
US7793022B2 (en) * 2007-07-25 2010-09-07 Redmere Technology Ltd. Repeater for a bidirectional serial bus
CN100568211C (zh) * 2007-09-11 2009-12-09 中兴通讯股份有限公司 用可编程器件实现访问多个i2c从器件的方法及装置
TWI407316B (zh) * 2008-03-12 2013-09-01 Inventec Corp 解決具有相同定址位址之兩ｉ2ｃ從屬裝置間產生衝突的裝置
CN101609440B (zh) * 2008-06-20 2011-11-16 华为技术有限公司 总线系统和总线从锁定状态中恢复的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577308A (zh) * 2003-07-03 2005-02-09 汤姆森特许公司 经总线连接进行随机访问的方法和数据结构
CN101324875A (zh) * 2007-06-11 2008-12-17 大唐移动通信设备有限公司 一种扩展i2c总线的方法及i2c总线扩展装置
CN101763331A (zh) * 2010-01-18 2010-06-30 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112114992A (zh) * 2020-09-21 2020-12-22 济南浪潮高新科技投资发展有限公司 一种i2c防挂死设计方法
CN112114992B (zh) * 2020-09-21 2023-11-14 山东浪潮科学研究院有限公司 一种i2c防挂死设计方法
CN115129516A (zh) * 2022-06-30 2022-09-30 苏州浪潮智能科技有限公司 一种PCIe设备I2C挂死问题处理方法及相关组件

Also Published As

Publication number Publication date
US20120311211A1 (en) 2012-12-06
EP2527988A4 (en) 2013-07-10
EP2527988A1 (en) 2012-11-28
CN101763331B (zh) 2014-04-09
CN101763331A (zh) 2010-06-30

Similar Documents

Publication Publication Date Title
WO2011085595A1 (zh) 一种实现i2c总线控制的系统及方法
US10127170B2 (en) High density serial over LAN management system
US9858238B2 (en) Dual mode USB and serial console port
US9954727B2 (en) Automatic debug information collection
US8775707B2 (en) Single wire bus system
US10101764B2 (en) Automatic clock configuration system
CA2759946A1 (en) Single wire bus system
CN110647486B (zh) 一种PCIe链路训练方法、端设备及通讯系统
US20170109248A1 (en) Sharing bus port by multiple bus hosts
US9436647B2 (en) IIC bus start-stop detection circuit
CN101639821B (zh) 一种具有内容冗余链路的服务器smbus接口芯片
US10140235B2 (en) Server
CN117093522A (zh) 复杂可编程逻辑器件及其与基板管理控制器通信方法
US20120136501A1 (en) Computer chassis system
US7395365B2 (en) Data transfer control system, electronic instrument, program, and data transfer control method
CN111737183A (zh) 一种服务器及一种i2c总线的通信故障处理方法和系统
WO2017012459A1 (zh) 系统总线设备响应超时的处理方法、装置及存储介质
US7457904B2 (en) Methods and systems for a reference clock
US20100031087A1 (en) Method of control in a system having a media reader
KR20150061348A (ko) I2c 통신에서 디바이스 어드레스를 설정하는 방법 및 디바이스 어드레스를 설정하는 장치
WO2013027297A1 (ja) 半導体装置、管理装置、及びデータ処理装置
CN104125096A (zh) 一种基于i2c总线的服务器网络配置方法
JP6596901B2 (ja) データ転送制御装置及びそれを用いた電子機器
CN111221760A (zh) 一种i2c总线的通信控制方法、装置及存储介质
CN102902647A (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10842878

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13522672

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010842878

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 6742/DELNP/2012

Country of ref document: IN