CN111339019B - 一种通过cpld进行i2c总线扩展的方法和装置 - Google Patents

一种通过cpld进行i2c总线扩展的方法和装置 Download PDF

Info

Publication number
CN111339019B
CN111339019B CN202010110110.9A CN202010110110A CN111339019B CN 111339019 B CN111339019 B CN 111339019B CN 202010110110 A CN202010110110 A CN 202010110110A CN 111339019 B CN111339019 B CN 111339019B
Authority
CN
China
Prior art keywords
cpld
data
bus
bmc
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010110110.9A
Other languages
English (en)
Other versions
CN111339019A (zh
Inventor
陈信豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010110110.9A priority Critical patent/CN111339019B/zh
Publication of CN111339019A publication Critical patent/CN111339019A/zh
Application granted granted Critical
Publication of CN111339019B publication Critical patent/CN111339019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种通过CPLD进行I2C总线扩展的方法和装置，该方法包括以下步骤：BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存；所述CPLD实时获取I2C设备的时钟信号，并在所述时钟信号为高电平时每次读取1比特所述锁存的数据以发送到所述I2C设备；所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存；所述I2C设备接收到完整所述数据后将响应信号经由所述CPLD发送到所述BMC，所述BMC响应于接收到所述响应信号而继续传送下一个数据到所述CPLD。本发明通过CPLD实现I2C总线扩展并实现I2C时钟拉伸功能，达到节省板材与降低物料成本的贡献，且不影响原来主板上的功能。

Description

一种通过CPLD进行I2C总线扩展的方法和装置
技术领域
本发明涉及计算机领域，并且更具体地，涉及一种通过CPLD进行I2C 总线扩展的方法和装置
背景技术
CPLD已广泛应用于服务器的设计，在目前服务器的系统架构中，BMC 会有许多的I2C总线输出以接外部的I2C设备(Device)，也因为服务器上有众多的I2C设备，所以为了可以让BMC可以控制到服务器上的所有I2C 设备，在BMC输出的I2C总线后，会再桥接I2C开关(I2Cswitch)以对I2C 总线进行扩展，藉由I2C开关，BMC就可以控制所有服务器上的I2C设备。
在传统服务器的设计，在主板上会有BMC通过I2C开关去控制所有的 I2C设备，而CPLD主要是控制主板上的所有的上电时序，架构图如图1所示。此架构中，BMC为了可以控制所有主板上的I2C设备，必须外接许多的I2C开关，除了会占用主板的空间，造成主板的板材浪费，也因为加入了 I2C开关，而增加整个主板的物料成本，造成服务器的成本大大提升。
因此，也有将主板上所有的I2C开关藉由CPLD来达成的方法，其架构如图2所示。但是，在主板上众多的I2C设备中，有许多会I2C设备会支持I2C时钟拉伸功能，I2C设备由于某种原因(数据处理或准备)拉低SCL 时钟线(此时总线属于被占用状态)，而CPLD并未判断SCL(时钟信号) 的是否为高空闲而继续通信，造成测试时系统当机或是功能异常，从而造成无法挽救的地步。
发明内容
鉴于此，本发明实施例的目的在于提出一种通过CPLD进行I2C总线扩展的方法和装置，以通过CPLD来达成I2C开关功能时，还能支持I2C时钟拉伸功能。
基于上述目的，本发明实施例的一方面提供了一种通过CPLD进行I2C 总线扩展的方法，包括以下步骤：
BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存；
所述CPLD实时获取I2C设备的时钟信号，并在所述时钟信号为高电平时每次读取1比特所述锁存的数据以发送到所述I2C设备；
所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存；
所述I2C设备接收到完整所述数据后将响应信号经由所述CPLD发送到所述BMC，所述BMC响应于接收到所述响应信号而继续传送下一个数据到所述CPLD。
在一些实施方式中，BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存包括：
所述BMC每次将1字节的数据发送到所述CPLD。
在一些实施方式中，所述方法还包括：
所述BMC通过前端I2C总线对所述CPLD进行寻址，对所述CPLD内部寄存器进行配置以选择与其中一路后端I2C总线进行通信，从而通过所述 CPLD与相对应的I2C设备进行通信。
在一些实施方式中，所述后端I2C总线为多条，每条所述I2C总线与相应的I2C设备进行通信。
在一些实施方式中，所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存进一步包括：
所述CPLD响应于所述时钟信号由低电平恢复为高电平，将所述剩余未发送的所述数据依次读取1比特发送到所述I2C设备。
本发明实施例的另一方面提供了一种通过CPLD进行I2C总线扩展的装置，包括：
至少一个处理器；和
存储器，所述存储器存储有处理器可运行的程序代码，所述程序代码在被处理器运行时实施以下步骤：
BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存；
所述CPLD实时获取I2C设备的时钟信号，并在所述时钟信号为高电平时每次读取1比特所述锁存的数据以发送到所述I2C设备；
所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存；
所述I2C设备接收到完整所述数据后将响应信号经由所述CPLD发送到所述BMC，所述BMC响应于接收到所述响应信号而继续传送下一个数据到所述CPLD。
在一些实施方式中，BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存包括：
所述BMC每次将1字节的数据发送到所述CPLD。
在一些实施方式中，所述步骤还包括：
所述BMC通过前端I2C总线对所述CPLD进行寻址，对所述CPLD内部寄存器进行配置以选择与其中一路后端I2C总线进行通信，从而通过所述 CPLD与相对应的I2C设备进行通信。
在一些实施方式中，所述后端I2C总线为多条，每条所述I2C总线与相应的I2C设备进行通信。
在一些实施方式中，所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存进一步包括：
所述CPLD响应于所述时钟信号由低电平恢复为高电平，将所述剩余未发送的所述数据依次读取1比特发送到所述I2C设备。
本发明具有以下有益技术效果：本发明实施例提供的一种通过CPLD 进行I2C总线扩展的方法和装置通过CPLD实现I2C时钟拉伸功能，让主板上的所有的I2C开关可以透过CPLD来实现，达到节省板材与降低物料成本的贡献，且不影响原来主板上的功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1是BMC通过I2C开关控制所有的I2C设备的架构示意图；
图2是BMC通过CPLD控制所有的I2C设备的架构示意图；
图3是根据本发明的一种通过CPLD进行I2C总线扩展的方法的流程图；
图4是未出现时钟拉伸时I2C控制模式示意图；
图5是出现时钟拉伸时I2C控制模式示意图；
图6是根据本发明的一种通过CPLD进行I2C总线扩展的装置的硬件结构示意图。
具体实施方式
以下描述了本发明的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本发明的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
基于上述目的，本发明的实施例一方面提出了一种通过CPLD进行I2C 总线扩展的方法，如图3所示，包括以下步骤：
步骤S301：BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存；
步骤S302：所述CPLD实时获取I2C设备的时钟信号，并在所述时钟信号为高电平时每次读取1比特所述锁存的数据以发送到所述I2C设备；
步骤S303：所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存；
步骤S304：所述I2C设备接收到完整所述数据后将响应信号经由所述 CPLD发送到所述BMC，所述BMC响应于接收到所述响应信号而继续传送下一个数据到所述CPLD。
在一些实施例中，BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存包括：所述BMC每次将1字节的数据发送到所述CPLD。如图4所示，当相应的I2C设备经由CPLD接收到来自BMC(Master)的1 个字节(byte)的控制信号数据后，会产生一个响应信号(ACK)，当CPLD 接收到I2C设备的响应信号后，再将此响应信号送回给BMC(Master),BMC 接收到CPLD送出的响应信号后，即可再送出下一个字节的控制信号，以此类推。
在一些实施例中，所述方法还包括：所述BMC通过前端I2C总线对所述CPLD进行寻址，对所述CPLD内部寄存器进行配置以选择与其中一路后端I2C总线进行通信，从而通过所述CPLD与相对应的I2C设备进行通信。
在一些实施例中，所述后端I2C总线为多条，每条所述I2C总线与相应的I2C设备进行通信。CPLD检测前端I2C总线上的信息，判断BMC的寻址动作和扩展前端I2C总线上CPLD的应答和数据传输动作，通过扩展后的后端I2C总线与从设备(即I2C设备)进行通信。
在一些实施例中，所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存进一步包括：所述CPLD响应于所述时钟信号由低电平恢复为高电平，将所述剩余未发送的所述数据依次读取1比特发送到所述I2C设备。
在根据本发明的一个实施例中，如图5所示，Master端(即BMC)发送8比特(bit)数据给CPLD，CPLD将Master端送出的8比特数据锁存，此时Master端因为没有接收到响应信号(ACK)，所以暂停向CPLD发送数据。CPLD将锁存的数据串列发送出1比特，并且在发送出1比特数据之前，必须先判断时钟信号(SCL)是否为高电平，若为高电平才将此1比特数据发送到I2C设备端；若时钟信号(SCL)为低电平就不能将此1比特数据发送到I2C设备端，避免数据丢失，并等时钟信号(SCL)恢复后在重新发送锁存的剩余比特的所述数据。待I2C设备端接收到完整的8比特数据后， I2C设备端会发送响应信号，CPLD接收到此响应信号(ACK＝0)后，会再将此响应信号回传至Master端。Master端接收到CPLD送出的响应信号 (ACK＝0)后，就可继续送出数据给CPLD。由此，即可由CPLD完成I2C 开关支持时钟拉伸的控制流程。
在技术上可行的情况下，以上针对不同实施例所列举的技术特征可以相互组合，或者改变、添加以及省略等等，从而形成本发明范围内的另外实施例。
从上述实施例可以看出，本发明实施例提供的一种通过CPLD进行I2C 总线扩展的方法通过CPLD实现I2C时钟拉伸功能，让主板上的所有的I2C 开关可以透过CPLD来实现，达到节省板材与降低物料成本的贡献，且不影响原来主板上的功能。
基于上述目的，本发明实施例的另一个方面，提出了一种通过CPLD 进行I2C总线扩展的装置，包括：
至少一个处理器；和
存储器，所述存储器存储有处理器可运行的程序代码，所述程序代码在被处理器运行时实施以下步骤：
BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存；
所述CPLD实时获取I2C设备的时钟信号，并在所述时钟信号为高电平时每次读取1比特所述锁存的数据以发送到所述I2C设备；
所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存；
所述I2C设备接收到完整所述数据后将响应信号经由所述CPLD发送到所述BMC，所述BMC响应于接收到所述响应信号而继续传送下一个数据到所述CPLD。
在一些实施例中，BMC将数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存包括：所述BMC每次将1字节的数据发送到所述CPLD。
在一些实施例中，所述步骤还包括：所述BMC通过前端I2C总线对所述CPLD进行寻址，对所述CPLD内部寄存器进行配置以选择与其中一路后端I2C总线进行通信，从而通过所述CPLD与相对应的I2C设备进行通信。
在一些实施例中，所述后端I2C总线为多条，每条所述I2C总线与相应的I2C设备进行通信。
在一些实施例中，所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存进一步包括：所述CPLD响应于所述时钟信号由低电平恢复为高电平，将所述剩余未发送的所述数据依次读取1比特发送到所述I2C设备。
如图6所示，为本发明提供的通过CPLD进行I2C总线扩展的装置的一个实施例的硬件结构示意图。
以如图6所示，在该装置中包括处理器601以及存储器602，并还可以包括：输入装置603和输出装置604。
处理器601、存储器602、输入装置603和输出装置604可以通过总线或者其他方式连接，图6中以通过总线连接为例。
存储器602作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的所述通过CPLD进行I2C总线扩展的方法对应的程序指令/模块。处理器 601通过运行存储在存储器602中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的通过CPLD进行I2C总线扩展的方法。
存储器602可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据通过CPLD进行I2C总线扩展的方法所创建的数据等。此外，存储器602 可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器602可选包括相对于处理器601远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置603可接收输入的数字或字符信息，以及产生与通过CPLD 进行I2C总线扩展的方法的计算机设备的用户设置以及功能控制有关的键信号输入。输出装置604可包括显示屏等显示设备。
所述一个或者多个通过CPLD进行I2C总线扩展的方法对应的程序指令 /模块存储在所述存储器602中，当被所述处理器601执行时，执行上述任意方法实施例中的通过CPLD进行I2C总线扩展的方法。
所述执行所述通过CPLD进行I2C总线扩展的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。
此外，典型地，本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文所述的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA) 或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM 存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。 ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器、磁盘或光盘等。
上述实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求) 被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (6)

1.一种通过CPLD进行I2C总线扩展的方法，其特征在于，包括以下步骤：
BMC每次将1字节的数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存；
所述CPLD实时获取I2C设备的时钟信号，并在所述时钟信号为高电平时每次读取1比特所述锁存的数据以发送到所述I2C设备；
所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存，其中所述CPLD响应于所述时钟信号由低电平恢复为高电平将所述剩余未发送的所述数据依次读取1比特发送到所述I2C设备；
所述I2C设备接收到完整所述数据后将响应信号经由所述CPLD发送到所述BMC，所述BMC响应于接收到所述响应信号而继续传送下一个数据到所述CPLD。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述BMC通过前端I2C总线对所述CPLD进行寻址，对所述CPLD内部寄存器进行配置以选择与其中一路后端I2C总线进行通信，从而通过所述CPLD与相对应的I2C设备进行通信。
3.根据权利要求2所述的方法，其特征在于，所述后端I2C总线为多条，每条所述I2C总线与相应的I2C设备进行通信。
4.一种通过CPLD进行I2C总线扩展的装置，其特征在于，包括：
至少一个处理器；和
存储器，所述存储器存储有处理器可运行的程序代码，所述程序代码在被处理器运行时实施以下步骤：
BMC每次将1字节的数据发送到CPLD，所述CPLD将接收到的所述数据进行锁存；
所述CPLD实时获取I2C设备的时钟信号，并在所述时钟信号为高电平时每次读取1比特所述锁存的数据以发送到所述I2C设备；
所述CPLD响应于所述时钟信号为低电平而将剩余未发送的所述数据继续锁存，其中所述CPLD响应于所述时钟信号由低电平恢复为高电平将所述剩余未发送的所述数据依次读取1比特发送到所述I2C设备；
所述I2C设备接收到完整所述数据后将响应信号经由所述CPLD发送到所述BMC，所述BMC响应于接收到所述响应信号而继续传送下一个数据到所述CPLD。
5.根据权利要求4所述的装置，其特征在于，所述步骤还包括：
所述BMC通过前端I2C总线对所述CPLD进行寻址，对所述CPLD内部寄存器进行配置以选择与其中一路后端I2C总线进行通信，从而通过所述CPLD与相对应的I2C设备进行通信。
6.根据权利要求5所述的装置，其特征在于，所述后端I2C总线为多条，每条所述I2C总线与相应的I2C设备进行通信。
CN202010110110.9A 2020-02-23 2020-02-23 一种通过cpld进行i2c总线扩展的方法和装置 Active CN111339019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010110110.9A CN111339019B (zh) 2020-02-23 2020-02-23 一种通过cpld进行i2c总线扩展的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010110110.9A CN111339019B (zh) 2020-02-23 2020-02-23 一种通过cpld进行i2c总线扩展的方法和装置

Publications (2)

Publication Number Publication Date
CN111339019A CN111339019A (zh) 2020-06-26
CN111339019B true CN111339019B (zh) 2021-10-29

Family

ID=71181951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010110110.9A Active CN111339019B (zh) 2020-02-23 2020-02-23 一种通过cpld进行i2c总线扩展的方法和装置

Country Status (1)

Country Link
CN (1) CN111339019B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112749105B (zh) * 2021-01-15 2022-11-15 苏州浪潮智能科技有限公司 一种降低espi总线开销的方法和设备
CN113204512B (zh) * 2021-05-08 2023-03-24 山东英信计算机技术有限公司 一种基于uart总线的数据传输方法、系统、介质及设备
CN113656340A (zh) * 2021-08-20 2021-11-16 西安易朴通讯技术有限公司 I2c总线的通信控制方法、系统和装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324875A (zh) * 2007-06-11 2008-12-17 大唐移动通信设备有限公司 一种扩展i2c总线的方法及i2c总线扩展装置
CN102023953A (zh) * 2009-09-17 2011-04-20 研祥智能科技股份有限公司 具有多路i2c总线的系统的控制方法
EP2527988A4 (en) * 2010-01-18 2013-07-10 Zte Corp METHOD AND SYSTEM FOR INTEGRATED INTERCONNECTED BUS CONTROL
CN106598891A (zh) * 2015-10-15 2017-04-26 飞思卡尔半导体公司 集成电路间(i2c)总线系统中的从设备报警信号
CN107645672A (zh) * 2017-08-24 2018-01-30 长芯盛（武汉）科技有限公司 一种便于低速信号传输的多媒体数据线
CN109739794A (zh) * 2018-12-19 2019-05-10 郑州云海信息技术有限公司 一种使用cpld实现i2c总线扩展的系统及方法
CN110659238A (zh) * 2018-06-28 2020-01-07 鸿富锦精密电子(天津)有限公司 数据通信系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324875A (zh) * 2007-06-11 2008-12-17 大唐移动通信设备有限公司 一种扩展i2c总线的方法及i2c总线扩展装置
CN102023953A (zh) * 2009-09-17 2011-04-20 研祥智能科技股份有限公司 具有多路i2c总线的系统的控制方法
EP2527988A4 (en) * 2010-01-18 2013-07-10 Zte Corp METHOD AND SYSTEM FOR INTEGRATED INTERCONNECTED BUS CONTROL
CN106598891A (zh) * 2015-10-15 2017-04-26 飞思卡尔半导体公司 集成电路间(i2c)总线系统中的从设备报警信号
CN107645672A (zh) * 2017-08-24 2018-01-30 长芯盛（武汉）科技有限公司 一种便于低速信号传输的多媒体数据线
CN110659238A (zh) * 2018-06-28 2020-01-07 鸿富锦精密电子(天津)有限公司 数据通信系统
CN109739794A (zh) * 2018-12-19 2019-05-10 郑州云海信息技术有限公司 一种使用cpld实现i2c总线扩展的系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I2C时钟延展;打怪升级ing;《https://blog.csdn.net/weixin_42229404/article/details/81542946》;20180809;全文 *

Also Published As

Publication number Publication date
CN111339019A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN111339019B (zh) 一种通过cpld进行i2c总线扩展的方法和装置
CN111177043B (zh) 加快读取现场可更换单元信息的方法、系统、设备及介质
WO2021129689A1 (zh) 数据位宽转换方法和装置
JP2012514788A (ja) パターン認識プロセッサのためのバス
CN110502377B (zh) 一种基于cpld的重启测试方法
CN109492352B (zh) 一种设备标识组合引擎的实现方法及装置
CN111709032A (zh) 一种在多种分区上实现pfr功能的方法、系统、设备及介质
CN111142896A (zh) 一种存储设备固件升级的方法、设备及可读介质
JP2000222202A (ja) コンピュ―タ・メモリ中にコピ―されたデ―タを介したセキュリティ攻撃を制限する方法および装置
CN112714158A (zh) 事务处理方法、中继网络、跨链网关、系统、介质和设备
US11698880B2 (en) System on chip and device layer
CN114528029B (zh) 一种实现bios选项设置的方法、系统、设备和存储介质
CN110442601B (zh) 一种Openstack镜像数据并行加速的方法和装置
CN110086607B (zh) 快速切换部署密钥的方法、装置、计算机设备和存储介质
CN110659165A (zh) 一种多节点服务器自动化测试方法和装置
CN110764600A (zh) 一种基于cpld/fpga的复位控制方法、设备以及存储介质
CN111709033A (zh) 一种基于puf安全启动服务器的方法、系统、设备及介质
CN111045989A (zh) 一种查询cpld版本信息的方法、设备及介质
US7463266B2 (en) Low overhead serial interface
CN107292142B (zh) 业务操作处理方法、业务操作处理装置及业务终端
CN110780905B (zh) 一种基于usb接口的bmc软件更新方法和装置
US11277154B2 (en) Polar code-based interleaving method and communication apparatus
CN110601917B (zh) 一种基于多系统复用网卡设计的网络性能测试方法和装置
US20120173876A1 (en) Keyless challenge and response system
CN111078467A (zh) 一种实现远程复制一致性的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant