WO2011081288A2 - 멤스 마이크로폰 및 그 제조방법 - Google Patents

멤스 마이크로폰 및 그 제조방법 Download PDF

Info

Publication number
WO2011081288A2
WO2011081288A2 PCT/KR2010/007535 KR2010007535W WO2011081288A2 WO 2011081288 A2 WO2011081288 A2 WO 2011081288A2 KR 2010007535 W KR2010007535 W KR 2010007535W WO 2011081288 A2 WO2011081288 A2 WO 2011081288A2
Authority
WO
WIPO (PCT)
Prior art keywords
membrane
silicon substrate
back plate
air gap
depositing
Prior art date
Application number
PCT/KR2010/007535
Other languages
English (en)
French (fr)
Other versions
WO2011081288A3 (ko
Inventor
김용국
Original Assignee
주식회사 비에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비에스이 filed Critical 주식회사 비에스이
Publication of WO2011081288A2 publication Critical patent/WO2011081288A2/ko
Publication of WO2011081288A3 publication Critical patent/WO2011081288A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor

Definitions

  • the present invention relates to a MEMS microphone and a method of manufacturing the same.
  • microphones are devices that convert voice into electrical signals.
  • the microphone may be applied to various communication devices such as mobile communication devices such as mobile terminals, earphones or hearing aids.
  • mobile communication devices such as mobile terminals, earphones or hearing aids.
  • Such microphones should have good electronic / acoustic performance, reliability and operability.
  • the micron includes a condenser microphone, a MEMS microphone, and the like.
  • the condenser microphone is manufactured by fabricating the diaphragm, the back plate, and the signal processing printed circuit board, respectively, and then assembling the components into the case.
  • the condenser microphone is separated from the process of manufacturing a printed circuit board and the process of manufacturing a condenser microphone, thereby increasing production cost and limiting miniaturization.
  • the MEMS microphone manufactures all the deflection sensing element parts such as the diaphragm and the back plate on a single silicon substrate using a semiconductor process.
  • a MEMS microphone disclosed in Korean Application No. 10-2002-0074492 (filed November 27, 2002) is disclosed.
  • the MEMS microphone is heat-treated at a high temperature of approximately 1100 ° C. to inject electrons into the lower electrode.
  • the membrane (vibration plate) is substantially composed of heterogeneous materials such as a metallic lower electrode, a silicon nitride film, and a silicon oxide film, residual stress (compression stress or expansion stress) is generated due to a difference in thermal expansion coefficient during high temperature heat treatment. Deformation or cracking may occur as the membrane is subjected to residual stress.
  • the membrane may be difficult to accurately vibrate according to the sound, so it may be difficult to accurately convert the generated sound into an electrical signal.
  • the microphone adjusts the thickness of the membrane by etching the lower side of the silicon substrate, the thickness of the membrane may be uneven. When the thickness of the membrane becomes nonuniform, the membrane may vibrate irregularly with respect to the sound, and thus it may be difficult to accurately convert the sound into an electrical signal.
  • WO 2007/112743 discloses a method for manufacturing a MEMS microphone in which a silicon substrate is oxidized to form a bag volume 15.
  • the silicon substrate 9 is oxidized to form the back volume 15, and the conductive layer 2, the metal layer 3, the silicon oxide film 4, etc. are formed to form the porous silicon structure.
  • Deposition and etching processes (steps 1a-1h) and the like are sequentially performed. Since a number of processes to form the porous silicon structure must be performed, the manufacturing time of the MEMS microphone can be significantly increased.
  • the porous silicon structure 9 may be non-uniform oxidation rate of the silicon depending on the voltage conditions, the back volume 15 could be etched non-uniformly. When the surface of the bag volume is non-uniformly etched, the distance between the membrane and the bag volume becomes non-uniform, which makes it difficult to accurately convert sound into an electrical signal.
  • the diaphragm has a significant difference in thermal expansion coefficient between a silicon substrate and a silicon oxide film.
  • the diaphragm since the diaphragm is in contact with the silicon substrate by the silicon oxide film, cracks may be generated due to the difference in the coefficient of thermal expansion at the portion where the diaphragm is in contact with the silicon substrate.
  • An object of the present invention for solving the above-mentioned problems is to provide a MEMS microphone and a method of manufacturing the same that can minimize the residual stress at the site where the membrane is in contact with the silicon substrate.
  • Another object of the present invention is to provide a MEMS microphone and a method of manufacturing the same, which do not need to be heated to a high temperature to adsorb ions to the membrane and the back plate.
  • Another object of the present invention is to facilitate the planarization of the sacrificial layer than the structure in which the membrane and the back plate are stacked on the upper side of the silicon substrate, and by controlling the thickness of the membrane and the back plate freely to adjust the acoustic characteristics of the microphone It is to provide a MEMS microphone and a method of manufacturing the same that can be improved.
  • a silicon substrate is formed; A back plate deposited on the silicon substrate and having a plurality of sound holes; A membrane deposited on the silicon substrate to be spaced apart from the back plate to form an air gap; And a stress buffer deposited on a contact portion between the membrane and the silicon substrate.
  • the step of depositing a stress buffer on the silicon substrate depositing a membrane on the stress buffer; Depositing a sacrificial layer on the membrane; Depositing a back plate such that a plurality of sound holes are formed in the sacrificial layer; Etching the lower side of the silicon substrate to form a back chamber; And removing the sacrificial layer to form an air gap between the membrane and the back plate.
  • the step of depositing a back plate on a silicon substrate depositing a sacrificial layer on the back plate; Depositing a stress buffer around the back plate of the silicon substrate; Depositing a membrane on the stress buffer and the sacrificial layer; Etching the lower side of the silicon substrate to form a back chamber; And removing the sacrificial layer to form an air gap between the membrane and the back plate.
  • the membrane is prevented from being deformed by residual stress, so that the negative pressure measurement can be normally performed.
  • the membrane and the back plate are deposited by electroless plating at a low temperature (a temperature of about 90 ° C.), there is an effect that the MEMS chip and the ASIC chip can be one-chip. Furthermore, there is an effect that can be produced by the unified semiconductor process MEMS microphone.
  • the MEMS microphone is manufactured at a low temperature, there is an effect of minimizing the residual stress remaining in the membrane and the back plate itself. Furthermore, the membrane and the back plate may have an effect of preventing cracks from occurring in contact with the silicon substrate.
  • the membrane and the back plate are deposited using the electroless plating method, the membrane and the back plate can be easily adjusted to stabilize the acoustic properties and increase the acoustic sensitivity.
  • the silicon substrate is etched and the membrane and the back plate are deposited to form an air gap
  • the air gap can be accurately and simply formed. Furthermore, there is an effect of reducing the height of the MEMS microphone and allowing the membrane and the back plate to be more stably fixed to the substrate.
  • FIG. 1 to 3 are cross-sectional views illustrating a process of forming an air gap forming portion on a silicon substrate in a first embodiment of a MEMS microphone according to the present invention.
  • 4 to 6 are cross-sectional views illustrating a process of depositing a stress buffer in an air gap forming portion of the silicon substrate of FIG. 3.
  • FIG. 7 and 8 are cross-sectional views illustrating a process of depositing a membrane on an air gap forming portion of the silicon substrate of FIG. 6.
  • 9 and 10 are cross-sectional views illustrating a process of depositing a sacrificial layer and a back plate on the membrane of FIG. 8.
  • 11 to 13 are cross-sectional views illustrating a process of forming a back chamber and an air gap in the silicon substrate of FIG. 10.
  • FIG. 14 is a schematic view for explaining the operation of the membrane and the stress buffer of FIG.
  • FIG. 15 is a cross-sectional view illustrating a process of forming an air gap forming portion on a silicon substrate in a second embodiment of a MEMS microphone according to the present invention.
  • 16 to 18 are cross-sectional views illustrating a process of depositing a back plate on an air gap forming portion of the silicon substrate of FIG. 15.
  • 19 and 20 are cross-sectional views illustrating a process of depositing a sacrificial layer and a stress buffer on the back plate of FIG. 18.
  • FIG. 21 is a cross-sectional view illustrating a process of depositing a membrane on the stress buffer and the sacrificial layer of FIG. 20.
  • 22 and 23 are cross-sectional views illustrating a process of forming a back chamber and an air gap in a silicon substrate.
  • a first embodiment of a MEMS microphone according to the present invention will be described.
  • FIG. 1 to 3 are cross-sectional views illustrating a process of forming an air gap forming portion on a silicon substrate in a first embodiment of a MEMS microphone according to the present invention.
  • the MEMS microphone includes a silicon substrate 10. Both sides of the silicon substrate 10 have silicon nitride ( ) Or silicon oxide ( Insulation protective layers 11 and 12, such as), are deposited (see FIG. 1). In this case, the silicon nitride is deposited with protective layers 11 and 12 on the surface of the silicon substrate 10 using low pressure chemical vapor deposition (LPCVD).
  • LPCVD low pressure chemical vapor deposition
  • the insulating protective layer 11 on the silicon substrate 10 is etched to form the air gap forming portion 15 (see FIG. 1B).
  • the upper insulating protective layer 11 of the silicon substrate 10 may be etched by Reactive Ion Etching (RIE) equipment.
  • the air gap forming unit 15 is formed to a predetermined depth by etching the upper side of the silicon substrate 10 with a KOH solution or a TMAH solution.
  • the mask material (not shown) of the air gap forming unit 15 may include silicon nitride ( ) Or silicon oxide ( ) May be applied.
  • the depth D of the air gap forming unit 15 may be adjusted according to the concentration, etching time and temperature of the KOH solution or TMAH solution.
  • concentration, etching time and temperature of the KOH solution or TMAH solution should be appropriately adjusted according to the depth of the air gap forming portion.
  • the circumference of the air gap forming unit 15 may form an inclined surface 16 having an angle a of approximately 54.74 ° when etched with KOH solution or TMAH solution.
  • the reaction with the KOH solution or TMAH solution is relatively slow in the inclination direction (111 plane direction) of the silicon crystal, and the reaction with the KOH solution or TMAH solution is relatively relatively in the vertical direction (100 plane direction) of the silicon crystal. fast. Therefore, the periphery of the air gap forming part 15 is etched to have the inclined surface 16.
  • 4 to 6 are cross-sectional views illustrating a process of depositing a stress buffer in an air gap forming portion of the silicon substrate of FIG. 3.
  • the stress buffer 20 is deposited on the air gap forming portion 15 of the silicon substrate 10.
  • the membrane 25 is deposited on the air gap forming portion 15 and the stress buffer 20.
  • the stress buffer 20 is made through the following process.
  • the photosensitive mask material 21 is coated on the surface of the air gap forming part 15 of the silicon substrate 10.
  • the photosensitive mask material 21 is exposed and developed to pattern the region 22a in which the stress buffer 20 is to be formed (see FIG. 4).
  • the stress buffer 20 is deposited in the region 22a in which the stress buffer 20 is to be formed (see FIG. 5). Then, the photosensitive mask material is removed (see FIG. 6).
  • the stress buffer 20 may be formed of a plurality of material layers having different thermal expansion coefficients.
  • the stress buffer 20 may be formed by stacking chromium 20a (Cr), gold 20b (Au), and polyimide 20c (Polyimide).
  • the coefficient of thermal expansion of the plurality of material layers 20a, 20b, and 20c may gradually increase toward the membrane 25 from the silicon substrate 10. This will be described in detail with reference to the table below.
  • E represents young's modulus and a represents thermal expansion coefficient.
  • the silicon substrate 10 may be stacked in the order of chromium (coefficient of thermal expansion 4.9), gold (coefficient of thermal expansion 14.2), and polyimide (coefficient of thermal expansion 35) toward the membrane 25.
  • the thermal expansion coefficient of the silicon substrate is 2.6
  • the thermal expansion coefficient of silicon nitride which is a protective layer of the silicon substrate
  • the thermal expansion coefficient of the nickel membrane is 13.4.
  • the stress buffer 20 prevents cracks from occurring at the contact portion between the membrane 25 and the silicon substrate 10 by the buffering action of the stress buffer 20 when the membrane 25 is vibrated. .
  • FIG. 7 and 8 are cross-sectional views illustrating a process of depositing a membrane over the membrane of the silicon substrate of FIG. 6.
  • the membrane 25 is deposited on the air gap forming part 15 and the stress buffer part 20 of the silicon substrate 10.
  • an air passage hole 25a is formed in the membrane 25 to allow air to pass therethrough (see FIG. 7).
  • the membrane 25 is a diaphragm vibrating by negative pressure and is a lower electrode of a capacitor for measuring capacitance.
  • the membrane 25 may be deposited by electroless plating.
  • the electroless plating method is a method of depositing a metal on the surface of a silicon substrate by reducing metal ions by the force of a reducing agent without receiving electrical energy from the outside.
  • Such an electroless plating method can make the thickness of the membrane 25 uniform as compared with the electroplating, and can easily form the membrane 25 on the curved surface.
  • the electroless plating method of the membrane 25 is performed through the following process. First, the photosensitive mask material 21 is coated on the surface of the silicon substrate 10 on which the air gap forming part 15 is formed. The photosensitive mask material 21 is exposed and developed to pattern the region where the membrane 25 is to be formed. The patterned silicon surface is surface activated for nickel electroless plating. The nickel membrane 25 is formed on the surface of the surface activated silicon substrate 10 by electroless plating (see FIG. 7). After the nickel membrane 25 is formed, the photosensitive mask material 21 is removed (see FIG. 8). Finally, the surface of the membrane 25 is cleaned.
  • the membrane 25 needs to be heated to a high temperature of about 1100 ° C. as conventionally in order to deposit the membrane 25. There is no.
  • the membrane 25 is made of a metallic material, the membrane 25 may be electrically connected to an external circuit (eg, an ASIC chip) measuring capacitance. Therefore, since there is no need to inject conductive ions into the membrane layer made of polysilicon as in the related art, there is no need to perform a separate high temperature heating process on the membrane layer, and the manufacturing process can be reduced.
  • an external circuit eg, an ASIC chip
  • the membrane 25 and the silicon substrate 10 are not heated to a high temperature even if there is a difference in the coefficient of thermal expansion, the residual stress during the electroless plating process at the contact portion between the membrane 25 and the silicon substrate 10. ) Compressive stress or tensile stress is hardly generated. As a result, since the membrane 25 is hardly deformed by residual stress, the membrane 25 may be vibrated normally to stabilize acoustic characteristics. In addition, since residual stress is hardly generated at the contact portion between the membrane and the silicon substrate, cracks may be prevented from occurring at the contact portion between the silicon substrate and the membrane.
  • the membrane 25 is formed by the electroplating method as in the related art, after the seed layer is deposited on the surface of the silicon substrate, electricity must be applied. In the seed layer, electricity is not distributed in uniform intensity, but electricity is distributed in partially non-uniform intensity. In this case, since the conductive ions are plated with a non-uniform thickness on the membrane 25, the thickness of the membrane 25 may be uneven as a whole. However, the electroless plating method of the present invention has no current density difference in the membrane, so that the thickness of the membrane becomes uniform throughout.
  • the flexible conductive material including nickel may be applied to the membrane 25. Since the membrane 25 is a conductive material, electricity may be supplied to the membrane 25. Furthermore, since the membrane 25 is a soft material, the membrane 25 can be prevented from being damaged when the membrane 25 is vibrated by excessive current or when an external shock is applied.
  • the thickness of the membrane 25 may be formed to approximately 0.1 ⁇ 5 ⁇ m.
  • the thickness of the membrane 25 may be adjusted to an appropriate thickness according to the sound pressure sensed by the MEMS microphone.
  • the metal vapor for plating is substantially perpendicular from the upper side to the lower side of the air gap forming unit 15 by a sputter or an electron beam (E-beam). Or sprayed with a slight inclination.
  • the membrane 25 and the electrode (not shown) may not be shorted to the inclined surface 16 of the air gap forming unit 15.
  • the membrane 25 is electroless plated, the membrane 25 is easily deposited on the curved surface, so that the membrane and its electrode (not shown) can be easily connected without being shorted.
  • 9 and 10 are cross-sectional views illustrating a process of depositing a sacrificial layer and a back plate on the membrane of FIG. 8.
  • a sacrificial layer 33 is deposited on the air gap forming unit 15. At this time, the sacrificial layer 33 is deposited on the air gap forming portion etched to a predetermined depth on the silicon substrate, it is not necessary to deposit or etch a separate layer to deposit the sacrificial layer. Thus, the sacrificial layer can be easily deposited and the manufacturing process can be reduced.
  • the top surface of the sacrificial layer 33 may be deposited to form the same plane as the top surface of the silicon substrate 10.
  • the surface of the sacrificial layer 33 may be smoothed through chemical mechanical polishing (CMP).
  • CMP chemical mechanical polishing
  • the surface of the sacrificial layer 33 may be smoothly formed so that the chemical mechanical polishing may not be performed separately.
  • the sacrificial layer 33 may be formed of a material such as silicon oxide, photoresist, plated copper, or the like.
  • the back plate 37 may be deposited on the sacrificial layer 33 by electroless plating.
  • the back plate 37 may be deposited to a thickness of approximately 2 ⁇ 100 ⁇ m.
  • the back plate 37 is an upper electrode of a capacitor installed to face the membrane 25 and measuring capacitance.
  • the electroless plating method of the back plate 37 is made through the following process. First, a photosensitive mask material (not shown) is applied to the surface of the sacrificial layer 33. The photosensitive mask material is exposed and developed to pattern an area where the back plate 37 is to be formed. At this time, the region in which the back plate 37 is to be formed has a shape in which a plurality of sound holes 38 can be formed. The patterned back plate 37 area is surface activated for nickel electroless plating. Nickel back plate 37 is deposited on the surface of the surface activated back plate 37 area by electroless plating. After the nickel back plate 37 is formed, the photosensitive mask material is removed to form the back plate 37. Finally, the surface of the back plate 37 is cleaned. The electroless plating method of the back plate 37 is substantially the same as the electroless plating method of the membrane 25 described above.
  • the back plate 37 Since the back plate 37 is reduced-substituted at a low temperature of about 90 ° C. by electroless plating, it is necessary to heat the back plate 37 to a high temperature of about 1100 ° C. in order to deposit the back plate 37. There is no.
  • the back plate 37 since the back plate 37 is formed of a metallic material, the back plate 37 may be electrically connected to an external circuit (eg, an ASIC chip) measuring capacitance. Therefore, since there is no need to inject conductive ions into the polysilicon back plate layer as in the prior art, there is no need to perform a separate high temperature heating process to inject conductive ions into the polysilicon as in the prior art, and the manufacturing process is reduced. Can be.
  • the back plate 37 and the silicon substrate 10 are not heated to a high temperature even if there is a difference in the coefficient of thermal expansion, the back plate 37 and the silicon substrate 10 are compressed at a residual stress at the contact portion between the back plate 37 and the silicon substrate 10. Almost no compressive or tensile stress is generated. As a result, since the back plate 37 is hardly deformed by the residual stress, acoustic characteristics can be stabilized. In addition, since residual stress hardly occurs between the back plate 37 and the silicon substrate 10, cracks may be prevented from occurring at a contact portion between the back plate 37 and the silicon substrate 10. Can be.
  • the back plate 37 is formed by the electroplating method as in the related art, after the seed layer is deposited on the surface of the silicon substrate, electricity must be supplied. In the seed layer, electricity is distributed at partially uneven intensity. In this case, since the conductive ions are plated with a non-uniform thickness on the back plate 37, the thickness of the back plate 37 may be uneven as a whole.
  • the back plate 37 may be formed of a flexible conductive material containing nickel. Since the back plate 37 is a conductive material, electricity may be supplied to the back plate 37. Furthermore, since the back plate 37 is a soft material, it is possible to prevent the back plate 37 from being damaged when an external impact is applied to the back plate 37.
  • 11 to 13 are cross-sectional views illustrating a process of forming a back chamber and an air gap in the silicon substrate of FIG. 10.
  • a photosensitive mask material (not shown) is applied to the lower insulating protective layer 12 of the silicon substrate 10.
  • the photosensitive mask material is exposed and developed to pattern the region where the back chamber 41 is to be formed (see FIG. 11).
  • the region where the bag chamber 41 is to be formed may be anisotropic wet etched by a KOH solution or a TMAH solution (see FIG. 12).
  • silicon nitride, silicon dioxide, a photosensitive material, gold or chromium may be used as the mask material.
  • the region in which the back chamber 41 is to be formed may be anisotropic dry etching by deep reactive ion etching (DRIE) (see FIG. 12).
  • DRIE deep reactive ion etching
  • silicon nitride, silicon dioxide, a photosensitive material, gold or chromium may be used as the mask material.
  • a back chamber 41 is formed below the membrane 25.
  • the sacrificial layer 33 is etched and removed through the sound holes 38 of the back plate 37. At this time, as the sacrificial layer 33 is removed, an air gap 45 is formed between the membrane 25 and the back plate 37. The air gap 45 allows the membrane 25 to vibrate without contact with the back plate 37 when negative pressure is applied to the membrane 25.
  • the gap of the air gap 45 may be previously designed by the etching depth of the air gap forming part 15 and the thickness of the sacrificial layer 33. Accordingly, the membrane 25 and the back plate 37 may be positioned inside or on the surface of the silicon substrate 10 without depositing the upper portion of the silicon substrate 10. As a result, the present invention can lower the height of the MEMS microphone by the height of the back plate 37 and the membrane 25 as compared with the related art.
  • the air passage hole 25a of the membrane 25 allows air to pass through the air gap 45 and the back chamber 41 when a negative pressure acts on the membrane 25. In this case, a pressure almost equal to atmospheric pressure is formed. Thus, negative pressure acts on the membrane 25 normally.
  • FIG. 6 is a schematic view for explaining the action of the membrane and the stress buffer.
  • the stress buffer 20 may compress the compressive stress of the membrane 25 when the membrane 25 is vibrated or is not vibrated. Buffer.
  • the stress buffer 20 buffers the tensile stress of the membrane 25 when the membrane 25 is vibrated or not.
  • the stress buffer 20 may solve the buffer stress generated at the contact portion between the membrane 25 and the silicon substrate 10.
  • the stress buffer 20 prevents the membrane 25 from being deformed due to residual stress, thereby enabling accurate acoustic sensing.
  • the MEMS microphone may control the air gap 45 between the membrane 25 and the back plate 37 by adjusting the etching depth of the air gap forming unit 15.
  • the membrane 25 and the back plate 37 are deposited with the same material including nickel, the process can be simplified and the manufacturing cost can be reduced.
  • the manufacturing process of the MEMS microphone can be simplified and the yield can be significantly increased.
  • the membrane 25 and the back plate 37 are deposited at a low temperature by electroless plating, residual stress is generated at the contact portion between the silicon substrate 10 and the membrane 25 and the back plate 37. Can be minimized. Therefore, it is possible to prevent the membrane 25 from being deformed or cracking at the contact portion. In addition, the manufacturing process can be simplified and manufacturing costs can be reduced.
  • FIG. 15 is a cross-sectional view illustrating a process of forming an air gap forming portion on a silicon substrate in a second embodiment of a MEMS microphone according to the present invention.
  • the MEMS microphone includes a silicon substrate 50. Both sides of the silicon substrate 50 have silicon nitride ( ) Or silicon oxide ( Insulation protective layers 51 and 52, such as, are deposited. In this case, the insulating protective layers 51 and 52 are deposited on the surface of the silicon substrate 50 using low pressure chemical vapor deposition (LPCVD).
  • LPCVD low pressure chemical vapor deposition
  • the insulating protective layer 51 on the silicon substrate 50 is etched to form the air gap forming portion 55.
  • the upper insulating protective layer 51 of the silicon substrate 50 may be etched by Reactive Ion Etching (RIE) equipment.
  • the upper side of the silicon substrate 50 is etched with a KOH solution or a TMAH solution to form the air gap forming part 55 to a predetermined depth D.
  • silicon nitride ( ) Or silicon oxide ( ) May be applied as the mask material 61 of the air gap forming part 55.
  • the depth D of the air gap forming part 55 By adjusting the depth D of the air gap forming part 55 to a predetermined depth, the distance between the membrane 77 and the back plate 65 to be described below can be adjusted.
  • the depth of the air gap forming unit 55 may be determined according to the concentration, etching time and temperature of the KOH solution or TMAH solution.
  • the circumference of the air gap forming part 55 may be formed with an inclined surface 56 having an inclination angle (a) of approximately 54.74 ° when etching with a KOH solution or TMAH solution.
  • a inclination angle
  • the reaction with the KOH solution or TMAH solution is relatively slow in the inclination direction (111 crystal direction) of the silicon crystal, and the reaction with the KOH solution or TMAH solution is relatively relatively in the vertical direction (100 crystal direction) of the silicon crystal. fast. Therefore, the inclined surface 56 is formed around the air gap forming part 55.
  • 16 to 18 are cross-sectional views illustrating a process of depositing a back plate on an air gap forming portion of the silicon substrate of FIG. 15.
  • a back plate 65 is deposited on the air gap forming portion 55 of the silicon substrate 50.
  • the back plate 65 may be deposited by an electroless plating method.
  • This back plate 65 is a lower electrode of the capacitor for measuring vibration by capacitance.
  • the electroless plating method of the back plate 65 is made through the following process. First, the photosensitive mask material 61 is coated on the surface of the silicon substrate 50 on which the air gap forming part 55 is formed. The photosensitive mask material 61 is exposed and developed to pattern a region where the back plate 65 and the sound hole 66 are to be formed (see FIG. 16). The patterned silicon surface is surface activated for nickel electroless plating. The nickel back plate 65 is formed on the surface of the surface activated silicon substrate 50 by electroless plating (see FIG. 17). After the nickel back plate 65 is formed, the photosensitive material is removed (see FIG. 18). Finally, the surface of the back plate 65 is cleaned.
  • the back plate 65 is formed by reduction substitution of conductive ions at a low temperature of about 90 ° C. by electroless plating, it is necessary to heat the back plate 65 to a high temperature of about 1100 ° C. to deposit the back plate 65. none. Since the back plate 65 is made of a metallic material, the back plate 65 is electrically connected to an external circuit (eg, an ASIC chip) measuring capacitance. Therefore, there is no need to go through a separate high temperature heating process to inject and stabilize metallic ions into polysilicon as in the prior art, and the manufacturing process can be reduced.
  • an external circuit eg, an ASIC chip
  • the back plate 65 and the silicon substrate 50 are not heated to a high temperature even if there is a difference in the coefficient of thermal expansion, the back plate 65 and the silicon substrate 50 are compressed at a residual stress at the contact portion between the back plate 65 and the silicon substrate 50. Almost no compressive or tensile stress is generated. As a result, since the back plate 65 is hardly deformed by the residual stress, cracks may be prevented from occurring at the contact portion between the back plate 65 and the silicon substrate 50.
  • the back plate is formed by the electroplating method as in the related art, after the seed layer is deposited on the surface of the back plate, electricity must be supplied. In the seed layer, electricity is distributed at partially uneven intensity. At this time, since the back plate is plated with a non-uniform thickness of the conductive ions, the thickness of the back plate may be uneven overall. However, the electroless plating method of the present invention has no current density difference in the back plate, so that the thickness of the back plate becomes uniform throughout.
  • a flexible conductive material including nickel may be applied to the back plate 65. Since the back plate 65 is a conductive material, electricity may be supplied to the back plate 65. In addition, since the back plate 65 is a soft material, the back plate 65 may be prevented from being damaged by an external impact.
  • the thickness of the back plate 65 may be formed to approximately 2 ⁇ 100 ⁇ m.
  • the thickness of the back plate 65 may be adjusted to an appropriate thickness according to the sound pressure sensed by the MEMS microphone.
  • the back plate 65 when the back plate 65 is electroplated, the metal vapor for plating is almost vertically vertically above and below the air gap forming part 55 by a sputter or an electron beam (E-beam). Or sprayed with a slight inclination. At this time, the back plate 65 and the electrode (not shown) may be short-circuited on the inclined surface 56 of the air gap forming part 55.
  • the back plate 65 when the back plate 65 is electroless plated, the back plate 65 is easily deposited on the curved surface, so that the back plate and its electrode (not shown) can be easily connected without being shorted.
  • 19 and 20 are cross-sectional views illustrating a process of depositing a sacrificial layer and a stress buffer on the back plate of a silicon substrate.
  • a sacrificial layer 73 is deposited on the air gap forming part 55.
  • the sacrificial layer 73 is deposited on the air gap forming portion 55 etched to the silicon substrate 60 to a predetermined depth D, a separate layer is deposited to deposit the sacrificial layer 73. There is no need to etch. Thus, the sacrificial layer can be easily deposited and the manufacturing process can be reduced.
  • the top surface of the sacrificial layer 73 may be deposited to form the same plane as the top surface of the silicon substrate 50.
  • the surface of the sacrificial layer 73 may be smoothed through chemical mechanical polishing (CMP).
  • CMP chemical mechanical polishing
  • the sacrificial layer 73 is a material having a low viscosity, the surface of the sacrificial layer 73 may be smoothly formed so that the chemical mechanical polishing may not be performed separately.
  • the sacrificial layer 73 may be formed of a material such as silicon oxide, photoresist, plated copper, or the like.
  • a stress buffer 70 is deposited around the upper side of the sacrificial layer 73.
  • the stress buffer 70 is made through the following process.
  • the photosensitive mask material 72 is applied to the surface of the sacrificial layer 73.
  • the photosensitive mask material 72 is exposed and developed to pattern the region 72a in which the stress buffer 70 is to be formed.
  • the stress buffer 70 is deposited in the region 72a in which the stress buffer 70 is to be formed. Then, the photosensitive mask material is removed.
  • the stress buffer 70 may be formed of a plurality of material layers 70a, 70b, and 70c having different thermal expansion coefficients.
  • the stress buffer 20 may be formed by stacking chromium 70a (Cr), gold 70b (Au), and polyimide 70c (Polyimide).
  • the thermal expansion coefficients of the plurality of material layers 70a, 70b, and 70c may gradually increase from the silicon substrate 50 toward the membrane 77.
  • the chromium (coefficient of thermal expansion 4.9), gold (coefficient of thermal expansion 14.2), and polyimide (coefficient of thermal expansion 35) may be stacked in the silicon substrate 50 toward the membrane 77.
  • the thermal expansion coefficient of the silicon substrate is 2.6
  • the thermal expansion coefficient of silicon nitride which is a protective layer of the silicon substrate
  • the thermal expansion coefficient of the nickel membrane is 13.4. Physical properties of the material layers are as shown in the above-mentioned [Table].
  • the stress buffer 20 is cracked at the contact portion between the membrane 77 and the silicon substrate 50 by the buffering action of the plurality of material layers 70a, 70b, 70c when the membrane 77 is vibrated. Prevent it from occurring. Since the operation of the stress buffer 20 is substantially the same as described above, a description thereof will be omitted.
  • 21 is a cross-sectional view illustrating a process of depositing a membrane on a stress buffer and a sacrificial layer.
  • the membrane 77 may be deposited on the sacrificial layer 73 by an electroless plating method.
  • the membrane 77 may be deposited to a thickness of approximately 0.1 ⁇ 5 ⁇ m.
  • the electroless plating method of the membrane 77 is performed through the following process. First, a photosensitive mask material (not shown) is applied to the surface of the sacrificial layer 73. The photosensitive mask material is exposed and developed to pattern the area where the membrane 77 is to be formed. The patterned membrane 77 area is surface activated for nickel electroless plating. Nickel membrane 77 is formed on the surface of the surface-activated membrane 77 region by electroless plating. After the nickel membrane 77 is formed, the photosensitive material is removed. Finally, the surface of the membrane 77 is cleaned.
  • the membrane 77 is formed by reduction substitution of conductive ions at a low temperature of about 90 ° C. by electroless plating, it is necessary to heat the membrane 77 to a high temperature of about 1100 ° C. in the related art. There is no.
  • the membrane 77 is made of a metallic material, the membrane 77 may be electrically connected to an external circuit (eg, an ASIC chip) for measuring capacitance. Therefore, there is no need to perform a separate high temperature heating process for injecting metallic ions into the membrane 77.
  • an external circuit eg, an ASIC chip
  • the compressive stress which is a residual stress at the contact portion of the membrane 77 and the silicon substrate 50 is increased.
  • tensile stress is hardly generated.
  • the membrane 77 is hardly deformed by residual stress, cracks may be prevented from occurring at the contact portion between the membrane 77 and the silicon substrate 50.
  • the membrane 77 may be formed of a flexible conductive material including nickel. Since the membrane 77 is a conductive material, electricity may be supplied. In addition, since the membrane 77 is a soft material, it can be prevented from being damaged by excessive current or external impulse.
  • 22 and 23 are cross-sectional views illustrating a process of forming a back chamber and an air gap in a silicon substrate.
  • a photosensitive mask material is coated on the lower insulating protective layer 52 of the silicon substrate 50.
  • the photosensitive mask material is exposed and developed to pattern an area where the back chamber 81 is to be formed.
  • the region where the bag chamber 81 is to be formed may be anisotropic wet etched by KOH solution or TMAH solution.
  • silicon nitride, silicon dioxide, a photosensitive material, gold or chromium may be used as the mask material.
  • an area in which the back chamber 81 is to be formed may be anisotropic dry etched by deep reactive ion etching (DRIE).
  • DRIE deep reactive ion etching
  • silicon nitride, silicon dioxide, a photosensitive material, gold or chromium may be used as the mask material.
  • the back chamber 81 is formed below the back plate 65.
  • the sacrificial layer 73 is etched and removed through the sound holes 66 of the back plate 65.
  • an air gap 85 is formed between the membrane 77 and the back plate 65. The air gap 85 allows the membrane 77 to vibrate without contact with the back plate 65 when a negative pressure is applied to the membrane 77.
  • the gap of the air gap 85 may be predesigned by the etching depth of the silicon substrate 50 and the deposition height of the air gap forming part 55. Accordingly, the membrane 77 and the back plate 65 may be positioned inside or on the surface of the silicon substrate 50 without depositing the upper portion of the silicon substrate 50. As a result, the present invention can lower the height of the MEMS microphone by the height of the back plate 65 and the membrane 77 as compared with the prior art.
  • the air passage hole 77a of the membrane 77 allows air to pass through the air gap 85 and the back chamber 81 when a negative pressure acts on the membrane 77, and thus the back chamber 81.
  • the air gap 85 has a pressure almost equal to atmospheric pressure. Thus, negative pressure acts on the membrane 77 normally.
  • the MEMS microphone may control the air gap 85 between the membrane 77 and the back plate 65 by adjusting the etching depth of the air gap forming unit 55.
  • the membrane 77 and the back plate 65 are deposited from the same material including nickel, the process can be simplified and manufacturing costs can be reduced.
  • the manufacturing process of the MEMS microphone can be simplified and the yield can be significantly increased.
  • the membrane 77 and the back plate 65 are deposited at a low temperature by electroless plating, residual stress is generated at the contact portion between the silicon substrate 50 and the membrane 77 and the back plate 65. Can be minimized. Therefore, it is possible to prevent the membrane 77 from being deformed or cracking at the contact portion. In addition, the manufacturing process can be simplified and manufacturing costs can be reduced.
  • the present invention can prevent the occurrence of cracks by reducing the residual stress at the contact portion of the membrane and the silicon substrate, there is a significant industrial applicability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Pressure Sensors (AREA)
  • Multimedia (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 실리콘 기판과 멤브레인의 접촉 부위에서 잔류 응력를 감소시킬 수 있는 멤스(MEMS) 마이크로폰 및 그 제조방법에 관한 것이다. 본 발명에 의하면, 백 챔버가 형성되는 실리콘 기판; 상기 실리콘 기판에 증착되고, 다수의 음공이 형성된 백 플레이트; 상기 백 플레이트와 이격되어 에어갭이 형성되도록 상기 실리콘 기판에 증착되는 멤브레인; 및 상기 멤브레인과 실리콘 기판의 접촉 부위에 증착되는 응력 완충부;를 포함하는 멤스 마이크로폰 및 그 제조방법을 제공한다.

Description

멤스 마이크로폰 및 그 제조방법
본 발명은 멤스 마이크로폰 및 그 제조방법에 관한 것이다.
일반적으로 마이크로폰은 음성을 전기적인 신호로 변환하는 장치이다. 상기 마이크로폰은 이동용 단말기와 같은 이동통신기기, 이어폰 또는 보청기 등 다양한 통신기기에 적용될 수 있다. 이러한 마이크로폰은 양호한 전자/음향 성능, 신뢰성 및 작동성을 가져야 한다.
상기 마이크론에는 콘덴서 마이크로폰(condenser microphone)과 멤스 마이크로폰(MEMS microphone) 등이 있다.
상기 콘덴서 마이크로폰은 진동판, 백 플레이트 및 신호처리용 인쇄회로기판 등을 각각 제조한 후 상기 구성들을 케이스의 내부에 조립하여 제작된다. 이러한 콘덴서 마이크로폰은 인쇄회로기판을 제작하는 공정과 콘덴서 마이크로폰을 제작하는 공정이 분리되어 생산단가가 증가되고 소형화에 한계가 있었다.
상기 멤스 마이크로폰은 진동판과 백플레이트 등의 응향 감지 소자 부분을 모두 반도체 공정을 이용하여 하나의 실리콘 기판상에 제조한다.
대한민국출원번호 10-2002-0074492(출원일자: 2002년 11월 27일)에 개시된 멤스 마이크로폰이 개시된다. 상기 멤스 마이크로폰은 하부 전극에 전자를 주입시키기 위해 대략 1100℃의 고온으로 열처리된다. 이때, 상기 멤브레인(진동판)은 실질적으로 금속성 하부 전극, 실리콘 질화막 및 실리콘 산화막과 같이 이종물질로 구성되므로, 고온 열처리시 열팽창 계수의 차이에 의해 잔류 응력(압축 응력 또는 팽창 응력)이 발생된다. 상기 멤브레인이 잔류 응력을 받게 됨에 따라 변형되거나 크랙(crack)이 발생될 수 있다. 나아가, 상기 멤브레인에 잔류 응력이 작용할 경우, 상기 멤브레인이 음향에 따라 정확하게 진동하기 곤란하므로 발생 음향을 전기적인 신호로 정확하게 변환되기 곤란할 수 있다.
또한, 상기 마이크로폰은 실리콘 기판의 하측을 식각하여 멤브레인의 두께를 조절하므로, 상기 멤브레인의 두께가 불균일해지는 경우가 있었다. 상기 멤브레인의 두께가 불균일해지는 경우, 멤브레인이 음향에 대하여 불규칙하게 진동하게 되어 음향을 전기적인 신호로 정확하게 변환하기 어려운 경우가 있었다.
국제공개번호 WO 2007/112743(공개일자 2007년 03월 29일)은 실리콘 기판을 산화하여 백 볼륨(15)을 형성하는 멤스 마이크로폰 제조방법이 개시된다. 이때, 상기 실리콘 기판에는 백 볼륨(15)을 형성하기 위해 다공성 실리콘 구조(9)를 산화하고, 상기 다공성 실리콘 구조를 형성하기 위해 도전층(2), 금속층(3), 실리콘 산화막(4) 등을 증착 및 식각하는 공정(1a-1h 공정) 등이 순차적으로 수행된다. 상기 다공성 실리콘 구조를 형성하기 위한 다수의 공정이 수행되어야 하므로, 멤스 마이크로폰의 제조시간이 현저히 증가될 수 있다. 또한, 상기 다공성 실리콘 구조(9)는 전압 조건에 따라 실리콘의 산화 속도가 불균일해질 수 있으므로, 상기 백 볼륨(15)이 불균일하게 식각될 수 있었다. 상기 백 볼륨의 표면이 불균일하게 식각되는 경우, 상기 멤브레인과 백 볼륨 사이의 거리가 불균일해지므로, 음향을 전기적인 신호로 정확하게 변환하기 곤란한 경우가 있었다.
또한, 상기 다이어프램은 실리콘 기판이나 실리콘 산화막과 열팽창 계수의 차이가 현저히 크다. 그런데, 상기 다이어프램이 실리콘 산화막에 의해 실리콘 기판에 접촉되므로, 상기 다이어프램이 실리콘 기판과 접촉되는 부위에 열팽창 계수의 차이에 의해 크랙이 발생될 수 있었다.
또한, 상기 2개의 인용문헌은 실리콘 기판에 멤브레인과 백 플레이트를 적층한 구조이므로, 상기 멤스 마이크로폰의 높이가 높아질 수밖에 없었다. 따라서, 소형화된 마이크로폰의 제조에 한계가 있었다.
상기한 제반 문제점을 해결하기 위한 본 발명의 목적은 멤브레인이 실리콘 기판과 접촉되는 부위에서 잔류 응력이 최소화될 수 있는 멤스 마이크로폰 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 멤브레인과 백 플레이트에 이온을 흡착시키기 위해 고온으로 가열할 필요가 없는 멤스 마이크로폰 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 멤브레인과 백 플레이트가 실리콘 기판의 상측으로 적층되는 구조보다 희생층의 평탄화 과정을 용이하게 수행할 수 있으며, 상기 멤브레인과 백 플레이트의 두께를 자유롭게 조절함으로써 마이크로폰의 음향 특성을 향상시킬 수 있는 멤스 마이크로폰 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 멤브레인과 백 플레이트 사이의 간격 이상으로 멤스 마이크로폰의 높이를 감소시킬 수 있는 멤스 마이크로폰 및 그 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 일 양태에 의하면, 백 챔버가 형성되는 실리콘 기판; 상기 실리콘 기판에 증착되고, 다수의 음공이 형성된 백 플레이트; 상기 백 플레이트와 이격되어 에어갭이 형성되도록 상기 실리콘 기판에 증착되는 멤브레인; 및 상기 멤브레인과 실리콘 기판의 접촉 부위에 증착되는 응력 완충부;를 포함하는 멤스 마이크로폰을 제공한다.
본 발명의 다른 양태에 의하면, 실리콘 기판에 응력 완충부가 증착되는 단계; 상기 응력 완충부에 멤브레인이 증착되는 단계; 상기 멤브레인에 희생층이 증착되는 단계; 상기 희생층에 다수의 음공이 형성되도록 백 플레이트가 증착되는 단계; 상기 실리콘 기판의 하측을 식각하여 백 챔버가 형성되도록 하는 단계; 및 상기 희생층을 제거하여 상기 멤브레인과 백 플레이트 사이에 에어갭이 형성되도록 하는 단계;를 포함하는 멤스 마이크로폰의 제조방법을 제공한다.
본 발명의 또 다른 양태에 의하면, 실리콘 기판에 백 플레이트가 증착되는 단계; 상기 백 플레이트에 희생층이 증착되는 단계; 상기 실리콘 기판의 백 플레이트 둘레에 응력 완충부가 증착되는 단계; 상기 응력 완충부와 희생층에 멤브레인이 증착되는 단계; 상기 실리콘 기판의 하측을 식각하여 백 챔버가 형성되도록 하는 단계; 및 상기 희생층을 제거하여 상기 멤브레인과 백 플레이트 사이에 에어갭이 형성되도록 하는 단계;를 포함하는 멤스 마이크로폰의 제조방법을 제공한다.
본 발명에 의하면, 상기 멤브레인과 실리콘 기판이 접촉되는 부위에서 잔류 응력을 최소화시킬 수 있는 효과가 있다. 나아가, 상기 멤브레인과 실리콘 기판의 접촉 부위에서 크랙이 발생되는 것을 방지할 수 있는 효과가 있다.
본 발명에 의하면, 멤브레인이 잔류 응력에 의해 변형되는 것을 방지하여 음압 측정이 정상적으로 이루어질 수 있도록 하는 효과가 있다.
본 발명에 의하면, 멤브레인과 백 플레이트가 저온(대략 90℃ 정도의 온도) 상태에서 무전해도금으로 증착되므로, 멤스 칩과 ASIC 칩을 원칩화할 수 있는 효과가 있다. 나아가, 일원화된 반도체 공정으로 멤스 마이크로폰을 제조할 수 있는 효과가 있다.
본 발명에 의하면, 멤스 마이크로폰이 저온 상태에서 제조되므로, 상기 멤브레인과 백 플레이트 자체에 잔류 응력이 잔존하는 것을 최소화시킬 수 있는 효과가 있다. 나아가, 상기 멤브레인과 백 플레이트가 실리콘 기판과의 접촉부위에서 크랙이 발생되는 것을 방지할 수 있는 효과가 있다.
본 발명에 의하면, 무전해 도금법을 이용하여 멤브레인과 백 플레이트가 증착되므로, 상기 멤브레인과 백 플레이트의 두께를 용이하게 조절하여 음향 특성을 안정화시키고 음향 감도를 증가시킬 수 있는 효과가 있다.
본 발명에 의하면, 실리콘 기판을 식각한 후 멤브레인과 백 플레이트를 증착하여 에어갭을 형성하므로, 상기 에어갭을 정확하고 간편하게 형성할 수 있는 효과가 있다. 나아가, 멤스 마이크로폰의 높이를 감소시키고, 멤브레인과 백 플레이트가 기판에 보다 안정적으로 고정될 수 있도록 하는 효과가 있다.
도 1 내지 도 3는 본 발명에 따른 멤스 마이크로폰의 제1실시예에서 실리콘 기판에 에어갭 형성부를 형성하는 공정을 도시한 단면도이다.
도 4 내지 도 6는 도 3의 실리콘 기판의 에어갭 형성부에 응력 완충부를 증착하는 공정을 도시한 단면도이다.
도 7 및 도 8는 도 6의 실리콘 기판의 에어갭 형성부에 멤브레인을 증착하는 공정을 도시한 단면도이다.
도 9 및 도 10는 도 8의 멤브레인에 희생층과 백 플레이트를 증착하는 공정을 도시한 단면도이다.
도 11 내지 도 13는 도 10의 실리콘 기판에 백 챔버와 에어갭을 형성하는 공정을 도시한 단면도이다.
도 14은 도 13의 멤브레인과 응력 완충부의 작용을 설명하기 위한 개략도이다.
도 15은 본 발명에 따른 멤스 마이크로폰의 제2실시예에서 실리콘 기판에 에어갭 형성부를 형성하는 공정을 도시한 단면도이다.
도 16 내지 도 18는 도 15의 실리콘 기판의 에어갭 형성부에 백 플레이트를 증착하는 공정을 도시한 단면도이다.
도 19 및 도 20는 도 18의 백 플레이트 상측에 희생층과 응력 완충부를 증착하는 공정을 도시한 단면도이다.
도 21은 도 20의 응력 완충부와 희생층에 멤브레인을 증착하는 공정을 도시한 단면도이다.
도 22 및 도 23는 실리콘 기판에 백 챔버와 에어갭을 형성하는 공정을 도시한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,50: 실리콘 기판 15,55: 에어갭 형성부
16,56: 경사면 25,77: 멤브레인
33,73: 희생층 37,65: 백 플레이트
41,81: 백 챔버 45,85: 에어갭
20,70: 응력 완충부 20a,20b,20c,70a,70b,70c: 물질층
상기한 목적을 달성하기 위한 본 발명의 멤스 마이크로폰에 관한 구체적인 실시예에 관해 설명하기로 한다.
본 발명에 따른 멤스 마이크로폰의 제1실시예에 관해 설명하기로 한다.
도 1 내지 도 3는 본 발명에 따른 멤스 마이크로폰의 제1실시예에서 실리콘 기판에 에어갭 형성부를 형성하는 공정을 도시한 단면도이다.
[규칙 제26조에 의한 보정 10.01.2011]　
도 1 및 도 2를 참조하면, 상기 멤스 마이크로폰은 실리콘 기판(10)을 포함한다. 상기 실리콘 기판(10)의 양측에는 질화 실리콘(
Figure WO-DOC-45
) 또는 산화 실리콘(
Figure WO-DOC-45-1
)과 같은 절연 보호층(11,12)이 증착된다(도 1 참조). 이때, 상기 질화 실리콘은 저압 기상 증착(LPCVD: Low Pressure Chemical Vapor Deposition)을 이용하여 실리콘 기판(10)의 표면에 보호층(11,12)을 증착시킨다.
상기 실리콘 기판(10)의 상측의 절연 보호층(11)은 에어갭 형성부(15)를 형성하기 위해 식각된다(도 1b 참조). 이때, 상기 실리콘 기판(10)의 상측 절연 보호층(11)은 RIE(Reactive Ion Etching) 장비에 의해 식각될 수 있다.
[규칙 제26조에 의한 보정 10.01.2011]　
도 3를 참조하면, 상기 실리콘 기판(10)의 상측을 KOH 용액 또는 TMAH 용액으로 식각하여 상기 에어갭 형성부(15)를 기 설정된 깊이로 형성한다. 이때, 상기 에어갭 형성부(15)의 마스크 물질(미도시)로는 질화 실리콘(
Figure WO-DOC-45
) 또는 산화 실리콘(
Figure WO-DOC-45-1
) 등이 적용될 수 있다.
상기 에어갭 형성부(15)의 깊이가 기 설정된 깊이(D)로 조절됨에 의해 아래에서 설명할 멤브레인(25)과 백 플레이트(37) 사이의 간격을 조절할 수 있다. 상기 에어갭 형성부(15)의 깊이(D)는 KOH 용액 또는 TMAH 용액의 농도, 식각 시간 및 온도 등에 따라 조절될 수 있다. 상기 KOH 용액 또는 TMAH 용액의 농도, 식각 시간 및 온도 등은 에어갭 형성부의 깊이에 따라 적절하게 조절되어야 할 것이다.
또한, 상기 에어갭 형성부(15)의 둘레는 KOH 용액 또는 TMAH 용액으로 식각시 대략 54.74°각도(a)를 갖는 경사면(16)을 이룰 수 있다. 이때, 실리콘 결정의 경사 방향(111면 방향)으로는 KOH 용액 또는 TMAH 용액과의 반응이 상대적으로 느리고, 실리콘 결정의 수직 방향(100면 방향)으로는 KOH 용액 또는 TMAH 용액과의 반응이 상대적으로 빠르다. 따라서, 상기 에어갭 형성부(15)의 둘레는 경사면(16)을 갖도록 식각되는 것이다.
도 4 내지 도 6는 도 3의 실리콘 기판의 에어갭 형성부에 응력 완충부를 증착하는 공정을 도시한 단면도이다.
도 4 내지 도 6를 참조하면, 상기 실리콘 기판(10)의 에어갭 형성부(15) 상측에는 응력 완충부(20)가 증착된다. 상기 에어갭 형성부(15)와 응력 완충부(20)의 상측에는 멤브레인(25)이 증착된다.
상기 응력 완충부(20)는 다음과 같은 공정을 통하여 이루어진다.
상기 실리콘 기판(10)의 에어갭 형성부(15) 표면에 감광성 마스크 물질(21)을 도포한다. 상기 감광성 마스크 물질(21)을 노광 및 현상하여 상기 응력 완충부(20)가 형성될 영역(22a)을 패터닝한다(도 4 참조). 상기 응력 완충부(20)가 형성될 영역(22a)에 응력 완충부(20)를 증착한다(도 5 참조). 그리고, 상기 감광성 마스크 물질을 제거한다(도 6 참조).
상기 응력 완충부(20)는 열팽창 계수가 다른 다수의 물질층으로 이루어질 수 있다. 예를 들면, 상기 응력 완충부(20)는 크롬(20a)(Cr), 금(20b)(Au) 및 폴리이미드(20c)(Polyimide) 등이 적층되어 이루어질 수 있다.
이때, 상기 다수의 물질층(20a,20b,20c)의 열팽창 계수는 상기 실리콘 기판(10)에서 멤브레인(25) 측으로 갈수록 점차적으로 커질 수 있다. 이에 관하여 아래의 표를 참조하여 상세히 설명하기로 한다. 아래의 [표 1]에서, E는 young's modulus, a는 열팽창 계수를 나타낸다.
표 1
물질 E(Gpa) a(ppm/) Δa(ppm/℃) Δa E(MPa/℃) 밀도(g/cm3) Possion'sratio 열전도도(W/mK) 두께(um)
Si 178 2.6 - - 2.33 0.28 141 395
Ni 200 13.4 -10.8 -2.16 8.89 0.31 90.9 0.3
PI 2.5 35 -32.4 -0.081 1.43 - 0.52 1
Au 78 14.2 -11.6 -0.90 19.32 0.42 315 0.3
Cr 279 4.9 -2.3 -0.64 7.19 0.21 93.9 0.05
Si3N4 300 2.7 -0.1 -0.3 3.3 0.17 80 0.3
상기 실리콘 기판(10)에서 멤브레인(25) 측으로 갈수록 크롬(열팽창 계수 4.9), 금(열팽창 계수 14.2) 및 폴리이미드(열팽창 계수 35) 순서로 적층될 수 있다. 여기서, 실리콘 기판의 열팽창 계수는 2.6이고, 실리콘 기판의 보호층인 질화 실리콘의 열팽창 계수는 2.7이며, 니켈 멤브레인의 열팽창 계수는 13.4이다.
상기 응력 완충부(20)는 상기 멤브레인(25)이 진동될 때에 응력 완충부(20)의 완충 작용에 의해 상기 멤브레인(25)과 실리콘 기판(10)의 접촉 부위에서 크랙이 발생되는 것을 방지한다.
도 7 및 도 8는 도 6의 실리콘 기판의 멤브레인 상측에 멤브레인을 증착하는 공정을 도시한 단면도이다.
도 7 및 도 8를 참조하면, 상기 실리콘 기판(10)의 에어갭 형성부(15)와 응력 완충부(20)의 상측에는 멤브레인(25)이 증착된다. 이때, 상기 멤브레인(25)에는 공기가 통과할 수 있도록 공기 통과홀(25a)이 형성된다(도 7 참조). 상기 멤브레인(25)은 음압에 의해 진동하는 진동판이며 정전용량을 측정하는 콘덴서의 하부 전극이다.
상기 멤브레인(25)은 무전해 도금법(electroless plating)에 의해 증착될 수 있다. 여기서, 무전해 도금법은 외부로부터 전기 에너지를 공급 받지 않고 금속이온을 환원제의 힘에 의해 환원시켜 실리콘 기판의 표면 위에 금속을 석출시키는 방법이다. 이러한 무전해 도금법은 전해도금에 비해서 멤브레인(25)의 두께를 전체적으로 균일하게 할 수 있고 또한 굴곡이 있는 면에도 멤브레인(25)을 쉽게 형성할 수 있다.
상기 멤브레인(25)의 무전해 도금법은 다음과 같은 과정을 통해 이루어진다. 먼저, 상기 에어갭 형성부(15)가 형성된 실리콘 기판(10)의 표면에 감광성 마스크 물질(21)을 도포한다. 상기 감광성 마스크 물질(21)을 노광 및 현상하여 멤브레인(25)이 형성될 영역을 패터닝한다. 상기 패터닝된 실리콘 표면이 니켈 무전해 도금를 위해 표면 활성화된다. 상기 표면 활성화된 실리콘 기판(10)의 표면에 무전해 도금법에 의해 니켈 멤브레인(25)을 형성한다(도 7 참조). 상기 니켈 멤브레인(25)이 형성된 후 상기 감광성 마스크 물질(21)을 제거한다(도 8 참조). 마지막으로, 상기 멤브레인(25)의 표면을 세척한다.
또한, 상기 멤브레인(25)은 무전해 도금에 의해 대략 90℃ 정도의 저온에서 전도성 이온 등이 환원 치환되므로, 상기 멤브레인(25)을 증착하기 위해 종래와 같이 대략 1100℃ 정도의 고온으로 가열할 필요가 없다.
또한, 상기 멤브레인(25)은 금속성 재질로 이루어지므로, 정전용량을 측정하는 외부 회로(예: ASIC 칩)과 전기적으로 연결될 수 있다. 따라서, 종래와 같이 폴리 실리콘 재질의 멤브레인층에 전도성 이온을 주입할 필요가 없으므로, 멤브레인층에 별도의 고온 가열 공정을 수행할 필요가 없으며, 제조 공정도 감소될 수 있다.
또한, 상기 멤브레인(25)과 실리콘 기판(10)은 열팽창 계수의 차이가 있더라도 고온으로 가열되지 않으므로, 상기 멤브레인(25)과 실리콘 기판(10)의 접촉부위에서 무전해 도금 공정 중에 잔류 응력(residual stress)인 압축 응력(compressive stress) 또는 인장 응력(tensile stress)이 거의 발생되지 않게 된다. 결국, 상기 멤브레인(25)이 잔류 응력에 의해 거의 변형되지 않으므로, 상기 멤브레인(25)이 정상적으로 진동되도록 하여 음향 특성을 안정화시킬 수 있다. 또한, 상기 멤브레인과 실리콘 기판의 접촉 부위에서 잔류 응력이 거의 발생되지 않으므로, 상기 실리콘 기판과 멤브레인의 접촉 부위에서 크랙이 발생되는 것을 방지할 수 있다.
이에 비해, 종래와 같이 멤브레인(25)이 전해 도금법에 의해 형성될 때에는 상기 실리콘 기판의 표면에는 시드 레이어(seed layer)가 증착된 후 전기를 통전시켜야 한다. 상기 시드 레이어에는 전기가 균일한 세기로 분포되지 않고 전기가 부분적으로 불균일한 세기로 분포된다. 이때, 상기 멤브레인(25)에는 전도성 이온이 불균일한 두께로 도금되므로, 상기 멤브레인(25)의 두께가 전체적으로 불균일해질 수 있다. 그러나, 본 발명의 무전해 도금법은 멤브레인에 전류 밀도차가 없으므로, 멤브레인의 두께가 전체적으로 균일해진다.
한편, 상기 멤브레인(25)으로는 니켈을 포함하는 연성 전도성 재질이 적용될 수 있다. 상기 멤브레인(25)은 전도성 재질이므로, 상기 멤브레인(25)에는 전기가 통전될 수 있다. 나아가, 상기 멤브레인(25)은 연성 재질이므로, 상기 멤브레인(25)이 과잉 전류에 의해 진동할 때 또는 외부 충격이 가해질 때에 파손되는 것을 방지할 수 있다.
또한, 상기 멤브레인(25)의 두께는 대략 0.1~5㎛로 형성될 수 있다. 상기 멤브레인(25)의 두께는 멤스 마이크로폰이 감지하는 음압에 따라 적절한 두께로 조절될 수 있다.
한편, 상기 멤브레인(25)이 무전해 도금될 때에 우선 도금용 메탈 증기(vapor)가 스퍼터(sputter) 또는 전자빔(E-beam)에 의해 상기 에어갭 형성부(15)의 상측에서 하측으로 거의 수직하거나 약간의 경사를 이룬 상태로 분사된다. 이때, 상기 에어갭 형성부(15)의 경사면(16)에는 상기 멤브레인(25)과 그 전극(미도시)이 단락될 우려가 없다. 그러나, 상기 멤브레인(25)이 무전해 도금될 때에는 굴곡이 있는 면에서도 용이하게 증착되므로, 상기 멤블레인과 그 전극(미도시)이 단락되지 않고 용이하게 이어질 수 있다.
도 9 및 도 10는 도 8의 멤브레인에 희생층과 백 플레이트를 증착하는 공정을 도시한 단면도이다.
도 9를 참조하면, 상기 에어갭 형성부(15)에 희생층(33)을 증착시킨다. 이때, 상기 희생층(33)은 실리콘 기판에 소정 깊이로 식각된 에어갭 형성부에 증착되므로, 상기 희생층을 증착하기 위해 별도의 층을 증착하거나 식각할 필요가 없다. 따라서, 희생층을 용이하게 증착할 수 있고, 제조 공정을 감소시킬 수 있다.
상기 희생층(33)의 상면은 실리콘 기판(10)의 상면과 동일 평면을 이루도록 증착될 수 있다. 이때, 상기 희생층(33)이 상대적으로 점성이 높은 물질인 경우, 상기 희생층(33)의 표면을 화학적 기계적 연마(CMP: Chemical Mechanical Polishing)를 통하여 평활해지게 할 수 있다. 또한, 상기 희생층(33)이 상대적으로 점성이 낮은 물질인 경우, 상기 희생층(33)의 표면이 평활하게 형성되어 상기 화학적 기계적 연마를 별도로 하지 않을 수 있다.
상기 희생층(33)은 산화 실리콘, 포토레지스트, 도금 구리 등의 재질로 형성될 수 있다.
도 10를 참조하면, 상기 백 플레이트(37)는 희생층(33)의 상측에 무전해 도금방식(electroless plating)으로 증착될 수 있다. 상기 백 플레이트(37)는 대략 2~100㎛의 두께로 증착될 수 있다. 이러한 백 플레이트(37)는 멤브레인(25)에 대향되도록 설치되어 정전용량을 측정하는 콘덴서의 상부 전극이다.
상기 백 플레이트(37)의 무전해 도금법은 다음과 같은 과정을 통해 이루어진다. 먼저, 상기 희생층(33)의 표면에 감광성 마스크 물질(미도시)을 도포한다. 상기 감광성 마스크 물질을 노광 및 현상하여 백 플레이트(37)가 형성될 영역을 패터닝한다. 이때, 상기 백 플레이트(37)가 형성될 영역은 다수의 음공(38)이 형성될 수 있는 형태를 갖는다. 상기 패터닝된 백 플레이트(37) 영역이 니켈 무전해 도금를 위해 표면 활성화된다. 상기 표면 활성화된 백 플레이트(37) 영역의 표면에 무전해 도금법에 의해 니켈 백 플레이트(37)를 증착한다. 상기 니켈 백 플레이트(37)가 형성된 후 상기 감광성 마스크 물질을 제거하여 상기 백 플레이트(37)를 형성한다. 마지막으로, 상기 백 플레이트(37)의 표면을 세척한다. 이러한 백 플레이트(37)의 무전해 도금법은 실질적으로 상술한 멤브레인(25)의 무전해 도금법과 거의 동일하다.
상기 백 플레이트(37)는 무전해 도금에 의해 대략 90℃ 정도의 저온에서 전도성 이온 등이 환원 치환되므로, 상기 백 플레이트(37)를 증착하기 위해 종래와 같이 대략 1100℃ 정도의 고온으로 가열할 필요가 없다. 또한, 상기 백 플레이트(37)는 금속성 재질로 형성되므로, 정전용량을 측정하는 외부 회로(예: ASIC 칩)와 전기적으로 연결될 수 있다. 따라서, 종래와 같이 폴리 실리콘 재질의 백 플레이트 층에 전도성 이온을 주입할 필요가 없으므로, 종래와 같이 폴리 실리콘에 전도성 이온을 주입하기 위해 별도의 고온 가열 공정을 수행할 필요가 없으며, 제조 공정이 감소될 수 있다.
또한, 상기 백 플레이트(37)와 실리콘 기판(10)은 열팽창 계수의 차이가 있더라도 고온으로 가열되지 않으므로, 상기 백 플레이트(37)와 실리콘 기판(10)의 접촉부위에서 잔류 응력(residual stress)인 압축 응력(compressive stress) 또는 인장 응력(tensile stress)이 거의 발생되지 않게 된다. 결국, 상기 백 플레이트(37)가 잔류 응력에 의해 거의 변형되지 않으므로, 음향 특성을 안정화시킬 수 있다. 또한, 상기 백 플레이트(37)와 실리콘 기판(10) 사이에 잔류 응력이 거의 발생되지 않으므로, 상기 백 플레이트(37)와 실리콘 기판(10)의 접촉 부위에서 크랙(crack)이 발생되는 것을 방지할 수 있다.
이에 비해, 종래와 같이 백 플레이트(37)가 전해 도금법에 의해 형성될 때에는 실리콘 기판의 표면에는 시드 레이어(seed layer)가 증착된 후 전기를 통전시켜야 한다. 상기 시드 레이어에는 전기가 부분적으로 불균일한 세기로 분포된다. 이때, 상기 백 플레이트(37)에는 전도성 이온이 불균일한 두께로 도금되므로, 상기 백 플레이트(37)의 두께가 전체적으로 불균일해질 수 있다.
한편, 상기 백 플레이트(37)는 니켈을 포함하는 연성 전도성 재질로 형성될 수 있다. 상기 백 플레이트(37)는 전도성 재질이므로, 상기 백 플레이트(37)에는 전기가 통전될 수 있다. 나아가, 상기 백 플레이트(37)는 연성 재질이므로, 상기 백 플레이트(37)에 외부 충격이 가해질 때에 상기 백 플레이트(37)가 파손되는 것을 방지할 수 있다.
도 11 내지 도 13는 도 10의 실리콘 기판에 백 챔버와 에어갭을 형성하는 공정을 도시한 단면도이다.
도 11 및 12를 참조하면, 상기 실리콘 기판(10)의 하측 절연 보호층(12)에 감광성 마스크물질(미도시)을 도포한다. 상기 감광성 마스크물질을 노광 및 현상하여 백 챔버(41)가 형성될 영역을 패터닝한다(도 11 참조).
상기 백 챔버(41)가 형성될 영역은 KOH 용액 또는 TMAH 용액에 의해 이방성 습식 식각될 수 있다(도 12 참조). 이때, 마스크 물질로는 실리콘 나이트라이드, 실리콘 다이옥사이드, 감광성 물질, 금 또는 크롬이 사용될 수 있다.
또한, 상기 백 챔버(41)가 형성될 영역은 반응성 이온 식각법(DRIE: Deep Reactive Ion Etching)에 의해 이방성 건식 식각될 수 있다(도 12 참조). 이때, 마스크 물질로는 실리콘 나이트라이드, 실리콘 다이옥사이드, 감광성 물질, 금 또는 크롬이 사용될 수 있다.
이와 같이 실리콘 기판(10)의 하측이 식각됨에 따라 상기 멤브레인(25)의 하측에는 백 챔버(41)가 형성된다.
도 13을 참조하면, 상기 백 플레이트(37)의 음공(38)을 통해 상기 희생층(33)을 식각하여 제거한다. 이때, 상기 희생층(33)이 제거됨에 따라 상기 멤브레인(25)과 백 플레이트(37) 사이에는 에어갭(45)이 형성된다. 상기 에어갭(45)은 상기 멤브레인(25)에 음압이 작용하였을 때에 상기 멤브레인(25)이 백 플레이트(37)와 접촉되지 않으면서 진동할 수 있도록 한다.
상기 에어갭(45)의 간격은 상기 에어갭 형성부(15)의 식각 깊이와 상기 희생층(33)의 두께에 의해 미리 설계될 수 있다. 따라서, 상기 멤브레인(25)과 백 플레이트(37)를 실리콘 기판(10)의 상측에 증착하지 않고 상기 실리콘 기판(10)의 내부나 표면에 위치되도록 할 수 있다. 결국, 본 발명은 종래에 비해 백 플레이트(37)와 멤브레인(25)의 높이만큼 멤스 마이크로폰의 높이를 낮출 수 있다.
또한, 상기 멤브레인(25)의 공기 통과홀(25a)은 상기 멤브레인(25)에 음압이 작용할 때에 상기 에어갭(45)과 백 챔버(41)에 공기가 통과되도록 하므로, 상기 백 챔버(41)에는 대기압과 거의 동일한 압력이 형성되도록 한다. 따라서, 상기 멤브레인(25)에 음압이 정상적으로 작용할 수 있도록 한다.
상기와 같이 구성된 멤스 마이크로폰의 작용에 관해 설명하기로 한다.
도 6은 멤브레인과 응력 완충부의 작용을 설명하기 위한 개략도이다.
도 14을 참조하면, 상기 멤스 마이크로폰은 상기 멤브레인(25)이 음압에 의해 진동할 때에 상기 멤브레인(25)과 백 플레이트(37) 사이의 에어갭(45)의 간격이 변화된다. 이때, 상기 에어갭(45)의 간격이 변화됨에 따라 정전용량이 변화되고, 변화된 정전용량에 의해 음성을 전기적인 신호로 변환한다.
이때, 상기 멤브레인(25)에 잔류된 압축 응력(compressive stress)이 존재하는 경우, 상기 응력 완충부(20)는 멤브레인(25)이 진동될 때나 진동되지 않을 때에 상기 멤브레인(25)의 압축 응력을 완충한다.
또한, 상기 멤브레인(25)에 잔류된 인장 응력이 존재하는 경우, 상기 응력 완충부(20)는 멤브레인(25)이 진동될 때 또는 진동되지 않을 때에 상기 멤브레인(25)의 인장 응력을 완충한다.
따라서, 상기 응력 완충부(20)는 멤브레인(25)과 실리콘 기판(10)의 접촉 부위에서 발생되는 완충 응력을 해소시킬 수 있게 된다. 또한, 상기 응력 완충부(20)는 잔류 응력에 의해 멤브레인(25)이 변형되는 것을 방지하여, 음향 감지를 정확하게 할 수 있도록 한다.
한편, 상기와 같은 멤스 마이크로폰은 에어갭 형성부(15)의 식각 깊이를 조절하여 상기 멤브레인(25)과 백 플레이트(37) 사이의 에어갭(45)을 조절할 수 있다.
또한, 상기 멤브레인(25)과 백 플레이트(37)는 니켈을 포함하는 동일한 물질로 증착되므로, 공정이 단순화되고 제조단가가 감소될 수 있다.
또한, 상기 백 플레이트(37)와 멤브레인(25)은 동일한 공정에 의해 실리콘 기판(10)에 증착되므로, 멤스 마이크로폰의 제조 공정이 단순화되고 수율이 현저히 증가될 수 있다.
또한, 상기 멤브레인(25)과 백 플레이트(37)는 무전해 도금에 의해 저온에서 증착되므로, 상기 실리콘 기판(10)과 멤브레인(25) 및 백 플레이트(37)의 접촉 부위에 잔류 응력이 발생되는 것을 최소화할 수 있다. 따라서, 상기 멤브레인(25)이 변형되거나 접촉 부위에 크랙이 발생되는 것을 방지할 수 있다. 또한, 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.
다음으로, 본 발명에 따른 멤스 마이크로폰의 제2실시예에 관해 설명하기로 한다.
도 15은 본 발명에 따른 멤스 마이크로폰의 제2실시예에서 실리콘 기판에 에어갭 형성부를 형성하는 공정을 도시한 단면도이다.
[규칙 제26조에 의한 보정 10.01.2011]　
도 15을 참조하면, 상기 멤스 마이크로폰은 실리콘 기판(50)을 포함한다. 상기 실리콘 기판(50)의 양측에는 질화 실리콘(
Figure WO-DOC-45
) 또는 산화 실리콘(
Figure WO-DOC-45-1
)과 같은 절연 보호층(51,52)이 증착된다. 이때, 상기 절연 보호층(51,52)은 저압 기상 증착(LPCVD: Low Pressure Chemical Vapor Deposition)을 이용하여 실리콘 기판(50)의 표면에 증착된다.
상기 실리콘 기판(50)의 상측의 절연 보호층(51)은 에어갭 형성부(55)를 형성하기 위해 식각된다. 이때, 상기 실리콘 기판(50)의 상측 절연 보호층(51)은 RIE(Reactive Ion Etching) 장비에 의해 식각될 수 있다.
[규칙 제26조에 의한 보정 10.01.2011]　
상기 실리콘 기판(50)의 상측을 KOH 용액 또는 TMAH 용액으로 식각하여 상기 에어갭 형성부(55)를 기 설정된 깊이(D)로 형성한다. 이때, 이때, 상기 에어갭 형성부(55)의 마스크 물질(61)로는 질화 실리콘(
Figure WO-DOC-45
) 또는 산화 실리콘(
Figure WO-DOC-45-1
) 등이 적용될 수 있다.
상기 에어갭 형성부(55)의 깊이(D)를 기 설정된 깊이로 조절함에 의해 아래에서 설명할 멤브레인(77)과 백 플레이트(65) 사이의 간격을 조절할 수 있게 된다. 이러한 에어갭 형성부(55)의 깊이는 KOH 용액 또는 TMAH 용액의 농도, 식각 시간 및 온도 등에 따라 결정될 수 있다.
또한, 상기 에어갭 형성부(55)의 둘레는 KOH 용액 또는 TMAH 용액으로 식각시 대략 54.74° 경사각(a)을 갖는 경사면(56)이 형성될 수 있다. 이때, 실리콘 결정의 경사 방향(111 결정 방향)으로는 KOH 용액 또는 TMAH 용액과의 반응이 상대적으로 느리고, 실리콘 결정의 수직 방향(100 결정 방향)으로는 KOH 용액 또는 TMAH 용액과의 반응이 상대적으로 빠르다. 따라서, 상기 에어갭 형성부(55)의 둘레는 경사면(56)이 형성되는 것이다.
도 16 내지 도 18는 도 15의 실리콘 기판의 에어갭 형성부에 백 플레이트를 증착하는 공정을 도시한 단면도이다.
도 16 내지 도 18를 참조하면, 상기 실리콘 기판(50)의 에어갭 형성부(55) 상측에는 백 플레이트(65)가 증착된다. 상기 백 플레이트(65)는 무전해 도금법에 의해 증착될 수 있다. 이러한 백 플레이트(65)는 정전용량에 의해 진동을 측정하는 콘덴서의 하부 전극이다.
상기 백 플레이트(65)의 무전해 도금법은 다음과 같은 과정을 통해 이루어진다. 먼저, 상기 에어갭 형성부(55)가 형성된 실리콘 기판(50)의 표면에 감광성 마스크 물질(61)을 도포한다. 상기 감광성 마스크 물질(61)을 노광 및 현상하여 백 플레이트(65)와 음공(66)이 형성될 영역을 패터닝한다(도 16 참조). 상기 패터닝된 실리콘 표면은 니켈 무전해 도금를 위해 표면 활성화된다. 상기 표면 활성화된 실리콘 기판(50)의 표면에 무전해 도금법에 의해 니켈 백 플레이트(65)를 형성한다(도 17 참조). 상기 니켈 백 플레이트(65)가 형성된 후 상기 감광성 물질을 제거한다(도 18 참조). 마지막으로, 상기 백 플레이트(65)의 표면을 세척한다.
상기 백 플레이트(65)는 무전해 도금에 의해 대략 90℃ 정도의 저온에서 전도성 이온 등이 환원 치환되어 형성되므로, 상기 백 플레이트(65)를 증착하기 위해 대략 1100℃ 정도의 고온으로 가열할 필요가 없다. 상기 백 플레이트(65)는 금속성 재질로 이루어지므로, 정전용량을 측정하는 외부 회로(예: ASIC 칩)와 전기적으로 연결된다. 따라서, 종래와 같이 폴리 실리콘에 금속성 이온을 주입 및 안정화시키기 위해 별도의 고온 가열 공정을 거칠 필요가 없으며, 제조 공정이 감소될 수 있다.
또한, 상기 백 플레이트(65)와 실리콘 기판(50)은 열팽창 계수의 차이가 있더라도 고온으로 가열되지 않으므로, 상기 백 플레이트(65)와 실리콘 기판(50)의 접촉부위에서 잔류 응력(residual stress)인 압축 응력(compressive stress) 또는 인장 응력(tensile stress)이 거의 발생되지 않게 된다. 결국, 상기 백 플레이트(65)가 잔류 응력에 의해 거의 변형되지 않으므로, 상기 백 플레이트(65)와 실리콘 기판(50)의 접촉 부위에서 크랙이 발생되는 것을 방지할 수 있다.
이에 비해, 종래와 같이 백 플레이트가 전해 도금법에 의해 형성될 때에 상기 백 플레이트의 표면에는 시드 레이어(seed layer)가 증착된 후 전기를 통전시켜야 한다. 상기 시드 레이어에는 전기가 부분적으로 불균일한 세기로 분포된다. 이때, 상기 백 플레이트에는 전도성 이온 등이 불균일한 두께로 도금되므로, 상기 백 플레이트의 두께가 전체적으로 불균일해질 수 있다. 그러나, 본 발명의 무전해 도금법은 백 플레이트에 전류 밀도차가 없으므로, 백 플레이트의 두께가 전체적으로 균일해진다.
한편, 상기 백 플레이트(65)로는 니켈을 포함하는 연성 전도성 재질이 적용될 수 있다. 상기 백 플레이트(65)는 전도성 재질이므로, 상기 백 플레이트(65)에는 전기가 통전될 수 있다. 또한, 상기 백 플레이트(65)는 연성 재질이므로, 상기 백 플레이트(65)가 외부 충격에 의해 파손되는 것을 방지할 수 있다.
또한, 상기 백 플레이트(65)의 두께는 대략 2~100㎛로 형성될 수 있다. 상기 백 플레이트(65)의 두께는 멤스 마이크로폰이 감지하는 음압에 따라 적절한 두께로 조절될 수 있다.
한편, 상기 백 플레이트(65)가 전해 도금될 때에 우선 도금용 메탈 증기(vapor)가 스퍼터(sputter) 또는 전자빔(E-beam)에 의해 상기 에어갭 형성부(55)의 상측에서 하측으로 거의 수직하거나 약간의 경사를 이룬 상태로 분사된다. 이때, 상기 에어갭 형성부(55)의 경사면(56)에는 상기 백 플레이트(65)와 그 전극(미도시)이 단락될 우려가 있다. 그러나, 상기 백 플레이트(65)가 무전해 도금될 때에는 굴곡이 있는 면에도 용이하게 증착되므로 상기 백 플레이트와 그 전극(미도시)이 단락되지 않고 용이하게 이어질 수 있다.
도 19 및 도 20은 실리콘 기판의 백 플레이트 상측에 희생층과 응력 완충부를 증착하는 공정을 도시한 단면도이다.
도 19를 참조하면, 상기 에어갭 형성부(55)에 희생층(73)을 증착시킨다. 이때, 상기 희생층(73)은 실리콘 기판(60)에 소정 깊이(D)로 식각된 에어갭 형성부(55)에 증착되므로, 상기 희생층(73)을 증착하기 위해 별도의 층을 증착하거나 식각할 필요가 없다. 따라서, 희생층을 용이하게 증착할 수 있고, 제조 공정을 감소시킬 수 있다.
상기 희생층(73)의 상면은 실리콘 기판(50)의 상면과 동일 평면을 이루도록 증착될 수 있다. 이때, 상기 희생층(73)이 점성이 높은 고상의 물질인 경우, 상기 희생층(73)의 표면을 화학적 기계적 연마(CMP: Chemical Mechanical Polishing)를 통하여 평활해지게 할 수 있다. 또한, 상기 희생층(73)이 점성이 낮은 물질인 경우, 상기 희생층(73)의 표면이 평활하게 형성되어 상기 화학적 기계적 연마를 별도로 하지 않을 수 있다.
상기 희생층(73)은 산화 실리콘, 포토레지스트, 도금 구리 등의 재질로 형성될 수 있다.
도 20을 참조하면, 상기 희생층(73)의 상측 둘레에는 응력 완충부(70)가 증착된다.
상기 응력 완충부(70)는 다음과 같은 공정을 통하여 이루어진다.
상기 희생층(73)의 표면에 감광성 마스크 물질(72)을 도포한다. 상기 감광성 마스크 물질(72)을 노광 및 현상하여 상기 응력 완충부(70)가 형성될 영역(72a)을 패터닝한다. 상기 응력 완충부(70)가 형성될 영역(72a)에 응력 완충부(70)를 증착한다. 그리고, 상기 감광성 마스크 물질을 제거한다.
상기 응력 완충부(70)는 열팽창 계수가 다른 다수의 물질층(70a,70b,70c)으로 이루어질 수 있다. 예를 들면, 상기 응력 완충부(20)는 크롬(70a)(Cr), 금(70b)(Au) 및 폴리이미드(70c)(Polyimide) 등이 적층되어 이루어질 수 있다.
이때, 상기 다수의 물질층(70a,70b,70c)의 열팽창 계수는 상기 실리콘 기판(50)에서 멤브레인(77) 측으로 갈수록 점차적으로 커질 수 있다. 예를 들면, 상기 실리콘 기판(50)에서 멤브레인(77) 측으로 갈수록 크롬(열팽창 계수 4.9), 금(열팽창 계수 14.2) 및 폴리이미드(열팽창 계수 35) 순서로 적층될 수 있다. 여기서, 실리콘 기판의 열팽창 계수는 2.6이고, 실리콘 기판의 보호층인 질화 실리콘의 열팽창 계수는 2.7이며, 니켈 멤브레인의 열팽창 계수는 13.4이다. 상기 물질층들의 물성에 관해서는 상술한 [표]에 도시된 바와 같다.
상기 응력 완충부(20)는 상기 멤브레인(77)이 진동될 때에 다수의 물질층(70a,70b,70c)의 완충 작용에 의해 상기 멤브레인(77)과 실리콘 기판(50)의 접촉 부위에서 크랙이 발생되는 것을 방지한다. 이러한 응력 완충부(20)의 작용에 관해서는 상술한 바와 실질적으로 동일하므로 이에 관한 설명은 생략하기로 한다.
도 21은 응력 완충부와 희생층에 멤브레인을 증착하는 공정을 도시한 단면도이다.
도 21을 참조하면, 상기 멤브레인(77)은 희생층(73)의 상측에 무전해 도금방식으로 증착될 수 있다. 상기 멤브레인(77)은 대략 0.1~5㎛의 두께로 증착될 수 있다.
상기 멤브레인(77)의 무전해 도금법은 다음과 같은 과정을 통해 이루어진다. 먼저, 상기 희생층(73)의 표면에 감광성 마스크 물질(미도시)을 도포한다. 상기 감광성 마스크 물질을 노광 및 현상하여 멤브레인(77)이 형성될 영역을 패터닝한다. 상기 패터닝된 멤브레인(77) 영역이 니켈 무전해 도금를 위해 표면 활성화된다. 상기 표면 활성화된 멤브레인(77) 영역의 표면에 무전해 도금법에 의해 니켈 멤브레인(77)을 형성한다. 상기 니켈 멤브레인(77)이 형성된 후 상기 감광성 물질을 제거한다. 마지막으로, 상기 멤브레인(77)의 표면을 세척한다.
상기 멤브레인(77)은 무전해 도금에 의해 대략 90℃ 정도의 저온에서 전도성 이온 등이 환원 치환되어 형성되므로, 상기 멤브레인(77)을 증착하기 위해 종래와 가이 대략 1100℃ 정도의 고온으로 가열할 필요가 없다.
상기 멤브레인(77)은 금속성 재질로 이루어지므로, 정전용량을 측정하는 외부 회로(예: ASIC 칩)와 전기적으로 연결될 수 있다. 따라서, 상기 멤브레인(77)에 금속성 이온을 주입하는 별도의 고온 가열 공정을 수행할 필요가 없다.
상기 멤브레인(77)과 실리콘 기판(50)은 열팽창 계수의 차이가 있더라도 고온으로 가열되지 않으므로, 상기 멤브레인(77)과 실리콘 기판(50)의 접촉부위에서 잔류 응력(residual stress)인 압축 응력(compressive stress) 또는 인장 응력(tensile stress)이 거의 발생되지 않게 된다. 결국, 상기 멤브레인(77)이 잔류 응력에 의해 거의 변형되지 않으므로, 상기 멤브레인(77)과 실리콘 기판(50)의 접촉 부위에서 크랙이 발생되는 것을 방지할 수 있다.
또한, 상기 멤브레인(77)은 니켈을 포함하는 연성 전도성 재질로 형성될 수 있다. 상기 멤브레인(77)은 전도성 재질이므로 전기가 통전될 수 있다. 또한, 상기 멤브레인(77)은 연성 재질이므로 과잉 전류 또는 외부 충력에 의해 파손되는 것을 방지할 수 있다.
도 22 및 도 23는 실리콘 기판에 백 챔버와 에어갭을 형성하는 공정을 도시한 단면도이다.
도 22를 참조하면, 상기 실리콘 기판(50)의 하측 절연 보호층(52)에 감광성 마스크물질을 도포한다. 상기 감광성 마스크물질을 노광 및 현상하여 백 챔버(81)가 형성될 영역을 패터닝한다.
상기 백 챔버(81)가 형성될 영역은 KOH 용액 또는 TMAH 용액에 의해 이방성 습식 식각될 수 있다. 이때, 마스크 물질로는 실리콘 나이트라이드, 실리콘 다이옥사이드, 감광성 물질, 금 또는 크롬이 사용될 수 있다.
또한, 상기 백 챔버(81)가 형성될 영역은 반응성 이온 식각법(DRIE: Deep Reactive Ion Etching)에 의해 이방성 건식 식각될 수 있다. 이때, 마스크 물질로는 실리콘 나이트라이드, 실리콘 다이옥사이드, 감광성 물질, 금 또는 크롬이 사용될 수 있다.
이와 같이 실리콘 기판(50)의 하측이 식각됨에 따라 상기 백 플레이트(65)의 하측에는 백 챔버(81)가 형성된다.
도 23를 참조하면, 상기 백 플레이트(65)의 음공(66)을 통해 상기 희생층(73)을 식각하여 제거한다. 이때, 상기 희생층(73)이 제거됨에 따라 상기 멤브레인(77)과 백 플레이트(65) 사이에는 에어갭(85)이 형성된다. 상기 에어갭(85)은 상기 멤브레인(77)에 음압이 작용하였을 때에 상기 멤브레인(77)이 백 플레이트(65)와 접촉되지 않으면서 진동할 수 있도록 한다.
상기 에어갭(85)의 간격은 실리콘 기판(50)의 식각 깊이와 상기 에어갭 형성부(55)의 증착 높이에 의해 미리 설계될 수 있다. 따라서, 상기 멤브레인(77)과 백 플레이트(65)를 실리콘 기판(50)의 상측에 증착하지 않고 상기 실리콘 기판(50)의 내부나 표면에 위치되도록 할 수 있다. 결국, 본 발명은 종래에 비해 백 플레이트(65)와 멤브레인(77)의 높이만큼 멤스 마이크로폰의 높이를 낮출 수 있다.
또한, 상기 멤브레인(77)의 공기 통과홀(77a)은 상기 멤브레인(77)에 음압이 작용할 때에 상기 에어갭(85)과 백 챔버(81)에 공기가 통과되도록 하므로, 상기 백 챔버(81)와 에어갭(85)에는 대기압과 거의 동일한 압력이 형성되도록 한다. 따라서, 상기 멤브레인(77)에는 음압이 정상적으로 작용할 수 있도록 한다.
상기와 같은 멤스 마이크로폰은 에어갭 형성부(55)의 식각 깊이를 조절하여 상기 멤브레인(77)과 백 플레이트(65) 사이의 에어갭(85)을 조절할 수 있다.
또한, 상기 멤브레인(77)과 백 플레이트(65)는 니켈을 포함하는 동일한 물질로 증착되므로, 공정이 단순화되고 제조단가가 감소될 수 있다.
또한, 상기 백 플레이트(65)와 멤브레인(77)은 동일한 공정에 의해 실리콘 기판(50)에 증착되므로, 멤스 마이크로폰의 제조 공정이 단순화되고 수율이 현저히 증가될 수 있다.
또한, 상기 멤브레인(77)과 백 플레이트(65)는 무전해 도금에 의해 저온에서 증착되므로, 상기 실리콘 기판(50)과 멤브레인(77) 및 백 플레이트(65)의 접촉 부위에 잔류 응력이 발생되는 것을 최소화할 수 있다. 따라서, 상기 멤브레인(77)이 변형되거나 접촉 부위에 크랙이 발생되는 것을 방지할 수 있다. 또한, 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.
본 발명은 멤브레인과 실리콘 기판의 접촉 부위에서 잔류 응력를 감소시켜 크랙이 발생되는 것을 방지할 수 있으므로, 산업상으로 현저한 이용 가능성이 있다.

Claims (21)

  1. 백 챔버가 형성되는 실리콘 기판;
    상기 실리콘 기판에 증착되고, 다수의 음공이 형성된 백 플레이트;
    상기 백 플레이트와 이격되어 에어갭이 형성되도록 상기 실리콘 기판에 증착되는 멤브레인; 및
    상기 멤브레인과 실리콘 기판의 접촉 부위에 증착되는 응력 완충부;를 포함하는 멤스 마이크로폰.
  2. 제 1 항에 있어서,
    상기 응력 완충부는 열팽창 계수가 다른 다수의 물질층으로 이루어지는 것을 특징으로 하는 멤스 마이크로폰.
  3. 제 2 항에 있어서,
    상기 다수의 물질층의 열팽창 계수는 상기 실리콘 기판에서 멤브레인 측으로 갈수록 커지는 것을 특징으로 하는 멤스 마이크로폰.
  4. 제 2 항에 있어서,
    상기 응력 완충부는 크롬, 금 및 폴리이미드 물질층을 포함하는 것을 특징으로 하는 멤스 마이크로폰.
  5. 제 1 항에 있어서,
    상기 실리콘 기판에는 기 설정된 깊이로 식각됨에 따라 에어갭 형성부가 형성되고,
    상기 멤브레인은 에어갭의 하측 또는 실리콘 기판의 상측에 증착되고,
    상기 백 플레이트는 멤브레인과 이격되어 에어갭을 형성하도록 에어갭의 하측 또는 실리콘 기판의 상측에 증착되는 것을 특징으로 하는 멤스 마이크로폰.
  6. 제 5 항에 있어서,
    상기 멤브레인과 백 플레이트 사이의 에어갭의 간격은 상기 에어갭 형성부의 깊이에 따라 조절되는 것을 특징으로 하는 멤스 마이크로폰.
  7. 제 1 항에 있어서,
    상기 멤브레인 또는 백 플레이트는 무전해 도금법에 의해 증착되는 것을 특징으로 하는 멤스 마이크로폰.
  8. 실리콘 기판에 응력 완충부가 증착되는 단계;
    상기 응력 완충부에 멤브레인이 증착되는 단계;
    상기 멤브레인에 희생층이 증착되는 단계;
    상기 희생층에 다수의 음공이 형성되도록 백 플레이트가 증착되는 단계;
    상기 실리콘 기판의 하측을 식각하여 백 챔버가 형성되도록 하는 단계; 및
    상기 희생층을 제거하여 상기 멤브레인과 백 플레이트 사이에 에어갭이 형성되도록 하는 단계;를 포함하는 멤스 마이크로폰의 제조방법.
  9. 제 8 항에 있어서,
    상기 응력 완충부가 증착되는 단계에서는, 다수의 물질층이 순차적으로 적층되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  10. 제 9 항에 있어서,
    상기 응력 완충부가 증착되는 단계에서는, 상기 실리콘 기판에서 멤브레인으로 갈수록 열팽창 계수가 큰 물질층이 증착되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  11. 제 9 항에 있어서,
    상기 응력 완충부는 크롬, 금 및 폴리이미드 물질층을 포함하는 것을 특징으로 하는 멤스 마이크로폰.
  12. 제 8 항에 있어서,
    상기 응력 완충부가 증착되는 단계는:
    상기 실리콘 기판에 에어갭 형성부가 형성되는 단계; 및
    상기 에어갭 형성부의 바닥면에 응력 완충부가 증착되는 단계를 포함하는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  13. 제 12 항에 있어서,
    상기 멤브레인과 백 플레이트 사이의 에어갭의 간격은 상기 에어갭 형성부의 깊이에 따라 조절되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  14. 제 8 항에 있어서,
    상기 멤브레인 또는 백 플레이트가 증착되는 단계에서는, 무전해도금법에 의해 증착되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  15. 실리콘 기판에 백 플레이트가 증착되는 단계;
    상기 백 플레이트에 희생층이 증착되는 단계;
    상기 실리콘 기판의 백 플레이트 둘레에 응력 완충부가 증착되는 단계;
    상기 응력 완충부와 희생층에 멤브레인이 증착되는 단계;
    상기 실리콘 기판의 하측을 식각하여 백 챔버가 형성되도록 하는 단계; 및
    상기 희생층을 제거하여 상기 멤브레인과 백 플레이트 사이에 에어갭이 형성되도록 하는 단계;를 포함하는 멤스 마이크로폰의 제조방법.
  16. 제 15 항에 있어서,
    상기 응력 완충부가 증착되는 단계에서는, 다수의 물질층이 순차적으로 적층되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  17. 제 16 항에 있어서,
    상기 응력 완충부가 증착되는 단계에서는, 상기 실리콘 기판에서 멤브레인으로 갈수록 열팽창 계수가 큰 물질층이 증착되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  18. 제 16 항에 있어서,
    상기 응력 완충부는 크롬, 금 및 폴리이미드 물질층을 포함하는 것을 특징으로 하는 멤스 마이크로폰.
  19. 제 15 항에 있어서,
    상기 실리콘 기판에 백 플레이트가 증착되는 단계는:
    상기 실리콘 기판에 에어갭 형성부가 형성되는 단계; 및
    상기 에어갭 형성부의 바닥면에 백 플레이트가 증착되는 단계;를 포함하는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  20. 제 15 항에 있어서,
    상기 멤브레인과 백 플레이트 사이의 에어갭의 간격은 상기 에어갭 형성부의 깊이에 따라 조절되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
  21. 제 15 항에 있어서,
    상기 멤브레인 또는 백 플레이트가 증착되는 단계에서는, 무전해도금법에 의해 증착되는 것을 특징으로 하는 멤스 마이크로폰의 제조방법.
PCT/KR2010/007535 2009-12-29 2010-10-29 멤스 마이크로폰 및 그 제조방법 WO2011081288A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0132682 2009-12-29
KR1020090132682A KR101109095B1 (ko) 2009-12-29 2009-12-29 멤스 마이크로폰 및 그 제조방법

Publications (2)

Publication Number Publication Date
WO2011081288A2 true WO2011081288A2 (ko) 2011-07-07
WO2011081288A3 WO2011081288A3 (ko) 2011-11-03

Family

ID=44175704

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/007535 WO2011081288A2 (ko) 2009-12-29 2010-10-29 멤스 마이크로폰 및 그 제조방법

Country Status (4)

Country Link
KR (1) KR101109095B1 (ko)
CN (2) CN102111705B (ko)
TW (1) TWI505723B (ko)
WO (1) WO2011081288A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355434B1 (ko) * 2012-06-12 2014-01-28 한국생산기술연구원 미세 홀이 배열된 폴리머 멤브레인을 포함하는 플라스틱 챔버 플레이트의 제작 방법
KR20140040997A (ko) 2012-09-27 2014-04-04 한국전자통신연구원 멤스 마이크로폰 및 그 제조방법
CN106604195A (zh) * 2015-10-14 2017-04-26 天津修瑕科技有限公司 一种基于电子信息系统钥匙的安全方法
CN107465983B (zh) * 2016-06-03 2021-06-04 无锡华润上华科技有限公司 Mems麦克风及其制备方法
CN108609573A (zh) * 2016-12-12 2018-10-02 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
KR102091849B1 (ko) * 2018-11-30 2020-03-20 (주)다빛센스 콘덴서 마이크로폰 및 그 제조방법
CN111131986A (zh) * 2019-12-31 2020-05-08 歌尔股份有限公司 防尘结构、麦克风封装结构以及电子设备
WO2024034931A1 (ko) * 2022-08-08 2024-02-15 삼성전자주식회사 음향 입력 장치를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006068843A (ja) * 2004-08-31 2006-03-16 Sony Corp 微小電気機械素子、光学微小電気機械素子、光変調素子、並びにレーザディスプレイ
KR20060099627A (ko) * 2005-03-14 2006-09-20 주식회사 케이이씨 Ｍｅｍｓ 공정을 이용한 마이크로폰 및 그 제조 방법
KR100893558B1 (ko) * 2005-08-10 2009-04-17 세이코 엡슨 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법 및 전자 부품
JP2009148880A (ja) * 2007-12-14 2009-07-09 Ind Technol Res Inst センシング膜及びそれを用いるマイクロエレクトロメカニカルシステムデバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566251B2 (en) * 2001-03-29 2003-05-20 Georgia Tech Research Corporation Method for selective deposition of materials in micromachined molds
EP1246502A1 (en) * 2001-03-30 2002-10-02 Phone-Or Ltd Microphone
US7045868B2 (en) * 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
US20060291674A1 (en) * 2005-06-14 2006-12-28 Merry Electronics Co. Ltd. Method of making silicon-based miniaturized microphones
TWI285509B (en) * 2006-02-10 2007-08-11 Univ Nat Chunghsing Sawing-free process for manufacturing wafer of capacitor-type silicon microphone
JP4966370B2 (ja) * 2006-03-30 2012-07-04 パルス・エムイーエムエス・アンパルトセルスカブ シングルダイ型ｍｅｍｓ音響トランスデューサおよび製造方法
JP2008092561A (ja) * 2006-09-04 2008-04-17 Yamaha Corp 半導体マイクユニット、その製造方法、及び、半導体マイクユニットの搭載方法
EP1931173B1 (en) * 2006-12-06 2011-07-20 Electronics and Telecommunications Research Institute Condenser microphone having flexure hinge diaphragm and method of manufacturing the same
US8258591B2 (en) * 2008-01-16 2012-09-04 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) device
WO2009146494A1 (en) * 2008-06-04 2009-12-10 Cochlear Limited Implantable microphone diaphragm stress decoupling system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006068843A (ja) * 2004-08-31 2006-03-16 Sony Corp 微小電気機械素子、光学微小電気機械素子、光変調素子、並びにレーザディスプレイ
KR20060099627A (ko) * 2005-03-14 2006-09-20 주식회사 케이이씨 Ｍｅｍｓ 공정을 이용한 마이크로폰 및 그 제조 방법
KR100893558B1 (ko) * 2005-08-10 2009-04-17 세이코 엡슨 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법 및 전자 부품
JP2009148880A (ja) * 2007-12-14 2009-07-09 Ind Technol Res Inst センシング膜及びそれを用いるマイクロエレクトロメカニカルシステムデバイス

Also Published As

Publication number Publication date
TWI505723B (zh) 2015-10-21
TW201127088A (en) 2011-08-01
CN102111705B (zh) 2015-12-09
KR20110076074A (ko) 2011-07-06
WO2011081288A3 (ko) 2011-11-03
CN201937821U (zh) 2011-08-17
KR101109095B1 (ko) 2012-01-31
CN102111705A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
WO2011081288A2 (ko) 멤스 마이크로폰 및 그 제조방법
WO2011055885A1 (ko) 멤스 마이크로폰 및 그 제조방법
WO2011068282A1 (ko) 멤스 마이크로폰 및 그 제조방법
KR102175855B1 (ko) Mems 마이크로폰 및 이의 제조 방법
US8320589B2 (en) Electret condenser
EP2789099A1 (en) Bulk acoustic wave resonator and manufacturing method thereof, and radio frequency device using bulk acoustic wave resonator
KR100716637B1 (ko) 음향 검출 기구 및 그 제조 방법
WO2004107809A1 (ja) 音響検出機構
US20140001581A1 (en) Mems microphone and forming method therefor
WO2017200219A1 (ko) 피에조 멤스 마이크로폰 및 그 제조방법
WO2020101425A1 (ko) 원심 패턴 충진 장치 및 이를 이용한 초음파 압전 센서의 제조 방법, 그리고 이러한 방법으로 제조된 초음파 압전 센서 혹은 초음파 인식 센서
WO2011068344A9 (ko) 멤스 마이크로폰 및 그 제조방법
WO2006025211A1 (ja) エレクトレットコンデンサーマイクロフォン
WO2022235055A1 (ko) 양극산화막 구조체
WO2022080755A1 (ko) 전기 전도성 접촉핀, 이의 제조방법, 검사장치 및 성형물의 제조방법 및 그 성형물
KR100513424B1 (ko) 음향 감지 소자의 제조방법
KR20030090189A (ko) 압전형 초소형 스피커 및 그 제조 방법
WO2018110878A1 (ko) 수평 인장 구조의 마이크로폰 및 그 마이크로폰 제조 방법
WO2013077544A1 (en) Capacitor and method of fabricating the same
WO2018199554A1 (ko) 강성 백플레이트 구조의 마이크로폰 및 그 마이크로폰 제조 방법
KR20090119268A (ko) 실리콘 콘덴서 마이크로폰 및 이에 사용되는 실리콘칩의제조방법
WO2022164173A1 (ko) 전기 전도성 접촉핀 및 이의 제조방법 및 전기 전도성 접촉핀 모듈
KR101108853B1 (ko) 마이크로폰 모듈
WO2021066243A1 (ko) 브릿지형 구조물의 제조 방법 및 이를 이용한 브릿지형 압저항체를 가지는 압저항 가속도 센서의 제조 방법
JP2003153393A (ja) コンデンサマイクロホンの製造方法、コンデンサマイクロホンおよび電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10841121

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10841121

Country of ref document: EP

Kind code of ref document: A2