WO2011030966A1 - 웨이퍼 에지 식각장치 및 그 방법 - Google Patents

웨이퍼 에지 식각장치 및 그 방법 Download PDF

Info

Publication number
WO2011030966A1
WO2011030966A1 PCT/KR2009/007153 KR2009007153W WO2011030966A1 WO 2011030966 A1 WO2011030966 A1 WO 2011030966A1 KR 2009007153 W KR2009007153 W KR 2009007153W WO 2011030966 A1 WO2011030966 A1 WO 2011030966A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
electrodes
pair
insulating
gas
Prior art date
Application number
PCT/KR2009/007153
Other languages
English (en)
French (fr)
Inventor
노길식
Original Assignee
(주)케이에스텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)케이에스텍 filed Critical (주)케이에스텍
Publication of WO2011030966A1 publication Critical patent/WO2011030966A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H01J37/32385—Treating the edge of the workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Definitions

  • the present invention relates to a wafer edge etching apparatus and method thereof, and more particularly, to a wafer edge etching apparatus and an etching method for improving the yield of a semiconductor chip by etching and removing only an edge portion of a wafer used for manufacturing a semiconductor chip. It is about a method.
  • Silicon wafers are generally designed not to make a separate circuit pattern on the edge portion used for wafer transfer, and thus remove fine defects such as cracks in the deposited portion of the edge portion or unnecessary films generated during the wafer processing process. If the continuous process is not carried out without a process defect occurs there is a problem that the yield of the semiconductor chip is lowered.
  • FIG. 1 an etching apparatus illustrated in FIG. 1.
  • the electrode block 105 and the baffle 107 are installed in the chamber 103, the wafer 110 is disposed to be adjacent to the bottom of the baffle 107, and then the baffle ( The process gas is injected through the outer passage 109, and the edge portion is etched by generating the plasma P to the edge portion of the wafer 110 by the electrode block 105.
  • an inert gas such as Ar is supplied from the central passage 111 of the baffle 107 to the outside of the baffle 107 to prevent the etching reaction caused by plasma in the edge of the wafer 110, that is, the pattern region.
  • Ar plasma is generated in the shielding region (I) due to the problem that the etching reaction occurs in the pattern region is inevitable.
  • the present invention has been proposed to solve the problems of the conventional semiconductor wafer edge etching apparatus and method as described above, by mechanically shielding the edge of the wafer to be etched and the pattern region inside the wafer edge where the etching should not occur
  • the purpose of the present invention is to protect the pattern region from the etching reaction caused by plasma of the process gas by reliably partitioning the reaction space where the process gas is plasma and the insulation space where plasma is not generated due to the insulation gas.
  • the chamber forming an outer body; A pair of electrodes installed in the chamber so as to be movable relative to each other so that a plasma can be generated in the reaction space according to a voltage difference across both ends while securing a reaction space at a nearest reaction position; A power supply unit connected to one of the pair of electrodes to generate a voltage difference between the electrodes; A pair of pairs of protrusions projecting on opposite surfaces of the pair of electrodes to contact the wafer when the pair of electrodes are in the reaction position, and partitioning the wafer such that only its edges are exposed to the reaction space; Shielding ring; An insulating gas supply unit supplying an insulating gas to the insulating space formed between the pair of electrodes in the pair of shielding rings; And a process gas supply unit supplying a process gas into the chamber so that the plasma can be generated out of the pair of shielding rings by a voltage difference applied between the pair of electrodes in a state in which the insulating gas is injected into the insulating
  • the vacuum pump may further include a vacuum pump for evacuating the inside of the chamber before injecting the insulating gas from the insulating gas supply unit to the insulating space.
  • the present invention is a wafer loading step of placing a wafer to be edge-etched on the shielding ring protruding on the opposite surface of any one of the pair of electrodes that are open inside the chamber;
  • the wafer loading step when the wafer is placed on the shielding ring, one of the pair of electrodes is moved relative to the other side so that the wafer is brought into contact between the shielding rings, A wafer shielding step of partitioning the reaction space to be exposed to the reaction space;
  • An insulating gas injection step of injecting an insulating gas into an insulating space formed between the pair of electrodes in the pair of shielding rings in contact with the wafer in the wafer shielding step;
  • a process gas injection step of injecting process gas into the chamber while the insulation gas is injected into the insulation space in the insulation gas injection step; And applying a voltage difference between the pair of electrodes while injecting the process gas into the chamber in the process gas injection step, thereby converting the process gas into plasma outside the pair of shielding rings between the pair of electrodes
  • the method may further include a vacuum step of evacuating the inside of the chamber before injecting the insulation gas into the insulation space in the insulation gas injection step.
  • the insulation gas is SF 6
  • the process gas is preferably a mixed gas of Ar and CF 4 .
  • the wafer edge etching apparatus and method thereof of the present invention when etching the edges of the wafer interposed between the upper and lower electrodes, a plasma is generated to prevent the etching reaction and the reaction space which causes the etching reaction to occur so that the etching reaction does not occur. Since the insulating space can be reliably blocked by a pair of upper and lower shielding rings, no plasma etching occurs in the pattern region inside the edge even while the wafer edge is etched by the plasma generated in the reaction space. As a result, since the pattern area can be protected, it is possible to prevent the degradation of the wafer due to the plasma used for the edge etching.
  • FIG. 1 is a front sectional view showing a conventional wafer edge etching apparatus.
  • FIG. 2 is a schematic front cross-sectional view of a wafer edge etching apparatus according to the present invention.
  • FIG. 3 is a block diagram sequentially showing a wafer edge etching method according to the present invention.
  • FIG. 4 is a view for explaining a wafer loading step shown in FIG.
  • FIG. 5 is a view for explaining a wafer shielding step shown in FIG.
  • FIG. 6 is a view for explaining an insulating gas injection step shown in FIG.
  • FIG. 7 is a view for explaining a process gas injection step shown in FIG.
  • the chamber 3 the pair of electrodes 4 and 5, the power supply unit 6, and the pair of shielding rings 7, 8), the insulating gas supply unit 9, and the process gas supply unit 11, and further comprises a vacuum pump (13).
  • the chamber 3 is a part forming the outer body of the etching apparatus 1 of the present invention, and makes a sealed space to make the inner space into a vacuum or inject a process gas into the inner space.
  • the pair of electrodes 4 and 5 generates a plasma P for etching the edge 12 of the wafer 10 interposed therebetween.
  • the one electrode for example, the lower electrode 5 can be relatively moved up and down relative to the other electrode, that is, the upper electrode 4 by connecting the movement means such as the hydraulic cylinder 23 to the bottom as shown.
  • the lower electrode 5 may be fixed and the upper electrode 4 may be elevated. Therefore, the upper and lower electrodes 4 and 5 can be spaced apart as shown in FIG. 4, and the upper and lower electrodes 4 and 5 are approached to the nearest reaction position as shown in FIGS. 2 and 5.
  • the wafer 10 may be interposed in contact between the upper shielding ring 7 and the lower shielding ring 8.
  • the pair of upper and lower electrodes 4 and 5 are secured by the reaction space 15 while the electrodes 4 and 5 are driven by a high-voltage alternating voltage transmitted from the power supply 6 to one side, that is, the upper electrode 4.
  • Plasma P can be generated through the process gas G injected into the reaction space 15 according to the voltage difference across both ends.
  • the power supply unit 6 is connected to one of the pair of electrodes 4 and 5, for example, the upper electrode 4, to apply an alternating voltage of high voltage to the electrode 4. ) And a voltage difference for generating plasma between the electrode 5 is generated.
  • the pair of shield rings 7 and 8 contact the upper and lower surfaces of the wafer 10 to expose the wafer surface to the reaction space 15 and the insulating space ( As a means for dividing into a pattern region exposed to 16), a pair of upper and lower electrodes 4 and 5 protrude in a circle in a parabolic cross-section on opposite surfaces 21 and 22, respectively.
  • the upper and lower pair of shielding rings 7 and 8 contact the wafer 10 when the pair of electrodes 4 and 5 are in the reaction position, so that the edge 10 of the outer edge portion of the wafer 10 is contacted.
  • the insulating space 16 surrounding the pattern region of the wafer 10 serves to shield the edge 12 from the surrounding reaction space 15.
  • the insulating gas supply unit 9 supplies the insulating gas I to the insulating space 16 formed between the pair of electrodes 7 and 8 inside the pair of shield rings 7 and 8 as described above. As shown in FIG. 2, the insulating gas is supplied to the insulating space 16 through a supply pipe 27 installed outside the chamber 3 and connected to the upper and lower electrodes 7 and 8, respectively. do. At this time, there are various kinds of insulating gas used, SF 6 is the most representative of them.
  • the process gas supply unit 11 is connected to one side of the chamber 3, as shown in FIG. 2, into the chamber 3, in particular, the process gas into the reaction space 15 between the upper and lower electrodes 4 and 5.
  • (G) is a portion for supplying the voltage difference between the upper and lower electrodes (4, 5) by injecting the process gas (G) into the reaction space (15) while the insulating gas (I) is injected into the insulating space (16)
  • the process gas (G) injected is allowed to be plasmaized, the process gas (G) generated in this way is exposed to the outside of the upper and lower shielding rings (7, 8), that is, the reaction space (15). Allow the wafer edge 12 to be etched.
  • the gas used as the process gas may be of various kinds, but the most representative of these may be a mixed gas of Ar and CF 4 , and the mixing ratio thereof is preferably 4: 1, in addition to He, N Gases such as 2 and O 2 may be used as the process gas.
  • the vacuum pump 13 is connected to one side of the chamber 3 to inject the insulating gas I from the insulating gas supply unit 9 into the insulating space 16.
  • the process gas (G) is injected into the reaction space (15) and a voltage difference is generated between the electrodes (4, 5) to smoothly process the process gas (G) into a plasma. To be performed.
  • a method of etching the edge 12 of the wafer 10 by the wafer edge etching apparatus 1 of the present invention includes a wafer loading step S10, a wafer shielding step S20, and an insulating gas.
  • the wafer 10 to be etched (12) is placed.
  • the process gas supply unit 11 Open to inject the process gas (G) into the chamber (3).
  • the process gas G is filled around the edge 12 exposed to the outside of the upper and lower shielding rings 7 and 8.
  • the edge etching step (S50) in the edge etching step (S50), as shown in Figure 2, in the process gas injection step (S40) in the process gas (G) is injected into the chamber 3, the power supply unit 6 is turned on By generating a voltage difference between the upper and lower electrodes 4 and 5, the process gas G filled in the space between the upper and lower electrodes 4 and 5 outside the upper and lower shielding rings 7 and 8, that is, the reaction space 15 is plasma. To be angry. As a result, a portion of the edge 12 of the wafer 10 exposed to the reaction space 15 is etched by the generated plasma P, so that a minute defect such as a crack present in the deposition film of the edge portion or the like occurs during the wafer processing process. Unnecessary films and the like can be removed.
  • the wafer edge etching apparatus and method of the present invention can be applied to improve the yield of a semiconductor chip by etching and removing only the edge portion of the wafer used for manufacturing the semiconductor chip.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 웨이퍼 에지 식각장치 및 그 방법에 관한 것으로, 식각장치의 주요구성은 외체를 이루는 챔버; 양단에 걸리는 전압차에 따라 상기 반응공간에 플라즈마가 발생될 수 있도록 하는 한 쌍의 전극; 상기 한 쌍의 전극 중 어느 한 쪽에 연결되어 상기 전극 사이에 전압차를 발생시키는 전원 공급부; 상기 한 쌍의 전극의 상호 대향면 상에 각각 돌출되어 상기 웨이퍼를 그 에지만이 상기 반응공간으로 노출되도록 구획하고 있는 한 쌍의 차폐링; 상기 한 쌍의 차폐링 내부에서 상기 한 쌍의 전극 사이에 형성되는 절연공간으로 절연가스를 공급하는 절연가스 공급부; 및 상기 절연공간에 절연가스가 주입된 상태에서 상기 한 쌍의 전극 사이에 걸리는 전압차에 의해 상기 한 쌍의 차폐링 외부로 상기 플라즈마가 발생할 수 있도록 상기 챔버 내에 공정가스를 공급하는 공정가스 공급부;로 이루어지는 것을 특징으로 하며, 위와 같은 구성에 따르면, 한 쌍의 차폐링이 플라즈마에 의해 에지의 식각이 이루어지는 반응공간과 절연가스에 의해 플라즈마가 발생되지 않는 절연공간이 확실하게 구획되므로, 에지 식각을 위한 플라즈마로 인해 웨이퍼 패턴영역이 손상되는 것을 방지할 수 있게 된다.

Description

웨이퍼 에지 식각장치 및 그 방법
본 발명은 웨이퍼 에지 식각장치 및 그 방법에 관한 것으로, 보다 상세하게는 반도체 칩 제조에 사용되는 웨이퍼의 에지 부분만을 식각 처리하여 제거함으로써 반도체 칩의 수율을 향상시킬 수 있도록 하는 웨이퍼 에지 식각장치 및 식각방법에 관한 것이다.
실리콘 웨이퍼는 일반적으로 웨이퍼의 이송을 위해 사용되는 에지 부분에 별도의 회로 패턴을 만들지 않도록 되어 있는 바, 에지 부분의 증착막에 존재하는 크랙 등의 미세 결함 또는 웨이퍼 가공공정 중에 발생하는 불필요한 막 등을 제거하지 않고 계속해서 후공정을 진행하는 경우 공정 결함이 발생하여 반도체 칩의 수율이 떨어지는 문제점이 있었다.
이러한 문제를 해결하기 위해 종전에는 전통적인 방식의 식각공정을 통해 에지를 제거하여 왔으나, 이 방식은 상대적으로 공정이 많고, 노광기와 같은 고가의 장비를 필요로 하며, 따라서 공정시간이 길어지고, 제조 경비가 과도하게 소요되는 다른 문제점을 가지고 있었다.
또한, HF를 가열, 증기화시켜 에지 부분을 식각하는 또 다른 에지 제거방식이 있으나, 이 방식은 단일공정으로서 시간 및 비용 상의 효율성에도 불구하고 위험물질인 HF 증기의 관리 및 취급이 까다롭고, 식각면이 불균일하며 환경오염이 초래되는 등의 이유로 극히 제한적으로 밖에 활용되고 있지 않다.
이에 따라, 다양한 형태의 웨이퍼 에지 식각장치가 개발된 바, 그 하나로 도 1에 도시된 식각장치를 들 수 있다. 이 식각장치는 도면부호 101로 도시된 것처럼, 챔버(103) 내에 전극블록(105)과 배플(107)을 설치하고, 배플(107) 저면에 인접하도록 웨이퍼(110)를 배치한 다음, 배플(107) 외곽의 통로(109)를 통해 공정가스를 주입함과 동시에 전극블록(105)에 의해 웨이퍼(110) 에지 부분으로 플라즈마(P)를 발생시켜 에지 부분을 식각하도록 되어 있다.
이때, 웨이퍼(110)의 에지 안쪽 즉, 패턴영역에 플라즈마에 의한 식각반응이 일어나지 않도록 하기 위해 배플(107) 중앙통로(111)에서부터 바깥쪽으로 Ar과 같은 불활성 가스를 공급하도록 되어 있으나, Ar가스에 의한 차폐영역(I)에서 Ar 플라즈마가 발생하여 패턴영역에서도 식각반응이 일어나는 것을 피할 수 없는 문제점이 있었다.
본 발명은 위와 같은 종래의 반도체 웨이퍼 에지 식각장치 및 방법이 가지고 있는 문제점을 해결하기 위해 제안된 것으로, 식각이 이루어지는 웨이퍼의 에지와 식각이 발생해서는 안 되는 웨이퍼 에지 안쪽의 패턴영역을 기계적으로 차폐시킴으로써 공정가스가 플라즈마화되는 반응공간과 절연가스로 인해 플라즈마가 발생하지 않는 절연공간이 확실하게 구획되도록 하여 공정가스의 플라즈마화에 의한 식각반응으로부터 패턴영역을 보호할 수 있도록 하는 데 그 목적이 있다.
본 발명은 위와 같은 목적을 달성하기 위해, 외체를 이루는 챔버; 상기 챔버 내부에 상호 대향한 상태로 상대 이동 가능하게 설치되어 최근접한 반응위치에서 반응공간을 확보하면서 양단에 걸리는 전압차에 따라 상기 반응공간에 플라즈마가 발생될 수 있도록 하는 한 쌍의 전극; 상기 한 쌍의 전극 중 어느 한 쪽에 연결되어 상기 전극 사이에 전압차를 발생시키는 전원 공급부; 상기 한 쌍의 전극의 상호 대향면 상에 각각 돌출되어 상기 한 쌍의 전극이 상기 반응위치에 있을 때 웨이퍼와 접촉하되, 상기 웨이퍼를 그 에지만이 상기 반응공간으로 노출되도록 구획하고 있는 한 쌍의 차폐링; 상기 한 쌍의 차폐링 내부에서 상기 한 쌍의 전극 사이에 형성되는 절연공간으로 절연가스를 공급하는 절연가스 공급부; 및 상기 절연공간에 절연가스가 주입된 상태에서 상기 한 쌍의 전극 사이에 걸리는 전압차에 의해 상기 한 쌍의 차폐링 외부로 상기 플라즈마가 발생할 수 있도록 상기 챔버 내에 공정가스를 공급하는 공정가스 공급부;로 이루어지는 웨이퍼 에지 식각장치를 제공한다.
또한, 상기 절연가스 공급부에서 상기 절연공간으로 절연가스를 주입하기 전에 상기 챔버 내부를 진공화시키는 진공펌프;를 더 포함하고 있는 것이 바람직하다.
또한, 본 발명은 챔버 내부에 개방되어 있는 한 쌍의 전극 중 어느 한 쪽의 대향면 상에 돌출된 차폐링 상에 에지가 식각 처리될 웨이퍼를 얹는 웨이퍼 장전단계; 상기 웨이퍼 장전단계에서 상기 차폐링 위에 상기 웨이퍼가 놓여진 상태에서 상기 한 쌍의 전극 중 어느 한 쪽을 다른 한 쪽에 대해 상대 이동시켜 상기 차폐링 사이에 상기 웨이퍼가 접촉되도록 하되, 상기 웨이퍼를 상기 에지만이 반응공간으로 노출되도록 구획하는 웨이퍼 차폐단계; 상기 웨이퍼 차폐단계에서 상기 웨이퍼가 접촉된 상기 한 쌍의 차폐링 내부의 상기 한 쌍의 전극 사이에 형성되는 절연공간으로 절연가스를 주입하는 절연가스 주입단계; 상기 절연가스 주입단계에서 상기 절연공간으로 상기 절연가스가 주입된 상태에서 상기 챔버 내부로 공정가스를 주입하는 공정가스 주입단계; 및 상기 공정가스 주입단계에서 상기 챔버 내부로 공정가스를 주입한 상태에서 상기 한 쌍의 전극 사이에 전압차를 걸어 상기 한 쌍의 전극 사이의 상기 한 쌍의 차폐링 외부에서 상기 공정가스가 플라즈마화 되도록 하고, 이렇게 발생된 플라즈마에 의해 상기 웨이퍼의 상기 에지 부분을 식각하는 에지 식각단계;로 이루어지는 웨이퍼 에지 식각방법을 제공한다.
또한, 상기 절연가스 주입단계에서 상기 절연공간으로 상기 절연가스를 주입하기 전에 상기 챔버 내부를 진공화시키는 진공단계;를 더 포함하고 있는 것이 바람직하다.
또한, 상기 절연가스는 SF6이며, 상기 공정가스는 Ar과 CF4의 혼합가스인 것이 바람직하다.
본 발명의 웨이퍼 에지 식각장치 및 그 방법에 의하면, 상하부 전극 사이에 개재된 웨이퍼의 에지를 식각 처리할 때 플라즈마를 발생시켜 식각반응이 일어나도록 하는 반응공간과 플라즈마 발생을 막아 식각반응이 일어나지 않도록 해야 하는 절연공간을 상하부 한 쌍의 차폐링에 의해 확실하게 차단할 수 있게 되므로, 반응공간에서 발생한 플라즈마에 의해 웨이퍼 에지가 식각되는 동안에도 에지 안쪽의 패턴영역에는 전혀 플라즈마에 의한 식각이 발생하지 않게 되고, 이에 따라 패턴영역을 보호할 수 있게 되므로 에지 식각에 이용되는 플라즈마로 인한 웨이퍼의 품질 저하를 미연에 방지할 수 있게 된다.
도 1은 종래의 웨이퍼 에지 식각장치를 도시한 정단면도.
도 2는 본 발명에 따른 웨이퍼 에지 식각장치의 개략 정단면도.
도 3은 본 발명에 따른 웨이퍼 에지 식각방법을 순차적으로 보인 블록도.
도 4는 도 3에 도시된 웨이퍼 장전단계를 설명하는 도면.
도 5는 도 3에 도시된 웨이퍼 차폐단계를 설명하는 도면.
도 6은 도 3에 도시된 절연가스 주입단계를 설명하는 도면.
도 7은 도 3에 도시된 공정가스 주입단계를 설명하는 도면.
이하, 본 발명의 바람직한 실시예에 따른 웨이퍼 에지 식각장치를 첨부도면을 참조로 상세히 설명한다.
본 발명의 웨이퍼 에지 식각장치는 도 2에 도면부호 1로 도시된 바와 같이, 크게 챔버(3), 한 쌍의 전극(4,5), 전원 공급부(6), 한 쌍의 차폐링(7,8), 절연가스 공급부(9), 및 공정가스 공급부(11)로 이루어져 있으며, 진공펌프(13)를 더 포함하고 있다.
여기에서, 상기 챔버(3)는 본 발명 식각장치(1)의 외체를 이루는 부분으로, 내부 공간을 진공으로 만들거나 내부 공간에 공정가스를 주입할 수 있도록 밀폐된 공간을 만들어 준다.
또한, 상기 한 쌍의 전극(4,5)은 도 2에 도시된 바와 같이, 중간에 개재된 웨이퍼(10)의 에지(12)를 식각하기 위한 플라즈마(P)를 발생시키는 부분으로, 챔버(3) 내부에 대향한 상태로 예컨대, 위아래로 배열되어 설치되는 바, 도시되어 있지 않지만 전극판만을 그대로 사용할 수 있음은 물론이고, 도 2에 도시된 것처럼, 전극판 겉에 유전체(25) 층을 둘러싼 상태로 사용하는 것이 바람직하다.
이때, 어느 한 쪽 전극 예컨대, 하부 전극(5)은 도시된 것처럼 저면에 유압실린더(23)와 같은 이동수단이 연결됨으로써 다른 한 쪽 전극 즉, 상부 전극(4)에 대해 상하로 상대 이동시킬 수 있도록 되어 있으며, 반대로 하부 전극(5)을 고정시키고 상부 전극(4)을 승강 가능하게 할 수도 있다. 따라서, 도 4에 도시된 것처럼 상하부 전극(4,5)의 사이를 벌려 놓을 수 있을 뿐 아니라, 도 2 및 도 5 이하에 도시된 것처럼 상하부 전극(4,5)을 최근접한 반응위치까지 접근시켜 상부 차폐링(7)과 하부 차폐링(8) 사이에 웨이퍼(10)가 접촉 상태로 개재되게 할 수도 있다. 이에 따라 한 쌍의 상하부 전극(4,5)은 반응공간(15)을 확보하면서 전원 공급부(6)로부터 한 쪽 즉, 상부 전극(4)으로 전달되는 고압의 교류전압에 의해 전극(4,5) 양단 걸리는 전압차에 따라 반응공간(15)으로 주입되는 공정가스(G)를 통해 플라즈마(P)를 발생시킬 수 있게 된다.
또한, 상기 전원 공급부(6)는 도 2에 도시된 바와 같이, 한 쌍의 전극(4,5) 중 어느 한 쪽 예컨대, 상부 전극(4)에 연결되어 고압의 교류 전압을 인가함으로써 전극(4)과 전극(5) 사이에 플라즈마를 만들기 위한 전압차를 발생시킨다.
또한, 상기 한 쌍의 차폐링(7,8)은 도 2에 도시된 바와 같이, 웨이퍼(10)의 상하면에 접촉하여 웨이퍼 표면을 반응공간(15)으로 노출되는 에지(12)와 절연공간(16)으로 노출되는 패턴영역으로 구분 짓는 수단으로서, 상하부 한 쌍의 전극(4,5)이 상호 대향하는 면(21,22) 상에 각각 포물선 모양의 단면형태로 원을 그리며 돌출되어 있다. 따라서, 상하부 한 쌍의 차폐링(7,8)은 한 쌍의 전극(4,5)이 반응위치에 있을 때 웨이퍼(10)와 접촉하여 웨이퍼(10)를 바깥쪽 테두리 부분의 에지(12)와 안쪽의 패턴영역으로 구획함으로써 웨이퍼(10)의 패턴영역을 둘러싸는 절연공간(16)을 에지(12)를 주위의 반응공간(15)에 대하여 차폐시키는 역할을 한다.
또한, 상기 절연가스 공급부(9)는 위와 같이 한 쌍의 차폐링(7,8) 안쪽에서 한 쌍의 전극(7,8) 사이에 형성되는 절연공간(16)으로 절연가스(I)를 공급하는 부분으로, 도 2에 도시된 바와 같이, 챔버(3) 외측에 설치되어 있으며, 상하부 전극(7,8)을 각각 관통하여 연결된 공급관(27)을 통해 절연공간(16)까지 절연가스를 공급한다. 이때, 사용되는 절연가스로는 다양한 종류의 것이 있지만, 그 중 가장 대표적인 것으로 SF6를 들 수 있다.
또한, 상기 공정가스 공급부(11)는 도 2에 도시된 바와 같이 챔버(3) 일측에 연결되어 챔버(3) 내부로 특히, 상하부 전극(4,5) 사이의 반응공간(15)으로 공정가스(G)를 공급하는 부분으로, 절연공간(16)에 절연가스(I)가 주입된 상태에서 반응공간(15)으로 공정가스(G)를 주입함으로써 상하부 전극(4,5) 사이에 전압차를 걸었을 때 주입된 공정가스(G)가 플라즈마화될 수 있도록 하고, 이렇게 해서 발생한 공정가스(G) 플라즈마에 의해 상하부 차폐링(7,8) 외부로 즉, 반응공간(15)으로 노출되어 있는 웨이퍼 에지(12)가 식각 처리될 수 있도록 한다. 이때, 공정가스로 사용되는 가스 또한 다양한 종류의 것이 있지만, 그 중 가장 대표적인 것으로 Ar과 CF4의 혼합가스를 들 수 있는데, 이들의 혼합비는 4:1로 하는 것이 바람직하며, 이 외에도 He, N2, O2 등의 가스가 공정가스로 사용될 수 있다.
한편, 상기 진공펌프(13)는 도 2에 도시된 바와 같이 챔버(3)의 일측에 연결되어 절연가스 공급부(9)에서 절연공간(16)으로 절연가스(I)를 주입하기 전에 챔버(3) 내부를 진공화시키는 수단으로서, 반응공간(15)에 공정가스(G)를 주입하고, 전극(4,5) 사이에 전압차를 발생시킴으로써 공정가스(G)가 플라즈마화되는 과정이 보다 원활하게 수행되도록 한다.
이제, 위와 같이 구성된 본 발명의 바람직한 실시예에 따른 웨이퍼 에지 식각장치(1)의 작용을 설명한다.
본 발명의 웨이퍼 에지 식각장치(1)에 의해 웨이퍼(10)의 에지(12)를 식각하는 방법은 도 3에 도시된 바와 같이, 웨이퍼 장전단계(S10), 웨이퍼 차폐단계(S20), 절연가스 주입단계(S30), 공정가스 주입단계(S40), 및 에지 식각단계(S50)로 이루어지는 바, 이중에서 먼저, 웨이퍼 장전단계(S10)에서는 도 4에 도시된 바와 같이, 챔버(3) 내부에 개방되어 있는 한 쌍의 전극(4,5) 중 어느 한 쪽 즉, 하부 전극(5)의 다른 한 쪽 즉, 상부 전극에 대향한 면(22) 상에 돌출된 차폐링(8) 상에 에지(12)를 식각 처리할 웨이퍼(10)를 얹는다.
그리고 나서, 웨이퍼 차폐단계(S20)에서는 도 5에 도시된 바와 같이, 웨이퍼 장전단계(S10)에서 하부 차폐링(8) 위에 웨이퍼(10)를 장전한 상태에서 한 쌍의 전극(4,5) 중 어느 한 쪽 즉, 하부 전극(5)을 다른 한 쪽 즉 상부전극(4) 쪽으로 밀어 올려 상하부 차폐링(7,8) 사이에 웨이퍼(10)가 접촉되도록 한다. 이때, 웨이퍼(10)는 식각 처리될 에지(12) 부분만 차폐링(7,8) 외부로 즉, 반응공간(15)으로 노출된다.
그 다음에, 절연가스 주입단계(S30)에서는 도 6에 도시된 바와 같이, 웨이퍼 차폐단계(S20)에서 웨이퍼(10)와 접촉하고 있는 상하부 차폐링(7,8) 내부의 상하부 전극(4,5) 사이에 형성되는 절연공간(16)으로 절연가스 공급부(9)로부터 공급되는 절연가스(I)를 주입한다.
그리고 나서, 공정가스 주입단계(S40)에서는 도 7에 도시된 바와 같이, 절연가스 주입단계(S30)에서 절연공간(16)에 절연가스(I)를 주입한 상태에서 공정가스 공급부(11)를 개방하여 챔버(3) 내부로 공정가스(G)를 주입한다. 이에 따라 상하부 차폐링(7,8) 외부로 노출되어 있는 에지(12)의 주위로 공정가스(G)가 충진된다.
그 다음, 에지 식각단계(S50)에서는 도 2에 도시된 바와 같이, 공정가스 주입단계(S40)에서 챔버(3) 내부로 공정가스(G)를 주입한 상태에서 전원 공급부(6)를 온시켜 상하부 전극(4,5) 사이에 전압차를 발생시킴으로써 상하부 차폐링(7,8) 외부의 상하부 전극(4,5) 사이 공간 즉, 반응공간(15)에 충진된 공정가스(G)가 플라즈마화 되도록 한다. 이에 따라 발생된 플라즈마(P)에 의해 반응공간(15)으로 노출된 웨이퍼(10)의 에지(12) 부분이 식각되어 에지 부분의 증착막에 존재하는 크랙 등의 미세 결함 또는 웨이퍼 가공공정 중에 발생하는 불필요한 막 등을 제거할 수 있게 된다.
이렇게 해서 웨이퍼(10) 에지(12) 부분의 식각이 완료되면, 역순으로 전원 공급을 오프시키고, 공정가스(G)의 공급을 멈춘 뒤, 유압실린더(23)를 원상태로 복귀시켜 하부 전극(5)을 아래로 이동시킨 다음, 진공을 해제하고, 웨이퍼(10)를 꺼내면 일련의 웨이퍼 에지 식각과정을 마칠 수 있게 된다.
본 발명의 웨이퍼 에지 식각장치 및 그 방법에 의하면, 반도체 칩 제조에 사용되는 웨이퍼의 에지 부분만을 식각 처리하여 제거함으로써 반도체 칩의 수율을 향상시킬 수 있도록 하는데 적용할 수 있다.

Claims (5)

  1. 외체를 이루는 챔버(3);
    상기 챔버(3) 내부에 상호 대향한 상태로 상대 이동 가능하게 설치되어 최근접한 반응위치에서 반응공간(15)을 확보하면서 양단에 걸리는 전압차에 따라 상기 반응공간(15)에 플라즈마(P)가 발생될 수 있도록 하는 한 쌍의 전극(4,5);
    상기 한 쌍의 전극(4,5) 중 어느 한 쪽에 연결되어 상기 전극(4,5) 사이에 전압차를 발생시키는 전원 공급부(6);
    상기 한 쌍의 전극(4,5)의 상호 대향면(21,22) 상에 각각 돌출되어 상기 한 쌍의 전극(4,5)이 상기 반응위치에 있을 때 웨이퍼(10)와 접촉하되, 상기 웨이퍼(10)를 그 에지(12)만이 상기 반응공간(15)으로 노출되도록 구획하고 있는 한 쌍의 차폐링(7,8);
    상기 한 쌍의 차폐링(7,8) 내부에서 상기 한 쌍의 전극(4,5) 사이에 형성되는 절연공간(16)으로 절연가스(I)를 공급하는 절연가스 공급부(9); 및
    상기 절연공간(16)에 절연가스(I)가 주입된 상태에서 상기 한 쌍의 전극(4,5) 사이에 걸리는 전압차에 의해 상기 한 쌍의 차폐링(7,8) 외부로 상기 플라즈마(P)가 발생할 수 있도록 상기 챔버(3) 내에 공정가스(G)를 공급하는 공정가스 공급부(11);로 이루어지는 것을 특징으로 하는 웨이퍼 에지 식각장치.
  2. 제1 항에 있어서,
    상기 절연가스 공급부(9)에서 상기 절연공간(16)으로 절연가스(I)를 주입하기 전에 상기 챔버(3) 내부를 진공화시키는 진공펌프(13);를 더 포함하고 있는 것을 특징으로 하는 웨이퍼 에지 식각장치.
  3. 챔버(3) 내부에 개방되어 있는 한 쌍의 전극(4,5) 중 어느 한 쪽의 대향면(21 또는 22) 상에 돌출된 차폐링(7 또는 8) 상에 에지(12)가 식각 처리될 웨이퍼(10)를 얹는 웨이퍼 장전단계(S10);
    상기 웨이퍼 장전단계(S10)에서 상기 차폐링(7 또는 8) 위에 상기 웨이퍼(10)가 놓여진 상태에서 상기 한 쌍의 전극(4,5) 중 어느 한 쪽(5)을 다른 한 쪽(4)에 대해 상대 이동시켜 상기 차폐링(7,8) 사이에 상기 웨이퍼(10)가 접촉되도록 하되, 상기 웨이퍼(10)를 상기 에지(12)만이 반응공간(15)으로 노출되도록 구획하는 웨이퍼 차폐단계(S20);
    상기 웨이퍼 차폐단계(S20)에서 상기 웨이퍼(10)가 접촉된 상기 한 쌍의 차폐링(7,8) 내부의 상기 한 쌍의 전극(4,5) 사이에 형성되는 절연공간(16)으로 절연가스(I)를 주입하는 절연가스 주입단계(S30);
    상기 절연가스 주입단계(S30)에서 상기 절연공간(16)으로 상기 절연가스(I)가 주입된 상태에서 상기 챔버(3) 내부로 공정가스(G)를 주입하는 공정가스 주입단계(S40); 및
    상기 공정가스 주입단계(S40)에서 상기 챔버(3) 내부로 공정가스(G)를 주입한 상태에서 상기 한 쌍의 전극(4,5) 사이에 전압차를 걸어 상기 한 쌍의 전극(4,5) 사이의 상기 한 쌍의 차폐링(7,8) 외부에서 상기 공정가스(G)가 플라즈마화 되도록 하고, 이렇게 발생된 플라즈마(P)에 의해 상기 웨이퍼(10)의 상기 에지(12) 부분을 식각하는 에지 식각단계(S50);로 이루어지는 것을 특징으로 하는 웨이퍼 에지 식각방법.
  4. 제3 항에 있어서,
    상기 절연가스 주입단계(S30)에서 상기 절연공간(16)으로 상기 절연가스(I)를 주입하기 전에 상기 챔버(3) 내부를 진공화시키는 진공단계(S60);를 더 포함하고 있는 것을 특징으로 하는 웨이퍼 에지 식각방법.
  5. 제3 항 또는 제4 항에 있어서,
    상기 절연가스(I)는 SF6이며, 상기 공정가스(G)는 Ar과 CF4의 혼합가스인 것을 특징으로 하는 웨이퍼 에지 식각방법.
PCT/KR2009/007153 2009-09-10 2009-12-02 웨이퍼 에지 식각장치 및 그 방법 WO2011030966A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0085567 2009-09-10
KR1020090085567A KR101027452B1 (ko) 2009-09-10 2009-09-10 웨이퍼 에지 식각장치 및 그 방법

Publications (1)

Publication Number Publication Date
WO2011030966A1 true WO2011030966A1 (ko) 2011-03-17

Family

ID=43732615

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/007153 WO2011030966A1 (ko) 2009-09-10 2009-12-02 웨이퍼 에지 식각장치 및 그 방법

Country Status (2)

Country Link
KR (1) KR101027452B1 (ko)
WO (1) WO2011030966A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160032441A1 (en) * 2014-08-04 2016-02-04 Samsung Display Co., Ltd. Apparatus for manufacturing display device and method of manufacturing display device
US9879684B2 (en) 2012-09-13 2018-01-30 Kla-Tencor Corporation Apparatus and method for shielding a controlled pressure environment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487095B1 (ko) * 2013-07-19 2015-01-28 주식회사 엘지실트론 웨이퍼 에칭 장치 및 웨이퍼 에칭 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090084758A1 (en) * 2007-10-02 2009-04-02 Jack Chen Method and apparatus for shaping gas profile near bevel edge
KR20090066969A (ko) * 2007-12-20 2009-06-24 주식회사 동부하이텍 웨이퍼 에지 식각 장비 및 방법
KR20090081067A (ko) * 2008-01-23 2009-07-28 (주)소슬 플라즈마 식각 장치
US20090188627A1 (en) * 2005-09-27 2009-07-30 Tong Fang Gas modulation to control edge exclusion in a bevel edge etching plasma chamber

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090188627A1 (en) * 2005-09-27 2009-07-30 Tong Fang Gas modulation to control edge exclusion in a bevel edge etching plasma chamber
US20090084758A1 (en) * 2007-10-02 2009-04-02 Jack Chen Method and apparatus for shaping gas profile near bevel edge
KR20090066969A (ko) * 2007-12-20 2009-06-24 주식회사 동부하이텍 웨이퍼 에지 식각 장비 및 방법
KR20090081067A (ko) * 2008-01-23 2009-07-28 (주)소슬 플라즈마 식각 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9879684B2 (en) 2012-09-13 2018-01-30 Kla-Tencor Corporation Apparatus and method for shielding a controlled pressure environment
US20160032441A1 (en) * 2014-08-04 2016-02-04 Samsung Display Co., Ltd. Apparatus for manufacturing display device and method of manufacturing display device
US9725798B2 (en) * 2014-08-04 2017-08-08 Samsung Display Co., Ltd. Apparatus for manufacturing display device and method of manufacturing display device

Also Published As

Publication number Publication date
KR101027452B1 (ko) 2011-04-06
KR20110027464A (ko) 2011-03-16

Similar Documents

Publication Publication Date Title
WO2009091189A2 (en) Substrate holder, substrate supporting apparatus, substrate processing apparatus, and substrate processing method using the same
WO2011030966A1 (ko) 웨이퍼 에지 식각장치 및 그 방법
KR20060048976A (ko) 플라즈마 ｃｖｄ장치
KR100745153B1 (ko) 플라즈마 처리 장치 및 방법
KR20190070363A (ko) 플라즈마 라이트 업 억제
WO2013141490A1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20060031464A (ko) 기판 처리 장치 및 기판 처리 방법
KR101039587B1 (ko) 웨이퍼 에지 식각장치
KR101461139B1 (ko) 플라즈마 소스 및 플라즈마 에칭 장치
KR100801711B1 (ko) 반도체 식각 및 증착 공정들을 수행하는 반도체 제조장비들 및 그를 이용한 반도체 소자의 형성방법들
KR20040107983A (ko) 반도체 제조 장치
WO2008108604A1 (en) Apparatus and method of processing substrates
KR101306689B1 (ko) 플라즈마 에칭 장비의 프로세스 챔버를 위한 아크 방지 장치
KR100280421B1 (ko) 반도체 웨이퍼 식각장비의 잔류전하 제거장치
KR100637602B1 (ko) 기판의 디척킹이 신속한 플라즈마 처리장치 및 기판 디척킹방법
KR101262904B1 (ko) 플라즈마 식각 장치
KR100737715B1 (ko) 플라즈마 처리장치
KR102090991B1 (ko) 기판 정전기 제거 장치 및 방법
TW201507093A (zh) 等離子處理裝置及其去夾持裝置和方法
KR200169711Y1 (ko) 반도체 에싱장비의 챔버어셈블리
KR20210064174A (ko) 기판처리장치
KR100653681B1 (ko) 이온 발생 플라즈마 소스
KR200282003Y1 (ko) 수평형바취감광막제거장치의내부전극연결기구
KR100904553B1 (ko) 플라즈마 식각 장치 및 방법
KR20140122146A (ko) 플라즈마 에칭 장비의 프로세스 챔버를 위한 정전척 에지 에칭 폴리머 증착 방지 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09849283

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 06.07.2012)

122 Ep: pct application non-entry in european phase

Ref document number: 09849283

Country of ref document: EP

Kind code of ref document: A1