WO2011021752A1 - 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법 - Google Patents

무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법 Download PDF

Info

Publication number
WO2011021752A1
WO2011021752A1 PCT/KR2009/007676 KR2009007676W WO2011021752A1 WO 2011021752 A1 WO2011021752 A1 WO 2011021752A1 KR 2009007676 W KR2009007676 W KR 2009007676W WO 2011021752 A1 WO2011021752 A1 WO 2011021752A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nanostructure
type
thin film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2009/007676
Other languages
English (en)
French (fr)
Inventor
이용탁
송영민
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gwangju Institute of Science and Technology
Original Assignee
Gwangju Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gwangju Institute of Science and Technology filed Critical Gwangju Institute of Science and Technology
Publication of WO2011021752A1 publication Critical patent/WO2011021752A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/118—Anti-reflection coatings having sub-optical wavelength surface structures designed to provide an enhanced transmittance, e.g. moth-eye structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B2207/00—Coding scheme for general features or characteristics of optical elements and systems of subclass G02B, but not including elements and systems which would be classified in G02B6/00 and subgroups
    • G02B2207/101—Nanooptics

Definitions

  • the present invention relates to a method for manufacturing an antireflective nanostructure and a method for manufacturing an optical element in which an antireflective nanostructure is integrated, and more particularly, an end having a wavelength below an optical wavelength on a semiconductor substrate using metal thin film deposition, heat treatment, and front surface etching.
  • a method of manufacturing an anti-reflective nanostructure and minimizing the amount of reflection of light generated by the difference in refractive index between air and semiconductor materials and manufacturing an optical element in which the anti-reflective nanostructure is integrated It is about a method.
  • an optical device such as a solar cell, a photodetector, a light emitting diode, and a transparent glass.
  • 1 is a conceptual diagram illustrating the reflection and transmission of light when the light is incident perpendicularly to the medium.
  • the reflection of light is determined by Fresnel Equation. Assuming that light is incident perpendicularly to the medium, the reflection amount R is expressed by Equation 1 below. .
  • n 1 and n 2 refer to the refractive index of the medium.
  • the refractive index (n 2 ) of the semiconductor material for example, silicon (Si), gallium arsenide (GaAs), etc.
  • the refractive index (n 1 ) of air is 1. Therefore, when light is incident from the air to the optical device, light of about 30% or more is reflected. Similar losses also occur when light is emitted into the air from an optical device.
  • the reflection of light is a major cause of deterioration of the efficiency of the optical device, and minimizing it results in high efficiency.
  • a commonly used method of reducing reflection of light is an antireflection coating, which reduces reflection by depositing a material having a lower refractive index than a semiconductor such as a dielectric or a polymer material on the semiconductor.
  • These antireflective coatings have the advantage of providing the smallest reflection characteristics in specific wavelength ranges by appropriately adjusting the refractive index and optical thickness, but it is difficult to find suitable materials suitable for various semiconductor materials, and it is difficult to consider the electrical and thermal characteristics. However, it is difficult to reduce the reflection in a broad spectrum, and the difference in reflectance according to the incident angle of light is very large.
  • n 1 and n 2 means the refractive index of the medium.
  • the lattice order m can only be 0, which simply means that there is no light diffracted sideways, in which case the effective medium theory (Effective Medium)
  • the refractive index in the lattice structure can be regarded as an effective refractive index in proportion to the fill factor of the lattice structure.
  • the effective refractive index becomes 2 by (3 * 0.5 + 1 * 0.5) / 2 because the air refractive index is 1. If the lattice structure is not simply a column or ridge, but a cone or pyramid, the refractive index changes gradually from the semiconductor to the air, thus eliminating light reflection.
  • the conventional method of making a lattice structure having a period below the optical wavelength is 1) using the E-beam lithography or holographic lithography to form a pattern having a period below the optical wavelength, and then using a dry etching or wet etching to form a cone (Reference: Y. Kanamori et. Al. , Jpn. J. Appl. Phys. 39, L735 (2000), K. Kintaka et. Al. , Opt. Lett. 26, 1642 (2001), DL Brundrett et. Al. , Appl. Opt.
  • the period of the nanostructure is less than the wavelength of light, even if the structure is not an ordered structure, if the conical, pyramidal or nano-tip form is produced by the effective medium theory, the amount of light reflection can be minimized, which is a self-mask (self -masked) etching method (Ref . Y. Huang et. al. , Nat. Nanotechnol. 2, 770 (2007)). However, even in this case, a complicated gas combination is required.
  • the present invention has been made to solve the above problems, and an object of the present invention is to use an anti-reflective wedge-shaped or parabola type having a period of light wavelength or less on a semiconductor substrate using metal thin film deposition, heat treatment, and full-face etching.
  • the present invention provides a method of manufacturing an anti-reflective nanostructure and a method of manufacturing an optical device in which an anti-reflective nanostructure is integrated so as to minimize a reflection amount of light generated by a difference in refractive index between air and a semiconductor material by forming a lattice pattern.
  • Another object of the present invention is a simple method compared to the above-mentioned conventional method can be processed even if there is a step of the substrate, wafer-scale process is possible, by using a metal mask to play a sufficient masking role regardless of the substrate material
  • the present invention provides a method of manufacturing an antireflective nanostructure in which an antireflective lattice structure having a period of less than an optical wavelength can be fabricated, and integrated the fabricated lattice structure on an optical device, and a method of manufacturing an optical device in which an antireflective nanostructure is integrated. It is.
  • a first aspect of the present invention comprises the steps of: depositing a metal thin film on a substrate; Heat-treating the metal thin film to transform it into metal particles; And etching the entire surface of the substrate using the metal particles as a mask to form a wedge-shaped antireflective nanostructure having a point having an optical wavelength or less on a top surface of the substrate itself.
  • a second aspect of the invention the step of sequentially depositing a buffer layer and a metal thin film on the substrate; Heat-treating the metal thin film to transform it into metal particles; Performing an entire surface etching using the metal particles as a mask so that the buffer layer becomes a nanostructure buffer layer; And etching the entire surface of the substrate using the nanostructure buffer layer as a mask to form a wedge-shaped antireflective nanostructure having a point having an optical wavelength or less on a top surface of the substrate itself.
  • the buffer layer is preferably made of silicon oxide (SiO 2 ) or silicon nitride (SiNx).
  • the metal thin film is deposited using any one of silver (Ag), gold (Au), or nickel (Ni), or has a period of light wavelength or less after the heat treatment in consideration of the surface tension with the substrate.
  • a metal that can be transformed into metal particles can be selected and deposited.
  • the metal thin film may be deposited to have a thickness of about 5 nm to 100 nm, or may be deposited by selecting a thickness that may be transformed into metal particles having a period of light wavelength or less after the heat treatment.
  • the heat treatment may be performed in the range of 200 to 900 degrees, or may be heat-treated by selecting a temperature that can be transformed into metal particles having a period of less than the optical wavelength after the heat treatment.
  • the antireflective nanostructure can be formed using a plasma dry etching method.
  • the dry etching may be performed to obtain a desired aspect ratio by controlling the height and the inclination of the anti-reflective nanostructure by adjusting at least one of the gas amount, pressure, and driving voltage.
  • the n-type doped layer, the active layer, and the p-type doped layer are sequentially stacked, and then the p-type upper electrode is laminated on the upper surface except for the light emitting portion of the p-type doped layer.
  • a method of manufacturing an optical device includes: sequentially depositing an n-type doping layer, an active layer, and a p-type doping layer, and depositing a metal thin film on an upper surface of a light emitting part of the p-type doping layer; Heat-treating the metal thin film to transform it into metal particles; Etching the entire surface of the light emitting portion of the p-type doped layer using the metal particles as a mask to form a wedge-shaped non-reflective nanostructure having a point having an optical wavelength or less on an upper surface of the light emitting portion of the p-type doped layer; And laminating a transparent electrode on the front surface of the p-type doped layer including the antireflective nanostructure, and then stacking contact pads on the upper surface of the transparent electrode except for the light emitting part, and laminating an n-type lower electrode on the bottom surface of the n-type doped layer. It is to provide a method for manufacturing an optical device with
  • a p-type upper electrode is laminated on one side of the upper battery layer, and Stacking an n-type lower electrode on a lower surface of the lower battery layer; Depositing a metal thin film on an upper surface of the upper battery layer except for the p-type upper electrode region; Heat-treating the metal thin film to transform it into metal particles; And an upper battery excluding the p-type upper electrode region using the metal particles as a mask so that a wedge-shaped non-reflective nanostructure having a point having an optical wavelength or less is formed on the upper surface of the upper battery layer except for the p-type upper electrode region.
  • the present invention provides a method for manufacturing an optical device having an anti-reflective nanostructure integrated, comprising etching the entire surface of the layer.
  • the lower battery layer and the intermediate battery layer, and between the intermediate battery layer and the upper battery layer is preferably connected through the first and second tunnel junction layer, respectively.
  • a buffer layer may be further provided between the first tunnel junction layer and the intermediate battery layer.
  • the n-type doped layer, the light absorbing layer, and the p-type doped layer are sequentially stacked, and then the p-type upper electrode is disposed on the upper surface except for the light absorbing portion of the p-type doped layer.
  • an n-type doping layer, a distributed feedback reflecting layer, an active layer, and a p-type doping layer are sequentially stacked, and then a buffer layer and a metal are formed on the entire upper surface of the p-type doping layer.
  • n-type lower electrode on the lower surface of the n-type doping layer.
  • the manufacturing method of the anti-reflective sub-wavelength nanostructure of the present invention by forming a wedge-shaped antireflective grating pattern having a point below the optical wavelength by using metal thin film deposition, heat treatment, full-face etching,
  • the process is simple and it is possible not only to minimize the amount of reflection of light generated by the difference in refractive index between air and semiconductor materials, but also to manufacture an antireflective grating structure having a period below the optical wavelength at low cost, and is capable of manufacturing solar cells, photodetectors, and light emitting devices.
  • 1 is a conceptual diagram illustrating the reflection and transmission of light when the light is incident perpendicularly to the medium.
  • FIGS. 2 to 4 are cross-sectional views illustrating a method of manufacturing the antireflective nanostructure according to the first embodiment of the present invention.
  • 5 to 8 are cross-sectional views for explaining a method of manufacturing an antireflective nanostructure according to a second embodiment of the present invention.
  • FIG. 9 is a view showing an SEM image of metal particles having sub-wavelength periods produced by the second embodiment of the present invention.
  • FIG. 10 is a view showing an SEM image of the antireflective nanostructure produced by the second embodiment of the present invention.
  • 11 is a graph measuring the reflectance of the anti-reflective nanostructure produced by the second embodiment of the present invention.
  • 12 to 16 are cross-sectional views illustrating a method of manufacturing an antireflective nanostructure according to a third embodiment of the present invention.
  • FIG. 17 is a graph showing a change in refractive index according to height for the case where only the transparent electrode is formed of the antireflective nanostructure (a) and the antireflective nanostructure (b) manufactured by the third embodiment of the present invention.
  • FIGS. 18 and 19 are cross-sectional views illustrating a method of manufacturing an optical device in which an antireflective nanostructure is integrated according to a fourth embodiment of the present invention.
  • 20 and 21 are cross-sectional views illustrating a method of manufacturing an optical device having an antireflective nanostructure integrated according to a fifth embodiment of the present invention.
  • FIG. 22 is a cross-sectional view illustrating an optical device in which an antireflective nanostructure is integrated according to a sixth embodiment of the present invention.
  • FIG. 23 is a cross-sectional view illustrating an optical device in which an antireflective nanostructure is integrated according to a seventh embodiment of the present invention.
  • FIG. 24 is a cross-sectional view illustrating an optical device in which an antireflective nanostructure is integrated according to an eighth embodiment of the present invention.
  • 25 to 28 are cross-sectional views illustrating a method of manufacturing an optical device in which an antireflective nanostructure is integrated according to a ninth embodiment of the present invention.
  • 29 is a view showing an SEM image of the anti-reflective nanostructure produced by the ninth embodiment of the present invention.
  • FIG. 30 is a graph showing light output according to changes in voltage and current of an optical device in which an antireflective nanostructure is integrated according to a ninth embodiment of the present invention.
  • FIGS. 2 to 4 are cross-sectional views illustrating a method of manufacturing the antireflective nanostructure according to the first embodiment of the present invention.
  • the metal thin film 110 is deposited on the upper surface of the prepared substrate 100 using, for example, an E-beam evaporator or a thermal evaporator.
  • the substrate 100 may be formed of, for example, a semiconductor substrate (eg, a GaAs substrate or an InP substrate), but is not limited thereto.
  • the metal thin film 110 may be formed on the upper surface of the substrate 100 even though the substrate 100 is not a semiconductor substrate. Anything can be used if it can deposit.
  • the metal thin film 110 may be deposited with various metals such as silver (Ag), gold (Au), nickel (Ni), and the like, after undergoing a heat treatment process in consideration of the surface tension with the substrate 100.
  • a metal that can be transformed into metal particles (or metal grains) 120 (see FIG. 3) having a period of subwavelength (subwavelength) may be selected and deposited.
  • the metal thin film 110 may be deposited to have a thickness of about 5 nm to 100 nm, and may be deposited by selecting a thickness that may be transformed into a metal particle 120 having a period of light wavelength or less after the heat treatment.
  • the deposition of the metal thin film 110 is not limited to, for example, an E-beam evaporator or a thermal evaporator, and, for example, a metal of about 5 nm to 100 nm by a sputtering machine or the like. Anything that can be deposited in thickness can be used.
  • the metal thin film 110 is transformed into metal particles 120 by heat treatment using, for example, a rapid thermal annealing (RTA) method.
  • RTA rapid thermal annealing
  • the heat treatment may be performed in the range of about 200 to 900 degrees, and may be heat-treated by selecting a temperature that can be transformed into a metal particle 120 having a period of less than the optical wavelength after the heat treatment.
  • a dry etching process is performed on the entire surface of the substrate 100 including the metal particles 120, and thus a predetermined period (preferably, on the upper surface of the substrate 100 itself) is performed.
  • An antireflective nanostructure 130 having a period of about 100 nm to about 1000 nm and a depth (preferably about 50 nm to about 600 nm), that is, a subwavelength or less may be formed.
  • the antireflective nanostructure 130 is regularly arranged on the surface of the substrate 100 and has a wedge shape having a sharp tip, such as a cone, from the surface of the substrate 100 toward the upper air layer. It is preferably formed in the form of, but is not limited to this, for example, may be formed in the form of parabola, triangular pyramid, square pyramidal or polygonal pyramid.
  • the dry etching method for example, preferably using a plasma dry etching (Plasma Dry Etching), but not limited to this, dry etching method for improving the anisotropic etching characteristics and etching speed by using a reactive gas and plasma at the same time
  • a reactive ion etching (RIE) etching method or an inductively coupled plasma (ICP) etching method in which plasma is generated by RF power may be used.
  • RIE reactive ion etching
  • ICP inductively coupled plasma
  • the desired aspect ratio may be easily obtained by adjusting the height and the inclination of the non-reflective nanostructure 130 by adjusting at least one of a gas amount, a pressure, and a driving voltage.
  • 5 to 8 are cross-sectional views for explaining a method of manufacturing an antireflective nanostructure according to a second embodiment of the present invention.
  • silicon oxide may be formed on an upper surface of a substrate 100 prepared in advance by using, for example, plasma chemical vapor deposition (PECVD), thermal chemical vapor deposition (Thermal-CVD), sputtering, or the like.
  • PECVD plasma chemical vapor deposition
  • Thermal-CVD thermal chemical vapor deposition
  • sputtering or the like.
  • the substrate 100 may be formed of, for example, a semiconductor substrate (eg, a GaAs substrate or an InP substrate), but is not limited thereto.
  • the buffer layer 105 may be deposited on the upper surface of the substrate 100 even though the substrate 100 is not a semiconductor substrate. If it can, it is assumed that any one is available.
  • the buffer layer 105 is not limited to, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), and the period of the metal thin film 110 after the heat treatment due to the surface tension between the buffer layer 105 and the metal thin film 110 is less than the wavelength of light. Any material can be used as long as it can be transformed into metal particles (or metal grains) 120 (see FIG. 6).
  • the buffer layer 105 may be deposited to have a thickness of about 5 nm to 500 nm.
  • the metal thin film 110 may be transformed into metal particles 120 having a period of light wavelength or less.
  • the buffer layer 105 satisfies the thickness of the nanostructure buffer layer 105 ′ (see FIG. 7) so that a portion of the upper surface of the substrate 100 is exposed through the front surface etching.
  • the metal thin film 110 is transformed into metal particles 120 by heat treatment, the period and size of the metal particles 120 are changed by the surface tension between the substrate 100 and the metal thin film 110. Therefore, when the material of the substrate 100 is changed according to the purpose, the thickness and heat treatment temperature of the metal must be changed accordingly, which is difficult to apply to the actual application.
  • the buffer layer 105 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx) is used, the surface tension between the buffer layer 105 and the metal thin film 110 does not change even when the material of the substrate 100 is changed. It is possible to form the metal particles 120 reproducibly without changing the thickness and heat treatment temperature.
  • the metal thin film 110 may be deposited with various metals such as silver (Ag), gold (Au), nickel (Ni), and the like, after undergoing a heat treatment process in consideration of the surface tension with the substrate 100.
  • a metal that can be transformed into a metal particle 120 having a period of optical wavelength or less (Subwavelength) may be selected and deposited.
  • the metal thin film 110 may be deposited to have a thickness of about 5 nm to 100 nm, and may be deposited by selecting a thickness that may be transformed into a metal particle 120 having a period of light wavelength or less after the heat treatment.
  • the deposition of the metal thin film 110 is not limited to, for example, an E-beam evaporator or a thermal evaporator, and, for example, a metal of about 5 nm to 100 nm by a sputtering machine or the like. Anything that can be deposited in thickness can be used.
  • the metal thin film 110 is transformed into metal particles 120 by heat treatment using, for example, rapid thermal annealing (RTA).
  • RTA rapid thermal annealing
  • the heat treatment may be performed in the range of about 200 to 900 degrees, and may be heat-treated by selecting a temperature that can be transformed into a metal particle 120 having a period of less than the optical wavelength after the heat treatment.
  • a dry etching process is performed on the entire surface of the substrate 100 including the buffer layer 105 and the metal particles 120, thereby providing a constant period on the upper surface of the substrate 100.
  • a depth preferably about 50 nm to about 600 nm
  • the nanostructure buffer layer 105 'having a period of light wavelength or less (Subwavelength) can be formed.
  • the nanostructure buffer layer 105 ' is not aligned but is formed at regular intervals.
  • an antireflective nanostructure 130 having a period below an optical wavelength is formed on the top surface of the substrate 100 through front surface etching. Afterwards, the remaining buffer layer and the metal particles 120 are removed by wet etching.
  • the anti-reflective nanostructure 130 is preferably formed in a wedge shape having a sharp end, such as a cone, so as to have a narrower cross section from the surface of the substrate 100 to the upper air layer, but is not limited thereto. It may be formed in the form of a parabola, a triangular pyramid, a square pyramid or a polygonal pyramid. In some cases, it may be formed in the form of truncated cones.
  • the dry etching method is preferably plasma dry etching (Plasma Dry Etching), but is not limited to this, dry etching method for improving the anisotropic etching characteristics and etching speed by using a reactive gas and plasma at the same time, for example, RF Reactive ion etching (RIE) etching or ICP (Inductively Coupled Plasma) etching, in which plasma is generated by power, may be used.
  • RIE RF Reactive ion etching
  • ICP Inductively Coupled Plasma
  • the height and the slope of the anti-reflective nanostructure may be adjusted by adjusting at least one of a gas amount, a pressure, and a driving voltage.
  • a desired aspect ratio may be adjusted by adjusting RF power. Can be easily obtained.
  • FIG. 9 is a view showing a scanning electron microscope (SEM) image of metal particles having sub-wavelength periods manufactured by the second embodiment of the present invention, wherein the buffer layer 105 (see FIG. 5) is silicon oxide (SiO 2 ).
  • SEM scanning electron microscope
  • FIG. 10 is a SEM image of an antireflective nanostructure fabricated by the second embodiment of the present invention.
  • the substrate 100 (see FIG. 5) is made of gallium arsenide (GaAs), and has a pointed conical nanostructure. It can be confirmed that it has a structure.
  • GaAs gallium arsenide
  • FIG. 11 is a graph measuring reflectance of an antireflective nanostructure manufactured by a second embodiment of the present invention. While the reflectance of a general gallium arsenide (GaAs Bulk) is about 30% or more, the antireflective nanostructure 130 is shown. In the case of gallium arsenide (GaAs SWS), the reflectance is about 7.5% in all regions, and about 5% in the visible band.
  • GaAs SWS gallium arsenide
  • FIGS. 12 to 16 are cross-sectional views illustrating a method of manufacturing an anti-reflective nanostructure according to a third embodiment of the present invention.
  • the third embodiment of the present invention is substantially similar to the above-described second embodiment, but the substrate 100
  • the transparent electrode 103 is further interposed between the buffer layer 105 and the buffer layer 105.
  • the transparent electrode 103, the buffer layer 105, and the metal thin film 110 are sequentially formed on an upper surface of the substrate 100 prepared in advance.
  • the substrate 100 may be formed of, for example, a semiconductor substrate (eg, a GaAs substrate or an InP substrate), but is not limited thereto.
  • the transparent electrode 103 may be formed on the upper surface of the substrate 100 even though the substrate 100 is not a semiconductor substrate. Anything can be used if it can deposit.
  • the transparent electrode 103 is preferably deposited using, for example, an E-beam evaporator, a thermal evaporator, a sputtering evaporator, or the like.
  • the transparent electrode 103 may be formed of, for example, indium tin oxide (ITO), tin oxide (TO), indium tin zinc oxide (IZO), and indium zinc oxide (Indium). Zinc Oxide, IZO) may be selected.
  • ITO indium tin oxide
  • TO tin oxide
  • IZO indium tin zinc oxide
  • Indium Zinc Oxide, IZO
  • buffer layer 105 and the metal thin film 110 are the same as the above-described second embodiment, a detailed description thereof will be referred to the above-described second embodiment.
  • the metal thin film 110 is transformed into metal particles 120 by heat treatment using, for example, rapid thermal annealing (RTA).
  • RTA rapid thermal annealing
  • the heat treatment may be performed in a range of about 200 degrees to 900 degrees, and the heat treatment may be performed by selecting a temperature that may be transformed into the metal particles 120 having a period of light wavelength or less after the heat treatment.
  • a dry etching process is performed on the entire surface of the substrate 100 including the buffer layer 105 and the metal particles 120, thereby providing a constant period on the upper surface of the transparent electrode 103.
  • depth preferably about 50 nm to about 600 nm
  • the nanostructure buffer layer 105 ' is not aligned but is formed at regular intervals.
  • the nanostructured transparent electrode 103 ′ is formed by etching the entire surface using the nanostructure buffer layer 105 ′ as a mask, and a portion of the substrate 100 also has an antireflective nanostructure having a period of light wavelength or less. 130 'is formed. Afterwards, the remaining buffer layer and the metal particles 120 are removed by wet etching.
  • the nanostructured transparent electrode 103 'and the non-reflective nanostructure 130' are formed in a wedge shape having a sharp end, for example, in a cone shape so that the cross-sectional area becomes narrower from the surface of the substrate 100 to the upper air layer.
  • a wedge shape having a sharp end, for example, in a cone shape so that the cross-sectional area becomes narrower from the surface of the substrate 100 to the upper air layer.
  • the dry etching method is preferably plasma dry etching, but is not limited thereto.
  • the dry etching method for example, RF, which improves anisotropic etching characteristics and etching speed by using a reactive gas and plasma at the same time, for example, RF Reactive ion etching (RIE) etching or ICP (Inductively Coupled Plasma) etching, in which plasma is generated by power, may be used.
  • RF RF Reactive ion etching
  • ICP Inductively Coupled Plasma
  • the height and the inclination of the nanostructure transparent electrode 103 'and the antireflective nanostructure 130' may be adjusted by adjusting at least one of the gas amount, the pressure, and the driving voltage. By adjusting the power, the desired aspect ratio can be easily obtained.
  • the transparent electrode 103 ′′ may be re-deposited on the entire surface of the substrate 100 so that the nanostructure transparent electrodes 103 ′ may be connected to each other, such that current may flow.
  • FIG. 17 is a graph showing a change in refractive index according to height for the case where only the transparent electrode is formed of the antireflective nanostructure (a) and the antireflective nanostructure (b) manufactured by the third embodiment of the present invention.
  • the difference in refractive index between the transparent electrode 103 and the substrate 100 made of a semiconductor material is formed when only the transparent electrode is formed of an antireflective nanostructure (that is, when the nanostructured transparent electrode 103 'is formed). Due to this, it is difficult to greatly improve the reflection characteristics.
  • the anti-reflective nanostructure 130 ′ is also applied to the substrate 100 when it is manufactured through the above-described third embodiment, so that the refractive index may be gradually reduced. Can be represented.
  • FIGS. 18 and 19 are cross-sectional views illustrating a method of manufacturing an optical device in which an antireflective nanostructure is integrated according to a fourth embodiment of the present invention.
  • the optical device has a structure of a general light emitting device.
  • the p-type doped layer 220 may be used.
  • P-type upper electrode 230 is laminated on the upper surface except for the light emitting part of the ()
  • n-type lower electrode 240 is laminated on the lower surface of the n-type doping layer 200, but is not limited thereto.
  • an antireflective nanostructure 130 formed according to the first embodiment of the present invention on the upper surface of the light emitting part of the p-type doped layer 220, the antireflective layer according to the fourth embodiment of the present invention will be described.
  • a method of manufacturing an optical device in which nanostructures are integrated can be completed.
  • the detailed description of the method of forming the anti-reflective nanostructure 130 is the same as the first embodiment of the present invention described above, a detailed description thereof will be omitted.
  • 20 and 21 are cross-sectional views illustrating a method of manufacturing an optical device having an antireflective nanostructure integrated according to a fifth embodiment of the present invention.
  • the optical device has a structure of a general light emitting device, for example, after sequentially stacking the n-type doped layer 300, the active layer 310, and the p-type doped layer 320, and then the p-type doped layer 320.
  • the antireflective nanostructure 130 formed according to the first embodiment of the present invention is integrated on the upper surface of the light emitting part of the p-type doped layer 320. According to the fifth embodiment of the present invention, a method of manufacturing an optical device in which an antireflective nanostructure is integrated can be completed.
  • the detailed description of the method of forming the anti-reflective nanostructure 130 is the same as the first embodiment of the present invention described above, a detailed description thereof will be omitted.
  • the transparent electrode 330 is stacked on the front surface of the p-type doped layer 320 including the antireflective nanostructure 130, and then the contact pads 340 are stacked on the upper surface of the transparent electrode 330 except for the light emitting part.
  • the transparent electrode 330 is deposited on the antireflective nanostructure 130, the shape is formed in the same manner as the antireflective nanostructure 130.
  • FIG. 22 is a cross-sectional view illustrating an optical device in which an antireflective nanostructure is integrated according to a sixth embodiment of the present invention.
  • an optical device is a general triple junction solar cell, and using germanium (Ge) having a band gap of about 0.65 eV as the bottom cell layer 400, and about 1.4 thereon.
  • eV in 0.08 Ga 0.92 as layers in the vicinity of the intermediate cell (cell middle) (430) and that of the upper about 1.9eV to in 0.56 Ga 0.44 P upper cell layer (top cell) is a structure having (450).
  • each of the battery layers 410, 430, and 450 is connected through first and second tunnel junction layers 410 and 440, and the p-type upper electrode 460 is formed on one side of the upper battery layer 450.
  • the sixth embodiment of the present invention is achieved by integrating the antireflective nanostructure 130 formed according to the first embodiment of the present invention on the upper surface of the upper battery layer 450 except for the p-type upper electrode 460 region.
  • a method of manufacturing a triple junction solar cell which is an optical device in which an antireflective nanostructure is integrated, may be completed.
  • the detailed description of the method of forming the anti-reflective nanostructure 130 is the same as the first embodiment of the present invention described above, a detailed description thereof will be omitted.
  • a buffer layer 420 made of InGaAs may be further provided between the first tunnel junction layer 410 and the intermediate battery layer 430.
  • the solar spectrum in terms of absorbing the solar spectrum, it absorbs up to about 650 nm wavelength band in the upper cell layer 450, absorbs up to about 900 nm in the middle cell layer 430, and absorbs up to about 1900 nm in the lower cell layer 400.
  • it absorbs up to about 650 nm wavelength band in the upper cell layer 450, absorbs up to about 900 nm in the middle cell layer 430, and absorbs up to about 1900 nm in the lower cell layer 400.
  • the method of manufacturing the anti-reflective nanostructure 130 on the surface of the upper cell layer 450 can minimize the reflection of incident light, thereby increasing the efficiency of the solar cell.
  • FIG. 23 is a cross-sectional view illustrating an optical device in which an antireflective nanostructure is integrated according to a seventh embodiment of the present invention.
  • an optical device has a structure of a general photodetector, for example, an n-type doping layer 500, a light absorbing layer 510, and a p-type doping layer 520 are sequentially stacked, and then p-type.
  • the p-type upper electrode 530 may be stacked on the upper surface of the doping layer 520 except for the light absorbing portion, and the n-type lower electrode 540 may be stacked on the lower surface of the n-type doping layer 500. It doesn't.
  • the anti-reflective nanostructure 130 formed according to the first embodiment of the present invention described above on the light absorbing portion of the p-type doping layer 520, the anti-reflective nanostructure according to the seventh embodiment of the present invention
  • the manufacturing method of the integrated optical device can be completed.
  • the detailed description of the method of forming the anti-reflective nanostructure 130 is the same as the first embodiment of the present invention described above, a detailed description thereof will be omitted.
  • the method of manufacturing the anti-reflective nanostructure 130 to the surface of the p-type doping layer 520 can minimize the reflection of the incident light, thereby increasing the efficiency of the photodetector.
  • FIG. 24 is a cross-sectional view illustrating an optical device in which an antireflective nanostructure is integrated according to an eighth embodiment of the present invention.
  • the optical device which is a general transparent glass 600, has a refractive index of about 1.5 and transmits about 95% or more in a specific wavelength band. However, in some applications such as solar cells, a transmittance of about 99% or more in a wide band is required.
  • a method of manufacturing the anti-reflective nanostructure 130 formed according to the first embodiment of the present invention described above may be used.
  • the antireflective nanostructure 130 formed according to the first embodiment of the present invention described above on the transparent glass 600 it is possible to obtain a high transmittance in a wider band.
  • the anti-reflective nanostructure 130 in the upper portion as well as the lower portion of the transparent glass 600 it is possible to obtain a high transmittance in a wider band.
  • 25 to 28 are cross-sectional views illustrating a method of manufacturing an optical device in which an antireflective nanostructure is integrated according to a ninth embodiment of the present invention.
  • an optical device has a structure of a general light emitting device, that is, a light emitting diode (LED), for example, an n-type doped layer (n-GaAs) 700 and a distributed feedback reflecting layer (AlAs / AlGaAs) ( After sequentially stacking the Distributed Bragg Reflector (DBR) 710, the active layer 720, and the p-type doped layer 730, the p-type upper electrode 740 is formed on the upper surface of the p-type doped layer 730 except for the light emitting part.
  • the n-type lower electrode 750 may be stacked on the bottom surface of the n-type doped layer 700, but is not limited thereto.
  • a buffer layer (eg, SiO 2, etc.) 800 and a metal thin film 900 are sequentially deposited on the entire upper surface of the p-type doped layer 730 including the p-type upper electrode 740. do.
  • the metal thin film 900 may be deposited with various metals such as silver (Ag), gold (Au), nickel (Ni), and the like, and consider surface tension with the p-type doped layer 730.
  • a metal that can be transformed into metal particles (or metal grains) 950 (see FIG. 27) having a period of optical wavelength or less may be selected and deposited.
  • the metal thin film 900 may be deposited to have a thickness of about 5 nm to about 100 nm, and may be deposited by selecting a thickness that may be transformed into metal particles 950 having a period of light wavelength or less after the heat treatment.
  • the deposition of the metal thin film 900 is not limited to, for example, an E-beam evaporator or a thermal evaporator, and, for example, a metal of about 5 nm to 100 nm by a sputtering machine or the like. Anything that can be deposited in thickness can be used.
  • the metal thin film 900 is deformed into metal particles 950 by heat treatment using, for example, a rapid thermal annealing (RTA) method.
  • RTA rapid thermal annealing
  • the heat treatment may be performed in the range of about 200 to 900 degrees, and may be heat-treated by selecting a temperature that can be transformed into a metal particle 120 having a period of less than the optical wavelength after the heat treatment.
  • a dry etching process may be performed on the entire surface of the buffer layer 800 including the metal particles 950, such that a certain period of time may be formed on the upper surface of the p-type doping layer 730 itself.
  • the antireflective nanostructure 735 having a period of about 100 nm to about 1000 nm and a depth (preferably about 50 nm to 600 nm), that is, a subwavelength or less may be formed.
  • These antireflective nanostructures 735 are regularly arranged on the surface of the p-type doped layer 730, and the wedges have sharp ends so that the cross-sectional area becomes narrower from the surface of the p-type doped layer 730 to the upper air layer.
  • Type for example, preferably formed in the form of a cone (Cone), but is not limited to this, for example, may be formed in the form of parabola (Parabola), triangular pyramid, square pyramidal or polygonal, etc., the vertical cross-sectional shape may be formed in a trapezoidal shape. have.
  • the dry etching method for example, preferably using a plasma dry etching (Plasma Dry Etching), but not limited to this, dry etching method for improving the anisotropic etching characteristics and etching speed by using a reactive gas and plasma at the same time
  • a reactive ion etching (RIE) etching method or an inductively coupled plasma (ICP) etching method in which plasma is generated by RF power may be used.
  • RIE reactive ion etching
  • ICP inductively coupled plasma
  • the desired aspect ratio may be easily obtained by adjusting the height and the inclination of the antireflective nanostructure 735 by adjusting at least one of a gas amount, a pressure, and a driving voltage.
  • 29 is a view showing an SEM image of the anti-reflective nanostructure produced by the ninth embodiment of the present invention, it can be seen that the surface is slightly roughened to the metal by performing dry etching.
  • FIG. 30 is a graph showing light output according to a change in voltage and current of an optical device having an antireflective nanostructure integrated according to a ninth embodiment of the present invention, and FIG. 30 (a) shows a conventional optical device having no antireflective nanostructure. 30 (b) shows an optical device in which an anti-reflective nanostructure is integrated according to the ninth embodiment of the present invention. As shown in FIG. 30, the optical power is improved by about 26.4%, and the output wavelength is Almost no change.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Surface Treatment Of Optical Elements (AREA)

Abstract

본 발명은 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법에 관한 것으로, 기판 상에 금속박막을 증착하는 단계와, 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계와, 상기 기판 자체의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형 또는 파라볼라형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 기판의 전면을 식각하는 단계를 포함함으로써, 제조 공정이 간단하며, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있을 뿐만 아니라 광소자(optical device) 분야에 용이하게 적용할 수 있는 효과가 있다.

Description

무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법
본 발명은 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법에 관한 것으로, 보다 상세하게는 금속박막 증착, 열처리, 전면 식각을 이용하여 반도체 기판 상에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형 또는 파라볼라형의 무반사 나노구조를 형성함으로써, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있도록 한 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법에 관한 것이다.
일반적으로, 굴절률이 다른 두 매질간의 빛의 반사량를 줄이는 것은 예컨대, 태양 전지, 광검출기, 발광 다이오드, 투명 글래스(Glass) 등 광소자에서 해결해야할 매우 중요한 문제이다.
도 1은 빛이 매질에 수직 입사하는 경우 빛의 반사와 투과를 설명하기 위한 개념도이다.
도 1을 참조하면, 빛의 반사는 프레넬 방정식(Fresnel Equation)에 의해 결정되어지는데, 빛이 매질에 수직으로 입사한다고 가정할 경우, 그 반사량(R)은 하기의 수학식 1로 표현되어 진다.
수학식 1
Figure PCTKR2009007676-appb-M000001
여기서, n1 및 n2는 매질의 굴절률을 의미한다. 광소자의 반도체 기판에 적용된 반도체 물질(예컨대, 실리콘(Si)이나 갈륨비소(GaAs) 등)의 굴절률(n2)은 약 3∼4 정도이고, 공기(air)의 굴절률(n1)은 1이기 때문에, 공기로부터 광소자로 빛이 입사될 경우 약 30％ 이상의 빛이 반사되게 된다. 또한, 광소자에서 빛이 공기 중으로 방출될 때에도 비슷한 손실이 발생된다.
이러한 빛의 반사는 광소자의 효율을 떨어뜨리는 주요 원인이 되며 이를 최소화할수록 높은 효율을 얻을 수 있게 된다. 빛의 반사를 줄이기 위해 일반적으로 사용되는 방법은 무반사 코팅(Antireflection Coating)으로서, 반도체 상부에 유전체나 고분자물질 등 반도체 보다 굴절률이 적은 물질을 증착함으로써 반사를 줄이는 방식이다.
이러한 무반사 코팅은 굴절률 및 광학적 두께(Optical Thickness)를 적당히 조절함으로써 특정 파장대에서 최소의 반사특성을 낼 수 있는 장점이 있으나, 다양한 반도체 물질과 맞는 적당한 물질을 찾기 어렵고, 전기 및 열적 특성을 고려하기 어려우며, 넓은 스펙트럼에서 반사를 줄이기 어렵고, 빛의 입사각에 따른 반사율을 차이가 매우 큰 단점이 있다.
한편, 최근에는 광파장 이하의 주기를 갖는 격자구조(Subwavelength Grating, SWG)를 이용하여 빛의 반사를 줄이는 방식이 연구되고 있다. 이는 다음과 같은 원리를 이용한 것이다. 격자구조(Grating)의 격자 오더(Grating Order)에 따른 입사각 공식은 하기의 수학식 2와 같다.
수학식 2
Figure PCTKR2009007676-appb-M000002
여기서, m은 격자 오더이고, λ는 입사광의 파장이고, Λ는 격자구조의 주기를 나타내며, n1 및 n2는 매질의 굴절률을 의미한다.
만약, 격자구조의 주기(Λ)가 입사광의 파장보다 매우 작을 경우, 격자 오더인 m은 0밖에 될 수 없는데 이는 간단히 말해서 옆으로 회절되는 빛이 없다는 것을 의미하며, 이 경우 유효 매질 이론(Effective Medium Theory)에 의해 격자구조에서의 굴절률을 격자구조의 채움비(Fill Factor)에 비례하여 유효 굴절률로 볼 수 있다.
예를 들어, 굴절률이 3인 물질이 채움비가 0.5인 격자구조로 형성되어 있으면, 공기의 굴절률이 1이기 때문에 (3*0.5+1*0.5)/2에 의해 유효 굴절률은 2가 된다. 만일 격자구조를 단순히 기둥형태(Rod)나 릿지(Ridge)형태가 아닌 원뿔형태(Cone)나 피라미드형태로 만들 경우, 반도체에서 공기로 갈수록 굴절률이 서서히 변하기 때문에 빛의 반사를 거의 없앨 수 있다.
한편, 광파장 이하의 주기를 갖는 격자구조를 만드는 기존의 방식으로는 1) E-beam 리소그라피 또는 홀로그램 리소그라피를 이용하여 광파장 이하의 주기를 갖는 패턴을 형성한 후 건식 식각 또는 습식 식각을 이용하여 원뿔형태로 만드는 방식(참고문헌 : Y. Kanamori et. al., Jpn. J. Appl. Phys. 39, L735 (2000), K. Kintaka et. al., Opt. Lett. 26, 1642 (2001), D. L. Brundrett et. al., Appl. Opt. 37, 2534 (1998)), 2)이 가장 일반적이며, 이외에도 나노임프린트 및 리프트오프(lift-off)를 이용한 방식(참고문헌 : Z. Yu et. al., J. Vac. Sci. Technol. B 21, 2874 (2003))) 등이 있으나 이러한 기존의 방식들은 공정이 복잡하거나, 공정시간이 오래 걸리는 등의 단점이 있다. 또한 기판의 단차가 있는 경우, 포토레지스트 또는 전자빔(E-beam) 레지스트 등의 도포후 두께 조절이 어렵기 때문에 패턴 형성의 어려움이 따른다.
한편, 나노구조의 주기가 광파장 이하인 경우 그 구조가 정렬된 구조가 아니라 하더라도 원뿔형, 피라미드형 또는 나노팁 형태로 제작될 경우 유효 매질 이론에 의해 빛의 반사량을 최소화 할 수 있으며, 이는 자가 마스크(self-masked) 식각 방식(참고문헌 : Y. Huang et. al., Nat. Nanotechnol. 2, 770 (2007)) 등에 의해 보고된 바 있다. 그러나 이 경우에도 복잡한 가스 조합이 요구되는 단점이 있다.
무반사 격자구조 또는 나노구조를 광소자에 집적하기 위해서는, 1) 기판의 단차가 있는 경우에도 공정이 가능해야 하며, 2) 웨이퍼 스케일 공정이 용이해야 하며, 3) 포토레지스트(Photoresist), SiO2 등 마스크 역할을 하는 물질이 기판 물질에 상관없이 마스킹 역할을 충분히 할 수 있어야 한다. 그러나 위에 언급한 방식들은 이들 중 일부만 만족하기 때문에 실제 광소자 적용에 부적합하다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 금속박막 증착, 열처리, 전면 식각을 이용하여 반도체 기판 상에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형 또는 파라볼라형의 무반사 격자패턴을 형성함으로써, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있도록 한 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 언급된 기존 방식에 비해 간단한 방식으로 기판의 단차가 있는 경우에도 공정이 가능하며, 웨이퍼 스케일 공정이 가능하며, 금속 마스크를 이용함으로써 기판 물질에 상관없이 마스킹 역할을 충분히 할 수 있는 광파장 이하의 주기를 갖는 무반사 격자구조를 제작하고, 제작된 격자구조를 광소자 상에 집적하여 제조할 수 있도록 한 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 기판 상에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 기판 자체의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 기판의 전면을 식각하는 단계를 포함하는 무반사 나노구조의 제조방법을 제공하는 것이다.
본 발명의 제2 측면은, 기판 상에 버퍼층 및 금속박막을 순차적으로 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 상기 버퍼층이 나노구조 버퍼층이 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 및 상기 기판 자체의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 나노구조 버퍼층을 마스크로 하여 상기 기판의 전면을 식각하는 단계를 포함하는 무반사 나노구조의 제조방법을 제공하는 것이다.
여기서, 상기 버퍼층은 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어짐이 바람직하다.
바람직하게, 상기 금속박막은 은(Ag), 금(Au) 또는 니켈(Ni) 중 어느 하나의 금속을 이용하여 증착되거나, 상기 기판과의 표면 장력을 고려하여 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
바람직하게, 상기 금속박막은 5nm∼100nm 정도의 두께를 갖도록 증착되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
바람직하게, 상기 열처리는 200도∼900도 범위에서 시행되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
바람직하게, 상기 무반사 나노구조는 플라즈마 건식 식각법을 이용하여 형성할 수 있다.
바람직하게, 상기 건식 식각 시 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조의 높이 및 경사도를 조절함으로써 원하는 종횡비(aspect ratio)를 얻도록 할 수 있다.
본 발명의 제3 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 발광부를 제외한 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계; 상기 p형 도핑층의 발광부 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 발광부의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법을 제공하는 것이다.
본 발명의 제4 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 발광부 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 상기 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 발광부의 전면을 식각하는 단계; 및 상기 무반사 나노구조를 포함한 p형 도핑층의 전면에 투명전극을 적층한 후, 상기 투명전극의 발광부를 제외한 상면에 접촉패드를 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법을 제공하는 것이다.
본 발명의 제5 측면은, 광소자의 제조방법에 있어서, 하부 전지층, 중간 전지층 및 상부 전지층을 순차적으로 적층한 후, 상기 상부 전지층의 일측 상면에 p형 상부전극을 적층하고, 상기 하부 전지층의 하면에 n형 하부전극을 적층하는 단계; 상기 p형 상부전극 영역을 제외한 상부 전지층의 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 p형 상부전극 영역을 제외한 상부 전지층의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 상부전극 영역을 제외한 상부 전지층의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법을 제공하는 것이다.
여기서, 상기 하부 전지층과 중간 전지층 사이 및 상기 중간 전지층과 상부 전지층의 사이는 각각 제1 및 제2 터널 접합층을 통해 연결됨이 바람직하다.
바람직하게, 상기 제1 터널 접합층과 중간 전지층 사이에 버퍼층이 더 구비될 수 있다.
본 발명의 제6 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 광 흡수층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 광 흡수부를 제외한 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계; 상기 p형 도핑층의 광 흡수부 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 p형 도핑층의 광 흡수부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 광 흡수부 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법을 제공하는 것이다.
본 발명의 제7 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 분포궤환 반사층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 전체 상부면에 버퍼층 및 금속박막을 순차적으로 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 발광부의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법을 제공하는 것이다.
여기서, 상기 p형 도핑층의 일측 상부에 p형 상부전극을 형성한 후, 상기 n형 도핑층의 하면에 n형 하부전극을 형성하는 단계를 더 포함함이 바람직하다.
이상에서 설명한 바와 같은 본 발명의 무반사 서브파장 나노구조의 제조방법에 따르면, 금속박막 증착, 열처리, 전면 식각을 이용하여 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 격자패턴을 형성함으로써, 제조 공정이 간단하며, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있을 뿐만 아니라 저비용으로 광파장 이하의 주기를 갖는 무반사 격자구조의 제작이 가능하며, 태양전지, 광검출기, 발광소자, 투명 글래스 등의 광소자에 집적 시 효율을 극대화할 수 이점이 있다.
또한, 본 발명에 따르면, 기판의 단차가 있는 경우에도 공정이 가능하며, 웨이퍼 스케일 공정이 가능하며, 금속 마스크를 이용함으로써 기판 물질에 상관없이 마스킹 역할을 충분히 할 수 있는 이점이 있다.
도 1은 빛이 매질에 수직 입사하는 경우 빛의 반사와 투과를 설명하기 위한 개념도이다.
도 2 내지 도 4는 본 발명의 제1 실시예에 따른 무반사 나노구조의 제조방법을 설명하기 위한 단면도이다.
도 5 내지 도 8은 본 발명의 제2 실시예에 따른 무반사 나노구조의 제조방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 제2 실시예에 의해 제작된 광파장 이하 주기를 갖는 금속 입자의 SEM 이미지를 나타낸 도면이다.
도 10은 본 발명의 제2 실시예에 의해 제작된 무반사 나노구조의 SEM 이미지를 나타낸 도면이다.
도 11은 본 발명의 제2 실시예에 의해 제작된 무반사 나노구조의 반사율을 측정한 그래프이다.
도 12 내지 도 16은 본 발명의 제3 실시예에 따른 무반사 나노구조의 제조방법을 설명하기 위한 단면도이다.
도 17은 투명전극만을 무반사 나노구조로 형성한 경우(a)와 본 발명의 제3 실시예에 의해 제작된 무반사 나노구조(b)에 대해 높이에 따른 굴절률의 변화를 그래프로 나타낸 도면이다.
도 18 및 도 19는 본 발명의 제4 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 20 및 도 21은 본 발명의 제5 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 22는 본 발명의 제6 실시예에 따른 무반사 나노구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 23은 본 발명의 제7 실시예에 따른 무반사 나노구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 24는 본 발명의 제8 실시예에 따른 무반사 나노구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 25 내지 도 28은 본 발명의 제9 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 29는 본 발명의 제9 실시예에 의해 제작된 무반사 나노구조의 SEM 이미지를 나타낸 도면이다.
도 30은 본 발명의 제9 실시예에 따른 무반사 나노구조가 집적된 광소자의 전압 및 전류의 변화에 따른 광출력을 나타낸 그래프이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
(제1 실시예)
도 2 내지 도 4는 본 발명의 제1 실시예에 따른 무반사 나노구조의 제조방법을 설명하기 위한 단면도이다.
도 2를 참조하면, 미리 준비한 기판(100)의 상면에 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator) 등을 이용하여 금속박막(110)을 증착한다.
여기서, 기판(100)은 예컨대, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등)으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판이 아니더라고 기판(100)의 상면에 금속박막(110)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
그리고, 금속박막(110)은 예컨대, 은(Ag), 금(Au), 니켈(Ni) 등 다양한 금속이 증착될 수 있으며, 기판(100)과의 표면 장력을 고려하여 이후 열처리 과정을 거친 후 광파장 이하(Subwavelength)의 주기를 갖는 금속입자(Metal Particle)(또는 금속 알갱이)(120, 도 3 참조)로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
또한, 금속박막(110)은 약 5nm∼100nm 정도의 두께를 갖도록 증착될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
한편, 금속박막(110)의 증착은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(Thermal evaporator)에 국한하지 않으며, 예컨대, 스퍼터링 머신(Sputtering Machine) 등에 의해 금속을 약 5nm∼100nm 정도의 두께로 증착할 수 있는 어떤 것이든 이용될 수 있다.
도 3을 참조하면, 금속박막(110)을 예컨대, 금속 열처리(Rapid Thermal Annealing, RTA) 방법 등을 이용하여 열처리함으로서 금속입자(120)로 변형시킨다.
이때, 상기 열처리는 약 200도∼900도 범위에서 시행될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 4를 참조하면, 금속입자(120)를 포함한 기판(100)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, 기판(100) 자체의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기를 갖는 무반사 나노구조(130)를 형성할 수 있다.
이러한 무반사 나노구조(130)는 기판(100)의 표면에 주기적으로 일정하게 배열되어 있으며, 기판(100)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 파라볼라(Parabola), 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다.
한편, 상기 건식 식각법은 예컨대, 플라즈마 건식 식각법(Plasma Dry Etching)을 이용함이 바람직하지만, 이에 국한하지 않으며, 반응성 기체와 플라즈마를 동시에 이용하여 이방성식각 특성 및 식각 속도를 향상시킨 건식식각 방법 예컨대, RF 전력(Power)에 의해 플라즈마가 생성되는 RIE(Reactive Ion Etching) 식각법 또는 ICP(Inductively Coupled Plasma) 식각법 등을 이용할 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조(130)의 높이 및 경사도를 조절함으로써, 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
(제2 실시예)
도 5 내지 도 8은 본 발명의 제2 실시예에 따른 무반사 나노구조의 제조방법을 설명하기 위한 단면도이다.
도 5를 참조하면, 미리 준비한 기판(100)의 상면에 예컨대, 플라스마 화학기상 증착(PECVD), 열 화학기상 증착(Thermal-CVD), 스퍼터(sputter) 등을 이용하여 예컨대, 산화규소(SiO2) 또는 질화규소(SiNx) 등으로 이루어진 버퍼층(105)을 증착하고, 순차적으로 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator) 등을 이용하여 금속박막(110)을 증착한다.
여기서, 기판(100)은 예컨대, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등)으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판이 아니더라고 기판(100)의 상면에 버퍼층(105)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
버퍼층(105)은 예컨대, 산화규소(SiO2) 또는 질화규소(SiNx)에 국한하지 않으며, 버퍼층(105)과 금속박막(110) 간의 표면 장력에 의해 열처리후 금속박막(110)이 광파장 이하의 주기를 갖는 금속입자(또는 금속 알갱이)(120, 도 6 참조)로 변형될 수 있으면 어느 것이든 이용 가능한 것으로 한다.
또한, 버퍼층(105)은 약 5nm∼500nm 정도의 두께를 갖도록 증착할 수 있으며, 첫째, 열처리후 금속박막(110)이 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있으며, 둘째, 금속입자(120)를 이용하여 전면 식각을 통해 버퍼층(105)이 기판(100) 상면의 일정부분이 노출되도록 나노구조 버퍼층(105', 도 7 참조)으로 될 수 있는 두께를 만족하도록 한다.
일반적으로, 금속박막(110)을 열처리하여 금속입자(120)로 변형시킬 경우, 기판(100)과 금속박막(110) 간의 표면 장력에 의해 금속입자(120)의 주기 및 크기가 변하게 된다. 따라서, 기판(100)의 물질이 목적에 따라 바뀌게 될 경우, 그에 따라 금속의 두께 및 열처리 온도가 변경되어야 하며 이는 실제 응용에 적용하기에 어려운 점이 따른다.
한편, 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 버퍼층(105)을 이용할 경우, 기판(100)의 물질이 변경되더라도 버퍼층(105)과 금속박막(110) 간의 표면 장력에는 변화가 없으므로 금속의 두께 및 열처리 온도의 변경 없이 재현성 있게 금속입자(120)의 형성이 가능하다.
그리고, 금속박막(110)은 예컨대, 은(Ag), 금(Au), 니켈(Ni) 등 다양한 금속이 증착될 수 있으며, 기판(100)과의 표면 장력을 고려하여 이후 열처리 과정을 거친 후 광파장 이하(Subwavelength)의 주기를 갖는 금속입자(120)로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
또한, 금속박막(110)은 약 5nm∼100nm 정도의 두께를 갖도록 증착될 수 있으며, 상기 열처리 후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
한편, 금속박막(110)의 증착은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(Thermal evaporator)에 국한하지 않으며, 예컨대, 스퍼터링 머신(Sputtering Machine) 등에 의해 금속을 약 5nm∼100nm 정도의 두께로 증착할 수 있는 어떤 것이든 이용될 수 있다.
도 6을 참조하면, 금속박막(110)을 예컨대, 급속 열처리(Rapid Thermal Annealing, RTA) 등을 이용하여 열처리함으로서 금속입자(120)로 변형시킨다.
이때, 상기 열처리는 약 200도∼900도 범위에서 시행될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 7을 참조하면, 버퍼층(105) 및 금속입자(120)를 포함한 기판(100)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, 기판(100)의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기를 갖는 나노구조 버퍼층(105')을 형성할 수 있다.
이러한 나노구조 버퍼층(105')은 정렬되어있지는 않으나 일정 간격을 두고 형성되어 있는 것을 특징으로 한다.
도 8을 참조하면, 나노구조 버퍼층(105')을 마스크로 이용하여 전면 식각을 통해 기판(100)의 상면에 광파장 이하의 주기를 갖는 무반사 나노구조(130)를 형성한다. 이후 잔여 버퍼층 및 금속입자(120)는 습식 식각을 통해 제거된다.
이러한 무반사 나노구조(130)는 기판(100)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 파라볼라(Parabola), 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다. 경우에 따라 끝이 잘린 원뿔대(truncated cone)형태로 형성될 수도 있다.
한편, 상기 건식 식각법은 플라즈마 건식 식각법(Plasma Dry Etching)을 이용함이 바람직하지만, 이에 국한하지 않으며, 반응성 기체와 플라즈마를 동시에 이용하여 이방성식각 특성 및 식각 속도를 향상시킨 건식식각 방법 예컨대, RF 전력(Power)에 의해 플라즈마가 생성되는 RIE(Reactive Ion Etching) 식각법 또는 ICP(Inductively Coupled Plasma) 식각법 등을 이용할 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조의 높이 및 경사도를 조절할 수 있으며, 특히 RF 전력(Power)을 조절하여 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
도 9는 본 발명의 제2 실시예에 의해 제작된 광파장 이하 주기를 갖는 금속입자의 SEM(Scanning Electron Microscope) 이미지를 나타낸 도면으로서, 버퍼층(105, 도 5 참조)으로는 산화규소(SiO2) 50nm의 두께를 증착하였으며, 은(Ag) 금속박막(110)을 각각 5nm(도 9의 (b)), 10nm(도 9의 (c)), 20nm(도 9의 (d)) 증착한 후 약 500도에서 1분간 열처리하였다. 금속박막(110)의 두께가 두꺼울수록 금속입자(120)의 크기 및 주기가 커지는 것을 확인할 수 있다.
도 10은 본 발명의 제2 실시예에 의해 제작된 무반사 나노구조의 SEM 이미지를 나타낸 도면으로서, 기판(100, 도 5 참조)은 갈륨비소(GaAs)를 이용하였으며, 끝이 뾰족한 형태의 원뿔형 나노구조를 가지는 것을 확인할 수 있다.
도 11은 본 발명의 제2 실시예에 의해 제작된 무반사 나노구조의 반사율을 측정한 그래프로서, 일반 갈륨비소(GaAs Bulk)의 반사율(Reflectance)은 약 30％ 이상인 반면 무반사 나노구조(130, 도 8 참조)를 갖는 갈륨비소(GaAs SWS)의 경우 반사율이 전 영역에서 약 7.5％ 이내이며, 가시광대역에서는 약 5％ 이내인 것을 확인할 수 있다.
(제 3 실시예)
도 12 내지 도 16은 본 발명의 제3 실시예에 따른 무반사 나노구조의 제조방법을 설명하기 위한 단면도로서, 본 발명의 제3 실시예는 전술한 제2 실시예와 거의 유사하나 기판(100)과 버퍼층(105) 간에 투명전극(103)이 추가로 개재되어 있는 것이 특징이다.
도 12를 참조하면, 미리 준비한 기판(100)의 상면에 투명전극(103), 버퍼층(105) 및 금속박막(110)을 순차적으로 형성한다.
여기서, 기판(100)은 예컨대, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등)으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판이 아니더라고 기판(100)의 상면에 투명전극(103)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
투명전극(103)은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator), 스퍼터링 증착(Sputtering evaporator) 등을 이용하여 증착함이 바람직하다.
이러한 투명전극(103)의 재료로는 예컨대, 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 틴 옥사이드(Tin Oxide, TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, IZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 중 어느 하나가 선택될 수 있다.
한편, 버퍼층(105) 및 금속박막(110)은 전술한 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 전술한 제2 실시예를 참조하기로 한다.
도 13을 참조하면, 금속박막(110)을 예컨대, 급속 열처리(Rapid Thermal Annealing, RTA) 등을 이용하여 열처리함으로서 금속입자(120)로 변형시킨다.
이때, 상기 열처리는 약 200도∼900도 범위에서 시행될 수 있으며, 상기 열처리 후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 14를 참조하면, 버퍼층(105) 및 금속입자(120)를 포함한 기판(100)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, 투명전극(103)의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기를 갖는 나노구조 버퍼층(105')을 형성할 수 있다.
이러한 나노구조 버퍼층(105')은 정렬되어있지는 않으나 일정 간격을 두고 형성되어 있는 것을 특징으로 한다.
도 15를 참조하면, 나노구조 버퍼층(105')을 마스크로 하여 전면 식각을 통해 나노구조 투명전극(103')을 형성하고, 기판(100)의 일정부분도 광파장 이하의 주기를 갖는 무반사 나노구조(130')를 형성한다. 이후 잔여 버퍼층 및 금속입자(120)는 습식 식각을 통해 제거된다.
이러한 나노구조 투명전극(103') 및 무반사 나노구조(130')는 기판(100)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 파라볼라(Parabola), 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다. 경우에 따라 끝이 잘린 원뿔대(truncated cone)형태로 형성될 수도 있다.
한편, 상기 건식 식각법은 플라즈마 건식 식각법(Plasma Dry Etching)을 이용함이 바람직하지만, 이에 국한하지 않으며, 반응성 기체와 플라즈마를 동시에 이용하여 이방성식각 특성 및 식각 속도를 향상시킨 건식식각 방법 예컨대, RF 전력(Power)에 의해 플라즈마가 생성되는 RIE(Reactive Ion Etching) 식각법 또는 ICP(Inductively Coupled Plasma) 식각법 등을 이용할 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 나노구조 투명전극(103') 및 무반사 나노구조(130')의 높이 및 경사도를 조절할 수 있으며, 특히 RF 전력(Power)을 조절하여 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
도 16을 참조하면, 기판(100)의 전면에 투명전극(103")을 재증착하여, 나노구조 투명전극(103')끼리 연결될 수 있게 함으로써, 전류가 흐를 수 있도록 한다.
도 17은 투명전극만을 무반사 나노구조로 형성한 경우(a)와 본 발명의 제3 실시예에 의해 제작된 무반사 나노구조(b)에 대해 높이에 따른 굴절률의 변화를 그래프로 나타낸 도면이다.
도 17을 참조하면, 투명전극만을 무반사 나노구조로 형성한 경우(a) 즉, 나노구조 투명전극(103')을 형성한 경우 투명전극(103)과 반도체 물질로 이루어진 기판(100)간의 굴절률 차이로 인해 반사특성을 크게 개선하기는 어려우나, 전술한 제3 실시예를 통해 제작할 경우 기판(100)에서도 무반사 나노구조(130')가 적용되므로 굴절률이 서서히 감소되도록 할 수 있으므로 보다 효과적인 반사율 감소특성을 나타낼 수 있다.
(제4 실시예)
도 18 및 도 19는 본 발명의 제4 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 18을 참조하면, 광소자는 일반적인 발광소자의 구조로써, 예컨대, n형 도핑층(200), 활성층(210) 및 p형 도핑층(220)을 순차적으로 적층한 후, p형 도핑층(220)의 발광부를 제외한 상면에 p형 상부전극(230)을 적층하고, n형 도핑층(200)의 하면에 n형 하부전극(240)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
도 19를 참조하면, p형 도핑층(220)의 발광부 상면에 전술한 본 발명의 제1 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제4 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
(제5 실시예)
도 20 및 도 21은 본 발명의 제5 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 20을 참조하면, 광소자는 일반적인 발광소자의 구조로써, 예컨대, n형 도핑층(300), 활성층(310) 및 p형 도핑층(320)을 순차적으로 적층한 후, p형 도핑층(320)의 상부에 투명전극(330) 및 접촉패드(340)를 순차적으로 적층하고, n형 도핑층(300)의 하면에 n형 하부전극(350)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
도 21을 참조하면, 투명전극(330)을 적층하기 전에, p형 도핑층(320)의 발광부 상면에 전술한 본 발명의 제1 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제5 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
한편, 투명전극(330)은 무반사 나노구조(130)를 포함한 p형 도핑층(320)의 전면에 적층한 후, 투명전극(330)의 발광부를 제외한 상면에 접촉패드(340)를 적층한다. 이때, 투명전극(330)은 무반사 나노구조(130)의 상부에 증착되기 때문에, 그 형태는 무반사 나노구조(130)의 형태와 동일하게 형성된다.
(제6 실시예)
도 22는 본 발명의 제6 실시예에 따른 무반사 나노구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 22를 참조하면, 광소자는 일반적인 삼중 접합(triple junction) 태양전지로서, 밴드갭이 약 0.65eV인 게르마늄(Ge)을 하부 전지층(Bottom Cell)(400)으로 사용하고, 그 상부에 약 1.4eV근처의 In0.08Ga0.92As를 중간 전지층(Middle Cell)(430)과 그 상부에 약 1.9eV의 In0.56Ga0.44P를 상부 전지층(Top Cell)(450)이 구비된 구조이다.
그리고, 각 전지층(410,430,450)의 전기적 연결은 제1 및 제2 터널 접합층(Tunnel Junction)(410 및 440)을 통해 연결하고, 상부 전지층(450)의 일측 상면에 p형 상부전극(460)이 형성되며, 하부 전지층(400)의 하면에 n형 하부전극(470)이 형성되어 있다.
특히, p형 상부전극(460) 영역을 제외한 상부 전지층(450)의 상면에 전술한 본 발명의 제1 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제6 실시예에 따른 무반사 나노구조가 집적된 광소자인 삼중 접합 태양 전지의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
바람직하게는, 제1 터널 접합층(410)과 중간 전지층(430) 사이에 InGaAs로 이루어진 버퍼층(420)이 더 구비할 수 있다.
즉, 태양광 스펙트럼을 흡수하는 측면에서 보면 상부 전지층(450)에서 약 650nm 파장 대역까지 흡수하고, 중간 전지층(430)에서 약 900nm까지 흡수하며, 하부 전지층(400)에서 약 1900nm까지 흡수함으로서 넓은 대역폭에 걸쳐 광을 흡수할 수 있는 구조를 갖는다.
여기서, 상부 전지층(450)의 표면에 무반사 나노구조(130)의 제조방법을 적용함으로써 입사광의 반사를 최소화할 수 있으며 이로 인해 태양 전지의 효율을 높일 수 있다.
(제7 실시예)
도 23은 본 발명의 제7 실시예에 따른 무반사 나노구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 23을 참조하면, 광소자는 일반적인 광검출기(photodetector)의 구조로써, 예컨대, n형 도핑층(500), 광 흡수층(510) 및 p형 도핑층(520)을 순차적으로 적층한 후, p형 도핑층(520)의 광 흡수부를 제외한 상면에 p형 상부전극(530)을 적층하고, n형 도핑층(500)의 하면에 n형 하부전극(540)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
특히, p형 도핑층(520)의 광 흡수부 상면에 전술한 본 발명의 제1 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제7 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
여기서, p형 도핑층(520)의 표면에 무반사 나노구조(130)의 제조방법을 적용함으로써 입사광의 반사를 최소화할 수 있으며 이로 인해 광검출기의 효율을 높일 수 있다.
(제8 실시예)
도 24는 본 발명의 제8 실시예에 따른 무반사 나노구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 24를 참조하면, 광소자는 일반적인 투명 글래스(Transparent Glass)(600)로서, 약 1.5 정도의 굴절률을 가지며 특정 파장 대역에서 약 95% 이상의 투과율을 보인다. 그러나, 태양 전지 등 몇몇 응용분야에서는 넓은 대역에서 약 99% 이상의 투과율을 요하며 이를 위해서 전술한 본 발명의 제1 실시예에 따라 형성된 무반사 나노구조(130)의 제조방법이 이용될 수 있다.
즉, 투명 글래스(600)의 상부에 전술한 본 발명의 제1 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써 보다 넓은 대역에서 높은 투과율을 얻을 수 있다. 또한, 투명 글래스(600)의 상부뿐만 아니라 하부에도 무반사 나노구조(130)를 집적함으로써 보다 넓은 대역에서 높은 투과율을 얻을 수 있다.
(제9 실시예)
도 25 내지 도 28은 본 발명의 제9 실시예에 따른 무반사 나노구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 25를 참조하면, 광소자는 일반적인 발광소자 즉, 발광다이오드(Light Emitting Diode, LED)의 구조로써, 예컨대, n형 도핑층(n-GaAs)(700), 분포궤환 반사층(AlAs/AlGaAs)(Distributed Bragg Reflector, DBR)(710), 활성층(720) 및 p형 도핑층(730)을 순차적으로 적층한 후, p형 도핑층(730)의 발광부를 제외한 상면에 p형 상부전극(740)을 적층하고, n형 도핑층(700)의 하면에 n형 하부전극(750)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
도 26을 참조하면, p형 상부전극(740)을 포함한 p형 도핑층(730)의 전체 상부면에 예컨대, 버퍼층(예컨대, SiO2 등)(800) 및 금속박막(900)을 순차적으로 증착한다.
이때, 금속박막(900)은 전술한 바와 마찬가지로 예컨대, 은(Ag), 금(Au), 니켈(Ni) 등 다양한 금속이 증착될 수 있으며, p형 도핑층(730)과의 표면 장력을 고려하여 이후 열처리 과정을 거친 후 광파장 이하(Subwavelength)의 주기를 갖는 금속입자(Metal Particle)(또는 금속 알갱이)(950, 도 27 참조)로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
또한, 금속박막(900)은 약 5nm∼100nm 정도의 두께를 갖도록 증착될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(950)로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
한편, 금속박막(900)의 증착은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(Thermal evaporator)에 국한하지 않으며, 예컨대, 스퍼터링 머신(Sputtering Machine) 등에 의해 금속을 약 5nm∼100nm 정도의 두께로 증착할 수 있는 어떤 것이든 이용될 수 있다.
도 27을 참조하면, 금속박막(900)을 예컨대, 금속 열처리(Rapid Thermal Annealing, RTA) 방법 등을 이용하여 열처리함으로서 금속입자(950)로 변형시킨다.
이때, 상기 열처리는 약 200도∼900도 범위에서 시행될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 28을 참조하면, 금속입자(950)를 포함한 버퍼층(800)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, p형 도핑층(730) 자체의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기를 갖는 무반사 나노구조(735)를 형성할 수 있다.
이러한 무반사 나노구조(735)는 p형 도핑층(730)의 표면에 주기적으로 일정하게 배열되어 있으며, p형 도핑층(730)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 파라볼라(Parabola), 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있으며, 그 수직 단면 형상이 사다리꼴 형태로 형성될 수도 있다.
한편, 상기 건식 식각법은 예컨대, 플라즈마 건식 식각법(Plasma Dry Etching)을 이용함이 바람직하지만, 이에 국한하지 않으며, 반응성 기체와 플라즈마를 동시에 이용하여 이방성식각 특성 및 식각 속도를 향상시킨 건식식각 방법 예컨대, RF 전력(Power)에 의해 플라즈마가 생성되는 RIE(Reactive Ion Etching) 식각법 또는 ICP(Inductively Coupled Plasma) 식각법 등을 이용할 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조(735)의 높이 및 경사도를 조절함으로써, 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
도 29는 본 발명의 제9 실시예에 의해 제작된 무반사 나노구조의 SEM 이미지를 나타낸 도면으로서, 건식 식각을 수행하여 금속에도 약간 표면이 거칠어짐을 확인할 수 있다.
도 30은 본 발명의 제9 실시예에 따른 무반사 나노구조가 집적된 광소자의 전압 및 전류의 변화에 따른 광출력을 나타낸 그래프로서, 도 30의 (a)는 무반사 나노구조가 없는 종래의 광소자를 나타낸 것이며, 도 30의 (b)는 본 발명의 제9 실시예에 따른 무반사 나노구조가 집적된 광소자를 나타낸 것으로 종래에 비해 광출력(Power)이 약 26.4％ 향상되었음을 확인할 수 있으며, 출력 파장은 거의 변화가 없다.
전술한 본 발명에 따른 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.

Claims (16)

  1. 기판 상에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 기판 자체의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 기판의 전면을 식각하는 단계를 포함하는 무반사 나노구조의 제조방법.
  2. 기판 상에 버퍼층 및 금속박막을 순차적으로 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계;
    상기 버퍼층이 나노구조 버퍼층이 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 및
    상기 기판 자체의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 나노구조 버퍼층을 마스크로 하여 상기 기판의 전면을 식각하는 단계를 포함하는 무반사 나노구조의 제조방법.
  3. 제2 항에 있어서,
    상기 버퍼층은 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 것을 특징으로 하는 무반사 나노구조의 제조방법.
  4. 제1 항 또는 제2 항에 있어서,
    상기 금속박막은 은(Ag), 금(Au) 또는 니켈(Ni) 중 어느 하나의 금속을 이용하여 증착되거나, 상기 기판과의 표면 장력을 고려하여 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 금속을 선택하여 증착하는 것을 특징으로 하는 무반사 나노구조의 제조방법.
  5. 제1 항 또는 제2 항에 있어서,
    상기 금속박막은 5nm∼100nm 정도의 두께를 갖도록 증착되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 두께를 선택하여 증착하는 것을 특징으로 하는 무반사 나노구조의 제조방법.
  6. 제1 항 또는 제2 항에 있어서,
    상기 열처리는 200도∼900도 범위에서 시행되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 온도를 선택하여 열처리하는 것을 특징으로 하는 무반사 나노구조의 제조방법.
  7. 제1 항 또는 제2 항에 있어서,
    상기 무반사 나노구조는 플라즈마 건식 식각법을 이용하여 형성하는 것을 특징으로 하는 무반사 나노구조의 제조방법.
  8. 제7 항에 있어서,
    상기 건식 식각 시 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조의 높이 및 경사도를 조절함으로써 원하는 종횡비(aspect ratio)를 얻도록 하는 것을 특징으로 하는 무반사 나노구조의 제조방법.
  9. 광소자의 제조방법에 있어서,
    n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 발광부를 제외한 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계;
    상기 p형 도핑층의 발광부 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 발광부의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
  10. 광소자의 제조방법에 있어서,
    n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 발광부 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계;
    상기 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 발광부의 전면을 식각하는 단계; 및
    상기 무반사 나노구조를 포함한 p형 도핑층의 전면에 투명전극을 적층한 후, 상기 투명전극의 발광부를 제외한 상면에 접촉패드를 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
  11. 광소자의 제조방법에 있어서,
    하부 전지층, 중간 전지층 및 상부 전지층을 순차적으로 적층한 후, 상기 상부 전지층의 일측 상면에 p형 상부전극을 적층하고, 상기 하부 전지층의 하면에 n형 하부전극을 적층하는 단계;
    상기 p형 상부전극 영역을 제외한 상부 전지층의 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 p형 상부전극 영역을 제외한 상부 전지층의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 상부전극 영역을 제외한 상부 전지층의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
  12. 제11 항에 있어서,
    상기 하부 전지층과 중간 전지층 사이 및 상기 중간 전지층과 상부 전지층의 사이는 각각 제1 및 제2 터널 접합층을 통해 연결되는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
  13. 제12 항에 있어서,
    상기 제1 터널 접합층과 중간 전지층 사이에 버퍼층이 더 구비되는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
  14. 광소자의 제조방법에 있어서,
    n형 도핑층, 광 흡수층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 광 흡수부를 제외한 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계;
    상기 p형 도핑층의 광 흡수부 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 p형 도핑층의 광 흡수부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 광 흡수부 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
  15. 광소자의 제조방법에 있어서,
    n형 도핑층, 분포궤환 반사층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 전체 상부면에 버퍼층 및 금속박막을 순차적으로 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 발광부의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
  16. 제15 항에 있어서,
    상기 p형 도핑층의 일측 상부에 p형 상부전극을 형성한 후, 상기 n형 도핑층의 하면에 n형 하부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 무반사 나노구조가 집적된 광소자의 제조방법.
PCT/KR2009/007676 2009-08-19 2009-12-22 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법 Ceased WO2011021752A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0076738 2009-08-19
KR1020090076738A KR101081499B1 (ko) 2009-08-19 2009-08-19 무반사 나노구조의 제조방법

Publications (1)

Publication Number Publication Date
WO2011021752A1 true WO2011021752A1 (ko) 2011-02-24

Family

ID=43607187

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/007676 Ceased WO2011021752A1 (ko) 2009-08-19 2009-12-22 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법

Country Status (2)

Country Link
KR (1) KR101081499B1 (ko)
WO (1) WO2011021752A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105319614A (zh) * 2014-08-05 2016-02-10 群创光电股份有限公司 抗反射结构及电子装置
WO2021079077A1 (fr) * 2019-10-24 2021-04-29 Hydromecanique Et Frottement Dispositif optique

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250450B1 (ko) 2010-07-30 2013-04-08 광주과학기술원 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
KR101289844B1 (ko) 2012-01-18 2013-07-26 한국전자통신연구원 유기 발광 소자
KR101942092B1 (ko) 2012-07-30 2019-01-25 한국전자통신연구원 유기발광소자 제조방법
KR20140068289A (ko) * 2012-11-20 2014-06-09 (주)에스이피 광투과성 및 내구성이 향상된 반사방지 표면의 제조방법 및 반사방지 표면이 형성된 기판
KR101904953B1 (ko) 2012-11-26 2018-10-10 한국전자통신연구원 유기 산란층의 제조 방법 및 유기 산란층을 갖는 유기발광 다이오드 및 이의 제조 방법
KR20140122336A (ko) * 2013-04-09 2014-10-20 부산대학교 산학협력단 나노 구조체를 갖는 반사방지 필름 및 그 제조방법
KR101449515B1 (ko) 2013-04-24 2014-10-13 한국광기술원 유전체 나노 텍스쳐를 이용한 무반사층 제조방법
KR20150006263A (ko) 2013-07-08 2015-01-16 한국전자통신연구원 전자소자 및 그 제조방법
KR101954410B1 (ko) * 2015-08-21 2019-03-06 주식회사 쎄코 플라즈마 에칭을 이용한 반사방지 표면의 제조방법 및 반사방지 표면이 형성된 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006116697A1 (en) * 2005-04-28 2006-11-02 Hewlett-Packard Development Company, L.P. Optical system with nanoscale projection antireflection layer/embossing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006116697A1 (en) * 2005-04-28 2006-11-02 Hewlett-Packard Development Company, L.P. Optical system with nanoscale projection antireflection layer/embossing

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LEE, Y. ET AL.: "Lithography-Free Fabrication of Large Area Subwavelength Antireflection Structures Using Thermally Dewetted Pt/Pd Alloy Etch Mask", NANOSCALE RES LETT, vol. 4, 24 January 2009 (2009-01-24), pages 364 - 370, XP055014013, DOI: doi:10.1007/s11671-009-9255-4 *
SAHOO, K.C. ET AL.: "Fabrication of Antireflective Sub-Wavelength Structures on Silicon Nitride Using Nano Cluster Mask for Solar Cell Application", NANOSCALE RES LETT, vol. 4, 22 April 2009 (2009-04-22), pages 680 - 683, XP055141904, DOI: doi:10.1007/s11671-009-9297-7 *
SONG, Y.M. ET AL.: "Closely packed and aspect-ratio-controlled antireflection subwavelength gratings on GaAs using a lenslike shape transfer", OPTICS LETTERS, vol. 34, no. 11, 28 May 2009 (2009-05-28), pages 1702 - 1704 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105319614A (zh) * 2014-08-05 2016-02-10 群创光电股份有限公司 抗反射结构及电子装置
WO2021079077A1 (fr) * 2019-10-24 2021-04-29 Hydromecanique Et Frottement Dispositif optique
WO2021079078A1 (fr) * 2019-10-24 2021-04-29 Hydromecanique Et Frottement Dispositif optique
FR3102565A1 (fr) * 2019-10-24 2021-04-30 H.E.F. Dispositif optique avec une texturation de surface
FR3102574A1 (fr) * 2019-10-24 2021-04-30 Hydromecanique Et Frottement Dispositif optique adapté à la transmission/réflexion d'un rayonnement électromagnétique
CN114600005A (zh) * 2019-10-24 2022-06-07 流体力学与摩擦公司 光学设备
CN114600004A (zh) * 2019-10-24 2022-06-07 流体力学与摩擦公司 光学设备
US12287453B2 (en) 2019-10-24 2025-04-29 Hydromecanique Et Frottement Multilayer optical device with surface texturing and extended cavities for electromagnetic radiation
US12392934B2 (en) 2019-10-24 2025-08-19 Hydromecanique Et Frottement Optical device with surface texturing extending through coating layer into substrate
IL292368B1 (en) * 2019-10-24 2025-11-01 Hydromecanique & Frottement Optical device
IL292369B1 (en) * 2019-10-24 2025-11-01 Hydromecanique & Frottement Optical device
IL292369B2 (en) * 2019-10-24 2026-03-01 Hydromecanique & Frottement Optical device
IL292368B2 (en) * 2019-10-24 2026-03-01 Hydromecanique & Frottement Optical device

Also Published As

Publication number Publication date
KR101081499B1 (ko) 2011-11-08
KR20110019143A (ko) 2011-02-25

Similar Documents

Publication Publication Date Title
WO2011021752A1 (ko) 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법
WO2012015277A2 (ko) 마이크로 나노 조합구조물, 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
CA1211826A (en) Realization of a thin film solar cell with a detached reflector
KR102587958B1 (ko) 메타 광학 소자 및 그 제조 방법
WO2010074486A2 (ko) 무반사 격자패턴의 제조방법 및 무반사 격자패턴이 집적된 광소자의 제조방법
JP3403489B2 (ja) 閉空洞ｌｅｄとその製造方法
US8258557B2 (en) Uses of self-organized needle-type nanostructures
US20110149399A1 (en) Anti-reflection structure and method for fabricating the same
CN116349018A (zh) 具有光敏本征区的二极管
WO2021188211A2 (en) Snspd with integrated aluminum nitride seed or waveguide layer
WO2019107718A1 (ko) 플렉서블 이중접합 태양전지
Kim et al. Flexible TiN/Ge photodetectors with enhanced responsivity via localized surface plasmon resonance and strain modulation
Zhu et al. Sputtering-grown undoped GeSn/Ge multiple quantum wells on n-Ge for low-cost visible/shortwave infrared dual-band photodetection
JPH09260710A (ja) 半導体装置
Lin et al. Self-organized Germanium quantum dots/Si 3 N 4 enabling monolithic integration of top Si 3 N 4-waveguided microdisk light emitters and pin photodetectors for on-chip sensing
Zhang et al. First Si-waveguide-integrated InGaAs/InAlAs avalanche photodiodes on SOI platform
Zumuukhorol et al. Effect of a SiO 2 Anti-reflection Layer on the Optoelectronic Properties of Germanium Metal-semiconductor-metal Photodetectors
KR101205451B1 (ko) 광소자 패키지 및 그 제조방법
WO2020111422A1 (ko) 무색 투명 반도체 기판 및 이의 제조방법
Shao et al. First photon-trapping InGaAs avalanche photodiode and its integration on the SOI platform
WO2015122581A1 (ko) 고효율 광전소자 및 그 제조방법
KR20120060182A (ko) 광소자 패키지 및 그 제조방법
Wang et al. First Demonstration of Monolithic Waveguide-Integrated Group IV Multiple-Quantum-Well Photodetectors on 300 mm Si Substrate for $2\\mu\mathrm {m} $ Optoelectronic Integrated Circuits
Löper et al. Photovoltaic properties of silicon nanocrystals in silicon carbide
JP7751048B2 (ja) 発光ダイオード構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09848532

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09848532

Country of ref document: EP

Kind code of ref document: A1