CN116349018A - 具有光敏本征区的二极管 - Google Patents

具有光敏本征区的二极管 Download PDF

Info

Publication number
CN116349018A
CN116349018A CN202180069940.4A CN202180069940A CN116349018A CN 116349018 A CN116349018 A CN 116349018A CN 202180069940 A CN202180069940 A CN 202180069940A CN 116349018 A CN116349018 A CN 116349018A
Authority
CN
China
Prior art keywords
region
doped region
type doped
diode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180069940.4A
Other languages
English (en)
Inventor
S·利施克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Publication of CN116349018A publication Critical patent/CN116349018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/0155—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the optical absorption
    • G02F1/0157—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the optical absorption using electro-absorption effects, e.g. Franz-Keldysh [FK] effect or quantum confined stark effect [QCSE]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及一种二极管(300)，该二极管包括p型掺杂区(312)、n型掺杂区(314)和光敏本征区(310)，该光敏本征区(310)在与二极管(300)中的光传播方向横切的方向上横向夹在所述p型掺杂区(312)与所述n型掺杂区(314)之间。所述p型掺杂区(312)由掺杂有第一类型的掺杂剂的第一材料制成，所述n型掺杂区(314)由掺杂有第二类型的掺杂剂的第三材料制成。所述第一材料包括硅或硅锗。所述第三材料包括硅或硅锗。所述本征区(310)由与第一材料和第二材料中的至少一种不同的第二材料制成。所述第二材料包括锗、锗锡或硅锗。所述本征区(310)在其两个横向端(318、320)之间的最大横向延伸量等于或小于400纳米。所述p型掺杂区(312)和所述n型掺杂区(314)是原位掺杂的，从而在制造二极管(300)时所述本征区(310)不被掺杂。

Description

具有光敏本征区的二极管
技术领域
本发明涉及一种包括夹在p型掺杂区与n型掺杂区之间的光敏本征区的二极管。
背景技术
利用硅基技术生产的光学和光电元件是用于光通信或用于微电子电路内部或之间的光连接等的关键元件。这种元件的例子尤其是耦合器、波导管、调制器和光电检测器。
例如，现代光电检测器使用锗(Ge)作为检测器材料，这是因为锗与硅(Si)相比在用于光通信的波长范围(λ＝1.3-1.6微米)内具有好得多的吸收率。通常使用所谓的PIN二极管作为检测器。“P”代表P型掺杂区，“I”代表本征区，“N”代表N型掺杂半导体区。二极管的重要参数是暗电流、光电流、响应度和光电带宽。
具有50GHz或更高的光电带宽的锗光电二极管已经得到证实。
这种锗光电二极管通常是通过直接在SOI(绝缘体上硅)衬底上外延生长锗层来产生的，这允许检测器直接耦合至由SOI结构的上部单晶硅层制成的波导管。因此，可以平行于波导管-二极管界面提供待检测的光，这允许在一定程度上独立地优化二极管的响应度和光电带宽。
二极管主要被直接触及横向或竖向邻接本征锗区的高掺杂锗区的接触金属接触。由于金属电极的光吸收以及掺杂锗区中的自由电荷载体的光吸收，这导致了损耗，从而限制了二极管的响应度。
EP 3 096 362 B1示出了一种二极管，该二极管包括位于由硅(Si)或硅锗(SiGe)制成的波导管上的光敏锗区，并且其在与波导管中的光传播方向横切的方向上的横向尺寸与波导管相比相同或每侧最多短20纳米。
US 2015/0016769 A1示出了一种用于制造半导体器件的方法，该方法包括在半导体衬底的检测器区中蚀刻波导层，以形成凹陷的波导层段。在该凹陷的波导层段的一部分上形成脊形结构的锗光电检测器。
WO 2019/229532 A1示出了一种基于硅的光电检测器及其制造方法。该光电检测器包括硅衬底、硅衬底上的掩埋氧化物(BOX)层、以及BOX层上的波导管。该波导管包括含硅区和含锗锡(GeSn)区，这两个区都位于波导管的第一掺杂区与第二掺杂区之间，从而形成PIN二极管。第一掺杂区和第二掺杂区分别连接至第一电极和第二电极，使得波导管可以作为光电检测器操作。
US 2018/101082 A1示出了一种具有光学活性区(OAR)的光电器件，该光电器件例如可以是光电二极管。所述OAR例如可以主要由硅锗形成。在一个实施例中，在覆层的顶部设有波导管。该波导管包括本征部分、以及由与本征部分相同的材料形成的第一掺杂区和第二掺杂区。所述本征部分可以不掺杂，因此该OAR可以被描述为p-i-n结。由于所述本征部分向远离覆层的方向延伸，因此它可以被描述为凸出的或肋形的波导管，其中所述肋是由本征部分以及第一掺杂区和第二掺杂区的延伸到本征部分的侧面的部分提供的，并且所述板是由这些掺杂区的沿着覆层的上表面延伸的部分提供的。覆层的功能是将进入OAR的光信号限制在脊形的波导管中。所述OAR的长度可以在30微米和60微米之间。
US 2013/0182305 A1示出了一种包括基底上的脊的光学器件。所述脊包含活性介质。基底上的活性元件是光传感器和/或光调制器。该活性元件被配置成导引光信号通过所述脊中所包含的活性介质。电流载体在所述脊的相对侧上与所述脊的横向侧接触。每个电流载体包括载体材料，该载体材料被掺杂以提高其电导率。该载体材料不同于所述活性介质。可以基于用形成在器件前体上的硬掩模进行蚀刻来形成所述脊，使得待形成限定所述脊的凹部的区域被暴露，而活性介质的其余部分被保护。
发明内容
能够看出，本发明的一个目的是提供一种更快的二极管和制造这种二极管的方法，尤其是制造具有更小的横向宽度的二极管的方法。
根据本发明，提出了一种二极管，该二极管包括p型掺杂区、n型掺杂区和光敏本征区，该光敏本征区在与二极管中的光传播方向横切的方向上横向夹在所述p型掺杂区与所述n型掺杂区之间。所述p型掺杂区由掺杂有第一类型的掺杂剂的第一材料制成，所述n型掺杂区由掺杂有第二类型的掺杂剂的第三材料制成。所述第一材料包括硅或硅锗。所述第三材料包括硅或硅锗。所述本征区由与第一材料和第三材料中的至少一种不同的第二材料制成。所述第二材料包括锗、锗锡或硅锗。所述本征区在其两个横向端之间具有最大横向延伸量，即，所述本征区的横向宽度等于或小于400纳米，优选等于或小于300纳米，更优选等于或小于200纳米。所述p型掺杂区和所述n型掺杂区是原位掺杂的，从而在制造二极管时所述本征区不被掺杂。
这允许提供一种具有基本上没有掺杂剂的光敏本征区的二极管，该光敏本征区与由不同于光敏本征区的材料制成的n型掺杂区和p型掺杂区接触。由于所述本征区用作光学活性区(例如通过光电效应检测光子)，并且被横向夹在掺杂区之间，且掺杂区之一或这两者由另一种材料制成，因此与掺杂区和本征区由光学活性区的相同材料制成的二极管相比，能够减少掺杂区中的光载流子产生。光载流子可以基本上在本征区中产生，从而光载流子受在掺杂区之间提供的电场的影响。与受电场影响的光载流子相比，掺杂区中的光载流子可以仅进行扩散，即，它们移动缓慢。结果，本发明的二极管能够提供更大的光电带宽，这允许提供更快的接收器。在现有技术中尚未公开制造具有与n型掺杂区和p型掺杂区接触的横向宽度等于或小于400纳米并且基本上没有掺杂剂的光敏本征区的二极管的方法，其中n型掺杂区和p型掺杂区之一或这两者由与光敏本征区不同的材料制成，即，在现有技术中不能制造具有这种特性的二极管，尤其是在具有高带宽的同时还具有合理的响应度和暗电流的二极管。
通过按顺序地提供原位掺杂的p型掺杂区和原位掺杂的n型掺杂区，使得本征区在本征区的两个横向端之间的最大横向延伸量等于或小于400纳米，优选等于或小于300纳米，更优选等于或小于200纳米，并且使得本征区在制造二极管时不被掺杂，能够获得在与二极管中的光传播方向横切的方向上横向夹在p型掺杂区与n型掺杂区之间的光敏本征区。这种制造二极管的方法允许实现比现有技术更小的本征区横向宽度。因此，能够产生具有更小的横向宽度的二极管。这允许在晶片的单位面积上产生更多的二极管，由此不仅提高了二极管的性能，而且降低了材料成本。具体而言，由于本征区的横向宽度取决于掩模(例如光刻掩模)彼此重叠的精度以及临界尺寸(CD)的精确调整，因此能够实现本征区的更小横向宽度。这些因素能够被很好地控制，并且足够敏锐，以实现本征区的更小横向宽度。换句话说，能够实现的横向宽度取决于两个掩模的相对位置，每个掩模分别用于二极管的p侧和n侧、或者p型掺杂区和n型掺杂区。因此，能够实现的横向宽度不受为了蚀刻掺杂区的沟槽所部署的设备的分辨率的限制，例如诸如深紫外(DUV)光刻设备等蚀刻设备。重叠精度和CD精度例如可以分别在低于10纳米和30纳米的范围内。这允许可靠地制造特征尺寸为100纳米或更小的二极管，从而能够使本征区的横向宽度等于或小于400纳米，优选等于或小于300纳米，更优选等于或小于200纳米，最优选等于或小于140纳米。由于本征区的更小横向宽度允许更高的电场和更短的光载流子漂移时间，因此能够通过减小本征区的横向宽度来进一步改善二极管的特性。
由于二极管的本征区的横向宽度比现有技术的小得多，因此掺杂剂污染本征区的负面影响可能变得更加严重。制造本征区使得在制造二极管时(即，包括在产生p型掺杂区和n型掺杂区时)使本征区不被掺杂意味着不进行第二材料的主动掺杂来制造二极管，并且尽可能避免提高本征区中的掺杂浓度的处理步骤。这允许尽可能减少掺杂剂的负面影响。虽然这并不排除掺杂剂因扩散或其它非主动掺杂机制而进入本征区，但是能够降低本征区内的掺杂浓度。本征区例如可能因第二材料的污染(例如因掺杂剂扩散到第二材料中和/或因第二材料不完全纯净)而包含一些掺杂剂。本征区可能包含接触部分，每个接触部分具有与掺杂区之一直接接触的相应表面。本征区的这些接触部分可能被掺杂剂的扩散污染，而布置在本征区中心的中心部分可能不受掺杂剂扩散的影响。本征区的接触部分可能具有比本征区的其余部分更高的掺杂剂浓度，例如，它们可能具有小于1019个原子/立方厘米的掺杂浓度，例如小于1018个原子/立方厘米、小于1017个原子/立方厘米或小于1016个原子/立方厘米。中心部分可能具有比本征区的接触部分低的杂质浓度或掺杂浓度，例如小于1016个原子/立方厘米的掺杂浓度，例如小于1015个原子/立方厘米、小于1014个原子/立方厘米、或0.2至4×1010个原子/立方厘米或更低。例如，中心部分可以延伸到超过本征区的横向宽度的30％，例如三分之一、一半或三分之二。所述横向宽度被定义为本征区的两个横向端之间的最大横向延伸量。例如，对于横向宽度为200纳米的本征区，中心部分具有至少60纳米的横向宽度，从而本征区与掺杂区接触的接触部分在这种情况下具有70纳米的最大横向宽度。
所述第一材料和所述第三材料可以具有相同或不同的材料成分。所述第一材料、所述第二材料和所述第三材料可以由单种元素制成，例如硅、锗，或者由元素的混合物制成，例如硅锗，具有一定量的硅和一定量的锗，例如50％硅和50％锗，即，Si0.5Ge0.5。或者，所述第一材料、所述第二材料和所述第三材料可以包括不同的材料部分或者其材料成分的梯度。所述梯度例如可以是横向梯度，例如从该区的一端延伸到该区的另一端。在该区在相应的表面上生长时，横向梯度指相对于该区生长的相应表面的横向方向。例如，掺杂区可以在其背离本征区的横向端具有100％硅的材料成分的横向梯度，而在其与本征区接触的横向端具有10％硅和90％锗，即，Si0.1Ge0.9。制造各个区的材料可能取决于制造各个区的方法。
所述二极管可以包括一个或更多个p型掺杂区和一个或更多个n型掺杂区。p型掺杂区可以彼此叠置，以p型掺杂区的材料叠层的形式形成整个p型掺杂区，这些层例如由不同的材料制成和/或包括不同的掺杂浓度和/或不同的掺杂剂。n型掺杂区可以彼此叠置，以n型掺杂区的材料叠层的形式形成整个n型掺杂区，这些层例如由不同的材料制成和/或包括不同的掺杂浓度和/或不同的掺杂剂。
本征区在其两个横向端之间的最大横向延伸量例如也可以等于或小于100纳米。例如，本征区在其两个横向端之间的最大横向延伸量可以在200纳米和300纳米之间，例如在100纳米和300纳米之间。
本征区的最大竖向延伸量(即，其竖向高度)例如可以小于1000纳米，例如是大约400纳米(例如400纳米±10％)，或者在300纳米和400纳米之间。
在加工第二材料以制造二极管之前，第二材料可具有小于1016个原子/立方厘米、小于1015个原子/立方厘米、小于1014个原子/立方厘米或0.2至4×1010个原子/立方厘米或更小的杂质浓度或掺杂浓度。本征区例如也可以在其每个部分中具有小于1016个原子/立方厘米的掺杂浓度。
本发明所提出的二极管基于这样的认识：本征区应尽可能没有掺杂剂，或者至少应减少本征区中的掺杂剂量，以制造更快的PIN二极管，例如更快的光电二极管。所述二极管允许在邻近本征区的掺杂区中减少载流子生成。用于制造在本征区中具有减少量的掺杂剂或者在制造二极管时不掺杂本征区的二极管的方法构成本发明的一部分。此外，通过按顺序提供原位掺杂的p型掺杂区和原位掺杂的n型掺杂区，在本征区的两个横向端之间提供具有较小横向延伸量的二极管，使得本征区在制造二极管时不被掺杂，这构成本发明的一部分。
所述二极管例如可以具有频率大于110GHz的-3dB带宽，该频率优选等于或大于200GHz，更优选等于或大于240GHz，最优选等于或大于265GHz；并且所述二极管例如可以具有大于0.1A/W的响应度，该响应度例如等于或大于0.2A/W，例如等于或大于0.3A/W，例如大于0.4A/W，或大于0.6A/W，例如大于0.7A/W，同时所述二极管例如在-2V下具有小于500nA的合理暗电流，该暗电流例如为300nA至400nA，优选小于200nA，例如在100nA至200nA之间，或者小于100nA。所述二极管具有改善的光电带宽，并允许提供更快的接收器。
所述二极管可以是光电二极管。例如，可以提供具有合理暗电流和良好响应度的快速锗光电二极管。
所述p型掺杂区例如可以掺杂有硼原子。所述n型掺杂区例如可以掺杂有磷原子。其它掺杂剂也可以用于掺杂所述n型掺杂区和/或所述p型掺杂区。所述掺杂区例如可以具有大于5×1019个原子/立方厘米的掺杂浓度，例如大于1020个原子/立方厘米。
与本征区直接接触的p型掺杂区和n型掺杂区的接触部分可以彼此平行地布置。这可以允许在本征区中改善电场分布，同时减小电场曲率。或者或另外，所述p型掺杂区和所述n型掺杂区可以彼此平行地布置。
所述p型掺杂区和所述n型掺杂区的接触部分可以在竖向方向上均匀掺杂。或者或另外，所述n型掺杂区和所述p型掺杂区可以在竖向方向上均匀掺杂。这可以通过进一步减小其曲率来进一步改善本征区中的电场分布。所述掺杂区可以沿着横向方向不均匀地掺杂，例如在掺杂区的接触部分和/或掺杂区的将与金属连接器连接的部分中具有梯度或具有较高的掺杂浓度。
所述p型掺杂区和所述n型掺杂区的接触部分例如可以具有高于20纳米的竖向高度，例如高于100纳米、高于200纳米，或者例如在20纳米和1000纳米之间，例如在100纳米和300纳米之间，或者在300纳米和500纳米之间，例如是400纳米。
所述p型掺杂区和所述n型掺杂区的横向宽度例如可以低于1000纳米，例如在100纳米和1000纳米之间。
所述p型掺杂区例如可以具有L形、镜像反转的L形或U形形式。所述n型掺杂区例如可以具有L形、镜像反转的L形或U形形式。所述p型掺杂区和所述n型掺杂区可以具有镜像反转形式。
所述本征区可以与所述p型掺杂区和所述n型掺杂区直接接触。
所述二极管可以包括布置在掺杂区和本征区之下的底层或衬底。所述底层例如可以由硅或硅锗制成。所述底层例如可以是体晶片或波导管。所述底层可以布置和/或嵌入在BOX层中，例如SOI BOX层，即，绝缘体上硅(SOI)衬底的BOX层。所述BOX层例如可以由二氧化硅(SiO2)制成。
所述二极管可以包括波导管。所述波导管例如可以由硅或硅锗制成。所述波导管可以布置在本征区之下并且至少与本征区直接接触。所述波导管可以在横向方向上延伸到本征区的横向端或者超出本征区的横向端。例如，所述波导管可以延伸到超过本征区的横向端，并且终止在p型掺杂区的横向端和n型掺杂区的横向端之前。或者，所述波导管可以在横向方向上延伸到超过p型掺杂区、本征区和n型掺杂区。所述波导管可以与p型掺杂区和n型掺杂区直接接触。所述波导管例如可以在横向方向上延伸到超过p型掺杂区的横向端至少100纳米，例如超过500纳米。或者或另外，所述波导管例如可以在横向方向上延伸到超过n型掺杂区的横向端至少100纳米，例如超过500纳米。
所述波导管例如可以是SOI波导管。所述波导管可以布置在BOX层(例如二氧化硅层)上。所述掩埋氧化物层可以布置在衬底晶片(例如硅晶片)上。
所述本征区可以横向夹在p型掺杂区与n型掺杂区之间，从而p型掺杂区和n型掺杂区仅通过本征区的竖向表面与本征区接触。这能够改善本征区中的电场分布。
为了提供原位掺杂的p型掺杂区和n型掺杂区，使得本征区在制造二极管时不被掺杂，可以通过干法蚀刻(例如反应离子蚀刻(RIE))来对本征区进行结构化，并且可以用原位掺杂材料填充由干法蚀刻产生的间隙，以形成p型掺杂区和n型掺杂区。原位掺杂区允许高激活能力，而不需要附加的热开销。可以使用原位掺杂区来制造所述二极管，而不需要用于活化掺杂剂的热退火步骤，即，在提供本征区并对本征区进行结构化之后。
所述p型掺杂区和所述n型掺杂区中的至少一个可以包括掺杂剂梯度，使得p型掺杂区和n型掺杂区中的至少一个的掺杂浓度在与本征区接触时最低，以减少掺杂剂向本征区中的扩散。这允许减少本征区的污染。例如，所述p型掺杂区和所述n型掺杂区的掺杂剂梯度可以使得掺杂浓度随着距本征区的横向距离而提高。例如，掺杂浓度可以从与本征区接触的p型掺杂区和n型掺杂区中的至少一个的横向端向其相对的横向端提高，从而与本征区接触的掺杂浓度最低。所述掺杂浓度例如可以在掺杂区的将与金属连接器连接的部分最高。所述p型掺杂区和所述n型掺杂区中的至少一个可以包括两种或更多种不同的掺杂剂，例如布置在两层或更多层中。
或者或另外，可以相对于本征区在p型掺杂区和n型掺杂区中的至少一个之间布置缓冲层，以减少掺杂剂向本征区中的扩散。所述缓冲层可以由相应掺杂区的材料制成。所述缓冲层优选具有比掺杂区低的掺杂浓度。
所述本征区可以具有平坦的顶面。这例如允许通过减小顶面附近的电场曲率来改善电场分布。所述顶面例如可以通过干法蚀刻来结构化。或者，所述顶面可以具有任何其它形式，例如弯曲的顶面。
所述本征区可以具有平坦的底面。其与p型掺杂区和n型掺杂区接触的竖向表面可以垂直于平坦的底面，或者具有凸形或凹形形式，使得本征区可以具有双凸形或双凹形形式。这允许在本征区中具有改善的电场分布，因为p型掺杂区和n型掺杂区可以具有相应的竖向表面或与本征区的竖向表面形状主动接触的相应竖向表面。尤其是，对于双凹形形式的本征区，在本征区的中心实现了两个横向端之间在本征区的最窄点处的最小横向延伸量(即，最小横向宽度)，该处的光强最高，导致光载流子的渡越时间最短。本征区的平均横向宽度可以被定义为本征区的横向宽度与最小横向宽度之间的平均值。所述本征区例如可以通过干法蚀刻过程(例如RIE)来结构化。本征区的平面底部界面可以与波导管的平面顶面连接。p型掺杂区和n型掺杂区的材料可以延伸到由本征区的双凹形形式引起的凹部中。或者，与本征区的相应凸形竖向表面接触的p型掺杂区和n型掺杂区的相应表面可以具有主动接触凹形形式。这允许p型掺杂区与本征区之间以及n型掺杂区与本征区之间直接接触。此外，能够改善本征区中的电场分布。各个区之间的直接接触可以通过在对本征区的各个竖向表面进行结构化之后提供p型掺杂区和n型掺杂区的材料来实现，以使该材料能够填充由本征区的双凹形形式导致的凹部，或者与具有主动接触凹形形式的本征区的凸形竖向表面直接接触。
所述p型掺杂区和所述n型掺杂区中的每一个的与本征区接触的相应接触部分可以在竖向上延伸到超过本征区的竖向最高点。这允许在本征区上方提供附加的电容。接触本征区的p型掺杂区和n型掺杂区中的每一个的相应接触部分可以在竖向上延伸到超过本征区的竖向最高点至少20纳米，例如超过200纳米。或者，接触本征区的p型掺杂区和n型掺杂区中的每一个的相应接触部分也可以在竖向上延伸到与本征区的最高点相同的高度。这能够避免本征区上方的附加电容。
所述二极管可以包括布置在本征区的顶部的覆层，该覆层例如由硅或硅锗制成。这允许在本征区的顶部提供护帽。本征区的顶部界面(例如平面顶部界面)可以连接至布置在本征区的顶部的覆层的底部界面(例如平面底部界面)。接触本征区的p型掺杂区和n型掺杂区中的每一个的相应接触部分可以在竖向上延伸到超过布置在本征区的顶部的覆层的最高点。或者，与本征区接触的p型掺杂区和n型掺杂区中的每一个的相应接触部分也可以在竖向上延伸到与覆层的最高点相同的高度。
可以在p型掺杂区和n型掺杂区中的每一个的顶面上布置硅化物层。该硅化物层可以允许掺杂区与电极接触。该硅化物层可以是金属硅化物层。所述金属硅化物层例如可以由硅化钴(CoSi2)或硅化镍(NiSi)制成。镍基硅化物层可以允许降低热开销。所述硅化物层可以被布置成使得它们不与本征区直接接触。布置在p型掺杂区的顶面上的硅化物层可以被布置成不与布置在n型掺杂区的顶面上的硅化物层直接接触。
所述二极管可以包括竖向延伸的金属连接器。所述竖向延伸的金属连接器可以将硅化物层连接至金属结构。该金属结构可以布置在第一水平结构化金属平面内。所述金属结构可以允许向二极管施加工作电压。这允许二极管与电极接触。所述金属连接器例如可以由钨(W)制成。所述金属连接器例如可以具有插头或棒的形式。所述金属平面例如可以包括铝铜金属电极。所述金属结构例如可以是电极，例如铝铜金属电极。
本发明的二极管或者在本文中说明的任何一个实施例能够有利地用作光电二极管或者其它光电子元件，例如电吸收调制器。
在本发明的另一个方面中，提供了一种光电子元件，该光电子元件包括本发明或其实施例之一的二极管和至少一个附加的光或光电子构件，优选单片集成为集成元件。所述光电子构件优选与所述二极管进行光通信。所述光电子构件例如可以经由波导管与所述二极管进行光通信。所述至少一个附加的光或光电子构件可以是或可以包括光发射器、用于将光耦合到波导管中或从波导管中耦合出来的耦合器、以及光调制器(例如电吸收调制器)中的一个或更多个。
所述二极管可以分别被包含或集成到光子集成电路(PIC)或电子光子集成电路(EPIC)中。这可以提供改进的PIC和EPIC。
在本发明的另一个方面中，提出了一种制造二极管的方法。所述制造二极管的方法包括以下步骤：
-通过按顺序地提供原位掺杂的p型掺杂区和原位掺杂的n型掺杂区，使得本征区在制造二极管时不被掺杂，并且使得本征区在其两个横向端之间的最大横向延伸量等于或低于400纳米，优选等于或低于300纳米，更优选等于或低于200纳米，从而提供在与二极管中的光传播方向横切的方向上横向夹在p型掺杂区与n型掺杂区之间的光敏本征区。所述p型掺杂区由掺杂有第一类型的掺杂剂的第一材料制成，所述n型掺杂区由掺杂有第二类型的掺杂剂的第三材料制成。所述第一材料包括硅或硅锗。所述第三材料包括硅或硅锗。所述本征区由与第一材料和第三材料中的至少一种不同的第二材料制成。所述第二材料包括锗、锗锡或硅锗。
所述方法可以包括以下步骤中的一个或更多个：
-提供布置在本征区之下并至少与本征区直接接触的波导管，
-提供波导管和n型掺杂区，使得波导管在横向方向上延伸到本征区的横向端或超出本征区的横向端，
-提供波导管、p型掺杂区、本征区和n型掺杂区，使得波导管在横向方向上延伸到超过p型掺杂区、本征区和n型掺杂区，
-提供波导管、p型掺杂区、本征区和n型掺杂区，使得波导管在横向上延伸到超过p型掺杂区的横向端至少100纳米，并且在横向上延伸到超过n型掺杂区的横向端至少100纳米，
-提供本征区，使得其具有掺杂浓度小于1016个原子/立方厘米的中心部分，
-提供本征区，使得其与p型掺杂区和n型掺杂区直接接触，
-提供横向夹在p型掺杂区和n型掺杂区之间的本征区，使得p型掺杂区和n型掺杂区仅通过本征区的竖向表面与本征区接触，
-提供本征区和波导管，使得本征区具有平坦的底面，
-对本征区进行结构化，使得其与p型掺杂区和n型掺杂区接触的竖向表面垂直于平坦底面，或者具有凸形或凹形形式，使得本征区具有双凸形或双凹形形式，
-通过干法蚀刻过程对本征区进行结构化，
-通过RIE过程对本征区进行结构化，
-提供横向夹在p型掺杂区与n型掺杂区之间的本征区，使得p型掺杂区和n型掺杂区的材料延伸到由本征区的双凹形形式导致的凹部中，
-提供横向夹在p型掺杂区与n型掺杂区之间的本征区，使得与本征区的一个相应凸形竖向表面接触的p型掺杂区和n型掺杂区的相应表面具有主动接触凹形形式，
-提供p型掺杂区和n型掺杂区中的每一个的相应接触部分，使得它与本征区接触并且还在竖向上延伸到超过本征区的竖向最高点，
-在本征区的顶部提供覆层，该覆层例如由硅或硅锗制成，
-在p型掺杂区和n型掺杂区的每一个的顶面上提供硅化物层，
-在第一水平结构化金属平面内提供金属结构，该金属结构允许向二极管和竖向延伸的金属连接器施加工作电压，使得竖向延伸的金属连接器将硅化物层连接至金属结构。
所述方法还可以包括将本征区设置成其中心部分的掺杂浓度小于本征区的与掺杂区接触的接触部分的掺杂浓度的步骤。
在所述方法的一个实施例中，所述方法包括以下步骤：
-可选地，提供晶片，例如硅晶片，
-可选地，提供BOX层，例如SOI衬底的掩埋氧化物层，例如二氧化硅层，
-可选地，在晶片的顶部提供BOX层，
-可选地，在BOX层的顶部或晶片的顶部提供波导管，
-提供限定二极管区的外延生长窗口，
-在二极管区中提供由第二材料制成的本征区，
-可选地，在本征区的顶部提供覆层，该覆层例如由硅制成，
-在二极管区的一部分的顶部提供掩模，例如硬掩模，例如二氧化硅硬掩模，该掩膜例如布置在本征区的一部分上方，
-可选地，去除部分覆层，例如采用通过RIE进行的干法蚀刻来去除，
-去除二极管区中的一部分本征区，例如采用通过RIE执行的干法蚀刻来去除，
-在二极管区中提供由掺杂有第一类型的掺杂剂的第一材料制成或由掺杂有第二类型的掺杂剂的第三材料制成的原位掺杂区，以提供p型掺杂区和n型掺杂区之一，
-可选地，去除二极管区外部和掩模上方的原位掺杂区的部分，例如通过化学机械抛光(CMP)来去除，例如进一步使用现有技术中已知的停蚀层(例如氮化硅(SiN或Si3N4))进行，
-可选地，在二极管区内部的原位掺杂区的顶部提供绝缘体材料，例如二氧化硅，
-去除掩模的一部分，例如通过光刻和/或干法蚀刻进行，使得掩模的一部分覆盖掩模的去除部分与原位掺杂区之间的本征区部分，以提供横向夹在p型掺杂区与n型掺杂区之间的本征区，
-可选地，去除(例如通过干法蚀刻)掩模的被去除部分的区中的覆层部分，
-去除(例如通过干法蚀刻)掩模的被去除部分的区中的本征区部分，
-在二极管区中提供另一个原位掺杂区，以提供p型掺杂与n型掺杂区中的另一个，所述另一个原位掺杂区由掺杂有第二类型的掺杂剂的第三材料制成，或者由掺杂有第一类型的掺杂剂的第一材料制成，
-可选地，去除二极管区外部和原位掺杂区上方的另一个原位掺杂区部分，
-可选地，在掩模的被去除部分的区中的另一个原位掺杂区的顶部提供绝缘体材料，例如二氧化硅，
-可选地，去除原位掺杂区的顶部的绝缘体材料，
-可选地，在每个原位掺杂区的顶部提供硅化物层，例如金属硅化物层，该金属硅化物层例如由硅化钴或硅化镍制成，
-可选地，使硅化物层与金属结构接触，例如通过在硅化物层与包括金属结构的金属层之间提供金属连接器来进行。
由于所述二极管是使用原位掺杂区制造的，因此确保了在制造二极管时本征区不被掺杂。
所述外延生长窗口可以由绝缘体区限定，该绝缘体区例如由二氧化硅制成。所述外延生长窗口可以设置在波导管上方或晶片上方。
所述本征区可以通过选择性外延来生长。所述本征区例如可以有选择性地在波导管上生长。然后可以在二极管的制造期间对本征区进行结构化。例如，可以去除本征区的部分(例如通过干法蚀刻进行)，以对本征区进行结构化。
可以在整个晶片上生长所述覆层，例如通过差异生长来进行。例如可以通过CMP去除二极管区外部的覆层。
所述原位掺杂区可以通过选择性生长或差异生长来提供。选择性生长允许在二极管区的某些表面上有选择性地提供原位掺杂区，例如在某些表面上有选择性地生长原位掺杂区。选择性生长可能需要在二极管表面添加和去除原位掺杂材料的多个步骤。在使用差异生长来提供原位掺杂区的情况下，为了去除原位掺杂区的部分(例如布置在本征区上的部分)，必须执行一些可选步骤，即，这些可选步骤变成了强制性的。例如，可以执行CMP来去除这些掺杂区。
所述第一类型的掺杂剂包括导致p型掺杂的掺杂剂，使得由掺杂有第一类型的掺杂剂的第一材料制成的原位掺杂区是p型掺杂的。由掺杂有第二类型的掺杂剂的第三材料制成的原位掺杂区是n型掺杂的。所述制造二极管的方法可以首先提供原位p型掺杂区，然后提供原位n型掺杂区，或者相反。
在二极管区内部的原位掺杂区的顶部提供绝缘体材料的步骤可以在去除二极管区外部和掩模上方的原位掺杂区部分的可选步骤之前或之后进行。在原位掺杂区的部分布置在掩模上方的情况下，优选在去除掩模的一部分之前去除这些部分。
在去除二极管区外部的相应原位掺杂区部分之前，在二极管区内部由掺杂有第一类型的掺杂剂的第一材料制成的原位掺杂区的顶部提供的绝缘体材料可以提供在二极管的顶部。这同样适用于在二极管区内部由掺杂有第二类型的掺杂剂的第三材料制成的原位掺杂区的顶部提供的绝缘体材料。在这种情况下，也可以在同一个处理步骤中去除二极管区外部的绝缘体材料。或者，可以在后续处理步骤中去除二极管区外部的绝缘体材料，例如通过CMP进行，例如还使用停蚀层进行。
所述硅化物层可以在自对准过程中形成，例如仅在原位掺杂区上形成。
硅化物层与金属结构的接触例如可以根据现有技术中已知的后道工序(BEOL)接触方案来进行。
在所述方法的另一个实施例中，所述方法包括以下步骤：
-可选地，提供晶片，
-可选地，提供BOX层，
-可选地，在晶片顶部提供BOX层，
-可选地，在BOX层的顶部或晶片的顶部提供波导管，
-提供限定二极管区的外延生长窗口，
-在二极管区中提供由第二材料制成的本征区，
-可选地，在本征区的顶部提供覆层，
-可选地，去除二极管区外部的覆层部分，
-在二极管区的一部分的顶部提供第一掩模，
-可选地，去除一部分覆层，例如通过干法蚀刻进行，
-去除二极管区中的本征区的一部分，例如通过干法蚀刻进行，
-在二极管区的顶部提供由第一类型的绝缘体制成的绝缘体区，使得绝缘体区具有至少两个竖向延伸的接触部分，每个接触部分与本征区的一侧接触，使得本征区在与二极管中的光传播方向横切的方向上被横向夹在由第一类型的绝缘体制成的绝缘体区的竖向延伸的接触部分与两个横向部分之间，每个横向部分都与竖向延伸的接触部分之一连接，并且在横向方向上向远离本征区的方向延伸，
-在由第一类型的绝缘体制成的绝缘体区的顶部提供由第二类型绝缘体制成的绝缘体材料，
-可选地，去除本征区上方的由第一类型的绝缘体制成的绝缘体区和由第二类型绝缘体制成的绝缘体材料的部分、以及由第一类型的绝缘体制成的绝缘体区的与本征区接触的竖向接触部分上方的部分，
-在二极管区上方提供第二掩模，从而在由第一类型的绝缘体制成的绝缘体区的接触部分之一上方提供窗口，
-去除接触部分之一，并且可选地去除连接至由第一类型的绝缘体制成的绝缘体区的接触部分之一的横向部分的一部分，从而形成与本征区接触的第一腔体，
-使用由掺杂有第一类型的掺杂剂的第一材料制成或者由掺杂有第二类型的掺杂剂的第三材料制成的原位掺杂区填充第一腔体，以提供p型掺杂区和n型掺杂区之一，
-可选地，去除二极管区外部和第一掩模上方的原位掺杂区部分，
-在二极管区上方提供第三掩模，从而在由第一类型的绝缘体制成的绝缘体区的另一个接触部分上方提供窗口，
-去除接触部分中的另一个，并且可选地去除连接至由第一类型的绝缘体制成的绝缘体区的接触部分中的另一个的横向部分的一部分，从而形成与本征区接触的第二腔体，
-使用另一个原位掺杂区填充第二腔体，以提供n型掺杂区和p型掺杂区中的另一个，所述另一个原位掺杂区由掺杂有第二类型的掺杂剂的第三材料制成，或者由掺杂有第一类型的掺杂剂的第一材料制成，
-可选地，去除二极管区外部和第一掩模上方的另一个原位掺杂区部分，
-可选地，从原位掺杂区的顶部去除由第二类型的绝缘体制成的绝缘体材料，
-可选地，在每个原位掺杂区的顶部提供硅化物层，
-可选地，使硅化物层与金属结构接触。
所述由第一类型的绝缘体制成的绝缘体区例如可以由氮化硅制成。所述由第二类型的绝缘体制成的绝缘体材料例如可以由二氧化硅制成。
去除接触部分之一并且可选地去除连接至由第一类型的绝缘体制成的绝缘体区的接触部分之一的横向部分的一部分，从而形成与本征区接触的第一腔体的步骤例如可以通过湿法蚀刻进行，所述第一腔体例如可以具有L形的形式或者镜像反转的L形的形式。
去除接触部分中的另一个并且可选地去除连接至由第一类型的绝缘体制成的绝缘体区的接触部分中的另一个的横向部分的一部分，从而形成与本征区接触的第二腔体的步骤例如可以通过湿法蚀刻进行，所述第二腔体例如可以具有L形的形式或者镜像反转的L形的形式。
从原位掺杂区的顶部去除由第二类型的绝缘体制成的绝缘体材料的步骤例如可以通过干法蚀刻或湿法蚀刻来进行。
附图说明
现在将参照附图更详细地说明本发明的二极管和制造二极管的方法的特征和优点，在附图中：
图1以平面图示出了光电二极管形式的二极管的第一实施例的处理阶段；
图2以平面图示出了电吸收调制器形式的二极管的第二实施例的处理阶段；
图3以横截面图示出了二极管的第三实施例；
图4以横截面图示出了二极管的第四实施例；
图5-11以相应的平面图示出了制造图1的光电二极管的方法的实施例中的后续处理阶段；
图12-25以相应的横截面图示出了制造如图3所示的二极管的方法的另一个实施例中的后续处理阶段；
图26以横截面图示出了二极管的第五实施例；
图27示出了二极管的第五实施例的细节的横截面图；
图28示出了在结构上与图3中示意性示出的具有凸形本征区的实施例类似的二极管的电子显微镜横截面图；以及
图29-31示出了从图28所示的二极管和具有类似结构的二极管获得的测量数据；
图32以横截面图示出了二极管的第六实施例；
图33-43以相应的横截面图示出了制造如图43所示的二极管的第七实施例的方法的另一个实施例中的后续处理阶段；
图44-60以相应的横截面图示出了制造如图60所示的二极管的第八实施例的方法的另一个实施例中的后续处理阶段；
图61-66以相应的横截面图示出了制造如图66所示的二极管的第九实施例的方法的另一个实施例中的后续处理阶段；
图67以横截面图示出了二极管的第十实施例；
图68和69示出了从与图28所示的二极管结构相似的二极管获得的测量数据。
具体实施方式
图1示出了PIN光电二极管形式的二极管100的第一实施例的处理阶段。在这个实施例中，硅波导管102布置在由二氧化硅制成的BOX层104的顶部。光在波导管102中沿着光传播方向106传播到二极管区108中。在二极管区108中，光敏本征锗区110在与波导管102中的光传播方向106横切的方向上横向夹在p型掺杂硅区112与n型掺杂硅区114之间。在这个实施例中，附加的二氧化硅绝缘体区116布置在二极管区108外部并围绕二极管区108的波导管102上方，用于形成外延窗口。在这个实施例中，本征区110与p型掺杂区112和n型掺杂区114直接接触，即，在它们之间没有中间区。波导管102布置在p型掺杂区112、本征区110和n型掺杂区114下方并与它们直接接触。在这个实施例中，本征区110未被掺杂，即，二极管100被制造成使得在制造二极管100时本征区110不被掺杂。
在这个实施例中，波导管102在横向方向上延伸到超过本征区110的横向端118和120。在其它实施例中，波导管可以延伸到本征区的横向端。在其它实施例中，波导管甚至可以在横向方向上延伸到超过p型掺杂区、本征区和n型掺杂区，例如，超过p型掺杂区和n型掺杂区的横向端122和124至少100纳米，甚至超过500纳米。
本征区的两个横向端118和120之间的最大横向延伸量(即，其横向宽度)是200纳米。在其它实施例中，本征区可以在其两个横向端之间具有等于或低于400纳米的最大横向延伸量。
在其它实施例中，p型掺杂区可以由掺杂有第一类型的掺杂剂的第一材料制成，而n型掺杂区可以由掺杂有第二类型的掺杂剂的第三材料制成。所述第一材料可以包括硅或硅锗。所述第三材料可以包括硅或硅锗。所述第一材料和所述第三材料可以具有相同或不同的材料成分。所述本征区可以由不同于第一材料和/或第三材料的第二材料制成。所述第二材料可以包括硅、锗锡或硅锗。
图2示出了电吸收调制器形式的二极管200的第二实施例的处理阶段。这个实施例与图1所示的二极管类似，不同之处是它具有附加的输出硅波导管202。在其它实施例中，本征区例如可以由硅锗制成。调整硅和锗之间的比率允许调整带隙，由此可以允许提供针对特定波长的改进的电吸收调制器。在这个实施例中，波导管102用作二极管区108的输入波导管。光信号(例如激光束)例如可以在二极管区108中通过调制激光束的强度来处理，并且处理后的光信号可以经由波导管202输出。
图3示出了另一种PIN光电二极管形式的二极管300的第三实施例。为二极管的这些实施例使用等效附图标记，即，等效特征具有经过调整的百位数的等效附图标记，例如，本征区具有用于第一实施例的附图标记110和用于第三实施例的附图标记310，等等。
二极管300包括布置在二氧化硅BOX层304上的硅波导管302、p型掺杂硅区312、本征锗区310、n型掺杂硅区314、绝缘体区316、硅覆层326、二氧化硅绝缘体层328、二氧化硅绝缘体层330、硅化钴金属硅化物层332、二氧化硅绝缘体层334、钨金属连接器336和铝铜金属电极338。在其它实施例中，例如，波导管可以由硅锗制成，掺杂区可以由硅锗制成，本征区可以由锗锡或硅锗制成，金属硅化物层可以由硅化镍制成，金属连接器可以由不同的材料制成，和/或金属电极可以由不同的材料制成。
在这个实施例中，p型掺杂区312和n型掺杂区314具有类似U的形式。p型掺杂区312和n型掺杂区314是原位掺杂的，即，掺杂区312和314是使用原位掺杂材料产生的。这允许避免掺杂剂的离子注入步骤以及热活化步骤。离子注入步骤可能导致意外地掺杂本征区，由于少数载流子扩散的负面影响，这会降低二极管的速度。热活化步骤可能导致更多的掺杂剂扩散到本征区中。因此，使用原位掺杂区能够降低本征区中的掺杂浓度。因此，使用原位掺杂材料允许在制造二极管时使得本征区在其产生期间不被掺杂。在这个实施例中，本征区没有被掺杂。
在这个实施例中，BOX层304布置在硅晶片(未示出)上。波导管302布置在BOX层304上并嵌入在其中。p型掺杂区312、本征区310和n型掺杂区314布置在波导管302的顶部，并与波导管302直接接触。在这个实施例中，掺杂区312和314的一些部分不与波导管302直接接触。波导管302在横向方向上延伸到超过与波导管302直接接触的p型掺杂区312、本征区310和n型掺杂区314的部分。
绝缘体区316布置在波导管302上方。覆层326布置在本征区310的顶面的顶部。本征区310具有平坦的底面和平坦的顶面。在其它实施例中，所述表面(例如顶面)也可以具有另一种形式，例如弯曲的形式。覆层326布置在本征区310的平坦的顶面的顶部。绝缘层328布置在覆层326的顶部。在这个实施例中，与p型掺杂区312和n型掺杂区314接触的本征区310的竖向表面垂直于平坦的底面。在其它实施例中，它们可以具有凸形或凹形的形式，使得本征区具有双凸形或双凹形的形式。
与本征区310接触的p型掺杂区312和n型掺杂区314中的每一个的相应接触部分313和315在竖向上延伸到超过本征区310的竖向最高点。在这个实施例中，p型掺杂区312和n型掺杂区314的接触部分313和315进一步在竖向上延伸到超过覆层326。本征区310在其横向端318和320之间具有最大横向延伸量，即，300纳米的横向宽度。在其它实施例中，它也可以具有等于或低于400纳米的横向宽度，例如200纳米或100纳米。p型掺杂区312和n型掺杂区314横向延伸至绝缘体层330，终止于它们的横向端322和324。
硅化物层332布置在p型掺杂区312和n型掺杂区314的顶面上。此外，由钨制成的竖向延伸的金属连接器336将硅化物层332连接至布置在第一水平结构化金属平面内的铝铜金属电极338形式的金属结构。这允许向二极管300施加工作电压。使用硅化物层允许改善与竖向延伸的金属连接器的接触。或者，例如，在与竖向延伸的金属连接器连接的掺杂区中，可以提供更高的掺杂浓度。
图4示出了另一种光电二极管形式的二极管400的第四实施例。该光电二极管与二极管300的第三实施例类似。为相同的特征使用相同的附图标记。与二极管300相反的是，BOX层304被示为布置在硅晶片440上。此外，硅波导管402在横向上延伸到超过p型掺杂区412、本征区310和n型掺杂区414。这是掺杂区分别具有L形和镜像反转的L形的结果。此外，另一个结果是，硅化物层412(例如由硅化钴或硅化镍制成)具有相应的L形和镜像反转的L形的形式。在这个实施例中，本征区310具有200纳米的横向宽度。
前述二极管可以通过包括以下步骤的方法来制造：
-提供p型掺杂区，
-提供n型掺杂区，
-提供在与二极管中的光传播方向横切的方向上横向夹在p型掺杂区与n型掺杂区之间的光敏本征区。该本征区在其两个横向端之间具有等于或低于400纳米的最大横向延伸量，并且，在制造二极管时，该本征区不被掺杂。
下面将参照图1和图5-11以及图3和图12-25详细说明如何实现这一点。
图5示出了在其中产生二极管100的区的状态。波导管102设置在BOX层104上。此外，设置在波导管102上方的绝缘层116围成外延窗口117。在外延窗口117中，设有平坦的硅表面用于外延生长锗区110。如图6所示，在外延窗口117中的平坦的硅表面上有选择性地在外延生长锗层111。
在图7中，施加二氧化硅硬掩模142来提供窗口，用于对窗口内部的锗进行结构化。在这个实施例中，使用干法蚀刻(例如RIE)进行结构化。图8示出了窗口内部的锗被局部去除并且干法蚀刻在波导管102的硅表面上停止的状态。
图9示出了使用第一类型的掺杂剂掺杂的原位掺杂硅进行外延沉积，随后通过CMP去除窗口外部的原位掺杂硅，以提供原位p型掺杂区112。所述第一类型的掺杂剂是硼。在其它实施例中，该掺杂剂可以是导致p型掺杂的另一种元素。
在图10中，施加另一个二氧化硅硬掩模144来提供窗口，用于在待产生的本征锗区的另一个横向侧对窗口内部的锗进行结构化，而之前提供的p型掺杂区112受到二氧化硅的保护。也通过干法蚀刻(例如RIE)来进行结构化。图11示出了窗口内部的锗被局部去除并且干蚀刻在波导管102的硅表面上停止的状态。
图1示出了使用第二类型的掺杂剂掺杂的原位掺杂硅进行外延沉积，随后通过CMP去除窗口外部的原位掺杂硅，以提供原位n型掺杂区114。所述第二类型的掺杂剂是磷。在其它实施例中，该掺杂剂可以是导致n型掺杂的另一种元素。这允许提供横向夹在掺杂区112与114之间的本征区110，并且不对本征区110进行掺杂。因此，在制造二极管期间，本征区110没有被掺杂。因此，本征区可以由具有低杂质浓度或掺杂浓度的纯材料制成。
可以进一步加强二极管100的接触，例如如对于图3的二极管300所示，以及在下文中对于图12到25中的二极管300的制造过程所述。
图12示出了在其中制造二极管300的区的状态，该状态与图5所示的状态类似。波导管302布置在BOX层304上并嵌入在其中，外延窗口317由绝缘层316形成。外延窗口317限定二极管区308。
图13示出了在二极管制造过程中在波导管302上有选择性地外延生长本征锗区310之后的阶段。图中示意性地示出了锗区310上侧的端面形成，该端面通常用于在(100)取向的硅上有选择性地生长锗。同样如图13所示，可选地，在本征区310的选择性生长之后，立即有选择性地沉积覆层326。可选地，可以通过CMP去除由绝缘体层316形成的外延窗口317外部的覆层326。
图14示出了在本征区310上施加二氧化硅硬掩模330。硬掩模330覆盖本征区310的一部分，并且留下另一部分未被覆盖。在图15中，通过干法蚀刻346(例如RIE)去除本征区310的未覆盖部分而对本征区310和可选的覆层326进行结构化。这产生本征区310的竖向表面。竖向表面310垂直于本征区310的平坦的底面。在其它实施例中，该竖向表面也可以具有凹形或凸形的形式。
图16示出了将掺杂有第一类型的掺杂剂的原位掺杂的硅外延到在先前处理步骤中获得的结构上，以形成p型掺杂区312。在这个实施例中，原位掺杂的硅掺杂有硼原子，即，第一类型的掺杂剂是硼，而在其它实施例中，它也可以掺杂有提供p型掺杂的另一种原子。可以首先提供n型掺杂区，而不是首先提供p型掺杂区。
随后，如图17所示，沿着线348进行CMP，以去除外延窗口317外部的原位掺杂的硅。在其它实施例中，CMP可以包括使用停蚀层，该停蚀层例如由氮化硅制成。
在图18中，使用由二氧化硅制成的绝缘层334填充p型掺杂区312上方的间隙，并且执行另一个CMP步骤，以去除外延窗口外部的多余二氧化硅。在其它实施例中，可以在去除原位掺杂的硅之前施加二氧化硅，并且，在这种情况下，CMP步骤可以去除硅和二氧化硅。
图19示出了通过光刻和干法蚀刻350在二极管300的另一个横向侧打开硬掩模330，从而移除二氧化硅。这在本征区310上方提供绝缘层328。
图20示出了通过在去除了硬掩模330的区中通过干法蚀刻(例如RIE)去除一部分本征区310来对本征区310进行结构化。干法蚀刻停止在波导管302的表面上。
图21示出了将掺杂有第二类型的掺杂剂的原位掺杂的硅外延到在先前处理步骤中获得的结构上，以形成n型掺杂区314。在这个实施例中，原位掺杂的硅掺杂有磷原子，即，第二类型的掺杂剂是磷。在其它实施例中，它也可以掺杂有提供n型掺杂的另一种原子，例如砷。
随后，如图22所示，沿着线348进行CMP，以去除外延窗口外部的原位掺杂的硅。在其它实施例中，CMP可以包括使用停蚀层，该停蚀层例如由氮化硅制成。这允许提供横向夹在p型掺杂区312与n型掺杂区314之间的本征区310。由于使用原位掺杂的硅来提供掺杂区，因此在制造二极管300时，本征区310不被掺杂。在执行CMP之前，可以用由二氧化硅制成的绝缘层334填充n型掺杂区314上方的间隙，或者可选地可以在之后施加二氧化硅，然后执行另一个CMP步骤，以去除外延窗口外部的多余二氧化硅。
在图23中，通过光刻和干法蚀刻350去除二氧化硅，以制备用于硅化的掺杂区312和314。这是可选的。
图24示出了在p型掺杂区312和n型掺杂区314的顶面上形成硅化物层332。硅化物层332用于保持二极管300的低串联电阻，这对于能够实现的带宽具有有益的效果。
在图25中，硅化物层332与布置在第一水平结构化金属平面内的铝铜金属电极338形式的金属结构接触。钨金属连接器336将硅化物层336与铝铜金属电极338连接，从而可以向二极管300施加工作电压。此外，在金属电极338和位于它们下面的结构之间设有绝缘层334。例如，可以根据现有技术中已知的BEOL接触方案实现接触。
由于未掺杂的本征区与p型掺杂区和n型掺杂区接触并且在与波导管中的光传播方向横切的方向上横向夹在p型掺杂区与n型掺杂区之间，因此这允许提供具有优良特性的二极管。
图26示出了另一种光电二极管形式的二极管500的第五实施例。二极管500与前面说明的二极管类似。二极管500包括布置在二氧化硅BOX层504上的硅波导管502，该二氧化硅BOX层504布置在硅晶片540上。二极管500还包括p型掺杂的硅区512、本征锗区510、n型掺杂的硅区514、硅覆层526以及绝缘层528和530。
在这个实施例中，本征区510具有凹形形式的竖向表面560和570，并且p型掺杂区512和n型掺杂区514的材料延伸到由本征区510的凹形形式引起的凹部562和572中。在其它实施例中，本征区的竖向表面也可以是凸形的，并且与本征区的凸形竖向表面接触的p型掺杂区和n型掺杂区的相应表面可以具有主动接触凹形形式。
此外，在这个实施例中，波导管502在横向方向上延伸到超过p型掺杂区512、本征区510和n型掺杂区514。波导管可以在横向方向上延伸到超过p型掺杂区512的横向端522至少100纳米，例如超过500纳米，并且在横向方向上延伸到超过n型掺杂区514的横向端524至少100纳米，例如超过500纳米。
在这个实施例中，本征区510具有平坦的底面580和平坦的顶面590。
可以在掺杂区的顶部施加金属硅化物层，并且金属连接器可以连接至金属硅化物层，以使它们与金属结构(例如金属电极(未示出))接触。
图27示出了具有接触部分552、中心部分553和接触部分554的二极管500的细节。在这个实施例中，本征区510在其两个横向端518和520之间具有200纳米的最大横向延伸量。在其它实施例中，它也可以具有等于或低于400纳米的最大横向延伸量，例如等于或低于300纳米，或者等于或低于200纳米，例如在200纳米和300纳米之间，或者在100纳米和300纳米之间。
在这个实施例中，中心部分553具有1016个原子/立方厘米的杂质浓度。在其它实施例中，中心部分也可以具有较低的杂质浓度，例如低于1015个原子/立方厘米或低于1014个原子/立方厘米。
本征区510的接触部分552和554是本征区510的与p型掺杂区512和n型掺杂区514直接接触的部分。对于本征区510的200纳米的最大横向延伸量，接触部分552和554可以具有最多70纳米的相应横向延伸量。由于来自p型掺杂区512和n型掺杂区514的掺杂剂扩散，接触部分552和554包括比本征区510的中心部分553更高的掺杂浓度，使得接触部分552和554可以具有比1016个原子/立方厘米更高的掺杂浓度，例如在1016个原子/立方厘米和1018个原子/立方厘米之间的掺杂浓度。在其它实施例中，本征区的接触部分中的掺杂浓度也可以小于1016个原子/立方厘米。
图28示出了具有与图3中示意性地示出的实施例类似的结构的PIN二极管的电子显微横截面图，该二极管具有凹形形式的竖向表面，使得本征区10具有双凹形形式。与图3所示的二极管的实施例类似，二极管Ge-300包括布置在二氧化硅BOX层4上的硅波导管2、p型掺杂硅区12、本征锗区10、n型掺杂硅区14、绝缘体区16、硅覆层26、二氧化硅绝缘体层28、二氧化硅绝缘体层30、硅化钴金属硅化物层32、二氧化硅绝缘体层34、钨金属连接器36和铝铜金属电极38。p型掺杂区12和n型掺杂区14的相应接触部分13与本征区10接触，使得本征区10横向夹在p型掺杂区12与n型掺杂区14之间，以形成PIN二极管。这个实施例中的本征区10在其横向端18和20之间具有300纳米的最大横向延伸量，即，横向宽度为300纳米。虽然掺杂区在金属连接器36后面延伸，但是进一步延伸的部分对二极管Ge-300的功能没有显著贡献。
图29至31示出了对图28所示的二极管结构记录的测量数据，以及对横向宽度为200纳米的二极管Ge-200记录的测量数据。图29示出的带宽明显高于现有技术中的已知二极管的带宽，即，在-3dB、2V反向偏压时远远高于110GHz。图30表明二极管Ge-300的带宽也高得多，即，在-3dB、2V反向偏压时高于110GHz。
图31示出了二极管Ge-200和Ge-300的大于0.3A/W的合理响应度，即，分别在0.3至0.4A/W和0.6至0.65A/W之间。此外，对于二极管Ge-200和Ge-300，在-2V下测量到300-400nA的合理暗电流。
图32以横截面图示出了二极管600的第六实施例。附图标记与用于二极管300的第三实施例的附图标记相当，其中百位数从3xx变为6xx。与二极管300的第三实施例相比，p型掺杂区612具有L形的形式，n型掺杂区具有镜像反转的L形的形式。这种形式是通过在制造二极管时使用由氮化硅制成的模板绝缘体区656来产生的，这将参照图44至60中所示的二极管800的第八实施例进行更详细的说明。
与第八实施例相反的是，第六实施例具有与本征区接触的p型掺杂区和n型掺杂区的接触部分613和615，其竖向高度与设置在本征区618顶部的硅覆层626的竖向最高点一样高。这是通过CMP步骤实现的，在该步骤中，接触部分613和615的竖向延伸部分被去除。
下面参照图33-43、图44-60以及图61-66说明用于制造二极管实施例的方法的另一些实施例。
图33-43以相应的横截面图示出了制造如图43所示的二极管700的第七实施例的方法的另一个实施例中的后续处理阶段。与二极管300的第三实施例及其相应的制造方法相比，主要区别在于提供了较短的波导管，该波导管不横向填充外延窗口。
在图33中，由硅制成的波导管702嵌入在BOX层704上。与二极管的实施例三相比，波导管702不填充由绝缘体区716限定的整个外延窗口717。图34示出了由锗制成的本征区710在波导管702上的选择性外延生长以及由硅制成的可选覆层726的施加。此外，执行CMP以去除外延窗口717外部的覆层部分。图35示出了由二氧化硅制成的硬掩模730的施加。图36示出了去除本征区710的一部分以对其进行结构化。在这个实施例中，使用干法蚀刻，例如RIE。图37示出了在图38中添加绝缘层734之后的原位掺杂区712的差异性外延。在图39中，沿着线748执行CMP。在图40中，使用光刻和干法蚀刻750打开本征区710的另一个横向侧，从而在本征区710上方形成绝缘体区728。图41示出了通过干法蚀刻746(例如RIE)去除本征区710的一部分以对其进行结构化。图42示出了原位掺杂的硅的差异性外延生长以提供n型掺杂区714，增加绝缘层734，随后沿着线748进行CMP，以去除掩模730上方的部分原位掺杂的硅和绝缘层734。
图44-60以相应的横截面图示出了制造如图60所示的二极管800的第八实施例的方法的另一个实施例中的后续处理阶段。
在图44中，示出了用于制造二极管800的处理阶段。SOI晶片设有二氧化硅BOX层804，波导管802设置在该BOX层的顶部。在其它实施例中，可以提供体硅晶片。由二氧化硅制成的绝缘层816提供限定二极管区808的外延生长窗口817。
在图45中，通过在波导管802上的二极管区808中有选择性地外延来生长由第二材料制成的本征区810。可选地，通过在本征区810的顶部差异性地生长来生长由二氧化硅制成的覆层826。
在图46中，通过沿着线848进行CMP去除了二极管区808外部的一部分覆层826。这个步骤是可选的，并且可以仅在差异性地生长覆层826的情况下执行。
在图47中，在二极管区808的一部分的顶部设置第一掩模830。在这个实施例中，形成掩模830时使得绝缘层828布置在本征区810的中心上方，在完成二极管800的制造之后，本征区810将形成二极管800的结构化本征区810。
在图48中，二极管区808中的本征区810部分被去除，以通过经由掩模830进行干法蚀刻846对本征区810进行结构化。可选地，还使用掩模830和干法蚀刻846去除布置在本征区810上方的覆层826部分。
图49示出了由第一类型的绝缘体(例如氮化硅)制成的绝缘体区856在二极管区808的顶部的差异性生长，这使得绝缘体区856具有至少两个竖向延伸的接触部分857和861，每个接触部分与本征区810的一侧接触，从而本征区810在与二极管800或波导管802中的光传播方向横切的方向上被横向夹在绝缘体区856的竖向延伸的接触部分857和861之间。此外，绝缘体区856具有两个横向部分867和871，每个横向部分与竖向延伸的接触部分857和861之一连接，并且在横向方向上向远离本征区810的方向延伸。
在图50中，在绝缘体区856的顶部设置由第二类型的绝缘体(例如二氧化硅)制成的绝缘体材料834，并且沿着线848执行CMP，以去除本征区810上方以及与本征区810接触的绝缘体区856的竖向接触部分857和861上方的绝缘体区856和绝缘体材料834部分。
在图51中，在二极管区808上方设置第二掩模830，该掩膜例如由二氧化硅或光致抗蚀剂制成，从而在绝缘体区856的接触部分857上方设置窗口858。
在图52中，通过湿法蚀刻859去除接触部分857。在这个实施例中，还去除横向部分867的连接至接触部分857的部分。由此形成与本征区810接触的第一腔体882。在其它实施例中，该腔体可以具有不同的形式，例如，通过横向底切来去除或多或少的横向部分材料。
在图53中，第一腔体882填充有由掺杂了第一类型的掺杂剂的第一材料制成的原位掺杂区812，以提供p型掺杂区812。在这个实施例中，进行掺杂有第一类型的掺杂剂(即，硼)的原位掺杂的硅的差异性外延。在其它实施例中，可以首先提供n型掺杂区。此外，也可以进行原位掺杂的硅的选择性外延。
在图54中，通过沿着线848进行CMP来移除二极管区808外部和第一掩模830上方的原位掺杂区812部分。这进一步去除了第二掩模。在其它实施例中，例如，在使用原位掺杂材料的选择性外延来提供掺杂区的情况下，可以不需要执行该步骤。
在图55中，在二极管区808上方设置第三掩模830，例如由二氧化硅制成的硬掩模，从而在绝缘体区856的另一个接触部分861上方设置窗口863。另外，通过湿法蚀刻859去除接触部分861。在这个实施例中，还去除横向部分871的连接至接触部分861的部分。由此形成与本征区810接触的第二腔体884。在其它实施例中，该腔体可以具有不同的形式，例如，通过横向底切来去除或多或少的横向部分材料。
在图56中，第二腔体884填充有由掺杂有第二类型的掺杂剂的第三材料制成的原位掺杂区814，以提供n型掺杂区814。在这个实施例中，第一材料和第三材料具有相同的材料成分。在这个实施例中，进行掺杂有第二类型的掺杂剂(即，磷)的原位掺杂的硅的差异性外延。在其它实施例中，也可以进行原位掺杂的硅的选择性外延。
在图57中，通过沿着线848进行CMP来移除二极管区808外部和第一掩模830上方的原位掺杂区814部分。这进一步去除了第三掩模。
在图58中，通过二氧化硅的干法蚀刻或湿法蚀刻，从原位掺杂区812和814的顶部去除绝缘体材料834，以便为它们的硅化做好准备，所述硅化例如通过自对准硅化进行，也称为盐化作用。通过去除绝缘体材料834，原位掺杂区812和814的硅被暴露，从而可以如图59所示进行硅化，以在掺杂区812和814的相应顶面上提供由硅化钴或硅化镍制成的硅化物层832。如现有技术的BEOL工艺中已知的，可以进行硅化物形成。
图60示出了与铝铜金属电极形式的金属结构838接触的硅化物层832。因此，钨金属连接器836将金属结构838与硅化物层832连接，以允许向二极管800施加工作电压。
图61-66以相应的横截面图示出了制造如图66所示的二极管900的第九实施例的方法的另一个实施例中的后续处理阶段。
该处理阶段与对于二极管300的第三实施例所呈现的处理阶段类似。与二极管300的处理阶段相反，在这个实施例中，原位掺杂区被设置为厚层，即，它们填充在对本征区进行结构化时产生的整个相应凹部，从而不需要在它们的顶部施加另外的绝缘层。
图61示出了在可选的覆层926(例如由二氧化硅制成的)上设置硬掩模930(例如由二氧化硅制成)的处理阶段，该覆层926设置在本征区910上，而本征区910设置在由硅制成的波导管902上。波导管902布置在BOX层904(例如由二氧化硅制成)上并嵌入在其中。外延窗口917由绝缘层916限定，另一个窗口由硬掩模930限定。
图62示出了通过干蚀刻946对本征区910进行结构化，以去除本征区910的一部分。
图63示出了对原位掺杂的硅进行外延生长，以形成p型掺杂区912。与二极管300的处理相反，在此设有更多的原位掺杂的硅，使得由硬掩模930限定的窗口下方的凹部被填充。
在图64中，通过沿着线948进行CMP，以去除多余的原位掺杂的硅。
在图65中，示出了在对n型掺杂区执行了与图63和64中所示类似的过程之后的处理阶段。
图66示出了使用硅化物层932、钨金属连接器936和金属电极938(例如由铝铜制成)实现与二极管900的接触，如对于所述方法的其它实施例所述。
图67以横截面图示出了二极管1000的第十实施例。附图标记与用于二极管300的第三实施例的附图标记相当，其中百位数从3xx变为10xx。此外，为了更好地观察，在图67中未示出在二极管1000中存在的某些特征，例如通过金属连接器和金属硅化物层实现的电接触。
与二极管300的第三实施例相反，在二极管1000中，整个p型掺杂区1012由p型掺杂区1012a和布置在p型掺杂区1012a上方的p型掺杂区1012b形成，从而它们以由不同材料制成的p型掺杂区的材料叠层的形式形成总体p型掺杂区1012。在这个实施例中，p型掺杂区1012a由硅锗制成，p型掺杂区1012b由硅制成。在产生总体p型掺杂区1012时，首先生长硅锗层，随后在硅锗层上生长硅层。或者，可以使用梯度方式生长总体p型掺杂区，例如，从Si0.1Ge0.9开始，以硅结束。在这种情况下，在p型掺杂区的生长期间降低了锗的比例。总体p型掺杂区的硅锗部分例如可以是150纳米厚。在这个实施例中，p型掺杂区1012a和1012b分别由原位掺杂的硅锗和原位掺杂的硅制成，并掺杂有掺杂浓度为1019个原子/立方厘米的硼原子。在其它实施例中，p型掺杂区1012a和1012b可以具有不同的掺杂浓度，例如1019个原子/立方厘米和1020个原子/立方厘米，和/或可以掺杂有不同的掺杂剂。在其它实施例中，总体p型掺杂区可以具有掺杂浓度的梯度，例如，该梯度在总体p型掺杂区的特定厚度之后连续或逐步地变化。例如，与本征区接触的p型掺杂区的第一个50纳米可以具有比随后的50纳米更低的掺杂浓度。这允许相互独立地优化总体p型掺杂区的界面处的掺杂浓度，例如在与本征区的界面处和与金属硅化物层的界面处。
此外，在二极管1000中，总体n型掺杂区1014由布置在n型掺杂区1014a上方的n型掺杂区1014a和n型掺杂区1014b形成，从而它们以由不同材料制成的n型掺杂区的材料叠层的形式形成总体n型掺杂区1012。在这个实施例中，n型掺杂区1014a由硅锗制成，n型掺杂区1014b由硅制成。在其它实施例中，可以使用梯度方式生长总体n型掺杂区，例如，从Si0.1Ge0.9开始，以硅结束。在这种情况下，在n型掺杂区的生长期间降低了锗的比例。总体n型掺杂区的硅锗部分例如可以是150纳米厚。在这个实施例中，n型掺杂区1014a和1014b分别由原位掺杂的硅锗和原位掺杂的硅制成，并掺杂有掺杂浓度为1019个原子/立方厘米的磷原子。在其它实施例中，n型掺杂区1014a和1014b可以具有不同的掺杂浓度和/或可以掺杂不同的掺杂剂，例如磷和砷。在其它实施例中，总体n型掺杂区可以具有掺杂浓度的梯度，例如，该梯度在总体n型掺杂区的特定厚度之后连续或逐步地变化。例如，与本征区接触的n型掺杂区的第一个50纳米可以具有比随后的50纳米更低的掺杂浓度。
图68和69示出了分别从针对图68中的具有平均横向宽度为150纳米的本征区的二极管Ge150_10和图69中的具有平均横向宽度为100纳米的本征区的二极管Ge100_10的外差测量装置获得的测量数据1100和1200，每个测量数据都是在1mA的直流光电流下测得的。Ge100_10和Ge150_10的二极管结构与图28中所示的Ge-300的二极管结构类似，基本上只有相应的平均横向宽度不同。此外，对于二极管Ge100_10和Ge150_10，向每个掺杂区中引入了掺杂剂梯度，以减少掺杂剂向本征区中的向外扩散。具体而言，掺杂浓度从掺杂区的与本征区接触的横向端向其相对端增大，从而在与本征区接触的位置掺杂浓度最低。与现有技术的二极管的微米尺寸相比，具有如此小的平均横向宽度允许提供仅具有数百纳米横向宽度的二极管。二极管Ge150_10和Ge100_10中的每一个的本征区都是双凹形的，具有400纳米的高度和在光传播方向上10微米的长度，以确保在1550纳米波长下的充分吸收。二极管Ge100_10的本征区在其中心具有60纳米的最小横向宽度，在其底部具有140纳米的横向宽度，导致100纳米的平均横向宽度。二极管Ge150_10的本征区在其中心具有110纳米的最小横向宽度和190纳米的横向宽度，导致150纳米的平均横向宽度。测量是在2V反向偏压(即，-2V)下进行的。图68和69示出了以dBm为单位的射频功率1110与以GHz为单位的频率1120的关系。图68示出的带宽明显高于现有技术中的已知二极管的带宽，即，在-3dB、2V反向偏压时为240GHz。图69示出了二极管Ge100_10的带宽甚至更高，即，在-3dB、-2V时为265GHz。
二极管Ge150_10和Ge100_10都具有合理的内部响应度，Ge150_10的内部响应度为0.45A/W，Ge100_10的内部响应度为0.3A/W。此外，对Ge150_10和Ge100_10二极管，在-2V下测得了100-200nA的合理室温暗电流。Ge150_10二极管的内部带宽效率积为86GHz，Ge100_10二极管的内部带宽效率积为63GHz。
总而言之，本发明涉及一种二极管，该二极管包括p型掺杂区、n型掺杂区和光敏本征区，该光敏本征区在与二极管中的光传播方向横切的方向上横向夹在所述p型掺杂区与所述n型掺杂区之间。所述p型掺杂区由掺杂有第一类型的掺杂剂的第一材料制成，所述n型掺杂区由掺杂有第二类型的掺杂剂的第三材料制成。所述第一材料包括硅或硅锗。所述第三材料包括硅或硅锗。所述本征区由与第一材料和第三材料中的至少一种不同的第二材料制成。所述第二材料包括锗、锗锡或硅锗。所述本征区在其两个横向端之间的最大横向延伸量等于或小于400纳米。所述p型掺杂区和所述n型掺杂区是原位掺杂的，从而在制造二极管时所述本征区不被掺杂。

Claims (15)

1.一种二极管(300)，包括：
-p型掺杂区(312)，
-n型掺杂区(314)，以及
-在与二极管(300)中的光传播方向(106)横切的方向上横向夹在p型掺杂区(312)与n型掺杂区(314)之间的光敏本征区(310)，
其中所述p型掺杂区(312)由掺杂有第一类型的掺杂剂的第一材料制成，所述n型掺杂区(314)由掺杂有第二类型的掺杂剂的第三材料制成，所述第一材料包括硅或硅锗，所述第三材料包括硅或硅锗，并且其中所述本征区由与第一材料和第三材料中的至少一种不同的第二材料制成，所述第二材料包括锗、锗锡或硅锗，
其中所述本征区(310)在其两个横向端(318、320)之间的最大横向延伸量等于或低于400纳米，优选等于或低于300纳米，更优选等于或低于200纳米，并且
其中所述p型掺杂区(312)和所述n型掺杂区(314)是原位掺杂的，从而在制造二极管(300)时所述本征区(310)不被掺杂。
2.如权利要求1所述的二极管(300)，包括布置在本征区(310)之下并至少与本征区(310)直接接触的波导管(302)，并且
其中所述波导管(302)在横向方向上延伸到本征区(310)的横向端部(118、120)，或者超出本征区(310)的横向端部(118、120)，或者
其中所述波导管(302)在横向方向上延伸到超过p型掺杂区(312)、本征区(310)和n型掺杂区(314)。
3.如权利要求2所述的二极管(300)，其中所述波导管(302)在横向方向上延伸到超过p型掺杂区(312)的横向端(122)至少100纳米，并且其中所述波导管(302)在横向方向上延伸到超过n型掺杂区(314)的横向端(124)至少100纳米。
4.如权利要求1至3中的至少一项所述的二极管(300)，其中所述p型掺杂区(312)和所述n型掺杂区(314)中的至少一个包括掺杂剂梯度，使得p型掺杂区(312)和n型掺杂区(314)中的至少一个的掺杂浓度在与本征区(310)接触的位置最低，以减少掺杂剂向本征区(310)中的向外扩散。
5.如权利要求1至4中的至少一项所述的二极管(300)，其中所述本征区(310)具有平坦的底面(580)，并且其与p型掺杂区(312)和n型掺杂区(314)接触的竖向表面(560、570)垂直于平坦的底表面(580)或者具有凸形或凹形形式，使得本征区(310)具有双凸形或双凹形形式。
6.如权利要求5所述的二极管，其中所述p型掺杂区(312)和所述n型掺杂区(314)的材料延伸到由本征区(310)的双凹形形式导致的凹部(562、572)中，或者其中与本征区(310)的凸形竖向表面中的相应一个表面接触的p型掺杂区(312)和n型掺杂区(314)的相应表面具有主动接触凹形形式。
7.如权利要求1至6中的至少一项所述的二极管(300)，其中与本征区(310)接触的p型掺杂区(312)和n型掺杂区(314)中的每一个的相应接触部分(313、315)在竖向上延伸到超过本征区(310)的竖向最高点。
8.如权利要求1至7中的至少一项所述的二极管(300)，其中所述二极管(300)包括布置在本征区(310)的顶部的覆层(326)。
9.如权利要求1至8中的至少一项所述的二极管(300)，其中在p型掺杂区(312)和n型掺杂区(314)中的每一个的顶面上布置有硅化物层(332)。
10.如权利要求9所述的二极管(300)，包括竖向延伸的金属连接器(336)，该金属连接器将硅化物层(332)连接至金属结构(338)，该金属结构布置在第一水平结构化金属平面内，并且允许向二极管(300)施加工作电压。
11.光电子元件，包括如权利要求1至10中的至少一项所述的二极管(300)和至少一个附加的光或光电子构件，所述附加的光或光电子构件与二极管(300)光学连通。
12.制造二极管(300)的方法，包括以下步骤：
-通过按顺序地提供原位掺杂的p型掺杂区(312)和原位掺杂的n型掺杂区(314)，使得本征区(310)在制造二极管(300)时不被掺杂，并且使得本征区(310)在其两个横向端(318、320)之间的最大横向延伸量等于或低于400纳米，优选等于或低于300纳米，更优选等于或低于200纳米，从而提供在与二极管(300)中的光传播方向(106)横切的方向上横向夹在p型掺杂区(312)与n型掺杂区(314)之间的光敏本征区(310)，
其中所述p型掺杂区(312)由掺杂有第一类型的掺杂剂的第一材料制成，所述n型掺杂区(314)由掺杂有第二类型的掺杂剂的第三材料制成，所述第一材料包括硅或硅锗，所述第三材料包括硅或硅锗，并且其中所述本征区由与第一材料和第三材料中的至少一种不同的第二材料制成，所述第二材料包括锗、锗锡或硅锗。
13.如权利要求12所述的方法，包括以下步骤中的一个或更多个：
-提供布置在本征区(310)之下并至少与本征区(310)直接接触的波导管(302)，
-提供波导管(302)和n型掺杂区(312)，使得波导管(302)在横向方向上延伸到本征区(310)的横向端(118、120)或者超出本征区(310)的横向端(118、120)，
-提供波导管(302)、p型掺杂区(312)、本征区(310)和n型掺杂区(314)，使得波导管(310)在横向方向上延伸到超过p型掺杂区(312)、本征区(310)和n型掺杂区(314)，
-提供波导管(302)、p型掺杂区(312)、本征区(310)和n型掺杂区(314)，使得波导管(302)在横向方向上延伸到超过p型掺杂区(312)的横向端(122)至少100纳米，并且在横向方向上延伸到超过n型掺杂区(314)的横向端(124)至少100纳米，
-提供本征区(310)，使得其具有掺杂浓度小于1016个原子/立方厘米的中心部分(553)，
-提供本征区(310)，使得其与p型掺杂区(312)和n型掺杂区(314)直接接触，
-提供横向夹在p型掺杂区(312)与n型掺杂区(314)之间的本征区(310)，使得p型掺杂区(312)和n型掺杂区(314)仅通过本征区(310)的竖向表面(560、570)与本征区(310)接触，
-提供p型掺杂区(312)和n型掺杂区(314)中的至少一个，使得p型掺杂区(312)和n型掺杂区(314)中的至少一个包括掺杂剂梯度，使得p型掺杂区(312)和n型掺杂区(314)中的至少一个的掺杂浓度在与本征区(310)接触的位置最低，以减少掺杂剂向本征区(310)中的向外扩散，
-提供本征区(310)和波导管(302)，使得本征区(310)具有平坦的底面(580)，
-对本征区(310)进行结构化，使得其与p型掺杂区(312)和n型掺杂区(314)接触的竖向表面(560、570)垂直于平坦的底面(580)或者具有凸形或凹形形式，使得本征区(310)具有双凸形或双凹形形式，
-通过干法蚀刻工艺对本征区(310)进行结构化，
-通过反应离子蚀刻工艺对本征区(310)进行结构化，
-提供横向夹在p型掺杂区(312)与n型掺杂区(314)之间的本征区(310)，使得p型掺杂区(312)和n型掺杂区(314)的材料延伸到由本征区的双凹形形式导致的凹部中，
-提供横向夹在p型掺杂区(312)与n型掺杂区(314)之间的本征区(310)，使得与本征区(310)的相应一个凸形竖向表面接触的p型掺杂区(312)和n型掺杂区(314)的相应表面具有主动接触凹形形式，
-提供p型掺杂区(312)和n型掺杂区(314)中的每一个的相应接触部分(313，315)，使得其与本征区(310)接触并且进一步竖向延伸到超过本征区(310)的竖向最高点，
-在本征区(310)的顶部提供覆层(326)，
-在p型掺杂区(312)和n型掺杂区(314)中的每一个的顶面上提供硅化物层(332)，
-在第一水平结构化金属平面内提供金属结构(338)，该金属结构(338)允许向二极管(300)和竖向延伸的金属连接器(336)施加工作电压，使得竖向延伸的金属连接器(336)将硅化物层(332)连接至金属结构(338)。
14.如权利要求12或13所述的方法，包括以下步骤：
-可选地提供晶片(440)，
-可选地提供掩埋氧化物层(304)，
-可选地在晶片(440)的顶部提供掩埋氧化物层(304)，
-可选地在掩埋氧化物层(304)的顶部或晶片(440)的顶部提供波导管(302)，
-提供限定二极管区(308)的外延生长窗口(317)，
-在二极管区(308)中提供由第二材料制成的本征区(310)，
-可选地在本征区(310)的顶部提供覆层(326)，
-在二极管区(308)的一部分的顶部提供掩模(330)，
-可选地去除覆层(326)的一部分，
-去除二极管区(308)中的本征区(310)部分，
-在二极管区(308)中提供由掺杂有第一类型的掺杂剂的第一材料制成或者由掺杂有第二类型的掺杂剂的第三材料制成的原位掺杂区(312)，以提供p型掺杂和n型掺杂区(312、314)之一，
-可选地去除二极管区(308)外部和掩模(330)上方的原位掺杂区(312)部分，
-可选地在二极管区(308)内部的原位掺杂区(312)的顶部提供绝缘体材料(334)，
-去除掩模(330)的一部分，使得掩模(328)的一部分覆盖掩模(330)的去除部分与原位掺杂区(312)之间的本征区(310)部分，以提供横向夹在p型掺杂区(312)与n型掺杂区(314)之间的本征区(310)，
-可选地去除掩模(330)的被去除部分的区中的覆层(326)部分，
-去除掩模(330)的被去除部分的区中的本征区(310)部分，
-在二极管区(308)中提供另一个原位掺杂区(314)，以提供p型掺杂区和n型掺杂区(312、314)中的另一个，所述另一个原位掺杂区(314)由掺杂有第二类型的掺杂剂的第三材料制成，或者由掺杂有第一类型的掺杂剂的第一材料制成，
-可选地去除二极管区(308)外部和原位掺杂区(312)上方的另一个原位掺杂区(314)部分，
-可选地在掩模(330)的被去除部分的区中的另一个原位掺杂区(314)的顶部提供绝缘体材料(334)，
-可选地去除原位掺杂区(312、314)顶部的绝缘体材料(334)，
-可选地在原位掺杂区(312、314)中的每一个的顶部提供硅化物层(332)，
-可选地使硅化物层(332)与金属结构(338)接触。
15.如权利要求12或13所述的方法，包括以下步骤：
-可选地提供晶片(440)，
-可选地提供掩埋氧化物层(804)，
-可选地在晶片(440)的顶部提供掩埋氧化物层(804)，
-可选地在掩埋氧化物层(804)的顶部或晶片(440)的顶部提供波导管(802)，
-提供限定二极管区(808)的外延生长窗口(817)，
-在二极管区(810)中提供由第二材料制成的本征区(810)，
-可选地在本征区(810)的顶部提供覆层(826)，
-可选地去除二极管区(808)外部的覆层(826)部分，
-在二极管区(808)的一部分的顶部提供第一掩模(830)，
-可选地去除覆层(826)的一部分，
-去除二极管区(808)中的本征区(810)部分，
-在二极管区(808)的顶部提供由第一类型的绝缘体制成的绝缘体区(856)，使得绝缘体区(856)具有至少两个竖向延伸的接触部分(857、861)，每个接触部分与本征区的一侧接触，使得本征区(810)在与二极管(800)中的光传播方向(106)横切的方向上被横向夹在由第一类型的绝缘体制成的绝缘体区(856)的竖向延伸的接触部分(857、861)与两个横向接触部分(867、871)之间，每个横向接触部分都与竖向延伸的接触部分(857、861)之一连接，并且在横向方向上向远离本征区(810)的方向延伸，
-在由第一类型的绝缘体制成的绝缘体区(856)的顶部提供由第二类型绝缘体制成的绝缘体材料(834)，
-可选地去除本征区(810)上方的由第一类型的绝缘体制成的绝缘体区(856)和由第二类型绝缘体制成的绝缘体材料(834)的部分、以及由第一类型的绝缘体制成的绝缘体区(856)的与本征区(810)接触的竖向接触部分(857、861)上方的部分，
-在二极管区(808)上方提供第二掩模(830)，从而在由第一类型的绝缘体制成的绝缘体区(856)的接触部分(857)之一上方提供窗口(858)，
-去除接触部分(857)之一，并且可选地去除连接至由第一类型的绝缘体制成的绝缘体区(856)的接触部分(857)之一的横向部分(856)的一部分，从而形成与本征区(810)接触的第一腔体(882)，
-使用由掺杂有第一类型的掺杂剂的第一材料制成或者由掺杂有第二类型的掺杂剂的第三材料制成的原位掺杂区(812)填充第一腔体(882)，以提供p型掺杂区和n型掺杂区(812、814)之一，
-可选地去除二极管区(808)外部和第一掩模(830)上方的原位掺杂区(812)部分，
-在二极管区(808)上方提供第三掩模(830)，从而在由第一类型的绝缘体制成的绝缘体区(856)的另一个接触部分(861)上方提供窗口(863)，
-去除接触部分(861)中的另一个，并且可选地去除连接至由第一类型的绝缘体制成的绝缘体区(856)的接触部分(861)中的另一个的横向部分(871)的一部分，从而形成与本征区(810)接触的第二腔体(884)，
-使用另一个原位掺杂区(814)填充第二腔体(884)，以提供n型掺杂和p型掺杂区(812、814)中的另一个，所述另一个原位掺杂区(814)由掺杂有第二类型的掺杂剂的第三材料制成或者由掺杂有第一类型的掺杂剂的第一材料制成，
-可选地去除二极管区(808)外部和第一掩模(830)上方的另一个原位掺杂区(814)部分，
-可选地从原位掺杂区(812、814)的顶部去除由第二类型的绝缘体制成的绝缘体材料(834)，
-可选地在原位掺杂区(812、814)中的每一个的顶部提供硅化物层(832)，
-可选地使硅化物层(832)与金属结构(838)接触。
CN202180069940.4A 2020-08-28 2021-08-27 具有光敏本征区的二极管 Pending CN116349018A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP20193424 2020-08-28
EP20193424.7 2020-08-28
EP20200240.8A EP3961727A3 (en) 2020-08-28 2020-10-06 Diode with light-sensitive intrinsic region
EP20200240.8 2020-10-06
PCT/EP2021/073776 WO2022043513A1 (en) 2020-08-28 2021-08-27 Diode with light-sensitive intrinsic region

Publications (1)

Publication Number Publication Date
CN116349018A true CN116349018A (zh) 2023-06-27

Family

ID=72290951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180069940.4A Pending CN116349018A (zh) 2020-08-28 2021-08-27 具有光敏本征区的二极管

Country Status (3)

Country Link
EP (2) EP3961727A3 (zh)
CN (1) CN116349018A (zh)
WO (1) WO2022043513A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4345918A1 (en) 2022-09-30 2024-04-03 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Photodetector and method for fabricating a photodetector
WO2024068643A1 (en) 2022-09-30 2024-04-04 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Photodetector and method for fabricating a photodetector
CN117096208B (zh) * 2023-10-20 2024-02-09 浙桂(杭州)半导体科技有限责任公司 一种锗硅雪崩光电二极管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451702B1 (en) * 2001-02-16 2002-09-17 International Business Machines Corporation Methods for forming lateral trench optical detectors
JP2012089784A (ja) * 2010-10-22 2012-05-10 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8410566B2 (en) * 2011-07-21 2013-04-02 Kotura, Inc. Application of electrical field power to light-transmitting medium
US8817354B2 (en) * 2012-01-12 2014-08-26 Kotura, Inc. Optical device having reduced optical leakage
US9213137B2 (en) 2013-07-12 2015-12-15 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including photodetectors integrated on waveguides and methods for fabricating the same
US10222677B2 (en) 2014-02-24 2019-03-05 Rockley Photonics Limited Optoelectronic device
DE102015212208A1 (de) 2015-04-24 2016-10-27 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Hochgeschwindigkeits-Germanium-PIN-Fotodiode
CN112534590A (zh) 2018-05-30 2021-03-19 洛克利光子有限公司 光电探测器及其制造方法

Also Published As

Publication number Publication date
WO2022043513A1 (en) 2022-03-03
EP3961727A2 (en) 2022-03-02
EP3961727A3 (en) 2022-05-11
EP4205184A1 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
EP2888619B1 (en) Method and apparatus for reducing signal loss in a photo detector
US7902620B2 (en) Suspended germanium photodetector for silicon waveguide
CN111933742B (zh) 一种雪崩光电探测器及其制备方法
US7151881B2 (en) Impurity-based waveguide detectors
US8938134B2 (en) Hybrid optical modulator for photonic integrated circuit devices
CN116349018A (zh) 具有光敏本征区的二极管
US7075165B2 (en) Embedded waveguide detectors
US11251326B2 (en) Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide
CN110325900B (zh) 波导光电器件
JP2008526003A (ja) ゲルマニウムオンシリコンの光検出器
US20200313021A1 (en) Photodetector
CN113161444B (zh) 半导体器件和形成半导体器件的方法
CN112018211B (zh) 一种雪崩光电探测器及其制备方法
US10690852B2 (en) III-V semiconductor waveguide nanoridge structure
WO2008080428A1 (en) Waveguide photodetector in germanium on silicon
CN111933753A (zh) 一种波导型光电探测器及制造方法
US20210217916A1 (en) Fin-based photodetector structure
CN112186075A (zh) 一种波导型光电探测器及制造方法
EP4345918A1 (en) Photodetector and method for fabricating a photodetector
KR102552526B1 (ko) 게르마늄 광검출기에 대한 인시츄 캡
WO2024068643A1 (en) Photodetector and method for fabricating a photodetector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination