WO2010145522A1 - 存储器数据采样装置及采样控制器 - Google Patents

存储器数据采样装置及采样控制器 Download PDF

Info

Publication number
WO2010145522A1
WO2010145522A1 PCT/CN2010/073895 CN2010073895W WO2010145522A1 WO 2010145522 A1 WO2010145522 A1 WO 2010145522A1 CN 2010073895 W CN2010073895 W CN 2010073895W WO 2010145522 A1 WO2010145522 A1 WO 2010145522A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
internal memory
controller
control
internal
Prior art date
Application number
PCT/CN2010/073895
Other languages
English (en)
French (fr)
Inventor
林川
Original Assignee
北京中星微电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京中星微电子有限公司 filed Critical 北京中星微电子有限公司
Publication of WO2010145522A1 publication Critical patent/WO2010145522A1/zh
Priority to US13/230,783 priority Critical patent/US9070430B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization

Definitions

  • Wood and her tools The wood field is especially about memory armor and the controller.
  • the memory is full of the vertical components of her processor. Its function is to store the program, the original, the same pig and the pig.
  • the memory can also be used to work with her programmers. Therefore, memory usually needs to be large, fast, and highly reliable.
  • the high speed memory is on both the rising and falling edges of the cycle. That is, the memory works in the middle of a period of time. Since it is effective at high frequencies, the memory needs to be very good. The performance will be to the reliability of the memory. High frequency and fast make the memory of the armor.
  • the memory is armored in a synchronous manner.
  • Armored includes controller and memory.
  • the controller contains P E , E O , E O2 and the west register
  • P E O includes C and A
  • P E O by P E O PA.
  • P E O includes C and A
  • a of P E O consists of C of E E O .
  • P E O2 includes 2 C2 and PA 2.
  • Memory includes work C,
  • the memory armor works as follows.
  • the controller inverts C by the PEO's work by A.
  • the C reception of the memory is working.
  • Q. From PE's A to C to register Q_S
  • the OS goes from A 2 of P E 2 to C of C2 to register Q_S. Controller to register S
  • the controller will pass C to C 2 of register _S2 as C to force register Q S
  • the synchronization armor needs to estimate the maximum possible in advance and estimate that the phase register Q1 and the register Q_S2 are not synchronized according to the phase.
  • the temperature of the external temperature or the external register may increase the phase of the register Q1 and the register Q_S2.
  • the phase is greater than the pre-estimated phase register.
  • Q_S2 will not be valid for the Q_S register. This will not reduce the reliability of the memory armor.
  • Wood and the wood to be solved are used to capture high reliability and usage.
  • Controller includes
  • the receiving is not from the memory
  • the memory including the memory, the memory and the internal memory are received by the receiver.
  • the first storage to the internal memory is still stored in the internal memory internal memory.
  • the root and control store the first memory into internal memory.
  • the internal memory is not equal to the other operators and operations. It means that there is new in the internal memory.
  • Controller includes
  • the receiving is not from the memory
  • the memory including the memory, the memory and the internal memory are received to control the storage of the first memory to the internal memory and to the internal memory of the internal memory.
  • the controller and the controller are stored in the internal memory of the internal memory of the memory. Because the memory is in the new state of the internal register,
  • the memory of the memory in the working memory is the same as that of the controller, and the internal memory of the non-phase memory is stored in and
  • phase factors that does not need to be considered for mutual completion and one of the phases of the taxi factor is therefore not as sensitive as the solution.
  • the sensitive solid can be relatively large in temperature or external conditions. 1 foot has a wooden armor
  • the memory cartridge 100 of the first includes a memory 10 and a controller 20.
  • the memory 10 is included in the memory Q 01 and used
  • the controller 20 is included for receiving from the memory Q 01
  • the first 21 is received by the second 22 and the memory 23 of the QS 102.
  • the memory 23 includes a memory 231, a memory 232, and an internal memory 233.
  • the first 21 of the Q 01 controller 20 of the memory is connected.
  • the second 22 of the QS 102 controller 20 of the memory 10 is connected.
  • Control and memory 232 internal memory 233
  • the internal memory and the control and memory 232 are internal to the internal memory 233.
  • R armored 300 R armored 300 channel sync memory RS RA o be a RaeSy cho oya cRa do Acce e oy R
  • R armor 300 includes R 31 and R controller 32
  • R 31 includes C 11, 12 and Q 313.
  • C 11 works on the external R R receiving force R 31 . 12 in R.
  • Q 313 is in R.
  • R controller 32 includes C 321
  • a 0 from the Read eady 325 indicates that there is no new requirement in the R controller 32.
  • the R controller 32 is external.
  • the storage 327 includes
  • the memory 327 can be FFO FFO FF O register.
  • Wc 327a receives the effort from the second.
  • Control w 327b controls another hundred high in the receiving control wood.
  • the sum control of wdaa 327c at the root adds the first memory to the internal memory to increase the operation of the phase.
  • the internal memory is the same as the W 327d in the memory.
  • the internal memory in the wood contains more than enough memory to avoid the lack of memory. c 327e is received.
  • c 327e can work on the operation of the R controller 32. Control c327 to receive control.
  • the operation of the phase will be increased by one.
  • the internal memory e py3 79 is equal to the operator and the operation ⁇ equal to indicate that there is no new 1 in the internal memory and the operation is not equal. Indicates that there is new in the internal memory.
  • Output DQ 13 Second Input P E 23 3 PAD connected.
  • the input of the input unit P E O 323 C 327 is connected to wdaa 327c.
  • the input Wc 327a of the second input P E O2 3 3 C 327 is connected.
  • the internal memory e py 3279 is not separately output Read eady 325 and control input c327 connected output daa3279 : Read aa326 connected.
  • DDR 31 under the action of DDR controller 32 is also provided. Refer to 5, C for the operation of R 31.
  • Input 311 CK waveform representation Double waveform CO A indicates D R controller 32 to D R
  • CO A waveform indicates command multiple waveform ADDRE S indicates R controller 32 to DDR 31 address
  • the waveform of ADDR S indicates the address double waveform.
  • DQ indicates the output of DDR. 312 DQ waveform representation Double waveform Indicates the output of DDR 31 313 DQ waveform representation Double waveform.
  • the input of the memory 327 is used as the input of the load buffer 237, and the same board and the same input and output are extended, so the extension is 1/4 cycle, and the same position of the waveform intermediate period is the same. The establishment of the foot and the maintenance of the requirements.
  • the center external double input C 21 input R controller 32 reverse multiple output P E O 322, R 31 times the input CK311. At work times DR 31
  • each of the pre-input buffers 327 will be stored in the internal memory.
  • the memory stores a new operation that is added to the operation. Since the start operation and the operation are both equal to each other, the operation operator and the operation are not equal.
  • the internal memory e py3 79 will be jumped from 1 to 0 and will be controlled. The memory is reversed so that this control jumps from 0 to 1 and the other control reads the Read aa325 of the R controller 32 newly stored in the Read Aa326 internal register from the Read aa325 to the outside of the R controller 32.
  • the operation of the operation plus the operation of the internal memory e py is completed by 0.
  • the first memory 327 is stored in the internal memory and the R controller 32 is externally stored.
  • the memory of the pre-memory 327 memory and the internal memory of the controller and the internal memory of the non-phase register 327 are stored in and
  • the sensitive solid can be used in the temperature or external conditions.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

存儲器 佯裝 及 控制器 木領域
木及 涉及她理器 木領域 特別足涉及 存儲器 佯裝 及 神采 控制器。 存儲器足她理器的垂 組成部分 其 功能足 她理器 存放 例如存放正在 的程序、 原始 、 中同豬 和 豬 。 存儲器 也可以作力她理器 行程序的 可以配合她理器 外部 各 。 因此 存儲器通常需要 各容 大、 速度快、 可靠性高的特 。
高速存儲器在 周期的上升沿和下降沿 都合 。 即在一介 周期內 存儲器工作西 。 由于在高頻 下 的有效 很 所以存儲器需要 非常 。 的性能將 到 存儲器的可靠性。 高頻的 和快速的 使存儲器的 佯裝 中的 。
1 了一 有的存儲器的 佯裝 。 存儲器的 佯裝 以同步 方式 。 佯裝 包括 控制器和存儲器 。 控制 器包含 P E 、 E O、 E O2和西 寄存器
S
一 、 Q S
一 2。所 P E O包括 C和 A
P E O的 由 P E O的 PA 。 P E O 包括 C 和 A
P E O 的 A 由 P E O 的 C 。 P E O2 包括 2 C2和 PA 2。 P E 2的 A 2 由
P E 2的 C2 。存儲器 包括工作 C 、
Q 以及 QS
存儲器 佯裝 的工作原理如下 。 在 控制器反相 C 由 P E O的 由 A 作力存儲器 的工作 。 存儲器 的 C 接收 工作 。 Q 。 由 P E 的 A 到 由 C 到寄存器 Q_S 同
OS 出的 由 P E 2的 A 2 到 由 C2 到寄存器 Q_S 的 C 。 控 制器 到寄存器 S
一 中的 且在寄存器 Q_S 中保存 一介 周期的有效 。 控制器將 C 到寄存器 _S2 的 C 2 以 C 作力寄存器 Q S
一 2的采
寄存器 S
一 中的 將 同步到寄存器 Q_S2的 。 如此 同步方式的 完成。
由上 工作原理可以看出 存儲器 的 和控制器 / 的 造成寄存器 Q_S 和寄存器 Q_S2的 存在相位 。 因此 同步 佯裝 需要預先估算可能的最大 而 估算出 所 相位 寄存器 Q一 和寄存器 Q_S2的 按照 相位 未 同步 才能 的 。 但足 溫度 化或者外部 可能合加大存儲器 和控制器 / 的 寄存器 Q一 和寄存器 Q_S2的 的相位 也合交大。尚 的相 位 大于預先估算的相位 寄存器 Q_S2將不能 寄存器 Q_S 有效 不能 使得 存儲器 佯裝 的可靠性降低。 內容
木及 所要解決的 木 越足 存儲器 佯裝 及 神采 控制器 地安 存儲器 的 以捉高 的可靠性 和使用率。
了解決上 越 木及 公升了一 存儲器 佯裝 包括存儲 器 和 控制器 存儲器 包括 以及
控制器包括
第一 于接收未自存儲器 的
第二 于接收未自存儲器 的
存器 包括 存器 、 存器 和內部存儲器 所 存器 接收 將 作力 以 將 第一 的 存儲到內部存儲器 尚 存儲 到內部存儲器 存器 內部存儲器 。
的 存器 包括
丐肘 于接收未自第二 的 將
作力
控制 于接收 控制
于根 和 控制 將 第一 的 存儲到內部存儲器。
的 存器汝 包括
汶肘 于接收
控制 于接收 控制
于尚內部存儲器存有新
和 控制 內部存儲器 出所 。
的 包括 操作 在 入內 部存儲器 操作 的 佰加一 汶致掘 包括 操作 尚 內部存儲器 操作 的 佰加一 所迷鍍存器 包括
內部存儲器 于尚 操作 器和 操作 的 佰不相等 出表示內部存儲器中存在新 的
反 作力 控制 及 內部存儲 器 出所 。
木及 了一神采 控制器 于 存儲器
控制器包括
第一 于接收未自存儲器 的
第二 于接收未自存儲器 的
存器 包括 存器 、 存器 和內部存儲器 存器 接收 將 作力 以控 制將 第一 的 存儲到內部存儲器 尚 存儲 到內部存儲器 存器 內部存儲器 。 有 木相比 木及 具有以下
百先 木及 供的一 佯裝 其 控制器 尚 存儲到 存器內部存儲器 存器的 內部存儲器中 。 由于 存器 在內部寄存器存 入新的 的 況下 合 掘井將 及
完成 工作。所以 完成存儲器 工作。 其 工作 中 存器的 存儲器 出的 相夫 和 控制器的 相夫 而 和 互不相夫 存器的內部存儲器存入 和
掘足相互 完成的 不需要考慮 的相位 而 又足 相位 的士 因素之一 因此 工作 上的 不像 方案那 敏感 的 固可以比較大 在溫度 化或 外部 的 況下 同 完成 工作。 1足 有 木的 佯裝 的示意囤
囤2足木及 一中的一 存儲器 佯裝 的示意囤
囤3足木及 中的一 R 佯裝 的示意囤
囤4足木及 中的一 存器的示意囤
囤5足木及 二所 R 在 R控制器作用下的工作 狀況 。
休 方式
木及 的上 目的、 特 和 更加 下面豬合 和 休 方式 木及 一步 的 。
木及 存儲器 佯裝 。 存器將 外部 同步到內部 而 完成 工作。 參照 2 第一 中的存儲器 佯裝 100 包括存儲器 10和 控制器20。 存儲器 10包括 于 存儲器 中 的 Q 01 及用于 的
QS 02。 控制器20包括 于接收未自存儲器 Q 01的
的第一 21 于接收 QS102 出的 的第二 22 及 存器23。 存器23包括 存 器 231、 存器 232和內部存儲器233。 存器
231接收 作力 將 第 一 21的 存儲到內部存儲器233。 尚 存儲到內 部存儲器233 存器 232 內部存儲器233
。
其中 存儲器 的 Q 01 控制器20的第一 21相連。存儲器 10的 QS102 控制器20 的第二 22相連。 控制器20的第一 21和第二
22都連接于 存器 231
木 中 存儲器 10的 Q 01 接 第一 21 到 存器 231 作力 存 器23的 。 存儲器 10的
Q 102 通 第二 22 到 存器 231 作力 以控制 存器 231將 存儲到 存器23的內部存儲器233。 內部存儲器233在有新的 存入
控制 控制 及 存器 232 內部存儲器233
存器的 。 如此 控制器20 了存儲器 10的 順利地完成 工作。
上 的工作 。 在木 中休 在 下 的工作方式中 尚 存器的內部存儲器存入新的
內部存儲器及 控制 及 存器 232 內部存 儲器233中 掘井 。 木 上
及 了 順利地完成了存儲器 的 工作。
參照 3 第二 揭露了一 R 佯裝 300 R 佯裝 300 了 通道同步 存儲器 RS RA o be a RaeSy cho o y a cRa do Acce e oy R
R 佯裝 300包括 R 31和 R控制器32
R 31包括 C 11、 12 及 Q 313。 C 11 于接收 R 外部的 作力 R 31的工作 。 12 于 R 中的 。 Q 313 于 R 的 。
R控制器32包括 C 321、
P E O322、第一 P E 323、第二 P E 2324
Read eady325、 Read aa326及 存器327
C 321接收未自 R控制器外部的
作力 R 控制器 32 的工作 。 其中
P E O 322、 第一 P E O1 323、 第二 P E 2324 豬 。 每一三 豬 包括 C和 A 。
P E O 322 未 R控制器32的工作 。 R
322的 到 由 A 。第一 P E 323 于接收未自 12的 。 由第一
P E O1323的 A 。第二 P E 2324 于接收未 自 313的 。 由第二
P E 2324的 A 。 Read eady 325 于 。 尚 Read eady 325 出的
1 表示 R控制器32中存在新 需要 尚
Read eady 325 出的 0 表示 R控制器32 中不存在新 需要 。 Read aa326 于將 的
R控制器32外部。 存器327包括
、 和 內部存儲器 囤 。
其中 存器327可以 FFO FFO F F O 存器。
包括 wc 327a、 控制
w 327b、 wdaa327 、 內部存儲器 同 w 1 327d、 c 327e及 控制 c327 。
wc 327a 于接收未自第二 的 作力 。 控制 w 327b 于接收 控制 木 中 控制 另一百 高。 wdaa 327c 于根 的 和 控 制 將 第一 的 存儲到內部存儲器 將相 的 操作 的 佰加一。 內部存儲器 同 W 327d 于 存儲器 同 。 木 中內部存儲器包含多 避免了 存儲器 同 不足的 況。 c 327e 于接收 。
c 327e可以將 R控制器32的工作 作力 。 控制 c327 于接收 控制 。
包括 daa 3 79及內部存儲器 e py327h。 daa3279 于尚內部存儲器存有新的 和 控制 內部存儲器 取所
將 將相 的 操作 的 佰加一。 內部存儲 器 e py3 79 于尚 操作 器和 操作 的 佰 相等 出表示內部存儲器中不存在新 的 1 尚 操作 器和 操作 的 佰不相等 出表示內部存儲器中存在新
的 0。 木 中 內部存儲器 e py3279 出的 反 到 控制 c327 作力 控制 。
存器 327 神成熟的 。 同 參照 4 wc 足 wdaa足 w 足 控制 入 口 w 1足內部存儲器 同 c 足 c足 控制 daa足 e py足內部存儲器
分別 3中相 的 w 足wc 下的 _ 足 c 下的 。
其中 C 321 一介 非 P E O322的 相迎。 輸出 P E O 322 PAD DDR 31 的1 C 3 。 DDR ． DQ 3 2 第一輸入單元P O 323 PA 相連。 DDR 31的
輸出 DQ 13 第二輸入 P E 23 3 PAD相連。 輸 入單元 P E O 323 C 327 的 輸入 wdaa 327c相連。 第二輸入 P E O2 3 3 C 存器 327 的 輸入 Wc 327a 相連。 內部存儲器 e py 3279 介 非 分別 輸出 Read eady 325及 控 制輸入 c327 相連 輸出 daa3279 : Read aa326相連。
下而通 DDR 31在DDR控制器32作用下的 工作狀況。 參照 5， C 表示 R 31的工作 倍 輸入 311 CK 的波形表示 倍 波形 CO A 表示D R控制器32向D R
3 命令的 ， CO A 波形表示命令倍 波形 ADDRE S表示 R控制器 32 向 DDR 31 地址的
ADDR S 的波形表示地址倍 波形 DQ表示DDR 的來 輸 出 312 DQ 的波形表示 倍 波形 表示DDR 31 的 輸出 313 DQ 的波形表示 倍 波形。
在T D R控制器32向 R 31 命令和 的地 址 由于倍 路板和輸入輸出 都合存在 同上的延退
周期 那 在T 左右 DDR 31輸出 的
和 倍 工作中將 倍 延退 1/4 周期作力
存器327的 ， 就作力 存器237的輸入 ， 倍 和 倍 相同的 路板延退和相同的輸入輸出 延退 所以 倍 延退 1/4 周期 正好 波形中 介 周期的中同位置 如此， 大限度 足教 的建立和保持 阿要求。
本 中 外部 倍 倍 輸入 C 21輸入 R 控制器32 反 倍 輸出 P E O 322， R 31的 倍 輸入 CK311。 在工作 倍 DR 31
正 (細則 9 ) 的 和 分別 第一 P E 1 323和第二 P E 2324 到 wdaa327c 作力 先入先 存器 327的 和 木 中 先入先 存器327的 控制 w 327b 的 另 一百力有效 而 只足在 R 31 有效 和
一起 R控制器 32 因此每一介 未 先入先 存器 327都合將 存儲到內部存儲器中。 存儲器中存入新的 將 操作 的 佰加一 由于起始 操作和 操作都 西 的 佰相等 行一 操作 操作 器和 操作 的 佰不相等 內部存儲器 e py3 79 出的 將 由 1跳到 0 又 控制 足將存儲器 反 得到 所以 此 控制 由 0跳到 1 將 另一起控制 Read aa326 內部寄存器中 新存入的 將 R 控制器32的 Read aa325 由 Read aa325 將 的 到 R控制器32的外部 此 中 操作也 了一 將 操作 的 佰加一 操作 操作 的 佰 得相等 內部存儲器 e py 由 0 完整地 了一 之 將 上 完成 工作。
上 工作 中 先入先 存器 327 其內部存儲 器中存入新的 合及 及將 R控制 器32外部。 先入先 存器327的 存儲器 出的 相夫 和 控制器的 相夫 和 互不相夫 存器 327的內部存儲器 存入 和
掘足相互 完成的 不需要考慮 的相位 而 又足 相位 的士 因素之一 因此 工作 上的 不像 方案那 敏感 的 固可以比較大 在溫度 化或外 部 的 況下 同 及 完成 工作。 木 中的各 的方式
的都足 其他 的不同之她 各 例之同相同相似的部分互相 即可。
以上 木及 供的一 存儲器 佯裝 及 神采 控制器 了 鉛 木文中 了 休 木及 的原理及安 方式 了 以上 的 只足 于 助理解木及 的方法及其核心思想 同 于木領域的一般技木人 依 木及 的思想 在 休 方式及 固上 合有 之她 上 木 內容不 理解力 木及 的限制。

Claims

要 求
1、 存儲器 佯裝 包括存儲器 和 控制器 存儲 器 包括 以及 其特 在于 控 制器包括
第一 于接收未自存儲器 的 的
第二 于接收未自存儲器 的 的 存器 包括 存器 、 存器 和內部存儲器 所 存器 接收 將 作力 以控 制將 第一 的 存儲到內部存儲器 尚 存儲 到內部存儲器 存器 內部存儲器 。
2、 要求1 的裝 其特 在于 內部存儲器在有新的 存入 出一控制 控制 及 存器 內部存儲器 。
3、 要求1 的裝 其特 在于 存器 包括 丐肘 于接收未自第二 的 將
作力
控制 于接收 控制
于根 和 控制 將 第一 的 存儲到內部存儲器。
4、 要求3 的裝 其特 在于 存器 包括 汶肘 于接收
控制 于接收 控制
于尚內部存儲器存有新
和 控制 內部存儲器 出所 。
5、 要求4 的裝 其特 在于 包括 操作 在 入內部存儲器 操作 的 佰加一 汶致掘 包括 操作 尚 內部存儲器 操作 的 佰加一
所迷鍍存器 包括
內部存儲器 于尚 操作 器和 操作 的 佰不相等 出表示內部存儲器中存在新 的
反 作力 控制 及 內部存儲 器 出所 。
6、 要求4 的裝 其特 在于 控制器 包括 接收外部 外部 作力 控制器的工作 。
7、 要求6 的裝 其特 在于 將 控制器的工作 作力汝 。
8、 要求3 的裝 其特 在于 控制 另一百保持 高 。
9、 要求1至8任一所 的裝 其特 在于 內部存儲器 包括多 。
10、 要求 1 的裝 其特 在于 存器 先 先 存器。
11、 神采 控制器 于 存儲器 其特 在于 控制器包括
第一 于接收未自存儲器 的
第二 于接收未自存儲器 的
存器 包括 存器 、 存器 和內部存儲器 存器 接收 將 作力 以控 制將 第一 的 存儲到內部存儲器 尚 存儲 到內部存儲器 存器 內部存儲器 。
12、 要求11 的 控制器 其特 在于 存器 包括
丐肘 于接收未自第二 的 將
作力 控制 于接收 控制
于根 和 控制 將 第一 的 存儲到內部存儲器。
13、 要求12 的 控制器 其特 在于 存器 包括
汶肘 于接收
控制 于接收 控制
于尚內部存儲器存有新
和 控制 內部存儲器 出所 。
14、 要求13 的 控制器 其特 在于
包括 操作 在 入內部存儲器 操作 的 佰加一 汶致掘 包括 操作 尚 內部 存儲器 操作 的 佰加一
所迷鍍存器 包括
內部存儲器 于尚 操作 器和 操作 的 佰不相等 出表示內部存儲器中存在新 的
反 作力 控制 及 內部存儲 器 出所 。
15、 要求13 的 控制器 其特 在于 控制器 包括 接收外部 外 部 作力 控制器的工作 。
16、 要求15 的 控制器 其特 在于
將 控制器的工作 作力 。
17、 要求 11至 16任一所 的 控制器 其特 在于 內部存儲器包括多 。
18、 要求11 的 控制器 其特 在于
存器 先 先 存器。
PCT/CN2010/073895 2009-06-19 2010-06-12 存储器数据采样装置及采样控制器 WO2010145522A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/230,783 US9070430B2 (en) 2009-06-19 2011-09-12 Data sampling devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200910087727.7 2009-06-19
CN2009100877277A CN101692346B (zh) 2009-06-19 2009-06-19 一种存储器数据采样装置及一种采样控制器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/230,783 Continuation US9070430B2 (en) 2009-06-19 2011-09-12 Data sampling devices

Publications (1)

Publication Number Publication Date
WO2010145522A1 true WO2010145522A1 (zh) 2010-12-23

Family

ID=42081026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/073895 WO2010145522A1 (zh) 2009-06-19 2010-06-12 存储器数据采样装置及采样控制器

Country Status (3)

Country Link
US (1) US9070430B2 (zh)
CN (1) CN101692346B (zh)
WO (1) WO2010145522A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692346B (zh) * 2009-06-19 2013-06-26 无锡中星微电子有限公司 一种存储器数据采样装置及一种采样控制器
CN103064809B (zh) * 2012-12-20 2016-06-08 华为技术有限公司 源同步双倍数据速率接口的采样装置及其采样方法
CN104794080B (zh) * 2014-01-20 2017-11-10 上海光维通信技术股份有限公司 基于源同步系统的数据采集系统
CN104978321B (zh) * 2014-04-02 2018-12-04 阿里巴巴集团控股有限公司 构造数据队列的方法、装置及从其插入和消费对象的方法
CN104267925B (zh) * 2014-09-23 2018-05-22 无锡华大国奇科技有限公司 弹性先进先出存储器及存储方法
CN106708167B (zh) * 2015-11-13 2019-11-29 北京兆易创新科技股份有限公司 一种调整时钟的方法及控制器
CN109155798B (zh) * 2016-05-27 2020-08-25 华为技术有限公司 一种异步fifo电路及时延确定方法
CN108038068B (zh) * 2017-11-16 2020-12-18 灿芯创智微电子技术（北京）有限公司 一种基于ddr读数据同步方法及系统
CN107898457B (zh) * 2017-12-05 2020-09-22 江苏易格生物科技有限公司 一种团体无线脑电采集装置间时钟同步的方法
CN115602219A (zh) * 2021-07-07 2023-01-13 长鑫存储技术有限公司（Cn） 一种输入采样方法、电路、存储器和电子设备
CN114489476B (zh) * 2021-12-16 2024-04-19 深圳市德明利技术股份有限公司 一种基于fpga的闪存数据采集装置和采集方法
CN116386685B (zh) * 2023-03-29 2024-05-28 浙江力积存储科技有限公司 半导体器件及其校准方法、装置、存储介质和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227953A (zh) * 1998-02-04 1999-09-08 松下电器产业株式会社 存储器控制装置和存储器控制方法以及存储程序的媒体
WO2008000059A1 (en) * 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Synchronous memory read data capture
WO2008130703A2 (en) * 2007-04-19 2008-10-30 Rambus, Inc. Clock synchronization in a memory system
CN101692346A (zh) * 2009-06-19 2010-04-07 北京中星微电子有限公司 一种存储器数据采样装置及一种采样控制器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645301B (zh) * 2009-05-27 2013-06-12 无锡中星微电子有限公司 一种用于读数据采样的温度自适应调整方法及装置
TWI460728B (zh) * 2010-12-29 2014-11-11 Silicon Motion Inc 記憶體控制器、記憶裝置以及判斷記憶裝置之型式的方法
US8355294B2 (en) * 2011-03-18 2013-01-15 Freescale Semiconductor, Inc Synchronous data processing system for reliable transfer of data irrespective of propagation delays and process, voltage and temperature (PVT) variations
JP2012203515A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置
US9123404B2 (en) * 2012-01-10 2015-09-01 Texas Instruments Incorporated Self clocking for data extraction
JP5845934B2 (ja) * 2012-01-30 2016-01-20 株式会社Ｊｖｃケンウッド 非同期サンプリング周波数変換装置、変換方法、及び、プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227953A (zh) * 1998-02-04 1999-09-08 松下电器产业株式会社 存储器控制装置和存储器控制方法以及存储程序的媒体
WO2008000059A1 (en) * 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Synchronous memory read data capture
WO2008130703A2 (en) * 2007-04-19 2008-10-30 Rambus, Inc. Clock synchronization in a memory system
CN101692346A (zh) * 2009-06-19 2010-04-07 北京中星微电子有限公司 一种存储器数据采样装置及一种采样控制器

Also Published As

Publication number Publication date
US20120327736A1 (en) 2012-12-27
CN101692346B (zh) 2013-06-26
CN101692346A (zh) 2010-04-07
US9070430B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
WO2010145522A1 (zh) 存储器数据采样装置及采样控制器
KR102289930B1 (ko) 직렬 통신을 위한 슬레이브 디바이스 및 방법
WO2015043456A1 (zh) 高压直流输电换流阀控制设备及其录波监测系统
TW200733655A (en) Data bus interface with interruptible clock
NO20073746L (no) Konfigurerbart filter og mottaker som innarbeider det samme
JP2016524422A5 (zh)
RU2010142177A (ru) Электронное устройство, способ для управления им и носитель для записи
TW201702893A (zh) 內建旁路架構的usb控制電路
EP2587486A3 (en) Time division multiplexed multiport memory
TW200713330A (en) Delay locked loop circuit
CN103092257B (zh) 一种自适应触发同步控制装置
KR101113188B1 (ko) 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법
CN103425614B (zh) 用于单片机系统的同步串行数据发送装置及其方法
CN102012877B (zh) 利用cpld扩展嵌入式处理器的gpio的嵌入式程控交换机
CN101917069B (zh) 多功能时序电源控制器
CN109782723B (zh) 一种面向非特定ad的可配置多功能控制系统及方法
CN201444394U (zh) 可修改配置参数的ddr2控制器
CN201017029Y (zh) 基于gps的动态信号同步采集装置
CN104570838A (zh) 多路触发延时的异步外触发装置及方法
CN108566652B (zh) 面向工业干扰环境下的WiFi性能改进系统及其改进方法
CN105610532B (zh) 信号的传输处理方法及装置、设备
JP5501900B2 (ja) サンプリング機能付きセンサデバイス及びそれを用いたセンサデータ処理システム
US20140189178A1 (en) Single wire serial interface master module and method thereof for sampling data information
CN103066895A (zh) 矿用防爆软起动同步无缝切换技术
JPH11205293A (ja) 内部クロック同期化方法および内部クロック同期化回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10788918

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10788918

Country of ref document: EP

Kind code of ref document: A1