WO2010139216A1 - 实现在扩展处理器和交换芯片之间传输报文的方法和系统 - Google Patents

实现在扩展处理器和交换芯片之间传输报文的方法和系统 Download PDF

Info

Publication number
WO2010139216A1
WO2010139216A1 PCT/CN2010/072207 CN2010072207W WO2010139216A1 WO 2010139216 A1 WO2010139216 A1 WO 2010139216A1 CN 2010072207 W CN2010072207 W CN 2010072207W WO 2010139216 A1 WO2010139216 A1 WO 2010139216A1
Authority
WO
WIPO (PCT)
Prior art keywords
packet
switch chip
destination mac
message
chip
Prior art date
Application number
PCT/CN2010/072207
Other languages
English (en)
French (fr)
Inventor
潘庭山
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to EP10782920.2A priority Critical patent/EP2439889B1/en
Priority to AU2010256230A priority patent/AU2010256230B2/en
Priority to RU2011149882/08A priority patent/RU2510142C2/ru
Priority to US13/375,266 priority patent/US8576849B2/en
Publication of WO2010139216A1 publication Critical patent/WO2010139216A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/50—Routing or path finding of packets in data switching networks using label swapping, e.g. multi-protocol label switch [MPLS]

Definitions

  • the present invention relates to the field of communications technologies, and in particular, to a method and system for implementing transmission of messages between an extension processor and a switching chip. Background technique
  • the physical port connected to the CPU on the switch chip is usually a special port of the switch chip.
  • the packet carries the source physical port information.
  • the destination port of the switch chip can be specified, so that the CPU can be configured. Normally send and receive packets.
  • the switch chip cannot transmit the source physical port information when the extended processor receives the packet; the switch chip cannot specify the physics of the message when the extended processor sends the packet. port. This results in the inability to transfer messages between the extended processor and the switch chip. Summary of the invention
  • the technical problem to be solved by the present invention is to provide a method and system for transmitting messages between an extension processor and a switch chip, so as to implement transmission of messages between the extension processor and the switch chip.
  • the technical solution of the present invention is implemented as follows: A method for transmitting a message between an extension processor and a switch chip, the method comprising:
  • the switching chip sends the first packet to the extension processor, and the first destination message is sent to the extension processor, where the first destination MAC address is sent to the extension processor.
  • the switching chip corresponding to the MAC is configured to receive a service physical port of the first packet;
  • the extension processor parses the first destination MAC, and learns that the first packet is from the physical port of the service.
  • the method further includes:
  • the extension processor adds related information to a second packet for sending to the switch chip, and sends the second packet to the switch chip; the related information includes a second destination MAC and a multi-protocol Label Switching (MPLS) tunnel label.
  • MPLS multi-protocol Label Switching
  • the method further includes:
  • the switching chip determines an egress port of the second packet according to the second destination MAC and the MPLS tunnel label.
  • Determining, by the switch chip, the egress port of the second packet according to the second destination MAC and the MPLS tunnel label includes:
  • the switching chip determines, according to the second destination MAC, that the second packet needs to perform MPLS processing
  • the switching chip performs tunnel termination on the second packet according to the label value of the MPLS tunnel label, and learns an egress port corresponding to the label value.
  • the method for tunnel termination of the second packet by the switch chip is:
  • the switch chip removes the related information of the second packet.
  • a system for transmitting messages between an extended processor and a switch chip including a switch core a slice and an extension processor, the switch chip comprising a service physical port for receiving a first message processed by the extension processor, where:
  • the switching chip is configured to: after modifying the destination MAC address of the first packet to be the first destination MAC address of the service physical port, send the modified first packet to the extension processor; And configured to parse the first destination MAC, and learn that the first packet is from the service physical port.
  • the extension processor is further configured to add related information to a second packet for sending to the switch chip, and send the second packet to the switch chip; the related information includes a second purpose MAC and multi-protocol label switching MPLS tunnel labels.
  • the switch chip is further configured to determine an egress port of the second packet according to the second destination MAC and the MPLS tunnel label.
  • the number of the switch chip and the extension processor is one, respectively.
  • the system is set up in the switch device.
  • the switch chip of the present invention can modify the destination MAC of the packet to be sent to the extended processor to be the destination MAC of the port corresponding to the switch chip receiving the packet, so that the extended processor can know the source of the packet. .
  • the invention enables the transmission of messages between the extension processor and the switch chip.
  • FIG. 1 is a block diagram of a system connection for implementing an extended processor transceiver packet according to a preferred embodiment of the present invention
  • FIG. 2 is a specific flowchart of a method for implementing an extended processor transceiver packet according to a preferred embodiment of the present invention. detailed description
  • a system for transmitting messages between chips comprising at least one switch chip and at least one extended processor, the switch chip comprising a physical port 32 and a service physical port 1-20 for connecting the extended processor.
  • the switching chip is configured to send the message to the extension processor after receiving the destination MAC of the packet, and receive the packet from the extension processor according to the received packet.
  • the destination MAC and MPLS tunnel labels determine the outgoing port of the packet.
  • the extension processor is configured to parse the destination MAC address of the packet from the switch chip to learn the physical port of the service from which the packet is sent, and send the packet to the switch chip after adding the related information to the packet for sending to the switch chip, where relevant
  • the information includes the destination MAC and MPLS tunnel label of the message.
  • the switch chip receives the packet sent from the physical port 3 of the service for sending to the extended processor, and then the destination MAC of the modified message is 00.00.00.00.00.03 and then sent to the extended processor through the physical port 32.
  • the destination MAC address is 00.00.00.00.00.03 corresponding to the physical port 3 of the service.
  • the packet used for sending to the extension processor is a packet of Ethernet type 0xfe47.
  • the extended processor parses the destination MAC address of the packet to be 00.00.00.00.00.03, so that the packet is sent from the physical port 3 of the switch chip, and is sent in the packet to be sent.
  • the related information is added to the switch, and the related information includes the destination MAC (01.02.03.04.05.06) and the MPLS label (the label value is set to 1048558). Then, the packet with the added information is sent to the switch chip through the physical port 32.
  • the switch chip After receiving the packet that is received from the physical port 32, the switch chip performs MPLS processing on the packet according to the destination MAC address of the packet (01.02.03.04.05.06), and according to the label value of the MPLS label of the packet, 1048558.
  • the packet is terminated by the tunnel (the tunnel termination refers to the extension processor removing the added information and restoring the original packet), and the label value of the MPLS label according to the packet is 1048558.
  • the packet is sent from the physical port 3 of the service.
  • the tunnel is terminated.
  • the egress port corresponding to the MPLS label value is the physical port 1 to 20, for example, the label value is 1048556.
  • the outgoing port of the packet is the physical port 1 of the service; if the label value is 1048557, the outgoing port of the packet is the physical port 2 of the service.
  • the switching chip of the present invention modifies the destination MAC of the packet to be sent to the extension processor to the destination MAC of the port corresponding to the switch chip receiving the packet, so that the extension processor can know the source of the packet.
  • the method and system of the present invention enable the transmission of messages between the extension processor and the switching chip.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)

Description

实现在扩展处理器和交换芯片之间传输报文的方法和系统 技术领域
本发明涉及通信技术领域， 尤其涉及一种实现在扩展处理器和交换芯 片之间传输报文的方法和系统。 背景技术
在比较高端的交换机设备中， 需要处理的协议报文种类比较多， 如果 将这些报文都通过 CPU处理， 那么需要选用处理能力更强的 CPU。 但是， 这不可避免地需要增加成本， 也会降低产品地竟争力； 而且， 对于有些时 间比较敏感的协议报文， 即使选用处理能力更强的 CPU也很难满足要求。 在这种情况下， 一般需要通过在交换芯片外接一个扩展处理器芯片来辅助 完成特定的协议报文的处理。
交换机芯片上与 CPU相连的物理端口一般是交换芯片特殊的端口， 当 CPU收包时， 报文会携带源物理端口信息； 当 CPU发包时， 可以指定交换 芯片的目的端口， 从而可以进行 CPU的正常收发包。 但是， 交换芯片与扩 展处理器相连的端口如果是普通的物理端口， 扩展处理器收包时交换芯片 无法令报文携带源物理端口信息； 扩展处理器发包时交换芯片则无法指定 报文目的物理端口。 这导致在扩展处理器和交换芯片之间传输报文的操作 无法实现。 发明内容
本发明所要解决的技术问题是提供一种能实现在扩展处理器和交换芯 片之间传输报文的方法和系统， 以实现在扩展处理器和交换芯片之间传输 报文。 为了达到上述发明目的， 本发明的技术方案是这样实现的： 一种实现在扩展处理器和交换芯片之间传输报文的方法， 所述方法包 括：
交换芯片将接收到的用于发送给扩展处理器的第一报文的目的 MAC, 修改为第一目的 MAC后发送所述第一报文给所述扩展处理器， 其中， 所述 第一目的 MAC对应的所述交换芯片用于接收所述第一报文的业务物理端 口；
所述扩展处理器解析所述第一目的 MAC, 获知所述第一报文来自所述 业务物理端口。
所述方法进一步包括：
所述扩展处理器添加相关信息到用于发送给所述交换芯片的第二报文 中， 并发送所述第二报文给所述交换芯片； 所述相关信息包括第二目的 MAC及多协议标签交换 (MPLS)隧道标签。
所述方法进一步包括：
所述交换芯片根据所述第二目的 MAC及所述 MPLS隧道标签确定所 述第二 4艮文的出端口。
所述交换芯片根据所述第二目的 MAC及所述 MPLS隧道标签确定所 述第二报文的出端口具体包括：
所述交换芯片根据所述第二目的 MAC , 确定所述第二报文需进行 MPLS处理；
所述交换芯片根据 MPLS隧道标签的标签值， 对所述第二报文进行隧 道终结， 并获知对应所述标签值的出端口。
所述交换芯片对所述第二报文进行隧道终结的方法为：
所述交换芯片除去所述第二报文的所述相关信息。
一种实现在扩展处理器和交换芯片之间传输报文的系统， 包括交换芯 片和扩展处理器， 所述交换芯片包括用于接收所述扩展处理器处理的第一 艮文的业务物理端口， 其中：
所述交换芯片 ,用于修改所述第一报文的目的 MAC为对应所述业务物 理端口的第一目的 MAC后， 发送完成修改的第一报文给所述扩展处理器； 所述扩展处理器， 用于解析所述第一目的 MAC, 获知所述第一报文来 自所述业务物理端口。
所述扩展处理器， 还用于添加相关信息到用于发送给所述交换芯片的 第二报文中， 并发送所述第二报文给所述交换芯片； 所述相关信息包括第 二目的 MAC及多协议标签交换 MPLS隧道标签。
所述交换芯片， 还用于根据所述第二目的 MAC及所述 MPLS隧道标 签确定所述第二报文的出端口。
所述交换芯片以及所述扩展处理器的数目分别为一个。
该系统设置于交换机设备中。
相比现有技术， 本发明的交换芯片能够修改要发送给扩展处理器的报 文的目的 MAC为对应交换芯片接收该报文的端口的目的 MAC, 这样扩展 处理器就能获知报文的来源。 本发明能实现在扩展处理器和交换芯片之间 传输报文。 附图说明
图 1是本发明较佳实施例实现扩展处理器收发包的系统连接框图； 图 2是本发明较佳实施例实现扩展处理器收发包的方法的具体流程图。 具体实施方式
下面结合附图对本发明实现在扩展处理器和交换芯片之间传输报文的 方法和系统进行说明。 交换芯片之间传输报文的系统， 该系统包括至少一个交换芯片及至少一个 扩展处理器， 交换芯片包括用于连接扩展处理器的物理端口 32及业务物理 端口 1~20。
交换芯片用于在修改报文的目的 MAC 为对应所述业务物理端口的目 的 MAC后发送所述报文给所述扩展处理器，及接收来自扩展处理器的报文 并根据接收到的报文的目的 MAC及 MPLS隧道标签确定报文的出端口。扩 展处理器用于解析来自交换芯片的报文的目的 MAC 以获知报文所来自的 业务物理端口， 及在添加相关信息到用于发送给交换芯片的报文后发送报 文给交换芯片， 其中相关信息包括 ·^艮文的目的 MAC及 MPLS隧道标签。
下面， 结合图 2对实现在扩展处理器和交换芯片之间传输报文的方法 进行说明， 图 2所示的具体流程如下：
S201 : 交换芯片接收从业务物理端口 3进入的用于发送给扩展处理器 的报文，之后修改报文的目的 MAC为 00.00.00.00.00.03再通过物理端口 32 发送给扩展处理器。 目的 MAC为 00.00.00.00.00.03对应业务物理端口 3。
在本实施例中， 用于发送给扩展处理器的报文为以太网类型为 0xfe47 的报文。
S202 : 扩展处理器收到报文后， 解析出报文的目 的 MAC 为 00.00.00.00.00.03 ,由此获知该报文是从交换芯片的业务物理端口 3上送的， 并在要发送的报文中 添加相 关信息 ， 相 关信息 包括 目 的 MAC(01.02.03.04.05.06)、 MPLS标签 (标签值设置为 1048558), 之后将添加 完信息的报文通过物理端口 32发送给交换芯片。
S203: 交换芯片收到从物理端口 32进入的报文后， 根据该报文的目的 MAC(01.02.03.04.05.06)对报文进行 MPLS流程处理， 还根据报文的 MPLS 标签的标签值 1048558对报文进行隧道终结处理（隧道终结指扩展处理器 除去添加信息，恢复原始报文），并根据报文的 MPLS标签的标签值 1048558 将报文从业务物理端口 3发出。
MPLS标签的标签值为 1048556~1048575(使用标签值最大的 20个标签) 时进行隧道终结处理， 对应上述 MPLS标签值的出端口分别为业务物理端 口 1~20, 例如， 标签值为 1048556, 则该报文的出端口为业务物理端口 1 ; 标签值为 1048557, 则该 ^艮文的出端口为业务物理端口 2。
综上所述可见， 本发明的交换芯片修改要发送给扩展处理器的报文的 目的 MAC为对应交换芯片接收该报文的端口的目的 MAC, 这样扩展处理 器就能知道报文的来源。 本发明方法和系统能实现在扩展处理器和交换芯 片之间传输报文。
以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在 本发明的精神和原则之内所作的任何修改、 等同替换和改进等， 均应包含 在本发明的保护范围之内。

Claims

权利要求书
1、 一种实现在扩展处理器和交换芯片之间传输报文的方法， 其特征在 于： 所述方法包括：
交换芯片将接收到的用于发送给扩展处理器的第一报文的目的 MAC, 修改为第一目的 MAC后发送所述第一报文给所述扩展处理器， 其中， 所述 第一目的 MAC对应的所述交换芯片用于接收所述第一报文的业务物理端 口；
所述扩展处理器解析所述第一目的 MAC , 获知所述第一报文来自所述 业务物理端口。
2、 如权利要求 1所述的方法， 其特征在于： 所述方法进一步包括： 所述扩展处理器添加相关信息到用于发送给所述交换芯片的第二报文 中， 并发送所述第二报文给所述交换芯片； 所述相关信息包括第二目的 MAC及多协议标签交换 MPLS隧道标签。
3、 如权利要求 2所述的方法， 其特征在于： 所述方法进一步包括： 所述交换芯片根据所述第二目的 MAC及所述 MPLS隧道标签确定所 述第二报文的出端口。
4、 如权利要求 3所述的方法， 其特征在于： 所述交换芯片根据所述第 二目的 MAC及所述 MPLS隧道标签确定所述第二"¾文的出端口具体包括： 所述交换芯片根据所述第二目的 MAC , 确定所述第二报文需进行 MPLS处理；
所述交换芯片根据 MPLS隧道标签的标签值， 对所述第二报文进行隧 道终结， 并获知对应所述标签值的出端口。
5、 如权利要求 4所述的方法， 其特征在于： 所述交换芯片对所述第二 报文进行隧道终结的方法为：
所述交换芯片除去所述第二报文的所述相关信息。
6、 一种实现在扩展处理器和交换芯片之间传输报文的系统， 包括交换 芯片和扩展处理器， 其特征在于： 所述交换芯片包括用于接收所述扩展处 理器处理的第 文的业务物理端口， 其中：
所述交换芯片，用于修改所述第一报文的目的 MAC为对应所述业务物 理端口的第一目的 MAC后， 发送完成修改的第一报文给所述扩展处理器； 所述扩展处理器， 用于解析所述第一目的 MAC, 获知所述第一报文来 自所述业务物理端口。
7、 如权利要求 6所述的系统， 其特征在于： 所述扩展处理器， 还用于 添加相关信息到用于发送给所述交换芯片的第二报文中， 并发送所述第二 报文给所述交换芯片；所述相关信息包括第二目的 MAC及多协议标签交换 MPLS隧道标签。
8、 如权利要求 7所述的系统， 其特征在于： 所述交换芯片， 还用于根 据所述第二目的 MAC及所述 MPLS隧道标签确定所述第二^艮文的出端口。
9、 如权利要求 6至 8任一项所述的系统， 其特征在于： 所述交换芯片 以及所述扩展处理器的数目分别为一个。
10、 如权利要求 6至 8任一项所述的系统， 其特征在于： 该系统设置 于交换机设备中。
PCT/CN2010/072207 2009-06-05 2010-04-26 实现在扩展处理器和交换芯片之间传输报文的方法和系统 WO2010139216A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP10782920.2A EP2439889B1 (en) 2009-06-05 2010-04-26 Method and system for realizing transmission of messages between an extended processor and a switch chip
AU2010256230A AU2010256230B2 (en) 2009-06-05 2010-04-26 Method and system for realizing transmission of message between an extended processor and a switch chip
RU2011149882/08A RU2510142C2 (ru) 2009-06-05 2010-04-26 Способ и система для передачи сообщения между дополнительным процессором и переключающей схемой
US13/375,266 US8576849B2 (en) 2009-06-05 2010-04-26 Method and system for realizing transmission of message between an extended processor and switch chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2009101076789A CN101610217B (zh) 2009-06-05 2009-06-05 实现在扩展处理器和交换芯片之间传输报文的方法和系统
CN200910107678.9 2009-06-05

Publications (1)

Publication Number Publication Date
WO2010139216A1 true WO2010139216A1 (zh) 2010-12-09

Family

ID=41483808

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/072207 WO2010139216A1 (zh) 2009-06-05 2010-04-26 实现在扩展处理器和交换芯片之间传输报文的方法和系统

Country Status (6)

Country Link
US (1) US8576849B2 (zh)
EP (1) EP2439889B1 (zh)
CN (1) CN101610217B (zh)
AU (1) AU2010256230B2 (zh)
RU (1) RU2510142C2 (zh)
WO (1) WO2010139216A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610217B (zh) * 2009-06-05 2011-08-24 中兴通讯股份有限公司 实现在扩展处理器和交换芯片之间传输报文的方法和系统
CN103209141A (zh) * 2012-01-17 2013-07-17 中兴通讯股份有限公司 一种交换芯片处理数据报文的方法及交换芯片
CN107517105A (zh) * 2017-09-18 2017-12-26 北京百卓网络技术有限公司 线卡和通信设备
CN112437028A (zh) * 2020-12-10 2021-03-02 福州创实讯联信息技术有限公司 一种嵌入式系统扩展多个网口的方法及系统
CN115801710B (zh) * 2023-01-10 2023-04-21 北京六方云信息技术有限公司 Cpu接口的扩展方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608250A (zh) * 2001-12-28 2005-04-20 英特尔公司 一种用于扩展处理器的局部存储器地址空间的方法
CN101106532A (zh) * 2007-07-10 2008-01-16 中兴通讯股份有限公司 实现交换芯片与网络处理器混合转发的方法
US20080037544A1 (en) * 2006-08-11 2008-02-14 Hiroki Yano Device and Method for Relaying Packets
CN101610217A (zh) * 2009-06-05 2009-12-23 中兴通讯股份有限公司 实现在扩展处理器和交换芯片之间传输报文的方法和系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434850A (en) * 1993-06-17 1995-07-18 Skydata Corporation Frame relay protocol-based multiplex switching scheme for satellite
US6795448B1 (en) * 2000-03-02 2004-09-21 Intel Corporation IP packet ready PBX expansion circuit for a conventional personal computer with expandable, distributed DSP architecture
US6868086B1 (en) * 2000-03-29 2005-03-15 Intel Corporation Data packet routing
US7120683B2 (en) * 2000-04-03 2006-10-10 Zarlink Semiconductor V.N. Inc. Single switch image for a stack of switches
US7424012B2 (en) * 2000-11-14 2008-09-09 Broadcom Corporation Linked network switch configuration
US7068654B1 (en) * 2001-04-18 2006-06-27 3Com Corporation System and method for providing masquerading using a multiprotocol label switching
JP4703657B2 (ja) * 2004-11-05 2011-06-15 株式会社東芝 ネットワーク探索方法
CN100446501C (zh) * 2006-07-17 2008-12-24 华为技术有限公司 一种辅助cpu转发报文的方法及系统
CN100555999C (zh) * 2007-08-13 2009-10-28 中兴通讯股份有限公司 一种实现边缘到边缘伪线仿真的方法和装置
JP4823331B2 (ja) * 2009-04-13 2011-11-24 富士通株式会社 ネットワーク接続装置及びスイッチング回路装置、並びにアドレス学習処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608250A (zh) * 2001-12-28 2005-04-20 英特尔公司 一种用于扩展处理器的局部存储器地址空间的方法
US20080037544A1 (en) * 2006-08-11 2008-02-14 Hiroki Yano Device and Method for Relaying Packets
CN101106532A (zh) * 2007-07-10 2008-01-16 中兴通讯股份有限公司 实现交换芯片与网络处理器混合转发的方法
CN101610217A (zh) * 2009-06-05 2009-12-23 中兴通讯股份有限公司 实现在扩展处理器和交换芯片之间传输报文的方法和系统

Also Published As

Publication number Publication date
EP2439889A1 (en) 2012-04-11
AU2010256230A1 (en) 2012-01-12
CN101610217B (zh) 2011-08-24
US8576849B2 (en) 2013-11-05
EP2439889A4 (en) 2018-03-21
EP2439889B1 (en) 2020-10-14
AU2010256230B2 (en) 2013-08-22
US20120076147A1 (en) 2012-03-29
RU2510142C2 (ru) 2014-03-20
RU2011149882A (ru) 2013-08-27
CN101610217A (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
US8886831B2 (en) System and methodology for fast link failover based on remote upstream failures
WO2016037504A1 (zh) 服务器统一通信的方法、基板管理控制器和服务器
CN101227400B (zh) 用于以太网的数据包处理方法和装置
EP3353959B1 (en) Active link during lan interface reset
WO2010139216A1 (zh) 实现在扩展处理器和交换芯片之间传输报文的方法和系统
CN111130943B (zh) 快速环网切换的实现方法、交换机及计算机可读存储介质
WO2016082456A1 (zh) 一种单板及单板管理方法、系统及存储介质
US20240202158A1 (en) SYSTEM COMMUNICATION TECHNIQUE OVER PCIe (PERIPHERAL COMPONENT INTERCONNECT EXPRESS) LINK
CN101997772B (zh) 流量控制方法、装置、系统及网络设备
CN103825819A (zh) 一种报文发送及接收方法、装置
WO2022028342A1 (zh) 一种拥塞流的处理方法及设备
CN109728926B (zh) 通信方法以及网络设备
WO2015018263A1 (zh) 生成转发信息的方法及设备
WO2013023509A1 (zh) 一种报文收发方法、装置和系统
CN101262424B (zh) 转发mpls报文的方法、设备及mpls通信系统
CN102611631A (zh) 一种伪线场景下协议报文保护方法、装置及系统
WO2015010514A1 (zh) 一种信号转换方法、装置及系统
US7852753B2 (en) Method and apparatus for centralized selection of a control network
JP4668675B2 (ja) 選択的フロー制御システム
JP2018502518A (ja) ポイントツーマルチポイントサービス送信方法および装置
JP2005532738A (ja) ホームフォンラインネットワーク中のネットワークコントローラの設計を最適化する方法およびシステム
CN111147446B (zh) 一种媒体ip代理方法及设备
WO2021012799A1 (zh) 基于邻居协商实现网络对通的方法及装置
JP3936319B2 (ja) 疎通確認方法、データ中継装置、データ中継システム
CN100505690C (zh) 高速数据链路控制数据的转发方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10782920

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13375266

Country of ref document: US

Ref document number: 9412/DELNP/2011

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2010782920

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010256230

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 2011149882

Country of ref document: RU

ENP Entry into the national phase

Ref document number: 2010256230

Country of ref document: AU

Date of ref document: 20100426

Kind code of ref document: A