WO2010079827A1 - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor Download PDF

Info

Publication number
WO2010079827A1
WO2010079827A1 PCT/JP2010/050151 JP2010050151W WO2010079827A1 WO 2010079827 A1 WO2010079827 A1 WO 2010079827A1 JP 2010050151 W JP2010050151 W JP 2010050151W WO 2010079827 A1 WO2010079827 A1 WO 2010079827A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
upper electrode
hard mask
wiring
barrier
Prior art date
Application number
PCT/JP2010/050151
Other languages
French (fr)
Japanese (ja)
Inventor
宗弘 多田
阪本　利司
幸重 斎藤
裕子 矢部
行広 迫坪
波田　博光
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2010545791A priority Critical patent/JP5799504B2/en
Publication of WO2010079827A1 publication Critical patent/WO2010079827A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Abstract

Disclosed is a semiconductor device with a built-in resistance change element that makes it possible to increase reliability, increase density, and decrease electrode resistance. Disclosed is a semiconductor device that has a resistance change element inside a multilayer wiring layer on a semiconductor substrate, wherein the resistance change element is configured with a resistance change element film, the resistance of which changes, interposed between an upper electrode and a lower electrode, and wherein the multilayer wiring layer is equipped with at least wiring that is electrically connected to the lower electrode and a plug that is electrically connected to the upper electrode, and wherein a barrier metal covers the side surfaces and bottom of the plug, and the topmost part of the upper electrode directly contacts with the barrier metal, and is configured from the same material as the barrier metal, or a material that contains the same constituents as the constituents contained in the barrier metal.

Description

半導体装置及びその製造方法Semiconductor device and manufacturing method thereof
［関連出願についての記載］
　本発明は、日本国特許出願：特願２００９－００４０３７号（２００９年　１月　９日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
　本発明は、半導体装置及びその製造方法に関し、特に、半導体基板上の多層配線層の内部に抵抗変化型不揮発素子（以下、「抵抗変化素子」）を備えたフィールドプログラマブルゲートアレイ（Field Programmable Gate Array；ＦＰＧＡ）を有する多層配線基板及びその製造方法に関する。 [Description of related applications]
The present invention is based on the priority claim of Japanese Patent Application No. 2009-004037 (filed on Jan. 9, 2009), the entire contents of which are incorporated herein by reference. Shall.
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a field programmable gate array having a variable resistance nonvolatile element (hereinafter referred to as a “resistance variable element”) inside a multilayer wiring layer on a semiconductor substrate. An FPGA) and a method for manufacturing the same.
　半導体基板上に多層配線層を有する半導体デバイス（特に、シリコンデバイス）は、微細化（スケーリング則：Ｍｏｏｒｅの法則）によってデバイスの集積化・低電力化が進められ、３年４倍のペースで開発が進められてきた。近年、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格およびマスクセット価格）、およびデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。 Semiconductor devices (especially silicon devices) with a multilayer wiring layer on a semiconductor substrate are being developed at a pace of 3 years, with the integration and low power consumption of devices progressed through miniaturization (scaling law: Moore's law). Has been promoted. In recent years, the gate length of MOSFET (Metal Oxide Semiconductor Field Effect Transistor) has become 20 nm or less, and due to soaring lithography process (equipment price and mask set price) and physical limits of device dimensions (operation limits and dispersion limits) There is a need to improve device performance with an approach different from the scaling law.
　近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡと呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。ＦＰＧＡは、多層配線層の内部に抵抗変化素子を有し、顧客自身が任意に配線の電気的接続をできるようにしたものである。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができるようになる。抵抗変化素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Resistance Random Access Memory）や、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（ＮＥＣ社の登録商標）などがある。 Recently, a rewritable programmable logic device called FPGA has been developed as an intermediate position between a gate array and a standard cell. The FPGA enables the customer himself to perform an arbitrary circuit configuration after manufacturing the chip. The FPGA has a variable resistance element inside a multilayer wiring layer so that customers themselves can arbitrarily connect the wiring. By using a semiconductor device mounted with such an FPGA, the degree of freedom of the circuit can be improved. Examples of the resistance change element include ReRAM (Resistance Random Access Memory) using a transition metal oxide and NanoBridge (registered trademark of NEC) using an ion conductor.
　かかる要件を満たす可能性の高い抵抗変化素子として、イオン伝導体（イオンが電界などの印加によって自由に動くことのできる固体）中における金属イオン移動と電気化学反応とを利用したスイッチング素子が非特許文献１に開示されている。非特許文献１に開示されたスイッチング素子は、イオン伝導層、このイオン伝導層に接して対向面に設置された第１電極及び第２電極の３層から構成されている。このうち、第１電極はイオン伝導層に金属イオンを供給するための役割を果たしている。第２電極からは金属イオンは供給されない。 Non-patented switching elements using metal ion migration and electrochemical reactions in ion conductors (solids in which ions can move freely by applying an electric field or the like) as variable resistance elements that are likely to satisfy these requirements It is disclosed in Document 1. The switching element disclosed in Non-Patent Document 1 is composed of an ion conductive layer, and three layers of a first electrode and a second electrode disposed on the opposite surface in contact with the ion conductive layer. Among these, the 1st electrode has played the role for supplying a metal ion to an ion conductive layer. Metal ions are not supplied from the second electrode.
　このスイッチング素子の動作を簡単に説明する。第１の電極を接地して第２電極に負電圧を印加すると、第１電極の金属が金属イオンになってイオン伝導層に溶解する。そして、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出し、析出した金属により第１電極と第２電極を接続する金属架橋が形成される。金属架橋で第１電極と第２電極が電気的に接続することで、スイッチがオン状態になる。一方、上記オン状態で第１電極を接地して第２電極に正電圧を印加すると、金属架橋の一部が切れる。これにより、第１電極と第２電極との電気的接続が切れ、スイッチがオフ状態になる。なお、電気的接続が完全に切れる前の段階から第１電極および第２電極間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、上記オフ状態からオン状態にするには、再び第１の電極を接地して第２電極に負電圧を印加すればよい。 The operation of this switching element will be briefly described. When the first electrode is grounded and a negative voltage is applied to the second electrode, the metal of the first electrode becomes metal ions and dissolves in the ion conductive layer. And the metal ion in an ion conductive layer turns into a metal and precipitates in an ion conductive layer, The metal bridge | crosslinking which connects a 1st electrode and a 2nd electrode with the deposited metal is formed. The switch is turned on by electrically connecting the first electrode and the second electrode by metal bridge. On the other hand, when the first electrode is grounded and a positive voltage is applied to the second electrode in the ON state, a part of the metal bridge is cut. Thereby, the electrical connection between the first electrode and the second electrode is cut off, and the switch is turned off. It should be noted that the electrical characteristics change from the stage before the electrical connection is completely cut off, such as the resistance between the first electrode and the second electrode is increased, or the capacitance between the electrodes is changed. Cut out. In order to change from the off state to the on state, the first electrode is grounded again and a negative voltage is applied to the second electrode.
　また、非特許文献１では、イオン伝導体を介して２個の電極が配置され、それらの間の導通状態を制御する２端子型のスイッチング素子の場合の構成および動作が開示されている。さらに、非特許文献１では、この他にさらに１個の制御電極（第３電極）を配置して、その制御電極への電圧印加により、第１電極と第２電極間のイオン伝導体における導通状態を制御する３端子型のスイッチング素子が提案されている。 Further, Non-Patent Document 1 discloses the configuration and operation in the case of a two-terminal switching element in which two electrodes are arranged via an ion conductor and the conduction state between them is controlled. Furthermore, in Non-Patent Document 1, in addition to this, another control electrode (third electrode) is arranged, and voltage application to the control electrode causes conduction in the ion conductor between the first electrode and the second electrode. A three-terminal switching element for controlling the state has been proposed.
　このようなスイッチング素子は、従来用いられてきた半導体スイッチ（ＭＯＳＦＥＴなど）よりもサイズが小さく、オン抵抗が小さいという特徴を持っている。そのため、プログラマブルロジックデバイスへの適用に有望であると考えられている。また、このスイッチング素子においては、その導通状態（オン又はオフ）は印加電圧をオフにしてもそのまま維持されるので、不揮発性のメモリ素子としての応用も考えられる。例えば、トランジスタなどの選択素子１個とスイッチング素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態をセンスし、スイッチング素子のオン又はオフの状態から情報「１」又は「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる Such a switching element is characterized in that it is smaller in size and smaller in on-resistance than a conventionally used semiconductor switch (such as a MOSFET). Therefore, it is considered promising for application to programmable logic devices. Further, in this switching element, its conduction state (on or off) is maintained as it is even when the applied voltage is turned off, so that it can be applied as a nonvolatile memory element. For example, with a memory cell including one selection element such as a transistor and one switching element as a basic unit, a plurality of memory cells are arranged in the vertical direction and the horizontal direction, respectively. Arranging in this way makes it possible to select an arbitrary memory cell from among a plurality of memory cells with the word line and the bit line. Then, the nonvolatile state capable of sensing the conduction state of the switching element of the selected memory cell and reading which information “1” or “0” is stored from the ON or OFF state of the switching element. Memory can be realized
　ところで、近年の高集積化の要請により抵抗変化素子の小型化による高密度化の必要性、および工程数の簡略化の必要性が生じている。さらに同時に抵抗変化素子の性能向上（低抵抗化）と信頼性の向上の要求も高まっており、高集積化、高性能化、高信頼化を両立できる抵抗変化素子の構造および形成手法が望まれている。また、最先端のデバイスは銅配線から構成されており、最先端のデバイスに抵抗変化素子を搭載して回路性能のフィレキシビリティの向上を計る意味でも、銅配線内に抵抗変化素子を形成する手法が望まれている。
　上記非特許文献１の全開示内容はその引用をもって本書に繰込み記載する。
　以下に本発明による関連技術の分析を与える。 By the way, due to the recent demand for higher integration, there is a need for higher density by miniaturization of variable resistance elements and a need for simplification of the number of processes. At the same time, the demands for improving the performance (reducing resistance) and improving the reliability of resistance change elements are also increasing, and a structure and method for forming a resistance change element that can achieve both high integration, high performance, and high reliability are desired. ing. In addition, the state-of-the-art device is composed of copper wiring, and the resistance-changing element is formed in the copper wiring in order to improve the circuit performance flexibility by mounting the resistance-changing element on the state-of-the-art device. A method is desired.
The entire disclosure of Non-Patent Document 1 is incorporated herein by reference.
The following is an analysis of the related art according to the present invention.
　しかしながら、上記要求を満たすためには、従来技術では下記に示すような課題を有していた。第１に、従来技術では、抵抗変化素子を高信頼かつ高密度に配置することが実現されていなかった。第２に、抵抗変化素子のＯＮ抵抗が低い場合には、電極抵抗が顕在化してしまうという問題を有し、特に、集積化した場合には、電極同士の接触抵抗によって、抵抗が増加してしまうという問題を有していた。 However, in order to satisfy the above requirements, the prior art has the following problems. First, the prior art has not realized that the variable resistance elements are arranged with high reliability and high density. Second, when the resistance change element has a low ON resistance, there is a problem that the electrode resistance becomes obvious. In particular, when the resistance change element is integrated, the resistance increases due to the contact resistance between the electrodes. It had the problem of end.
　本発明の主な課題は、高信頼化、高密度化、かつ、電極抵抗の低減化が可能な抵抗変化素子を搭載した半導体装置及びその製造方法を提供することである。 The main problem of the present invention is to provide a semiconductor device equipped with a variable resistance element that can achieve high reliability, high density, and low electrode resistance, and a method for manufacturing the same.
　本発明の第１の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、前記抵抗変化素子は、上部電極と下部電極との間に、抵抗が変化する抵抗変化素子膜が介在した構成となっており、前記多層配線層は、少なくとも、前記下部電極と電気的に接続された配線と、前記上部電極と電気的に接続されたプラグと、を備え、前記プラグの側面乃至底部は、バリアメタルによって覆われており、前記上部電極の最上部は、前記バリアメタルと直接触しており、前記バリアメタルと同一材料、又は前記バリアメタルに含まれる成分と同一成分を含む材料で構成されていることを特徴とする。 According to a first aspect of the present invention, there is provided a semiconductor device having a resistance change element inside a multilayer wiring layer on a semiconductor substrate, wherein the resistance change element has a resistance change between an upper electrode and a lower electrode. And the multilayer wiring layer includes at least a wiring electrically connected to the lower electrode and a plug electrically connected to the upper electrode. The side surface or bottom portion of the plug is covered with a barrier metal, and the uppermost portion of the upper electrode is in direct contact with the barrier metal, and the same material as the barrier metal or a component contained in the barrier metal. It is characterized by being comprised with the material containing the same component.
　本発明の前記半導体装置において、前記上部電極の最上部、及び前記バリアメタルは、Ｔｉ、Ｔａ、Ｗ、又はそれらの窒化物よりなることが好ましい。 In the semiconductor device of the present invention, the uppermost portion of the upper electrode and the barrier metal are preferably made of Ti, Ta, W, or a nitride thereof.
　本発明の前記半導体装置において、前記配線は、前記下部電極を兼ねることが好ましい。 In the semiconductor device of the present invention, it is preferable that the wiring also serves as the lower electrode.
　本発明の前記半導体装置において、前記配線及び前記下部電極は、銅よりなることが好ましい。 In the semiconductor device of the present invention, it is preferable that the wiring and the lower electrode are made of copper.
　本発明の前記半導体装置において、前記配線は、表面にＣｕＳｉが被覆されていることが好ましい。 In the semiconductor device of the present invention, it is preferable that a surface of the wiring is coated with CuSi.
　本発明の前記半導体装置において、前記抵抗変化素子膜は、Ｔａを含む酸化物であることが好ましい。 In the semiconductor device of the present invention, the variable resistance element film is preferably an oxide containing Ta.
　本発明の前記半導体装置において、前記上部電極は、前記抵抗変化素子膜側から順に第１上部電極、第２上部電極が積層した構成であり、前記第１上部電極は、前記抵抗変化素子膜に係る金属成分よりも酸化の自由エネルギーの絶対値が小さい金属材料を含み、前記第２上部電極は、前記上部電極の最上部であることが好ましい。 In the semiconductor device of the present invention, the upper electrode has a configuration in which a first upper electrode and a second upper electrode are stacked in order from the resistance change element film side, and the first upper electrode is formed on the resistance change element film. It is preferable that the second upper electrode is the uppermost part of the upper electrode, including a metal material having an absolute value of free energy of oxidation smaller than that of the metal component.
　本発明の前記半導体装置において、前記第１上部電極は、Ｐｔ、Ｒｕ、又はそれらの酸化物よりなることが好ましい。 In the semiconductor device of the present invention, it is preferable that the first upper electrode is made of Pt, Ru, or an oxide thereof.
　本発明の前記半導体装置において、前記下部電極と前記抵抗変化素子膜の間に絶縁性バリア膜が介在し、前記絶縁性バリア膜は、開口部を有し、前記抵抗変化素子膜は、前記開口部において前記下部電極と接し、前記上部電極上にハードマスク膜が配され、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体は、上面乃至側面が保護絶縁膜で覆われ、前記保護絶縁膜は、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体の外周にて前記絶縁性バリア膜と接し、前記プラグは、前記保護絶縁膜及び前記ハードマスク膜に形成された下穴を通じて前記バリアメタルを介して前記上部電極に電気的に接続されていることが好ましい。 In the semiconductor device of the present invention, an insulating barrier film is interposed between the lower electrode and the variable resistance element film, the insulating barrier film has an opening, and the variable resistance element film includes the opening The hard mask film is disposed on the upper electrode in contact with the lower electrode, and the stacked body of the hard mask film, the upper electrode, and the resistance change element film is covered with a protective insulating film on the top surface or the side surface. The protective insulating film is in contact with the insulating barrier film at the outer periphery of a stack of the hard mask film, the upper electrode, and the variable resistance element film, and the plug is connected to the protective insulating film and the hard mask film. It is preferable that the upper electrode is electrically connected through the barrier metal through a prepared hole.
　本発明の前記半導体装置において、前記下部電極と前記抵抗変化素子膜の間に絶縁性バリア膜が介在し、前記絶縁性バリア膜は、開口部を有し、前記抵抗変化素子膜は、前記開口部において前記下部電極と接し、前記上部電極上にハードマスク膜が配され、前記ハードマスク膜上に前記ハードマスク膜と材料が異なる第２ハードマスク膜が配され、前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体は、側面が保護絶縁膜で覆われ、前記保護絶縁膜は、前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体の外周にて前記絶縁性バリア膜と接し、前記プラグは、前記第２ハードマスク膜、及び前記ハードマスク膜に形成された下穴を通じて前記バリアメタルを介して前記上部電極に電気的に接続されていることが好ましい。 In the semiconductor device of the present invention, an insulating barrier film is interposed between the lower electrode and the variable resistance element film, the insulating barrier film has an opening, and the variable resistance element film includes the opening A hard mask film is disposed on the upper electrode, a second hard mask film made of a material different from the hard mask film is disposed on the hard mask film, the second hard mask film, The laminate of the hard mask film, the upper electrode, and the variable resistance element film is covered with a protective insulating film on the side surface, and the protective insulating film includes the second hard mask film, the hard mask film, and the upper electrode. And the insulating barrier film is in contact with the outer periphery of the laminated body of the resistance change element film, and the plug is connected to the barrier through the second hard mask film and a pilot hole formed in the hard mask film. Which is preferably electrically connected to the upper electrode through the metal.
　本発明の前記半導体装置において、前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体は、上面乃至側面が保護絶縁膜で覆われ、前記保護絶縁膜は、前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体の外周にて前記絶縁性バリア膜と接し、前記プラグは、前記保護絶縁膜、前記第２ハードマスク膜、及び前記ハードマスク膜に形成された下穴を通じて前記バリアメタルを介して前記上部電極に電気的に接続されていることが好ましい。 In the semiconductor device according to the present invention, the stacked body of the second hard mask film, the hard mask film, the upper electrode, and the variable resistance element film is covered with a protective insulating film on an upper surface or a side surface, and the protective insulating film Is in contact with the insulating barrier film at the outer periphery of the stacked body of the second hard mask film, the hard mask film, the upper electrode, and the resistance change element film, and the plug includes the protective insulating film, the first 2 It is preferable that the upper electrode is electrically connected through the barrier metal through a hard mask film and a pilot hole formed in the hard mask film.
　本発明の前記半導体装置において、前記保護絶縁膜は、前記ハードマスク膜及び前記絶縁性バリア膜と同一材料で構成されていることが好ましい。 In the semiconductor device of the present invention, the protective insulating film is preferably made of the same material as the hard mask film and the insulating barrier film.
　本発明の前記半導体装置において、前記抵抗変化素子膜と前記上部電極の間に介在するとともに、前記抵抗変化素子膜における金属成分よりも酸化の自由エネルギーの絶対値の大きい金属の酸化物よりなる第２抵抗変化素子膜と、前記下部電極と前記抵抗変化素子膜の間に介在するとともに、前記下部電極に係る金属の拡散バリア性を有する第２下部電極と、を備えることが好ましい。 In the semiconductor device of the present invention, a first oxide comprising a metal oxide interposed between the variable resistance element film and the upper electrode and having a larger absolute value of oxidation free energy than a metal component in the variable resistance element film. It is preferable to include a second resistance change element film, and a second lower electrode interposed between the lower electrode and the resistance change element film and having a metal diffusion barrier property related to the lower electrode.
　本発明の前記半導体装置において、前記第２下部電極は、２層積層構造の電極であり、
　前記抵抗変化素子膜側の層は、前記第１上部電極と同一材料よりなることが好ましい。 In the semiconductor device of the present invention, the second lower electrode is an electrode having a two-layer structure,
The layer on the variable resistance element film side is preferably made of the same material as the first upper electrode.
　本発明の前記半導体装置において、前記第２下部電極は、前記下部電極側から順にＴａＮ、Ｒｕが積層した電極であることが好ましい。 In the semiconductor device of the present invention, it is preferable that the second lower electrode is an electrode in which TaN and Ru are sequentially stacked from the lower electrode side.
　本発明の第２の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、下部電極上に抵抗変化素子膜、上部電極をこの順に形成する工程と、前記上部電極上にバリアメタルを形成する工程と、前記バリアメタル上にプラグを形成する工程と、を含み、前記バリアメタルは、前記上部電極の最上部と同一材料、又は前記上部電極の最上部に含まれる成分と同一成分を含む材料であることを特徴とする。 According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a resistance change element in a multilayer wiring layer on a semiconductor substrate, wherein a resistance change element film and an upper electrode are formed in this order on a lower electrode. And a step of forming a barrier metal on the upper electrode, and a step of forming a plug on the barrier metal, wherein the barrier metal is the same material as the uppermost portion of the upper electrode, or the upper electrode It is a material containing the same component as the component contained in the uppermost part.
　本発明の前記半導体装置の製造方法において、前記抵抗変化素子膜、前記上部電極を形成する工程の前に、前記下部電極となる配線を形成する工程を含み、前記抵抗変化素子膜、前記上部電極を形成する工程では、前記配線上に前記抵抗変化素子膜、前記上部電極をこの順に形成することが好ましい。 The method of manufacturing a semiconductor device according to the present invention includes a step of forming a wiring to be the lower electrode before the step of forming the variable resistance element film and the upper electrode, and the variable resistance element film and the upper electrode In the step of forming, the variable resistance element film and the upper electrode are preferably formed in this order on the wiring.
　本発明の前記半導体装置の製造方法において、前記抵抗変化素子膜、前記上部電極を形成する工程において、前記抵抗変化素子膜の形成は、室温で行われることが好ましい。 In the method for manufacturing a semiconductor device according to the present invention, in the step of forming the variable resistance element film and the upper electrode, the variable resistance element film is preferably formed at room temperature.
　本発明の前記半導体装置の製造方法において、前記抵抗変化素子膜、前記上部電極を形成する工程において、前記上部電極の形成は、１００℃以下で行われることが好ましい。 In the method for manufacturing a semiconductor device according to the present invention, in the step of forming the variable resistance element film and the upper electrode, the upper electrode is preferably formed at 100 ° C. or lower.
　本発明の前記半導体装置の製造方法において、前記抵抗変化素子膜、前記上部電極を形成する工程の前に、前記下部電極上に開口部を有する絶縁性バリア膜を形成する工程を含み、前記抵抗変化素子膜、前記上部電極を形成する工程では、前記開口部における前記下部電極上に前記抵抗変化素子膜、前記上部電極、ハードマスク膜をこの順に形成し、前記抵抗変化素子膜、前記上部電極を形成する工程の後であって前記バリアメタルを形成する工程の前に、前記ハードマスク膜、前記上部電極及び前記抵抗変化素子膜の積層体を含む前記絶縁性バリア膜上に保護絶縁膜を形成し、前記保護絶縁膜及び前記ハードマスク膜において前記上部電極に通ずる下穴を形成する工程を含み、前記バリアメタルを形成する工程では、前記下穴の表面、及び前記上部電極上に前記バリアメタルを形成し、前記第２ハードマスク膜は、前記ハードマスク膜と異なる材料であることが好ましい。 The method of manufacturing a semiconductor device according to the present invention includes a step of forming an insulating barrier film having an opening on the lower electrode before the step of forming the variable resistance element film and the upper electrode, In the step of forming the variable element film and the upper electrode, the variable resistance element film, the upper electrode, and the hard mask film are formed in this order on the lower electrode in the opening, and the variable resistance element film and the upper electrode are formed in this order. After forming the barrier metal and before forming the barrier metal, a protective insulating film is formed on the insulating barrier film including the hard mask film, the upper electrode, and the variable resistance element film stack. Forming a hole that communicates with the upper electrode in the protective insulating film and the hard mask film, and in the step of forming the barrier metal, Wherein said barrier metal is formed on the upper electrode, the second hard mask layer, it is preferable that the a different material than the hard mask layer.
　本発明の前記半導体装置の製造方法において、前記抵抗変化素子膜、前記上部電極を形成する工程の前に、前記下部電極上に開口部を有する絶縁性バリア膜を形成する工程を含み、前記抵抗変化素子膜、前記上部電極を形成する工程では、前記開口部における前記下部電極上に前記抵抗変化素子膜、前記上部電極、ハードマスク膜、第２ハードマスク膜をこの順に形成し、前記抵抗変化素子膜、前記上部電極を形成する工程の後であって前記バリアメタルを形成する工程の前に、前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極及び前記抵抗変化素子膜の積層体を含む前記絶縁性バリア膜上に保護絶縁膜を形成する工程と、前記保護絶縁膜、前記第２ハードマスク膜、及び前記ハードマスク膜において前記上部電極に通ずる下穴を形成する工程と、を含み、前記バリアメタルを形成する工程では、前記下穴の表面、及び前記上部電極上に前記バリアメタルを形成し、前記第２ハードマスク膜は、前記ハードマスク膜と異なる材料であることが好ましい。 The method of manufacturing a semiconductor device according to the present invention includes a step of forming an insulating barrier film having an opening on the lower electrode before the step of forming the variable resistance element film and the upper electrode, In the step of forming the change element film and the upper electrode, the resistance change element film, the upper electrode, the hard mask film, and the second hard mask film are formed in this order on the lower electrode in the opening, and the resistance change After the step of forming the element film and the upper electrode and before the step of forming the barrier metal, a laminate of the second hard mask film, the hard mask film, the upper electrode, and the resistance change element film A step of forming a protective insulating film on the insulating barrier film, and a lower portion of the protective insulating film, the second hard mask film, and the hard mask film that communicates with the upper electrode In the step of forming the barrier metal, the barrier metal is formed on the surface of the pilot hole and on the upper electrode, and the second hard mask film is formed with the hard mask film. Different materials are preferred.
　本発明の前記半導体装置の製造方法において、前記抵抗変化素子膜、前記上部電極を形成する工程の前に、前記下部電極上に開口部を有する絶縁性バリア膜を形成する工程を含み、前記抵抗変化素子膜、前記上部電極を形成する工程では、前記開口部における前記下部電極上に前記抵抗変化素子膜、前記上部電極、ハードマスク膜、第２ハードマスク膜をこの順に形成し、前記抵抗変化素子膜、前記上部電極を形成する工程の後であって前記バリアメタルを形成する工程の前に、前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極及び前記抵抗変化素子膜の積層体を含む前記絶縁性バリア膜上に保護絶縁膜を形成する工程と、前記第２ハードマスク膜が所定厚さにまで前記保護絶縁膜及び前記前記第２ハードマスク膜を平坦化して削り取る工程と、前記第２ハードマスク膜及び前記ハードマスク膜において前記上部電極に通ずる下穴を形成する工程と、を含み、前記バリアメタルを形成する工程では、前記下穴の表面、及び前記上部電極上に前記バリアメタルを形成し、前記第２ハードマスク膜は、前記ハードマスク膜と異なる材料であることが好ましい。 The method of manufacturing a semiconductor device according to the present invention includes a step of forming an insulating barrier film having an opening on the lower electrode before the step of forming the variable resistance element film and the upper electrode, In the step of forming the change element film and the upper electrode, the resistance change element film, the upper electrode, the hard mask film, and the second hard mask film are formed in this order on the lower electrode in the opening, and the resistance change After the step of forming the element film and the upper electrode and before the step of forming the barrier metal, a laminate of the second hard mask film, the hard mask film, the upper electrode, and the resistance change element film Forming a protective insulating film on the insulating barrier film, and planarizing the protective insulating film and the second hard mask film until the second hard mask film has a predetermined thickness. A step of scraping, and a step of forming a pilot hole that communicates with the upper electrode in the second hard mask film and the hard mask film, and the step of forming the barrier metal includes the surface of the pilot hole, and the upper part Preferably, the barrier metal is formed on the electrode, and the second hard mask film is made of a material different from that of the hard mask film.
　本発明の前記半導体装置の製造方法において、前記保護絶縁膜は、前記ハードマスク膜及び前記絶縁性バリア膜と同一材料であることが好ましい。 In the method for manufacturing a semiconductor device of the present invention, it is preferable that the protective insulating film is made of the same material as the hard mask film and the insulating barrier film.
　本発明の前記半導体装置の製造方法において、前記抵抗変化素子膜、前記上部電極を形成する工程では、前記下部電極上に第２下部電極、前記抵抗変化素子膜、第２抵抗変化素子膜、前記上部電極をこの順に形成し、前記第２下部電極は、前記下部電極に係る金属の拡散バリア性を有し、前記第２抵抗変化素子膜は、前記抵抗変化素子膜における金属成分よりも酸化の自由エネルギーの絶対値の大きい金属の酸化物よりなることが好ましい。 In the method of manufacturing a semiconductor device according to the present invention, in the step of forming the resistance change element film and the upper electrode, a second lower electrode, the resistance change element film, a second resistance change element film, The upper electrode is formed in this order, the second lower electrode has a metal diffusion barrier property related to the lower electrode, and the second resistance change element film is more oxidized than the metal component in the resistance change element film. It is preferably made of a metal oxide having a large absolute value of free energy.
　本発明の前記半導体装置の製造方法において、前記配線を形成する工程では、前記下部電極とならない他の配線を同時に形成し、前記バリアメタルを形成する工程では、前記他の配線上に他のバリアメタルを形成し、前記プラグを形成する工程では、前記他のバリアメタル上に他のプラグを形成することが好ましい。 In the method of manufacturing a semiconductor device of the present invention, in the step of forming the wiring, another wiring that does not become the lower electrode is formed at the same time, and in the step of forming the barrier metal, another barrier is formed on the other wiring. In the step of forming a metal and forming the plug, it is preferable to form another plug on the other barrier metal.
　本発明によれば、上部電極の最上部、及び、プラグを覆うバリアメタルを同一材料で構成することで、バリアメタルと上部電極の最上部とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。また、上部電極の最上部がバリアメタルに含まれる成分と同一成分を含む材料で構成すれば、接触抵抗を低減し、かつ、密着性を向上することができる。また、配線を抵抗変化素子の下部電極とすることで、すなわち、配線が抵抗変化素子の下部電極を兼ねることで、抵抗変化素子の小型化による高密度化を実現することができるとともに、工程数を簡略化することができる。通常のＣｕダマシン配線プロセスに追加工程として、２ＰＲのマスクセットを作成するだけで、抵抗変化素子を搭載することができ、装置の低コスト化を同時に達成することができるようになる。さらに、銅配線によって構成される最先端のデバイスの内部にも抵抗変化素子を搭載して、装置の性能を向上させることができる。 According to the present invention, the uppermost part of the upper electrode and the barrier metal covering the plug are made of the same material, so that the barrier metal and the uppermost part of the upper electrode are integrated, the contact resistance is reduced, and the adhesion It is possible to improve the reliability by improving the reliability. Moreover, if the uppermost part of the upper electrode is made of a material containing the same component as that contained in the barrier metal, the contact resistance can be reduced and the adhesion can be improved. In addition, by using the wiring as the lower electrode of the resistance change element, that is, the wiring also serves as the lower electrode of the resistance change element, it is possible to achieve high density by miniaturization of the resistance change element and the number of processes. Can be simplified. As an additional step to the normal Cu damascene wiring process, it is possible to mount a resistance change element simply by creating a 2PR mask set, and to simultaneously reduce the cost of the apparatus. Furthermore, a resistance change element can also be mounted inside a state-of-the-art device composed of copper wiring to improve the performance of the apparatus.
本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。It is the fragmentary sectional view which showed typically the structure of the semiconductor device which concerns on Example 1 of this invention. 本発明の実施例１に係る半導体装置の製造方法を模式的に示した第１の工程断面図である。It is 1st process sectional drawing which showed typically the manufacturing method of the semiconductor device which concerns on Example 1 of this invention. 本発明の実施例１に係る半導体装置の製造方法を模式的に示した第２の工程断面図である。It is 2nd process sectional drawing which showed typically the manufacturing method of the semiconductor device which concerns on Example 1 of this invention. 本発明の実施例１に係る半導体装置の製造方法を模式的に示した第３の工程断面図である。It is the 3rd process sectional view showing typically the manufacturing method of the semiconductor device concerning Example 1 of the present invention. 本発明の実施例１に係る半導体装置の製造方法を模式的に示した第４の工程断面図である。It is the 4th process sectional view showing typically the manufacturing method of the semiconductor device concerning Example 1 of the present invention. 本発明の実施例２に係る半導体装置の構成を模式的に示した部分断面図である。It is the fragmentary sectional view which showed typically the structure of the semiconductor device which concerns on Example 2 of this invention. 本発明の実施例２に係る半導体装置の製造方法を模式的に示した第１の工程断面図である。It is the 1st process sectional view showing typically the manufacturing method of the semiconductor device concerning Example 2 of the present invention. 本発明の実施例２に係る半導体装置の製造方法を模式的に示した第２の工程断面図である。It is 2nd process sectional drawing which showed typically the manufacturing method of the semiconductor device which concerns on Example 2 of this invention. 本発明の実施例２に係る半導体装置の製造方法を模式的に示した第３の工程断面図である。It is 3rd process sectional drawing which showed typically the manufacturing method of the semiconductor device which concerns on Example 2 of this invention. 本発明の実施例２に係る半導体装置の製造方法を模式的に示した第４の工程断面図である。It is the 4th process sectional view showing typically the manufacturing method of the semiconductor device concerning Example 2 of the present invention. 本発明の実施例３に係る半導体装置の構成を模式的に示した部分断面図である。It is the fragmentary sectional view which showed typically the structure of the semiconductor device which concerns on Example 3 of this invention. 本発明の実施例４に係る半導体装置の構成を模式的に示した部分断面図である。It is the fragmentary sectional view which showed typically the structure of the semiconductor device which concerns on Example 4 of this invention. 本発明の実施例５に係る半導体装置の構成を模式的に示した部分断面図である。It is the fragmentary sectional view which showed typically the structure of the semiconductor device which concerns on Example 5 of this invention. 本発明の実施例５に係る半導体装置の構成を模式的に示した図１３の領域Ｒの拡大断面図である。FIG. 14 is an enlarged cross-sectional view of a region R in FIG. 13 schematically showing a configuration of a semiconductor device according to Example 5 of the present invention.
　本発明の実施形態１に係る半導体装置では、半導体基板（図１の１）上の多層配線層（図１の２、３、４、５、７、１５、１６、１７、１８、１９、２１）の内部に抵抗変化素子（図１の２２）を有する半導体装置であって、前記抵抗変化素子（図１の２２）は、上部電極（図１の１０、１１）と下部電極（図１の５）との間に、抵抗が変化する抵抗変化素子膜（図１の９）が介在した構成となっており、前記多層配線層は、少なくとも、前記下部電極（図１の５）と電気的に接続された配線（図１の１）と、前記上部電極（図１の１０、１１）と電気的に接続されたプラグ（図１の１９）と、を備え、前記プラグ（図１の１９）の側面乃至底部は、バリアメタル（図１の２０）によって覆われており、前記上部電極の最上部（図１の１１）は、前記バリアメタル（図１の２０）と直接触しており、前記バリアメタルと同一材料、又は前記バリアメタルに含まれる成分と同一成分を含む材料で構成されている。 In the semiconductor device according to the first embodiment of the present invention, the multilayer wiring layer (2, 3, 4, 5, 7, 15, 16, 17, 18, 19, 21, 21 of FIG. 1) on the semiconductor substrate (1 of FIG. 1). ) Having a variable resistance element (22 in FIG. 1), the variable resistance element (22 in FIG. 1) includes an upper electrode (10 and 11 in FIG. 1) and a lower electrode (in FIG. 1). 5), a variable resistance element film (9 in FIG. 1) having a variable resistance is interposed therebetween, and the multilayer wiring layer is electrically connected to at least the lower electrode (5 in FIG. 1). And a plug (19 in FIG. 1) electrically connected to the upper electrode (10, 11 in FIG. 1), and the plug (19 in FIG. 1). ) Is covered with a barrier metal (20 in FIG. 1), and the uppermost portion (11 in FIG. 1) of the upper electrode. , Said has straight contact barrier with metal (20 of FIG. 1) is formed of a material comprising said barrier same material as the metal or the barrier component and the same component contained in the metal.
　本発明の実施形態２に係る半導体装置の製造方法では、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、下部電極上に抵抗変化素子膜、上部電極をこの順に形成する工程（図３（Ｃ）、図４（Ａ））と、前記上部電極上にバリアメタルを形成する工程（図１）と、前記バリアメタル上にプラグを形成する工程（図１）と、を含み、前記バリアメタル（図１の２０）は、前記上部電極の最上部（図１の１１）と同一材料、又は前記上部電極の最上部に含まれる成分と同一成分を含む材料である。 The method for manufacturing a semiconductor device according to the second embodiment of the present invention is a method for manufacturing a semiconductor device having a variable resistance element inside a multilayer wiring layer on a semiconductor substrate, wherein the variable resistance element film and the upper electrode are formed on the lower electrode. In this order (FIGS. 3C and 4A), a step of forming a barrier metal on the upper electrode (FIG. 1), and a step of forming a plug on the barrier metal (FIG. 1), and the barrier metal (20 in FIG. 1) includes the same material as the uppermost portion (11 in FIG. 1) of the upper electrode, or the same component as the component included in the uppermost portion of the upper electrode. Material.
　本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。 A semiconductor device according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a partial cross-sectional view schematically showing a configuration of a semiconductor device according to Example 1 of the present invention.
　実施例１に係る半導体装置は、半導体基板１上の多層配線層の内部に抵抗変化素子２２を有する装置である。 The semiconductor device according to the first embodiment is a device having a resistance change element 22 inside a multilayer wiring layer on the semiconductor substrate 1.
　多層配線層は、半導体基板１上にて、層間絶縁膜２、バリア絶縁膜３、層間絶縁膜４、絶縁性バリア膜７、保護絶縁膜１４、層間絶縁膜１５、エッチングストッパ膜１６、層間絶縁膜１７、及びバリア絶縁膜２１の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜４及びバリア絶縁膜３に形成された配線溝にバリアメタル６を介して第１配線５が埋め込まれている。多層配線層は、層間絶縁膜１７及びエッチングストッパ膜１６に形成された配線溝に第２配線１８が埋め込まれており、層間絶縁膜１５、保護絶縁膜１４、及びハードマスク膜１２に形成された下穴にプラグ１９が埋め込まれており、第２配線１８とプラグ１９が一体となっており、第２配線及びプラグ１９の側面と底面がバリアメタル２０によって覆われている。 The multilayer wiring layer is formed on the semiconductor substrate 1 with an interlayer insulating film 2, a barrier insulating film 3, an interlayer insulating film 4, an insulating barrier film 7, a protective insulating film 14, an interlayer insulating film 15, an etching stopper film 16, and an interlayer insulating film. The insulating laminate is formed by sequentially laminating the film 17 and the barrier insulating film 21. In the multilayer wiring layer, the first wiring 5 is embedded through the barrier metal 6 in the wiring groove formed in the interlayer insulating film 4 and the barrier insulating film 3. In the multilayer wiring layer, the second wiring 18 is embedded in the wiring groove formed in the interlayer insulating film 17 and the etching stopper film 16, and is formed in the interlayer insulating film 15, the protective insulating film 14, and the hard mask film 12. A plug 19 is embedded in the prepared hole, the second wiring 18 and the plug 19 are integrated, and the side surfaces and the bottom surface of the second wiring and the plug 19 are covered with the barrier metal 20.
　多層配線層は、絶縁性バリア膜７に形成された開口部にて、下部電極となる第１配線５上に抵抗変化素子膜９、第１上部電極１０、及び第２上部電極１１の順に積層した抵抗変化素子２２が形成されており、第２上部電極１１上にハードマスク膜１２が形成されており、抵抗変化素子膜９、第１上部電極１０、第２上部電極１１、及びハードマスク膜１２の積層体の上面乃至側面が保護絶縁膜１４で覆われている。第１配線５を抵抗変化素子２２の下部電極とすることで、すなわち、第１配線５が抵抗変化素子２２の下部電極を兼ねることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常のＣｕダマシン配線プロセスに追加工程として、２ＰＲのマスクセットを作成するだけで、抵抗変化素子を搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。 The multilayer wiring layer is formed by laminating the variable resistance element film 9, the first upper electrode 10, and the second upper electrode 11 in this order on the first wiring 5 serving as the lower electrode at the opening formed in the insulating barrier film 7. The variable resistance element 22 is formed, the hard mask film 12 is formed on the second upper electrode 11, the variable resistance element film 9, the first upper electrode 10, the second upper electrode 11, and the hard mask film The top surface or the side surface of the 12 laminated bodies is covered with a protective insulating film 14. By using the first wiring 5 as the lower electrode of the variable resistance element 22, that is, by using the first wiring 5 also as the lower electrode of the variable resistance element 22, the electrode resistance can be reduced while simplifying the number of steps. . As an additional step to the normal Cu damascene wiring process, it is possible to mount a variable resistance element simply by creating a 2PR mask set, and it is possible to simultaneously achieve low resistance and low cost of the element. .
　抵抗変化素子２２は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子２２は、下部電極となる第１配線５と、プラグ１９と電気的に接続された上部電極１０、１１と、の間に抵抗変化素子膜９が介在した構成となっている。抵抗変化素子２２は、絶縁性バリア膜７に形成された開口部の領域にて抵抗変化素子膜９と第１配線５が直接接しており、第２上部電極１１上にてプラグ１９と第２上部電極１１とがバリアメタル２０を介して接続されている。抵抗変化素子２２は、抵抗変化素子膜９中への第１配線５に係る金属の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。第２上部電極１１及びバリアメタル２０は、同一の材料で構成されている。このようにすることで、プラグ１９のバリアメタル２０と抵抗変化素子２２の第２上部電極１１とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。 The variable resistance element 22 is a variable resistance nonvolatile element, and can be, for example, a switching element that utilizes metal ion migration and an electrochemical reaction in an ion conductor. The resistance change element 22 has a configuration in which a resistance change element film 9 is interposed between the first wiring 5 serving as a lower electrode and the upper electrodes 10 and 11 electrically connected to the plug 19. In the resistance change element 22, the resistance change element film 9 and the first wiring 5 are in direct contact with each other in the region of the opening formed in the insulating barrier film 7, and the plug 19 and the second wiring are formed on the second upper electrode 11. The upper electrode 11 is connected via the barrier metal 20. The resistance change element 22 performs ON / OFF control using the electric field diffusion of the metal related to the first wiring 5 into the resistance change element film 9. The second upper electrode 11 and the barrier metal 20 are made of the same material. By doing so, the barrier metal 20 of the plug 19 and the second upper electrode 11 of the variable resistance element 22 are integrated, the contact resistance is reduced, and the reliability is improved by improving the adhesion. Can do.
　半導体基板１は、半導体素子が形成された基板である。半導体基板１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板を用いることができる。 The semiconductor substrate 1 is a substrate on which a semiconductor element is formed. As the semiconductor substrate 1, for example, a substrate such as a silicon substrate, a single crystal substrate, an SOI (Silicon on ulatorInsulator) substrate, a TFT (Thin Film Transistor) substrate, or a liquid crystal manufacturing substrate can be used.
　層間絶縁膜２は、半導体基板１上に形成された絶縁膜である。層間絶縁膜２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜２は、複数の絶縁膜を積層したものであってもよい。 The interlayer insulating film 2 is an insulating film formed on the semiconductor substrate 1. For the interlayer insulating film 2, for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film, or the like can be used. The interlayer insulating film 2 may be a laminate of a plurality of insulating films.
　バリア絶縁膜３は、層間絶縁膜２、４間に介在したバリア性を有する絶縁膜である。バリア絶縁膜３は、第１配線５用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜３には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜３には、第１配線５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル６を介して第１配線５が埋め込まれている。バリア絶縁膜３は、配線溝のエッチング条件の選択によっては削除することもできる。 The barrier insulating film 3 is an insulating film having a barrier property interposed between the interlayer insulating films 2 and 4. The barrier insulating film 3 serves as an etching stop layer when the wiring groove for the first wiring 5 is processed. As the barrier insulating film 3, for example, a SiN film, a SiC film, a SiCN film, or the like can be used. A wiring groove for embedding the first wiring 5 is formed in the barrier insulating film 3, and the first wiring 5 is embedded in the wiring groove via the barrier metal 6. The barrier insulating film 3 can be deleted depending on the selection of the etching conditions for the wiring trench.
　層間絶縁膜４は、バリア絶縁膜３上に形成された絶縁膜である。層間絶縁膜４には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜４は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜４には、第１配線５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル６を介して第１配線５が埋め込まれている。 The interlayer insulating film 4 is an insulating film formed on the barrier insulating film 3. For the interlayer insulating film 4, for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film, or the like can be used. The interlayer insulating film 4 may be a laminate of a plurality of insulating films. A wiring groove for embedding the first wiring 5 is formed in the interlayer insulating film 4, and the first wiring 5 is embedded in the wiring groove via the barrier metal 6.
　第１配線５は、層間絶縁膜４及びバリア絶縁膜３に形成された配線溝にバリアメタル６を介して埋め込まれた配線である。第１配線５は、抵抗変化素子２２の下部電極ともなり、抵抗変化素子膜９と直接接している。第１配線５には、抵抗変化素子膜９において拡散、イオン電導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。第１配線５は、表面にＣｕＳｉが被覆されていてもよい。 The first wiring 5 is a wiring embedded in a wiring groove formed in the interlayer insulating film 4 and the barrier insulating film 3 via a barrier metal 6. The first wiring 5 also serves as a lower electrode of the resistance change element 22 and is in direct contact with the resistance change element film 9. For the first wiring 5, a metal that can be diffused and ion-conducted in the resistance change element film 9 is used. The first wiring 5 may have a surface coated with CuSi.
　バリアメタル６は、第１配線５に係る金属が層間絶縁膜４や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル６には、例えば、第１配線５がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。 The barrier metal 6 is a conductive film having a barrier property that covers the side surface or the bottom surface of the wiring in order to prevent the metal related to the first wiring 5 from diffusing into the interlayer insulating film 4 or the lower layer. For example, when the first wiring 5 is made of a metal element containing Cu as a main component, the barrier metal 6 includes tantalum (Ta), tantalum nitride (TaN), titanium nitride (TiN), and tungsten carbonitride (WCN). Refractory metals such as these, nitrides thereof, and the like, or a laminated film thereof can be used.
　絶縁性バリア膜７は、第１配線５を含む層間絶縁膜４上に形成され、第１配線５に係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１５中への第１配線５に係る金属の拡散を防いだり、上部電極１１、１０、及び抵抗変化素子膜９の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。絶縁性バリア膜７は、保護絶縁膜１４及びハードマスク膜１２と同一材料であることが好ましい。 The insulating barrier film 7 is formed on the interlayer insulating film 4 including the first wiring 5, prevents oxidation of a metal (for example, Cu) related to the first wiring 5, and the first wiring into the interlayer insulating film 15. 5 serves as an etching stop layer when the upper electrodes 11 and 10 and the resistance change element film 9 are processed. For the insulating barrier film 7, for example, a SiC film, a SiCN film, a SiN film, and a laminated structure thereof can be used. The insulating barrier film 7 is preferably made of the same material as the protective insulating film 14 and the hard mask film 12.
　抵抗変化素子膜９は、抵抗が変化する膜である。抵抗変化素子膜９は、第１配線５（下部電極）に係る金属の作用（拡散、イオン伝動など）により抵抗が変化する材料を用いることができ、抵抗変化素子２２の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、Ｔａを含む酸化物絶縁膜であって、Ｔａ２Ｏ５、ＴａＳｉＯ等を用いることができる。 The resistance change element film 9 is a film whose resistance changes. The resistance change element film 9 can be made of a material whose resistance is changed by the action of metal (diffusion, ion transmission, etc.) on the first wiring 5 (lower electrode). In the case of performing deposition, an ion conductive film is used. For example, an oxide insulating film containing Ta, such as Ta 2 O 5 or TaSiO can be used.
　第１上部電極１０は、抵抗変化素子２２の上部電極における下層側の電極であり、抵抗変化素子膜９と直接接している。第１上部電極１０には、第１配線５に係る金属よりもイオン化しにくく、抵抗変化素子膜９において拡散、イオン電導しにくい金属が用いられ、抵抗変化素子膜９に係る金属成分（Ｔａ）よりも酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。第１上部電極１０には、例えば、Ｐｔ、Ｒｕ等を用いることができる。第１上部電極１０は、抵抗変化素子膜９と直接接することが抵抗変化特性には不可欠である。また、第１上部電極１０には、Ｐｔ、Ｒｕ等の金属材料を主成分として酸素を添加してもよく、また酸素を添加した層との積層構造にしてもよい。 The first upper electrode 10 is an electrode on the lower layer side of the upper electrode of the resistance change element 22 and is in direct contact with the resistance change element film 9. For the first upper electrode 10, a metal that is less ionized than the metal associated with the first wiring 5 and is less likely to diffuse and ion-conduct in the resistance change element film 9 is used. The metal component (Ta) associated with the resistance change element film 9 It is preferable to use a metal material having a smaller absolute value of the free energy of oxidation. For the first upper electrode 10, for example, Pt, Ru or the like can be used. It is indispensable for the resistance change characteristic that the first upper electrode 10 is in direct contact with the resistance change element film 9. Further, the first upper electrode 10 may be added with oxygen as a main component of a metal material such as Pt or Ru, or may have a laminated structure with a layer to which oxygen is added.
　第２上部電極１１は、抵抗変化素子２２の上部電極における上層側の電極であり、第１上部電極１０上に形成されている。第２上部電極１１は、第１上部電極１０を保護する役割を有する。第２上部電極１１には、例えば、Ｔａ、Ｔｉ、Ｗあるいはそれらの窒化物等を用いることができる。第２上部電極１１は、バリアメタル２０と同一材料であることが好ましい。 The second upper electrode 11 is an electrode on the upper layer side of the upper electrode of the variable resistance element 22, and is formed on the first upper electrode 10. The second upper electrode 11 has a role of protecting the first upper electrode 10. For the second upper electrode 11, for example, Ta, Ti, W, or a nitride thereof can be used. The second upper electrode 11 is preferably made of the same material as the barrier metal 20.
　ハードマスク膜１２は、第２上部電極１１、第１上部電極１０、及び抵抗変化素子膜９をエッチングする際のハードマスクとなる膜である。ハードマスク膜１２には、例えば、ＳｉＮ膜等を用いることができる。ハードマスク膜１２は、保護絶縁膜１４、および絶縁性バリア膜７と同一材料であることが好ましい。すなわち、抵抗変化素子２２の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、抵抗変化素子２２自身からの脱離を防ぐことができるようになる。 The hard mask film 12 is a film that becomes a hard mask when the second upper electrode 11, the first upper electrode 10, and the resistance change element film 9 are etched. For the hard mask film 12, for example, a SiN film or the like can be used. The hard mask film 12 is preferably made of the same material as the protective insulating film 14 and the insulating barrier film 7. That is, by surrounding all of the resistance change element 22 with the same material, the material interface is integrated, so that entry of moisture and the like from the outside can be prevented and detachment from the resistance change element 22 itself can be prevented. Become.
　保護絶縁膜１４は、抵抗変化素子２２にダメージを与えることなく、さらに抵抗変化素子膜９からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜１４には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜１４は、ハードマスク膜１２及び絶縁性バリア膜７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜１４と絶縁性バリア膜７及びハードマスク膜１２とが一体化して、界面の密着性が向上する。 The protective insulating film 14 is an insulating film having a function of preventing the oxygen from the resistance change element film 9 without damaging the resistance change element 22. For example, a SiN film, a SiCN film, or the like can be used for the protective insulating film 14. The protective insulating film 14 is preferably made of the same material as the hard mask film 12 and the insulating barrier film 7. In the case of the same material, the protective insulating film 14, the insulating barrier film 7 and the hard mask film 12 are integrated, and the adhesion at the interface is improved.
　層間絶縁膜１５は、保護絶縁膜１４上に形成された絶縁膜である。層間絶縁膜１５には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１５は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１５は、層間絶縁膜１７と同一材料としてもよい。層間絶縁膜１５には、プラグ１９を埋め込むための下穴が形成されており、当該下穴にバリアメタル２０を介してプラグ１９が埋め込まれている。 The interlayer insulating film 15 is an insulating film formed on the protective insulating film 14. As the interlayer insulating film 15, for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film can be used. The interlayer insulating film 15 may be a laminate of a plurality of insulating films. The interlayer insulating film 15 may be made of the same material as the interlayer insulating film 17. A pilot hole for embedding the plug 19 is formed in the interlayer insulating film 15, and the plug 19 is embedded through the barrier metal 20 in the pilot hole.
　エッチングストッパ膜１６は、層間絶縁膜１５、１７間に介在した絶縁膜である。エッチングストッパ膜１６は、第２配線１８用の配線溝の加工時にエッチングストップ層としての役割を有する。エッチングストッパ膜１６には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。エッチングストッパ膜１６には、第２配線１８を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル２０を介して第２配線１８が埋め込まれている。エッチングストッパ膜１６は、配線溝のエッチング条件の選択によっては削除することもできる。 The etching stopper film 16 is an insulating film interposed between the interlayer insulating films 15 and 17. The etching stopper film 16 has a role as an etching stop layer when the wiring groove for the second wiring 18 is processed. For the etching stopper film 16, for example, a SiN film, a SiC film, a SiCN film, or the like can be used. In the etching stopper film 16, a wiring groove for embedding the second wiring 18 is formed, and the second wiring 18 is embedded in the wiring groove via a barrier metal 20. The etching stopper film 16 can be deleted depending on the selection of the etching conditions for the wiring trench.
　層間絶縁膜１７は、エッチングストッパ膜１６上に形成された絶縁膜である。層間絶縁膜１７には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１７は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１７は、層間絶縁膜１５と同一材料としてもよい。層間絶縁膜１７には、第２配線１８を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル２０を介して第２配線１８が埋め込まれている。 The interlayer insulating film 17 is an insulating film formed on the etching stopper film 16. As the interlayer insulating film 17, for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film can be used. The interlayer insulating film 17 may be a laminate of a plurality of insulating films. The interlayer insulating film 17 may be made of the same material as the interlayer insulating film 15. A wiring groove for embedding the second wiring 18 is formed in the interlayer insulating film 17, and the second wiring 18 is embedded in the wiring groove via the barrier metal 20.
　第２配線１８は、層間絶縁膜１７及びエッチングストッパ膜１６に形成された配線溝にバリアメタル２０を介して埋め込まれた配線である。第２配線１８は、プラグ１９と一体になっている。プラグ１９は、層間絶縁膜１５、保護絶縁膜１４、及びハードマスク膜１２に形成された下穴にバリアメタル２０を介して埋め込まれている。プラグ１９は、バリアメタル２０を介して第２上部電極１１と電気的に接続されている。第２配線１８及びプラグ１９には、例えば、Ｃｕを用いることができる。 The second wiring 18 is a wiring buried in a wiring groove formed in the interlayer insulating film 17 and the etching stopper film 16 via a barrier metal 20. The second wiring 18 is integrated with the plug 19. The plug 19 is buried in a prepared hole formed in the interlayer insulating film 15, the protective insulating film 14, and the hard mask film 12 via a barrier metal 20. The plug 19 is electrically connected to the second upper electrode 11 through the barrier metal 20. For example, Cu may be used for the second wiring 18 and the plug 19.
　バリアメタル２０は、第２配線１８（プラグ１９を含む）に係る金属が層間絶縁膜１５、１７や下層へ拡散することを防止するために、第２配線１８及びプラグ１９の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２０には、例えば、第２配線１８及びプラグ１９がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル２０は、第２上部電極１１と同一材料であることが好ましい。例えば、バリアメタル２０がＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第２上部電極１１に用いることが好ましい。あるいは、バリアメタル２０がＴｉ（下層）／Ｒｕ（上層）である場合は、下層材料であるＴｉを第２上部電極１１に用いることが好ましい。 The barrier metal 20 covers the side surfaces or bottom surfaces of the second wiring 18 and the plug 19 in order to prevent the metal related to the second wiring 18 (including the plug 19) from diffusing into the interlayer insulating films 15 and 17 and the lower layer. It is a conductive film having a barrier property. For example, when the second wiring 18 and the plug 19 are made of a metal element mainly composed of Cu, the barrier metal 20 includes tantalum (Ta), tantalum nitride (TaN), titanium nitride (TiN), and tungsten carbonitride. A refractory metal such as (WCN), a nitride thereof, or a stacked film thereof can be used. The barrier metal 20 is preferably made of the same material as the second upper electrode 11. For example, when the barrier metal 20 has a stacked structure of TaN (lower layer) / Ta (upper layer), it is preferable to use TaN as the lower layer material for the second upper electrode 11. Alternatively, when the barrier metal 20 is Ti (lower layer) / Ru (upper layer), it is preferable to use Ti as the lower layer material for the second upper electrode 11.
　バリア絶縁膜２１は、第２配線１０を含む層間絶縁膜１７上に形成され、第２配線１０に係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への第２配線１０に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜２１には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。 The barrier insulating film 21 is formed on the interlayer insulating film 17 including the second wiring 10 to prevent oxidation of the metal (for example, Cu) related to the second wiring 10 and to prevent the metal related to the second wiring 10 to the upper layer from being oxidized. It is an insulating film having a role of preventing diffusion. For the barrier insulating film 21, for example, a SiC film, a SiCN film, a SiN film, and a laminated structure thereof can be used.
　次に、本発明の実施例１に係る半導体装置の製造方法について図面を用いて説明する。図２～図５は、本発明の実施例１に係る半導体装置の製造方法を模式的に示した工程断面図である。 Next, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to the drawings. 2 to 5 are process cross-sectional views schematically showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
　まず、半導体基板１（例えば、半導体素子が形成された基板）上に層間絶縁膜２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜２上にバリア絶縁膜３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜３上に層間絶縁膜４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜４及びバリア絶縁膜３に配線溝を形成し、その後、当該配線溝にバリアメタル６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線５（例えば、銅）を埋め込む（ステップＡ１；図２（Ａ）参照）。 First, an interlayer insulating film 2 (for example, a silicon oxide film, a film thickness of 300 nm) is deposited on a semiconductor substrate 1 (for example, a substrate on which a semiconductor element is formed), and then a barrier insulating film 3 (on the interlayer insulating film 2). For example, an SiN film having a film thickness of 50 nm is deposited, and then an interlayer insulating film 4 (for example, a silicon oxide film having a film thickness of 300 nm) is deposited on the barrier insulating film 3. Etching and photoresist removal are used to form wiring grooves in the interlayer insulating film 4 and the barrier insulating film 3, and then a barrier metal 6 (for example, TaN / Ta, film thickness 5 nm / 5 nm) is formed in the wiring grooves. The first wiring 5 (for example, copper) is embedded through the wiring (step A1; see FIG. 2A).
　ステップＡ１において、層間絶縁膜２、４は、プラズマＣＶＤ法によって形成することができる。ここで、プラズマＣＶＤ（Chemical Vapor Deposition）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。 In step A1, the interlayer insulating films 2 and 4 can be formed by a plasma CVD method. Here, the plasma CVD (Chemical Vapor Deposition) method refers to, for example, vaporizing a gas source or a liquid source to continuously supply the reaction chamber under reduced pressure, bringing the molecules into an excited state by plasma energy, In this method, a continuous film is formed on a substrate by a phase reaction or a substrate surface reaction.
　また、ステップＡ１において、第１配線５は、例えば、ＰＶＤ法によってバリアメタル６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ（Chemical Mechanical Polishing）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。 In Step A1, the first wiring 5 is formed by forming a barrier metal 6 (for example, a TaN / Ta laminated film) by, for example, PVD, and wiring copper by electrolytic plating after forming a Cu seed by PVD. It can be formed by embedding in the groove, after heat treatment at a temperature of 200 ° C. or higher, and then removing excess copper other than in the wiring groove by CMP. As a method for forming such a series of copper wirings, a general method in this technical field can be used. Here, the CMP (Chemical-Mechanical-Polishing) method is used to flatten the unevenness of the wafer surface that occurs during the multilayer wiring formation process by bringing the polishing liquid into contact with a rotating polishing pad while flowing the polishing liquid over the wafer surface and polishing it. Is the method. By polishing excess copper embedded in the trench, a buried wiring (damascene wiring) is formed, or planarization is performed by polishing an interlayer insulating film.
　次に、第１配線５を含む層間絶縁膜４上に絶縁性バリア膜７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を形成する（ステップＡ２；図２（Ｂ）参照）。ここで、絶縁性バリア膜７は、プラズマＣＶＤ法によって形成することができる。絶縁性バリア膜７の膜厚は、１０ｎｍ～５０ｎｍ程度であることが好ましい。 Next, an insulating barrier film 7 (for example, a SiN film, a film thickness of 50 nm) is formed on the interlayer insulating film 4 including the first wiring 5 (step A2; see FIG. 2B). Here, the insulating barrier film 7 can be formed by a plasma CVD method. The thickness of the insulating barrier film 7 is preferably about 10 nm to 50 nm.
　次に、絶縁性バリア膜７上にハードマスク膜８（例えば、シリコン酸化膜）を形成する（ステップＡ３；図２（Ｃ）参照）。このとき、ハードマスク膜８は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、絶縁性バリア膜７とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜８には、例えば、シリコン酸化膜、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができる。 Next, a hard mask film 8 (for example, a silicon oxide film) is formed on the insulating barrier film 7 (step A3; see FIG. 2C). At this time, the hard mask film 8 is preferably made of a material different from the insulating barrier film 7 from the viewpoint of maintaining a high etching selectivity in the dry etching process, and may be an insulating film or a conductive film. . For the hard mask film 8, for example, a silicon oxide film, TiN, Ti, Ta, TaN or the like can be used.
　次に、ハードマスク膜８上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜８に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＡ４；図３（Ａ）参照）。このとき、ドライエッチングは必ずしも絶縁性バリア膜７の上面で停止している必要はなく、絶縁性バリア膜７の内部にまで到達していてもよい。 Next, an opening is patterned on the hard mask film 8 using a photoresist (not shown), and an opening pattern is formed in the hard mask film 8 by dry etching using the photoresist as a mask. The photoresist is removed by plasma ashing or the like (step A4; see FIG. 3A). At this time, the dry etching is not necessarily stopped on the upper surface of the insulating barrier film 7 and may reach the inside of the insulating barrier film 7.
　次に、ハードマスク膜（図３（Ａ）の８）をマスクとしてハードマスク膜８の開口部から露出する絶縁性バリア膜７をエッチバック（ドライエッチング）することにより、絶縁性バリア膜７において第１配線５に通ずる開口部を形成し、その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線５の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する（ステップＡ５；図３（Ｂ）参照）。このとき、ハードマスク膜（図３（Ａ）の８）は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、絶縁性バリア膜７の開口部の形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。 Next, the insulating barrier film 7 exposed from the opening of the hard mask film 8 is etched back (dry etching) using the hard mask film (8 in FIG. 3A) as a mask. An opening that communicates with the first wiring 5 is formed, and then an organic stripping process is performed with an amine-based stripping solution to remove copper oxide formed on the exposed surface of the first wiring 5 and at the time of etch back. The generated etching double products are removed (step A5; see FIG. 3B). At this time, the hard mask film (8 in FIG. 3A) is preferably completely removed during the etch-back, but may be left as it is in the case of an insulating material. Further, the shape of the opening of the insulating barrier film 7 can be circular, and the diameter of the circle can be 30 nm to 500 nm.
　次に、第１配線５を含む絶縁性バリア膜７上に抵抗変化素子膜９（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積する（ステップＡ６；図３（Ｃ）参照）。ここで、抵抗変化素子膜９は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。 Next, a resistance change element film 9 (for example, Ta 2 O 5 , film thickness 15 nm) is deposited on the insulating barrier film 7 including the first wiring 5 (step A6; see FIG. 3C). Here, the resistance change element film 9 can be formed using a PVD method or a CVD method.
　ステップＡ６では、絶縁性バリア膜７の開口部はステップＡ５の有機剥離処理によって水分などが付着しているため、抵抗変化素子膜９の堆積前に３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。 In step A6, moisture and the like are attached to the opening of the insulating barrier film 7 by the organic peeling process in step A5. Therefore, heat treatment is performed at a temperature of about 350 ° C. under reduced pressure before the resistance change element film 9 is deposited. It is preferable to degas by adding. At this time, care must be taken such as in a vacuum or a nitrogen atmosphere so that the copper surface is not oxidized again.
　また、ステップＡ６では、抵抗変化素子膜９の堆積前に、絶縁性バリア膜７の開口部から露出する第１配線５に対して、３５０℃程度の減圧下でＳｉＨ４ガスを照射してもよく、このようにすることで、第１配線５の表面をシリサイド化してプロセス中の第１配線５に係る金属（例えば、銅）の拡散を抑制することができるようになる。あるいは、第１配線５を形成する際に、Ｃｕシード層に１ａｔｍ％程度のＡｌを添加しておくことで、Ｃｕ電界めっき膜のアニール中にＡｌをＣｕ内部へ拡散させることで、銅を合金化することができるようになる。このような銅の合金化、あるいはシリサイド化は、抵抗変化素子膜９と接する銅自身の物質移動を抑制（銅を安定化）させる効果があり、高温で動作させる場合の信頼性を向上させることができるようになる。 Further, in step A6, before the resistance change element film 9 is deposited, the first wiring 5 exposed from the opening of the insulating barrier film 7 is irradiated with SiH 4 gas under a reduced pressure of about 350 ° C. In this way, it is possible to suppress the diffusion of the metal (for example, copper) related to the first wiring 5 during the process by siliciding the surface of the first wiring 5. Alternatively, when the first wiring 5 is formed, about 1 atm% Al is added to the Cu seed layer so that Al is diffused into the Cu during annealing of the Cu electroplating film, so that copper is alloyed. It becomes possible to become. Such alloying or silicidation of copper has the effect of suppressing the mass transfer of copper itself in contact with the resistance change element film 9 (stabilizes copper), and improves the reliability when operating at a high temperature. Will be able to.
　また、ステップＡ６では、抵抗変化素子膜９として、イオン伝導層を用いたタイプではなく、遷移金属酸化物を用いた抵抗変化素子膜を用いる場合には、抵抗変化素子膜９を堆積する前に、第２下部電極（図示せず；図１２の５ａに相当）を成膜してもよい。第２下部電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であってもよい。 In step A6, when the resistance change element film 9 is not a type using an ion conductive layer but a resistance change element film using a transition metal oxide, before the resistance change element film 9 is deposited, A second lower electrode (not shown; corresponding to 5a in FIG. 12) may be formed. For the second lower electrode, for example, Ti, TiN, W, WN, Ta, TaN, Ru, RuO x or the like can be used, and their laminated structure (for example, TaN (lower layer) / Ru (upper layer)). There may be.
　次に、抵抗変化素子膜９上に第１上部電極１０（例えば、Ｒｕ、膜厚１０ｎｍ）及び第２上部電極１１（例えば、Ｔａ、膜厚５０ｎｍ）をこの順に形成する（ステップＡ７；図４（Ａ）参照）。 Next, the first upper electrode 10 (for example, Ru, film thickness 10 nm) and the second upper electrode 11 (for example, Ta, film thickness 50 nm) are formed in this order on the resistance change element film 9 (step A7; FIG. 4). (See (A)).
　次に、第２上部電極１１上にハードマスク膜１２（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１３（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する（ステップＡ８；図４（Ｂ）参照）。 Next, a hard mask film 12 (for example, SiN film, film thickness of 30 nm) and a hard mask film 13 (for example, SiO 2 film, film thickness of 200 nm) are laminated in this order on the second upper electrode 11 (step A8; (See FIG. 4B).
　ステップＡ８において、ハードマスク膜１２及びハードマスク膜１３は、プラズマＣＶＤ法を用いて成膜することができる。ハードマスク膜１２、１３は当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。また、ハードマスク膜１２とハードマスク膜１３とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜１２をＳｉＮ膜とし、ハードマスク膜１３をＳｉＯ２膜とすることができる。このとき、ハードマスク膜１２は、後述する保護絶縁膜１４、および絶縁性バリア膜７と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。 In Step A8, the hard mask film 12 and the hard mask film 13 can be formed using a plasma CVD method. The hard mask films 12 and 13 can be formed using a general plasma CVD method in this technical field. The hard mask film 12 and the hard mask film 13 are preferably different types of films. For example, the hard mask film 12 can be an SiN film and the hard mask film 13 can be an SiO 2 film. At this time, the hard mask film 12 is preferably made of the same material as a protective insulating film 14 and an insulating barrier film 7 described later. That is, all the surroundings of the variable resistance element are surrounded by the same material, so that the material interface can be integrated to prevent intrusion of moisture and the like from the outside and to prevent detachment from the variable resistance element itself.
　次に、ハードマスク膜１３上に抵抗変化素子部をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜１２が表れるまでハードマスク膜１３をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する（ステップＡ９；図４（Ｃ）参照）。 Next, a photoresist (not shown) for patterning the resistance change element portion is formed on the hard mask film 13, and then the hard mask film 13 is formed until the hard mask film 12 appears using the photoresist as a mask. After dry etching, the photoresist is removed using oxygen plasma ashing and organic peeling (step A9; see FIG. 4C).
　次に、ハードマスク膜（図４（Ｃ）の１３）をマスクとして、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、抵抗変化素子膜９を連続的にドライエッチングする（ステップＡ１０；図５（Ａ）参照）。このとき、ハードマスク膜（図４（Ｃ）の１３）は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。 Next, using the hard mask film (13 in FIG. 4C) as a mask, the hard mask film 12, the second upper electrode 11, the first upper electrode 10, and the resistance change element film 9 are continuously dry-etched (step) A10; see FIG. 5 (A)). At this time, the hard mask film (13 in FIG. 4C) is preferably completely removed during the etch-back, but may remain as it is.
　ステップＡ１０において、例えば、第２上部電極１１がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第１上部電極１０がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。また、抵抗変化素子膜９のエッチングでは、下面の絶縁性バリア膜７上でドライエッチングを停止させる必要がある。抵抗変化素子膜９がＴａを含む酸化物であり、絶縁性バリア膜７がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系などの混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。 In step A10, for example, when the second upper electrode 11 is Ta, it can be processed by Cl 2 -based RIE, and when the first upper electrode 10 is Ru, RIE is performed with a mixed gas of Cl 2 / O 2. Can be processed. Further, in the etching of the resistance change element film 9, it is necessary to stop the dry etching on the insulating barrier film 7 on the lower surface. When the variable resistance element film 9 is an oxide containing Ta and the insulating barrier film 7 is a SiN film or a SiCN film, a CF 4 system, a CF 4 / Cl 2 system, or a CF 4 / Cl 2 / Ar system. RIE processing can be performed by adjusting the etching conditions with a mixed gas such as. By using such a hard mask RIE method, the variable resistance element portion can be processed without exposing the variable resistance element portion to oxygen plasma ashing for resist removal. Further, when the oxidation treatment is performed by oxygen plasma after the processing, the oxidation plasma treatment can be irradiated without depending on the resist peeling time.
　次に、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、及び抵抗変化素子膜９を含む絶縁性バリア膜７上に保護絶縁膜１４（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する（ステップＡ１１；図５（Ｂ）参照）。 Next, a protective insulating film 14 (for example, a SiN film, 30 nm) is deposited on the insulating barrier film 7 including the hard mask film 12, the second upper electrode 11, the first upper electrode 10, and the resistance change element film 9. (Step A11; see FIG. 5B).
　ステップＡ１１において、保護絶縁膜１４は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このとき抵抗変化素子膜９の側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜１４の成膜温度を２５０℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。 In step A11, the protective insulating film 14 can be formed by a plasma CVD method, but it is necessary to maintain a reduced pressure in the reaction chamber before the film formation. At this time, oxygen is released from the side surface of the resistance change element film 9. There arises a problem that the leakage current of the ion conductive layer increases due to desorption. In order to suppress them, it is preferable to set the deposition temperature of the protective insulating film 14 to 250 ° C. or lower. Further, it is preferable not to use a reducing gas because the film is exposed to a film forming gas under reduced pressure before film formation. For example, it is preferable to use a SiN film or the like formed by using a mixed gas of SiH 4 / N 2 with high-density plasma at a substrate temperature of 200 ° C.
　次に、保護絶縁膜１４上に、層間絶縁膜１５（例えば、シリコン酸化膜）、エッチングストッパ膜１６（例えば、ＳｉＮ膜）、層間絶縁膜１７（例えば、シリコン酸化膜）をこの順に堆積し、その後、第２配線１８用の配線溝、およびプラグ１９用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル２０（例えば、ＴａＮ／Ｔａ）を介して第２配線１８（例えば、Ｃｕ）及びプラグ１９（例えば、Ｃｕ）を同時に形成し、その後、第２配線１８を含む層間絶縁膜１７上に絶縁性バリア膜２１（例えば、ＳｉＮ膜）を堆積する（ステップＡ１２；図１参照）。 Next, an interlayer insulating film 15 (for example, silicon oxide film), an etching stopper film 16 (for example, SiN film), and an interlayer insulating film 17 (for example, silicon oxide film) are deposited in this order on the protective insulating film 14, Thereafter, a wiring groove for the second wiring 18 and a pilot hole for the plug 19 are formed, and a barrier metal 20 (for example, TaN / Ta) is formed in the wiring groove and the pilot hole using a copper dual damascene wiring process. Then, the second wiring 18 (for example, Cu) and the plug 19 (for example, Cu) are simultaneously formed, and then the insulating barrier film 21 (for example, SiN film) is formed on the interlayer insulating film 17 including the second wiring 18. Deposit (Step A12; see FIG. 1).
　ステップＡ１２において、第２配線１８の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル２０と第２上部電極１１を同一材料とすることでプラグ１９と第２上部電極１１の間の接触抵抗を低減し、素子性能を向上（ＯＮ時の抵抗変化素子２２の抵抗を低減）させることができるようになる。 In step A12, the second wiring 18 can be formed by using the same process as that for forming the lower wiring. At this time, by making the barrier metal 20 and the second upper electrode 11 the same material, the contact resistance between the plug 19 and the second upper electrode 11 is reduced, and the element performance is improved (the resistance of the resistance change element 22 when ON). Can be reduced).
　また、ステップＡ１２において、層間絶縁膜１５及び層間絶縁膜１７はプラズマＣＶＤ法で形成することができる。 In step A12, the interlayer insulating film 15 and the interlayer insulating film 17 can be formed by a plasma CVD method.
　また、ステップＡ１２において、抵抗変化素子２２によって形成される段差を解消するため、層間絶縁膜１５を厚く堆積し、ＣＭＰによって層間絶縁膜１５を削り込んで平坦化し、層間絶縁膜１５を所望の膜厚としてもよい。 In step A12, in order to eliminate the step formed by the variable resistance element 22, the interlayer insulating film 15 is deposited thick, and the interlayer insulating film 15 is cut and planarized by CMP to form the interlayer insulating film 15 as a desired film. It is good also as thickness.
　実施例１によれば、上部電極１０、１１の最上部（第２上部電極１１）、及びバリアメタル２０を同一材料で構成することで、プラグ１９のバリアメタル２０と抵抗変化素子２２の第２上部電極１１とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。また、第１配線５を抵抗変化素子２２の下部電極とすることで、すなわち、第１配線５が抵抗変化素子２２の下部電極を兼ねることで、抵抗変化素子２２の小型化による高密度化を実現するとともに、工程数を簡略化することができる。通常のＣｕダマシン配線プロセスに追加工程として、２ＰＲのマスクセットを作成するだけで、抵抗変化素子２２を搭載することができ、装置の低コスト化を同時に達成することができるようになる。さらに、銅配線によって構成される最先端のデバイスの内部にも抵抗変化素子２２を搭載して、装置の性能を向上させることができる。 According to the first embodiment, the uppermost portions of the upper electrodes 10 and 11 (second upper electrode 11) and the barrier metal 20 are made of the same material, so that the barrier metal 20 of the plug 19 and the second of the resistance change element 22 are formed. The upper electrode 11 can be integrated, the contact resistance can be reduced, and the reliability can be improved by improving the adhesion. Further, by using the first wiring 5 as the lower electrode of the resistance change element 22, that is, by using the first wiring 5 also as the lower electrode of the resistance change element 22, the resistance change element 22 can be reduced in size and densified. As a result, the number of steps can be simplified. As an additional step to the normal Cu damascene wiring process, the resistance change element 22 can be mounted only by creating a 2PR mask set, and the cost of the apparatus can be simultaneously reduced. Furthermore, the resistance change element 22 can be mounted inside a state-of-the-art device composed of copper wiring, and the performance of the apparatus can be improved.
　本発明の実施例２に係る半導体装置について図面を用いて説明する。図６は、本発明の実施例２に係る半導体装置の構成を模式的に示した部分断面図である。 Example 2 A semiconductor device according to Example 2 of the present invention will be described with reference to the drawings. FIG. 6 is a partial cross-sectional view schematically showing the configuration of the semiconductor device according to the second embodiment of the present invention.
　実施例１（図１参照）では、抵抗変化素子膜（図１の９）、第１上部電極（図１の１０）、第２上部電極（図１の１１）、及びハードマスク膜（図１の１２）の積層体の上面乃至側面が保護絶縁膜（図１の１４）で覆われた構成となっているが、実施例２では、抵抗変化素子膜９、第１上部電極１０、第２上部電極１１、及びハードマスク膜１２の積層体上に厚膜のハードマスク膜２３が形成されており、抵抗変化素子膜９、第１上部電極１０、第２上部電極１１、ハードマスク膜１２、及びハードマスク膜２３の側面が保護絶縁膜２４で覆われた構成となっている。保護絶縁膜２４は、ハードマスク膜２３上には形成されていないが、絶縁性バリア膜７上には形成されている。その他の構成は、実施例１と同様である。 In Example 1 (see FIG. 1), the variable resistance element film (9 in FIG. 1), the first upper electrode (10 in FIG. 1), the second upper electrode (11 in FIG. 1), and the hard mask film (FIG. 1). 12) is covered with a protective insulating film (14 in FIG. 1). In Example 2, the variable resistance element film 9, the first upper electrode 10, the second A thick hard mask film 23 is formed on the stacked body of the upper electrode 11 and the hard mask film 12, and the resistance change element film 9, the first upper electrode 10, the second upper electrode 11, the hard mask film 12, In addition, the side surface of the hard mask film 23 is covered with the protective insulating film 24. The protective insulating film 24 is not formed on the hard mask film 23, but is formed on the insulating barrier film 7. Other configurations are the same as those of the first embodiment.
　ハードマスク膜２３は、ハードマスク膜１２をエッチングする際のハードマスクとなる膜である。ハードマスク膜２３は、ハードマスク膜１２と異なる種類の膜であることが好ましく、例えば、ハードマスク膜１２がＳｉＮ膜であれば、ハードマスク膜２３をＳｉＯ２膜とすることができる。 The hard mask film 23 is a film that becomes a hard mask when the hard mask film 12 is etched. The hard mask film 23 is preferably a different type of film from the hard mask film 12. For example, if the hard mask film 12 is a SiN film, the hard mask film 23 can be a SiO 2 film.
　保護絶縁膜２４は、抵抗変化素子２５にダメージを与えることなく、さらに抵抗変化素子膜９からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜２４には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜２４は、ハードマスク膜１２及び絶縁性バリア膜７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜２４と絶縁性バリア膜７及びハードマスク膜１２が一体化して、界面の密着性が向上する。 The protective insulating film 24 is an insulating film having a function of preventing oxygen from detaching from the resistance change element film 9 without damaging the resistance change element 25. As the protective insulating film 24, for example, a SiN film, a SiCN film, or the like can be used. The protective insulating film 24 is preferably made of the same material as the hard mask film 12 and the insulating barrier film 7. In the case of the same material, the protective insulating film 24, the insulating barrier film 7 and the hard mask film 12 are integrated to improve the adhesion at the interface.
　次に、本発明の実施例２に係る半導体装置の製造方法について図面を用いて説明する。図７～図１０は、本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。 Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to the drawings. 7 to 10 are process cross-sectional views schematically showing a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
　まず、半導体基板１（例えば、半導体素子が形成された基板）上に層間絶縁膜２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜２上にバリア絶縁膜３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜３上に層間絶縁膜４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜４及びバリア絶縁膜３に配線溝を形成し、その後、当該配線溝にバリアメタル６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線５（例えば、銅）を埋め込み、その後、第１配線５を含む層間絶縁膜４上に絶縁性バリア膜７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を形成し、その後、絶縁性バリア膜７上にハードマスク膜（図示せず、図２（Ｃ）の８に相当；例えば、シリコン酸化膜）を形成し、その後、ハードマスク膜（図２（Ｃ）の８に相当）上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜（図３（Ａ）の８に相当）に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離し、その後、ハードマスク膜（図３（Ａ）の８に相当）をマスクとしてハードマスク膜（図３（Ａ）の８に相当）の開口部から露出する絶縁性バリア膜７をエッチバック（ドライエッチング）することにより、絶縁性バリア膜７において第１配線５に通ずる開口部を形成し、その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線５の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する（ステップＢ１；図７（Ａ）参照）。ステップＢ１は、実施例１のステップＡ１（図２（Ａ）参照）～ステップＡ５（図３（Ｂ）参照）と同様である。 First, an interlayer insulating film 2 (for example, a silicon oxide film, a film thickness of 300 nm) is deposited on a semiconductor substrate 1 (for example, a substrate on which a semiconductor element is formed), and then a barrier insulating film 3 (on the interlayer insulating film 2). For example, an SiN film having a film thickness of 50 nm is deposited, and then an interlayer insulating film 4 (for example, a silicon oxide film having a film thickness of 300 nm) is deposited on the barrier insulating film 3. Etching and photoresist removal are used to form wiring grooves in the interlayer insulating film 4 and the barrier insulating film 3, and then a barrier metal 6 (for example, TaN / Ta, film thickness 5 nm / 5 nm) is formed in the wiring grooves. After that, the first wiring 5 (for example, copper) is embedded, and then an insulating barrier film 7 (for example, a SiN film, film thickness of 50 nm) is formed on the interlayer insulating film 4 including the first wiring 5. Thereafter, a hard mask film (not shown, corresponding to 8 in FIG. 2C; for example, a silicon oxide film) is formed on the insulating barrier film 7, and then the hard mask film (FIG. 2C) is formed. 8), a photoresist (not shown) is used to pattern the opening, and dry etching is performed using the photoresist as a mask to form an opening pattern on the hard mask film (corresponding to 8 in FIG. 3A). After that, the photoresist is peeled off by oxygen plasma ashing or the like, and then the hard mask film (corresponding to 8 in FIG. 3A) is used as a mask and the hard mask film (corresponding to 8 in FIG. 3A). The insulating barrier film 7 exposed from the opening is etched back (dry etching) to form an opening that leads to the first wiring 5 in the insulating barrier film 7. By performing an organic peeling process with a liquid or the like, copper oxide formed on the exposed surface of the first wiring 5 is removed, and etching by-products generated at the time of etching back are removed (step B1; FIG. 7A). )reference). Step B1 is the same as step A1 (see FIG. 2A) to step A5 (see FIG. 3B) of the first embodiment.
　次に、第１配線５を含む絶縁性バリア膜７上に抵抗変化素子膜９（例えば、Ｔａ０．８Ｓｉ０．２Ｏｘ、膜厚１５ｎｍ）をＲＦ（Radio Frequency；高周波）スパッタリング法によって堆積し、その後、抵抗変化素子膜９上に第１上部電極１０（例えば、Ｒｕ、膜厚１０ｎｍ）及び第２上部電極１１（例えば、Ｔａ、膜厚５０ｎｍ）をこの順に形成する（ステップＢ２；図７（Ｂ）参照）。 Next, a variable resistance element film 9 (for example, Ta 0.8 Si 0.2 O x , film thickness 15 nm) is formed on the insulating barrier film 7 including the first wiring 5 by RF (Radio Frequency) sputtering. Then, a first upper electrode 10 (for example, Ru, film thickness 10 nm) and a second upper electrode 11 (for example, Ta, film thickness 50 nm) are formed in this order on the resistance change element film 9 (step B2; (See FIG. 7B).
　ステップＢ２において、抵抗変化素子膜９のＲＦスパッタリングでは、Ｓｉを２０％含む酸化タンタル（Ｔａ０．８Ｓｉ０．２Ｏｘ）をターゲットとし、ＲＦ電力２ＫＷ、室温、Ａｒ／Ｏ２の混合ガス、４ｍＴｏｒｒの条件で堆積することができる。 In Step B2, in RF sputtering of the resistance change element film 9, tantalum oxide containing 20% Si (Ta 0.8 Si 0.2 O x ) is used as a target, RF power is 2 KW, room temperature, Ar / O 2 mixed gas It can be deposited under conditions of 4 mTorr.
　また、ステップＢ２において、第１上部電極１０は、ＤＣ（Direct Current；直流）スパッタリングによりＲｕをターゲットとしてＤＣパワー０．２ｋＷ、Ａｒガス、２ｍＴｏｒｒの条件で堆積することができる。また、第２上部電極１１は、同じくＤＣスパッタリングによりＴａをターゲットとして同条件で堆積することができる。いずれの上部電極１０、１１も減圧下での堆積であるため、抵抗変化素子膜９からの酸素の脱離を抑制するため、室温で堆積している。 In Step B2, the first upper electrode 10 can be deposited by DC (Direct Current) sputtering using Ru as a target under conditions of DC power 0.2 kW, Ar gas, and 2 mTorr. The second upper electrode 11 can also be deposited under the same conditions using Ta as a target by DC sputtering. Since both the upper electrodes 10 and 11 are deposited under reduced pressure, they are deposited at room temperature in order to suppress desorption of oxygen from the resistance change element film 9.
　次に、第２上部電極１１上にハードマスク膜１２（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜２３（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する（ステップＢ３；図８（Ａ）参照）。ここで、ハードマスク膜１２及びハードマスク膜２３は、プラズマＣＶＤ法を用いて成膜することができる。ハードマスク膜１２、２３は当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。 Next, a hard mask film 12 (for example, a SiN film, a film thickness of 30 nm) and a hard mask film 23 (for example, a SiO 2 film, a film thickness of 200 nm) are stacked in this order on the second upper electrode 11 (Step B3; (See FIG. 8A). Here, the hard mask film 12 and the hard mask film 23 can be formed using a plasma CVD method. The hard mask films 12 and 23 can be formed using a general plasma CVD method in this technical field.
　次に、ハードマスク膜２３上に抵抗変化素子部をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜１２が表れるまでハードマスク膜２３をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する（ステップＢ４；図８（Ｂ）参照）。ここで、ハードマスク膜２３のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いることができる。 Next, a photoresist (not shown) for patterning the variable resistance element portion is formed on the hard mask film 23, and then the hard mask film 23 is formed until the hard mask film 12 appears using the photoresist as a mask. After dry etching, the photoresist is removed using oxygen plasma ashing and organic peeling (step B4; see FIG. 8B). Here, for the dry etching of the hard mask film 23, a general parallel plate type dry etching apparatus can be used.
　次に、ハードマスク膜２３をマスクとして、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、抵抗変化素子膜９を連続的にドライエッチングする（ステップＢ５；図９（Ａ）参照）。 Next, using the hard mask film 23 as a mask, the hard mask film 12, the second upper electrode 11, the first upper electrode 10, and the resistance change element film 9 are continuously dry-etched (step B5; see FIG. 9A). ).
　ステップＢ５において、ハードマスク膜１２（例えば、ＳｉＮ膜）のエッチングは、ＣＦ４／Ａｒ＝２５／５０ｓｃｃｍ、４ｍＴｏｒｒ、ソース４００Ｗ、基板バイアス９０Ｗの条件で行うことができる。また、第２上部電極１１（例えば、Ｔａ）のエッチングは、Ｃｌ２＝５０ｓｃｃｍにて４ｍＴｏｒｒ、ソース４００Ｗ、基板バイアス６０Ｗの条件で行うことができる。また、第１上部電極１０（例えば、Ｒｕ）のエッチングは、Ｃｌ２／Ｏ２＝５／４０ｓｃｃｍにて４ｍＴｏｒｒ、ソース９００Ｗ、基板バイアス１００Ｗの条件で行うことができる。また、抵抗変化素子膜９（例えば、Ｔａ０．８Ｓｉ０．２Ｏｘ）のエッチングは、Ｃｌ２／ＣＦ４／Ａｒ＝４５／１５／１５ｓｃｃｍ、１０ｍＴｏｒｒ、ソース８００Ｗ、基板バイアス６０Ｗの条件で行うことができる。このような条件を用いることで、サブトレンチなどの発生を抑制しながら加工をすることができる。このとき、ハードマスク膜２３、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、及び抵抗変化素子膜９の平面形状は円形とし、直径は５０～５５０ｎｍとし、絶縁性バリア膜７の開口部の直径よりも大きい寸法することが好ましい。 In Step B5, the etching of the hard mask film 12 (eg, SiN film) can be performed under the conditions of CF 4 / Ar = 25/50 sccm, 4 mTorr, source 400 W, and substrate bias 90 W. The etching of the second upper electrode 11 (for example, Ta) can be performed under the conditions of Cl 2 = 50 sccm, 4 mTorr, source 400 W, and substrate bias 60 W. Further, the etching of the first upper electrode 10 (for example, Ru) can be performed under the conditions of 4 mTorr, source 900 W, and substrate bias 100 W at Cl 2 / O 2 = 5/40 sccm. Etching of the variable resistance element film 9 (for example, Ta 0.8 Si 0.2 O x ) is performed under the conditions of Cl 2 / CF 4 / Ar = 45/15/15 sccm, 10 mTorr, source 800 W, and substrate bias 60 W. It can be carried out. By using such conditions, it is possible to perform processing while suppressing the occurrence of sub-trench or the like. At this time, the planar shape of the hard mask film 23, the hard mask film 12, the second upper electrode 11, the first upper electrode 10, and the resistance change element film 9 is circular, the diameter is 50 to 550 nm, and the insulating barrier film 7 It is preferable that the dimension be larger than the diameter of the opening.
　次に、ハードマスク膜２３をマスク、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、及び抵抗変化素子膜９を含む絶縁性バリア膜７上に保護絶縁膜２４（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する（ステップＢ６；図９（Ｂ）参照）。 Next, the hard mask film 23 is used as a mask, the hard mask film 12, the second upper electrode 11, the first upper electrode 10, and the insulating barrier film 7 including the resistance change element film 9, and the protective insulating film 24 (for example, SiN A film (30 nm) is deposited (step B6; see FIG. 9B).
　ステップＢ６において、保護絶縁膜２４は、ＳｉＨ４とＮ２を原料ガスとし、基板温度２００℃にて、高密度プラズマを用いて形成することができる。ＮＨ３やＨ２などの還元系のガスを用いないため、成膜直前の成膜ガス安定化工程において、抵抗変化素子膜９（例えば、Ｔａ０．８Ｓｉ０．２Ｏｘ）の還元を抑制することができる。このとき、第１配線５上の絶縁性バリア膜７、保護絶縁膜２４、およびハードマスク膜１２はＳｉＮ膜で同一材料であるため、抵抗変化素子の周囲を一体化して保護することで界面の密着性が向上し、吸湿性や耐水性、および酸素脱離耐性向上し、素子の歩留まりと信頼性を向上することができるようになる。 In Step B6, the protective insulating film 24 can be formed using SiH 4 and N 2 as source gases and using a high-density plasma at a substrate temperature of 200 ° C. Since a reducing gas such as NH 3 or H 2 is not used, the resistance change element film 9 (for example, Ta 0.8 Si 0.2 O x ) is reduced in the film forming gas stabilization process immediately before film formation. Can be suppressed. At this time, since the insulating barrier film 7, the protective insulating film 24, and the hard mask film 12 on the first wiring 5 are the same material as the SiN film, the periphery of the resistance change element is integrally protected to protect the interface. Adhesion is improved, hygroscopicity, water resistance, and oxygen desorption resistance are improved, and the yield and reliability of the device can be improved.
　次に、保護絶縁膜２４上に、プラズマＣＶＤ法を用いて層間絶縁膜１５（例えば、シリコン酸化膜、膜厚５００ｎｍ）を堆積する（ステップＢ７；図１０（Ａ）参照）。 Next, an interlayer insulating film 15 (for example, a silicon oxide film having a thickness of 500 nm) is deposited on the protective insulating film 24 by using a plasma CVD method (step B7; see FIG. 10A).
　次に、ＣＭＰを用いて、層間絶縁膜１５を平坦化する（ステップＢ８；図１０（Ｂ）参照）。ここで、層間絶縁膜１５の平坦化では、層間絶縁膜１５の頂面から約３５０ｎｍを削り取り、残膜を約１５０ｎｍとすることができる。このとき、層間絶縁膜１５のＣＭＰでは、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて研磨することができる。なお、実施例２では、層間絶縁膜１５の平坦化によって、ハードマスク膜２３が露出し、ハードマスク膜２３及び保護絶縁膜２４も平坦化される。 Next, the interlayer insulating film 15 is planarized using CMP (step B8; see FIG. 10B). Here, in the planarization of the interlayer insulating film 15, about 350 nm can be removed from the top surface of the interlayer insulating film 15, and the remaining film can be about 150 nm. At this time, the CMP of the interlayer insulating film 15 can be polished using a general colloidal silica or ceria-based slurry. In Example 2, the hard mask film 23 is exposed by planarizing the interlayer insulating film 15, and the hard mask film 23 and the protective insulating film 24 are also planarized.
　次に、ハードマスク膜２３及び保護絶縁膜２４を含む層間絶縁膜１５上に、エッチングストッパ膜１６（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜１７（例えば、シリコン酸化膜；膜厚３００ｎｍ）をこの順に堆積し、その後、第２配線１８用の配線溝、およびプラグ１９用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル２０（例えば、Ｔａ、膜厚５ｎｍ）を介して第２配線１８（例えば、Ｃｕ）及びプラグ１９（例えば、Ｃｕ）を同時に形成し、その後、第２配線１８を含む層間絶縁膜１７上に絶縁性バリア膜２１（例えば、ＳｉＮ膜）を堆積する（ステップＢ９；図６参照）。 Next, on the interlayer insulating film 15 including the hard mask film 23 and the protective insulating film 24, an etching stopper film 16 (for example, SiN film, film thickness 50 nm) and an interlayer insulating film 17 (for example, silicon oxide film; film thickness 300 nm) ) Are deposited in this order, and then a wiring groove for the second wiring 18 and a pilot hole for the plug 19 are formed, and the barrier metal 20 (in the wiring groove and the pilot hole is formed using a copper dual damascene wiring process. For example, the second wiring 18 (for example, Cu) and the plug 19 (for example, Cu) are simultaneously formed through Ta (film thickness: 5 nm), and then the insulating barrier is formed on the interlayer insulating film 17 including the second wiring 18. A film 21 (for example, a SiN film) is deposited (step B9; see FIG. 6).
　ステップＢ９において、エッチングストッパ膜１６及び層間絶縁膜１７は、プラズマＣＶＤ法を用いて堆積することができる。 In step B9, the etching stopper film 16 and the interlayer insulating film 17 can be deposited using a plasma CVD method.
　また、ステップＢ９において、第２配線１８の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル２０と第２上部電極１１を同一材料とすることでプラグ１９と第２上部電極１１の間の接触抵抗を低減し、素子性能を向上（ＯＮ時の抵抗変化素子２５の抵抗を低減）させることができるようになる。 In Step B9, the second wiring 18 can be formed by using the same process as that for forming the lower layer wiring. At this time, by making the barrier metal 20 and the second upper electrode 11 the same material, the contact resistance between the plug 19 and the second upper electrode 11 is reduced, and the element performance is improved (the resistance of the resistance change element 25 when ON). Can be reduced).
　このようにして形成した抵抗変化素子２５の上部電極１０側に－５Ｖの電圧を印加することでフォーミングし、１００Ωに（低抵抗化）した。逆方向に０．５Ｖ電圧を印加することで１ＧΩに（高抵抗化）なることを確認した。 Forming was performed by applying a voltage of −5 V to the upper electrode 10 side of the resistance change element 25 formed in this way, and the resistance was changed to 100Ω (low resistance). It was confirmed that 1 GΩ (high resistance) was obtained by applying a 0.5 V voltage in the reverse direction.
　実施例２によれば、実施例１と同様な効果を奏するとともに、抵抗変化素子２５に加えて、抵抗変化素子２５に接続するプラグ１９の外周部もハードマスク膜２３（例えば、シリコン酸化膜）を介して保護絶縁膜２４（例えば、ＳｉＮ膜）で覆われるため、プラグ１９と抵抗変化素子２５の接続部が十分に保護され、信頼性を向上させることができる。 According to the second embodiment, the same effects as those of the first embodiment are obtained, and in addition to the resistance change element 25, the outer peripheral portion of the plug 19 connected to the resistance change element 25 is also provided with the hard mask film 23 (for example, a silicon oxide film). Therefore, the connection part between the plug 19 and the resistance change element 25 is sufficiently protected, and the reliability can be improved.
　本発明の実施例３に係る半導体装置について図面を用いて説明する。図１１は、本発明の実施例３に係る半導体装置の構成を模式的に示した部分断面図である。 Example 3 A semiconductor device according to Example 3 of the present invention will be described with reference to the drawings. FIG. 11 is a partial cross-sectional view schematically showing the configuration of the semiconductor device according to Example 3 of the present invention.
　実施例２（図６参照）では、抵抗変化素子（図６の２５）に接続するプラグ（図６の１９）の外周部がハードマスク膜（図６の２３；例えば、シリコン酸化膜）を介して保護絶縁膜（図６の２４；例えば、ＳｉＮ膜）で覆われた構成となっているが、実施例３では、ハードマスク膜２８（例えば、シリコン酸化膜）の膜厚をハードマスク膜（図６の２３）の膜厚よりも薄くし、ハードマスク膜２８上に保護絶縁膜２９（例えば、ＳｉＮ膜）が配され、保護絶縁膜２９上に層間絶縁膜１５が配され、抵抗変化素子３０に接続するプラグ１９がバリアメタル２０を介して層間絶縁膜１５、保護絶縁膜２９、ハードマスク膜２８、及びハードマスク膜１２に形成された下穴に埋め込まれている。その他の構成は、実施例２と同様である。 In Example 2 (see FIG. 6), the outer peripheral portion of the plug (19 in FIG. 6) connected to the variable resistance element (25 in FIG. 6) passes through a hard mask film (23 in FIG. 6; for example, a silicon oxide film). In the third embodiment, the hard mask film 28 (for example, a silicon oxide film) is formed with a hard mask film (for example, a silicon oxide film). 6), the protective insulating film 29 (for example, SiN film) is disposed on the hard mask film 28, the interlayer insulating film 15 is disposed on the protective insulating film 29, and the resistance change element. A plug 19 connected to 30 is buried in a prepared hole formed in the interlayer insulating film 15, the protective insulating film 29, the hard mask film 28, and the hard mask film 12 through the barrier metal 20. Other configurations are the same as those of the second embodiment.
　ハードマスク膜２８は、ハードマスク膜１２をエッチングする際のハードマスクとなる膜である。ハードマスク膜２８は、ハードマスク膜１２と異なる種類の膜であることが好ましく、例えば、ハードマスク膜１２がＳｉＮ膜であれば、ハードマスク膜２８をＳｉＯ２膜とすることができる。 The hard mask film 28 is a film that becomes a hard mask when the hard mask film 12 is etched. The hard mask film 28 is preferably a different type of film from the hard mask film 12. For example, if the hard mask film 12 is a SiN film, the hard mask film 28 can be a SiO 2 film.
　保護絶縁膜２９は、抵抗変化素子３０にダメージを与えることなく、さらに抵抗変化素子膜９からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜２９には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜２９は、ハードマスク膜１２及び絶縁性バリア膜７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜２９と絶縁性バリア膜７及びハードマスク膜１２が一体化して、界面の密着性が向上する。 The protective insulating film 29 is an insulating film having a function of preventing the oxygen from the resistance change element film 9 without damaging the resistance change element 30. As the protective insulating film 29, for example, a SiN film, a SiCN film, or the like can be used. The protective insulating film 29 is preferably made of the same material as the hard mask film 12 and the insulating barrier film 7. In the case of the same material, the protective insulating film 29, the insulating barrier film 7 and the hard mask film 12 are integrated to improve the adhesion at the interface.
　なお、実施例３に係る半導体装置の製造方法については、実施例２のステップＢ３（図８（Ａ）参照）にてハードマスク膜２８（図８（Ａ）の２３に相当）の膜厚を薄くする点、及び、ステップＢ８（図１０（Ｂ）参照）にてＣＭＰを用いて層間絶縁膜１５を平坦化する際に保護絶縁膜２９（図１０（Ｂ）の２４）が露出しないようにする点以外は、実施例２と同様である。 For the method of manufacturing the semiconductor device according to Example 3, the thickness of the hard mask film 28 (corresponding to 23 in FIG. 8A) is set in Step B3 of Example 2 (see FIG. 8A). The protective insulating film 29 (24 in FIG. 10B) is not exposed when the interlayer insulating film 15 is planarized using CMP in step B8 (see FIG. 10B) in terms of thinning. Except for this point, the second embodiment is the same as the second embodiment.
　実施例３によれば、実施例１と同様な効果を奏するとともに、ハードマスク膜２８の膜厚を薄くし、かつ、保護絶縁膜２９によって囲まれるエリアが実施例２よりも小さくすることで、層間絶縁膜の薄い最先端のデバイスにも適用することができるようになる。 According to the third embodiment, the same effect as that of the first embodiment is obtained, the thickness of the hard mask film 28 is reduced, and the area surrounded by the protective insulating film 29 is smaller than that of the second embodiment. It can also be applied to the most advanced devices with thin interlayer insulating films.
　本発明の実施例４に係る半導体装置について図面を用いて説明する。図１２は、本発明の実施例４に係る半導体装置の構成を模式的に示した部分断面図である。 Example 4 A semiconductor device according to Example 4 of the present invention will be described with reference to the drawings. FIG. 12 is a partial cross-sectional view schematically showing the configuration of the semiconductor device according to Example 4 of the present invention.
　実施例１（図１参照）では、抵抗変化素子膜（図１の９）が下部にて第１配線（図１の５）と直接接し、抵抗変化素子膜（図１の９）が上部にて第１上部電極（図１の１０）と直接接した構成となっているが、実施例４では、抵抗変化素子膜９が下部にてＴａＮ／Ｒｕ積層下部電極５ａを介して第１配線５と電気的に接続され、上部にて上部抵抗変化素子膜９ａを介して第１上部電極１０と電気的に接続された構成となっている。その他の構成は、実施例１と同様である。 In Example 1 (see FIG. 1), the resistance change element film (9 in FIG. 1) is in direct contact with the first wiring (5 in FIG. 1) at the bottom, and the resistance change element film (9 in FIG. 1) is at the top. However, in Example 4, the resistance change element film 9 is formed in the lower portion via the TaN / Ru laminated lower electrode 5a in the first wiring 5 in the configuration. And is electrically connected to the first upper electrode 10 via the upper resistance change element film 9a in the upper part. Other configurations are the same as those of the first embodiment.
　ＴａＮ／Ｒｕ積層下部電極５ａは、抵抗変化素子３１において第１配線５と抵抗変化素子膜９の間に介在した電極膜であり、ＴａＮ（下部）／Ｒｕ（上部）が積層したものである。ここで、抵抗変化素子膜９において抵抗変化特性に銅を必要とせず、遷移金属層内に形成されるフィラメントを利用してＯＮ／ＯＦＦを実現する場合、抵抗変化素子膜９と第１配線５の間には、銅バリア性のある材料で分断しておく必要がある。したがって、第１配線５（下部電極）に係る金属（例えば、銅）の拡散バリア性と、抵抗変化素子３１のスイッチング特性を考慮し、ＴａＮ／Ｒｕ積層下部電極５ａを抵抗変化素子膜９と第１配線５の間に配置した。ＴａＮは抵抗変化素子中への銅の拡散を防ぎ、Ｒｕは酸化の自由エネルギーが小さいため、スイッチング特性に有利である。 The TaN / Ru laminated lower electrode 5a is an electrode film interposed between the first wiring 5 and the variable resistance element film 9 in the variable resistance element 31, and is formed by stacking TaN (lower part) / Ru (upper part). Here, in the resistance change element film 9, when copper is not required for the resistance change characteristic and ON / OFF is realized using a filament formed in the transition metal layer, the resistance change element film 9 and the first wiring 5 are used. In the meantime, it is necessary to divide with a material having a copper barrier property. Therefore, in consideration of the diffusion barrier property of the metal (for example, copper) related to the first wiring 5 (lower electrode) and the switching characteristics of the resistance change element 31, the TaN / Ru laminated lower electrode 5a is connected to the resistance change element film 9 and the first resistance change element film 9. One wiring 5 is disposed. TaN prevents diffusion of copper into the variable resistance element, and Ru has a small free energy for oxidation, which is advantageous for switching characteristics.
　上部抵抗変化素子膜９ａは、抵抗変化素子膜９の上部に配された抵抗変化素子膜である。上部抵抗変化素子膜９ａは、抵抗変化素子膜９（例えば、Ｔａ２Ｏ５）における金属成分（例えば、タンタル）よりも酸化の自由エネルギーの絶対値の大きい金属の酸化物からなる。上部抵抗変化素子膜９ａには、例えば、Ｔｉ、あるいはＮｉ等の遷移金属酸化物を用いることができる。上部抵抗変化素子膜９ａには、例えば、スパッタリング法を用いた膜厚３ｎｍのＴｉＯ膜を用いることができる。この場合、第１上部電極１０をＲｕとし、第２上部電極１１をＴａとすることができる。上部抵抗変化素子膜９ａは、電圧印加したり、電流を流したりすることで、酸化物内部に導電性のパスを形成することで、ＯＮ／ＯＦＦの制御をすることができる。 The upper resistance change element film 9 a is a resistance change element film disposed on the resistance change element film 9. The upper resistance change element film 9a is made of a metal oxide having an absolute value of oxidation free energy larger than that of a metal component (eg, tantalum) in the resistance change element film 9 (for example, Ta 2 O 5 ). For the upper resistance change element film 9a, for example, a transition metal oxide such as Ti or Ni can be used. For the upper resistance change element film 9a, for example, a 3 nm-thick TiO film using a sputtering method can be used. In this case, the first upper electrode 10 can be Ru, and the second upper electrode 11 can be Ta. The upper resistance change element film 9a can be controlled to be turned ON / OFF by forming a conductive path inside the oxide by applying a voltage or passing a current.
　なお、実施例４に係る半導体装置の製造方法については、実施例１のステップＡ６（図３（Ｃ）参照）において第１配線５を含む絶縁性バリア膜７上にＴａＮ／Ｒｕ積層下部電極５ａ、抵抗変化素子膜９をこの順に形成し、ステップＡ７（図４（Ａ）参照）において抵抗変化素子膜９上に上部抵抗変化素子膜９ａ、第１上部電極１０、及び第２上部電極１１をこの順に形成し、ステップＡ１０（図５（Ａ）参照）においてハードマスク膜（図４（Ｃ）の１３）をマスクとして、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、上部抵抗変化素子膜９ａ、抵抗変化素子膜９、ＴａＮ／Ｒｕ積層下部電極５ａを連続的にドライエッチングする点以外は、実施例１と同様である。 For the method of manufacturing the semiconductor device according to the fourth embodiment, the TaN / Ru laminated lower electrode 5a is formed on the insulating barrier film 7 including the first wiring 5 in step A6 of the first embodiment (see FIG. 3C). Then, the resistance change element film 9 is formed in this order, and the upper resistance change element film 9a, the first upper electrode 10, and the second upper electrode 11 are formed on the resistance change element film 9 in step A7 (see FIG. 4A). In this order, in step A10 (see FIG. 5A), using the hard mask film (13 in FIG. 4C) as a mask, the hard mask film 12, the second upper electrode 11, the first upper electrode 10, the upper part Example 2 is the same as Example 1 except that the variable resistance element film 9a, the variable resistance element film 9, and the TaN / Ru laminated lower electrode 5a are continuously dry-etched.
　実施例４によれば、実施例１と同様な効果を奏するとともに、抵抗変化素子膜９において抵抗変化特性に銅を必要とせず、遷移金属層内に形成されるフィラメントを利用してＯＮ／ＯＦＦを実現する場合にも適用することができる。 According to the fourth embodiment, the same effect as that of the first embodiment is achieved, and the resistance change element film 9 does not require copper for the resistance change characteristic, and is turned on / off using the filament formed in the transition metal layer. The present invention can also be applied when realizing the above.
　本発明の実施例５に係る半導体装置について図面を用いて説明する。図１３は、本発明の実施例５に係る半導体装置の構成を模式的に示した部分断面図である。図１４は、本発明の実施例５に係る半導体装置の構成を模式的に示した図１３の領域Ｒの拡大断面図である。 Example 5 A semiconductor device according to Example 5 of the present invention will be described with reference to the drawings. FIG. 13 is a partial cross-sectional view schematically showing the configuration of the semiconductor device according to Example 5 of the present invention. FIG. 14 is an enlarged cross-sectional view of region R of FIG. 13 schematically showing the configuration of the semiconductor device according to Example 5 of the present invention.
　実施例５では、半導体基板１上に半導体素子として選択トランジスタ７０（ＭＯＳＦＥＴ）が形成され、選択トランジスタ７０を含む半導体基板１上に多層配線層（２～８、１５～２１、３２～６８）が形成され、多層配線層（２～７、１４～２１、３２～６８）の内部に実施例１と同様な抵抗変化素子２２を組み込んだものである。抵抗変化素子２２の周辺の構成は、実施例１と同様である。 In the fifth embodiment, a selection transistor 70 (MOSFET) is formed as a semiconductor element on the semiconductor substrate 1, and multilayer wiring layers (2 to 8, 15 to 21, 32 to 68) are formed on the semiconductor substrate 1 including the selection transistor 70. In the multilayer wiring layer (2-7, 14-21, 32-68) formed, the variable resistance element 22 similar to that of the first embodiment is incorporated. The configuration around the resistance change element 22 is the same as that of the first embodiment.
　多層配線層（２～８、１５～２１、３２～６８）は、半導体基板１上にて、層間絶縁膜２、バリア絶縁膜３、層間絶縁膜４、絶縁性バリア膜７、保護絶縁膜１４、層間絶縁膜１５、エッチングストッパ膜１６、層間絶縁膜１７、バリア絶縁膜２１、層間絶縁膜３２、エッチングストッパ膜３３、層間絶縁膜３４、バリア絶縁膜３７、層間絶縁膜３８、エッチングストッパ膜３９、層間絶縁膜４０、バリア絶縁膜４３、層間絶縁膜４４、エッチングストッパ膜４５、層間絶縁膜４６、バリア絶縁膜４９、層間絶縁膜５０、エッチングストッパ膜５１、層間絶縁膜５２、バリア絶縁膜５５、層間絶縁膜５６、エッチングストッパ膜５７、層間絶縁膜５８、バリア絶縁膜６１、層間絶縁膜６２、及び保護絶縁膜６３の順に積層した絶縁積層体を有する。 The multilayer wiring layers (2 to 8, 15 to 21, and 32 to 68) are formed on the semiconductor substrate 1 with an interlayer insulating film 2, a barrier insulating film 3, an interlayer insulating film 4, an insulating barrier film 7, and a protective insulating film 14. , Interlayer insulating film 15, etching stopper film 16, interlayer insulating film 17, barrier insulating film 21, interlayer insulating film 32, etching stopper film 33, interlayer insulating film 34, barrier insulating film 37, interlayer insulating film 38, etching stopper film 39 , Interlayer insulating film 40, barrier insulating film 43, interlayer insulating film 44, etching stopper film 45, interlayer insulating film 46, barrier insulating film 49, interlayer insulating film 50, etching stopper film 51, interlayer insulating film 52, barrier insulating film 55 , An interlayer insulating film 56, an etching stopper film 57, an interlayer insulating film 58, a barrier insulating film 61, an interlayer insulating film 62, and a protective insulating film 63 are stacked in this order. That.
　多層配線層は、バリア絶縁膜３に形成された下穴にバリアメタル６８を介してプラグ６７が埋め込まれている。多層配線層は、層間絶縁膜４及びバリア絶縁膜３に形成された配線溝にバリアメタル６を介して第１配線５が埋め込まれている。多層配線層は、エッチングストッパ膜１６及び層間絶縁膜１７に形成された配線溝に第２配線１８が埋め込まれており、層間絶縁膜１５、保護絶縁膜１４、及びハードマスク膜１２に形成された下穴にプラグ１９´が埋め込まれており、第２配線１８とプラグ１９´が一体となっており、第２配線及びプラグ１９´の側面と底面がバリアメタル２０によって覆われている。多層配線層は、層間絶縁膜３２及びバリア絶縁膜２１に形成された下穴、及び、層間絶縁膜３４及びエッチングストッパ膜３３に形成された配線溝にバリアメタル３６を介して配線３５が埋め込まれている。多層配線層は、層間絶縁膜３８及びバリア絶縁膜３７に形成された下穴、及び、層間絶縁膜４０及びエッチングストッパ膜３９に形成された配線溝にバリアメタル４２を介して配線４１が埋め込まれている。多層配線層は、層間絶縁膜４４及びバリア絶縁膜４３に形成された下穴、及び、層間絶縁膜４６及びエッチングストッパ膜４５に形成された配線溝にバリアメタル４８を介して配線４７が埋め込まれている。多層配線層は、層間絶縁膜５０及びバリア絶縁膜４９に形成された下穴、及び、層間絶縁膜５２及びエッチングストッパ膜５１に形成された配線溝にバリアメタル５４を介して配線５３が埋め込まれている。多層配線層は、層間絶縁膜５６及びバリア絶縁膜５５に形成された下穴、及び、層間絶縁膜５８及びエッチングストッパ膜５７に形成された配線溝にバリアメタル６０を介して配線５９が埋め込まれている。多層配線層は、層間絶縁膜６２及びバリア絶縁膜６１に形成された下穴にバリアメタル６５を介して配線６４が埋め込まれており、層間絶縁膜６２上にバリアメタル６５を介して配線６４が形成されており、配線６４上にバリアメタル６６が形成されており、バリアメタル６６、配線６４、及びバリアメタル６５を含む層間絶縁膜６２上に保護絶縁膜６３が形成されている。 In the multilayer wiring layer, a plug 67 is embedded in a prepared hole formed in the barrier insulating film 3 via a barrier metal 68. In the multilayer wiring layer, the first wiring 5 is embedded through the barrier metal 6 in the wiring groove formed in the interlayer insulating film 4 and the barrier insulating film 3. In the multilayer wiring layer, the second wiring 18 is embedded in the wiring groove formed in the etching stopper film 16 and the interlayer insulating film 17, and is formed in the interlayer insulating film 15, the protective insulating film 14, and the hard mask film 12. A plug 19 ′ is embedded in the prepared hole, the second wiring 18 and the plug 19 ′ are integrated, and the side surfaces and the bottom surface of the second wiring and the plug 19 ′ are covered with the barrier metal 20. In the multilayer wiring layer, wiring 35 is embedded through barrier metal 36 in pilot holes formed in interlayer insulating film 32 and barrier insulating film 21 and wiring grooves formed in interlayer insulating film 34 and etching stopper film 33. ing. In the multilayer wiring layer, wiring 41 is embedded through barrier metal 42 in pilot holes formed in interlayer insulating film 38 and barrier insulating film 37 and wiring grooves formed in interlayer insulating film 40 and etching stopper film 39. ing. In the multilayer wiring layer, wiring 47 is embedded via barrier metal 48 in pilot holes formed in the interlayer insulating film 44 and the barrier insulating film 43 and wiring grooves formed in the interlayer insulating film 46 and the etching stopper film 45. ing. In the multilayer wiring layer, wiring 53 is embedded via barrier metal 54 in pilot holes formed in interlayer insulating film 50 and barrier insulating film 49 and wiring grooves formed in interlayer insulating film 52 and etching stopper film 51. ing. In the multilayer wiring layer, the wiring 59 is embedded through the barrier metal 60 in the pilot holes formed in the interlayer insulating film 56 and the barrier insulating film 55 and the wiring grooves formed in the interlayer insulating film 58 and the etching stopper film 57. ing. In the multilayer wiring layer, a wiring 64 is embedded in a prepared hole formed in the interlayer insulating film 62 and the barrier insulating film 61 via a barrier metal 65, and the wiring 64 is formed on the interlayer insulating film 62 via the barrier metal 65. The barrier metal 66 is formed on the wiring 64, and the protective insulating film 63 is formed on the interlayer insulating film 62 including the barrier metal 66, the wiring 64, and the barrier metal 65.
　選択トランジスタ７０のソース／ドレイン電極は、対応するプラグ６７、第１配線５、プラグ１９´、第２配線１８、配線３５、４１、４７、５３、５９を介して最上部の配線６４に電気的に接続されている。 The source / drain electrodes of the selection transistor 70 are electrically connected to the uppermost wiring 64 via the corresponding plug 67, first wiring 5, plug 19 ′, second wiring 18, wiring 35, 41, 47, 53, 59. It is connected to the.
　多層配線層は、絶縁性バリア膜７に形成された開口部にて、下部電極となる第１配線５上に抵抗変化素子膜９、第１上部電極１０、及び第２上部電極１１の順に積層した抵抗変化素子２２が形成されており、第２上部電極１１上にハードマスク膜１２が形成されており、抵抗変化素子膜９、第１上部電極１０、第２上部電極１１、及びハードマスク膜１２の積層体の上面乃至側面が保護絶縁膜１４で覆われている。 The multilayer wiring layer is formed by laminating the variable resistance element film 9, the first upper electrode 10, and the second upper electrode 11 in this order on the first wiring 5 serving as the lower electrode at the opening formed in the insulating barrier film 7. The variable resistance element 22 is formed, the hard mask film 12 is formed on the second upper electrode 11, the variable resistance element film 9, the first upper electrode 10, the second upper electrode 11, and the hard mask film The top surface or the side surface of the 12 laminated bodies is covered with a protective insulating film 14.
　抵抗変化素子２２は、下部電極となる第１配線５と、プラグ１９を介して第２配線１８と電気的に接続された上部電極１０、１１と、の間に抵抗変化素子膜９が介在した構成となっている。抵抗変化素子２２は、絶縁性バリア膜７に形成された開口部の領域にて抵抗変化素子膜９と第１配線５が直接接しており、第２上部電極１１上にてプラグ１９と第２上部電極１１とがバリアメタル２０を介して接続されている。プラグ１９は、層間絶縁膜１５、保護絶縁膜１４、及びハードマスク膜１２に形成された下穴にバリアメタル２０を介して埋め込まれている。 In the resistance change element 22, the resistance change element film 9 is interposed between the first wiring 5 serving as a lower electrode and the upper electrodes 10 and 11 electrically connected to the second wiring 18 through the plug 19. It has a configuration. In the resistance change element 22, the resistance change element film 9 and the first wiring 5 are in direct contact with each other in the region of the opening formed in the insulating barrier film 7, and the plug 19 and the second wiring are formed on the second upper electrode 11. The upper electrode 11 is connected via the barrier metal 20. The plug 19 is buried in a prepared hole formed in the interlayer insulating film 15, the protective insulating film 14, and the hard mask film 12 via a barrier metal 20.
　配線（プラグを含む；５、１８、１９、１９´、３５、４１、４７、５３、５９）には銅を用いることができる。最上層の配線６４にはＡｌを用いることができる。プラグ６７にはタングステンを用いることができる。バリアメタル（６、２０、３６、４２、４８、５４、６０）にはＴａ／ＴａＮ積層体を用いることができる。バリアメタル６５、６６にはＴｉ／ＴｉＮ積層体を用いることができる。バリアメタル６８にはＴｉＮを用いることができる。層間絶縁膜（２、４、１５、１７、３２、３４、３８、４０、４４、４６、５０、５２、５６、５８）には比誘電率３以下のＳｉＯＣＨ膜を用いることができる。層間絶縁膜６２にはシリコン酸化膜を用いることができる。保護絶縁膜６３にはシリコン窒化酸化膜を用いることができる。第１配線５上の絶縁性バリア膜７にはＳｉＮを用い、絶縁性バリア膜７以外の絶縁性バリア膜（バリア絶縁膜、エッチングストッパ膜を含む；３、１６、２１、３３、３７、４３、４９、５５、６１）には比誘電率の低いＳｉＣＮ膜を用いることができる。 Copper can be used for wiring (including plugs; 5, 18, 19, 19 ', 35, 41, 47, 53, 59). Al can be used for the uppermost wiring 64. Tungsten can be used for the plug 67. A Ta / TaN laminated body can be used for the barrier metal (6, 20, 36, 42, 48, 54, 60). A Ti / TiN laminated body can be used for the barrier metals 65 and 66. TiN can be used for the barrier metal 68. As the interlayer insulating film (2, 4, 15, 17, 32, 34, 38, 40, 44, 46, 50, 52, 56, 58), a SiOCH film having a relative dielectric constant of 3 or less can be used. A silicon oxide film can be used for the interlayer insulating film 62. A silicon oxynitride film can be used for the protective insulating film 63. SiN is used for the insulating barrier film 7 on the first wiring 5 and an insulating barrier film other than the insulating barrier film 7 (including a barrier insulating film and an etching stopper film; 3, 16, 21, 33, 37, 43) 49, 55, 61), a SiCN film having a low relative dielectric constant can be used.
　抵抗変化素子２２において、下部電極となる第１配線５には銅を用い、抵抗変化素子膜９にはＴａＳｉＯを用い、第１上部電極１０にはＲｕを用い、第２上部電極１１にはＴａＮを用い、第２上部電極１１上のハードマスク膜１２にはＳｉＮ膜を用い、ハードマスク膜１２を含む抵抗変化素子２２を覆う保護絶縁膜１４には高密度プラズマＣＶＤにより形成したＳｉＮ膜を用いることができる。 In the resistance change element 22, copper is used for the first wiring 5 serving as the lower electrode, TaSiO is used for the resistance change element film 9, Ru is used for the first upper electrode 10, and TaN is used for the second upper electrode 11. The SiN film is used for the hard mask film 12 on the second upper electrode 11, and the SiN film formed by high-density plasma CVD is used for the protective insulating film 14 covering the resistance change element 22 including the hard mask film 12. be able to.
　実施例５に係る半導体装置の製造方法は、抵抗変化素子２２の周辺については実施例１と同様な製造方法により作成することができ、その他の部分については当該技術分野における一般的な手法を用いることができる。 In the semiconductor device manufacturing method according to the fifth embodiment, the periphery of the variable resistance element 22 can be formed by the same manufacturing method as that in the first embodiment, and the other methods use general techniques in the technical field. be able to.
　なお、実施例５では、実施例１に係る半導体装置と同様な構成の抵抗変化素子２２を適用した例を説明したが、これに限定されるものではなく、実施例２～４に係る半導体装置と同様な構成の抵抗変化素子を適用することもできる。 In the fifth embodiment, the example in which the variable resistance element 22 having the same configuration as that of the semiconductor device according to the first embodiment is applied has been described. However, the present invention is not limited thereto, and the semiconductor device according to the second to fourth embodiments. It is also possible to apply a resistance change element having the same configuration as in FIG.
　実施例５によれば、実施例１と同様な効果を奏するとともに、抵抗変化素子２２上のプラグ（図１４の１９）と、抵抗変化素子２２の領域外の同一層のプラグ（図１３の１９´）とを同時に形成することで、工程の簡略化を図ることができる。また、実施例５のような構造とすることで、最先端のＵＬＳＩ（Ultra-Large Scale Integration）ロジック内部に抵抗変化素子を搭載することができるようになる。 According to the fifth embodiment, the same effects as those of the first embodiment are obtained, and the plug (19 in FIG. 14) on the variable resistance element 22 and the plug in the same layer outside the region of the variable resistance element 22 (19 in FIG. 13). ′) At the same time, the process can be simplified. Further, by adopting the structure as in the fifth embodiment, the variable resistance element can be mounted inside the most advanced ULSI (Ultra-Large Scale Integration) logic.
　本発明の実施例６に係る半導体装置について説明する。 A semiconductor device according to Example 6 of the present invention will be described.
　実施例６では、実施例１～５に係る半導体装置における第２上部電極１１及びバリアメタル２０に用いる材料を置換したものである。その他の構成は、実施例１～５と同様である。 In Example 6, the materials used for the second upper electrode 11 and the barrier metal 20 in the semiconductor devices according to Examples 1 to 5 are replaced. Other configurations are the same as those in the first to fifth embodiments.
　例えば、図１を参照すると、上部電極の最上部となる第２上部電極１１を窒化チタン（ＴｉＮ）とし、バリアメタル２０を窒化タンタル（ＴａＮ）とする。この場合、密着性に優れ、かつ、接続抵抗を低減させることができる。これは、第２上部電極１１に含まれる成分がＴｉＮであるのに対し、バリアメタル２０に含まれる成分が第２上部電極１１と同一成分である窒素（Ｎ）を含むＴａＮであることから、接続抵抗が低減されたためである。 For example, referring to FIG. 1, the second upper electrode 11 which is the uppermost part of the upper electrode is made of titanium nitride (TiN), and the barrier metal 20 is made of tantalum nitride (TaN). In this case, the adhesion is excellent and the connection resistance can be reduced. This is because the component contained in the second upper electrode 11 is TiN, whereas the component contained in the barrier metal 20 is TaN containing nitrogen (N) which is the same component as the second upper electrode 11. This is because the connection resistance is reduced.
　また、図１を参照すると、上部電極の最上部となる第２上部電極１１をタンタル（Ｔａ）とし、バリアメタル２０を窒化タンタル（ＴａＮ）とする。この場合、密着性に優れ、かつ、接続抵抗を低減させることができる。これは、第２上部電極１１に含まれる成分がＴａであるのに対し、バリアメタル２０に含まれる成分が第２上部電極１１と同一成分であるＴａを含むＴａＮであることから、接続抵抗が低減されたためである。 Referring to FIG. 1, the second upper electrode 11 that is the uppermost part of the upper electrode is made of tantalum (Ta), and the barrier metal 20 is made of tantalum nitride (TaN). In this case, the adhesion is excellent and the connection resistance can be reduced. This is because the component contained in the second upper electrode 11 is Ta, whereas the component contained in the barrier metal 20 is TaN containing Ta, which is the same component as the second upper electrode 11. This is because it has been reduced.
　以上から、）バリアメタル２０と直接触する上部電極の最上部（第２上部電極１１）は、バリアメタル２０に含まれる成分と同一成分を含む材料で構成されていることが好ましい。 From the above, it is preferable that the uppermost part (second upper electrode 11) of the upper electrode in direct contact with the barrier metal 20 is made of a material containing the same component as that contained in the barrier metal 20.
　なお、本発明は、銅多層配線層内に抵抗変化素子を形成する場合、低抵抗かつ高信頼な素子の形成に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。また、抵抗変化素子の構造は、他の膜との積層構造を用いることによっても本発明はなんら限定されることはない。本発明の構成は、銅配線が抵抗変化素子の下部電極、あるいは下部電極と一体化し、かつ抵抗変化素子の上面は銅プラグによって接続されていることである。 Note that the present invention can be applied to any device as long as it relates to the formation of a low-resistance and high-reliability element when a variable resistance element is formed in a copper multilayer wiring layer. There is no limitation on sex. Moreover, the structure of the resistance change element is not limited to the present invention by using a laminated structure with another film. The configuration of the present invention is that the copper wiring is integrated with the lower electrode or the lower electrode of the variable resistance element, and the upper surface of the variable resistance element is connected by a copper plug.
　また、幾つかの好適な実施例に関連付けして本発明を説明したが、これら実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。 Also, while the invention has been described in connection with several preferred embodiments, these embodiments are merely illustrative of the invention and are not meant to be limiting. Can understand.
　また、例えば、本発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅配線上部に抵抗変化素子を形勢する例について説明したが、本発明はそれに限定されるものではなく、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。また、本発明は半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳなどの接合にも適用することができる。また、本発明ではスイッチ機能での実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。 In addition, for example, a semiconductor manufacturing apparatus technology having a CMOS circuit, which is a field of use as the background of the invention made by the present inventor, will be described in detail, and an example in which a variable resistance element is formed on a copper wiring on a semiconductor substrate will be described. However, the present invention is not limited thereto. For example, DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), flash memory, FRAM (Ferro Electric Random Access Memory), MRAM (Magnetic Random Access Memory). ), Semiconductor products having a memory circuit such as a resistance change type memory, bipolar transistor, etc., semiconductor products having a logic circuit such as a microprocessor, or the copper wiring of a board or a package on which the same is posted. it can. The present invention can also be applied to bonding of electronic circuit devices, optical circuit devices, quantum circuit devices, micromachines, MEMS, and the like to semiconductor devices. In the present invention, the example of the switch function has been mainly described. However, the present invention can be used for a memory element using both non-volatility and resistance change characteristics.
　また、できあがりからも本発明による基板の接合方法を確認することができる。具体的には、デバイスの断面をＴＥＭ（Transmission Electron Microscope；透過型電子顕微鏡）観察することで、多層配線層に銅配線が用いられていることを確認し、抵抗変化素子が搭載されている場合には、抵抗変化素子の下面が銅配線であり、上部が銅プラグであるかを観察することで確認することができる。さらにＴＥＭに加えＥＤＸ（Energy Dispersive X-ray Spectroscopy；エネルギー分散型Ｘ線分光法）、ＥＥＬＳ（Electron Energy-Loss Spectroscopy；電子エネルギー損失分光法）などによる元素分析を行うことで、第２上部電極とプラグのバリアメタルが同一材料であるかを確認することができる。さらに、同じく組成分析を行うことで、銅配線上の絶縁性バリア膜と抵抗変化素子の保護膜が同一材料であるかを特定することができる。 Also, the substrate joining method according to the present invention can be confirmed from the completion. Specifically, when a cross section of the device is observed with a TEM (Transmission Electron Microscope), it is confirmed that copper wiring is used in the multilayer wiring layer, and a resistance change element is mounted. It can be confirmed by observing whether the lower surface of the resistance change element is a copper wiring and the upper part is a copper plug. In addition to TEM, elemental analysis by EDX (Energy Dispersive X-ray Spectroscopy), EELS (Electron Energy-Loss Spectroscopy), etc. is performed, so that the second upper electrode and It can be confirmed whether the barrier metal of the plug is the same material. Furthermore, by performing the same composition analysis, it is possible to specify whether the insulating barrier film on the copper wiring and the protective film of the resistance change element are the same material.
　さらに、本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲および精神に該当するものであることは明白である。 Further, it will be apparent to those skilled in the art that numerous changes and substitutions by equivalent components and techniques will be readily apparent to those of ordinary skill in the art after reading this specification. It is clear that it falls within the true scope and spirit of the term.
　１　半導体基板
　２　層間絶縁膜
　３　バリア絶縁膜
　４　層間絶縁膜
　５　第１配線（配線、下部電極）
　５ａ　ＴａＮ／Ｒｕ積層下部電極（第２下部電極）
　６　バリアメタル
　７　絶縁性バリア膜
　８　ハードマスク膜
　９　抵抗変化素子膜
　９ａ　上部抵抗変化素子膜（第２抵抗変化素子膜）
　１０　第１上部電極
　１１　第２上部電極
　１２　ハードマスク膜
　１３、２３、２８　ハードマスク膜（第２ハードマスク膜）
　１４、２４、２９　保護絶縁膜
　１５　層間絶縁膜
　１６　エッチングストッパ膜
　１７　層間絶縁膜
　１８　第２配線
　１９、１９´　プラグ
　２０　バリアメタル
　２１　バリア絶縁膜
　２２、２５、３０、３１　抵抗変化素子
　３２、３４　層間絶縁膜
　３３　エッチングストッパ膜
　３５　配線
　３６　バリアメタル
　３７　バリア絶縁膜
　３８、４０　層間絶縁膜
　３９　エッチングストッパ膜
　４１　配線
　４２　バリアメタル
　４３　バリア絶縁膜
　４４、４６　層間絶縁膜
　４５　エッチングストッパ膜
　４７　配線
　４８　バリアメタル
　４９　バリア絶縁膜
　５０、５２　層間絶縁膜
　５１　エッチングストッパ膜
　５３　配線
　５４　バリアメタル
　５５　バリア絶縁膜
　５６、５８　層間絶縁膜
　５７　エッチングストッパ膜
　５９　配線
　６０　バリアメタル
　６１　バリア絶縁膜
　６２　層間絶縁膜
　６３　保護絶縁膜
　６４　配線
　６５、６６　バリアメタル
　６７　プラグ
　６８　バリアメタル
　７０　選択トランジスタ DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Interlayer insulating film 3 Barrier insulating film 4 Interlayer insulating film 5 1st wiring (wiring, lower electrode)
5a TaN / Ru laminated lower electrode (second lower electrode)
6 Barrier metal 7 Insulating barrier film 8 Hard mask film 9 Resistance change element film 9a Upper resistance change element film (second resistance change element film)
10 First upper electrode 11 Second upper electrode 12 Hard mask film 13, 23, 28 Hard mask film (second hard mask film)
14, 24, 29 Protective insulating film 15 Interlayer insulating film 16 Etching stopper film 17 Interlayer insulating film 18 Second wiring 19, 19 ′ Plug 20 Barrier metal 21 Barrier insulating film 22, 25, 30, 31 Resistance change element 32, 34 Interlayer Insulating film 33 Etching stopper film 35 Wiring 36 Barrier metal 37 Barrier insulating film 38, 40 Interlayer insulating film 39 Etching stopper film 41 Wiring 42 Barrier metal 43 Barrier insulating film 44, 46 Interlayer insulating film 45 Etching stopper film 47 Wiring 48 Barrier metal 49 Barrier insulating film 50, 52 Interlayer insulating film 51 Etching stopper film 53 Wiring 54 Barrier metal 55 Barrier insulating film 56, 58 Interlayer insulating film 57 Etching stopper film 59 Wiring 60 Barrier metal 61 Barrier insulating film 62 Interlayer insulating film 63 Protective insulation Membrane 64 Wiring 65, 66 Barrier metal 67 Plug 68 Barrier metal 70 Select transistor

Claims (10)

  1. 　半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、
    　前記抵抗変化素子は、上部電極と下部電極との間に、抵抗が変化する抵抗変化素子膜が介在した構成となっており、
    　前記多層配線層は、少なくとも、前記下部電極と電気的に接続された配線と、前記上部電極と電気的に接続されたプラグと、を備え、
    　前記プラグの側面乃至底部は、バリアメタルによって覆われており、
    　前記上部電極の最上部は、前記バリアメタルと直接触しており、前記バリアメタルと同一材料、又は前記バリアメタルに含まれる成分と同一成分を含む材料で構成されていることを特徴とする半導体装置。     A semiconductor device having a resistance change element inside a multilayer wiring layer on a semiconductor substrate,
    The resistance change element has a configuration in which a resistance change element film whose resistance changes is interposed between an upper electrode and a lower electrode,
    The multilayer wiring layer includes at least a wiring electrically connected to the lower electrode and a plug electrically connected to the upper electrode,
    The side or bottom of the plug is covered with a barrier metal,
    The uppermost part of the upper electrode is in direct contact with the barrier metal and is made of the same material as the barrier metal or a material containing the same component as the component contained in the barrier metal. apparatus.
  2. 　前記上部電極の最上部、及び前記バリアメタルは、Ｔｉ、Ｔａ、Ｗ、又はそれらの窒化物よりなることを特徴とする請求項１記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the uppermost portion of the upper electrode and the barrier metal are made of Ti, Ta, W, or a nitride thereof.
  3. 　前記配線は、前記下部電極を兼ねることを特徴とする請求項１又は２記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the wiring also serves as the lower electrode.
  4. 　前記配線及び前記下部電極は、銅よりなることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。 4. The semiconductor device according to claim 1, wherein the wiring and the lower electrode are made of copper.
  5. 　前記抵抗変化素子膜は、Ｔａを含む酸化物であることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。 5. The semiconductor device according to claim 1, wherein the variable resistance element film is an oxide containing Ta.
  6. 　前記上部電極は、前記抵抗変化素子膜側から順に第１上部電極、第２上部電極が積層した構成であり、
    　前記第１上部電極は、前記抵抗変化素子膜に係る金属成分よりも酸化の自由エネルギーの絶対値が小さい金属材料を含み、
    　前記第２上部電極は、前記上部電極の最上部であることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。     The upper electrode has a configuration in which a first upper electrode and a second upper electrode are stacked in order from the resistance change element film side.
    The first upper electrode includes a metal material having an absolute value of free energy of oxidation smaller than that of the metal component of the variable resistance element film,
    The semiconductor device according to claim 1, wherein the second upper electrode is an uppermost part of the upper electrode.
  7. 　前記下部電極と前記抵抗変化素子膜の間に絶縁性バリア膜が介在し、
    　前記絶縁性バリア膜は、開口部を有し、
    　前記抵抗変化素子膜は、前記開口部において前記下部電極と接し、
    　前記上部電極上にハードマスク膜が配され、
    　前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体は、上面乃至側面が保護絶縁膜で覆われ、
    　前記保護絶縁膜は、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体の外周にて前記絶縁性バリア膜と接し、
    　前記プラグは、前記保護絶縁膜及び前記ハードマスク膜に形成された下穴を通じて前記バリアメタルを介して前記上部電極に電気的に接続されていることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。     An insulating barrier film is interposed between the lower electrode and the variable resistance element film,
    The insulating barrier film has an opening,
    The variable resistance element film is in contact with the lower electrode in the opening,
    A hard mask film is disposed on the upper electrode;
    The laminate of the hard mask film, the upper electrode, and the resistance change element film is covered with a protective insulating film on the top surface or the side surface,
    The protective insulating film is in contact with the insulating barrier film at the outer periphery of a laminate of the hard mask film, the upper electrode, and the resistance change element film,
    7. The plug according to claim 1, wherein the plug is electrically connected to the upper electrode through the barrier metal through a pilot hole formed in the protective insulating film and the hard mask film. The semiconductor device according to one.
  8. 　前記下部電極と前記抵抗変化素子膜の間に絶縁性バリア膜が介在し、
    　前記絶縁性バリア膜は、開口部を有し、
    　前記抵抗変化素子膜は、前記開口部において前記下部電極と接し、
    　前記上部電極上にハードマスク膜が配され、
    　前記ハードマスク膜上に前記ハードマスク膜と材料が異なる第２ハードマスク膜が配され、
    　前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体は、側面が保護絶縁膜で覆われ、
    　前記保護絶縁膜は、前記第２ハードマスク膜、前記ハードマスク膜、前記上部電極、及び前記抵抗変化素子膜の積層体の外周にて前記絶縁性バリア膜と接し、
    　前記プラグは、前記第２ハードマスク膜、及び前記ハードマスク膜に形成された下穴を通じて前記バリアメタルを介して前記上部電極に電気的に接続されていることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。     An insulating barrier film is interposed between the lower electrode and the variable resistance element film,
    The insulating barrier film has an opening,
    The variable resistance element film is in contact with the lower electrode in the opening,
    A hard mask film is disposed on the upper electrode;
    A second hard mask film made of a material different from that of the hard mask film is disposed on the hard mask film;
    The stacked body of the second hard mask film, the hard mask film, the upper electrode, and the resistance change element film has a side surface covered with a protective insulating film,
    The protective insulating film is in contact with the insulating barrier film at an outer periphery of a laminate of the second hard mask film, the hard mask film, the upper electrode, and the resistance change element film,
    The plug is electrically connected to the upper electrode through the barrier metal through the second hard mask film and a pilot hole formed in the hard mask film. The semiconductor device according to any one of the above.
  9. 　前記抵抗変化素子膜と前記上部電極の間に介在するとともに、前記抵抗変化素子膜における金属成分よりも酸化の自由エネルギーの絶対値の大きい金属の酸化物よりなる第２抵抗変化素子膜と、
    　前記下部電極と前記抵抗変化素子膜の間に介在するとともに、前記下部電極に係る金属の拡散バリア性を有する第２下部電極と、
    を備えることを特徴とする請求項１乃至８のいずれか一に記載の半導体装置。     A second variable resistance element film made of an oxide of a metal interposed between the variable resistance element film and the upper electrode and having an absolute value of an oxidation free energy larger than a metal component in the variable resistance element film;
    A second lower electrode interposed between the lower electrode and the variable resistance element film and having a metal diffusion barrier property related to the lower electrode;
    The semiconductor device according to claim 1, further comprising:
  10. 　半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、
    　下部電極上に抵抗変化素子膜、上部電極をこの順に形成する工程と、
    　前記上部電極上にバリアメタルを形成する工程と、
    　前記バリアメタル上にプラグを形成する工程と、
    を含み、
    　前記バリアメタルは、前記上部電極の最上部と同一材料、又は前記上部電極の最上部に含まれる成分と同一成分を含む材料であることを特徴とする半導体装置の製造方法。     A method of manufacturing a semiconductor device having a resistance change element inside a multilayer wiring layer on a semiconductor substrate,
    Forming a variable resistance element film and an upper electrode in this order on the lower electrode;
    Forming a barrier metal on the upper electrode;
    Forming a plug on the barrier metal;
    Including
    The method for manufacturing a semiconductor device, wherein the barrier metal is made of the same material as the uppermost portion of the upper electrode or a material containing the same component as that contained in the uppermost portion of the upper electrode.
PCT/JP2010/050151 2009-01-09 2010-01-08 Semiconductor device and manufacturing method therefor WO2010079827A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010545791A JP5799504B2 (en) 2009-01-09 2010-01-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009004037 2009-01-09
JP2009-004037 2009-01-09

Publications (1)

Publication Number Publication Date
WO2010079827A1 true WO2010079827A1 (en) 2010-07-15

Family

ID=42316592

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050151 WO2010079827A1 (en) 2009-01-09 2010-01-08 Semiconductor device and manufacturing method therefor

Country Status (2)

Country Link
JP (1) JP5799504B2 (en)
WO (1) WO2010079827A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030559A1 (en) * 2009-09-14 2011-03-17 パナソニック株式会社 Non-volatile memory device and method for producing same
JP2012099659A (en) * 2010-11-02 2012-05-24 Toshiba Corp Storage device and method of manufacturing the same
WO2012074131A1 (en) * 2010-12-03 2012-06-07 日本電気株式会社 Semiconductor device and production method for same
WO2013054515A1 (en) * 2011-10-12 2013-04-18 パナソニック株式会社 Non-volatile semiconductor storage device and method of manufacture thereof
WO2013054506A1 (en) * 2011-10-11 2013-04-18 パナソニック株式会社 Method of manufacturing semiconductor storage element
US10490743B2 (en) 2015-09-24 2019-11-26 Nec Corporation Crossbar switch and method of manufacturing the same and semiconductor device
CN110854266A (en) * 2019-11-27 2020-02-28 上海华力微电子有限公司 Resistive random access memory and forming method thereof
CN112467029A (en) * 2020-11-25 2021-03-09 厦门半导体工业技术研发有限公司 Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112118A1 (en) * 2004-05-14 2005-11-24 Renesas Technology Corp. Semiconductor memory
JP2008135659A (en) * 2006-11-29 2008-06-12 Sony Corp Memory element and memory device
JP2008244090A (en) * 2007-03-27 2008-10-09 Nec Corp Switching device and method for manufacturing switching device
JP2008288436A (en) * 2007-05-18 2008-11-27 Panasonic Corp Nonvolatile semiconductor memory element, manufacturing method thereof, nonvolatile semiconductor device using the nonvolatile memory element, and manufacturing method thereof
JP2008294201A (en) * 2007-05-24 2008-12-04 Fujitsu Ltd Manufacturing method of resistance change memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
CN1175423C (en) * 1999-02-11 2004-11-10 亚利桑那州立大学董事会 Programmable microelectronic device and methods of forming and programming same
WO2008132899A1 (en) * 2007-04-17 2008-11-06 Nec Corporation Resistance change element and semiconductor device including it

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112118A1 (en) * 2004-05-14 2005-11-24 Renesas Technology Corp. Semiconductor memory
JP2008135659A (en) * 2006-11-29 2008-06-12 Sony Corp Memory element and memory device
JP2008244090A (en) * 2007-03-27 2008-10-09 Nec Corp Switching device and method for manufacturing switching device
JP2008288436A (en) * 2007-05-18 2008-11-27 Panasonic Corp Nonvolatile semiconductor memory element, manufacturing method thereof, nonvolatile semiconductor device using the nonvolatile memory element, and manufacturing method thereof
JP2008294201A (en) * 2007-05-24 2008-12-04 Fujitsu Ltd Manufacturing method of resistance change memory device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492743B2 (en) 2009-09-14 2013-07-23 Panasonic Corporation Nonvolatile memory device and method of manufacturing the same
JP4722236B2 (en) * 2009-09-14 2011-07-13 パナソニック株式会社 Nonvolatile memory device and manufacturing method thereof
US8389972B2 (en) 2009-09-14 2013-03-05 Panasonic Corporation Nonvolatile memory device and method of manufacturing the same
WO2011030559A1 (en) * 2009-09-14 2011-03-17 パナソニック株式会社 Non-volatile memory device and method for producing same
JP2012099659A (en) * 2010-11-02 2012-05-24 Toshiba Corp Storage device and method of manufacturing the same
JPWO2012074131A1 (en) * 2010-12-03 2014-05-19 日本電気株式会社 Semiconductor device and manufacturing method thereof
WO2012074131A1 (en) * 2010-12-03 2012-06-07 日本電気株式会社 Semiconductor device and production method for same
WO2013054506A1 (en) * 2011-10-11 2013-04-18 パナソニック株式会社 Method of manufacturing semiconductor storage element
JP5236841B1 (en) * 2011-10-11 2013-07-17 パナソニック株式会社 Manufacturing method of semiconductor memory element
US9142775B2 (en) 2011-10-11 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing semiconductor memory device
WO2013054515A1 (en) * 2011-10-12 2013-04-18 パナソニック株式会社 Non-volatile semiconductor storage device and method of manufacture thereof
JP5282176B1 (en) * 2011-10-12 2013-09-04 パナソニック株式会社 Nonvolatile semiconductor memory device and manufacturing method thereof
US8981333B2 (en) 2011-10-12 2015-03-17 Panasonic Intellectual Property Management, Co., Ltd. Nonvolatile semiconductor memory device and method of manufacturing the same
US10490743B2 (en) 2015-09-24 2019-11-26 Nec Corporation Crossbar switch and method of manufacturing the same and semiconductor device
CN110854266A (en) * 2019-11-27 2020-02-28 上海华力微电子有限公司 Resistive random access memory and forming method thereof
CN112467029A (en) * 2020-11-25 2021-03-09 厦门半导体工业技术研发有限公司 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPWO2010079827A1 (en) 2012-06-28
JP5799504B2 (en) 2015-10-28

Similar Documents

Publication Publication Date Title
JP5382001B2 (en) Semiconductor device and manufacturing method thereof
JP6428860B2 (en) Switching element and method for manufacturing switching element
JP5692297B2 (en) Semiconductor device and manufacturing method thereof
JP5794231B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5799504B2 (en) Semiconductor device and manufacturing method thereof
US20110260133A1 (en) Switching element and manufacturing method thereof
US20160111638A1 (en) Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method
JP2011238828A (en) Semiconductor device and method of manufacturing the same
JP5565570B2 (en) Switching element, switching element manufacturing method, and semiconductor device
JP6665776B2 (en) Switching element and method of manufacturing switching element
JP5527321B2 (en) Resistance change element and manufacturing method thereof
JP5895932B2 (en) Resistance change element, semiconductor device including the same, and manufacturing method thereof
WO2016203751A1 (en) Rectifying element, switching element, and method for manufacturing rectifying element
JP5999768B2 (en) Semiconductor device and manufacturing method thereof
JP5807789B2 (en) Switching element, semiconductor device and manufacturing method thereof
WO2012074131A1 (en) Semiconductor device and production method for same
WO2016157820A1 (en) Switching element, semiconductor device, and method for manufacturing switching element
WO2019176833A1 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10729247

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010545791

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10729247

Country of ref document: EP

Kind code of ref document: A1