WO2010079702A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2010079702A1
WO2010079702A1 PCT/JP2009/071579 JP2009071579W WO2010079702A1 WO 2010079702 A1 WO2010079702 A1 WO 2010079702A1 JP 2009071579 W JP2009071579 W JP 2009071579W WO 2010079702 A1 WO2010079702 A1 WO 2010079702A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
photoelectric conversion
conversion film
harp
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/071579
Other languages
English (en)
French (fr)
Inventor
奥田　義行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to US13/143,264 priority Critical patent/US20110285888A1/en
Priority to JP2010545724A priority patent/JPWO2010079702A1/ja
Publication of WO2010079702A1 publication Critical patent/WO2010079702A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors

Definitions

  • the present invention relates to an imaging device including an imaging element having an electron supply source array in which electron supply sources are arranged and a photoelectric conversion film, and a drive circuit for driving the imaging element.
  • An imaging apparatus includes an electron emission source array in which electron emission sources that draw electrons by applying an electric field are arranged in a matrix, and a photoelectric conversion film (for example, Patent Document 1).
  • the cold cathode type electron emission source include HEED (high-efficiency electron emission device) (for example, Non-Patent Document 1) and Spindt type cold cathode array.
  • HEED high-efficiency electron emission device
  • Spindt type cold cathode array There are also types such as carbon nanotubes.
  • the HEED has a feature that it can be driven at a low voltage and has a simple structure, and application research to an imaging device is underway.
  • As another electron supply element array there is a switching transistor array composed of switching transistors and having a collector or drain electrode connected to a pixel region portion of a photoelectric conversion film.
  • the photoelectric conversion film for example, there is a HARP (High-gain Avalanche Rushing amorphous photoconductor) photoelectric conversion film.
  • HARP High-gain Avalanche Rushing amorphous photoconductor
  • each of the cold cathode electron-emitting devices emits an electron beam (electron beam irradiation) to a corresponding pixel region of the photoelectric conversion film during each driving period. . Then, the holes accumulated in the pixel region of the photoelectric conversion film are neutralized according to the amount of incident light, and the neutralization current is taken out through the electrode of the photoelectric conversion film, thereby An image signal is detected.
  • an image signal is detected by injecting current into the photoelectric conversion film instead of electron beam irradiation.
  • the DC (direct current) component is an image signal of the pixel even if each electron-emitting device has a variation in the amount of emitted electrons.
  • a high voltage for avalanche multiplication is applied to the photoelectric conversion film (HARP).
  • the HARP current detector is coupled by a HARP electrode and a coupling capacitor and is configured to detect the HARP current.
  • a potential fluctuation occurs in the HARP current detector due to the HARP detection current, and the potential fluctuation is applied to the HARP electrode through capacitive coupling by the coupling capacitor, thereby disturbing the applied voltage to the photoelectric conversion film (HARP) and causing noise. It turns out that there is a problem of causing.
  • the present invention has been made in view of the above points, and the object of the present invention is to provide an S / N ratio even when there is a variation in the amount of electrons supplied between the elements of the electron supply element array.
  • An example is to provide an imaging device capable of high performance, high image quality, and high-speed operation. It is also an object of the present invention to provide an imaging apparatus that suppresses disturbance to the HARP applied voltage due to potential fluctuations in the HARP current detector and generates a stable and highly accurate image signal.
  • An imaging apparatus includes a photoelectric conversion film that generates holes corresponding to light incidence by avalanche multiplication, an electron supply source array in which a plurality of electron supply sources are arranged in a matrix, and scanning the electron supply source array A scanning driver that sequentially supplies electrons to a plurality of pixel regions of the photoelectric conversion film, and an imaging device comprising: Photoelectric conversion that detects the photoelectric conversion film current that flows when the holes generated in the photoelectric conversion film and the electrons supplied to the photoelectric conversion film from the electron supply array are combined with the photoelectric conversion film and the capacitor.
  • a membrane current detector An offset current source that generates an offset current and superimposes it on the photoelectric conversion film current; An integrator that time-integrates a current in which an offset current is superimposed on a photoelectric conversion film current to generate an integral signal; Sampling means for sampling the integrated signal and generating an image signal for each pixel period for supplying electrons to each of the pixel regions.
  • FIG. 1 It is a block diagram which shows the structure which takes out the neutralization electric current from the electrode of the conventional photoelectric conversion film, and extracts an image signal component by a low-pass filter (LPF).
  • LPF low-pass filter
  • FIG. 2 is a block diagram showing a configuration of a HEED cold cathode array, a Y scan driver and an X scan driver that drive the HEED cold cathode array, and a controller that controls the entire apparatus. It is a figure explaining the structure of an active drive type HEED cold cathode array, Comprising: It is a fragmentary sectional view which shows a pixel part typically. It is a figure which shows typically the structure of the imaging device of a present Example. It is a block diagram which shows the structure of the image signal detection part shown in FIG. It is a figure which shows typically the output signal waveform of each component of the image signal detection part shown in FIG.
  • region of a HARP photoelectric converting film differs, and the amount of emitted electrons from a HEED cold cathode array element differs. is there. It is a figure which shows typically the operation
  • FIG. 3 is a cross-sectional view schematically showing the configuration of the HEED cold cathode HARP image sensor 10.
  • a HEED cold cathode HARP imaging device (hereinafter also referred to as a cold cathode imaging device) 10 includes an active drive type HEED (High-efficiency Electron Emission Device) cold cathode array, HARP (High-gain Avalanche Rushing amorphous Photoconductor) photoelectric conversion film, and the like. It is an image sensor combining the above.
  • HEED High-efficiency Electron Emission Device
  • HARP High-gain Avalanche Rushing amorphous Photoconductor
  • the cold cathode imaging device 10 includes a HARP photoelectric conversion film 11, a HEED cold cathode array chip 24, and a mesh electrode (intermediate electrode) 15 disposed between the HARP photoelectric conversion film 11 and the HEED cold cathode array 20.
  • the HEED cold cathode array chip 24 includes an active drive type HEED cold cathode array (hereinafter simply referred to as a HEED cold cathode array) 20, a Y scan driver 22 and an X scan driver 23 (not shown). Are integrally formed.
  • a photoelectric conversion film having a HARP structure is used as the photoelectric conversion film and a cold cathode array having a HEED structure is used as the cold cathode array will be described, these are merely examples and photoelectric conversion films having other configurations and A cold cathode array or an electron supply source may be used.
  • the HARP photoelectric conversion film 11 is formed on a translucent conductive film 12, and the translucent conductive film 12 is formed on a translucent substrate 13.
  • the HARP photoelectric conversion film 11 is mainly composed of amorphous selenium (Se), but other materials such as silicon (Si), lead oxide (PbO), cadmium selenide (CdSe), gallium arsenide.
  • a compound semiconductor such as (GaAs) can also be used.
  • the translucent conductive film 12 can be formed of a tin oxide (SnO 2 ) film, an ITO (indium tin oxide) film, or the like.
  • a predetermined positive voltage (hereinafter also referred to as a HARP potential or a HARP voltage) is applied to the translucent conductive film 12 via a connection terminal (input / output terminal) T1 provided in the glass housing 10A. Is done.
  • substrate 13 should just be formed with the material which permeate
  • transmits the light of the wavelength which the cold cathode image pick-up element 10 images.
  • it is made of a material such as glass that transmits visible light
  • it is formed of a material such as sapphire or quartz glass that transmits ultraviolet light.
  • it may be formed of a material that transmits X-rays, such as beryllium (Be), silicon (Si), boron nitride (BN), aluminum oxide (Al 2 O 3 ), or the like. That's fine.
  • the mesh electrode 15 is provided with a plurality of openings and is formed of a known metal material, alloy, semiconductor material, or the like.
  • a predetermined positive voltage (hereinafter also referred to as mesh voltage or mesh potential) is applied to the mesh electrode 15 via the connection terminal T5.
  • the mesh electrode is an intermediate electrode provided for electron acceleration and surplus electron recovery.
  • the gate electrode of a MOS (Metal Oxide Semiconductor) transistor that drives the HEED is connected to an X scan driver 23 (horizontal scan circuit), and the source electrode (S) is Y scanned. Connected to a driver 22 (vertical scanning circuit), dot sequential scanning is performed.
  • the Y scan driver 22 and the X scan driver 23 are configured as one chip integrally with the HEED cold cathode array 20 on the HEED cold cathode array chip 24, and are provided in the glass housing 10A (not shown). Signals, voltages, and the like necessary for driving the HEED cold cathode array chip 24 are supplied through connection terminals (input / output terminals) T2, T3, and T4 provided in the glass housing 10A.
  • All these components are vacuum-sealed in a glass housing 10A sealed with frit glass or indium metal.
  • FIG. 4 is a block diagram showing the configuration of the HEED cold cathode array 20, the Y scan driver 22 that drives the HEED cold cathode array 20, the X scan driver 23, and the controller 25 that controls the entire apparatus.
  • the Y scan driver 22 and the X scan driver 23 are configured as one chip as the HEED cold cathode array chip 24.
  • the controller 25 and other circuits described later may be provided on the chip.
  • the HEED cold cathode array 20 is an active drive field emission array (FEA: Field) in which a HEED cold cathode array is directly laminated and integrated on a drive circuit LSI formed on a Si wafer. It is possible to cope with high-speed driving (for example, the driving pulse width of one pixel is several tens of ns or less) of the imaging operation in which dot sequential scanning is performed.
  • the HEED cold cathode array 20 has n rows and m columns connected to scanning drive lines (hereinafter simply referred to as scanning lines) of n lines and m lines in the Y direction (vertical direction) and the X direction (horizontal direction), respectively.
  • It is composed of a plurality of pixels in a matrix array (number of pixels is n ⁇ m). For example, it is configured as a high-definition HEED cold cathode array having 640 ⁇ 480 pixels (VGA standard).
  • the Y scan driver 22 and the X scan driver 23 perform dot sequential scanning and pixel scanning based on control signals such as a vertical synchronization signal (V-Sync), a horizontal synchronization signal (H-Sync), and a clock signal (CLK) from the controller 25.
  • V-Sync vertical synchronization signal
  • H-Sync horizontal synchronization signal
  • CLK clock signal
  • FIG. 5 is a diagram for explaining the structure of the active drive type HEED cold cathode array 20, and is a partial sectional view schematically showing an enlarged pixel portion.
  • a drive circuit 40 composed of a MOS transistor array and a Y scan driver 22 and an X scan driver 23 that drive and control the drive circuit 40 are formed, and then a HEED portion 31 is formed above the drive circuit 40. Has been.
  • the HEED portion 31 includes a lower electrode 33, a silicon (Si) layer 34, a silicon oxide (SiO x) layer 35, for example, an upper electrode 36 made of tungsten (W), and a carbon (C) layer 37.
  • This is a MIS (Metal-Insulator-Semiconductor) -type cold cathode electron emission source having a structure.
  • the upper electrode 36 of the HEED cold cathode array 20 is common to all pixels, and the lower electrode 33 and the Si layer 34 are divided to electrically separate each pixel.
  • the lower electrode 33 of the HEED portion 31 is connected to the drain electrode D of the MOS transistor of the drive circuit 40 through a via hole. Further, as described above, the gate electrode G and the source electrode S of the MOS transistor are connected to the X scan driver 23 and the Y scan driver 22. Then, switching of the pixel that emits electrons is performed by controlling the drain potential of the MOS transistor, that is, the potential of the lower electrode 33 of each pixel of the HEED portion 31.
  • the number of pixels of the HEED cold cathode array 20 is, for example, 640 ⁇ 480 pixels (VGA), and the size of one pixel is 20 ⁇ 20 ⁇ m 2 .
  • An emission site ES that is an opening for electron emission is provided on the surface of one pixel.
  • 3 ⁇ 3 emission sites ES (1 ⁇ m ⁇ ) having a diameter DE of about 1 ⁇ m are formed in an 8 ⁇ 8 ⁇ m 2 region of one pixel.
  • an electron current of several microamperes ( ⁇ A) is emitted from one emission site ES (emission current density is about 4 A / cm 2 ).
  • FIG. 6 is a diagram schematically illustrating the configuration of the imaging apparatus 50 according to the present embodiment.
  • the imaging device 50 includes an image signal detection unit 51 and a controller 25 that controls the Y scanning driver 22, the X scanning driver 23, and the image signal detection unit 51.
  • an external power supply circuit is connected to the translucent conductive film 12, and a predetermined positive voltage (HARP voltage) Vharp is applied to the HARP photoelectric conversion film 11, and through the capacitor C1.
  • the HARP current is configured to be supplied to the image signal detection unit 51.
  • Each component of the imaging device 50 including the Y scanning driver 22, the X scanning driver 23, the image signal detection unit 51, and the controller 25 operates (synchronously) based on the clock signal (CLK), and will be described here. Various operations such as detection of various signals, driver driving, and signal processing are performed.
  • CLK clock signal
  • FIG. 7 is a block diagram showing a configuration of the image signal detection unit 51.
  • the image signal detector 51 includes a HARP signal detector 53, an integrator 55, and a sample / hold circuit 56. As described above, these components of the image signal detection unit 51 operate based on the control of the controller 25 and the clock signal (CLK).
  • FIG. 8 schematically shows the output signal waveform of each component of the image signal detection unit 51.
  • the pixel period (pixel period) is also referred to as pixel periods PX (j) and PX (j + 1). Note that in an imaging device having 640 ⁇ 480 pixels (VGA standard), the length of a pixel period is generally about several tens ns (nanoseconds), for example, 80 ns.
  • the HARP signal detector 53 is connected to the capacitor C1 provided in the HARP photoelectric conversion film 11, and detects the HARP current signal for each pixel based on the clock signal (CLK).
  • FIG. 8 shows a case where the amount of emitted electrons from the elements corresponding to the pixels PX (j) and PX (j + 1) of the HEED cold cathode array 20 is equal, and the HARP photoelectric conversion film 11 is applied to the pixel region.
  • the case where the incident light amounts are different that is, the case where the incident light amount of PX (j + 1) is larger than the incident light amount of PX (j) is shown.
  • the duration of the HARP current neutralization current
  • T (j) ⁇ T (j + 1).
  • the integrator 55 integrates the HARP current for each of the pixel periods PX (j) and PX (j + 1) while resetting the integration value at the end of the pixel period.
  • the integrator 55 can be configured using, for example, an operational amplifier. Alternatively, a circuit using current sinking and capacitor charging can be used.
  • FIG. 13 is a circuit diagram showing an example of the circuit configuration of the integrator 55. That is, the integrator 55 includes, for example, an operational amplifier 61 and a capacitor C. The non-inverting input (+) of the operational amplifier 61 is grounded (GND), and the inverting input ( ⁇ ) and the output are connected via a capacitor C. The output of the operational amplifier 61 is connected to a sample and hold (S / H) circuit 56. The inverting input ( ⁇ ) of the operational amplifier 61 is connected to the HARP signal detector 53 and supplied with a HARP current signal. Accordingly, the HARP current signal from the HARP signal detector 53 is integrated by the integrator 55, and the integrated value is supplied to the sample and hold circuit 56. Further, a resistor may be provided in series between the input side of the operational amplifier 61, that is, between the inverting input ( ⁇ ) and the HARP signal detector 53.
  • the integrator 55 is provided with a reset circuit (not shown) that discharges the electric charge of the capacitor C. As described above, each component of the image signal detection unit 51 including the integrator 55 operates under the control of the controller 25. As described in detail later, the integral value of the integrator 55 is reset by the control of the controller 25 at the end of the pixel period.
  • FIG. 14 shows an emitter-sucking type integrator using a bipolar transistor 62 and a capacitor C. That is, the HARP current signal from the HARP signal detector 53 is supplied to the emitter of the bipolar transistor 62. Further, the collector connected to the capacitor C is connected to the sample and hold circuit 56, and the integral value of the HARP current signal is supplied to the sample and hold circuit 56.
  • FIG. 15 shows a source suction type integrator using a field effect transistor (FET) 63 and a capacitor C. That is, the HARP current signal from the HARP signal detector 53 is supplied to the source of the FET 63. The drain connected to the capacitor C is connected to the sample and hold circuit 56, and the integral value of the HARP current signal is supplied to the sample and hold circuit 56.
  • FET field effect transistor
  • the configuration of the integrator 55 is not limited to these. Any structure that integrates the HARP current signal and outputs the integrated value may be used.
  • the integrator 55 resets the integration value at the end of the pixel period.
  • the sample and hold circuit 56 samples the integrated waveform of the HARP current in a predetermined sampling period ST at the end of each pixel period, and holds the sampling value.
  • the sample and hold circuit 56 may have a peak detection circuit, detect the peak value of the integrated waveform in each pixel period, and hold the peak value. In the following, an example will be described in which the sample and hold circuit 56 samples and holds the integral value at the end of each pixel period.
  • the sample and hold circuit 56 outputs the hold value as the image signal SV. Therefore, the image signal detection unit 51 can generate an accurate image signal corresponding to the amount of light incident on each pixel region of the HARP photoelectric conversion film 11.
  • FIG. 9 shows the case where the amount of incident light to each pixel region of the HARP photoelectric conversion film 11 is equal and the amount of emitted electrons from the elements of the HEED cold cathode array 20 is different, that is, the amount of HEED emitted electrons (emitted current) E (j). ⁇ E (j + 1) is shown.
  • the HARP current value pulse wave height
  • Ih (j) ⁇ Ih (j + 1) the HARP current period is T (j)> T (j + 1).
  • the integrator 55 integrates the HARP current for each pixel period PX (j), PX (j + 1) +1 while resetting the integration value at the end of each pixel period.
  • the image signal detection unit 51 can generate an accurate image signal corresponding to the amount of light incident on the pixel region of the HARP photoelectric conversion film 11. Further, since the integrator 55 is used, noise due to variations in the amount of emitted electrons does not occur.
  • the amount of incident light to each pixel region is the same and the amount of emitted electrons is different has been described.
  • the amount of incident light to each pixel region is different, and Even when the amount of emitted electrons from the elements of the HEED cold cathode array 20 is different, an accurate integrated value corresponding to the amount of incident light can be obtained, and the noise caused by the variation in the amount of emitted electrons is also the same. .
  • the conventional configuration using the LPF for signal detection has a problem that noise due to variations in the amount of emitted electrons of the electron-emitting devices occurs in the image signal.
  • the signal-to-noise ratio (S / N) is high and high. An image signal with high image quality can be generated.
  • FIG. 10 is a block diagram showing a configuration of an image signal detection unit 51 that is Embodiment 2 of the present invention.
  • the image signal detection unit 51 includes a HARP signal detector 53, an integrator 55, a sample / hold circuit 56, and a difference calculator 57.
  • FIG. 11 shows each component of the image signal detection unit 51 when the amount of incident light on each pixel region of the HARP photoelectric conversion film 11 is different and the amount of electrons emitted from the elements of the HEED cold cathode array 20 is different.
  • the output signal waveform is schematically shown. That is, the amount of HEED emission electrons (emission current) is E (j) ⁇ E (j + 1), and the HARP current value (pulse wave height) is Ih (j) ⁇ Ih (j + 1). It is the same as that of an Example.
  • G (j) ⁇ G (j + 1).
  • the first embodiment has a configuration in which the integrator 55 integrates the HARP current for each pixel period PX (j), PX (j + 1) while resetting the integration value at the end of each pixel period.
  • the integrator 55 continues to integrate the HARP current for a predetermined period. That is, the integrator 55 continues to integrate the HARP current over a predetermined number of pixel periods, and performs an integration signal (integration value) reset operation at the end of the last pixel period for each predetermined number of pixel periods. It can be constituted as follows.
  • the integrator 55 continues the integration of the HARP current over the predetermined period over the scanning period of one horizontal scanning line Yk (kth scanning line), and performs a reset operation for each scanning of the horizontal scanning line.
  • Yk kth scanning line
  • the difference calculator 57 calculates the difference between the integral values of the pixel PX (j ⁇ 1) preceding this from the integral value of the current pixel PX (j), and uses the difference as the current pixel PX.
  • (j) be the pixel luminance (pixel value) G (j).
  • the reset operation of the integrator 55 is performed in the blanking period after the effective horizontal scanning period which is a period other than the pixel period.
  • the reset operation of the integrator 55 may require a time of several ns to several tens of ns due to, for example, extraction of charges in the integrator 55.
  • the reset operation is performed in the blanking period without providing the reset period in each pixel period.
  • the difference calculator 57 is preceded. What is necessary is just to be comprised so that the difference of a pixel and the present pixel may be calculated.
  • the present embodiment since it is not necessary to provide a reset period in each pixel period, it is possible to set the pixel period to be short and to provide an imaging device capable of operating at high speed. it can. Similarly to the above embodiment, no noise is generated in the image signal even if there is a variation in the amount of emitted electrons, and in principle, a signal / noise ratio (S / N) is high and a high-quality image signal is generated. be able to.
  • FIG. 16 is a block diagram illustrating a configuration of an integral type detection unit 71 that is Embodiment 3 of the present invention.
  • the integral type detector 71 operates as a HARP signal detector and an integrator. More specifically, integrating detector 71, the current pick-transistor 72, the offset current source 73 consisting of a constant current source, and a storage capacitor C A and the reset circuit 74 operates as a current integrator.
  • the output of the integrating detector 71 is supplied to a sample / hold circuit (S / H) 56, and the output of the sample / hold circuit 56 is output as an image signal via a clamp circuit 76.
  • the integral type detection unit 71 operates under the control of the controller 25.
  • the transistor 72 has a so-called grounded base circuit configuration. Although the case where the base (B) of the transistor 72 is grounded (GND) is shown, it may be fixed to a predetermined base voltage (V B ).
  • the base electrode voltage is fixed and the emitter (E) electrode is used as a current injection terminal, and the emitter current injected from the HARP photoelectric conversion film (HARP electrode) 11 through the coupling capacitor C1 is collected in the collector (C )
  • the transistor 72 operates as a photoelectric conversion film current detector.
  • the base may be used in correspondence with the gate, the emitter in the source, and the collector in correspondence with the drain.
  • FIG. 17 is a diagram schematically illustrating the characteristics of the current capturing transistor 72, and is a diagram illustrating the relationship of the emitter current Ie with respect to the base-emitter voltage Vbe.
  • the change ( ⁇ Vbe1) of the base-emitter voltage Vbe with respect to the change ( ⁇ Ie1) of the emitter current Ie is small. That is, the impedance is small (the slope of the Ie-Vbe characteristic is large), and the potential fluctuation of the emitter (point Q in FIG. 16) is small.
  • the base-emitter voltage Vbe greatly changes ( ⁇ Vbe2) (impedance is large) with respect to the change ( ⁇ Ie2) of the emitter current Ie.
  • the emitter electrode is connected to the HARP electrode (HARP photoelectric conversion film) 11 through the coupling capacitor C1
  • the fluctuation component of the base-emitter voltage Vbe is also applied to the HARP electrode 11 through capacitive coupling by the coupling capacitor C1.
  • This fluctuation is an alternating current component and is pulsed as described above, and therefore disturbs the HARP voltage (Vharp) and at the same time causes noise.
  • the HARP voltage Vharp is closely related to the sensitivity of the HARP photoelectric conversion film 11, the disturbance of the voltage applied to the photoelectric conversion film 11 becomes the detection sensitivity.
  • the HARP detection current is an AC component detected through capacitive coupling, and current may flow in the negative direction (current In indicated by a broken line arrow in the figure). Therefore, when the current direction changes from minus to plus or vice versa, distortion occurs or detection gain fluctuates.
  • FIG. 18 is a diagram schematically showing output signal waveforms of each component of the present embodiment.
  • an offset current source 73 for superimposing an offset current (Ioffset) on the HARP electrode current is provided. That is, as shown in FIG. 18, the offset current Ioffset is superimposed on the HARP electrode current (detection current) Iharp flowing into the emitter electrode of the transistor 72 via the coupling capacitor C1.
  • the transistor 72 operates in an operation range in which the variation of the base-emitter voltage Vbe with respect to the variation of the emitter current is small (impedance is small).
  • the potential fluctuation at the emitter electrode Q point, that is, the HARP current detection point
  • the potential fluctuation to the HARP voltage Vharp via the coupling capacitor C1 can be suppressed to a small value. Therefore, disturbance of the detection current and sensitivity of the HARP photoelectric conversion film 11 can be suppressed.
  • FIG. 18 shows a case where there are three luminances (luminances L1, L2, L3, L1 ⁇ L2 ⁇ L3) in the pixel period PX (j). That is, when the luminance of the pixel period PX (j) is L1, the current integration of the superimposed current (Iharp + Ioffset) is started from the start time (T1) of the pixel period PX (j), and the neutralization of holes is finished.
  • the reset circuit 74 includes a switch connected in parallel between both terminals of the storage capacitor C A , and conducts between both terminals of the capacitor C A according to a control signal (reset signal) Srs from the controller 25. Then, the accumulated charge is discharged and a reset operation is performed.
  • the reset circuit 74 can be composed of a transistor such as an FET, for example.
  • An integral value G1 at the time (T2) is obtained.
  • the luminance in the pixel period PX (j) is L2 and L3
  • the offset current Ioffset is preferably a value such that the HARP current is always positive according to the amount of electrons emitted from the HEED electron emission source. That is, it is preferably larger than the emission current (absolute value) of HEED. Specifically, the current is preferably larger than the current due to the emitted electrons from one pixel (the total number of emitted electrons from the emission site ES in one pixel).
  • the integration output from the integration type detection unit 71 is output as an image signal via the sample and hold (S / H) circuit 56 and the clamp circuit 76.
  • the clamp circuit 76 includes, for example, a capacitor Ccl connected in series with the output of the S / H circuit 56, and a transistor such as an FET provided between the image signal output line and the ground potential (GND). It can be configured as a circuit comprising In the reproduction of the AC signal, the DC (direct current) level is not fixed. Therefore, the output terminal (image signal output) from the S / H circuit 56 is clamped to determine the DC level (that is, in the case of an image signal, the black level is fixed to 0V). That is, the clamp circuit 76 performs an operation for eliminating the DC deviation remaining in the output of the integral type detection unit 71.
  • the switch of the clamp circuit 76 is turned on, and the image signal output voltage is set to 0 V (ground point). ). That is, clamping is performed so that the voltage at the time of blanking (the luminance value is 0) is forcibly set to 0V. Thereafter, the switch of the clamp circuit 76 is turned off (off).
  • an image luminance value (voltage difference) based on blanking (black level, 0 V) is obtained. That is, blanking (black level) is used as a reference for image luminance value (luminance value is zero). That is, it is possible to generate an image signal with an accurate brightness with a black level.
  • the clamping operation can be performed by a control signal (clamp signal Scl) from the controller 25, for example.
  • a control signal clamp signal Scl
  • the above circuit configuration of the clamp circuit 76 is merely an example, and the level of the image luminance value is set to a predetermined DC level (such as 0 V) during the period when the image signal is black level (the luminance value is zero) during blanking or the like. What is necessary is just to be comprised so that it may confirm.
  • the offset current is superimposed on the HARP signal current to suppress the voltage fluctuation of the current detection terminal due to the change of the signal current, and the voltage fluctuation to the capacitor-coupled HARP electrode. Can be suppressed. Therefore, it is possible to provide an imaging device that suppresses disturbance in the luminance detection current and sensitivity, generates a high-quality image signal with a high signal-to-noise ratio (S / N).
  • the above embodiments can be applied in combination as appropriate.
  • the HEED cold cathode array is used as the cold cathode array and the HARP photoelectric conversion film is used as the photoelectric conversion film.
  • various cold cathode arrays, electron supply sources, photoelectric conversions are described.
  • the present invention can be applied to an imaging device using a film.
  • the materials, numerical values, and the like shown in the above embodiments are merely examples.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　光電変換膜とキャパシタを介して結合され、光電変換膜に生成された正孔と電子供給源アレイから光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、オフセット電流を生成して光電変換膜電流に重畳するオフセット電流源と、光電変換膜電流にオフセット電流が重畳された電流を時間積分して積分信号を生成する積分器と、画素領域の各々に電子を供給する画素期間ごとに上記積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有する。

Description

撮像装置
　本発明は、電子供給源が配列された電子供給源アレイと光電変換膜とを有する撮像素子、及び当該撮像素子を駆動する駆動回路からなる撮像装置に関する。
　電界を印加することによって電子を引き出す電子放出源をマトリクス状に配置した電子放出源アレイと、光電変換膜とを備えた撮像装置が提案されている（例えば、特許文献１）。冷陰極型電子放出源としては、例えば、ＨＥＥＤ（high-efficiency electron emission device）（例えば、非特許文献１）やスピント型の冷陰極アレイがある。また、カーボンナノチューブ等のタイプがある。ＨＥＥＤは、低電圧駆動が可能であり、構造が単純であるという特長を有し、撮像デバイスへの応用研究が進められている。また、他の電子供給素子アレイとしては、スイッチングトランジスタで構成され、コレクタあるいはドレイン電極が光電変換膜の画素領域部分に接続されたスイッチングトランジスタ・アレイがある。
　また、光電変換膜としては、例えば、ＨＡＲＰ（High-gain Avalanche Rushing amorphous Photoconductor) 光電変換膜がある。
　例えば、冷陰極型電子放出素子アレイを用いた撮像装置においては、冷陰極型電子放出素子の各々がそれぞれの駆動期間に光電変換膜の対応する画素領域へ電子ビーム放出（電子ビーム照射）を行う。そして、その光電変換膜の画素領域に入射光の光量に応じて蓄積されている正孔を中和し、その中和電流を光電変換膜の電極を通じて取り出すことで光電変換膜の当該画素領域の画像信号を検出する。なお、スイッチングトランジスタ・アレイにおいては、電子ビーム照射の代わりに光電変換膜への電流注入によって画像信号の検出がなされる。
　従来技術においては、例えば、図１に示すように、光電変換膜電流検出器１０１によって光電変換膜の電極（ＨＡＲＰ電極）から中和電流（ＨＡＲＰ電流）を取り出し、これを電圧値に変換した後、ローパスフィルタ（ＬＰＦ）１０２を通すことによって画像信号成分を抽出するように構成されていた。この方法は回路が簡便であるというのが最大の利点である。
　図２に示すように、画素（ＰＸ(j)，ＰＸ(j+1)）ごとに放出電子量（ＨＥＥＤ放出電流）にばらつきがある場合、放出電子量の少ない画素（ＰＸ(j)）では波高値が低く時間幅（Ｔ(j)）が長くなり、放出電子量の多い画素（ＰＸ(j+1)）では波高値が高く時間幅（Ｔ(j+1)）が短くなる。ＨＡＲＰ電流の積分値Ｉｈ(k)×Ｔ(k)＝Ｑpx(k)、（ｋ＝j,j+1）は光電変換膜の対応画素の蓄積正孔量であるので、ＬＰＦ１０２を通した後のＤＣ（直流）成分は、各電子放出素子に放出電子量のばらつきがあっても当該画素の画像信号になっている。
　しかしながら、図２に示すように、各電子放出素子に放出電子量のばらつきがある場合、光電変換膜（ＨＡＲＰ）電流波形のパルス幅及び高さは異なるため、ＬＰＦ１０２を通した後の波形は変則的な変調がかかった状態となる。すなわち、ＨＡＲＰ電流パルスが均一な場合とは異なり、ＬＰＦ１０２の帯域内に当該変則的変調に起因する周波数成分が生じることとなる。従って、各電子放出素子に放出電子量のばらつきがあると画像信号のノイズとなって現れ、信号雑音比（Ｓ／Ｎ）の低下、画質の劣化を生じさせるという問題があった。
　さらに、撮像装置の高精細度化の要請も高まってきており、高速に動作が可能で、かつＳ／Ｎの高い高画質・高性能な撮像装置を実現することが望まれている。
特開平６－１７６７０４号公報 パイオニアＲ＆Ｄ誌、Vol.17, No.2, 2007,pp.61-69
　
　光電変換膜（ＨＡＲＰ）にはアバランシェ増倍のための高電圧が印加されている。ＨＡＲＰ電流検出器は、ＨＡＲＰ電極と結合キャパシタによって結合され、ＨＡＲＰ電流を検出するように構成されている。しかしながら、ＨＡＲＰ検出電流によりＨＡＲＰ電流検出器において電位変動が生じ、その電位変動が結合キャパシタによる容量結合を通じてＨＡＲＰ電極に印加されることによって光電変換膜（ＨＡＲＰ）への印加電圧を乱れさせてノイズの原因になるという問題があることが分かった。
　本発明は、上記した点に鑑みてなされたものであって、その目的とするところは、電子供給素子アレイの各素子間に電子供給量のばらつきがある場合であっても、Ｓ／Ｎの高い高性能、高画質、高速動作が可能な撮像装置を提供することが一例として挙げられる。また、ＨＡＲＰ電流検出器における電位変動によるＨＡＲＰ印加電圧への乱れを抑制して安定かつ高精度の画像信号を生成する撮像装置を提供することも本発明の目的の１つである。
　本発明の撮像装置は、アバランシェ増倍により光入射に対応した正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、電子供給源アレイを走査して光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
　光電変換膜とキャパシタを介して結合され、光電変換膜に生成された正孔と電子供給源アレイから光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、
　オフセット電流を生成して光電変換膜電流に重畳するオフセット電流源と、
　光電変換膜電流にオフセット電流が重畳された電流を時間積分して積分信号を生成する積分器と、
　画素領域の各々に電子を供給する画素期間ごとに上記積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有している。
従来の光電変換膜の電極から中和電流を取り出し、ローパスフィルタ（ＬＰＦ）によって画像信号成分を抽出する構成を示すブロック図である。 図１に示す従来技術において、電子放出素子に放出電子量のばらつきがある場合、ＬＰＦの帯域内に変則的変調に起因するノイズが生じることを示す図である。 ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子の構成を模式的に示す断面図である。 ＨＥＥＤ冷陰極アレイ、ＨＥＥＤ冷陰極アレイを駆動するＹ走査ドライバ及びＸ走査ドライバ、装置全体を制御するコントローラの構成を示すブロック図である。 アクティブ駆動型ＨＥＥＤ冷陰極アレイの構造を説明する図であって、画素部分を模式的に示す部分断面図である。 本実施例の撮像装置の構成を模式的に示す図である。 図６に示す画像信号検出部の構成を示すブロック図である。 図７に示す画像信号検出部の各構成要素の出力信号波形を、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が等しい場合について模式的に示す図である。 ＨＡＲＰ光電変換膜の各画素領域への入射光量が等しく、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が異なる場合の画像信号検出部の各構成要素の出力信号波形を模式的に示す図である。 本発明の実施例２である画像信号検出部の構成を示すブロック図である。 ＨＡＲＰ光電変換膜の各画素領域への入射光量が異なり、かつ、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が異なる場合における、画像信号検出部各構成要素の出力信号波形を模式的に示す図である。 走査ラインＹｋにおいて、Ｘ方向（水平方向）の走査駆動によって当該走査ラインの画素ＰＸ(j)を点順次走査する場合の動作及び積分リセット動作を模式的に示す図である。 積分器の回路構成の一例を示す回路図である。 積分器の回路構成の他の例を示す回路図である。 積分器の回路構成の他の例を示す回路図である。 本発明の実施例３である積分型検出部の構成を示すブロック図である。 電流取り込み用トランジスタのベース・エミッタ間電圧Ｖbeに対するエミッタ電流Ｉeの関係を示す図である。 実施例３の各構成要素の出力信号波形を模式的に示す図である。
　以下、本発明の実施例を図面を参照しつつ説明する。尚、以下に説明する図において、実質的に同一又は等価な構成要素には同一の参照符を付している。
　図３は、ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子１０の構成を模式的に示す断面図である。ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子（以下、冷陰極撮像素子ともいう。）１０は、アクティブ駆動型ＨＥＥＤ（High-efficiency Electron Emission Device）冷陰極アレイとＨＡＲＰ（High-gain Avalanche Rushing amorphous Photoconductor) 光電変換膜とを組み合わせた撮像素子である。より詳細には、冷陰極撮像素子１０は、ＨＡＲＰ光電変換膜１１と、ＨＥＥＤ冷陰極アレイチップ２４と、ＨＡＲＰ光電変換膜１１及びＨＥＥＤ冷陰極アレイ２０間に配されたメッシュ電極（中間電極）１５を有している。後述するように、ＨＥＥＤ冷陰極アレイチップ２４には、アクティブ駆動型ＨＥＥＤ冷陰極アレイ（以下、単に、ＨＥＥＤ冷陰極アレイという。）２０と、Ｙ走査ドライバ２２及びＸ走査ドライバ２３（図示しない）とが一体に形成されている。なお、光電変換膜としてＨＡＲＰ構造の光電変換膜を用い、また、冷陰極アレイとしてＨＥＥＤ構造の冷陰極アレイを用いた場合について説明するが、これらは例示に過ぎず他の構成の光電変換膜及び冷陰極アレイや電子供給源を用いてもよい。
　図に示すように、ＨＡＲＰ光電変換膜１１は透光性導電膜１２上に形成され、透光性導電膜１２は透光性基板１３上に形成されている。ＨＡＲＰ光電変換膜１１は、アモルファス・セレン（Ｓｅ）を主成分として構成されているが、他の材料、例えば、シリコン（Ｓｉ）や、酸化鉛（ＰｂＯ）、セレン化カドミウム（ＣｄＳｅ）、砒化ガリウム（ＧａＡｓ）等の化合物半導体などを用いることもできる。透光性導電膜１２は、酸化スズ（ＳｎＯ2）膜、ＩＴＯ（酸化インジウムスズ）膜などで形成することができる。透光性導電膜１２には、後述するように、ガラスハウジング１０Ａに設けられた接続端子（入出力端子）Ｔ１を介して所定の正電圧（以下、ＨＡＲＰ電位又はＨＡＲＰ電圧ともいう。）が印加される。
　透光性基板１３は、冷陰極撮像素子１０が撮像する波長の光を透過する材料で形成されていればよい。例えば、可視光による撮像を行う場合には可視光を透過するガラス等の材料で形成され、紫外光による撮像の場合には紫外光を透過するサファイア、石英ガラス等の材料で形成されている。また、Ｘ線による撮像の場合には、Ｘ線を透過する材料、例えば、ベリリウム（Ｂｅ）、シリコン（Ｓｉ）、窒化ホウ素（ＢＮ）、酸化アルミニウム（Ａｌ2Ｏ3）等で形成されていればよい。
　メッシュ電極１５には、複数の開口が設けられており、公知の金属材料、合金、半導体材料等で形成されている。メッシュ電極１５には接続端子Ｔ５を介して所定の正電圧（以下、メッシュ電圧又はメッシュ電位ともいう。）が印加される。メッシュ電極は、電子加速及び余剰電子回収のために設けられる中間電極である。
　ＨＥＥＤ冷陰極アレイ２０については、後に詳述するが、ＨＥＥＤを駆動するＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート電極はＸ走査ドライバ２３（水平走査回路）に接続され、ソース電極（Ｓ）はＹ走査ドライバ２２（垂直走査回路）に接続され、点順次走査がなされる。Ｙ走査ドライバ２２及びＸ走査ドライバ２３はＨＥＥＤ冷陰極アレイチップ２４上にＨＥＥＤ冷陰極アレイ２０と一体に、１チップとして構成され、ガラスハウジング１０Ａ内に設けられている（図示しない）。ＨＥＥＤ冷陰極アレイチップ２４の駆動に必要な信号や電圧などはガラスハウジング１０Ａに設けられた接続端子（入出力端子）Ｔ２，Ｔ３，Ｔ４を介して供給される。
　これらの全ての構成要素はフリットガラスまたはインジウムメタルによってシールされたガラスハウジング１０Ａ内に真空封入されている。
　図４は、ＨＥＥＤ冷陰極アレイ２０及びＨＥＥＤ冷陰極アレイ２０を駆動するＹ走査ドライバ２２、Ｘ走査ドライバ２３、装置全体を制御するコントローラ２５の構成を示すブロック図である。Ｙ走査ドライバ２２及びＸ走査ドライバ２３はＨＥＥＤ冷陰極アレイチップ２４として１チップとして構成されている。なお、コントローラ２５や、後述するその他の回路が当該チップ上に設けられていてもよい。
　ＨＥＥＤ冷陰極アレイ２０は、図４に模式的に示すように，Ｓｉウェハ上に形成した駆動回路ＬＳＩ上にＨＥＥＤ冷陰極アレイを直接積層して一体化したアクティブ駆動型電界放出アレイ（ＦＥＡ：Field Emitter Array）として構成され、点順次スキャンがなされる撮像動作の高速駆動（例えば、１画素の駆動パルス幅が数１０ｎｓ以下）に対応することができる。ＨＥＥＤ冷陰極アレイ２０は、Ｙ方向（垂直方向）及びＸ方向（水平方向）にそれぞれｎライン及びｍラインの走査駆動線（以下、単に、走査ラインという。）に接続されたｎ行及びｍ列（画素数はｎ×ｍ）からなるマトリクス配列の複数の画素から構成されている。例えば、６４０×４８０画素（ＶＧＡ規格）の高精細ＨＥＥＤ冷陰極アレイとして構成されている。
　Ｙ走査ドライバ２２及びＸ走査ドライバ２３はコントローラ２５からの垂直同期信号（V-Sync）、水平同期信号（H-Sync）、クロック信号（CLK）等の制御信号に基づいて点順次走査及び画素の駆動を行う。すなわち、Ｙ方向に走査ライン（Ｙj，j=1,2,..,n）を順次走査し、ある１つの走査ライン（Ｙkとする）の選択時にＸ方向に走査ライン（Ｘi，i=1,2,..,m）を順次走査して当該走査ライン（Ｙk）上の各画素を選択駆動することによって点順次走査を実行する。
　図５は、アクティブ駆動型ＨＥＥＤ冷陰極アレイ２０の構造を説明する図であって、画素部分を拡大して模式的に示す部分断面図である。ＨＥＥＤ冷陰極アレイ２０は、ＭＯＳトランジスタアレイからなる駆動回路４０と、駆動回路４０を駆動制御するＹ走査ドライバ２２及びＸ走査ドライバ２３とを形成した後、駆動回路４０の上部にＨＥＥＤ部３１が形成されている。
　図５に示すように、ＨＥＥＤ部３１は、下部電極３３、シリコン（Ｓｉ）層３４、酸化シリコン（ＳｉＯx）層３５、例えばタングステン（Ｗ）からなる上部電極３６、炭素（Ｃ）層３７の積層構造からなるＭＩＳ(Metal Insulator Semiconductor) 型の冷陰極電子放出源である。ＨＥＥＤ冷陰極アレイ２０の上部電極３６は全画素共通になっており、下部電極３３およびＳｉ層３４を分割して各画素を電気的に分離している。
　ＨＥＥＤ部３１の下部電極３３は、駆動回路４０のＭＯＳトランジスタのドレイン電極Ｄにビアホールを介して接続されている。また、前述のように、ＭＯＳトランジスタのゲート電極Ｇとソース電極ＳはＸ走査ドライバ２３及びＹ走査ドライバ２２に接続されている。そして、電子を放出させる画素のスイッチングはＭＯＳトランジスタのドレイン電位、すなわち、ＨＥＥＤ部３１の各画素の下部電極３３の電位を制御することによって行われる。
　また、ＨＥＥＤ冷陰極アレイ２０の画素数は、例えば、640×480 画素（VGA）であり、１画素のサイズは20×20μｍ2である。１画素の表面部には、電子放出のための開口部であるエミッションサイトＥＳが設けられている。例えば、１画素の8×8μｍ2の領域には、直径ＤＥが約１μｍであるエミッションサイトＥＳ（１μｍφ）が3×3 個形成されている。１つのエミッションサイトＥＳからは、例えば、数マイクロアンペア（μＡ）の電子流が放出される（放出電流密度は、約４Ａ／ｃｍ2）。なお、本実施例において示す数値は単なる例示に過ぎず、撮像素子が用いられる装置、撮像素子の解像度、感度等に応じて、適宜変更して適用することが可能である。
［撮像装置の構成及び動作］
　図６は、本実施例の撮像装置５０の構成を模式的に示す図である。撮像装置５０には、画像信号検出部５１と、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３及び画像信号検出部５１を制御するコントローラ２５とが設けられている。
　また、図６に示すように、透光性導電膜１２には外部電源回路が接続され、所定の正電圧（ＨＡＲＰ電圧）ＶharpがＨＡＲＰ光電変換膜１１に印加されるとともに、キャパシタＣ１を介してＨＡＲＰ電流が画像信号検出部５１に供給されるように構成されている。また、メッシュ電極１５には所定の正電圧（メッシュ電圧又はＭＥＳＨ電圧）Ｖmeshが印加されるように構成されている。また、ＨＥＥＤ部３１の上部電極３６には所定の正電圧（ＨＥＥＤ駆動電圧）Ｖｄが印加されるように構成されている。なお、これらの電圧値を例示すると、Ｖharp＝１．５ｋＶ、Ｖmesh＝４７０Ｖ、Ｖｄ＝２３Ｖであるが、これらの値に限定されるものではない。
　次に、撮像装置５０の動作について説明する。外部からの光が透光性導電膜１２を経てＨＡＲＰ光電変換膜１１に入射すると、透光性導電膜１２近傍の膜内部に入射光量に応じた電子・正孔対が生成される。このうち正孔は透光性導電膜１２を介してＨＡＲＰ光電変換膜１１に印加された強い電界によって加速され、ＨＡＲＰ光電変換膜１１を構成する原子と次々衝突して新たな電子・正孔対を生み出す。このように、アバランシェ増倍された正孔がＨＡＲＰ光電変換膜１１のＨＥＥＤ冷陰極アレイ２０に対向する側（透光性導電膜１２の反対側）に蓄積され、入射光像に対応した正孔パターンが形成される。その正孔パターンとＨＥＥＤ冷陰極アレイ２０から放出された電子とが結合する際の電流が入射光像に応じたＨＡＲＰ電流として出力される。
　なお、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３、画像信号検出部５１及びコントローラ２５を含む撮像装置５０の各構成要素はクロック信号（CLK）に基づいて（同期して）動作し、ここで説明する各種信号の検出、ドライバ駆動、信号処理等の種々の動作がなされる。
　図７は、画像信号検出部５１の構成を示すブロック図である。画像信号検出部５１は、ＨＡＲＰ信号検出器５３、積分器５５及びサンプル・ホールド回路５６から構成されている。上記したように、画像信号検出部５１のこれらの構成要素は、コントローラ２５の制御及びクロック信号（CLK）に基づいて動作する。
　また、図８は、かかる画像信号検出部５１の各構成要素の出力信号波形を模式的に示している。なお、説明の簡便さのため、２つの画素ＰＸ(j)，ＰＸ(j+1)について示している。また、当該画素の期間（画素期間）についても、画素期間ＰＸ(j)，ＰＸ(j+1)と称して説明する。なお、６４０×４８０画素（ＶＧＡ規格）の撮像装置においては、一般的に画素期間の長さは数１０ｎｓ（ナノ秒）程度、例えば８０ｎｓである。
　ＨＡＲＰ信号検出器５３はＨＡＲＰ光電変換膜１１に設けられたキャパシタＣ１に接続され、クロック信号（CLK）に基づいて、画素ごとにＨＡＲＰ電流信号を検出する。図８は、ＨＥＥＤ冷陰極アレイ２０の当該画素ＰＸ(j)，ＰＸ(j+1)に対応する素子からの放出電子量が等しい場合であって、ＨＡＲＰ光電変換膜１１の当該画素領域への入射光量が異なる場合、すなわち、ＰＸ(j+1)の入射光量がＰＸ(j)の入射光量よりも大きい場合について示している。このとき、ＨＡＲＰ電流値（パルス波高）Ｉｈ(j)＝Ｉｈ(j+1)である。また、ＨＡＲＰ電流（中和電流）の継続期間（以下、ＨＡＲＰ電流期間という。）を第ｊ画素についてＴ(j)のように表すと、Ｔ(j)＜Ｔ(j+1) である。
　積分器５５は、画素期間の終了時に積分値をリセットしつつ、各画素期間ＰＸ(j)，ＰＸ(j+1) についてＨＡＲＰ電流の積分を行う。積分器５５は、例えば、オペアンプを用いて構成することができる。あるいは、電流吸い込み及びキャパシタ充電による回路等を用いることができる。
　図１３は、積分器５５の回路構成の一例を示す回路図である。すなわち、積分器５５は、例えば、オペアンプ６１と、キャパシタＣとから構成されている。オペアンプ６１の非反転入力（＋）は接地（GND）され、反転入力（－）と出力とはキャパシタＣを介して接続されている。また、オペアンプ６１の出力はサンプル・ホールド（Ｓ/Ｈ）回路５６に接続されている。オペアンプ６１の反転入力（－）はＨＡＲＰ信号検出器５３に接続され、ＨＡＲＰ電流信号が供給される。従って、ＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号は積分器５５により積分され、当該積分値がサンプル・ホールド回路５６に供給される。また、オペアンプ６１の入力側、すなわち反転入力（－）及びＨＡＲＰ信号検出器５３間に直列に抵抗器が設けられていてもよい。
　なお、積分器５５には、キャパシタＣの電荷を放電するリセット回路（図示しない）が設けられている。上記したように、積分器５５を含む画像信号検出部５１の各構成はコントローラ２５の制御により動作する。そして、後に詳述するように、コントローラ２５の制御により画素期間の終了時等において積分器５５の積分値はリセットされる。
　図１４及び図１５は、積分器５５の他の例を示している。図１４は、バイポーラトランジスタ６２及びキャパシタＣを用いたエミッタ吸い込み型の積分器である。すなわち、バイポーラトランジスタ６２のエミッタにＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号が供給される。また、キャパシタＣに接続されたコレクタがサンプル・ホールド回路５６に接続され、ＨＡＲＰ電流信号の積分値がサンプル・ホールド回路５６に供給される。
　また、図１５は、電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）６３及びキャパシタＣを用いたソース吸い込み型の積分器である。すなわち、ＦＥＴ６３のソースにＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号が供給される。また、キャパシタＣに接続されたドレインがサンプル・ホールド回路５６に接続され、ＨＡＲＰ電流信号の積分値がサンプル・ホールド回路５６に供給される。
　なお、積分器５５の構成はこれらに限らない。ＨＡＲＰ電流信号の積分を行い、当該積分値を出力する構成のものであればよい。
　図８に示すように、ＨＡＲＰ電流の積分波形は、画素ＰＸ(j)，ＰＸ(j+1)についてそれぞれの画素期間の開始から時間Ｔ(j)，Ｔ(j+1)だけ経過した後に一定値になる。すなわち、各画素領域に蓄積された正孔の中和が完了する期間の経過後、各画素領域への入射光量に応じた一定の積分値Ｇ(j)，Ｇ(j+1)になる。つまり、積分値Ｇ(k)（ｋ＝1,2,…,j,…）は各画素の輝度を表している（以下においては、Ｇ(k)を画素値ともいう。）。そして、積分器５５は、画素期間の終了時に積分値をリセットする。
　サンプル・ホールド回路５６は、各画素期間の終端部における所定のサンプリング期間ＳＴにおいてＨＡＲＰ電流の積分波形のサンプリングを行って、当該サンプリング値をホールドする。あるいは、サンプル・ホールド回路５６は、ピーク検出回路を有し、各画素期間における積分波形のピーク値を検出し、当該ピーク値をホールドするようにしてもよい。以下においては、サンプル・ホールド回路５６が各画素期間の終端部における積分値をサンプリング及びホールドする場合を例に説明する。
　そして、サンプル・ホールド回路５６は、そのホールド値を画像信号ＳＶとして出力する。従って、画像信号検出部５１は、ＨＡＲＰ光電変換膜１１の各画素領域への入射光量に応じた正確な画像信号を生成することができる。
　図９は、ＨＡＲＰ光電変換膜１１の各画素領域への入射光量が等しく、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合、すなわち、ＨＥＥＤ放出電子量（放出電流）Ｅ(j) ＜Ｅ(j+1) である場合について示している。このとき、ＨＡＲＰ電流値（パルス波高）はＩｈ(j)＜Ｉｈ(j+1) となるが、ＨＡＲＰ電流期間はＴ(j)＞Ｔ(j+1)である。
　積分器５５は、各画素期間の終了時に積分値をリセットしつつ、各画素期間ＰＸ(j)，ＰＸ(j+1) についてＨＡＲＰ電流の積分を行う。各画素領域に蓄積された正孔の中和が完了した後、ＨＡＲＰ電流の積分値はＩｈ(j)×Ｔ(j)＝Ｉｈ(j+1)×Ｔ(j+1)となる。すなわち、これらの期間Ｔ(j)、Ｔ(j+1)の経過後にそれぞれの積分値は、入射光量に応じた一定値Ｇ(j)＝Ｇ(j+1)になる。
　サンプル・ホールド回路５６は、各画素期間の終端部における所定のサンプリング期間ＳＴにおいてＨＡＲＰ電流の積分波形のサンプリングを行って、当該サンプリング値をホールドする。つまり、各画素期間の終端部において積分値が一定になった後にサンプリングを行うようにしている。すなわち、放出電子によって画素領域に蓄積された正孔の中和が完了した後にサンプリングを行うようにしているので、ＨＥＥＤ冷陰極アレイ素子からの放出電子量（すなわち、ＨＡＲＰ電流期間）が異なる場合であっても、入射光量に応じた正確な積分値（Ｇ(k)：画素値）を得ることができる。そして、サンプル・ホールド回路５６はその画素値Ｇ(k) （ｋ＝1,2,…）を順次、画像信号ＳＶとして出力する。つまり、画像信号検出部５１は、ＨＡＲＰ光電変換膜１１の画素領域への入射光量に応じた正確な画像信号を生成することができる。また、積分器５５を用いているので、放出電子量のばらつきに起因するノイズは生じない。
　なお、図９を参照して、各画素領域への入射光量が等しく放出電子量が異なる場合について説明したが、上記した説明から理解されるように、各画素領域への入射光量が異なり、かつ、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合についても入射光量に応じた正確な積分値を得ることができ、放出電子量のばらつきに起因するノイズが生じない点も同様である。
　前述のように、ＬＰＦを信号検出に用いた従来の構成では、電子放出素子の放出電子量のばらつきに起因するノイズが画像信号に発生するという問題があった。しかしながら、本発明によれば、上記したように、放出電子量のばらつきがあってもこのような画像信号のノイズが生じることのない、原理的に信号雑音比（Ｓ／Ｎ）が高く、高画質の画像信号を生成することができる。
　図１０は、本発明の実施例２である画像信号検出部５１の構成を示すブロック図である。画像信号検出部５１は、ＨＡＲＰ信号検出器５３、積分器５５、サンプル・ホールド回路５６及び差分算出器５７から構成されている。
　また、図１１は、ＨＡＲＰ光電変換膜１１の各画素領域への入射光量が異なり、かつ、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合における、画像信号検出部５１の各構成要素の出力信号波形を模式的に示している。すなわち、ＨＥＥＤ放出電子量（放出電流）がＥ(j) ＜Ｅ(j+1) であり、ＨＡＲＰ電流値（パルス波高）はＩｈ(j)＜Ｉｈ(j+1)である点は上記した実施例と同様である。但し、各画素領域への入射光量が異なるので、Ｇ(j) （＝Ｉｈ(j)×Ｔ(j)）と、Ｇ(j+1)（＝Ｉｈ(j+1)×Ｔ(j+1)）とは異なる。図に示した場合では、Ｇ(j)＜Ｇ(j+1)である。
　さらに、実施例１においては、積分器５５が、各画素期間の終了時に積分値をリセットしつつ、各画素期間ＰＸ(j)，ＰＸ(j+1) についてＨＡＲＰ電流の積分を行う構成を有している場合について説明した。本実施例においては、積分器５５は所定期間に亘ってＨＡＲＰ電流の積分を継続する。すなわち、積分器５５が所定数の画素期間に亘ってＨＡＲＰ電流の積分を継続し、当該所定数の画素期間ごとに、その最後の画素期間の終了時に積分信号（積分値）のリセット動作を行うように構成することができる。
　あるいは、積分器５５は当該所定期間を１の水平走査ラインＹｋ（第ｋ走査ライン）の走査期間に亘ってＨＡＲＰ電流の積分を継続し、水平走査ラインの走査ごとにリセット動作を行うようにすることができる。以下においては、水平走査ラインの走査ごとにリセット動作を行う場合を例に説明する。
　図１２は、水平走査ラインＹｋ（ｋ＝１～ｎ）において、Ｘ方向（水平方向）の走査駆動によって当該走査ラインの画素ＰＸ(j)（ｊ＝１～ｍ、ｍ＝640の場合を示す。）を点順次走査する場合の動作及び積分リセット動作を模式的に示している。すなわち、積分器５５は、１有効水平走査期間に亘って積分を継続し、当該走査ライン（Ｙｋ）の走査後の画像ブランキング期間において積分器５５のリセット動作を行う。このように、積分器５５は、コントローラ２５の制御の下、第１走査ラインＹ１から第ｎ走査ラインＹｎまでかかる積分動作及び積分器５５のリセット動作を繰り返す。
　サンプル・ホールド回路５６は、各画素期間の終端部における所定のサンプリング期間ＳＴにおいてＨＡＲＰ電流の積分波形のサンプリングを行って、当該サンプリング値をホールドする。つまり、画素領域に蓄積された正孔の中和が完了している時点である各画素期間の終端部においてサンプリングを行うようにしているので、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が異なる場合であっても、入射光量に応じた正確な積分値を得ることができる。そして、サンプル・ホールド回路５６は画素期間ＰＸ(j)（ｊ＝１～ｍ）ごとのサンプリング値を差分算出器５７に供給する。
　図１１に示すように、差分算出器５７は、現在の画素ＰＸ(j)の積分値からこれに先行する画素ＰＸ(j-1)の積分値の差分を算出し、それを当該現在画素ＰＸ(j)の画素輝度（画素値）Ｇ(j)とする。そして、差分算出器５７は、画素値Ｇ(k) （ｋ＝1,2,…）を順次出力し、画像信号ＳＶが得られる。
　本実施例においては、積分器５５のリセット動作を画素期間以外の期間である有効水平走査期間後のブランキング期間において行っている。積分器５５のリセット動作には、例えば積分器５５内の電荷の引き抜き等のために、数ｎｓ～１０数ｎｓ程度の時間を要する場合がある。本実施例においては、各画素期間にリセット期間を設けずに、ブランキング期間にリセット動作を行うようにしている。
　なお、積分器５５が所定数の画素期間に亘ってＨＡＲＰ電流の積分を継続し、当該所定数の画素期間ごとにリセット動作を行うように構成する場合においても、差分算出器５７は、先行する画素と現在の画素との差分を算出するように構成されていればよい。
　上記したように、本実施例によれば、各画素期間にリセット期間を設ける必要がないため、画素期間を短く設定することが可能であり、高速に動作が可能な撮像装置を提供することができる。また、上記実施例と同様に、放出電子量のばらつきがあっても画像信号にノイズが生じることのない、原理的に信号雑音比（Ｓ／Ｎ）が高く、高画質の画像信号を生成することができる。
　図１６は、本発明の実施例３である積分型検出部７１の構成を示すブロック図である。積分型検出部７１は、ＨＡＲＰ信号検出器及び積分器として動作する。より詳細には、積分型検出部７１は、電流取り込み用トランジスタ７２、定電流源からなるオフセット電流源７３、電流積分器として動作する蓄積キャパシタＣＡ及びリセット回路７４を有している。積分型検出部７１の出力は、サンプル・ホールド回路（Ｓ／Ｈ）５６に供給され、サンプル・ホールド回路５６の出力はクランプ回路７６を介して画像信号として出力される。上記実施例と同様に、積分型検出部７１は、コントローラ２５の制御によって動作する。
　電流取り込み用トランジスタ７２（以下、単にトランジスタ７２ともいう。）としてバイポーラトランジスタを用いた場合を例に説明するが、ＦＥＴ（電界効果型トランジスタ）等の他の素子を用いることもできる。本実施例において、トランジスタ７２は、いわゆるベース接地回路構成を有している。トランジスタ７２のベース（Ｂ）が接地（ＧＮＤ）されている場合を示しているが、所定のベース電圧（ＶＢ）に固定されていてもよい。当該ベース接地回路構成では、ベース電極電圧を固定してエミッタ（Ｅ）電極を電流注入端子とし、結合キャパシタＣ１を介してＨＡＲＰ光電変換膜（ＨＡＲＰ電極）１１から注入されたエミッタ電流をコレクタ（Ｃ）電極から取り出すことで、電流注入端子の電圧を安定させた状態で、取り出し電流を安定して検出することができる。すなわち、トランジスタ７２は光電変換膜電流検出器として動作する。なお、トランジスタ７２としてＦＥＴを用いる場合には、ベースはゲート、エミッタはソース、コレクタはドレインに対応させて用いればよい。
　図１７は、電流取り込み用トランジスタ７２の特性を模式的に説明する図であり、ベース・エミッタ間電圧Ｖbeに対するエミッタ電流Ｉeの関係を示す図である。エミッタ電流Ｉeが大きい場合には、エミッタ電流Ｉeの変化（ΔＩe1）に対するベース・エミッタ間電圧Ｖbeの変化（ΔＶbe1）は小さい。すなわち、インピーダンスは小さく（Ｉe－Ｖbe特性の傾斜が大）、エミッタ（図１６，Ｑ点）の電位変動は小さい。一方、エミッタ電流Ｉeが小さい場合には、エミッタ電流Ｉeの変化（ΔＩe2）に対してベース・エミッタ間電圧Ｖbeが大きく変化（ΔＶbe2）する（インピーダンスが大）。ところで、エミッタ電極は結合キャパシタＣ１を介してＨＡＲＰ電極（ＨＡＲＰ光電変換膜）１１に接続されているので、ベース・エミッタ間電圧Ｖbeの変動成分も結合キャパシタＣ１による容量結合を通じてＨＡＲＰ電極１１に印加されることになる。この変動分は交流成分で、しかも上記したようにパルス性なので、ＨＡＲＰ電圧（Ｖharp）を乱れさせると同時にノイズの原因にもなる。また、ＨＡＲＰ電圧ＶharpはＨＡＲＰ光電変換膜１１の感度と密接に関係しているので、光電変換膜１１への印加電圧の乱れは検出感度の乱れとなる。
　また、ＨＡＲＰ検出電流は容量結合を通じて検出される交流成分であり、負方向にも電流が流れる場合がある（図中、破線矢印で示す電流Ｉn）。従って、電流方向がマイナスからプラスに、又はその逆方向に転じる際に歪が生じたり、検出ゲインの変動が生じたりする。
　図１８は、本実施例の各構成要素の出力信号波形を模式的に示す図である。本実施例においては、図１６に示すように、ＨＡＲＰ電極電流にオフセット電流（Ｉoffset）を重畳するためのオフセット電流源７３が設けられている。すなわち、図１８に示すように、結合キャパシタＣ１を介してトランジスタ７２のエミッタ電極に流入するＨＡＲＰ電極電流（検出電流）Ｉharpにはオフセット電流Ｉoffsetが重畳される。これにより、トランジスタ７２は、エミッタ電流の変動に対するベース・エミッタ間電圧Ｖbeの変動が小さい（インピーダンスが小さい）動作範囲で動作する。つまり、エミッタ電極（図１６，Ｑ点、すなわちＨＡＲＰ電流検出点）の電位変動は小さく、結合キャパシタＣ１を介したＨＡＲＰ電圧Ｖharpへの電位変動を小さく抑えることができる。従って、ＨＡＲＰ光電変換膜１１の検出電流及び感度の乱れを抑制することができる。
　図１８に示すように、画素期間ＰＸ(j)において、ＨＡＲＰ電極電流Ｉharpにはオフセット電流Ｉoffsetが重畳され、当該重畳電流（Ｉharp＋Ｉoffset）は電流積分器として動作する蓄積キャパシタＣＡに蓄積（積分）される。なお、説明及び理解の容易さのため、図１８には、画素期間ＰＸ(j)において、輝度が３つの場合（輝度Ｌ１，Ｌ２，Ｌ３、Ｌ１＜Ｌ２＜Ｌ３）を重ねて示している。つまり、画素期間ＰＸ(j)の輝度がＬ１の場合、画素期間ＰＸ(j)の開始時点（Ｔ１）から重畳電流（Ｉharp＋Ｉoffset）の電流積分が開始され、正孔の中和が終了する時刻Ｔ＝Ｔ１１において重畳電流の積分が終了し、その後、所定の積分終了時点（Ｔ１５）まで、オフセット電流Ｉoffsetのみの積分が行われる。サンプル・ホールド回路５６は、積分終了時点（Ｔ１５）の終端部のサンプリング期間ＳＴ（Ｔ＝Ｔ１４～Ｔ１５）において、積分波形のサンプリングを行って、当該サンプリング値をホールドする。また、リセット回路７４によって画素期間ＰＸ(j)の終端部のリセット期間ＲＳＴ（Ｔ＝Ｔ１５～Ｔ２）において当該積分値はリセットされる。例えば、リセット回路７４は、蓄積キャパシタＣＡの両端子間に並列に接続されたスイッチからなり、コントローラ２５からの制御信号（リセット信号）Ｓrsに応じてキャパシタＣＡの両端子間を導通させて、蓄積された電荷を放電し、リセット動作を行う。リセット回路７４は、例えば、ＦＥＴなどのトランジスタから構成することができる。
　かかる動作により、Ｔ＝Ｔ１～Ｔ１１の期間（すなわち、ＨＡＲＰ電流の継続期間）の積分値にＴ＝Ｔ１１～Ｔ２の期間のオフセット電流Ｉoffsetの積分値が加算され、画素期間ＰＸ(j)の終了時点（Ｔ２）での積分値Ｇ１が得られる。画素期間ＰＸ(j)における輝度がＬ２，Ｌ３の場合も同様であり、それぞれＨＡＲＰ電流の継続期間Ｔ＝Ｔ１～Ｔ１２及びＴ＝Ｔ１～Ｔ１３においてオフセット電流を重畳した電流の積分が行われ、その後、画素期間ＰＸ(j)のサンプリング期間ＳＴが開始される時点（Ｔ＝Ｔ１４）まで、オフセット電流Ｉoffsetのみの積分が行われる、それぞれ積分値Ｇ２，Ｇ３が得られる。サンプリング期間ＳＴ（Ｔ＝Ｔ１４～Ｔ１５）における積分波形のサンプリング及び当該サンプリング値のホールド動作、また、画素期間ＰＸ(j)の終端部のリセット期間ＲＳＴ（Ｔ＝Ｔ１５～Ｔ２）における当該積分値のリセット動作についても上記したのと同様である。このような積分、サンプル・ホールド及び積分リセットが画素期間ＰＸ(j)（ｊ＝1,2,3,．．．）の各々で行われることによって、上記実施例と同様に、画像信号が得られる。
　なお、オフセット電流Ｉoffsetは、ＨＥＥＤ電子放出源の放出電子量に応じて、ＨＡＲＰ電流が常に正であるような値であることが好ましい。すなわち、ＨＥＥＤの放出電流（絶対値）よりも大きいことが好ましい。具体的には、１画素からの放出電子（１画素中のエミッションサイトＥＳからの放出電子の合計）による電流よりも大きいことが好ましい。
　さらに、本実施例においては、積分型検出部７１からの積分出力は、サンプル・ホールド（Ｓ／Ｈ）回路５６及びクランプ回路７６を介して画像信号として出力される。クランプ回路７６は、図１６に示すように、例えば、Ｓ／Ｈ回路５６の出力に直列に接続されたキャパシタＣclと、画像信号出力ラインと接地電位（ＧＮＤ）間に設けられたＦＥＴなどのトランジスタからなる回路として構成することができる。交流信号の再生においては、ＤＣ（直流）レベルが確定しない。そこで、Ｓ／Ｈ回路５６からの出力端（画像信号出力）のクランプを行ってＤＣレベルの確定（すなわち、画像信号の場合、黒レベルの０Ｖへの固定）を行う。すなわち、クランプ回路７６は、積分型検出部７１の出力に残留するＤＣずれ分を解消する動作を行う。
　具体的には、画像信号において画像輝度値が０（ゼロ）であるはずの水平走査のブランキング期間内において、クランプ回路７６のスイッチを導通（オン）させ、画像信号出力電圧を０Ｖ（接地点）に接続する。すなわち、ブランキング時点（輝度値が０）の電圧を強制的に０Ｖとするようにクランプする。そして、その後、クランプ回路７６のスイッチを非導通（オフ）とする。かかるクランプ動作によってブランキング時（黒レベル、０Ｖ）を基準とした画像輝度値（電圧差分）が得られる、すなわち、ブランキング時（黒レベル）を画像輝度値の基準（輝度値がゼロ）、すなわち黒レベルとする正確な輝度の画像信号を生成することができる。なお、かかるクランプ動作は、例えばコントローラ２５からの制御信号（クランプ信号Ｓcl）によって行うようにすることができる。クランプ回路７６の上記回路構成は例示に過ぎず、ブランキング時などの画像信号が黒レベル（輝度値がゼロ）の期間において、画像輝度値の基準を所定のＤＣレベル（０Ｖなど）にレベルを確定するように構成されていればよい。
　以上、説明したように、本実施例によれば、オフセット電流をＨＡＲＰ信号電流に重畳することによって、信号電流の変化による電流検出端子の電圧変動を抑え、キャパシタ結合されたＨＡＲＰ電極への電圧変動を抑制することができる。従って、輝度検出電流及び感度の乱れを抑制し、信号雑音比（Ｓ／Ｎ）が高く、高画質の画像信号を生成する撮像装置を提供することができる。
　なお、上記実施例は適宜組み合わせて適用することができる。また、上記実施例においては、冷陰極アレイとしてＨＥＥＤ冷陰極アレイを用い、光電変換膜としてＨＡＲＰ光電変換膜を用いた場合を例に説明したが、種々の冷陰極アレイ、電子供給源、光電変換膜を用いた撮像装置に適用することができる。また上記実施例において示した材料、数値等は例示に過ぎない。

Claims (4)

  1. 　アバランシェ増倍により光入射に対応した正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、前記電子供給源アレイを走査して前記光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
    　前記光電変換膜とキャパシタを介して結合され、前記光電変換膜に生成された正孔と前記電子供給源アレイから前記光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、
    　オフセット電流を生成して前記光電変換膜電流に重畳するオフセット電流源と、
    　前記光電変換膜電流に前記オフセット電流が重畳された電流を時間積分して積分信号を生成する積分器と、
    　前記画素領域の各々に電子を供給する画素期間ごとに前記積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有することを特徴とする撮像装置。
  2. 　前記積分信号を前記画素期間ごとにリセットするリセット手段を有することを特徴とする請求項１に記載の撮像装置。
  3. 　前記オフセット電流は、前記電子供給源の電流よりも大であることを特徴とする請求項１又は２に記載の撮像装置。
  4. 　前記電子供給源アレイの走査におけるブランキング期間に前記サンプリング手段のサンプリング出力端子を接地電位にクランプさせるクランプ回路を有することを特徴とする請求項１ないし３のいずれか１に記載の撮像装置。
PCT/JP2009/071579 2009-01-09 2009-12-25 撮像装置 Ceased WO2010079702A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/143,264 US20110285888A1 (en) 2009-01-09 2009-12-25 Image sensing device
JP2010545724A JPWO2010079702A1 (ja) 2009-01-09 2009-12-25 撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2009/050229 2009-01-09
PCT/JP2009/050229 WO2010079612A1 (ja) 2009-01-09 2009-01-09 撮像装置

Publications (1)

Publication Number Publication Date
WO2010079702A1 true WO2010079702A1 (ja) 2010-07-15

Family

ID=42316390

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2009/050229 Ceased WO2010079612A1 (ja) 2009-01-09 2009-01-09 撮像装置
PCT/JP2009/071579 Ceased WO2010079702A1 (ja) 2009-01-09 2009-12-25 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050229 Ceased WO2010079612A1 (ja) 2009-01-09 2009-01-09 撮像装置

Country Status (4)

Country Link
US (1) US20110285888A1 (ja)
JP (1) JPWO2010079702A1 (ja)
TW (1) TW201119371A (ja)
WO (2) WO2010079612A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010079613A1 (ja) * 2009-01-09 2012-06-21 パイオニア株式会社 撮像装置
US10827090B1 (en) * 2019-09-16 2020-11-03 Innolux Corporation Electronic device and method for operating electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288180A (ja) * 1988-05-16 1989-11-20 Seiko Epson Corp Ｍｏｓ型イメージセンサー信号処理回路
JPH09154067A (ja) * 1995-11-30 1997-06-10 Fuji Photo Film Co Ltd 固体撮像素子の信号読出装置
JP2004072258A (ja) * 2002-08-02 2004-03-04 Nippon Hoso Kyokai <Nhk> 固体撮像装置及びその駆動方法
JP2007109742A (ja) * 2005-10-11 2007-04-26 Rohm Co Ltd 発光制御装置およびそれを用いた電子機器
JP2008148128A (ja) * 2006-12-12 2008-06-26 Pioneer Electronic Corp 撮像装置
JP2008147083A (ja) * 2006-12-12 2008-06-26 Pioneer Electronic Corp 撮像装置
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288180A (ja) * 1988-05-16 1989-11-20 Seiko Epson Corp Ｍｏｓ型イメージセンサー信号処理回路
JPH09154067A (ja) * 1995-11-30 1997-06-10 Fuji Photo Film Co Ltd 固体撮像素子の信号読出装置
JP2004072258A (ja) * 2002-08-02 2004-03-04 Nippon Hoso Kyokai <Nhk> 固体撮像装置及びその駆動方法
JP2007109742A (ja) * 2005-10-11 2007-04-26 Rohm Co Ltd 発光制御装置およびそれを用いた電子機器
JP2008148128A (ja) * 2006-12-12 2008-06-26 Pioneer Electronic Corp 撮像装置
JP2008147083A (ja) * 2006-12-12 2008-06-26 Pioneer Electronic Corp 撮像装置
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法

Also Published As

Publication number Publication date
US20110285888A1 (en) 2011-11-24
JPWO2010079702A1 (ja) 2012-06-21
WO2010079612A1 (ja) 2010-07-15
TW201119371A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
US6627474B2 (en) Increasing pixel conversion gain in CMOS image sensors
US9490291B2 (en) Solid state imaging device and camera system
JP3827145B2 (ja) 固体撮像装置
CA2639498C (en) Device and pixel architecture for high resolution digital imaging
US8420994B2 (en) Detecting device and solid-state imaging device
US10621408B2 (en) Fingerprint detection circuit, detection method for fingerprint detection circuit, and fingerprint sensor
US11006062B2 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
JP2013046411A (ja) 感知装置および感知方法
JP5106284B2 (ja) 撮像装置
CN103067666A (zh) 图像拍摄装置和图像拍摄显示系统
JP5066392B2 (ja) 撮像装置
US20120194881A1 (en) Image sensing apparatus
WO2010079702A1 (ja) 撮像装置
JP5041875B2 (ja) 撮像装置
US9641775B2 (en) Imaging apparatus, imaging system, and driving method of imaging apparatus
CN1910903B (zh) 图像传感器
WO2010079613A1 (ja) 撮像装置
JP2007508763A (ja) 感光装置の駆動方法
CN1736094A (zh) 图像传感器
JPH03285451A (ja) イメージセンサ
US20250203234A1 (en) Imaging device
JP7319809B2 (ja) 放射線撮像装置、その制御方法及び放射線撮像システム
JP2010182642A (ja) 撮像装置
NL8200669A (nl) Televisiekamera voorzien van een voorversterker.
JP2000354205A (ja) 固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09837587

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2010545724

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13143264

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09837587

Country of ref document: EP

Kind code of ref document: A1