WO2010032279A1

WO2010032279A1 - プラズマディスプレイ装置

Info

Publication number: WO2010032279A1
Application number: PCT/JP2008/002588
Authority: WO
Inventors: 金澤義一
Original assignee: 日立プラズマディスプレイ株式会社
Priority date: 2008-09-19
Filing date: 2008-09-19
Publication date: 2010-03-25

Abstract

　セルの放電回数により表示輝度が制御されるプラズマディスプレイ装置において，パネルの第１の方向に延在する複数の表示電極対と，表示電極対の間にそれぞれ設けられた複数の遮光電極と，サステイン駆動期間において，第１の表示負荷率の時に複数の表示電極対間に第１の周波数でサステインパルスを印加し，第１の表示負荷率より大きな第２の表示負荷率の時に複数の表示電極対間に第１の周波数より低い第２の周波数でサステインパルスを印加する表示電極駆動回路とを有する。そして，表示電極駆動回路は，第１の表示負荷率の時にサステインパルスを遮光電極にも印加し，第２の表示負荷率の時にサステインパルスを前記遮光電極に印加しない。

Description

プラズマディスプレイ装置

　本発明は，プラズマディスプレイ装置に関し，特に，新規なサステイン駆動を行うプラズマディスプレイ装置に関する。

　プラズマディスプレイ装置のパネルの駆動期間は，たとえば，パネル内の壁電荷の状態を所望の状態にリセットするリセット期間と，表示データに応じてセルを点灯するアドレス期間と，アドレス期間で点灯したセルを繰り返し放電させるサステイン期間とを有する。サステイン期間では，駆動回路がＸ，Ｙ電極と称される表示電極対の間にサステインパルスを繰り返し印加し，サステイン放電を繰り返し発生させる。サステインパルス数が多ければ表示される輝度が高くなるが，一方で消費電力が増大する。また，パネル内の全セル数に対する点灯セルの数である表示負荷率が高くなると，サステイン期間に放電するセル数の比率が高くなり，同様に消費電力が増大する。

　プラズマディスプレイ装置は，表示負荷率が高くなったときの消費電力を一定値以下に抑制するために，表示負荷率が高くなるにしたがって，サステインパルスの周波数を低下させて各サブフレーム期間内のサステインパルス数を減らす制御を行う。この制御は，自動電力制御方法（ＡＰＣ：Auto Power Control）と称されている。この自動電力制御方法によれば，表示負荷率が低い暗い画像を表示するときは，サステインパルスの周波数を高くして，単位面積当たりの発光輝度を高くし，一方で，表示負荷率が高い明るい画像を表示するときは，サステインパルスの周波数を低くして，単位面積当たりの発光輝度を低くしている。これにより，消費電力が一定値を越えることが回避され，明るい画像のパネル全体の輝度が抑えられて目の疲れが抑制されている。

　サステイン期間において，表示電極対の間に駆動電圧を印加して面放電を生じさせることが，特許文献１に記載されている。この特許文献１によれば，各表示行の表示電極対が，共通のＸ電極と３本のＹ電極とを有し，Ｘ電極とＮ（Ｎ＝１～３）本のＹ電極との間に駆動電圧が印加される。駆動されるＹ電極の本数Ｎに応じて放電規模が異なるので，本数Ｎを制御することで４階調以上の輝度の切替が可能になる。
特許第３１７９８１７号公報

　自動電力制御によれば，パネルの駆動回路は，表示負荷率が高い場合にサステインパルスの周波数を低くしてサステインパルス数を少なくする。そのため，表示可能な階調数が制限されてしまい，階調表現能力が低下する。この傾向は，単一発光規模が大きいセル構造の場合に一層強くなる。

　つまり，単一発光規模が大きいセル構造の場合，表示負荷率が低い時にサステインパルス数を少なくしても高い輝度を得ることができるので，サステイン放電に伴う無効電力を少なくすることができる。しかし，その反面，表示負荷率が高い時はサステインパルス数が極めて少なくなり，階調数が少なくなり階調表現能力が低下する。なお，放電電力は，放電に必要な電力に加えてサステインパルス印加に伴う表示電極の充放電電力が必要であり，この充放電電力は放電電流に直接寄与せず無効電力になる。

　一方，単一発光規模を小さくしたセル構造を採用すると，表示負荷率が高い時でもサステインパルス数をある程度の比較的高いレベルにするので，階調数の減少を抑制し階調表現能力の低下を抑えることができるが，しかし，その反面，表示負荷率が低い時はサステインパルス数を増加させて高い輝度を出力することが必要となり，無効電力の増大を招く。

　以上の通り，プラズマディスプレイ装置において，低い表示負荷率での低消費電力と，高い表示負荷率での階調表現能力との両立は容易でない。

　そこで，本発明の目的は，従来の課題を解決する新規なサステイン駆動を行うプラズマディスプレイ装置を提供することにある。

　本発明の第１の側面によれば，セルの放電回数により表示輝度が制御されるプラズマディスプレイ装置において，パネルの第１の方向に延在する複数の表示電極対と，前記表示電極対の間にそれぞれ設けられ前記第１の方向に延在する複数の遮光電極と，サステイン駆動期間において，第１の表示負荷率の時に前記複数の表示電極対間に第１の周波数でサステインパルスを印加し，前記第１の表示負荷率より大きな第２の表示負荷率の時に前記複数の表示電極対間に前記第１の周波数より低い第２の周波数でサステインパルスを印加する表示電極駆動回路とを有する。そして，前記表示電極駆動回路は，前記第１の表示負荷率の時に前記サステインパルスを前記遮光電極にも印加し，前記第２の表示負荷率の時に前記サステインパルスを前記遮光電極に印加しない。

　第１の側面によれば，表示負荷率が低い第１の表示負荷率の時にサステインパルスを遮光電極にも印加するので単発光の放電規模が大きくなり，サステインパルスの周波数を遮光電極に印加しない場合よりも低くすることができ，消費電力を抑えることができる。また，表示負荷率が高い第２の表示負荷率の時にはサステインパルスを遮光電極に印加しないので単発光の放電規模が小さくなり，サステインパルスの周波数を遮光電極に印加する場合よりも高くすることができ，階調数を増やして階調表現を高くすることができる。

　本発明の第２の側面によれば，セルの放電回数により表示輝度が制御されるプラズマディスプレイ装置において，パネルの第１の方向に延在する複数の表示電極対と，前記表示電極対の間にそれぞれ設けられ前記第１の方向に延在する複数の遮光電極と，サステイン駆動期間において，第１の表示負荷率の時に前記複数の表示電極対間に第１の周波数でサステインパルスを印加し，前記第１の表示負荷率より大きな第２の表示負荷率の時に前記複数の表示電極対間に前記第１の周波数より低い第２の周波数でサステインパルスを印加する表示電極駆動回路とを有し，前記表示電極駆動回路は，前記第１の表示負荷率の時に前記サステインパルスを前記遮光電極にも印加し，前記第２の表示負荷率の時に前記第１の表示負荷率の時よりも少ないサステインパルスを前記遮光電極に印加する。

　第２の側面によれば，表示負荷率が高い第２の表示負荷率の時に第１の表示負荷率の時よりも少ないサステインパルスを遮光電極に印加するので，第１の表示負荷率の時よりも第２の表示負荷率の時のほうが単発光の放電規模が小さくなり，第１の側面と同様に第１の表示負荷率の時の消費電力を抑制し，第２の表示負荷率の時の階調数を増やすことができる。

　低い表示負荷率での低消費電力と，高い表示負荷率での階調表現能力とを両立させることができる。

プラズマディスプレイ装置のパネル構成を示す図である。プラズマディスプレイ装置の別のパネル構成を示す図である。プラズマディスプレイ装置の駆動制御を示す図である。本実施の形態におけるプラズマディスプレイ装置の構成図である。本実施の形態におけるパネル駆動波形の一例を示す図である。本実施の形態におけるパネル駆動波形の一例を示す図である。本実施の形態におけるプラズマディスプレイ装置の駆動制御を示す図である。

符号の説明

Ｘ０－Ｘ５：表示電極，第１の表示電極
Ｙ１－Ｙ６：表示電極，第２の表示電極
Ｂ：遮光電極
ＣＥＬＬ：セル領域
Ｘ＿ＳＵＳ＿ＤＲ，Ｙ＿ＳＵＳ＿ＤＲ：Ｘ，Ｙ電極用サステイン駆動回路
Ｘ＿ＢＬＫ＿ＤＲ，Ｙ＿ＢＬＫ＿ＤＲ：Ｘ，Ｙ側遮光電極用駆動回路
ＳＣＡＮ＿ＤＲ：スキャン駆動回路
Ａ＿ＤＲ：アドレス駆動回路
ＤＲ＿ＣＯＮ：パネル駆動制御回路

　以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

　図１は，プラズマディスプレイ装置のパネル構成を示す図である。図中，右側に第１の基板ＳＵＢ＿Ａの平面図が，左側に平面図中の矢印１００の断面図が示されている。平面図と断面図を参照して構成を説明すると，第１の基板ＳＵＢ＿Ａは透明基板であり，その上に誘電体層１０を介して，Ｃｒ／Ｃｕ／Ｃｒの積層構造からなる導電性のＸ電極Ｘ１，Ｘ２とＹ電極Ｙ１，Ｙ２と，Ｘ，Ｙ電極に接続された透明電極ＴＲＰと，Ｘ，Ｙ電極対の間にそれらに並んで設けられた導電性の遮光電極ＢＬＫとが設けられ，さらにそれらの電極が別の誘電体層１２で被覆されている。遮光電極ＢＬＫは，好ましくは黒色または暗色の金属電極であり，Ｘ，Ｙ電極と同じようにＣｒ／Ｃｕ／Ｃｒの積層構造の電極である。透明電極ＴＲＰは，たとえば，ＩＴＯを主成分とする導電材料からなる。Ｘ，Ｙ電極は，平面図の横方向に延在する電極形状を有し，それらの間に設けられた遮光電極ＢＬＫも同様に横方向に延在する電極形状を有する。

　一方，第２の基板ＳＵＢ＿Ｂの上には，Ｘ，Ｙ電極と交差するように縦方向に延在するアドレス電極ＡＤＤが設けられ，さらに，アドレス電極ＡＤＤは誘電体層１４で被覆されている。そして，誘電体層１４上に放電空間であるセル領域ＣＥＬＬを４方から囲むリブ（隔壁）ＲＩＢが形成されている。つまり，平面図に示されるリブＲＩＢの外周が，セル領域ＣＥＬＬの外周と一致しており，リブＲＩＢはセル領域ＣＥＬＬを画定するボックス型の構造である。リブＲＩＢは，たとえば誘電体層１４と同じ誘電体材料である。そして，この誘電体層１４の上からリブＲＩＢの斜面上に，蛍光体層ＰＨが形成されている。

　Ｘ，Ｙ電極Ｘ１，Ｘ２，Ｙ１，Ｙ２は，セル領域ＣＥＬＬと重なって延在し，Ｘ，Ｙ電極から縦方向に延在する透明電極ＴＲＰは，セル領域ＣＥＬＬ内に位置している。また，透明電極ＴＲＰは，図１の例では４角形の平面形状をなす。さらに，遮光電極ＢＬＫは，横方向に延びるリブＲＩＢの頂上の位置に配置され，リブＲＩＢの頂上部分を第１の基板ＳＵＢ＿Ａ側から被覆している。これにより，第１の基板ＳＵＢ＿Ａ側からリブＲＩＢの頂上が遮蔽され，リブＲＩＢからの反射光やリブ自体の白色が遮光され，表示画像のコントラストを高めている。

　図２は，プラズマディスプレイ装置の別のパネル構成を示す図である。図１と異なり，透明電極ＴＲＰの平面図の形状はＴ字形状である。つまり，透明電極ＴＲＰは，Ｘ，Ｙ電極とは狭い幅で接続され，セル領域ＣＥＬＬ内の対向する位置では広い幅になっている。それ以外の構成は，図１と同じである。

　図１，２のプラズマディスプレイ装置の駆動について説明する。リセット駆動期間でＸ，Ｙ電極間にリセットパルスが印加され，Ｘ，Ｙ電極及びアドレス電極ＡＤＤ上の壁電荷状態が所望の状態にリセットされる。リセット駆動期間の後のアドレス駆動期間では，Ｙ電極に走査パルスが順に印加されながら，アドレス電極ＡＤＤに表示データに対応してアドレス電圧が印加され，アドレス電圧が印加されたアドレス電極ＡＤＤと走査パルスが印加されたＹ電極との交差位置のセルにアドレス放電が生じる。そして，アドレス駆動期間後のサステイン駆動期間では，Ｘ，Ｙ電極間に極性が交互に変わるサステインパルスを印加し，アドレス駆動期間中に点灯したセルのみにサステイン放電が生じる。このサステインパルスのサブフレーム期間内のパルス数（周波数）を制御することで，サブフレーム期間の表示輝度を制御する。

　図１の透明電極ＴＲＰは４角形であり，図２のＴ字型の透明電極ＴＲＰに比較すると電極面積が大きい。そのため，同じサステインパルスがＸ，Ｙ電極に印加されたとすると，１回のサステイン放電の電流は，図１の透明電極のほうが図２の透明電極より大きく，よって図１のほうが単発放電の放電規模が大きく発光輝度も大きくなる。

　図１，２の透明電極の形状に限られず，セル領域を画定しているリブの幅によっても単発放電の放電規模が異なる。たとえば，リブ幅を細くすることでセル領域が大きくなり単発放電の放電規模が大きくなるのに対して，リブ幅を太くすることでセル領域が小さくなり単発放電の放電規模は小さくなる。

　図３は，プラズマディスプレイ装置の駆動制御を示す図である。図３（Ａ）は，横軸が表示負荷率，縦軸が電力を示している。図３（Ｂ）は，横軸が表示負荷率，縦軸がサステインパルス数，つまり１フレーム期間内の合計サステインパルス数，を示している。図３（Ｃ）は，横軸が表示負荷率，縦軸が輝度（単位面積当たりのカンデラ）を示している。図３（Ａ）（Ｂ）による駆動制御は，自動電力制御（ＡＰＣ）によるものであり，表示負荷率が小さい時は，比較的暗い画像であるので，サステインパルス数を多くして単位面積当たりの輝度を高くし，画面全体を明るくするのに対して，表示負荷率が増加すると，たとえば表示負荷率が１０％を越える範囲からサステインパルス数を減少させ消費電力が規定値を超えないようにしている。これに伴って，単位面積当たりの輝度は低下するが，点灯するセル数が多くなるため画面全体の明るさは変わらず，むしろ画面全体が明るくなりすぎるのを防止して目に優しい画像を提供している。そして，表示負荷率が１００％の真っ白な画像では，サステインパルス数は最小に制御されている。

　図３（Ｂ）において，実線２２は，図１で示したセル構造のように単発発光の輝度が大きいパネルの駆動制御を示し，破線は２０，図２で示したセル構造のように単発発光の輝度が小さいパネルの駆動制御を示している。すなわち，単発発光輝度が大きいパネル構造の場合には，実線２２で示されるとおり，表示負荷率が小さい時はサステインパルス数を小さく抑えても高い輝度を実現できるので，無効電力を少なくでき省電力化することができる反面，表示負荷率が大きい時はサステインパルス数が少なくなりすぎて階調数が減り階調表現能力が低下する。一方で，単発発光輝度が小さいパネル構造の場合には，破線２０で示されるとおり，表示負荷率が大きい時はサステインパルス数が多いので階調数が多く階調表現能力の低下を回避できるが，その反面，表示負荷率が小さい時はサステインパルス数を高くして高い輝度を出力する必要があり，消費電力が増加する。

　したがって，単発発光の輝度が中程度になるセル構造を選択して，小負荷時の消費電力増大と大負荷時の階調表現能力の低下を回避することが一般的に行われていると考えられる。

　図４は，本実施の形態におけるプラズマディスプレイ装置の構成図である。パネルＰＮＬの構成は，図１または図２に示したパネル構造と同じである。ただし，図４では透明電極の構成は省略している。パネルＰＮＬは，横方向に延在するＸ電極Ｘ０～Ｘ５とＹ電極Ｙ１～Ｙ６とが，縦方向にＸ，Ｘ，Ｙ，Ｙ，Ｘ，Ｘ，Ｙ，Ｙの順番で配置されている。すなわち，横方向に並ぶセル領域ＣＥＬＬで表示ライン領域が構成されていると定義すると，奇数番目の表示ライン領域は，上側のＸ電極Ｘ１，Ｘ３，Ｘ５と下側のＹ電極Ｙ１，Ｙ３，Ｙ５との間に形成され，偶数番目の表示ライン領域は，上側のＹ電極Ｙ２，Ｙ４と下側のＸ電極Ｘ２，Ｘ４との間に形成されている。このように，Ｘ電極とＹ電極とがそれぞれ２本ずつ交互に配置され，その２本ずつのＸ電極間及びＹ電極間に，導電性の遮光電極Ｂがそれぞれ形成されている。

　各Ｘ電極は，共通のＸサステイン駆動回路Ｘ＿ＳＵＳ＿ＤＲに接続され，全Ｘ電極にサステインパルスが印加される。また，各Ｙ電極は，スキャン駆動回路ＳＣＡＮ＿ＤＲと，共通のＹサステイン駆動回路Ｙ＿ＳＵＳ＿ＤＲに接続され，スキャン駆動回路によりそれぞれのＹ電極にスキャンパルスが印加しされ，Ｙサステイン駆動回路により全Ｙ電極にサステインパルスが印加される。Ｘ，Ｙサステイン駆動回路は，いずれもサステイン電圧Ｖｓを印加するトランジスタと，グランド電圧を印加するトランジスタとを有する。

　さらに，図示しないアドレス電極は，Ｘ，Ｙ電極と交差するように，パネルＰＮＬの縦方向に延在し，アドレス駆動回路Ａ＿ＤＲによりアドレス電圧を印加される。そして，パネル駆動制御回路ＤＲ＿ＣＯＮは，これらの駆動回路の動作を制御する。また，図４には，リセット駆動期間の駆動波形を生成するリセット駆動回路や，サステイン駆動時の電力回収回路などは省略されている。

　本実施の形態では，プラズマディスプレイ装置は，表示電極対Ｘ，Ｙの間に配置される遮光電極Ｂにサステインパルスを印加するＸ側遮光電極駆動回路Ｘ＿ＢＬＫ＿ＤＲと，Ｙ側遮光電極駆動回路Ｙ＿ＢＬＫ＿ＤＲとを有する。Ｘ側遮光電極駆動回路Ｘ＿ＢＬＫ＿ＤＲは，スイッチＳＷｘを有し，Ｘ電極の間の遮光電極Ｂに，Ｘサステイン駆動回路Ｘ＿ＳＵＳ＿ＤＲが生成するサステインパルスを適宜供給する。すなわち，Ｘ側遮光電極駆動回路Ｘ＿ＢＬＫ＿ＤＲは，パネル駆動制御回路ＤＲ＿ＣＯＮからの制御に応じてスイッチＳＷｘをＯＮにしてサステインパルスをＸ電極間の遮光電極Ｂに印加するか，ＯＦＦにして遮光電極Ｂをハイインピーダンス状態にする。

　同様に，Ｙ側遮光電極駆動回路Ｙ＿ＢＬＫ＿ＤＲは，スイッチＳＷｙを有し，Ｙ電極の間の遮光電極Ｂに，Ｙサステイン駆動回路Ｘ＿ＳＵＳ＿ＤＲが生成するサステインパルスを適宜供給する。すなわち，Ｙ側遮光電極駆動回路Ｙ＿ＢＬＫ＿ＤＲは，パネル駆動制御回路ＤＲ＿ＣＯＮからの制御に応じてスイッチＷｙをＯＮにしてサステインパルスをＹ電極間の遮光電極Ｂに印加するか，ＯＦＦにして遮光電極Ｂをハイインピーダンス状態にする。

　図４において，表示駆動回路は，Ｘサステイン駆動回路Ｘ＿ＳＵＳ＿ＤＲと，Ｙサステイン駆動回路Ｙ＿ＳＵＳ＿ＤＲと，スキャン駆動回路ＳＣＡ＿ＤＲと，Ｘ側遮光電極駆動回路Ｘ＿ＢＬＫ＿ＤＲと，Ｙ側遮光電極駆動回路Ｙ＿ＢＬＫ＿ＤＲと，パネル駆動制御回路ＤＲ＿ＣＯＮとで構成される。

　図５，６は，本実施の形態におけるパネル駆動波形の一例を示す図である。図５，６中，（Ａ）は表示負荷率が小の時，（Ｂ）は表示負荷率が大の時，（Ｃ）は表示負荷率が中の時のパネル駆動波形を示す。それぞれ，１つのサブフレーム期間における，Ｘ，Ｙ電極Ｘ，Ｙの駆動波形と，Ｘ電極間の遮光電極Ｘ＿ＢＬＫとＹ電極間の遮光電極Ｙ＿ＢＬＫの駆動波形とが示され，アドレス電極の駆動波形は省略されている。また，１つのサブフレーム期間は，リセット駆動期間ＲＳＥＴと，アドレス駆動期間ＡＤＤと，サステイン駆動期間ＳＵＳとを有する。

　１つのフレーム期間は複数のサブフレーム期間を有し，各サブフレーム期間の輝度は，サステイン駆動期間ＳＵＳにおけるサステインパルス数に応じた輝度になり，複数のサブフレーム期間のサステインパルス数の比率を所定の比率にし，点灯するサブフレーム期間を制御することで，１フレーム期間内の階調表現を行う。また，表示負荷率は，フレーム期間毎に検出され，各フレーム期間で検出された表示負荷率に応じて，サステインパルス数またはサステインパルスの周波数が決定される。

　上記（Ａ）（Ｂ）（Ｃ）のリセット駆動期間ＲＳＥＴとアドレス駆動期間ＡＤＤの駆動波形は同じである。すなわち，リセット駆動期間ＲＳＥＴでは，Ｙ電極に正極の鈍りパルスＰｙｐがＸ電極に負極の矩形パルスＰｘｎがそれぞれ印加され，それに続いてＹ電極の負極の鈍りパルスＰｙｎがＸ電極に正極の矩形パルスＰｘｐがそれぞれ印加される。これにより，Ｘ，Ｙ，アドレス電極上の壁電荷状態が所望の状態にリセットされる。このリセット駆動期間のリセットパルスは波形は，適宜異なる波形に変更されてもよい。

　次に，アドレス駆動期間ＡＤＤでは，Ｘ電極を所定の電圧に保った状態で，Ｙ電極に走査パルスＳｃが順次印加されながら，アドレス電極にアドレス電圧が表示データに応じて印加される。これにより，走査パルスが印加されたＹ電極とアドレス電圧が印加されたアドレス電極とが交差するセル領域にアドレス放電が発生する。リセット駆動期間とアドレス駆動期間において，Ｘ，Ｙ側の遮光電極Ｘ＿ＢＬＫ，Ｙ＿ＢＬＫは，それぞれハイインピーダンス状態Ｈｚにされている。

　そして，サステイン駆動期間では，Ｘ，Ｙ電極に互いに逆極性のサステインパルスが印加され，Ｘ，Ｙ電極間にサステインパルス電圧が印加され，アドレス駆動期間で点灯したセル領域にサステイン放電が生じる。上記の（Ａ）（Ｂ）（Ｃ）のサステイン期間では，遮光電極に印加される駆動電圧が異なると共に，サステインパルスの周波数は前述のＡＰＣ制御に基づいて異なる。

　図５（Ａ）の表示負荷率が小の時は，Ｘ側の遮光電極Ｘ＿ＢＬＫには，サステイン駆動期間中Ｘ電極と同じサステインパルスが印加され，Ｙ側の遮光電極Ｙ＿ＢＬＫにも，サステイン駆動期間中Ｙ電極と同じサステインパルスが印加される。遮光電極Ｘ＿ＢＬＫ，Ｙ＿ＢＬＫにもサステインパルスが印加されると，図１，２に示されるように，セル領域ＣＥＬＬ内の発光領域が上下の遮光電極間の領域Ｄｗまで広がり，単発光輝度は高くなる。その結果，サステインパルスの周波数を低めに制御して各サブフレーム期間及びフレーム期間のサステインパルス数を少なく制御することができ，省電力化が可能になる。遮光電極Ｘ＿ＢＬＫ，Ｙ＿ＢＬＫにサステインパルスが印加されるが，それらに隣接するＸ，Ｙ電極と同じサステインパルスであるので，遮光電極の駆動に伴う消費電力の増大は最小限に抑えられうる。

　図５（Ｂ）の表示負荷率が大の時は，Ｘ，Ｙ側の遮光電極Ｘ＿ＢＬＫ，Ｙ＿ＢＬＫのいずれもハイインピーダンス状態Ｈｚに保たれ，Ｘ，Ｙ電極にのみサステインパルスが印加される。そのため，図１，２に示されるように，セル領域ＣＥＬＬ内の発光領域は，上下のＸ，Ｙ電極間の領域Ｄｎまでの狭い範囲となり，単発光輝度は低くなる。その結果，規定の電力の範囲内でサステインパルスの周波数を高めに制御してフレーム期間のサステインパルス数を多くすることができ，階調数を増やすことができる。

　図６（Ｃ）の表示負荷率が中の時は，Ｘ，Ｙ側の遮光電極Ｘ＿ＢＬＫ，Ｙ＿ＢＬＫは，サステイン駆動期間の一部の期間ではハイインピーダンス状態Ｈｚに制御され，残りの期間ではＸ，Ｙのサステインパルスがそれぞれ印加される。そして，図５（Ａ）の表示負荷率が小の状態から，図５（Ｂ）の表示負荷率が大の状態に遷移する状態では，Ｘ，Ｙ側の遮光電極Ｘ＿ＢＬＫ，Ｙ＿ＢＬＫへのサステインパルスの印加期間が徐々に減少する。また，Ｘ，Ｙ電極へのサステインパルス数は，ＡＰＣ制御に従って図５（Ａ）と図５（Ｂ）の中間の数に制御される。

　図７は，本実施の形態におけるプラズマディスプレイ装置の駆動制御を示す図である。図７中の（Ａ）（Ｂ）（Ｃ）は，図３の（Ａ）（Ｂ）（Ｃ）に対応している。そして，図７（Ｂ）に示されるとおり，サステイン駆動期間におけるＸ，Ｙ側の遮光電極に印加されるサステインパルス数は，図中二点鎖線２６に示されるとおりである。すなわち，表示負荷率が小の時は，図５（Ａ）に示したとおり，遮光電極に印加されるサステインパルス数は，単発光輝度が大きい実線２２と同程度の数に制御される。また，表示負荷率が大きい時，たとえば５０％を越える時は，図５（Ｂ）に示したとおり，遮光電極に印加されるサステインパルス数はゼロに制御される。そして，表示負荷率が小から大の間の中のところでは，二点鎖線２６に示されるとおり，遮光電極に印加されるサステインパルス数は徐々に減少するように制御される。

　一方，サステイン駆動期間におけるＸ，Ｙ電極に印加されるサステインパルス数は，表示負荷率が小の時は，実線２２のレベルの高い数に制御され，表示負荷率が大の時は，破線２０のレベルの低い数に制御され，表示負荷率が小から大の間の中のところでは，一点鎖線２４に示されるように，実線２２のレベルの高い数から破線２０のレベルの低い数に減少するように制御される。

　上記のサステインパルス数の制御は，たとえば，図２に示した単発光輝度が小さいセル構造を前提にしたものである。つまり，Ｘ，Ｙ電極のサステインパルス数は，表示負荷率が大の時は，単発光輝度が小さいセルに対応した破線２０の比較的大きい数に制御されて，階調数を多くしている。また，表示負荷率が小の時は，遮光電極にもサステインパルスが印加されるので，サステインパルス数は，単発光輝度が大きいセルに対応した実線２２の比較的小さい数に制御されて，省電力化を可能にしている。

　本実施の形態のサステイン駆動制御を行っても，図７（Ｃ）に示される単位面積当たりの輝度は同じである。また，本実施の形態のサステイン駆動制御を行うと，図７（Ａ）に示される消費電力は，表示負荷率が小さい時の消費電力を抑制することができ，一点鎖線３２のように省電力化することができる。

　なお，図１に示した単発光輝度が大きいセル構造を前提にした場合は，表示負荷率が小さい時のサステインパルス数を実線２２より低くすることができるので，同様に省電力化を行うことができる。

　以上の通り，本実施の形態によれば，表示負荷率に応じて，Ｘ，Ｙ電極に加えて遮光電極にもサステインパルスを適宜印加することで，表示負荷率に応じて単発光規模を実質的に異ならせることができ，表示負荷率小の時の省電力化と，表示負荷率大の時の高い階調表現とを両立させることができる。

　なお，遮光電極にサステインパルスを印加しない場合はハイインピーダンス状態にする例を示したが，サステイン放電が遮光電極まで広がらない電圧，例えば，サステインパルス電圧の中間電圧に維持しても良い。

　本発明によれば，省電力化と高い階調表現を行うことができる新規なサステイン駆動制御を行うプラズマディスプレイ装置を提供する。

Claims

　セルの放電回数により表示輝度が制御されるプラズマディスプレイ装置において，
　パネルの第１の方向に延在する複数の表示電極対と，
　前記表示電極対の間にそれぞれ設けられ前記第１の方向に延在する複数の遮光電極と，
　サステイン駆動期間において，第１の表示負荷率の時に前記複数の表示電極対間に第１の周波数でサステインパルスを印加し，前記第１の表示負荷率より大きな第２の表示負荷率の時に前記複数の表示電極対間に前記第１の周波数より低い第２の周波数でサステインパルスを印加する表示電極駆動回路とを有し，
　前記表示電極駆動回路は，前記第１の表示負荷率の時に前記サステインパルスを前記遮光電極にも印加し，前記第２の表示負荷率の時に前記サステインパルスを前記遮光電極に印加しないプラズマディスプレイ装置。
　請求項１において，
　前記表示電極駆動回路は，前記第２の表示負荷率の時に前記遮光電極をハイインピーダンス状態にするプラズマディスプレイ装置。
　請求項１において，
　前記表示電極駆動回路は，前記第１の表示負荷率より大きく前記第２の表示負荷率より小さい第３の表示負荷率の時に，前記第１の表示負荷率の時よりも少ないサステインパルスを前記遮光電極に印加するプラズマディスプレイ装置。
　請求項１において，
　前記表示電極駆動回路は，前記第１の表示負荷率より大きく前記第２の表示負荷率より小さい第３の表示負荷率の時に，前記サステイン駆動期間中の第１の期間では前記サステインパルスを前記遮光電極に印加し，前記サステイン駆動期間中の前記第１の期間以外の第２の期間では前記遮光電極をハイインピーダンス状態にするプラズマディスプレイ装置。
　セルの放電回数により表示輝度が制御されるプラズマディスプレイ装置において，
　パネルの第１の方向に延在する複数の表示電極対と，
　前記表示電極対の間にそれぞれ設けられ前記第１の方向に延在する複数の遮光電極と，
　サステイン駆動期間において，第１の表示負荷率の時に前記複数の表示電極対間に第１の周波数でサステインパルスを印加し，前記第１の表示負荷率より大きな第２の表示負荷率の時に前記複数の表示電極対間に前記第１の周波数より低い第２の周波数でサステインパルスを印加する表示電極駆動回路とを有し，
　前記表示電極駆動回路は，前記第１の表示負荷率の時に前記サステインパルスを前記遮光電極にも印加し，前記第２の表示負荷率の時に前記第１の表示負荷率の時よりも少ないサステインパルスを前記遮光電極に印加するプラズマディスプレイ装置。
　請求項５において，
　前記表示電極駆動回路は，前記第２の表示負荷率の時に，前記サステイン駆動期間中の第１の期間では前記サステインパルスを前記遮光電極に印加し，前記サステイン駆動期間中の前記第１の期間以外の第２の期間では前記遮光電極をハイインピーダンス状態にするプラズマディスプレイ装置。
　請求項１または５において，
　前記表示電極対は，前記セルの領域を間に有する第１及び第２の表示電極を有し，
　奇数番目または偶数番目の一方に配置された表示電極対では，前記第１の表示電極の下側に前記第２の表示電極が配置され，
　前記奇数番目または偶数番目の他方に配置された表示電極対では，前記第２の表示電極の下側に前記第１の表示電極が配置され，
　前記遮光電極は，隣接する表示電極対のうち前記第１の表示電極の間に配置される第１の遮光電極と，隣接する表示電極対のうち前記第２の表示電極の間に配置される第２の遮光電極とを有し，
　前記表示電極駆動回路は，前記遮光電極に前記サステインパルスを印加する時に，前記第１の遮光電極に前記第１の表示電極と同じサステインパルスを印加し，前記第２の遮光電極に前記第２の表示電極と同じサステインパルスを印加するプラズマディスプレイ装置。
　請求項１または５において，
　パネルに形成され前記セルの領域を囲むリブを有し，
　前記表示電極対は，前記セルの領域内に配置され，
　前記遮光電極は，前記リブの位置に配置されていることを特徴とするプラズマディスプレイ装置。
　請求項１または５において，
　前記表示電極駆動回路は，前記サステイン駆動期間中に前記遮光電極に前記サステインパルスを印加した場合は，前記サステイン駆動期間の後のリセット駆動期間において，前記表示電極対に加えて前記遮光電極にもリセットパルスを印加するプラズマディスプレイ装置。