WO2009021817A1 - Begleit-chip zur anwendung in einer motorsteuerung - Google Patents

Begleit-chip zur anwendung in einer motorsteuerung Download PDF

Info

Publication number
WO2009021817A1
WO2009021817A1 PCT/EP2008/059639 EP2008059639W WO2009021817A1 WO 2009021817 A1 WO2009021817 A1 WO 2009021817A1 EP 2008059639 W EP2008059639 W EP 2008059639W WO 2009021817 A1 WO2009021817 A1 WO 2009021817A1
Authority
WO
WIPO (PCT)
Prior art keywords
companion chip
microprocessor
chip
companion
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2008/059639
Other languages
English (en)
French (fr)
Inventor
Matthias Knauss
Udo Schulz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39884786&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2009021817(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of WO2009021817A1 publication Critical patent/WO2009021817A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor

Definitions

  • the present invention relates to a companion chip for use in a motor controller according to claim 1.
  • the companion chip is also referred to below as a companion chip.
  • a microcontroller, a companion chip and an injection IC are used in the motor control in the LMFS (low medium function segment) to HFS (high-function segment).
  • LMFS low medium function segment
  • HFS high-function segment
  • BFS basic function segment
  • Today's derivatives within a family of microcontrollers have certain limits on the performance spread in terms of variance, quantities, and costs, so that the available derivatives at the discontinuities lead from one derivative to another in terms of cost.
  • the derivative is still in the lowest performance class for low end applications still too powerful and therefore too expensive.
  • An IP partitioning in the companion chip should be developed so that with low system requirements, eg. B. for 1-cylinder applications, a microcontroller in the BFS (basic function segment) can be omitted and the computer performance of the companion chip, or a variant thereof, with additional external wiring of commercially available ICs such. As memory, is sufficient.
  • a companion chip for use in a motor controller which holds a microprocessor, a first internal memory which stores software, an external serial flash memory which stores a code necessary for control and data necessary for control , and an internal serial interface, which is designed to load the code necessary for the control and the data necessary for the control in a second internal memory, wherein the second internal memory for executing the necessary code for controlling and the control data is formed ,
  • An essential point of the companion chip according to the invention is a, for z.
  • As an A-cylinder application with respect to the available computing power, inputs and outputs and dependent IP, designed accompanying chip for z. B. to use a 1-cylinder application while saving the separate microcontroller.
  • the gist of the invention is the implementation of an internal ROM which stores software (a bootstrap loader), the connection of a preferably external serial flash memory with code and data, the use of one of the internal serial interfaces, preferably SPI, for loading Codes and data to load and execute in the internal RAM.
  • software a bootstrap loader
  • SPI serial interfaces
  • the advantage lies in a cost-effective solution for engine control units for low-end applications, eg. 1-cylinder engines without the use of a typical automotive microcontroller.
  • the companion chip is operable with a microcontroller.
  • the same accompanying chip can thus at higher requirements, eg. B. for 4-cylinder engines, as previously provided together with a microcontroller (eg Leda TM Performance Class).
  • the external serial flash would not be present in this case, and the serial port would be free for other applications.
  • a microcontroller eg Leda TM Performance Class
  • the external serial flash would not be present in this case, and the serial port would be free for other applications.
  • z. 2 additional chips and a more powerful microcontroller (eg performance class IFX Metis TM with its internal / external flash).
  • the microprocessor is implemented with a microprocessor memory in its own microprocessor bus domain. This allows the microprocessor in the companion chip to handle its interrupts quickly and efficiently
  • the microprocessor is connected via a bridge to remaining hardware components of the companion chip. This decoupling of the microprocessor, this can be easily replaced. This will further reduce the cost of the companion chip through any upcoming license fees.
  • the microprocessor includes a core with high interrupt handling.
  • a microprocessor different cores come into question.
  • the Cortex-M3 TM from ARM TM was well suited for the companion chip.
  • the microprocessor includes a core with a customized instruction set. This increases the code density for a very small gate count for the implementation.
  • the core contains customized instructions for at least one MAC operation.
  • the Core offers fast interrupt handling and a special instruction set to increase code density.
  • the core is configured to perform a division in hardware. This enables fast processing of processes.
  • the companion chip preferably contains a separate interface module. This allows fast processing of signals when the number of signals is very high.
  • the interface module is preferably designed to measure analog input values. As a result, the microcontroller can be omitted without any performance degradation.
  • the companion chip includes an analog to digital converter provided with a time and angle stamping concept.
  • an analog to digital converter provided with a time and angle stamping concept.
  • the companion chip includes a vehicle electrical bus connected to a FIFO buffer. This allows a program code for the microprocessor in the FIFO buffer to be buffered.
  • the bridge establishes a connection between a microprocessor manufacturer dependent bus and the vehicle electrical bus.
  • the microprocessor can be decoupled and thus easily replaced.
  • the companion chip includes an interpreter module.
  • FIG. 1 shows a companion chip in a first embodiment
  • Figure 2 shows a companion chip in a second embodiment
  • FIG. 3 shows a GTM module
  • FIG. 1 shows a companion chip 2 in a first embodiment.
  • the companion chip 2 is a heavily event-triggered microcontroller designed primarily for the injection system and its management, which in this IP partitioning, its Architecture and its low cost in the market is not available.
  • FIG. 2 shows a companion chip 2 in a second embodiment.
  • An SPI interface 4 in FIG. 2 serves at least one stabilizer, one watchdog, one diagnostics and one power amplifier module 6 (small power output stage IC). The necessary chip selects are generated by the accompanying chip 2.
  • Another SPI interface 4 'in FIG. 2 serves the injection IC 8 for controlling the injection output stages (SCK-SPI dock, SI-SPI input, SO-SPI output, NSS-slave select).
  • the digital part of the injection IC 8 may be integrated into the companion chip 2.
  • the connection between the analog part and the companion chip 2 is made in this case via a high-speed serial interface, preferably LVDS or the like.
  • the SPI interface 4 'for the control of the injection IC 8 can be omitted in this case.
  • a microprocessor 10 may further be supplied with an external clock (eg, quartz) or internally generate the clock.
  • an external clock eg, quartz
  • For the injection IC must continue to be generated by the accompanying chip a very accurate clock, otherwise the synchronicity with the internal state machine of the injection. B. austeins can not be ensured (CLK the injection IC 8). Therefore, it may be necessary to select a multiple as the clock for the companion chip 2 (compared to the injection B. austein).
  • the microprocessor 10 in the companion chip 2 should be able to process its interrupts quickly and efficiently.
  • the microprocessor 10 is therefore implemented together with its memory 13 in a separate microprocessor bus domain 11 and connected via a bridge 12 to the remaining hardware components of the accompanying chip 2.
  • this can be easily replaced, and thus the cost of the accompanying chip 2 by any upcoming license fees can be further reduced.
  • Cortex-M3 TM from ARM TM would be well suited for the companion chip 2.
  • the core provides fast interrupt handling and a special instruction set to increase code density for a very small implementation gatecount.
  • he offers special commands for MAC operations and a division in Hardware.
  • ARC TM and Tensilica TM could be used.
  • the ARC610D TM is operated with a clock speed of 260 MHz and used in a 130 nm technology, an area of 0.64 mm 2. It has 16 and 32 bit MU LyM AC commands with special registers for parallel execution in addition to normal ALU commands.
  • DSP algorithms are supported by the ARC DSPlib TM. 16 and 32 bit commands ensure high code density and 32 x 2 level interrupts are available.
  • the ARC710D TM operates at 533MHz and consumes 0.93mm 2 chip area with 130nm technology. Like the ARC610D TM, it has 16 and 32 bit MUL / MAC instructions that allow parallel execution to ALU instructions. It supports DSP algorithms through the ARC DSPlib TM. 16 and 32-bit instructions ensure a high code density and 32 x 2 level interrupts are available.
  • Tensillica TM offers the two Cores Xtensa 6 TM and Xtensa Lx TM.
  • the Xtensa 6 TM is used in consumer, network, office automation and wireless SoC applications.
  • the Xtensa 6 TM operates at 350 MHz and requires 20,000 gates in its minimum configuration.
  • the Xtensa Lx TM also operates at 350 MHz, but requires 28,000 gates in its minimum configuration.
  • Both processor cores have a 16x16 MAC unit.
  • the bridge 12 establishes the connection between the microprocessor manufacturer dependent
  • Cortex-M3 TM must actively fetch data to be processed from the vehicle electrical bus domain 17 of FIFO memories, which may cause it to interrupts.
  • a possible interpreter module for communication between microcontroller and Microprocessor 10 is omitted or is not used.
  • a question-answer protocol between a watchdog module (implemented in a Stabi) and the microprocessor 10 for monitoring the microprocessor 10 leads to a reset of the overall system by the
  • the reset signals for injection IC 8 are generated by the stabilizer (ABE_WDA - switch-off signal for all final injection stages, NRST - reset).
  • digital input and output signals are identified by reference numeral 30, and analog signals by reference numeral 32.
  • FIG 3 shows a GTM module 18, as shown in Figures 1 and 2, in an enlarged view. Since the microcontroller is eliminated, a GPIO module (interface module) 20 in the GTM module 18 must handle the minimum required standard input and output signals. Inputs include a KL ⁇ signal, a crankshaft sensor signal, and an air mass meter (digital, alternative to analog or boost pressure sensor).
  • Outputs include a high-pressure or low-pressure circuit, an error lamp, a glow relay control, and an electric fuel priming pump.
  • Injection IC control signals include YSEL (cylinder selection for more than one cylinder), ON (injection active), and STATE (trigger injection injector action).
  • the GPIO module in the GTM module must process the minimum required analog inputs. These include a pedal sensor, a rail pressure sensor, an air mass meter (analog alternatively to digital or boost pressure sensor), and a motor temperature sensor. These components provide analog signals.
  • Bidirectional interfaces contain an ISO-K for diagnosis. The following explains the reset and initialization behavior (see Figures 1 and 2).
  • the companion chip 2 is reset with a reset signal from the stabilizer. Specifically, the following actions are performed during the subsequent boot phase.
  • the microprocessor 10 boots from a boot ROM 22.
  • the boot routine in principle, includes only the routine for fetching the load routine from the external serial flash 24. This two-step has the advantage that changes in the boot process and corrections can be made.
  • the internal ROM 22 is not changeable.
  • the microprocessor initializes the SPI 4 "to the flash 24.
  • the microprocessor 10 initializes receive FIFs 26.
  • a loader is copied from the ROM 22 to a RAM 28.
  • An error detection is based on a checksum test and a checksum.
  • the bootloader is copied to RAM 28 and executed.
  • the microprocessor 10 initializes the interrupt controller (interrupts are turned off).
  • the microprocessor 10 fills the microprocessor memory RAM 28 with code and data from the external flash 24.
  • the microprocessor 10 in the burst mode, the program code for the microprocessor 10 via the SPI interface 4 "from the serial external flash 24 in the accompanying Chip 2 loaded and cached there in the FIFO 26. Die
  • Program code of the microprocessor 10 may be a few 100 KB in size.
  • the microprocessor 10 waits for an interrupt signaling it a full FIFO 26.
  • the interrupt routine then loads the memory RAM 28 of the microprocessor 10 with its program code and data via the bridge 12 of the companion chip 2. This assumes, however, that the processor can write access to its program memory RAM 28.
  • microprocessor 10 initializes the remaining modules of the companion chip 2.
  • the interrupts are turned on and the operating system (OS) is started.
  • OS operating system
  • the init task is executed, and then the companion chip 2 transitions to the application mode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Microcomputers (AREA)

Abstract

Die Erfindung betrifft einen Begleit-Chip (2) zur Anwendung in einer Motorsteuerung, welcher einen Mikroprozessor (10), einen ersten internen Speicher (22), welcher eine Software gespeichert hält, einen externen seriellen Flash-Speicher (24), welcher einen zur Steuerung notwendigen Code und zur Steuerung notwendige Daten gespeichert hält, und eine interne serielle Schnittstelle (4") enthält, welche zum Laden des zur Steuerung notwendigen Codes und der zur Steuerung notwendigen Daten in einen zweiten internen Speicher (28) ausgebildet ist, wobei der zweite interne Speicher (28) zur Ausführung des zur Steuerung notwendigen Codes und der zur Steuerung notwendigen Daten ausgebildet ist.

Description

Beschreibung
Titel
Begleit-Chip zur Anwendung in einer Motorsteuerung
Stand der Technik
Die vorliegende Erfindung betrifft einen Begleit-Chip zur Anwendung in einer Motorsteuerung nach Anspruch 1. Der Begleit-Chip wird im Folgenden auch als Companion-Chip bezeichnet.
Vorzugsweise finden ein Mikrocontroller, ein Companion-Chip und ein Einspritz-IC in der Motorsteuerung im LMFS (low medium function segment) bis HFS (high function seg- ment) ihren Einsatz. Zuwachsmärkte sind aber zurzeit im BFS (basic function segment) zu finden. Heutigen Derivaten innerhalb einer Mikrocontroller- Familie sind bezüglich der Leis- tungsspreizung hinsichtlich der Varianz, Stückzahlen und Kosten bestimmte Grenzen gesetzt, so dass die verfügbaren Derivate an den Sprungstellen von einem zum anderen Derivat zu Kostensprüngen führen. Zudem ist das Derivat heute in der untersten Leistungsklasse für Low End Anwendungen immer noch zu leistungsfähig und damit zu teuer.
Offenbarung der Erfindung
Es ist Aufgabe der vorliegenden Erfindung, Einspritzsysteme mit geringen Kosten herzustellen. Es ist insbesondere Aufgabe der vorliegenden Erfindung, die Entwicklung einer Chip-Partitionierung mit einem Companion-Chip für ein Motorsteuergerät, insbesondere für ein Einspritzsystem, mit geringen Systemanforderungen im BFS (basic function segment) bereitzustellen. Eine IP-Partitionierung im Companion-Chip ist so zu entwickeln, dass bei geringen Systemanforderungen, z. B. für 1-Zylinder Anwendungen, ein Mikrocontroller im BFS (basic function segment) entfallen kann und die Rechnerperformance des Companion-Chips, oder einer Variante davon, mit zusätzlicher externer Beschaltung von am Markt erhältlichen ICs, wie z. B. Speicher, ausreichend ist. Diese Aufgabe wird durch einen Begleit-Chip zur Anwendung in einer Motorsteuerung gelöst, welcher einen Mikroprozessor, einen ersten internen Speicher, welcher eine Software gespeichert hält, einen externen seriellen Flash-Speicher, welcher einen zur Steuerung notwendigen Code und zur Steuerung notwendige Daten gespeichert hält, und eine interne serielle Schnittstelle enthält, welche zum Laden des zur Steuerung notwendigen Codes und der zur Steuerung notwendigen Daten in einen zweiten internen Speicher ausgebildet ist, wobei der zweite interne Speicher zur Ausführung des zur Steuerung notwendigen Codes und der zur Steuerung notwendigen Daten ausgebildet ist. Ein wesentlicher Punkt des erfindungsgemäßen Begleit-Chips besteht darin, einen, für z. B. eine A- Zylinder Anwendung, bezüglich der verfügbaren Rechenleistung, Inputs- und Outputs und davon abhängiger IP, ausgelegten Begleit-Chip für z. B. eine 1-Zylinder Anwendung zu verwenden und dabei den separaten Mikrocontroller zu sparen.
Die wenigen in 1-Zylinder Anwendungen verbleibenden Eingangs- und Ausgangssignale und deren Berechnung werden an und in den Begleit-Chip verlagert. Dies wird deshalb ermöglicht, da Berechnungen und Ansteuerungen für z. B. 3 Zylinder im Prinzip entfallen. Ferner ist die maximale Motordrehzahl geringer (z. B. 1 Zylinder bis ca. 2000 U/min). Ferner sind weniger Steller und Sensoren und damit weniger Inputs und Outputs, einschließlich der zugehörigen Berechnungen, dh Funktionen/Software, nötig.
Der Kern der Erfindung ist die Implementierung von einem internen ROM, welcher eine Software (einen Bootstraploader) gespeichert hält, die Anbindung eines vorzugsweise externen seriellen Flash-Speichers mit Code und Daten, die Nutzung einer der internen seriellen Schnittstellen, vorzugsweise SPI, zum Laden von Codes und Daten um sie in das interne RAM zu laden und dort auszuführen.
Der Vorteil liegt in einer kostengünstigen Lösung für Motorsteuergeräte für Low End Anwendungen, z. B. 1-Zylinder Motoren, ohne Verwendung eines typischen Automotiv Mikrocontrollers.
Bevorzugte Weiterbildungen des erfindungsgemäßen Begleit-Chips sind in den Unteransprüchen 2 bis 9 angegeben.
Danach ist es in einer vorteilhaften Ausführungsform des Begleit-Chips vorgesehen, dass der Begleit-Chip mit einem Mikrocontroller betreibbar ist. Der gleiche Begleit-Chip kann somit bei höheren Anforderungen, z. B. für 4-Zylinder Motoren, wie bisher vorgesehen zusammen mit einem Mikrocontroller (z. B. Leda™ Performance Klasse) betrieben werden. Das externe serielle Flash wäre in diesem Fall nicht vorhanden, und die serielle Schnittstelle wäre für andere Anwendungen frei. Für High End Anwendungen, z. B. 8- Zylinder Motoren, sind z. B. 2 Begleit-Chips und ein leistungsfähigerer Mikrocontroller (z. B. Leistungsklasse IFX Metis™ mit seinem internen/externe Flash) denkbar.
Vorzugsweise ist der Mikroprozessor mit einem Mikroprozessor-Speicher in einer eigenen Mikroprozessor-Bus-Domäne implementiert. Dadurch ist der Mikroprozessor im Begleit- Chip dazu in der Lage, seine Interrupts schnell und effizient abzuarbeiten
Vorzugsweise ist der Mikroprozessor über eine Bridge an verbleibende Hardware- Komponenten des Begleit-Chips angeschlossen. Durch diese Entkopplung des Mikroprozessor kann dieser leicht ausgetauscht werden. Dadurch werden die Kosten für den Begleit-Chip durch etwaige anstehende Lizenzgebühren weiter gesenkt.
Vorzugsweise enthält der Mikroprozessor einen Core mit hoher Interrupt-Behandlung. Als Mikroprozessor kommen dabei unterschiedliche Cores in Frage. Beispielsweise waren der Cortex-M3™ von ARM™ für den Begleit-Chip gut geeignet.
Vorzugsweise enthält der Mikroprozessor einen Core mit einem angepassten Befehlssatz. Dadurch wird die Codedichte bei einem sehr kleinen Gatecount für die Implementierung erhöht.
Vorzugsweise enthält der Core angepasste Befehle für zumindest eine MAC-Operation. Dadurch bietet der Core eine schnelle Interrupt-Behandlung und einen speziellen Befehlssatz zur Erhöhung der Codedichte an.
Vorzugsweise ist der Core zur Ausführung einer Division in Hardware ausgebildet. Dadurch wird eine schnelle Abarbeitung von Prozessen ermöglicht.
Vorzugsweise enthält der Begleit-Chip ein separates Schnittstellenmodul. Dadurch wird eine schnelle Abarbeitung von Signalen ermöglicht, wenn die Anzahl der Signale sehr hoch ist. Vorzugsweise ist das Schnittstellenmodul zum Messen von analogen Eingabewerten ausgebildet. Dadurch kann der Mikrocontroller entfallen, ohne dass Leistungsminderungen auftreten.
Vorzugsweise enthält der Begleit-Chip einen Analog/Digital-Umwandler, welcher mit einem Zeit- und Winkelstempel- Konzept bereitgestellt ist. Dadurch ist eine Behandlung von Zeit- und Winkelstempeln, welche mit Werten des Analog/Digital-Umwandlers korreliert sind, möglich.
Vorzugsweise enthält der Begleit-Chip einen Fahrzeugelektrik- Bus, welcher mit einem FIFO-Puffer verbunden ist. Dadurch kann ein Programmcode für den Mikroprozessor im FIFO-Puffer zwischengespeichert werden.
Vorzugsweise stellt die Bridge eine Verbindung zwischen einem Mikroprozessor- Hersteller abhängigen Bus und dem Fahrzeugelektrik- Bus her. Dadurch kann der Mikroprozessor entkoppelt und somit leicht ausgetauscht werden.
Vorzugsweise enthält der Begleit-Chip ein Interpreter-Modul.
Kurze Beschreibung der Zeichnungen
Eine erfindungsgemäße Anordnung des Begleit-Chips wird im folgenden anhand eines Ausführungsbeispiels näher erläutert. Gleiche oder gleichwirkende Teile sind mit gleichen Bezugszeichen versehen. Es zeigen:
Figur 1 zeigt einen Begleit-Chip in einer ersten Ausführungsform,
Figur 2 zeigt einen Begleit-Chip in einer zweiten Ausführungsform, und
Figur 3 zeigt ein GTM-Modul.
Ausführungsformen der Erfindung
Figur 1 zeigt einen Begleit-Chip 2 in einer ersten Ausführungsform. Im Prinzip ist der Begleit-Chip 2 ein vorrangig auf das Einspritzsystem und dessen Verwaltung entworfener, stark ereignisgetriggerter Mikrocontroller, der in dieser IP-Partitionierung, seiner Architektur und seinen geringen Kosten am Markt nicht verfügbar ist.
Figur 2 zeigt einen Begleit-Chip 2 in einer zweiten Ausführungsform. Eine SPI- Schnittstelle 4 in Figur 2 bedient mindestens einen Stabi, einen Watchdog, eine Diagnose und einen Endstufenbaustein 6 (Kleinleistungsendstufen-IC). Die dafür notwendigen Chip- Selects werden vom Begleit-Chip 2 erzeugt.
Eine andere SPI-Schnittstelle 4' in Figur 2 bedient das Einspritz-IC 8 zur Ansteuerung der Einspritzendstufen (SCK - SPI dock, Sl - SPI Input, SO - SPI Output, NSS - Slave select).
Alternativ dazu kann der Digitalteil des Einspritz-IC 8 in den Begleit-Chip 2 integriert werden. Die Verbindung zwischen Analogteil und Begleit-Chip 2 wird in diesem Fall über eine serielle Hochgeschwindigkeits-Schnittstelle, vorzugsweise LVDS oder ähnlich, hergestellt. Die SPI Schnittstelle 4' für die Ansteuerung des Einspritz-ICs 8 kann in diesem Fall entfallen.
Ein Mikroprozessor 10 kann weiterhin mit einem externen Takt (z. B. Quarz) versorgt werden oder aber den Takt intern erzeugen. Für den Einspritz-IC muss vom Begleit-Chip weiterhin ein sehr genauer Takt erzeugt werden, da sonst die Synchronität mit der internen State Maschine des Einspritz. B. austeins nicht sichergestellt werden kann (CLK am Einspritz-IC 8). Deshalb ist unter Umständen ein Vielfaches als Takt für den Begleit- Chip 2 zu wählen (im Vergleich zum Einspritz. B. austein).
Der Mikroprozessor 10 im Begleit-Chip 2 sollte in der Lage sein, seine Interrupts schnell und effizient abzuarbeiten. Im Begleit-Chip 2 wird der Mikroprozessor 10 deshalb zusammen mit seinem Speicher 13 in einer eigenen Mikroprozessor-Bus-Domäne 11 implementiert und über eine Bridge 12 an die restlichen Hardware- Komponenten des Begleit-Chips 2 angeschlossen. Durch diese Entkopplung des Mikroprozessors 10 kann dieser leicht ausgetauscht, und damit können die Kosten für den Begleit-Chip 2 durch etwaige anstehende Lizenzgebühren weiter gesenkt werden.
Als Mikroprozessor 10 kommen unterschiedliche Cores oder vergleichbare Mikrocontroller μC in Frage. Der Cortex-M3™ von ARM™ wäre für den Begleit-Chip 2 gut geeignet. Der Core bietet eine schnelle Interrupt-Behandlung und einen speziellen Befehlssatz zur Erhöhung der Codedichte bei einem sehr kleinen Gatecount für die Implementierung. Darüber hinaus bietet er spezielle Befehle für MAC-Operationen und eine Division in Hardware.
Als alternative Cores könnten konfigurierbare Prozessoren von ARC™ und Tensilica™ verwendet werden. Der ARC610D™ wird mit einer Taktfrequenz von 260 MHz betrieben und verbraucht bei einer 130nm-Technologie eine Fläche von 0,64 mm2. Er besitzt 16 und 32 Bit M U LyM AC- Befehle mit speziellen Registern für eine parallele Ausführung neben normalen ALU-Befehlen.
Es werden DSP-Algorithmen durch die ARC DSPlib™ unterstützt. Durch 16 und 32 Bit- Befehle ist eine hohe Codedichte gewährleistet, und es stehen 32 x 2 Level -Interrupts zur Verfügung. Der ARC710D™ wird mit einer Taktfrequenz von 533MHz betrieben und verbraucht bei einer 130 nm-Technologie 0,93 mm2 Chipfläche. Er besitzt ebenso wie der ARC610D™ 16 und 32 Bit M U L/MAC- Befehle, die eine parallele Ausführung zu ALU- Befehlen erlauben. Er unterstützt DSP-Algorithmen durch die ARC DSPlib™. Dabei sorgen 16 und 32 Bit-Befehle für eine hohe Codedichte und es stehen 32 x 2 Level- Interrupts zur Verfügung.
Tensillica™ bietet die beiden Cores Xtensa 6™ und Xtensa Lx™ an. Der Xtensa 6™ kommt in Consumer, Netzwerk, Büroautomatisierung und drahtlosen SoC-Anwendungen zum Einsatz. Der Xtensa 6™ wird mit einer Taktfrequenz von 350 MHz betrieben und benötigt in seiner Minimalkonfiguration 20.000 Gatter. Der Xtensa Lx™ wird ebenfalls mit 350 MHz betrieben, benötigt allerdings in seiner Minimalkonfiguration 28.000 Gatter. Beide Prozessor-Cores verfügen über eine 16x16 MAC- Einheit.
Die Bridge 12 stellt die Verbindung zwischen dem Mikroprozessor-Hersteller abhängigen
Bus 14 und einem Fahrzeugelektrik- Bus 16 (Automotive Electronics (AE)-Bus) her. Wird der Mikroprozessor 10 eines anderen Herstellers verwendet, so sind die IP am Fahrzeugelektrik- Bus 16 davon nicht betroffen. Ein Problem des Cortex-M3 besteht darin, dass Peripheriemodule nur über einen AHB-Lite-Bus angeschlossen werden können. Diese Variante des AHB-Busses ist allerdings nicht Multi- Master-fähig, weshalb die Bridge
12 zu einer Fahrzeugelektrik-Bus-Domäne 17 nur ein Slave auf dem AHB-Lite sein kann. Dadurch muss der Cortex-M3™ zu bearbeitende Daten aktiv aus der Fahrzeugelektrik- Bus-Domäne 17 von FIFO-Speichern abholen, die ihn dazu per Interrupt veranlassen können.
Ein eventuelles Interpreter Modul zur Kommunikation zwischen Mikrocontroller und Mikroprozessor 10 entfällt bzw. wird nicht verwendet.
Ein Frage- Antwort- Protokoll zwischen einem Watchdog-Modul (in einem Stabi implementiert) und dem Mikroprozessor 10 zur Überwachung des Mikroprozessors 10 führt bei nicht stimmiger Antwort zu einem Reset des Gesamtsystems durch das
Watchdog-Modul. Die Reset-Signale für den Einspritz-IC 8 werden vom Stabi erzeugt (ABE_WDA - Ausschaltsignal für alle Einspritzendstufen, NRST - Reset).
In Figur 2 sind digitale Ein- und Ausgangssignale mit Bezugszeichen 30 gekennzeichnet und analoge Signale mit Bezugszeichen 32 gekennzeichnet.
Figur 3 zeigt ein GTM-Modul 18, wie in Figuren 1 und 2 gezeigt, in vergrößerter Darstellung. Da der Mikrocontroller entfällt, muss ein GPIO Modul (Schnittstellenmodul) 20 im GTM-Modul 18 die mindestens erforderlichen Standard Input- und Output-Signale handhaben. Zu den Inputs zählen einKLlδ-Signal, ein Kurbelwellengebersignal, und ein Luftmassenmesser (digital, alternativ zu analog oder Ladedrucksensor).
Zu den Outputs zählen ein Druckregelventil Hoch-/oder Niederdruckkreis, eine Fehlerlampe, eine Glührelaisansteuerung, und eine elektrische Kraftstoffvorförderpumpe.
Zu den Steuersignalen für das Einspritz-IC zählen die Signale YSEL (Zylinderauswahl bei mehr als einem Zylinder), ON (Einspritzung aktiv), und STATE (Triggerung der Aktionen des Einspritz-IC).
Es ist ebenfalls möglich, ein separates GPIO Modul im Begleit-Chip zu implementieren, wenn die Anzahl der Signale zu hoch ist.
Im folgenden wird eine Beschreibung über einen in der Ausführungsform verwendeten Analog/Digital-Umwandler gegeben. Da der Mikrocontroller entfällt, muss das GPIO Modul im GTM-Modul die minimal erforderlichen analogen Inputs verarbeiten. Hierzu zählen ein Pedalwertgeber, ein Raildrucksensor, ein Luftmassenmesser (analog alternativ zu digital oder Ladedrucksensor), und ein Motortemperaturfühler. Diese Bauteile stellen hierbei analoge Signale bereit.
Bidirektionale Interfaces enthalten einen ISO-K zur Diagnose. Im Folgenden wird das Reset- und Initialisierungsverhalten erläutert (siehe hierzu Figuren 1 und 2). Der Begleit-Chip 2 wird mit einem Reset-Signal vom Stabi zurückgesetzt. Im Einzelnen werden die folgenden Aktionen während der sich anschließenden Bootphase durchgeführt.
Der Mikroprozessor 10 bootet aus einem Boot-ROM 22. Die Bootroutine beinhaltet im Prinzip nur die Routine zum Holen der Laderoutine aus dem externen seriellen Flash 24. Diese Zwei-Stufigkeit hat den Vorteil, dass Änderungen im Bootvorgang und Korrekturen vorgenommen werden können. Das interne Rom 22 ist nicht änderbar.Der Mikroprozessor initialisiert die SPI 4" zum Flash 24.Der Mikroprozessor 10 initialisiert Empfangs- Fl FO's 26. Ein Loader wird aus dem ROM 22 in einen RAM 28 kopiert und ausgeführt. Es wird eine Fehlererfassung basierend auf einem Checksummentest und einer Prüfsumme durchgeführt.
Ferner wird der Bootloader wird ins RAM 28 kopiert und ausgeführt. Der Mikroprozessor 10 initialisiert den Interrupt-Controller (Interrupts sind ausgeschaltet). Der Mikroprozessor 10 füllt den Mikroprozessor-Speicher RAM 28 mit Code und Daten aus dem externen Flash 24. Dazu wird vom Mikroprozessor 10 im Burst-Modus der Programmcode für den Mikroprozessor 10 über die SPI-Schnittstelle 4" vom seriellen externen Flash 24 in den Begleit-Chip 2 geladen und dort in den FIFO's 26 zwischengespeichert. Der
Programmcode des Mikroprozessors 10 kann einige 100 KB groß werden. Der Mikroprozessor 10 wartet auf einen Interrupt, der ihm eine volle FIFO 26 signalisiert. Die Interrupt- Routine lädt dann den Speicher RAM 28 des Mikroprozessors 10 mit seinem Programmcode und Daten über die Bridge 12 des Begleit-Chips 2. Dies setzt allerdings voraus, dass der Prozessor schreibend auf seinen Programmspeicher RAM 28 zugreifen kann.
Ferner initialisiert der Mikroprozessor 10 die restlichen Module des Begleit-Chips 2. Die Interrupts werden eingeschaltet, und das Operating System (OS) wird gestartet. Die Init Task wird ausgeführt unddanach geht der Begleit-Chip 2 in den Anwendungsmodus über.

Claims

Patentansprüche
1. Begleit-Chip (2) zur Anwendung in einer Motorsteuerung, welcher enthält:
einen Mikroprozessor (10),
einen ersten internen Speicher (22), welcher eine Software gespeichert hält,
einen externen seriellen Flash-Speicher (24), welcher einen zur Steuerung notwendigen Code und zur Steuerung notwendige Daten gespeichert hält, und
eine interne serielle Schnittstelle (4"), welche zum Laden des zur Steuerung notwendigen Codes und der zur Steuerung notwendigen Daten in einen zweiten internen Speicher (28) ausgebildet ist, wobei der zweite interne Speicher (28) zur Ausführung des zur Steuerung notwendigen Codes und der zur Steuerung notwendigen Daten ausgebildet ist.
2. Begleit-Chip (2) nach Anspruch 1, bei welchem der Begleit-Chip (2) mit einem Mik- rocontroller betreibbar ist.
3. Begleit-Chip (2) nach einem der Ansprüche 1 oder 2, bei welchem der Mikroprozessor (10) mit einem Mikroprozessor-Speicher in einer eigenen Mikroprozessor-Bus- Domäne (11) implementiert ist.
4. Begleit-Chip (2) nach Anspruch 3, bei welchem der Mikroprozessor (10) über eine Bridge (12) an verbleibende Hardware- Komponenten des Begleit-Chips (2) angeschlossen ist.
5. Begleit-Chip (2) nach einem der vorstehenden Ansprüche, bei welchem der Mikroprozessor (10) einen Core mit hoher Interrupt-Behandlung enthält.
6. Begleit-Chip (2) nach einem der vorstehenden Ansprüche, bei welchem der Mikroprozessor (10) einen Core mit einem angepassten Befehlssatz enthält.
7. Begleit-Chip (2) nach Anspruch 6, bei welchem der Core angepasste Befehle für zumindest eine MAC-Operation enthält.
8. Begleit-Chip (2) nach einem der Ansprüche 6 oder 7, bei welchem der Core zur Ausführung einer Division in Hardware ausgebildet ist.
9. Begleit-Chip (2) nach einem der vorstehenden Ansprüche, bei welchem der Begleit- Chip (2) ein separates Schnittstellenmodul enthält.
10. Begleit-Chip (2) nach Anspruch 9, bei welchem das Schnittstellenmodul zum Messen von analogen Eingabewerten ausgebildet ist.
11. Begleit-Chip (2) nach einem der vorstehenden Ansprüche, bei welchem der Begleit- Chip (2) einen Analog/Digital-Umwandler enthält, welcher mit einem Zeit- und Winkelstempel-Konzept bereitgestellt ist.
12. Begleit-Chip (2) nach einem der vorstehenden Ansprüche, bei welchem der Begleit- Chip (2) einen Fahrzeugelektrik- Bus (16) enthält, welcher mit einem FIFO-Puffer (26) verbunden ist.
13. Begleit-Chip (2) nach Anspruch 12, wobei die Bridge (12) eine Verbindung zwischen einem Mikroprozessor-Hersteller abhängigen Bus (14) und dem Fahrzeugelektrik- Bus (16) herstellt.
14. Begleit-Chip (2) nach einem der vorstehenden Ansprüche, bei welchem der Begleit- Chip (2) ein Interpreter-Modul (19) enthält.
PCT/EP2008/059639 2007-08-16 2008-07-23 Begleit-chip zur anwendung in einer motorsteuerung Ceased WO2009021817A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007038543.0 2007-08-16
DE102007038543.0A DE102007038543C5 (de) 2007-08-16 2007-08-16 Begleit-Chip zur Anwendung in einer Motorsteuerung

Publications (1)

Publication Number Publication Date
WO2009021817A1 true WO2009021817A1 (de) 2009-02-19

Family

ID=39884786

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/059639 Ceased WO2009021817A1 (de) 2007-08-16 2008-07-23 Begleit-chip zur anwendung in einer motorsteuerung

Country Status (2)

Country Link
DE (1) DE102007038543C5 (de)
WO (1) WO2009021817A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103893868B (zh) * 2012-12-27 2016-03-02 北京谊安医疗系统股份有限公司 一种呼吸机串行接口扩展装置
FR3018077B1 (fr) * 2014-02-28 2017-06-30 A Et A Mader Composition polymerisable dual-cure-cationique et procede de fabrication d'un revetement ou d'un materiau composite mettant en oeuvre ladite composition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19527347A1 (de) * 1994-07-27 1996-02-08 Hitachi Ltd Einchip-Mikrocomputer für Steuervorrichtungen wie etwa eine Kraftfahrzeugmotor-Steuervorrichtung
US20070288683A1 (en) * 2006-06-07 2007-12-13 Microsoft Corporation Hybrid memory device with single interface

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6526340B1 (en) 1999-12-21 2003-02-25 Spx Corporation Multi-vehicle communication interface
DE10027006B4 (de) 2000-05-31 2014-09-04 Robert Bosch Gmbh System zur Steuerung / Regelung der Betriebsabläufe bei einem Kraftfahrzeug und ein Verfahren zum Starten eines solchen Systems
DE10052552A1 (de) 2000-10-23 2002-04-25 Bosch Gmbh Robert System zur Steuerung von Betriebsabläufen
DE102004022614B3 (de) 2004-05-07 2006-01-26 Daimlerchrysler Ag Erweiterbares Steuergerät

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19527347A1 (de) * 1994-07-27 1996-02-08 Hitachi Ltd Einchip-Mikrocomputer für Steuervorrichtungen wie etwa eine Kraftfahrzeugmotor-Steuervorrichtung
US20070288683A1 (en) * 2006-06-07 2007-12-13 Microsoft Corporation Hybrid memory device with single interface

Also Published As

Publication number Publication date
DE102007038543A1 (de) 2009-02-19
DE102007038543B4 (de) 2022-09-01
DE102007038543C5 (de) 2025-04-24

Similar Documents

Publication Publication Date Title
EP2698678B1 (de) Konfigurationstechnik für ein Steuergerät mit miteinander kommunizierenden Anwendungen
DE3750236T2 (de) Gerät zur In-line-Abfragesteuerung für Datenprozessorprüfung.
DE68924810T2 (de) Zeitgeberkanal für die Verwendung in einem Mehrkanal-Zeitsystem.
DE68915074T2 (de) Integrierte Zeitgeberschaltung mit mehreren Kanälen und zugeordnetem Bedienungsprozessor.
DE19750662A1 (de) Prozessoreinheit für ein datenverarbeitungsgestütztes elektronisches Steuerungssystem in einem Kraftfahrzeug
EP0898745B1 (de) Verfahren zur überprüfung der funktionsfähigkeit einer recheneinheit
DE102016204713A1 (de) Ansteuervorrichtung
EP1400877B1 (de) Regler und Verfahren zum Betreiben eines Reglers
WO2015086357A1 (de) Verfahren zur beeinflussung eines steuerprogramms eines steuergeräts
WO1995008802A1 (de) Mikrorechner mit überwachungsschaltung
DE102007038543B4 (de) Begleit-Chip zur Anwendung in einer Motorsteuerung
DE102010039021A1 (de) Verfahren zur Rekonfiguration von Softwareparametern in einem Mikrocontroller sowie Mikrocontroller und Steuergerät
EP1407348A2 (de) Verfahren zum ansteuern einer zentralen verarbeitungseinheit für eine adressierung bezüglich eines speichers und controller
DE102004022614B3 (de) Erweiterbares Steuergerät
DE10200242B4 (de) Verfahren zur Funktionsüberwachung eines Steuergeräts
DE102018210733A1 (de) Verfahren zum Überwachen wenigstens einer Recheneinheit
DE102019214678A1 (de) System und Verfahren zum beschleunigten und sicheren Starten eines Systems
EP2338111B1 (de) Verfahren und vorrichtung zum testen eines rechnerkerns in einer mindestens zwei rechnerkerne aufweisenden recheneinheit
EP1532526A2 (de) Verfahren zur initialisierung von programmierbaren systemen
EP1772966B1 (de) Schaltungsarchitektur für eine integrierte Schaltung
EP4630889B1 (de) Steuersystem, steuergerät und verfahren zur bereitstellung eines steuer- und/oder regelsignals
DE102024132407A1 (de) Mikrocontroller-Einheit, Verfahren und Computerprogramm zur Änderung von Anwendungen
DE102021002937A1 (de) Verfahren zum Konfigurieren einer integrierten Schaltung, Verfahren zur Bereitstellung von Lade-Software für eine integrierte Schaltung, und integrierte Schaltung
WO2009021780A1 (de) Programmierbarer filterprozessor
DE102023106985A1 (de) Verfahren zum Starten eines Softwareprogramms einer Kraftfahrzeug-Recheneinheit,Kraftfahrzeug-Recheneinheit und Rechensystem für ein Kraftfahrzeug

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08775308

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 08775308

Country of ref document: EP

Kind code of ref document: A1