WO2007138745A1

WO2007138745A1 - 半導体ｘ線検出素子

Info

Publication number: WO2007138745A1
Application number: PCT/JP2007/000570
Authority: WO
Inventors: Minoru Yamada; Masaru Simada
Original assignee: Shimadzu Corporation
Priority date: 2006-05-31
Filing date: 2007-05-29
Publication date: 2007-12-06
Also published as: US20090218503A1; JP4935811B2; JPWO2007138745A1

Abstract

　半導体Ｘ線検出素子のｉ層（１）をトップハット型でなくほぼ円柱状にすると共に、そのｉ層（１）の周面をほぼ覆うようにｐ層（５）を設けた。ｎ+層（２）およびｎ面電極（３）の面積をｉ層（１）のｎ面電極側の底面の面積より小さくしても電界Ｅがｉ層（１）の全体にかかるようになる。よって、ｎ+層（２）およびｎ面電極（３）の面積をｉ層（１）のｎ面電極側の底面の面積の３３％以下に小さくしてもスペクトルの形状不良が生じず、エネルギー分解能を小さくすることが出来る。

Description

明細書

半導体 X線検出素子

技術分野

[0001 ] 本発明は、半導体 X線検出素子に関し、さらに詳しくは、小さいエネルギ一分解能を得ることが出来る半導体 X線検出素子に関する。

背景技術

[0002] 従来、図 1 3に示すように、トップハツ卜型の半導体 X線検出素子の i層

1の n面電極側の底面の面積よりも n +層 2および n面電極 3の面積を小さくした半導体 X線検出素子 5 0が知られている（例えば、特許文献 1参照。）特許文献 1 ：特開 2 0 0 5— 1 8 3 6 0 3号公報

発明の開示

発明が解決しょうとする課題

[0003] 上記従来の半導体 X線検出素子 5 0では、 i層 1の n面電極側の底面の面積より n +層 2および n面電極 3の面積を小さくすることによって、それ以前のトップハツ卜型の半導体 X線検出素子（ i層 1の n面電極側の底面の面積と n +層 2および n面電極 3の面積が等しい）に比べて小さいエネルギー分解能を得ている。

しかし、 n +層 2および n面電極 3の面積が i層 1の n面電極側の底面の面積の 3 3 %以下になってくると、スぺクトルの低エネルギー側にテールを引くなど、スペクトルの形状不良が極端に多くなつてくる問題点があった。換言すれば、 n +層 2および n面電極 3の面積を i層 1の n面電極側の底面の面積より小さくするのに限界があり、そのため分解能を小さくするのにも限界のある問題点があった。

そこで、本発明の目的は、より小さいエネルギー分解能を得ることが出来る半導体 X線検出素子を提供することにある。課題を解決するための手段 [0004] 第 1の観点では、本発明は、ほぼ円柱状の i層（ 1 ) と、前記 i層（ 1 ) の n面電極側の底面の中央部分に設けられた n+層（2) および n面電極（3 ) と、前記 i層（1 ) の p面電極側の底面を覆うように設けられた p面電極 (7) と、前記 i層（1 ) の周面をほぼ覆うように設けられた p層（5) とを具備することを特徴とする半導体 X線検出素子（1 0) を提供する。

従来の半導体 X線検出素子 50で前述の問題点が生じている理由は、 n+層 2および n面電極 3の面積を i層 1の n面電極側の底面の面積より小さくほど、図 1 3に示す電界がうまくかからない領域 Wが大きくなるためと考えられる。

そこで、上記第 1の観点による半導体 X線検出素子（1 0) では、 i層（ 1 ) の形状を従来のトップハツト型を基盤にするものではなくほぼ円柱状にして、その i層（1 ) の周面をほぼ覆うように p層（5) を設けた。これにより、図 1に示すように、 i層（1 ) の n面電極側の底面の中央部分に n+層 (2) および n面電極（3) を設けても（つまり、 n+層（2) および n面電極（3) の面積を i層（1 ) の n面電極側の底面の面積より小さくしても）、電界 Eが i層（1 ) の全体にかかるようになる。よって、 n+層（2) および n面電極（3) の面積を i層（1 ) の n面電極側の底面の面積の 33%以下に小さくしても前述の問題点が生じなくなり、従来より分解能を小さくすることが出来る。

なお、「ほぼ円柱状」とは、周面が外側に膨れた円柱形状を意味する。また、「 i層（1 ) の周面をほぼ覆う」とは、 n+層（2) の直下に p層（5) で覆われない i層（1 ) の周面が僅かに生じることを意味する。この p層（ 5) で覆われない i層（1 ) の周面の面積は、 p層（5) で覆われる i層（ 1 ) の周面の面積の 3%以下である。

[0005] 第 2の観点では、本発明は、前記第 1の観点による半導体 X線検出素子（

1 0) において、前記 i層（ 1 ) の n面電極側の底面の面積が 20平方 mm 以上であり、前記 n+層（2) および n面電極（3) の面積が 6. 6平方 mm 以下であることを特徴とする半導体 X線検出素子（1 0) を提供する。上記第 2の観点による半導体 X線検出素子（1 0) では、 n+層（2) および n面電極（3) の面積を i層（1 ) の n面電極側の底面の面積の 33%以下に小さくするため、従来より小さい分解能を得ることが出来る。

発明の効果

[0006] 本発明の半導体 X線検出素子（1 0) によれば、従来よりエネルギー分解能を小さくすることが出来る。

発明を実施するための最良の形態

[0007] 以下、図に示す実施の形態により本発明をさらに詳細に説明する。なお、これによリ本発明が限定されるものではない。

実施例 1

[0008] 図 1は、実施例 1に係る半導体 X線検出素子 1 0を示す断面図である。

この半導体 X線検出素子 1 0は、ほぼ円柱状の i層 1と、 i層 1の n面電極側の底面の中央部分に設けられた n+層 2および n面電極 3と、 i層 1の p 面電極側の底面を覆うように設けられた P面電極 7と、 i層 1の周面をほぼ覆うように設けられた P層 5とを具備している。 4は p面リング状電極であリ、 6は入射窓であり、 8は保護膜である。

[0009] 数値例を示すと、 i層 1の p面電極側の底面の面積は 20平方 mmであり

、 n+層 2および n面電極 3の面積は 3平方 mmである。

[0010] 図 2は、 i層 1の p面電極側の底面の面積を 20平方 mmとし、 n+層 2および n面電極 3の面積を 3平方 mmとした半導体 X線検出素子 1 0の Mn K

(X (マンガンの KQf線）の分解能一温度特性図である。なお、シェービングタイムは 3 sとした。

一方、図 1 4は、 i層 1の p面電極側の底面の面積を 20平方 mmとし、 n+層 2および n面電極 3の面積を 1 0平方 mmとした半導体 X線検出素子 5

0の Mn KQ?の分解能一温度特性図である。

両者を比べれば、本発明に係る半導体 X線検出素子 1 0の分解能が小さくなっていることが判る。

[0011] 図 3は、実施例 1に係る半導体 X線検出素子 1 0を製造する過程を示すフロー図である。

ステップ S 1では、図 4に示すように、 p型半導体結晶の円柱体 P Cの上面に L iを蒸着する。 p型半導体結晶は、例えば p型 S iウェハを素子の外形（タブレット）にくり抜き、両底面を鏡面研磨したものである。

[0012] ステップ S 2では、図 5に示すように、 L iを熱拡散させて n +層 2 aを形成し、余分な L iは除去する。

[0013] ステップ S 3では、図 6に示すように、 N i ZA uを蒸着して、 n面電極

3 aを形成する。

[0014] ステップ S 4では、図 7に示すように、 n +層 2の底面だけが p型半導体結晶と接合している状態になるように僅かに n +層 2より深く且つ所望の面積の n +層 2および n面電極 3になるように円柱体 P Cに円周状の溝を形成する。

[0015] ステップ S 5では、温度を上げながら図 8に示すように電源 D Eによリ電界を印加し、図 9に示すように L iをドリフ卜させてほぼ円柱状の i層 1を形成する。ほぼ円柱状の i層 1の周面には p層 5をドーナツ状に残す。

[0016] ステップ S 6では、 i層 1の露出面積が所望の面積になるように i層 1および P層 5の底面を研磨し、次いで図 1 0に示すように、底面に A uを蒸着し、 P面電極 4 aを形成する。

[0017] ステップ S 7では、図 1 1に示すように、例えばエッチングにより入射窓

6を形成する。これにより、 p面電極 4 aは、 p面リング電極 4になる。

[0018] ステップ S 8では、図 1 2に示すように、底面に N iを蒸着し、 p面電極

7を形成する。

[0019] ステップ S 9では、図 1に示すように、例えばシリコン系樹脂を塗布し、保護膜 8を形成する。

[0020] 実施例 1の半導体 X線検出素子 1 0によれば、 i層 1の形状を従来のトツプハツト型を基盤にするものではなくほぼ円柱状にして、その周面をほぼ覆うように P層 5を設けたことにより、図 1に示すように、 0 +層2ぉょび0面電極 3の面積を i層 1の n面電極側の底面の面積より小さくしても電界巳が i層 1の全体にかかるようになる。よって、 n +層 2および n面電極 3の面積を i層 1の n面電極側の底面の面積の 3 3 %以下に小さくしてもスぺクトルの形状不良が生じず、分解能を小さくすることが出来る。

実施例 2

[0021 ] p型半導体結晶の代わりに高純度■高抵抗 S i結晶の円柱体を用い、図 3 のステップ S 5において L iをドリフトさせる代わりに例えばボロンを円柱体の周面から拡散させてドーナツ状の p層 5を形成し、 p層 5で囲むように円柱状の i層 1を残してもよい。

産業上の利用可能性

[0022] 本発明の半導体 X線検出素子は、エネルギー分散型 X線分析装置の検出器として利用することができる。

図面の簡単な説明

[0023] [図 1 ]実施例 1に係る半導体 X線検出素子を示す断面図である。

[図 2]実施例 1に係る半導体 X線検出素子の M n K Ofの分解能一温度特性図でめる。

[図 3]実施例 1に係る半導体 X線検出素子の製造方法を示すフロー図である。

[図 4] L iの蒸着工程を示す説明図である。

[図 5] L iの熱拡散工程を示す説明図である。

[図 6] n面電極の形成工程を示す説明図である。

[図 7]円周溝を形成する工程を示す説明図である。

[図 8] L iのドリフ卜工程を示す説明図である。

[図 9] i層および p層の形成工程を示す説明図である。

[図 10] p面電極（A u ) の形成工程を示す説明図である。

[図 1 1 ]入射窓の形成工程を示す説明図である。

[図 12] p面電極（N i ) の形成工程を示す説明図である。

[図 13]従来の半導体 X線検出素子を示す断面図である。

[図 14]従来の半導体 X線検出素子の M n K Ofの分解能一温度特性図である。符号の説明 [0024] 1 i層

2 n +層

3 n面電極

4 P面リング電極

5 P層

7 p面電極

1 0 半導体 X線検出素子

Claims

請求の範囲

[1] ほぼ円柱状の i層（ 1 ) と、前記 i層（ 1 ) の n面電極側の底面の中央部分に設けられた n+層（2) および n面電極（3) と、前記 i層（1 ) の p面電極側の底面を覆うように設けられた P面電極（7) と、前記 i層（1 ) の周面をほぼ覆うように設けられた P層（5) とを具備することを特徴とする半導体 X線検出素子（1 0) 。

[2] 請求項 1に記載の半導体 X線検出素子（1 0) において、前記 i層（ 1 ) の

P面電極側の底面の面積が 20平方 mm以上であり、前記 n+層（2) および n面電極（3) の面積が 6. 6平方 mm以下であることを特徴とする半導体 X 線検出素子（1 0) 。